KR20210033059A - 패턴화된 재료 및 필름과 이를 제조하기 위한 시스템 및 방법 - Google Patents

패턴화된 재료 및 필름과 이를 제조하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20210033059A
KR20210033059A KR1020217007508A KR20217007508A KR20210033059A KR 20210033059 A KR20210033059 A KR 20210033059A KR 1020217007508 A KR1020217007508 A KR 1020217007508A KR 20217007508 A KR20217007508 A KR 20217007508A KR 20210033059 A KR20210033059 A KR 20210033059A
Authority
KR
South Korea
Prior art keywords
emi
electromagnetic interference
pattern
thermal management
layers
Prior art date
Application number
KR1020217007508A
Other languages
English (en)
Other versions
KR102661722B1 (ko
Inventor
더글라스 에스 맥베인
폴 프란시스 딕슨
존 송
제럴드 알 잉글리시
제이슨 엘 스트래더
Original Assignee
라이르드 테크놀로지스, 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이르드 테크놀로지스, 아이엔씨 filed Critical 라이르드 테크놀로지스, 아이엔씨
Publication of KR20210033059A publication Critical patent/KR20210033059A/ko
Application granted granted Critical
Publication of KR102661722B1 publication Critical patent/KR102661722B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00—Processes of additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0037—Production of three-dimensional images
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2012—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image using liquid photohardening compositions, e.g. for the production of reliefs such as flexographic plates or stamps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L51/0043—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/20445—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
    • H05K7/20472—Sheet interfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0031—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields combining different shielding materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0083—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising electro-conductive non-fibrous particles embedded in an electrically insulating supporting structure, e.g. powder, flakes, whiskers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

패턴화된 재료 및 필름(예컨대 다층 필름, 균질 또는 단층 필름 등)의 실시예가 개시된다. 필름 및 패턴화된 재료는 제어되고/되거나 맞춤화된 성능(예컨대 열 관리 성능, 전자파 장해(EMI) 완화 성능, 전기 전도 성능, 열 전도 성능, EMI 흡수 성능, 자기 성능, 유전 성능 및/또는 구조적 성능 등)을 가질 수 있다. 이런 패턴화된 재료 및 필름을 제조하기 위한 시스템 및 방법의 실시예도 개시된다. 예시적인 실시예에서, 열 관리 및/또는 전자파 장해(EMI) 완화재는 적어도 하나의 면을 따라 외향 돌출되는 하나 이상의 구조체의 패턴을 포함하는 충전된 유전체를 포함한다.

Description

패턴화된 재료 및 필름과 이를 제조하기 위한 시스템 및 방법
<관련 출원의 상호 참조>
본 출원은 2018년 8월 21일에 출원된 미국 가특허 출원 제 62/720,840호의 우선권과 이익을 주장한다. 상기 출원의 전체 개시 내용은 본 명세서에 원용된다.
본 발명은 제어되고/되거나 맞춤화된 성능, 예컨대 열 관리 성능, 전자파 장해(EMI) 완화 성능, 전기 전도 성능, 열 전도 성능, EMI 흡수 성능, 자기 성능, 유전 성능 및/또는 구조적 성능 등을 가질 수 있는 패턴화된 재료 및 필름(예컨대 다층 필름, 균질 필름, 단층 필름 등)에 관한 것이다. 본 발명은 이런 필름과 패턴화된 재료를 제조하기 위한 시스템 및 방법에 관한 것이기도 하다.
본 절은 반드시 선행 기술인 것만은 아닌 본 발명과 관련된 배경 정보를 제공한다.
반도체, 집적 회로 패키지, 트랜지스터 등과 같은 전기 구성 요소는 일반적으로 해당 전기 구성 요소가 최적으로 작동하는 소정의 온도를 갖는다. 이상적으로, 이런 소정의 온도는 주변 공기의 온도에 가깝다. 그러나 전기 구성 요소의 작동은 열을 발생시킨다. 이 열이 제거되지 않으면 전기 구성 요소는 정상 온도 또는 바람직한 작동 온도보다 현저히 높은 온도로 작동될 수 있다. 이런 과도한 온도는 전기 구성 요소의 동작 특성과 관련 장치의 동작에 악영향을 미칠 수 있다.
열 발생으로 인한 불리한 동작 특성을 방지하거나 적어도 저감하기 위해서는, 예컨대 작동 중인 전기 구성 요소에서 방열체로 열을 전도함으로써 열을 제거하여야 한다. 그 후 방열체는 기존의 대류 및/또는 복사 기술에 의해 냉각될 수 있다. 전도 중에 열은 전기 구성 요소와 방열체 사이의 직접적인 면 접촉 및/또는 중간 매체 또는 열 인터페이스 재료(TIM)를 매개로 한 전기 구성 요소 및 방열체 표면들의 접촉에 의해 작동 중인 전기 구성 요소에서 방열체로 이동될 수 있다. 열 인터페이스 재료는 열 전달 표면 사이의 간극을 상대적으로 열악한 열 전도체인 공기로 충전하는 것에 비해 열 전달 효율을 향상시키기 위해 열 전달 표면 사이의 간극을 충전하는 데 사용될 수 있다.
또한 전자 장치의 작동에 있어 흔히 발생하는 문제는 해당 장비의 전자 회로 내에서 전자기 방사가 발생하는 것이다. 이런 방사는 일정한 근접 거리 내에 있는 다른 전자 장치의 작동을 방해할 수 있는 전자파 장해(EMI) 또는 무선주파수 장해(RFI)을 유발할 수 있다. 적절한 차폐가 이루어지지 않을 경우, EMI/RFI는 중요한 신호의 열화 또는 완전한 손실을 초래하여 전자 장비를 비효율적이 되게 하거나 작동 불가능하게 만들 수 있다.
EMI/RFI의 영향을 개선하기 위한 흔한 해법은 EMI 에너지를 흡수, 반사 및/또는 재지향할 수 있는 차폐체(shield)를 사용하는 것이다. 이러한 차폐체들은 통상적으로 EMI/RFI를 그 발생원 내에 국소화하고 EMI/RFI 발생원에 근접한 다른 장비들을 보호하기 위해 채용된다.
본 명세서에 사용되는 용어 "EMI"는 EMI 방출 및 RFI 방출을 대체로 포함하고 지칭하는 것으로 간주되어야 하고, 용어 "전자파"는 외부 발생원과 내부 발생원으로부터 방출되는 전자파와 무선주파수를 대체로 포함하고 지칭하는 것으로 간주되어야 한다. 따라서, (본 명세서에 사용되는) 용어 "차폐"는, 예컨대 정부 규제 준수 및/또는 전자 구성 요소 시스템의 내부 기능이 EMI/RFI에 의해 더 이상 지장을 받지 않도록, 예컨대 그 에너지를 흡수, 반사, 차단, 및/또는 재지향하거나 이들 기능을 조합함으로써 EMI 및/또는 RFI를 완화(또는 제한)하는 것을 대체로 포함하고 지칭한다.
본 명세서에서 설명되는 도면들은 모든 가능한 구현예가 아니라 선정된 실시예만을 예시하기 위한 것으로, 본 발명의 범위를 제한하려는 것은 아니다.
도 1은 일 실시예에 따른 재료를 위한 피라미드형 패턴의 일례를 도시한다.
도 2는 일 실시예에 따른 충전된 유전체 시스템에 패턴을 제작하는 것과 관련된 예시적인 공정을 도시한다.
도 3은 일 실시예에 따른 두께방향 도메인을 갖는 블록 공중합체 필름을 포함하는 다층 필름 구조체를 도시한다.
도 4는 상층에서 저층으로 갈수록 층당 충전제 밀도가 증가하는 일 실시예에 따른 다층 필름 구조체를 도시한다.
도 5는 일 실시예에 따른 피라미드형 구조체를 갖는 충전된 유전체를 나타낸 것으로, 피라미드형 구조체는 공기 충전된 미소중공구, 미소구 또는 미소기포를 내부에 포함한다.
도 6은 피라미드형 구조체, 평탄화 층 및 다층 주파수 선택 표면(FSS) 구조체를 포함하는 실시예를 도시한다.
도 7은 일 실시예에 따른 보드 레벨 쉴드(BLS)의 부분을 따라 형성되는 피라미드형 구조체를 도시한다.
도 8은 일 실시예에 따른 BLS의 부분을 따라 형성되는 피라미드형 구조체를 나타낸 것으로, 하나 이상의 피라미드형 구조체가 다른 하나 이상의 피라미드형 구조체와 다른 크기를 갖는다(예컨대, 무작위로 정해지거나 무작위가 아닌 방식으로 정해진 높이 차를 갖는다).
도 9는 일 실시예에 따른 BLS의 부분을 따라 형성되는 피라미드형 구조체를 나타낸 것으로, 피라미드 구조체는 예컨대, 피라미드 구조체의 유전율을 감소시키기 위해 공기 충전된 미소중공구, 미소구 또는 미소기포를 내부에 포함한다.
도 10은 일 실시예에 따른 BLS의 부분을 따라 형성되는 피라미드형 구조체를 나타낸 것으로, 피라미드형 구조체들 중 적어도 하나가 다층 구조를 갖고 층당 충전제 밀도가 상층에서 저층으로 갈수록 증가한다.
도 11은 일 실시예에 따른 BLS와 BLS의 상부 및 측벽의 내면을 따라 형성되는 피라미드형 구조체를 나타낸 것으로, 피라미드형 구조체는 대체로 기판 상의 구성 요소, 예컨대, 인쇄회로기판(PCB) 상의 집적 회로(IC)를 향하는 방향으로 BLS의 상부 및 측벽으로부터 내향 돌출된다.
도 12는 일 실시예에 따른 BLS와 BLS의 상부 및 측벽의 외면을 따라 형성되는 피라미드형 구조체를 나타낸 것으로, 피라미드 구조체는 대체로 PCB 구성 요소에서 멀어지는 방향으로 BLS의 상부 및 측벽으로부터 외향 돌출된다.
도 13은 일 실시예에 따른 BLS와 BLS의 상부 및 측벽을 따라 형성되는 피라미드형 구조체를 나타낸 것으로, 피라미드 구조체는 대향하는 양방향으로, 즉, 대체로 PCB 구성 요소를 향하는 방향과 대체로 PCB 구성 요소에서 멀어지는 방향으로, BLS의 상부 및 측벽의 외면 및 내면 모두를 따라 외향 및 내향으로 각각 돌출된다.
도 14는 일 실시예에 따른 BLS의 부분을 따라 형성되는 비피라미드형 구조체및 피라미드형 구조체 모두를 도시한다.
도 15는 일 실시예에 따른 BLS의 부분을 따라 형성되는 비피라미드형 구조체를 도시한다.
도 16은 일 실시예에 따른 것으로, 전기 전도체, 도파관, EMI 흡수체, 열 인터페이스 재료(TIM) 및 유전체 중 하나 이상을 제공하도록 구성된 다층 필름 및/또는 메타 물질을 포함하는 외부 장치 케이스를 도시한다.
도 17은 일 실시예에 따른 것으로, 두 개의 PCB 사이에 전기 전도체, 도파관, EMI 흡수체, 열 인터페이스 재료(TIM) 및 유전체 중 하나 이상을 제공하도록 구성된 다층 필름 및/또는 메타 물질을 포함하는 인터포저를 도시한다.
도 18은 일 실시예에 따른 것으로, 전기 전도체/상호접속부, 도파관, EMI 흡수체, 열 인터페이스 재료(TIM) 및 유전체 중 하나 이상을 제공하도록 구성된 다층 필름 및/또는 메타 물질을 포함하는 집적 회로(IC) 패키징을 도시한다.
도 19는 일 실시예에 따른 것으로, 전기 전도성, EMI 흡수성 및/또는 메타 물질 소자의 패턴을 포함하는 다층 주파수 선택 표면(FSS) 구조체를 도시한다.
도 20은 일 실시예에 따른 것으로, 열 전도성 열 경로를 제공하고 대체로 반사기 쪽으로 밀리미터파 신호를 지향시키기 위해 작동 가능하도록 구성된 메타 물질 TIM을 도시한다.
도 21a와 도 21b는 일 실시예에 따른 것으로, 도 2에 도시된 공정을 통해 제조될 수 있는 충전된 유전체 피라미드형 구조체를 포함하는 가요성 재료의 일례를 도시한다.
도 22는 일 실시예에 따른 것으로, 하나의 측벽이 EMI 흡수재 또는 흡수체로 이루어진 보드 레벨 쉴드(BLS)의 사시도이다.
도 23은 도 22의 보드 레벨 쉴드의 주파수(단위: GHz) 대비 총복사전력(단위: dB)의 시뮬레이션된 감소를 보여주는 선 그래프로, 총복사전력 감소가 최대인 주파수가 달라지는 두 가지 경우별로 흡수체의 위치가 달라진다.
도면의 여러 도해들을 통틀어, 대응하는 참조 부호는 대응하는(그러나 반드시 동일하지는 않은) 부분을 나타낼 수 있다.
이하, 첨부된 도면을 참조하여 예시적인 실시예들을 보다 상세히 설명한다.
본 명세서에서는 제어되고/되거나 맞춤화된 성능(예컨대, 열 관리 성능, 전자파 장해(EMI) 완화 성능, 전기 전도 성능, 열 전도 성능, EMI 흡수 성능, 자기 성능, 유전 성능 및/또는 구조적 성능 등)을 가질 수 있는 필름(예컨대, 다층 블록 공중합체 필름, 균질 블록 공중합체 필름, 단층 블록 공중합체 필름 등)과 패턴화된 재료(예컨대, 롤투롤 패턴화 가능 중합체 등)의 실시예들이 개시된다. 또한 이런 다층 필름, 패턴화된 재료 및 단층/균질 필름을 제조하기 위한 시스템 및 방법의 실시예도 개시된다. 또한 열 관리 및/또는 EMI 완화재, 보드 레벨 쉴드 및 장치의 실시예도 개시된다. 예를 들어, 전자 장치(예컨대, 스마트폰, 스마트워치, 5G 안테나 패키지(AIP) 등)는 본 명세서에 개시된 다층 필름, 패턴화된 재료, 단층/균질 필름, 보드 레벨 쉴드 및/또는 열 관리 및/또는 EMI 완화재 중 하나 이상을 포함할 수 있다. 또한 전자 장치 및/또는 장치 구성 요소를 위한 열 관리, EMI 완화 및/또는 구조적 해법을 제공(예컨대, 결정, 개발, 추천, 생성 등)하기 위한 컴퓨터 구현(computer-implemented) 방법, 시스템 및 비일시적 컴퓨터 판독 가능 저장 매체의 실시예도 개시된다.
몇몇 실시예에서, 재료는 구조체 패턴(예컨대, 피라미드형 구조체 패턴, 계층적 패턴, 비피라미드형 구조체 패턴, 종 모양(bell-shaped) 구조체 패턴, 이들의 조합 등)을 포함한다. 상기 재료는 카본블랙으로 충전된 폴리디메틸실록산(a), 충전된 블록 공중합체 시스템, 충전된 엘라스토머 시스템(예컨대, 경화 엘라스토머, 열가소성 엘라스토머(TPE), 산토프렌 열가소성 가황물 등), 충전된 열가소성 수지 시스템(예컨대, 폴리아미드, 아크릴로니트릴부타디엔스티렌(ABS), 폴리프로필렌(PP), 폴리에틸렌(PE) 등) 등과 같은 충전된 유전체를 포함할 수 있다. 구조체 패턴은 피라미드형 구조체(예컨대, 직사각 피라미드, 직사각형 밑면을 갖는 피라미드형 절두체, 도 1에 도시된 피라미드형 구조체 등), 비-피라미드형 구조체, 또는 피라미드형 구조체와 비-피라미드형 구조체의 조합으로 이루어진 패턴을 포함할 수 있다.
이제 도면을 참조하면, 도 1은 일 실시예에 따른 재료(예컨대, 필름, 층 등)를 위한 피라미드형 패턴(100)의 일례를 도시한다. 제시된 치수(단위: cm)는 예시의 목적으로만 제공된 것이다. 다른 실시예는 비피라미드형 구조체, 치수가 다른 구조체, 패턴 또는 레이아웃이 다른 구조체, 피라미드형 구조체와 비피라미드형 구조체의 조합으로 이루어진 패턴 등과 같이, 도 1에 도시된 것과 다른 패턴을 포함할 수 있다.
도 2는 몇몇 실시예에 따른 것으로, 충전된 유전체 시스템(예컨대, 카본블랙으로 충전된 폴리디메틸실록산(PDMS), 충전된 블록 공중합체 시스템, 충전된 엘라스토머 시스템, 충전된 열가소성 수지 시스템 등)에 패턴(예컨대, 도 1에 도시된 피라미드형 패턴, 비피라미드형 패턴, 이들의 조합 등)을 제작하는 것과 관련된 예시적인 공정(200)을 도시한다. 일반적으로 이 예시적인 공정은 컴퓨터 설계를 통해 부품을 모델링하는 단계와, 삼차원 인쇄 또는 적층 제조(additive manufacturing)를 통해 모델링된 부품을 생성하는 단계와, 최종 물성(예컨대, 광택 등)을 부여하기 위해 삼차원 인쇄된 부품을 마무리 손질하는 단계와, 삼차원 인쇄된 부품을 사용하여 금형을 생성하는 단계와, 금형을 사용하여(예컨대, 캐스팅, 사출 성형 등을 통해) 충전된 유전체 시스템 내에 패턴을 포함하는 재료를 생성하는 단계를 포함한다.
도 2에 도시된 바와 같이, 제1 단계(201)는 예컨대 컴퓨터 이용 설계(CAD) 등을 이용하여 입체 부품을 컴퓨터 모델링하는 단계를 포함한다. 제2 단계(202)는 모델링된 부품의 컴퓨터 설계로부터 얻은 정보에 기초하여 모델링된 부품을 삼차원 인쇄 또는 적층 제조(예컨대, 융합 증착 성형(FDM), 광조형(SLA), 레이저 직접 구조화(LDS) 등)하는 단계를 포함한다. 이후, 삼차원 인쇄된 부품(예컨대, 삼차원 인쇄된 열가소성 포지티브 마스터 등)은 후처리, 예컨대 과잉 재료의 제거, 후경화, 무광택 또는 광택 마감을 위한 표면층 도포 등을 거칠 수 있다.
제3 단계(203)는 삼차원 인쇄된 부품을 사용하여 금형(예컨대, 엘라스토머 등)을 복제하는 단계를 포함한다. 예를 들어, 삼차원 인쇄된 부품은 다양한 방식으로 패턴을 음형(negative mold)으로 복제하기 위해 사용될 수 있다. 예를 들어, 삼차원 인쇄된 부품은 융합 증착 성형, 광조형 등을 통해 패턴을 폴리디메틸실록산(PDMS) 재질 음형으로 복제하는 데 사용될 수 있다. 음형은 예컨대, 보다 용이한 이형을 위한 이형층(예컨대, 자가-조립형 단층(self-assembled monolayer), 여타의 방벽 또는 이형층 등)의 형성, 자외선(UV) 유리화, 기상 실란화 등과 같은 표면 처리를 거칠 수 있다.
다른 예로서, 전면(frontal) 광중합 및 광중합 가능 포토레지스트를 사용하여 예컨대, 경질 티올-엔 패턴 등으로부터 PDMS 음형을 생성할 수 있다. 또 다른 예로서, 컴퓨터 수치 제어(CNC) 밀링을 이용하여 금속(예컨대, 알루미늄 등) 음형을 생성할 수 있다. 또 다른 예는 연속 공정의 컨베이어 벨트(예컨대, 경화 공정시 자외선 램프 밑을 여러 번 통과하도록 구성된 컨베이어 벨트) 상에서 반송되는 동안 자외선 램프의 조명을 받아 PDMS 금형 상에 경화되는 광학 접착제로서 티올-엔을 사용하는 전면 광중합법을 포함한다. 또 다른 예는 부품들(예컨대, 열경화성 수지, 열가소성 수지, 엘라스토머 등)을 추가로 복제해낼 수 있는 금형을 금형을 제공하기 위해 패턴을 열경화성 수지로 복제하는 것을 포함한다.
제4 단계(204)는 음형을 사용하여 PDMS 및 카본블랙 재질의 부품을 제조하는 것을 포함한다. 예를 들어, 제4 단계는 삼차원 인쇄된 마스터(양각 패턴)로부터 역 PDMS 금형(음각 패턴)을 제작한 후에 수행될 수 있다. 제4 단계에서, 음형은 충전된 유전체, 예컨대, 카본블랙으로 충전된 PDMS 등에 패턴(예컨대, 피라미드형 패턴, 여타의 기하학적 패턴 등)을 제작하기 위한 출발점으로 사용된다. PDMS와 카본블랙의 혼합물(또는 여타의 충전된 유전체 시스템)을 음형에 적용(예컨대, 주입)하고 탈기(degassing) 및 오븐 경화를 거친 후 PDMS/카본블랙 부품을 음형에서 제거(예컨대 박리)할 수 있다.
제5 단계(205)는 성형된 PDMS 및 카본블랙 부품을 시험하는 단계를 포함할 수 있다. 예를 들어, 성형된 부품 상에 제작된 패턴의 높이와 폭을 분석할 수 있다. 또는, 예를 들어, 성형 부품은 반사율 시험을 거칠 수 있다. 또 다른 예로서, 하나의 금형으로부터 복수의 부품을 캐스팅하는 데 따르는 높이 및 패턴 정확도의 저하가 시작되기 전까지 하나의 금형으로 얼마나 많은 성형 부품을 제조할 수 있는지(예컨대, 적어도 20 개의 충전된 엘라스토머 부품을 제조할 수 있는지)를 확인하기 위해 PDMS 음형에 대해 내구성 시험을 실시할 수 있다.
대안적인 몇몇 실시예에서는, 상기 공정을 대신하여 또는 그에 추가하여 다른 공정이 충전된 유전체 시스템에 패턴이 형성된 재료를 제조하기 위해 사용될 수 있다. 이런 공정의 예로는 연속 패턴 복제를 위한 롤투롤 패턴화 가능 중합체 공정, 필름 또는 층 상에 재료를 동시에 분배하기 위한 복수의 노즐을 포함하는 롤투롤 공정 등과 같은 롤투롤 공정을 들 수 있다. 다른 예로, 이런 공정은 압출, 커튼 코팅, 삼차원 인쇄 또는 적층 제조(예컨대, 융합 증착 성형, 광조형, 성형 수반 레이저 직접 구조화 등), 포토마스크 및/또는 소프트 마스터를 이용한 전면 광중합, 컴퓨터 수치 제어(CNC) 밀링, (예컨대, 열경화성 금형 등을 사용하는) 사출 또는 압축 성형, (예컨대, 예비성형된(가교결합된) PDMS 몰드 등을 사용하는) 소프트 몰딩, 컨베이어 벨트 구비 자외선 시스템을 이용한 열가소성 복제, 열경화성 마스터 공정, 소프트 마스터를 이용한 티올-엔 공정, 잉크젯 공정(예컨대, 절연 목적으로 유전체를 금속 상에 잉크젯 도포하는 공정), 스크린 인쇄, 분사, 이산 층들의 레이저 용접(예컨대, 층별로 상이한 심도로 수행됨), 도금(예컨대, FSS 소자용 도금)을 가능하게 하기 위한 폴리이미드 필름 상으로의 레이저 패터닝, 캐스팅, 사출 성형, 롤링/성형 공정, 피라미드형 표면을 포함하는 통합 부품 설계 등을 포함한다.
일 실시예에서는, 삼차원 인쇄된 금형 인서트가 압축 또는 사출 성형 공정과 함께 사용될 수 있다. 패턴 제작은 진공 오븐에서 수행될 수 있다. 예를 들어, 삼차원 인쇄된 마스터가 금속 시트 상에 배치될 수 있다. 이어서, 압축 성형을 통해 제조된 편평한 복합 시트(예컨대, 카본블랙으로 충전된 폴리카프로락톤 등)를 삼차원 인쇄된 마스터 상에 배치하고 지지대로 둘러쌀 수 있다. 복합 시트 위에는 추(예컨대, 금속 블록 등)를 올려놓을 수 있다. 복합 시트 위에 놓인 추의 무게를 이용하여 삼차원 인쇄된 마스터의 음각 패턴으로부터 패턴이 복합 시트에 생성된다. 재료를 오븐에서 가열한 후 오븐에서 꺼낸다. 재료를 냉각시킨 후 삼차원 인쇄된 마스터로부터 복합재를 분리한다.
일 실시예에서는, 롤투롤 공정이 충전된 유전체 시스템에 패턴이 형성된 재료를 제조하기 위해 사용될 수 있다. 본 공정은 양호하거나 만족스러운 성능을 발휘하기에 충분한 입자가 로딩된 롤투롤 자가-정렬 자가-패턴화 블록 공중합체를 포함할 수 있다. 패턴화된 PDMS 벨트가 예컨대 터널 오븐 등일 수 있는 가열판과 함께 패턴화에 사용될 수 있다. 패턴화된 PDMS 벨트는 그 단부들이 PDMS로 서로 접합 또는 결합된 복수의 음각 패턴화된 부품(예컨대, 실리콘 등)을 포함할 수 있다. PDMS는 음각 패턴화된 부품의 단부들 사이의 접합 부위를 따라 경화될 수 있다. 패턴화된 PDMS 벨트는 롤러들에 권취된다. 롤러들은 패턴화된 PDMS 벨트의 처짐을 방지하기에 충분한 거리만큼 서로 이격될 수 있다.
롤투롤 공정이 진행되는 동안, PDMS와 카본블랙의 미경화 혼합물(또는 여타의 충전된 유전체 시스템)을 운반하기 위한 캐리어(예컨대, 이형층을 구비한 알루미늄 캐리어 등)가 가열판을 가로질러 이동된다. 패턴화된 PDMS 벨트는 PDMS와 카본블랙의 미경화 혼합물과 접촉된다. 금형 충전이 완료되기에 충분한 패턴화된 PDMS 벨트와의 접촉 시간이 경과한 후, PDMS와 카본블랙의 미경화 혼합물을 경화하기 위한 공정이 시작될 수 있다. 이후, 경화된 PDMS 및 카본블랙 부품이 패턴화된 PDMS 벨트와 캐리어에서 제거(예컨대, 박리)될 수 있다.
일 실시예에서는, 재료를 따라 패턴(예컨대, 도 1에 도시된 피라미드형 패턴, 비피라미드형 패턴, 이들의 조합 등)을 제공하기 위해 단계적 증착 공정이 사용될 수 있다. 본 실시예에서, 상기 공정은 기능성 캐리어 필름 상에 재료(예컨대, 열 전도성, 전기 전도성, EMI 흡수성, 자성 및/또는 유전성 재료 등)를 단계적으로 증착하는 단계를 포함할 수 있다. 기능성 캐리어 필름은 카본블랙으로 충전된 폴리디메틸실록산(PDMS), 충전된 블록 공중합체 시스템, 충전된 엘라스토머 시스템(예컨대, 경화된 엘라스토머, 열가소성 엘라스토머(TPE), 산토프렌 열가소성 가황물 등), 충전된 열가소성 수지 시스템(예컨대, 폴리아미드, 아크릴로니트릴부타디엔스티렌(ABS), 폴리프로필렌(PP), 폴리에틸렌(PE) 등) 등과 같은 충전된 유전체 시스템을 포함할 수 있다. 기능성 캐리어 필름은 캡톤(Kapton) 폴리이미드 필름, 마일라(Mylar) 폴리에스테르 필름, 광조형(SLA) 인쇄에 사용 가능한 열가소성 필름 등을 포함할 수 있다.
몇몇 실시예에서, 재료는 분사, 인쇄, 적층 제조 등에 의해 기능성 캐리어 필름 상에 증착되거나 아니면 다른 방식으로 도포될 수있다. 예를 들어, 재료는 기능성 캐리어 필름 상에 제1 재료층(예컨대, 전기 전도성 및/또는 열 전도성 잉크 등)을 레이저젯 인쇄함으로써 기능성 캐리어 필름에 도포될 수 있다. 제1 재료층과 동일하거나 상이한 재질의 제2 재료층이 제1 재료층 상에 레이저젯 인쇄될 수 있다. 이는 레이저젯 프린터가 투여된 롤투롤 공정의 일부로서 수행될 수 있다.
몇몇 실시예에서는, 높고 낮은 PCB 구성요소들 간의 높이 편차를 수용하기 위해 필름 또는 층 상에 상이한 두께 또는 높이로 재료가 형성될 수 있다. 예를 들어, PCB 구성요소들 상에 다층 필름 구조체를 설치할 때 보다 두꺼운 열전도성 재료 부분이 보다 낮은 PCB 구성요소의 상면 위에 배치 및 압착되고 보다 얇은 열전도성 재료 부분이 보다 높은 PCB 구성요소의 상면 위에 배치 및 압착되도록 다층 필름 구조체의 저부 층을 따라 상이한 두께로 열 전도성 재료를 도포하기 위해 적층 제조 공정이 사용될 수 있다. 다른 예로서, 보다 낮은 PCB 구성 요소의 상면을 따라 열 전도성 재료를 도포하여 보다 낮은 구성 요소와 열 전도성 재료를 합한 전체 높이를 증가시키기 위해 적층 제조 공정이 사용될 수 있다.
몇몇 실시예에서, 다층 필름 구조체의 저부 필름 또는 저층은 다층 필름 구조체가 예컨대, 압정, 접착제, 기계적 부착 등을 통해 PCB에 탈부착될 수 있도록 구성될 수 있다. 예를 들어, 다층 필름 구조체는 손상 없이(예컨대, 절단으로 인한 손상이나 신장으로 인한 변형 없이) PCB에 부착되고, 제거되고(예컨대, PCB 구성 요소에 접근하기 위한 목적), 재부착될 수 있다.
위에서 설명한 공정들은 도 5 내지 도 15에 도시된 예시적인 구조체 패턴을 포함하여, 다양한 구조적 형상(예컨대, 직사각 피라미드, 피라미드형 구조체, 비피라미드형 구조체, 이들의 조합 등)의 다양한 패턴을 제공하기 위해 사용될 수 있다. 구조체 패턴은 다른 적합한 공정을 통해서도 제공될 수 있다. 예를 들어, 구조체 패턴은 본 명세서에 개시된 특정 성능에 맞춤화된 두께방향 도메인을 갖는 다층 필름, 단층 필름 또는 균질 층/필름을 포함할 수 있다. 또는, 예를 들어, 구조체 패턴은 메타 물질을 포함할 수 있다.
몇몇 실시예에서, 다층 필름(넓게는 다층 구조체)은 두께방향 도메인을 갖는 복수의 블록 공중합체 필름 또는 층을 포함한다. 예를 들어, 블록 공중합체는 폴리스티렌-폴리에틸렌 블록 공중합체(예컨대, 폴리스티렌-블록-폴리에틸렌옥사이드)(PS-b-PEO) 등), 폴리스티렌-아크릴레이트 블록 공중합체(예컨대, 폴리스티렌-폴리메틸메타크릴레이트)(PS-PMMA) 등), 스티렌-디엔 블록 공중합체(예컨대, 스티렌-부타디엔(SB) 디블록 공중합체, 스티렌-이소프렌 디블록 공중합체, 스티렌-부타디엔-스티렌(SBS) 트리블록 공중합체, 스티렌-이소프렌-스티렌(SIS) 트리블록 공중합체, 스티렌-부타디엔(SB) 스타블록 공중합체 등), 수소화 스티렌-디엔 블록 공중합체(예컨대, 수소화 SBS, 수소화 스티렌-(에틸렌-부틸렌)-스티렌 등), 분절 블록 공중합체(예컨대, 분절 폴리에스테르-폴리에테르, 분절 폴리아미드-폴리에테르 등), 폴리올레핀 블록 공중합체, 에틸렌옥사이드/프로필렌옥사이드 블록 공중합체, 유기실리콘 공중합체 시스템(예컨대, 실록산/폴리설폰 공중합체, 실록산/폴리우레탄, 실록산/폴리우레아 공중합체, 실록산/폴리아미드 공중합체, 실록산/폴리이미드 공중합체, 실록산/폴리아미드/폴리이미드 공중합체, 실록산/폴리에스테르 공중합체, 실록산/폴리카보네이트 공중합체, 실록산/폴리스티렌 공중합체, 실록산/에폭사이드 수지 네트워크 등), 하드 블록 공중합체, 여타의 블록 공중합체 및/또는 이들의 조합을 포함할 수 있다. 일 실시예에서, 블록 공중합체 필름 또는 층은 폴리스티렌-블록-폴리에틸렌옥사이드(PS-b-PEO) 및/또는 폴리스티렌-폴리메틸메타크릴레이트(PS-PMMA)를 포함하나, 다른 실시예에서는 다른 블록 공중합체가 사용될 수 있다.
특정 충전제(들)를 블록 공중합체 필름의 도메인에 우선적으로 첨가하여 해당 도메인의 특성을 향상시킬 수 있다. 본 명세서에 개시된 몇몇 실시예에서는, 하나 이상의 충전제가 복수의 블록 공중합체 필름의 도메인에 첨가되어 특정 성능(들)(예컨대, 열 관리 성능, 전자파 장해(EMI) 완화 성능, 전기 전도 성능, 열 전도 성능, EMI 흡수 성능, 자기 성능, 유전 성능 및/또는 구조적 성능 등)에 맞게 복수의 블록 공중합체 필름의 도메인을 맞춤화할 수 있다.
맞춤형 도메인을 갖는 복수의 블록 공중합체 필름은 다층 구조체(예컨대, 라미네이트 구조체 등)를 이루도록 조립(예컨대, 라미네이트 또는 적층)될 수 있다. 다층 구조체는 롤투롤 공정, 스핀 캐스팅, 압출, 커튼 코팅, 삼차원 인쇄, 적층 제조(예컨대, 융합 증착 성형(FDM), 광조형(SLA), 레이저 직접 구조화(LDS) 등), 성형 등에 의해 제조될 수 있다.
몇몇 실시예에서는, 특정한 전기적 성능, 열적 성능, 자기 성능, 유전 성능 및/또는 구조적 성능을 갖도록 개개의 필름 또는 층의 두께방향 도메인을 맞춤화하기 위해 충전제(예컨대, 기능성 나노입자, 니켈코발트, 질화붕소, 코팅된 충전제 입자 등)의 수직 배향 제어 및 우선적 분리/분산이 사용될 수 있다. 복수의 필름 또는 층 내의 도메인 크기, 형상 및 구조를 제어함으로써, 도메인은 패턴(예컨대, 개개의 층의 패턴에 기초한 매크로패턴 또는 계층적 패턴 등) 또는 구배(예컨대, 충전제 로딩에 의해 다층 블록 공중합체 필름/층의 도메인에 걸쳐 구축되는 임피던스 구배) 등을 생성하도록 구성될 수 있다.
도메인은 복수의 층이 서로 다른 기능을 갖도록 구성될 수 있다. 어느 한 층 내의 도메인은 (예컨대, 제어된 성능 등을 위해) 다른 하나 이상의 층의 도메인과 다르거나 동일하게 구성될 수 있다.
복수의 필름 또는 층은 서로 다르게 구성될 수 있다. 예를 들어, 필름 또는 층들은 두께가 상이할 수 있고, 상이한 충전제(예컨대, 재질, 크기 및/또는 형상 등이 상이한 충전제)를 포함할 수 있고, 상이한 모재 또는 기재로 제조될 수 있고, 상이하게 구성된 도메인(예컨대, 상이한 기능, 상이한 크기, 상이한 위치 등을 갖도록 맞춤화된 도메인)을 가질 수 있다.
예를 들어, 다층 필름 구조체는 복수의 필름 또는 층을 포함할 수 있되, 이들 중 하나 이상은 나머지 필름 또는 층들 중 적어도 하나와 다른 모재 또는 기재 및/또는 다른 유형의 충전제를 포함할 수 있다. 이 예에서, 다층 필름 구조체는 제1 모재 또는 기재와 제1 유형의 충전제(예컨대, 열 전도성 충전제 등)를 포함하는 제1 필름 또는 층을 포함할 수 있다. 다층 필름 구조체는 제1 모재 또는 기재와 다른 제2 모재 또는 기재와, 제1 유형의 충전제와 다른 제2 유형의 충전제(예컨대, 전기 전도성 및/또는 EMI 흡수성 충전제 등)를 포함하는 제2 필름 또는 층을 추가로 포함할 수 있다.
몇몇 대안적 실시예는 균질 또는 단층 구조체이고/이거나 분리형 블록 공중합체가 아닌 중합체 필름/층을 포함할 수 있다. 예를 들어, 균질 또는 단층 필름 구조체는 특정한 전기적 성능, 열적 성능, 자기 성능, 유전 성능 및/또는 구조적 성능을 갖도록 균질 또는 단층 필름 구조체 내부에 서로 이격되게 배열되는 맞춤형 두께방향 도메인을 포함할 수 있다. 균질 또는 단층 필름 구조체 내부의 두께방향 도메인을 서로 이격시키고 맞춤화하기 위해 충전제(예컨대, 기능성 나노입자, 니켈코발트, 질화붕소, 코팅된 충전제 입자 등)의 수직 배향 제어 및 우선적 분리/분산이 사용될 수 있다. 균질 또는 단층 필름 구조체 내부의 도메인 크기, 형상 및 구조를 제어함으로써, 도메인은 패턴(예컨대, 개별 층의 패턴에 기초한 매크로패턴 또는 계층적 패턴 등) 또는 구배(예컨대, 충전제 로딩에 의해 개개의 층의 도메인에 걸쳐 구축되는 임피던스 구배) 등을 생성하도록 구성될 수 있다. 도메인은 균질 또는 단층 필름 구조체의 상이한 이격 부분들이 각기 다른 기능을 갖도록 구성될 수 있다. 균질 또는 단층 필름 구조체의 제1 및 제2 이격 부분 내의 도메인은 (예컨대, 제어된 성능 등을 위해) 서로 다르거나 동일하게 구성될 수 있다.
도 3은 본 발명의 하나 이상의 양태를 구현하는 일 실시예에 따른 다층 필름 구조체(300)를 도시한다. 도면을 참조하면, 다층 필름 구조체(300)는 네 개의 필름 또는 층(302, 304, 306, 308)과 각각의 층 내의 두께방향 도메인(310, 312, 314, 316)을 포함한다. 대안적인 실시예에서, 다층 필름 구조체는 이와 다르게, 예컨대, 네 개보다 많거나 적은 층과 도시된 것보다 많거나 적은 두께방향 도메인을 갖도록 구성될 수 있다.
개개의 층 내의 도메인은 특정한 특성, 물성, 기능 및/또는 성능, 예컨대, 전기적 성능, 열적 성능, 자기 성능, 유전 성능 및/또는 구조적 성능을 갖도록 맞춤화될 수 있다. 예로서, 제1 층 또는 상층(302)의 도메인(310)은 열적 성능을 위해 구성될 수 있다. 제2 층과 제3 층(304, 306) 각각의 도메인(312, 314)은 EMI 완화 성능, 예컨대, 전기 전도 성능, EMI 흡수 성능, 자기 성능 등을 위해 구성될 수 있다. 제4 층 또는 저층(308)의 도메인(316)은 유전 성능을 위해 구성될 수 있다.
개개의 층의 도메인은 해당 층에 맞춤화되거나 해당 층에 고유한 패턴을 생성할 수 있다. 개개의 층의 패턴들은 서로 협력하여 다층 필름 구조체에 (예컨대, 두께방향으로) 매크로패턴을 한정 또는 생성할 수 있다. 예를 들어, 어느 한 층의 도메인은 다른 층의 도메인과 수직으로 정렬되고/되거나 적어도 부분적으로 중첩될 수 있으며, 이로써 층들 내의 수직으로 정렬되고/되거나 적어도 부분적으로 중첩되는 도메인들이 서로 협력하여 층 들의 두께를 수직으로 가로지르는 경로(예컨대, 전기 전도성 및/또는 열 전도성 경로, 통로(via), 칼럼(column) 등)를 한정할 수 있다.
일 실시예에서, 상이한 층들의 도메인은 상이한 층들을 관통하는 수직 두께방향 전도성 경로를 생성하는 수직으로 정렬된 열 전도성 및/또는 전기 전도성 충전제를 포함할 수 있다. 예를 들어, 비교적 높은 열 전도도, 예컨대, 다층 필름 구조체가 비교적 높은 접촉 저항을 갖는 경우에도 양호한 성능을 제공할 정도로 충분히 높은 열 전도도를 갖는 열 경로가 생성될 수 있다. 다층 필름 구조체의 접촉 저항에 따라서는, 비교적 얇고 연질인 순응성 열 전도성 층을 추가하여 접촉 저항을 저감하고 열적 성능을 향상시킬 수 있다.
도 3에 도시된 네 개의 필름(302, 304, 306, 308) 중 하나 이상의 모재 또는 기재(320)로서 블록 공중합체를 사용할 수 있다. 예를 들어, 폴리스티렌-블록-폴리에틸렌옥사이드(PS-b-PEO)가 다층 필름 구조체(300)의 한 개, 두 개, 세 개 또는 모든 필름의 모재 또는 기재(320)로 사용될 수 있다. 또는, 예를 들어, 폴리스티렌-폴리메틸메타크릴레이트(PS-PMMA)가 다층 필름 구조체(300)의 한 개, 두 개, 세 개 또는 모든 필름의 모재 또는 기재(320)로 사용될 수 있다. 폴리스티렌-블록-폴리에틸렌옥사이드(PS-b-PEO) 및/또는 폴리스티렌-폴리메틸메타크릴레이트(PS-PMMA)로 달성 가능한 도메인 크기보다 큰 도메인 크기를 가능하게 하는 다른 중합체가 대신 선택될 수 있다. 몇몇 다른 실시예에서는, 폴리스티렌-폴리에틸렌 블록 공중합체, 다른 폴리스티렌-아크릴레이트 블록 공중합체, 스티렌-디엔 블록 공중합체(예컨대, 스티렌-부타디엔(SB) 디블록 공중합체, 스티렌-이소프렌 디블록 공중합체, 스티렌-부타디엔-스티렌(SBS) 트리블록 공중합체, 스티렌-이소프렌-스티렌(SIS) 트리블록 공중합체, 스티렌-부타디엔(SB) 스타블록 공중합체 등), 수소화 스티렌-디엔 블록 공중합체(예컨대, 수소화 SBS, 수소화 스티렌-(에틸렌-부틸렌)-스티렌 등), 분절 블록 공중합체(예컨대, 분절 폴리에스테르-폴리에테르, 분절 폴리아미드-폴리에테르 등), 폴리올레핀 블록 공중합체, 에틸렌옥사이드/프로필렌옥사이드 블록 공중합체, 유기실리콘 공중합체 시스템(예컨대, 실록산/ 폴리설폰 공중합체, 실록산/폴리우레탄, 실록산/폴리우레아 공중합체, 실록산/폴리아미드 공중합체, 실록산/폴리이미드 공중합체, 실록산/폴리아미드/폴리이미드 공중합체, 실록산/폴리에스테르 공중합체, 실록산/폴리카보네이트 공중합체, 실록산/폴리스티렌 공중합체, 실록산/에폭사이드 수지 네트워크 등), 하드블록 공중합체, 여타의 블록 공중합체 및/또는 이들의 조합과 같은 다른 모재 또는 기재가 필름들 중 하나 이상의 재료로 사용될 수 있다.
다양한 충전제가 필름용 모재 또는 기재(320)에 혼입되어 그 결과로 얻어지는 필름의 물성(들)을 맞춤화하고/하거나, 수정하고/하거나 기능적으로 조정할 수 있다. 이런 충전제는 기능성 나노입자, 전기 전도성 충전제, 열 전도성 충전제, EMI 또는 마이크로파 흡수 충전제, 자성 충전제, 유전성 충전제, 코팅 충전제, 이들의 조합 등을 포함할 수 있다. 충전제는 모재 또는 기재를 포함하는 원재료에 첨가 및 혼합되어 충전제와 모재 또는 기재의 혼합물을 제공할 수 있다. 충전제의 예로는 카본블랙, 질화붕소, 니켈코발트, 공기 충전 미소중공구, 공기 충전 미소기포, 공기 충전 미소구, 카르보닐 철, 철 실리사이드, 철 입자, 철-크롬 화합물, 은, 85%의 철과 9.5%의 실리콘과 5.5%의 알루미늄을 함유하는 합금, 약 20%의 철과 80%의 니켈을 함유하는 합금, 페라이트, 자성 합금, 자성 분말, 자성 박편, 자성 입자, 니켈계 합금 및 분말, 크롬 합금, 산화알루미늄, 구리, 산화아연, 알루미나, 알루미늄, 흑연, 세라믹, 탄화규소, 망간아연, 유리 섬유, 이들의 조합 등을 들 수 있다. 충전제는 과립, 회전타원체, 미소구체, 타원체, 불규칙 회전타원체, 가닥, 박편, 분말, 나노튜브 및/또는 이들 형상체 중 일부 또는 전부의 조합 중 하나 이상을 포함할 수 있다. 또한, 몇몇 실시예는 등급이 상이한(예컨대, 크기, 순도, 형상 등이 다른) 동종의(또는 이종의) 충전제를 포함할 수도 있다.
일 실시예에서, 다층 필름 구조체의 필름(예컨대, 도 3 에 도시된 다층 필름 구조체(300)의 필름(302, 304, 306 및/또는 308))은 캐스팅, 필름 압출, 라미네이션 등에 의해 제조될 수 있다.
도 4는 본 발명의 하나 이상의 양태를 구현하는 일 실시예에 따른 다층 필름 구조체(400)(예컨대, 4층 필름 구조체 등)을 도시한다. 본 실시예에서, 층당 충전제 밀도는 상층(402)에서 저층(408)으로 갈수록 증가한다. 따라서, 저층(408)이 가장 높은 충전제 밀도를 갖는 반면, 상층(402)은 가장 낮은 충전제 밀도를 갖는다. 상층(402)과 저층(408) 사이의 두 중간층(404, 406)을 살펴보면, 하부 중간층(406)이 상부 중간층(406)보다 충전제 밀도가 높다. 다층 필름 구조체(400)의 전체 두께 또는 높이 치수는 약 1.7 mm일 수 있다. 그러나 다층 필름 구조체가 다른 실시예에서는 1.7 mm보다 두껍거나 얇을 수 있기 때문에 1.7 mm라는 치수는 단지 예시의 목적으로만 제공된 것이다. 또한 도 4에 도시된 다층 필름 구조체(400)는 네 개의 층(402, 404, 406, 408)을 포함하나, 다른 실시예는 네 개보다 많거나 적은 층을 갖는 다층 필름 구조체를 포함할 수 있다.
몇몇 실시예에서, 다층 필름 구조체는 예컨대, 전기적 성능, 열적 성능, 흡수 성능, 자기 성능, 유전 성능 및/또는 구조적 성능을 위해, 분리된 이산 영역별로 기능성을 갖는 필름을 포함할 수 있다. 예를 들어, 다층 필름 구조체는 다층 필름 구조체의 분리된 이산 영역별로 열 관리 기능, EMI 차폐 기능 및 EMI 흡수 기능을 갖도록 구성된 필름을 포함할 수 있다.
다층 필름 구조체는 상이한 성능, 효과 등을 위해 층 또는 필름 내에 차등 하중을 가질 수 있다. 예를 들어, 다층 필름 구조체는 층별로 차등 충전제 로딩율을 가질 수 있는 바, 이런 차등 충전제 로딩율은 본 명세서에서 설명되고 도 5 내지 도 15 및 도 21에 도시된 피라미드형 또는 비피라미드형 구조체에 의해 제공되는 EMI 완화와 유사한 방식으로 EMI 완화(예컨대, 고주파 EMI 흡수 등)를 제공하기 위해 사용될 수 있다.
몇몇 실시예에서, 다층 필름 구조체 및/또는 패턴화된 재료에는 예컨대, 금속화 공정, 라미네이션, 테이프 캐스팅, 진공 증착, 여타의 적절한 공정, 이들의 조합 등을 통해 백킹(backing)이 마련될 수 있다. 백킹은 하나 이상의 금속(예컨대, 알루미늄, 구리 등), 코팅된 금속(예컨대, 니켈 코팅된 알루미늄 등), 합판 금속, 금속화 중합체 필름/플라스틱, 알루미늄화 마일라 이축연신 폴리에틸렌테레프탈레이트(BoPET), 여타의 백킹재, 이들의 조합 등을 포함할 수 있다. 예를 들어, 금속(예컨대 알루미늄, 구리 등)을 포함하는 백킹이 (예컨대, 금속화 공정 등을 통해) 다층 필름 구조체의 외부 노출면, 예컨대 도 3 또는 도 4에 각각 도시된 다층 필름 구조체(300 및/또는 400)의 저면을 따라 마련될 수 있다. 또는, 예를 들어, 금속(예컨대 알루미늄, 구리 등)을 포함하는 백킹이 (예컨대, 금속화 공정 등을 통해) 패턴화된 재료의 저면, 예컨대 도 5, 도 6 또는 도 21에 각각 도시된 패턴화된 재료(500, 600 및/또는 2100)의 저면을 따라 마련될 수 있다.
몇몇 실시예에서, 다층 필름 구조체 및/또는 패턴화된 재료는 사용되는 재료에 따라 비교적 높은 접촉 저항을 가질 수 있다. 또는, 예를 들어, 다층 필름 구조체 및/또는 패턴화된 재료에는 비교적 높은 접촉 저항을 보상 및/또는 극복하는 것을 돕기 위해 매우 높은 열 전도도를 갖는 하나 이상의 열 전도성 기둥 또는 칼럼(넓게는 부분)이 마련될 수 있다.
몇몇 실시예에서는, 하나 이상의 열 인터페이스 재료, 열 확산체, 열전 모듈 등이 다층 필름 구조체 및/또는 패턴화된 재료와 함께 사용될 수 있다. 예를 들어, 열 확산체(예컨대, 흑연 열 확산체 등)가 다층 필름 구조체를 따라 배치될 수 있다(예컨대, 다층 필름 구조체에 라미네이트되거나 레이저 용접을 통해 필름 사이에 봉해질 수 있다). 또는, 예를 들어 열전 모듈이 다층 필름 구조체를 따라 배치될 수 있다.
다른 예로서, 열 인터페이스 재료(들)가 다층 필름 구조체의 상면 및/또는 저면을 따라 배치될 수 있다. 이 후자의 예에서, 열 인터페이스 재료(들)는 높고 낮은 PCB 구성요소들 간의 높이 편차를 수용하는 데 도움이 될 수 있다. 예를 들어, 열 인터페이스 재료는 다층 필름 구조체가 PCB 구성요소들 위에 설치될 때 PCB 구성 요소들의 상면 위에 배치 및 압착되도록 다층 필름 구조체의 저면을 따라 배치될 수 있다. 열 인터페이스 재료는 열 확산체(예컨대, 외장 케이스 또는 장치 하우징 등)에 압착되도록 다층 필름 구조체의 상면을 따라 배치될 수 있다. 열 인터페이스 재료의 예로는 서멀 갭 충전제, 서멀 상변화재, 열 전도성 EMI 흡수제 또는 열/EMI 이원 흡수제, 서멀 그리스, 서멀 페이스트, 서멀 퍼티, 분배 가능 열 인터페이스 재료, 서멀 패드 등을 들 수 있다.
몇몇 실시예는 다층 필름 구조체, 균질 필름 구조체 또는 단층 필름 구조체의 하나 이상의 층 또는 필름 내의 도메인에 의해 한정 또는 생성되는 하나 이상의 방사 안테나 소자를 포함할 수 있다. 몇몇 실시예는 환경 방호(예컨대, 증기 또는 산소 방벽 등)를 제공하도록 구성된(예컨대, 환경 방호를 제공하도록 맞춤화된 도메인을 갖는) 하나 이상의 층 또는 필름을 포함하는 필름 구조체(예컨대, 다층 필름 구조체, 균질 필름 구조체, 단층 필름 구조체 등)를 포함할 수 있다. 몇몇 실시예는 다층 필름 구조체, 균질 필름 구조체 또는 단층 필름 구조체의 하나 이상의 층 또는 필름 내의 도메인에 의해 한정 또는 생성되는 하나 이상의 도파관을 포함할 수 있다. 이에 따라 몇몇 실시예는 하나 이상의 방사 안테나 소자, 하나 이상의 도파관, EMI 완화, 열 관리, 유전 특성, 구조 및/또는 환경 방호 등을 제공하도록 구성된 도메인을 갖는 복수의 층 또는 필름을 갖는 다층 필름 구조체를 포함할 수 있다. 또한 몇몇 실시예는 하나 이상의 방사 안테나 소자, 하나 이상의 도파관, EMI 완화, 열 관리, 유전 특성, 구조 및/또는 환경 방호를 제공하도록 구성된 도메인을 갖는 단일 또는 개별 층 또는 필름을 갖는 균질 필름 구조체 또는 단층 필름 구조체를 포함할 수 있다.
도 5 내지 도 15 및 도 21은 본 발명의 하나 이상의 양태를 구현하는 실시예에 따른 EMI 완화(예컨대, 고주파 흡수)용 구조체(예컨대, 피라미드형 구조체, 비-피라미드형 구조체 등)의 예를 도시한다. 몇몇 실시예(예컨대, 도 7 내지 도 15)에서, 구조체는 보드 레벨 쉴드(BLS)의 일부로부터 외향 돌출되도록 해당 일부를 따라 배치될 수 있다(예컨대, 해당 일부에 부착될 수 있다). 예를 들어, 구조체는 BLS의 상부, 덮개, 뚜껑, 측벽(들), 울타리, 프레임 등의 내면 및/또는 외면으로부터 외향 돌출될 수 있다. BLS는 저주파 EMI를 완화(예컨대, 차단 또는 반사)하도록 구성될 수 있다(예컨대, 금속으로 제조되거나, 해당 목적에 맞게 형상, 크기 등이 정해질 수 있다). 구조체는 고주파 EMI를 완화(예컨대, 흡수)하도록 구성될 수 있다(예컨대, EMI 흡수재로 제조되거나, 해당 목적에 맞게 형상, 크기 등이 정해질 수 있다).
도 5 내지 도 15 및 도 21은 직사각 피라미드인 피라미드형 구조체의 예를 도시한다. 서로 인접한 피라미드의 직사각형 밑면들은 그 사이에 실질적으로 어떤 간극이나 간격 없이 서로 접촉할 수 있다. 이는 피라미드형 구조체의 직사각형 밑면들 사이에 간극이 있을 경우 발생할 수 있는 반사를 방지하는 데 도움이 된다. 다른 몇몇 실시예는 상단(예컨대, 첨단)에서 밑면 쪽으로 갈수록 테이퍼지거나 폭이 감소하는(예컨대, 대체로 매끄럽게 만곡되는) 비피라미드형 구조체를 포함할 수 있다. 예를 들어, 도 14와 도 15는 비피라미드형 구조체(1400, 1500)를 포함하는 실시예를 각각 도시한다. 대안적인 실시예는 직사각형이 아닌 밑면, 예컨대, 육각형 밑면, 삼각형 밑면 등을 갖는 구조체를 포함할 수 있다. 이와 같이, 다른 예시적인 실시예가 다른 입체 기하 형상을 갖는 구조체를 포함할 수 있으므로 본 발명은 직사각 피라미드형 구조체로만 제한되지 않는다.
몇몇 실시예에서, 구조체의 측면은 완벽하게 매끄럽지 않을 수 있거나 위에서 아래까지 완벽한 직선을 이루지 않을 수 있다. 예를 들어, 구조체의 측면은 고배율로 볼 때 단차식 구성을 갖는 것으로 보일 수 있다. 그러나 바람직하게는, 피라미드형 또는 비피라미드형 구조체의 측면은 해당 구조체에 입사되는 EMI의 반사를 저감하거나 방지하기 위해 비교적 매끄러울 수 있다(예컨대, 상당한 크기의 단차가 없을 수 있다). 또한 구조체는 그 측면을 따라 다양한 경사부 또는 테이퍼부(예컨대, 적어도 둘 이상의 경사부)를 갖도록 구성될 수 있다. 예를 들어, 피라미드형 구조체는 밑면에서 중간 부분까지는 비교적 완만한 테이퍼부를 갖고, 중간 부분에서 상단 쪽으로는 비교적 급격한 테이퍼부를 갖고, 그로부터 구조체의 상단까지는 덜 테이퍼질 수 있다.
도 5 내지 도 15 및 도 21에 도시된 구조체들은 도 2에 도시된 상술한 공정을 통해 제조될 수 있다. 도 5 내지 도 15 및 도 21에 도시된 구조체들은 카본블랙으로 충전된 폴리디메틸실록산(PDMS), 충전된 블록 공중합체 시스템, 충전된 엘라스토머 시스템, 충전된 열가소성 수지 시스템 등과 같은 충전된 유전체를 포함할 수 있다. 대안으로서, 도 5 내지 도 15 및 도 21에 도시된 구조체들은 이와 다른 재료로 제조되고/되거나 이와 다른 적절한 공정(예컨대, 기능성 캐리어 필름 상에 재료를 단계적으로 증착하는 공정 등)에 의해 제조될 수 있다. 상기 구조체들은 제1 층을 따라 형성되는 하나 이상의 제1 구조체와 제2 층을 따라 형성되는 하나 이상의 제2 구조체를 포함할 수 있다. 제1 구조체와 제2 구조체는 서로 다르게, 예컨대, 형상, 높이, 재질 등이 다르게 구성될 수 있다.
몇몇 실시예에서, 구조체의 구성(예컨대, 높이, 형상, 위치 등)은 (예컨대, 컴퓨터화된 무작위화 프로세스 등을 통해) 무작위로 정해지거나 무작위가 아닌 방식으로 정해질 수 있다. BLS 내부를 따라 구조체의 높이를 무작위로 지정하는 것은 BLS 하부에서 일어나는 공동 공명(cavity resonance)을 저감하거나 방지하는 데 도움이 될 수 있다. 몇몇 실시예는 밑면의 크기는 서로 같되 개 중 하나 이상은 나머지와 다른 높이를 갖는 직사각 피라미드형 구조체들을 포함할 수 있다. 예를 들어, 보다 높은 피라미드는 가장자리 또는 외주부를 따라 배치될 수 있는 반면, 보다 낮은 피라미드는 가장자리 또는 외주부로부터 내향 이격된 중간 또는 내측 부분에 배치될 수 있다.
높고 낮은 PCB 구성 요소들 간의 높이 편차를 수용하기 위해 높이가 상이한 구조체들이 사용될 수 있다. 예를 들어, BLS가 PCB 구성 요소들 위에 설치될 때 보다 높은 구조체가 보다 낮은 PCB 구성 요소 상에 배치되고 보다 낮은 구조체가 보다 높은 PCB 구성 요소 상에 배치되도록 높고 낮은 구조체들이 BLS 덮개 또는 뚜껑의 내면을 따라 배치될 수 있다. 이와 같이 높이가 상이한 구조체들을 사용하는 것은 BLS 하부에서 일어나는 공동 공명을 방지하거나 저감하는 데 도움이 될 수 있다.
도 5는 본 발명의 하나 이상의 양태를 구현하는 일 실시예(500)에 따른 피라미드형 구조체(540)를 포함하는 충전된 유전체(538)를 도시한다. 도면을 참조하면, 피라미드형 구조체(540)는 충전된 유전체(538) 내부에 공기 충전 입자(542)(예컨대, 공기 충전 미세중공구, 공기 충전 미소기포, 공기 충전 미소구 등)를 포함한다. 공기 충전 입자(542)는 피라미드형 구조체(540)에 공기를 투여함으로써 유전율을 저감한다(예컨대, 제어 가능하게 저감한다). 내부에 공기 충전 입자(542)가 포함된 피라미드형 구조체(540)는 발포체와 비슷한 유전율을 갖고/갖거나 발포체와 유사한 유전 특성을 가질 수 있다.
공기 충전 입자(542)를 피라미드형 및/또는 비피라미드형 구조체에 로딩 또는 충전하는 것에 추가하여 또는 이에 대한 대안으로서, 다른 실시예에서는, 공기 충전 입자(예컨대, 공기 충전 미세중공구, 공기 충전 미소기포, 공기 충전 미소구, 중공 유리 구체, 여타의 미소구 등)를 포함하는 중합체로 피라미드형 및/또는 비피라미드형 구조체를 피복하거나 코팅할 수 있다. 예를 들어, 일 실시예는 예컨대 내환경성 등을 위해 미세중공구로 충전된 중합체로 코팅되거나 피복된 피라미드형 구조체를 포함할 수 있다. 이 예에서, 미세중공구로 충전된 폴리머는 피라미드형 구조체를 피복할 수 있고 피라미드형 구조체들 사이의 공간을 메꾸기 위한 평탄화층을 한정할 수 있다. 서로 조합된 피라미드형 구조체와 평탄화 미세중공구 충전 중합체 층이 대체로 편평한 시트형 구성을 갖도록, 평탄화 미세중공구 충전 중합체 층의 역피라미드형 구조체는 피라미드형 구조체와 교차 배치 또는 교차 배열될 수 있다. 평탄화 미세중공구 충전 중합체 층은 먼지 및/또는 여타의 파편이 피라미드형 구조체들 사이의 공간, 공극, 개구, 간극 등을 채우는 것을 억제하거나 방지하도록 작동할 수 있다. 예로서, 미세중공구 충전 중합체는 열경화성 플라스틱 또는 실리콘 고무와 중공 유리 구체를 포함하는 레어드 테크놀로지사의 LoK 저유전손실 저유전율 재료 등과 같은, 유전 손실이 낮고 유전율이 낮은(예컨대, 10 미만, 1 내지 2, 또는 1 미만인) 재료를 포함할 수 있다. 대안으로서, 다른 실시예에서는 (예컨대, 저유전손실 저유전상수 재료가 아니고/아니거나 중공 유리 구체를 포함하지 않는 재료를 포함하는) 다른 재료가 평탄화층을 한정하고/하거나 피라미드형 및/또는 비피라미드형 구조체를 피복 또는 코팅하여 먼지 및/또는 여타의 파편이 피라미드형 및/또는 비피라미드형 구조체들 사이의 공간, 공극, 개구, 간극 등을 채우는 것을 억제하거나 방지하는 데 사용될 수 있다. 이에 따라, 본 발명은 양태는 먼지 및/또는 여타의 파편이 본 명세서에 개시된 피라미드형 및/또는 비피라미드형 구조체들 사이의 공간, 공극, 개구, 간극 등을 채우는 것을 억제하거나 방지하는 방법을 포함한다.
도 6은 본 발명의 하나 이상의 양태를 구현하는 일 실시예(600)에 따른 것으로, 피라미드형 구조체(640)를 포함하는 EMI 흡수체(644)와, 평탄화층(646)과, 다층 주파수 선택 표면(FSS) 구조체(648)를 도시한다. 도면을 참조하면, EMI 흡수체(644)와 피라미드형 구조체(640)는 카본블랙으로 충전된 폴리디메틸실록산(PDMS), 충전된 블록 공중합체 시스템, 충전된 엘라스토머 시스템(예컨대, 경화 엘라스토머, 열가소성 엘라스토머(TPE), 산토프렌 열가소성 가황물 등), 충전된 열가소성 수지 시스템(예컨대, 폴리아미드, 아크릴로니트릴부타디엔스티렌(ABS), 폴리프로필렌(PP), 폴리에틸렌(PE) 등) 등을 포함할 수 있다.
도 6에 도시된 바와 같이, 평탄화층(646)은 EMI 흡수체(644)의 상향 돌출 피라미드형 구조체들(640) 사이의 공간을 메꾸기 위한 하향 돌출 역피라미드형 구조체(650)를 포함 또는 한정한다. EMI 흡수체(644)와 평탄화층(646)의 조합이 대체로 편평한 시트형 구성을 갖도록 평탄화층(646)의 역피라미드형 구조체(650)는 피라미드형 구조체(640)와 교차 배치 또는 교차 배열될 수 있다.
평탄화층(646)은 유전체 재료(예컨대, 임피던스 매칭을 위한 구배형 유전체, 균일한 유전체 평탄화층 등), 열 전도성 재료, 전기 전도성 재료 등을 포함할 수 있다. 평탄화층(646)은 피라미드형 구조체의 보강, 피라미드형 구조체(640)의 파손 방지, 부착력 제공, 부착 목적 및/또는 탄성 계수 조절을 위한 강성 또는 구조의 제공, 및/또는 먼지 및/또는 여타의 파편이 피라미드형 구조체들(640) 사이의 공간, 공극, 개구, 간극 등을 채우는 것의 억제 또는 방지에 도움이 된다. 평탄화층(646)은 PCB, SIP 등의 높고 낮은 구성 요소들 간의 높이 편차를 수용하기 위해 그 두께가 일정하지 않을 수 있다.
평탄화층이 전기 전도성을 갖는 실시예에서는, 하나 이상의 유전체 재료(예컨대, 박막 유전층 등)가 전기 전도성 평탄화층으로 인한 인접 장치 구성요소의 단락을 방지하기 위해 평탄화층의 노출된 외면 부분을 따라 마련될 수 있다. 다른 예로서, 열 인터페이스 재료(TIM)가 평탄화층으로 사용(예컨대, 사출 성형)될 경우, 유전체 재료가 TIM에 매립될 수 있다. 본 명세서에 기술된 평탄화층(예컨대, 도 6에 도시된 646 등)은 EMI 흡수 구조체를 포함하는 다른 실시예(예컨대, 도 5, 도 7 내지 도 15 및 도 21 등)에도 사용될 수 있다.
도 6에 도시된 다층 주파수 선택 표면(FSS) 구조체(648)는 복수의(예컨대, 세 개의) FSS 소자(652)층을 포함한다. 대안적인 실시예는 세 개보다 많거나 적은 층, 예컨대, 한 개, 두 개 또는 네 개의 층을 갖는 FSS 구조체를 포함할 수 있다. 예를 들어, 도 19는 네 개의 FSS 소자(1952)층(1902, 1904, 1906, 1908)을 포함하는 다층 FSS 구조체(1948)의 실시예(1900)를 도시한다. 또는, 예를 들어, 몇몇 실시예는 한 개의 FSS 소자층, 하나의 평면 상에 배치된 복수의 공면 링, BLS의 밑면 및/또는 접지면을 따라 유전체 상에 패턴을 이루어 배치되는 전기 전도성 메타 물질 등을 포함할 수 있다. 따라서, 본 발명은 세 개 또는 네 개의 층으로 이루어진 FSS 구조체로만 제한되어서는 안 된다.
도 6과 도 19에 도시된 바와 같이, 다층 주파수 선택 표면(FSS) 구조체들(648, 1948)의 층들은 FSS 소자(652, 1952)의 패턴들을 각각 포함한다. FSS 소자는 전기 전도성 재료, EMI 흡수성 재료 및/또는 메타 물질을 포함할 수 있다.
도 6 및 도 19에 도시된 실시예에서, FSS 소자(652, 1952)는 개방 영역 또는 개구부를 갖는 환형 소자(예컨대, 원형 링, 대체로 둥근 환형 소자 등)를 포함한다. 예로서, 개방 영역 또는 개구부는 FSS 소자가 제공(예컨대, 층에 레이저 패턴화)되기 전 또는 후에 공기 유동을 위해 층에 다이 컷팅되는 천공 또는 구멍을 포함할 수 있다. 또는, 예를 들어, 개방 영역 또는 개구부는 FSS 소자로부터 경화/미경화 중합체를 식각 또는 세척을 통해 제거함으로써 형성될 수 있다. 다른 예로서, FSS 층은 개방 영역 또는 개구를 생성하도록 구성된 금형을 사용하여 제조될 수 있다.
도 6에 도시된 바와 같이, 다층 FSS 구조체(648)의 복수의 층은 각각의 층의 FSS 소자(652)가 나머지 층들의 FSS 소자(652)와 중첩되고 수직으로 정렬되도록 적층 배열될 수 있다(예컨대, 라미네이트 구조를 이룰 수 있다). 따라서 각각의 층의 개구부 또는 개방 영역은 나머지 층들의 개구부 또는 개방 영역과 수직으로 정렬된다. 이에 따라 공기 및/또는 액체가 수직으로 정렬된 개구부 또는 개방 영역 내를 유동할 수 있기 때문에 FSS 소자(652)는 다층 FSS 구조체를 통한 공기 및/또는 액체의 유동을 완전히 차단하지 않는 상태로 EM를 완화 목적에 사용될 수 있다. 대안적인 실시예는 다른 FSS 소자와 중첩되거나 수직으로 정렬되지 않는 FSS 소자가 일부 존재하도록 구성된 다층 FSS 구조체(예컨대, 도 19에 도시된 1948 등)를 포함하고/하거나 개구부 또는 개방 영역 없이 구성된 FSS 소자를 포함할 수 있다.
예시적인 실시예에서, 다층 FSS 구조체(예컨대, 648(도 6), 1948(도 19) 등)의 필름 또는 층은 본 명세서에 개시된 공정(들)에 의해 제조된 블록 공중합체, 폴리디메틸실록산(PDMS), 열가소성 필름 등을 포함할 수 있다.
다층 FSS 구조체(예컨대, 648(도 6), 1948(도 19) 등)는 본 명세서에 개시된 공정에 의해 제공되는 FSS 소자를 갖는 복수의 필름 또는 층을 포함할 수 있다. 일례로, FSS 구조체는 구리를 포함하는 FSS 소자와, 마일라 이축연신 폴리에틸렌테레프탈레이트(BoPET)를 포함하는 필름 또는 층을 포함할 수 있다. 이 예에서는, FSS 소자의 구리 패턴이 FR4/PCB 제조 공정을 사용하여 마일라 BoPET 필름 또는 층에 식각될 수 있다. 다른 예로서, FSS 소자는 삼차원 인쇄 또는 적층 제조(예컨대, 용융 증착 성형, 광조형, 성형 수반 레이저 직접 구조화 등)를 통해 필름 또는 층을 따라 마련될 수 있다. 또는, 예를 들어, FSS 소자는 필름 또는 층을 따라 (예컨대, 마이크로젯 잉크젯 프린터 등을 사용하여) 잉크젯 인쇄되는 전기 전도성 잉크(예컨대, 은 및/또는 구리 등을 포함하는 잉크 등)를 포함할 수 있다. 또 다른 예로서, 함침된 플라스틱 필름은 레이저 조사 후 전기 전도성을 띠게 되는 부분을 포함할 수 있는데, 이 전기 전도성 부분은 전기 전도성 FSS 소자를 한정한다. 또 다른 예로서, FSS 표면의 패턴(예컨대, 링 등)을 한정하는 전기 전도성 영역을 생성하기 위해 하나 이상의 재료가 다층 FSS 구조체의 필름 또는 층에 함침되고/되거나 매립되고/되거나 인쇄될 수 있다. 여타의 공정이 필름 또는 층에 FSS 소자를 제공하기 위해 사용될 수도 있다.
전기 전도성 FSS 소자를 갖는 필름들은 서로 조립되어(예컨대, 적층 또는 라미네이트되어) 다층 FSS 구조체를 형성할 수 있다. FSS 소자는 흡수 주파수를 낮추기 위해 흡수체(들)로 백킹될 수 있다.
몇몇 실시예에서, FSS 구조체(예컨대, 648(도 6), 1948(도 19) 등)는 하나 이상의 특정 주파수(들) 또는 주파수 대역(들)에 걸쳐 에너지를 차단하는 동시에 다른 하나 이상의 특정 주파수(들) 또는 주파수 대역(들)의 통과를 허용하도록 작동할 수 있다. 이 경우, FSS 구조체는 단일 대역 또는 다중 대역 대역통과 도파관 및/또는 EMI 완화 구조체로 사용될 수 있다.
몇몇 실시예에서는, 하나 이상의 FSS 소자가 다른 하나 이상의 FSS 소자와 상이한 형상 및/또는 크기를 가질 수 있다. 예를 들어, 다른 실시예는 다양한 두께 및/또는 다양한 반경을 갖는 FSS 링 소자를 갖는 FSS 구조체를 포함할 수 있다.
몇몇 실시예에서, 다층 FSS 구조체의 층은 예컨대 복수의 주파수에서 작동하고/하거나 보다 넓은 대역폭에 걸쳐 작동하도록 임의의 형상(예컨대, 직사각형, 원형, 삼각형 등) 및/또는 크기를 가질 수 있다. 작동 중에 FSS 구조체는 근-스침각(near-glancing)(법선에서 90도 기울어진 각도)으로 입사되는 신호를 반사, 흡수, 차단 및/또는 재배향하여 에너지를 저지할 수 있다.
도 7은 본 발명의 하나 이상의 양태를 구현하는 일 실시예(700)에 따른 보드 레벨 쉴드(BLS)(754)의 부분(예컨대, 상부, 커버, 뚜껑, 측벽, 울타리, 프레임 등)을 따라 형성되는 피라미드형 구조체(740)를 도시한다. 도 7에 도시된 예에서, 피라미드형 구조체(740)는 직사각형 밑면을 갖는 직사각 피라미드이다. 피라미드형 구조체(740)는 BLS(예컨대, 도 11, 도 12, 도 13 등)의 상부 및/또는 측벽(들)의 외면(들)을 따라 외향 돌출/연장되고/되거나 BLS의 상부 및/또는 측벽(들)의 내면(들)을 따라 내향 돌출/연장되도록 배치될 수 있다. 피라미드형 구조체(740)는 고주파 EMI를 완화(예컨대, 흡수)하도록 구성될 수 있다. BLS(754)는 저주파 EMI를 완화(예컨대, 차단)하도록 구성될 수 있다(예컨대, 금속 재질일 수 있다).
도 8은 본 발명의 하나 이상의 양태를 구현하는 일 실시예(800)에 따른 보드 레벨 쉴드(BLS)(854)의 부분(예컨대, 상부, 커버, 뚜껑, 측벽, 울타리, 프레임 등)을 따라 형성되는 피라미드형 구조체(840)를 도시한다. 도 8에 도시된 예에서, 피라미드 구조체(840)는 직사각형 밑면을 갖는 직사각 피라미드이다. 이 예에서, 피라미드 구조체(840)는 모두 동일한 크기를 갖지는 않는다. 예를 들어, 두 개의 내측 피라미드 구조체는 높이가 서로 다르며, 둘 다 두 개의 외측 피라미드 구조체보다는 높이가 낮다. 피라미드형 구조체(840)는 고주파 EMI를 완화(예컨대, 흡수)하도록 구성될 수 있다. BLS(854)는 저주파 EMI를 완화(예컨대, 차단)하도록 구성될 수 있다(예컨대, 금속 재질일 수 있다).
도 9는 본 발명의 하나 이상의 양태를 구현하는 일 실시예(900)에 따른 보드 레벨 쉴드(BLS)(954)의 부분(예컨대, 상부, 커버, 뚜껑, 측벽, 울타리, 프레임 등)을 따라 형성되는 피라미드형 구조체(940)를 도시한다. 도 9에 도시된 예에서, 피라미드형 구조체는 공기 충전 미소중공구, 미소구, 미소기포(942) 등을 내부에 포함한다. 미소중공구, 미소구, 또는 미소기포(942)에 의해 투여되는 공기는 피라미드 구조체(940)의 유전율을 감소시킨다. 피라미드형 구조체(940)는 직사각형 밑면을 갖는 직사각 피라미드이다. 피라미드형 구조체(940)는 고주파 EMI를 완화(예컨대, 흡수)하도록 구성될 수 있다. BLS(954)는 저주파 EMI를 완화(예컨대, 차단)하도록 구성될 수 있다(예컨대, 금속 재질일 수 있다).
도 10은 본 발명의 하나 이상의 양태를 구현하는 일 실시예(1000)에 따른 보드 레벨 쉴드(BLS)(1054)의 부분(예컨대, 상부, 커버, 뚜껑, 측벽, 울타리, 프레임 등)을 따라 형성되는 피라미드형 구조체(1040)를 도시한다. 도 10에 도시된 예에서, 피라미드형 구조체들(1040) 중 적어도 하나는 다층 구조를 갖는다. 도 10에 도시된 바와 같이, 다층 피라미드 구조체(1040)의 층당 충전제 밀도는 상층에서 저층으로 갈수록 증가한다. 따라서, 저층의 충전제 밀도가 가장 높은 반면, 상층의 충전제 밀도가 가장 낮다. 상층과 저층 사이의 두 중간층을 살펴보면, 하부 중간층은 상부 중간층보다 충전제 밀도가 높다. 피라미드형 구조체(1040)는 고주파 EMI를 완화(예컨대, 흡수)하도록 구성될 수 있다. BLS(1054)는 저주파 EMI를 완화(예컨대, 차단)하도록 구성될 수 있다(예컨대, 금속 재질일 수 있다).
단지 예로서, 다층 피라미드형 구조체는 전체 높이가 약 2 mm 이하이고 층 두께가 약 100 μ일 수 있다. 그러나 다층 피라미드형 구조체가 이와 다른 전체 높이 및/또는 층 두께를 가질 수 있으므로 이 치수는 예시 목적으로만 제공된 것이다. 또한, 도 10에 도시된 다층 피라미드형 구조체(100)는 네 개의 층으로 이루어져 있으나, 다른 예시적인 실시예는 네 개보다 많거나 적은 층을 갖는 다층 피라미드형 구조체를 포함할 수 있다. 다양한 구배를 갖는 충전 재료가 다층 필름 흡수 구조체(예컨대, 다층 피라미드형 구조체(1040) 등)에 사용될 수 있다. 다층 필름 흡수 구조체(예컨대, 다층 피라미드형 구조체(1040) 등)는 쉴드, 장치 등의 적어도 일부를 감싸기에 충분한 유연성을 가질 수 있다.
도 11, 도 12 및 도 13은 본 발명의 하나 이상의 양태를 구현하는 실시예(1100, 1200, 1300)에 따른 보드 레벨 쉴드(BLS)(1154, 1254, 1354)의 상부 및 측벽을 따라 형성되는 피라미드형 구조체(1140, 1240, 1340)를 각각 도시한다. BLS는 일반적으로 PCB(넓게는 기판) 상의 집적 회로(IC)(넓게는 부품 또는 열원) 위에 설치된다. 피라미드형 구조체는 고주파 EMI를 완화(예컨대, 흡수)하도록 구성될 수 있다. BLS는 저주파 EMI를 완화(예컨대, 차단)하도록 구성될 수 있다(예컨대, 금속 재질일 수 있다).
도 11에 도시된 실시예(1100)에서, 피라미드형 구조체(1140)는 PCB(1162) 상의 집적 회로(1160)를 대체로 향하는 방향으로 BLS 상부(1156) 및 BLS 측벽(1158)의 내면으로부터 내향 돌출되는 것으로 도시되어 있다.
도 12에 도시된 실시예(1200)에서, 피라미드형 구조체(1240)는 PCB(1262) 상의 집적 회로(1260)에서 대체로 멀어지는 방향으로 BLS 상부(1156) 및 BLS 측벽(1158)의 외면으로부터 외향 돌출되는 것으로 도시되어 있다.
도 13에 도시된 실시예(1300)에서, 피라미드형 구조체(1340)는 BLS(1354)와 PCB(1362) 상의 집적 회로(1160)를 기준으로 대향하는 양방향으로 내향 및 외향 돌출되도록 BLS 상부(1356) 및 BLS 측벽(1358)의 내면 및 외면을 따라 형성되는 것으로 도시되어 있다.
도 14는 본 발명의 하나 이상의 양태를 구현하는 일 실시예(1400)에 따른 보드 레벨 쉴드(BLS)(1454)의 부분(예컨대, 상부, 커버, 뚜껑, 측벽, 울타리, 프레임 등)을 따라 형성되는 피라미드형 구조체(1440)와 비피라미드형 구조체(1464)를 도시한다. 피라미드형 구조체(1440)와 비피라미드형 구조체(1464)는 고주파 EMI를 완화(예컨대, 흡수)하도록 구성될 수 있다. BLS(1454)는 저주파 EMI를 완화(예컨대, 차단)하도록 구성될 수 있다(예컨대, 금속 재질일 수 있다). 도 14에 도시된 바와 같이, 비피라미드형 구조체(1464)는 그 측부를 따라 다양한 경사부 또는 테이퍼부를 갖는다.
도 15는 본 발명의 하나 이상의 양태를 구현하는 일 실시예(1500)에 따른 보드 레벨 쉴드(BLS)(1554)의 부분(예컨대, 상부, 커버, 뚜껑, 측벽, 울타리, 프레임 등)을 따라 형성되는 구조체(1564)를 도시한다. 구조체(1564)는 고주파 EMI를 완화(예컨대, 흡수)하도록 구성될 수 있다. BLS(1554)는 저주파 EMI를 완화(예컨대, 차단)하도록 구성될 수 있다(예컨대, 금속 재질일 수 있다).
도 15에 도시된 바와 같이, 각각의 전체 구조체(1564)는 대체로 직립 형태이고, BLS(1554)의 부분에 대체로 수직하게 연장된다. 각각의 구조체(1564)는 양측부를 따라 피라미드(1566)를 포함하되, 피라미드(1566)는 BLS(1554)의 부분과 대체로 평행한 방향으로 구조체(1564)로부터 대체로 외향으로 연장된다. 구조체(1564)의 양측부를 따라 피라미드(1566)를 가짐으로써, 도 15에 도시된 양면 구조체(1564)는 편향(deflection)이 향상되고 접촉 저항이 저감될 수 있다.
몇몇 실시예에서는, EMI 흡수 돌출 구조체(예컨대, 도 5 내지 도 15 및 도 21 등)가 하나 이상의 노출되고/되거나 편평한 표면을 따라 배치(예컨대, 부착)될 수 있다). 이런 실시예에서는, 불활성 비기능성 재료(예컨대, 보호 코팅 등)가 EMI 흡수 돌출 구조체 위에 도포(예컨대, 코팅)될 수 있다). 불활성 비기능성 재료는 EMI 흡수 돌출 구조체의 기능 또는 성능을 방해하지 않으면서(예컨대, 현저히 저하시키지 않으면서) EMI 흡수 돌출 구조체를 변형(및 성능 상실)로부터 보호하고/하거나 EMI 흡수 돌출 구조체를 표면에 밀착시킬 수 있도록 구성될 수 있다.
일 실시예는 표면에 EMI 흡수 돌출 구조체를 접착하는 방법을 포함한다. 이 실시예에서, 상기 방법은 EMI 흡수 돌출 구조체의 삼차원 형상 위에 보호 코팅을 도포하는 단계를 포함할 수 있다. 상기 방법은 표면에 대한 높은 접합 강도(또는 PSA 접착력)를 확보하기 위해 보호 코팅에 압축력을 인가하는 단계를 추가로 포함할 수 있다. 보호 코팅은 제거 가능하고/하거나 불활성(예컨대, 유전성, 비흡수성 등)일 수 있다.
본 명세서에서는 다층 필름 구조체, 패턴화된 재료, 메타 물질 및/또는 기능성 필름을 포함하는(예컨대, 필수적으로 포함하거나 이들로 이루어지는) 장치 구성 요소의 실시예도 개시한다. 몇몇 실시예에서는, 다층 필름 구조체, 패턴화된 재료, 메타 물질 및/또는 기능성 필름이 장치의 외장 케이스, 후면 커버, 중간판, 스크린판, 내부판, 외장체와 같은 장치 구성 요소, 인터포저, IC 패키징 등으로 사용되고/되거나 그 내부에 포함될 수 있다. 이런 실시예에서, 장치 구성 요소는 원래 기능을 유지할 수 있을 뿐만 아니라 다층 필름 구조체, 패턴화된 재료, 메타 물질 및/또는 기능성 필름에 의해 제공되는 추가 기능(예컨대, EMI 완화 기능, 열 관리 기능, 유전 기능, 자기 기능 및/또는 구조적 기능 등)도 가질 수 있다. 예로서, 다층 필름 구조체, 패턴화된 재료, 메타 물질 및/또는 기능성 필름은 스마트폰, 게임 시스템 콘솔, 스마트워치, 5G 안테나 패키지(AIP) 등과 같은 장치의 케이스 또는 외장체로 사용되고/되거나 그 내부에 포함될 수 있다.
몇몇 실시예에서, 다층 필름 구조체, 패턴화된 재료, 메타 물질 및/또는 기능성 필름은 장치의 하나 이상의 고온 부분 또는 영역(예컨대, PCB 구성 요소 등)에서 하나 이상의 저온 부분 또는 영역(예컨대, 다른 PCB 구성 요소, PCB의 미사용 부분 등)으로 열을 전달하는 용도로 사용될 수 있다. 각각의 개별 구성 요소를 따로따로 취급하고 구성 요소 하나하나씩 열을 전달하는 대신에 열 관리 목적을 위해 장치 전체를 고려함으로써, 몇몇 실시예는 개개의 구성요소가 다른 구성요소로부터 열을 전달 받아 온도가 높아지는 경우에도 장치의 온도를 보다 균일하게 하고 장치의 열적 특성을 향상시킬 수 있다. 따라서, 몇몇 실시예는 열이 어느 한 구성 요소(들)로부터 다른 구성 요소(들) 또는 PCB의 미사용 부분으로 전달되도록 전자 장치의 다른 부분들을 방열체로 사용하는 것을 포함할 수 있다. 예를 들어, 전자 장치의 내부판은 열 관리를 제공하기 위해 사용되는 다층 필름 구조체, 패턴화된 재료, 메타물질 및/또는 기능성 필름을 포함할 수 있다. 내부판의 다층 필름 구조체, 패턴화된 재료, 메타 물질 및/또는 기능성 필름은 하나 이상의 영역에서 폐열을 끌어와 하나 이상의 다른 영역으로 폐열을 전달/확산할 수 있으며, 이를 통해 전자 장치의 이들 하나 이상의 다른 영역이 가열되어 온도가 상승할 수 있다. 이는 차례로, 장치의 온도를 보다 균일하게 만들고 열이 보다 균일하게 방산되도록 할 수 있다.
도 16은 본 발명의 하나 이상의 양태를 구현하는 일 실시예(1600)에 따른 다층 필름 구조체(예컨대, 4층 필름 구조체 등) 및/또는 메타 물질(1670)을 포함하는 외부 장치 케이스(1668)를 도시한다. 도 16에 도시된 실시예(1600)에서. 외부 장치 케이스(1668)는 전기 전도체(1672), 도파관(1674), EMI 흡수체(1676), 열 인터페이스 재료(TIM)(1678) 및 유전체(1680) 중 하나 이상을 제공하도록 구성될 수 있는 네 개의 층(1602, 1604, 1606, 1608)을 포함한다.
다층 필름 구조체 및/또는 메타 물질(1670)에 의해 제공되는 도파관(1674)은 PCB(1662) 상의 PCB 구성 요소(1671)로부터의 파동을 안내하도록 작동할 수 있다. 다층 필름 구조체 및/또는 메타물질(1670)에 의해 제공되는 열 인터페이스 재료(1678)는 PCB 구성 요소(1682)에서 외부 장치 케이스(1668)의 외부까지 열 전도성 열 경로를 수립하도록 작동할 수 있다.
다층 필름 구조체 및/또는 메타 물질(1670)은 원하는 신호를 통과시키는 동시에(예컨대, 대역통과를 제공하는 동시에) 봉입체 또는 외부 장치 수준으로 원치 않는 타 신호의 통과를 거부 및 방지하도록(예컨대, 대역저지를 제공하도록) 구성될 수 있다. 다층 필름 구조체 및/또는 메타 물질(1670)은 외부 장치 케이스(1668) 내의 지향성 신호 조향을 통해 EMI를 완화하는 용도로 사용될 수 있다.
외부 장치 케이스(1668)는 외부 장치 케이스(1668)의 부분을 따라 또는 그 내부에 FSS 구조체(예컨대 648(도 6), 1948(도 19) 등)를 추가로 또는 대안으로서 포함할 수 있다. 예를 들어, 패턴을 이루는 전기 전도성 메타 물질이 외부 장치 케이스(1668)의 내면을 따라 배치될 수 있다.
따라서, 본 명세서에 개시된 몇몇 실시예는 다기능성인 외부 장치 케이스(1668)를 포함할 수 있는 바, 해당 외부 장치 케이스(1668)는 외부 장치 케이스(1668)로서의 원래 기능을 유지한다는 점에서 다기능성이다. 그러나 외부 장치 케이스(1668)는 다층 필름 구조체 및/또는 메타 물질(1670)에 의해 제공되는 도파관(1674) 및 열 인터페이스 재료(1678)와 관련된 기능과 같은 추가 기능도 포함한다. 도 16에 도시된 실시예에서는 외부 장치 케이스(1668)가 네 개의 층(1602, 1604, 1606, 1608)을 포함하나, 다른 예시적인 실시예는 네 개보다 많거나 적은 층을 갖는 외부 장치 케이스를 포함할 수 있다.
도 17은 본 발명의 하나 이상의 양태를 구현하는 일 실시예(1700)에 따른 다층 필름 구조체(예컨대, 4층 필름 구조체 등) 및/또는 메타 물질(1770)을 포함하는 인터포저(1768)를 도시한다. 도 17에 도시된 실시예(1700)에서, 다층 필름 구조체 및/또는 메타물질 인터포저(1770)는 두 개의 PCB(1762, 1763) 사이에 배치 또는 협지된다.
다층 필름 구조체 및/또는 메타 물질 인터포저(1770)는 상부 PCB(1762)와 하부 PCB(1763) 사이에 개재되는 전기 전도체(1772), 도파관(1774), EMI 흡수체(1776), 열 인터페이스 재료(TIM)(1778) 및 유전체(1780) 중 하나 이상을 제공하도록 구성될 수 있다. 다층 필름 구조체 및/또는 메타 물질 인터포저(1770)는 예컨대, 샌드위치 형태로 두 개의 PCB를 연결하여 전기적 접속을 제공하고/하거나 EMI 차폐를 제공하고/하거나 열 전도성 통로를 제공하도록 하는 선택적 기능성 구조체일 수 있다. 다층 필름 구조체 및/또는 메타물질 인터포저(1770)는 비교적 높은 유전율을 갖는 부분을 포함하여 두 개의 PCB(1762, 1763)가 높은 유전율을 갖는 해당 인터포저 부분을 통해 용량적으로 결합되도록 할 수 있다.
일 실시예에서는, 두 개의 PCB 또는 SIP 사이에 전기적 연결 트레이스를 갖는 기능성 블록 공중합체를 성형(예컨대, 사출 성형)함으로써 두 개의 PCB 또는 SIP를 구성 요소와 연결시키기 위한 인터포저가 제공된다. 도 17에 도시된 실시예에서는 인터포저(1768)가 네 개의 층(1702, 1704, 1706, 1708)을 포함하나, 다른 예시적인 실시예는 네 개보다 많거나 적은 층을 갖는 인터포저를 포함할 수 있다.
인터포저(1768)는 PCB들(1762, 1763) 사이에 필요에 따라 상호접속이 이루어지도록 하는 동시에 로딩된 EMI 특성을 갖도록 구성될 수 있다. 인터포저(1762, 1763)는 각각 적어도 하나의 구성요소(1781, 1782, 1783, 1784)가 실장된 두 개의 PCB(1762, 1763) 사이에 배치될 수 있다. 인터포저(1768)는 본 명세서에 개시된 바와 같은, 적어도 두 개의 중합체와 하나 이상의 충전제로 이루어진 블록 공중합체를 포함할 수 있다. 인터포저(1768)는 어느 한 회로기판 상의 적어도 하나의 구성요소와 타 회로기판 상의 적어도 하나의 구성요소 사이에 적어도 하나의 전기적 연결부를 제공하기 위해 인터포저(1768)를 관통하는 적어도 하나의 전기 트레이스를 포함할 수 있다. 예를 들어, 도 17에 도시된 인터포저(1768)는 하부 PCB(1762) 상의 PCB 구성요소(1781, 1782)와 상부 PCB(1733) 상의 대응하는 PCB 구성요소(1783, 1784) 사이에 전기적 연결부를 제공할 수 있다.
몇몇 실시예는 둘 이상의 PCB에 실장된 구성 요소의 레이아웃을 일치시키기 위해 다층 필름 구조체에 기능을 패턴화하는 것을 포함할 수 있다. PCB들이 서로 협지될 때, 패턴화된 다층 필름 구조체는 PCB 상의 구성요소들 사이에 전기적 상호접속 및 여타의 기능을 제공할 수 있다. 몇몇 실시예에서는, SIP(시스템 패키지)를 위한 전기적 상호접속을 제공하기 위해 패턴화된 필름이 생성될 수 있다. 몇몇 실시예에서는, 블록 공중합체 필름을 포함하는 다층 필름 구조체가 PCB용 기판 재료로 사용될 수 있다.
도 18은 본 발명의 하나 이상의 양태를 구현하는 일 실시예(1800)에 따른 다층 필름 구조체 및/또는 메타 물질(1870)을 포함하는 집적회로(IC) 패키징(1868)을 도시한다. 도 18에 도시된 바와 같이, 다층 필름 구조체 및/또는 메타 물질(1870)은 전기 전도체/상호접속부(interconnect)(1872), 도파관(1874), EMI 흡수체(1876), 열 인터페이스 재료(TIM)(1878) 및 유전체(1880) 중 하나 이상을 제공하도록 구성될 수 있다.
다층 필름 구조체 및/또는 메타 물질(1870)은 에너지 또는 전자파 방사 등을 조향하도록 구성될 수 있다. 다층 필름 구조체 및/또는 메타 물질 IC 패키징은 예컨대 부분 EMI 차폐부, 부분 TIM, 부품 EMI 흡수체, 부분 도파관 및/또는 부분 전기 커넥터 등과 같은 선택적 기능성 구조체일 수 있다. 다층 필름 구조체 및/또는 메타 물질(1870)은 도파관 또는 동축 구조체이고/이거나 수직 다층 구조체인 상호접속부를 포함하는 삼차원 구조체를 제공하도록 구성될 수 있다. 도 18에 도시된 실시예에서는 IC 패키징(1868)이 네 개의 층(1802, 1804, 1806, 1808)을 포함하나, 다른 예시적인 실시예는 네 개보다 많거나 적은 층을 갖는 IC 패키징을 포함할 수 있다.
도 20은 본 발명의 하나 이상의 양태를 구현하는 예시적인 실시예(2000)에 따른 장치(예컨대, 스마트폰 등) 내부에 배치되는 메타 물질 TIM(2085)을 도시한다. 도 20에 도시된 바와 같이, 메타 물질 TIM(2085)은 안테나 소자(2088) 배열체(2087)를 포함하는 PCB(2062)와 외부 장치 케이스/열 확산체(2086) 사이에 배치된다(예컨대, 압착 협지된다). 이 실시예에서, 메타 물질 TIM(2085)은 대체로 PCB(2062)와 외부 장치 케이스/열 확산체(2086) 사이에 열 전도성 열 경로를 제공하도록 구성된다. 화살표로 나타낸 바와 같이, 메타 물질 TIM(2085)은 안테나 소자(2088)로부터 나오는 신호(예컨대, 밀리미터파 신호 등)를 반사기(2089)를 향해 지향 또는 조향하도록 구성되기도 한다. 이후 반사기(2089)는 상기 신호를 상향으로 반사하여 높은 유전율이 안테나 성능에 영향을 미치는 문제를 방지할 수 있다.
EMI의 저감 및 부엽(side lobe)의 제거 또는 저감 목적으로 신호를 지향시키기 위해 메타 물질 패턴화(예컨대, FSS 등)가 장치 케이스 또는 하우징에 사용될 수 있다. 예로서, 메타 물질 FSS가 레이돔(radome) 내부에 사용될 수 있는데, 이를 통해 레이돔의 두께를 예컨대 기존의 약 3 mm에서 ½ mm로 감소시킬 수 있다.
도 21a 및 도 21b는 본 발명의 하나 이상의 양태를 구현하는 일 실시예에 따른 것으로, 도 2에 도시된 공정에 의해 제조될 수 있는 충전된 유전체 피라미드형 구조체를 포함하는 가요성 재료(2100)의 일례를 도시한다. 충전된 유전체는 카본블랙으로 충전된 폴리디메틸실록산(PDMS), 충전된 블록 공중합체 시스템, 충전된 엘라스토머 시스템, 충전된 열가소성 수지 시스템 등을 포함할 수 있다. 피라미드형 구조체는 본 명세서에 개시된 바와 같은 EMI 완화 목적으로 작동하도록 구성된 직사각 피라미드를 포함할 수 있다.
도 21b를 통해 알 수 있는 바와 같이, 충전된 유전체 피라미드형 구조체를 갖는 재료(2100)는 구성 요소, 장치 등을 감싸기에 충분한 가요성과 순응성을 가질 수 있다. 따라서, 가요성 재료(2100)는 PCB의 적어도 일부를 감쌀 수 있는(예컨대 PCB의 양면에 감길 수 있는) 기능성 포장재(예컨대 EMI 완화 기능을 갖는 포장재)를 포함할 수 있다.
종래의 보드 레벨 쉴드는 장치 구성 요소(들) 주위에 전기 전도성 금속 패러데이 새장(Faraday Cage)을 생성함으로써 EMI 에너지를 억제하도록 작동한다. 금속 쉴드는 종종 그 하부에 열 에너지를 억누르는 역할도 하는데, 이 열 에너지는 방출되어야 하므로 EMI 저감 목적과 열 전달 목적이 상충되는 결과를 낳는다. 기존의 보드 레벨 쉴드는 다섯 개의 면을 갖는 전기 전도성 금속 재질 직육면체 구조이다. 패러데이 쉴드의 여섯 번째 면은 PCB의 접지면에 의해 제공된다.
본 명세서에 개시된 몇몇 실시예에서는, BLS의 하나의(또는 둘 이상의) 금속 측벽이 흡수재로 대체된다. 예로서, 흡수재는 도메인을 갖는 블록 공중합체 필름을 포함하는 다층 필름 구조체(예컨대, 도 3 및 도 4 등), FSS 소자를 포함하는 FSS 구조체(예컨대, 도 6 및 도 19 등), 피라미드형 및/또는 비피라미드형 구조체를 갖는 재료(예컨대, 도 1, 도 2, 도 5 내지 도 15 및 도 21 등)와 같은, 본 명세서에 개시된 하나 이상의 다층 필름 구조체 및/또는 패턴화된 재료를 포함할 수 있다.
흡수체의 두께 및 배치를 제어함으로써, 전자파 에너지가 흡수체를 통과하는 것을 차단 또는 방지하는 고임피던스 장벽이 생성될 수 있다. 이는 일반적으로 주파수별로 특정될 수 있다. EMI/열 이원 장치 내의 열 전달을 용이하게하기 위해 흡수재는 열 전도성 흡수재를 포함할 수 있다.
몇몇 실시예에서는, 하나 이상의 BLS 측벽이 상이한 주파수를 상이한 방향으로 지향 또는 조향하도록 구성된 흡수재로 제조되어 몇몇 주파수는 감쇠되는 반면 나머지 주파수는 감쇠되지 않도록 할 수 있다.
도 22는 본 발명의 하나 이상의 양태를 구현하는 일 실시예(2200)에 따른 보드 레벨 쉴드(BLS)(2254)를 도시한다. BLS(2254)는 상부(2256)와 네 개의 측벽을 포함한다. BLS의 상부(2256)와 세 개의 측벽(2258)은 전기 전도성 금속(예컨대, 판금 등)으로 제조된다. 제4 측벽(2259)은 BLS 상부(2256)과 나머지 세 개의 측벽(2258)에 사용되는 전기 전도성 금속 대신에 흡수재(2290)로 제조된다.
제4 측벽(2259)은 열 전도성 흡수재(2290)로 제조되어 열 전도성을 가질 수 있다. 이 경우, 제4 측벽(2259)은 EMI를 흡수하는 동시에 열 전달을 허용하도록 작동할 수 있다. 측벽(2258, 2259)은 PCT(2262) 또는 여타의 기판에 설치(예컨대, 납땜)되도록 구성될 수 있다(예컨대, 장착대(mounting feet) 등을 포함할 수 있다).
도 23은 도 22의 보드 레벨 쉴드의 주파수(단위: GHz) 대비 총복사전력(단위: dB)의 시뮬레이션된 감소를 보여주는 선 그래프로, 흡수체의 위치는 총복사전력 감소가 최대인 주파수가 바뀌는 두 가지 경우별로 달라진다.
몇몇 실시예는 필름 내에 레이저 경화형 도펀트 촉매(예컨대, 알갱이(speck) 등)를 포함하여 도펀트가 결정화되도록 함으로써 향상된 성능, 예컨대 향상된 열 관리 성능, 전자파 장해(EMI) 완화 성능, 전기 전도 성능, 열 전도 성능, EMI 흡수 성능, 자기 성능, 유전 성능 및/또는 구조적 성능 등을 제공할 수 있다. 다른 실시예는 전기적 상호접속부 및/또는 열 통로를 제공하기 위해 필름의 개구(예컨대, 천공, 절개부, 구멍 등) 내로 재료를 잉크젯 인쇄함으로써 테이프 캐스팅하는 것을 포함할 수 있다.
본 명세서에는 전자 장치 및/또는 장치 구성 요소를 위한 열 관리, EMI 완화 및/또는 구조 관련 해법을 제공(예컨대, 결정, 개발, 추천, 생성)하기 위한 컴퓨터 구현 방법, 시스템 및 비일시적 컴퓨터 판독 가능 저장 매체의 실시예도 개시된다. 개시된 시스템, 방법 및 비일시적 컴퓨터 판독 가능 저장 매체는 이미 존재하는 PCB(예컨대, 설계 및 제작이 완료된 PCB)에 맞게 조정되거나 맞춤화된 해법으로, PCB 및 PCB 구성 요소 레이아웃에 특유하거나 고유한 열 관리, EMI 완화 및/또는 구조 관련 문제를 해결하기 위한 해법을 개발하는 데 사용될 수 있다.
예로서, 열 관리, EMI 완화 및/또는 구조 관련 문제는 PCB를 포함하는 전자 장치의 작동을 시뮬레이션하여 확인할 수 있다. 또는, 예를 들어, 열 관리, EMI 완화 및/또는 구조 관련 문제는 PCB 구성 요소의 시각적 인식, 카메라 사용, PCB 레이아웃이 포함된 CAD 파일 분석, 로봇 비전 시스템 사용, PCB의 열 관리, EMI 완화 및/또는 구조 관련 문제의 데이터베이스에 대한 접근 등을 통해 확인할 수 있다.
상기 해법은 본 명세서에 개시된 다층 구조화 필름 및/또는 패턴화된 재료 중 하나 이상을 포함할 수 있다. 예를 들어, 상기 해법은 도메인을 갖는 블록 공중합체 필름을 포함하는 다층 필름 구조체(예컨대 도 3 및 도 4 등), 적층 제조에 의해 패턴화된 필름(예컨대 도 19 등), 피라미드형 및/또는 비피라미드형 구조체를 갖는 재료(예컨대 도 1, 도 2, 도 5 내지 도 15, 도 21 등), 다층 필름 및/또는 메타 물질 외부 장치 케이스(예컨대 도 16 등), 다층 필름 및/또는 메타 물질 인터 포저(예컨대 도 17 등), 다층 필름 및/또는 메타 물질 IC 패키징(예컨대 도 18 등) 등을 포함할 수 있다. 이에 대한 추가 또는 대안으로서, 상기 해법은 본 명세서에 개시된 바와 같은 하나 이상의 보드 레벨 쉴드 및/또는 열 관리 및/또는 EMI 완화재를 포함할 수 있다. 상기 해법은 시스템에 접근 가능한 데이터베이스에 저장되어 검색 가능한 여타의 열 관리 및/또는 EMI 완화재와 같은 다른 가능성들도 포함할 수 있다. 상기 해법은 구성 요소들의 다양한 높이를 다루거나 처리하는 기능을 포함할 수 있다.
일 실시예는 전자 장치에 대한 열 관리, 전자파 장해(EMI) 완화 및/또는 구조 관련 해법을 제공(예를 들어, 결정, 개발, 추천, 생성)하기위한 시스템을 포함한다. 이 실시예에서, 본 시스템은 전자 장치에 열 관련 문제, EMI 관련 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단하고, 전자 장치에 열적인 문제, EMI 관련 문제 및/또는 구조 관련 문제가 발생할 것이라고 판단된 경우 열 관리, EMI 완화 및/또는 구조 관련 해법을 개발하도록 구성된 적어도 하나의 프로세서를 포함한다.
전자 장치에 열 관련 문제, EMI 관련 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단하기 위해, 본 시스템은 인쇄회로기판(PCB) 레이아웃을 포함하는 전자 장치의 모델에 적어도 부분적으로 기초하여 전자 장치의 작동을 시뮬레이션할 수 있다. 본 시스템은 PCB 레이아웃을 포함하는 전자 장치의 모델에 대한 시뮬레이션을 수행하여 PCB가 전자 장치에 열 관련 문제, EMI 관련 문제 및/또는 구조 관련 문제를 유발할 것인지 여부를 판단하도록 구성될 수 있다. PCB가 전자 장치에 열 관련 문제, EMI 관련 문제 및/또는 구조 관련 문제를 유발할 것이라고 판단된 경우, 본 시스템은 열 관리, EMI 완화 및/또는 구조 관련 해법을 개발할 수 있다.
본 시스템은 제1 전자 장치의 PCB 레이아웃과 다른 제2 PCB 레이아웃을 포함하는 제2 전자 장치의 모델에 대한 시뮬레이션을 수행하여 제2 PCB가 제2 전자 장치에 열 관련 문제, EMI 관련 문제 및/또는 구조 관련 문제를 유발할 것인지 여부를 판단할 수 있도록 추가로 구성될 수 있다. 제2 PCB가 전자 장치에 열 관련 문제, EMI 관련 문제 및/또는 구조 관련 문제를 유발할 것이라고 판단된 경우, 본 시스템은 열 관리, EMI 완화 및/또는 구조 관련 해법을 개발할 수 있다.
이에 대한 추가 또는 대안으로서, 본 시스템은 전자 장치에 열 관련 문제, EMI 관련 문제 및/또는 구조 관련 문제가 발생할 것인지를 판단하기 위한 여타의 프로세스를 사용하도록 구성될 수 있다. 예를 들어, 본 시스템은 PCB 구성 요소 시각적 인식, 카메라, PCB 레이아웃을 포함하는 CAD 파일, 로봇 비전 시스템 및/또는 데이터베이스(예컨대, PCB 관련 열 관리, EMI 완화 및/또는 구조적 문제의 데이터베이스 등)를 사용하여 전자 장치에 열 관련 문제, EMI 관련 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단하도록 구성될 수 있다.
다른 실시예는 전자 장치에 대한 열 관리, 전자파 장해(EMI) 완화 및/또는 구조 관련 해법을 제공(예컨대 결정, 개발, 추천, 생성)하기 위한 컴퓨터 구현 방법을 포함한다. 이 실시예에서, 컴퓨터 구현 방법은 하나 이상의 컴퓨팅 장치를 사용하여 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단한 다음, 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조적 문제가 발생할 것이라고 판단된 경우 하나 이상의 컴퓨터 장치를 사용하여 열 관리, EMI 완화 및/또는 구조 관련 해법을 개발하는 단계를 포함할 수 있다.
컴퓨터 구현 방법은 하나 이상의 컴퓨팅 장치를 사용하여 전자 장치를 모델링한 다음, 하나 이상의 컴퓨팅 장치를 사용하여 전자 장치의 모델의 동작을 시뮬레이션하거나 해당 모델에 대한 시뮬레이션을 수행하여 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것인지를 판단하는 단계를 포함할 수 있다.
컴퓨터 구현 방법은 하나 이상의 컴퓨팅 장치를 사용하여 전자 장치의 인쇄회로기판(PCB) 레이아웃을 모델링하고, 하나 이상의 컴퓨팅 장치를 사용하여 PCB 레이아웃을 포함하는 전자 장치의 모델에 대한 시뮬레이션을 수행하여 PCB가 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제를 유발할 것인지 여부를 판단하는 단계를 포함할 수 있다. PCB가 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제를 유발할 것이라고 판단된 경우, 컴퓨터 구현 방법은 하나 이상의 컴퓨팅 장치를 사용하여 열 관리, 전자파 장해(EMI) 완화 및/또는 구조 관련 해법을 개발하는 단계를 포함할 수 있다.
이에 대한 추가 또는 대안으로서, 컴퓨터 구현 방법은 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단하기 위한 하나 이상의 다른 프로세스를 포함할 수 있다. 예를 들어, 컴퓨터 구현 방법은 PCB 구성 요소 시각적 인식, 카메라, PCB 레이아웃을 포함하는 CAD 파일, 로봇 비전 시스템 및/또는 데이터베이스(예컨대 PCB 관련 열 관리, EMI 완화 및/또는 구조 관련 문제의 데이터베이스) 중 하나 이상을 사용하여 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단하는 단계를 포함할 수 있다.
다른 실시예에서, 비일시적 컴퓨터 판독 가능 저장 매체는 전자 장치를 위한열 관리, 전자파 장해(EMI) 완화 및/또는 구조 관련 해법을 개발하기 위한 컴퓨터 실행 가능 명령어을 포함한다. 적어도 하나의 프로세서에 의해 실행될 때, 컴퓨터 실행 가능 명령어는 적어도 하나의 프로세서로 하여금 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단하게 한 다음, 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것이라고 판단된 경우 열 관리, EMI 완화 및/또는 구조 관련 해법을 개발하도록 한다.
비일시적 컴퓨터 판독 가능 저장 매체는, 적어도 하나의 프로세서에 의해 실행될 때 적어도 하나의 프로세서로 하여금 전자 장치의 모델에 대한 시뮬레이션을 수행하거나 해당 모델의 동작을 시뮬레이션하여 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단하게 한 다음, 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것이라고 판단된 경우 열 관리, EMI 완화 및/또는 구조 관련 해법을 개발하도록 하는 컴퓨터 실행 가능 명령어를 포함할 수 있다.
전자 장치의 모델은 인쇄회로기판(PCB) 레이아웃을 포함할 수 있다. 비일시적 컴퓨터 판독 가능 저장 매체는, 적어도 하나의 프로세서에 의해 실행될 때 적어도 하나의 프로세서로 하여금 PCB 레이아웃을 포함하는 전자 장치의 모델에 대한 시뮬레이션을 수행하여 PCB가 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제를 유발할 것인지 여부를 판단하게 한 다음, PCB가 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제를 유발할 것이라고 판단된 경우 열 관리, EMI 완화 및/또는 구조 관련 해법을 개발하도록 하는 컴퓨터 실행 가능 명령어를 포함할 수 있다.
이에 대한 추가 또는 대안으로서, 비일시적 컴퓨터 판독 가능 저장 매체는, 적어도 하나의 프로세서에 의해 실행될 때 적어도 하나의 프로세서로 하여금 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단하기 위한 하나 이상의 다른 프로세스를 사용하게 하는 컴퓨터 실행 가능 명령어를 포함할 수 있다. 예를 들어, 비일시적 컴퓨터 판독 가능 저장 매체는, 적어도 하나의 프로세서에 의해 실행될 때 적어도 하나의 프로세서로 하여금 PCB 구성 요소 시각적 인식, 카메라, PCB 레이아웃을 포함하는 CAD 파일, 로봇 비전 시스템 및/또는 데이터베이스(예컨대 PCB 관련 열 관리, EMI 완화 및/또는 구조 관련 문제의 데이터베이스 등)을 사용하여 전자 장치에 열 관련 문제, EMI 문제 및/또는 구조 관련 문제가 발생할 것인지 여부를 판단하게 하는 컴퓨터 실행 가능 명령어를 포함할 수 있다.
몇몇 실시예에서는, 컴퓨터화된 무작위화 프로세스가 본 명세서에 기술되고 도 15 내지 도 15 및 도 21에 도시된 피라미드형 또는 비피라미드형 구조체와 같은 EMI 흡수 구조체의 구성(예컨대 높이, 형상 등)을 무작위화하거나 다양화하기 위해 사용될 수 있다. 본 명세서에 개시된 컴퓨터 구현 방법, 시스템 및 비일시적 컴퓨터 판독 가능 저장 매체의 실시예들은 기능상의 요구에 따라 구성 요소의 높이를 분석하고 위상 배치(topology)의 변화, 예컨대 장치 구성 요소의 다양한 높이를 처리하도록 다층 필름을 설계하는 것을 포함할 수 있다.
몇몇 실시예에서, 본 명세서에 개시된 예시적인 컴퓨터 구현 방법, 시스템 및 비일시적 컴퓨터 판독 가능 저장 매체는 자동화된 제조 공정(예컨대 롤투롤 다층 패턴화 가능 중합체 공정, 적층 제조 공정 등)에 포함되거나 해당 공정과 함께 사용될 수 있다. 이런 실시예에서, 자동화된 제조 공정은 본 명세서에 개시된 예시적인 컴퓨터 구현 방법, 시스템 및/또는 비일시적 컴퓨터 판독 가능 저장 매체에 의해 개발되는 열 관리, EMI 완화 및/또는 구조 관련 해법을 제조하는 데 사용될 수 있다.
몇몇 실시예는 형상체(예컨대, 시트, 여타의 연장부 또는 돌출부 등)와 다층 블록 공중합체 필름 구조체의 하나 이상의 도메인 중 적어도 하나를 사용하여 EMI 완화(예컨대, EMI 차폐, EMI 흡수 등) 및/또는 열 관리를 제공하기 위한 도핑 및/또는 패턴화를 수행하는 방법을 포함할 수 있다. 형상체는 피라미드형 구조체(예컨대, 직사각 피라미드 등) 및/또는 비피라미드형 구조체를 포함할 수 있다.
몇몇 실시예에서, 다층 열 관리 및/또는 전자파 장해(EMI) 완화재를 제조하는 방법은 도메인의 하나 이상의 물성, 특성, 기능 및/또는 성능, 예컨대 열 관리 성능, 전자파 장해(EMI) 완화 성능, 전기 전도 성능, 열 전도 성능, EMI 흡수 성능, 자기 성능, 유전 성능 및/또는 구조적 성능 등을 변화시키기 위해 하나 이상의 충전제 또는 첨가제를 첨가함으로써 도메인을 갖는 블록 공중합체 필름을 생성하는 단계를 포함할 수 있다.
일 실시예에서, 필름 제조 방법은 기능성 패턴을 결정하는 단계, 제1 물성을 갖는 제1 중합체를 선택하는 단계, 제2 물성을 갖는 제2 중합체를 선택하는 단계, 제3 물성(예컨대, 열 전도성, 전기 전도성, EMI 흡수성, 유전 물성, 구조적 물성 등)을 갖는 기능성 재료(예컨대 미리 규정되거나 미리 결정된 형태를 취하는 기능성 재료)를 선택하는 단계, 제1 및 제2 중합체와 기능성 재료를 사용하여 서로 조립될 때(예컨대, 서로 적층 및 라미네이트되어 다층 구조를 이룰 때) 기능성 패턴을 갖게 되는 필름을 블록 공중합체 공정을 통해 제조하는 단계를 포함할 수 있다. 기능성 패턴은 칼럼 높이, 칼럼 폭, 칼럼 간격, 충전제의 로딩성 및/또는 칼럼 내 충전제 밀도 등을 포함할 수 있다.
일 실시예에서, 다층 구조체는 기부층을 포함하되, 기부층은 기부층의 적어도 제1 측면을 따라 기부층으로부터 돌출되는 구조체(예컨대, 피라미드형 구조체, 비피라미드형 구조체 등)를 포함한다(예컨대, 해당 구조체를 갖도록 성형된다). 평탄화층이 기부층의 제1 측면을 따라 형성되어 기부층의 제2 측면에 대향하는 실질적으로 평탄한 표면을 제공한다.
평탄화층은 유전체 재료(예컨대, 임피던스 매칭용 구배형 유전체, 균일 유전체 평탄화층 등), 열 전도성 재료, 전기 전도성 재료 등을 포함할 수 있다. 적어도 하나의 필름층이 기부층에 대향하는 평탄화층을 따라 배치(예컨대, 부착)될 수 있다).
다층 구조체는 대체로 필름층과 평탄화층 사이에 배치되는 주파수 선택 표면(FSS) 소자(예컨대, 전기 전도성 링 등)를 포함할 수 있다. 예를 들어, FSS 소자는 패턴을 이루는 전기 전도성 링을 포함할 수 있다. 다층 구조체는 FSS 소자, 예컨대 복수의 층 또는 필름을 따라 인쇄되거나 그 내부에 매립되는 전기 전도성 링을 포함하는 (예컨대, 적층 배열된) 복수의 FSS 층 또는 필름을 포함할 수 있다. 어느 한 층의 FSS 소자는 타 층의 FSS 소자와 중첩될 수 있다. FSS 소자는 EMI 흡수재를 포함하는 기부층을 포함할 수 있다.
몇몇 실시예에서는, 자기 물성이 강화되거나 약화된 영역이 다층 필름 구조체 및/또는 패턴화된 재료 내에 생성될 수 있다. 예를 들어, 자기 인력 및 척력을 갖는 영역이 로딩된 공중합체 수지가 압출 또는 캘린더링 중에 필름 형태로 중합될 때 사용될 수 있다.
열 인터페이스 재료가 다층 필름 구조체 및/또는 패턴화된 재료에 적용되고/되거나 함께 사용될 수 있는 예시적인 실시예에서는, 광범위한 열 인터페이스 재료가 사용될 수 있다. 열 인터페이스 재료의 예로는 서멀 갭 충전제, 서멀 상변화재, 열 전도성 EMI 흡수제 또는 열/EMI 이원 흡수제, 서멀 그리스, 서멀 페이스트, 서멀 퍼티, 분배 가능 열 인터페이스 재료, 서멀 패드 등을 들 수 있다.
보드 레벨 쉴드를 포함하거나 수반하는 실시예에서는, 냉간 압연강, 니켈-은 합금, 구리-니켈 합금, 스테인리스 강, 주석 도금 냉간 압연강, 주석 도금 구리 합금, 탄소강, 황동, 구리, 알루미늄, 구리-베릴륨 합금, 인청동, 강, 이들의 합금, 전기 전도성 재료로 코팅된 플라스틱 재료, 또는 임의의 다른 적절한 전기 전도성 및/또는 자성 재료와 같은 광범위한 재료가 보드 레벨 쉴드(넓게는 쉴드) 또는 그 일부에 사용될 수 있다. 예컨대 특정 용도에 따라 다양한 재료가 사용될 수 있기 때문에 본 출원에 개시된 재료는 예시의 목적으로만 제공된 것이다.
몇몇 실시예는, 다층 필름 및/또는 패턴화된 재료 제조에 사용되는 특정 재료와 (해당되는 경우) 열 전도성 충전제의 로딩 비율에 따라, 그 적어도 일부(예컨대, 블록 공중합체 필름의 두께방향 도메인 등)가 (예컨대, 약 1 W/mK 내지 약 6 W/mK 범위 내의) 높은 열 전도도를 갖는 다층 필름 구조체 및/또는 패턴화된 재료를 포함할 수 있다. 다른 실시예는 그 적어도 일부가 6 W/mK보다 높거나, 1 W/mK 미만이거나, 1 W/mK 내지 6 W/mK의 열 전도도를 갖는 다층 필름 및/또는 패턴화된 재료를 포함할 수 있으므로 이런 열 전도도 값은 단지 예시일뿐이다.
몇몇 실시예에서는, 다층 필름 구조체 및/또는 패턴화된 재료의 적어도 일부가 비교적 높은 열전도도를 갖는 열 전도성 부분(예컨대, 블록 공중합체 필름의 열 전도성 도메인 등)일 수 있다. 이런 실시예에서, 다층 필름 구조체 및/또는 패턴화된 재료의 열 전도성 부분은 열원으로부터 제열/방열 구조체 또는 구성 요소로 이어지는 열 전도성 열 경로의 일부를 한정하거나 제공하는 데 사용될 수 있다. 다층 필름 구조체 및/또는 패턴화된 재료의 열 전도성 부분은 전자 장치의 열원으로부터 열 에너지(예컨대, 열 등)를 전도하는 것을 돕기 위해 사용될 수 있다. 다층 필름 구조체 및/또는 패턴화된 재료의 열 전도성 부분은 대체로 열원과 제열/방열 구조체 또는 구성 요소 사이에 위치하여, 그를 따라 열이 열원으로부터 제열/방열 구조체 또는 구성 요소로 전달(전도)되는 열전 이음부(thermal joint), 계면, 통로 또는 열 전도성 열 경로를 수립할 수 있다. 작동 중에, 다층 필름 구조체 및/또는 패턴화된 재료의 열 전도성 부분은 열 전도성 경로를 따라 열원으로부터 제열/방열 구조체 또는 구성 요소로 열이 전달되도록(예컨대, 전도되도록) 기능할 수 있다. 다층 필름 구조체 및/또는 패턴화된 재료의 적어도 일부가 EMI 완화용 부분(예컨대, 블록 공중합체 필름의 전기 전도성 및/또는 EMI 흡수성 도메인 등)인 실시예에서, 다층 필름 구조체 및/또는 패턴화된 재료는 다층 필름 구조체 및/또는 패턴화된 재료의 EMI 완화용 부분에 입사되는 EMI를 완화(예컨대, 흡수, 차단 또는 반사)하도록 작동할 수도 있다.
본 명세서에 개시된 몇몇 실시예는 광범위한 열원, 전자 장치(예컨대, 스마트폰 등) 및/또는 제열/방열 구조체 또는 구성 요소(예컨대, 열 확산체, 방열체, 방열 파이프, 증기 챔버, 장치 외장 케이스 또는 하우징 등)와 함께 사용될 수 있다. 예를 들어, 열원은 하나 이상의 발열 구성 요소 또는 장치(예컨대, CPU, 언더필 내 다이, 반도체 장치, 플립 칩 장치, 그래픽 처리 장치(GPU), 디지털 신호 프로세서(DSP), 다중프로세서 시스템, 집적 회로(IC), 멀티코어 프로세서 등)를 포함할 수 있다. 일반적으로, 열원은 다층 필름 구조체 및/또는 패턴화된 재료의 열 전도성 부분보다 온도가 높고/높거나 열이 해당 열원에 의해 발생하는지 아니면 단순히 해당 열원을 통해 전달되는지 여부와는 관계없이 다층 필름 구조체 및/또는 패턴화된 재료의 열 전도성 부분에 열을 제공하거나 전달하는 구성 요소 또는 장치를 제한 없이 포함할 수 있다. 따라서, 본 발명의 양태는 어느 한 유형의 열원, 전자 장치, 제열/방열 구조체 등과 함께 사용되는 것으로 제한되서는 안 된다.
본 명세서에 개시된 컴퓨터 구현 방법, 시스템 및 비일시적 컴퓨터 판독 가능 저장 매체의 실시예들은 하나 이상의 서버, 워크스테이션, 개인용 컴퓨터, 노트북 컴퓨터, 태블릿 컴퓨터, 스마트폰, 개인 휴대 단말기(PDA) 등과 같은 하나 이상의 컴퓨팅 장치를 포함할 수 있다. 또한 컴퓨팅 장치가 본 명세서에 기술된 바와 같이 기능하도록 특별히 구성되어 있기만 하면, 컴퓨팅 장치는 단 하나의 컴퓨팅 장치를 포함할 수도 있고, 아니면 서로 근접하여 위치하거나 지리적 영역에 걸쳐 분산된 복수의 컴퓨팅 장치를 포함할 수 있다. 또한, 다양한 구성 요소 및/또는 구성 요소 배열이 컴퓨팅 장치 및/또는 여타의 컴퓨팅 장치 실시예에 사용될 수 있다.
몇몇 실시예는 프로세서와, 프로세서에 (통신 가능하게) 결합되는 메모리를 포함할 수 있다. 프로세서는 중앙처리장치(CPU), 마이크로제어기, 축소 명령 집합 컴퓨터(RISC) 프로세서, 주문형 집적회로(ASIC), 프로그램 가능 논리 소자(PLD), 게이트 어레이 및/또는 본 명세서에 기술된 기능을 수행할 수 있는 임의의 다른 회로 또는 프로세서를 포함하나 이에 제한되지 않는 하나 이상의 처리 장치(예컨대, 다중코어 구성)를 포함할 수 있다.
몇몇 실시예에서, 메모리는 데이터, 명령어 등의 저장 및 검색을 가능하게 하는 하나 이상의 장치일 수 있다. 메모리는 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 읽기 전용 메모리(ROM), 삭제 가능한 프로그램 가능 읽기 전용 메모리(EPROM), 입체 회로 소자, 플래시 드라이브, CD-ROM, 썸드라이브 및/또는 임의의 다른 유형의 휘발성 또는 비휘발성 물리적 또는 실체적 컴퓨터 판독 가능 매체를 포함하나 이에 제한되지 않는 하나 이상의 컴퓨터 판독 가능 저장 매체를 포함할 수 있다.
몇몇 실시예에서는, 메모리가 물리적이고 실체적인 비일시적 컴퓨터 판독 가능 저장 매체가 되도록, 컴퓨터 실행 가능 명령어가 프로세서에 의한 실행을 위해 메모리에 저장되어, 특히 프로세서로 하여금 본 명세서에 기술된 기능들 중 하나 이상을 수행하게 할 수 있다. 이런 명령어는 보통 본 명세서에 기술된 다양한 동작들 중 하나 이상을 수행하는 프로세서의 효율성 및/또는 성능을 향상시킨다. 물론 메모리는 본 명세서에 기술된 기능 또는 프로세스 중 하나 이상에서 각각 실행되는 다양한 메모리를 포함 할 수 있다.
몇몇 실시예에서는, 네트워크 인터페이스가 프로세서와 메모리에 (통신 가능하게)연결될 수 있다. 네트워크 인터페이스는 유선 네트워크 어댑터, 무선 네트워크 어댑터, 모바일 네트워크 어댑터 또는 하나 이상의 상이한 네트워크와 통신할 수 있는 여타의 장치를 제한없이 포함할 수 있다. 몇몇 실시예에서는, 하나 이상의 네트워크 인터페이스가 프로세서 내에 포함되거나 프로세서와 통합될 수 있다.
물론, 본 명세서에 기술된 기능은 몇몇 실시예에서는 하나 이상의 프로세서에 의해 실행 가능하도록 컴퓨터 판독 가능 매체에 저장되는 컴퓨터 실행 가능 명령어에 기술될 수 있다. 컴퓨터 판독 가능 매체는 비일시적 컴퓨터 판독 가능 저장 매체이다. 비제한적인 예로서, 이런 컴퓨터 판독 가능 매체는 RAM, ROM, EPROM, CD-ROM 또는 여타의 광 디스크 저장 장치, 자기 디스크 저장 장치 또는 여타의 자기 저장 장치, 또는 소기의 프로그램 코드를 명령어 또는 데이터베이스 형태로 지니거나 저장하기 위해 사용될 수 있고 컴퓨터에서 액세스할 수 있는 임의의 다른 매체를 포함할 수 있다. 상기 매체들의 조합도 컴퓨터 판독 가능 매체의 범위 내에 포함되어야 한다.
또한 본 발명의 하나 이상의 양태는 본 명세서에 기술된 기능, 방법 및/또는 프로세스를 수행하도록 구성될 때 범용 컴퓨팅 장치를 특수 목적 컴퓨팅 장치로 변환한다는 것도 이해해야 한다.
본 개시가 완전한 것이 되고 기술 분야의 당업자에게 보호 범위를 완전히 전달하도록 바람직한 실시예들이 제공된다. 특정 구성 요소, 장치 및 방법의 예와 같은 많은 구체적 세부사항들이 본 개시의 실시예들의 철저한 이해를 제공하도록 기재된다. 기술분야의 당업자라면 구체적 세부사항들이 반드시 채용될 필요는 없다는 것과, 실시예들이 다양한 다른 형태로 구현될 수 있다는 것과, 실시예들이 본 개시의 범위를 제한하는 것으로 해석되어서는 안 된다는 것을 분명하게 이해할 것이다. 몇몇 실시예에서는, 공지의 공정, 공지의 장치 구조 및 공지의 기술이 상세히 기술되지 않는다. 또한, 본 명세서에 개시된 실시예들은 본 개시의 하나 이상의 실시예들로 달성할 수 있는 이점과 개선점을 전부 제공하거나 아무것도 제공하지 않을 수 있고 그럼에도 본 개시의 범위에 포함되므로, 상기 이점과 개선점은 예시의 목적으로만 제공되고 본 개시의 범위를 제한하지 않는다.
본 명세서에 개시된 특정 치수, 특정 재료 및/또는 특정 형상은 사실상 예에 지나지 않으며 본 개시의 범위를 제한하지 않는다. 본 명세서에서, 주어진 변수에 대한 구체적인 값 및 구체적인 값 범위의 개시는 본 명세서에 개시된 예들 중 하나 이상에 유용할 수 있는 다른 값 및 다른 값 범위를 배제하지 않는다. 또한, 본 명세서에 기재된 특정 변수에 대한 어떤 두 개의 특정 값은 주어진 변수에 적합할 수 있는 값 범위의 끝점을 규정할 수 있다(즉, 주어진 변수에 대한 제1 값과 제2 값의 개시는 제1 및 제2 값 사이의 어떤 값도 주어진 변수에 대해 채택될 수 있음을 개시하는 것으로 해석될 수 있다). 예를 들어, 변수 X가 본 명세서에서 값 A를 갖는 것으로 예시되고 값 Z를 갖는 것으로도 예시될 경우, 변수 X는 약 A 내지 약 Z의 값 범위를 가질 수 있다. 마찬가지로, 어떤 변수에 대한 둘 이상의 값 범위의 개시는 (이런 범위가 포개지거나 중첩되거나 뚜렷이 구분되는지와는 상관없이) 개시된 범위의 끝점을 사용하여 주장될 수 있는 값 범위의 모든 가능한 조합을 포함할 수 있다. 예를 들어, 변수 X가 본 명세서에서 1 내지 10, 2 내지 9, 또는 3 내지 8 범위 내의 값을 갖는 것으로 예시될 경우, 변수 X는 1 내지 9, 1 내지 8, 1 내지 3, 1 내지 2, 2 내지 10, 2 내지 8, 2 내지 3, 3 내지 10, 3 내지 9 등을 포함하는 다른 값 범위를 가질 수 있다.
본 명세서에 사용된 용어들은 특정 실시예를 설명하기 위한 목적으로만 사용되며 제한의 의도를 갖지는 않는다. 예를 들어, 예를 들어, "포함할 수 있다"와 같은 허용 문구가 본 명세서에 사용되는 경우, 적어도 하나의 실시예는 형상부(들)을 포함한다. 본 명세서에서 사용되는 단수 형태 "a", "an" 및 "the"는 본문에 달리 명시되지 않는 한 복수 형태도 포함할 수 있다. 용어 "포함하다", "포함하는", 및 "갖는"은 포괄적인 용어로, 기재된 특징부, 정수, 단계, 동작, 요소 및/또는 구성 요소가 존재함을 명시하지만, 하나 이상의 다른 구성, 정수, 단계, 동작, 요소, 구성 요소 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다. 본 명세서에 기술된 방법 단계, 공정 및 동작은 수행 순서인 것으로 구체적으로 밝혀지지 않는 한, 반드시 언급되거나 예시된 특정한 순서로 수행되어야 하는 것으로 해석되어서는 안 된다. 물론, 추가적인 단계나 대안적인 단계가 채용될 수도 있다.
요소 또는 층이 다른 요소 또는 층에 "접촉", "연결", 또는 "결합"되는 것으로 언급될 경우, 해당 요소 또는 층은 다른 요소 또는 층에 직접적으로 접촉, 연결, 또는 결합될 수 있거나, 개재 요소 또는 층이 존재할 수 있다. 반면에, 요소 또는 층이 다른 요소 또는 층에 "직접 접촉", "직접 연결", 또는 "직접 결합"되는 것으로 언급 될 경우에는, 개재 요소 또는 층이 존재하지 않을 수 있다. 요소들 사이의 관계를 설명하는 데 사용되는 여타의 용어도 이와 유사한 방식으로 해석되어야 한다(예컨대, "사이에" 대 "직접적으로 사이에", "인접한" 대 "직접적으로 인접한" 등). 본 명세서에서 사용되는 용어 "및/또는"은 열거된 관련 항목들 중 하나 이상의 모든 조합을 포함한다.
값에 적용될 경우 "약"은 계산 또는 측정이 (실제 값에 육박하거나, 실제 값에 거의 또는 상당히 근접하거나, 실제 값과 거의 다를 바 없는) 해당 값에 대한 약간의 사소한 부정확성을 허용한다는 것을 나타낸다. 만약 어떤 이유로 당업계에서 "약"에 의해 제공되는 부정확성을 이런 통상의 의미를 갖는 것으로 이해하지 않는 경우, 본 명세서에 사용되는 "약"은 이런 파라미터를 측정 또는 사용하는 통상의 방법으로부터 발생할 수 있는 편차를 적어도 나타낸다. 예를 들어 용어 "대체로", "약", 및 "실질적으로"는 제조 공차 내를 의미하는 것으로 본 명세서에 사용될 수 있다. 또는, 예를 들어, 본 발명의 재료 또는 반응제의 양을 변경할 때 본 명세서에 사용되는 용어 "약"은 사용되는 통상적인 측정 및 취급 절차를 통해, 예컨대 현실 세계에서 농축물이나 용액을 제조할 때 해당 과정에서 발생하는 의도하지 않은 오류를 통해 일어나거나, 조성물을 제조하거나 방법을 수행하기 위해 사용되는 재료의 제조, 공급원 또는 순도의 차이로 인해 일어날 수 있는 수량의 변동을 가리킨다. 용어 "약"은 또한 특정한 최초 혼합물에서 유래하는 조성물의 상이한 평형 상태로 인해 달라지는 양을 망라한다. 용어 "약"에 의해 보정되었는지 여부와는 상관없이, 특허청구범위는 양에 대한 균등례를 포함한다.
용어 제1, 제2, 제3 등이 다양한 요소, 구성 요소, 영역, 층 및/또는 섹션을 설명하기 위해 본 명세서에서 사용될 수 있지만, 이들 요소, 구성 요소, 영역, 층 및/또는 섹션은 이들 용어에 의해 제한되어서는 안 된다. 이들 용어는 어느 한 요소, 구성 요소, 영역, 층 또는 섹션을 다른 영역, 층 또는 섹션과 구별하기 위해서만 사용될 수 있다. 본 명세서에서 사용되는 "제1", "제2" 등과 같은 용어와 여타의 수와 관련된 용어는 본문에서 달리 명시하지 않는 한, 순서를 의미하지 않는다. 따라서, 본 명세서에서 언급되는 제1 요소, 제1 구성 요소, 제1 영역, 제1 층 또는 제1 섹션은 실시예의 설시에서 벗어나지 않고 제2 요소, 제2 구성 요소, 제2 영역, 제2 층 또는 제2 섹션으로 지칭될 수 있다.
"내부", "외부", "아래", "하부", "위", "상부" 등과 같은 공간 관련 상대적 용어는 도면에 도시된 어느 한 요소 또는 형상부와 타 요소 또는 형상부과의 관계를 설명하기 위해 설명의 편의상 본 명세서에 사용될 수 있다. 공간 관련 상대적 용어는 도면에 묘사된 배향 이외에도, 사용 또는 작동 중인 장치의 다양한 배향을 포함하도록 되어 있다. 예를 들어, 도면의 장치가 뒤집힌 경우, 타 요소 또는 형상부 "아래"에 있는 것으로 설명된 요소는 타 요소 또는 형상부 "위"에 위치하게 될 것이다. 따라서, 용어 "아래"는 위와 아래의 배향을 모두 포함할 수 있다. 장치는 달리 배향될 수 있고(예컨대 90도 회전되거나 다른 배향으로 회전될 수 있고), 본 명세서에 사용되는 공간 관련 상대적 기술어는 그에 따라 해석된다.
특허청구범위에 기재된 요소들 중 어느 것도 해당 요소가 "...을 위한 수단"이라는 문구를 사용하여 명시되거나, 방법 청구항의 경우에는 "...을 위한 동작" 또는 "...을 위한 단계"라는 문구를 사용하여 명시되지 않는 한, 미국법 제35호 112조(f)항에 규정되어 있는 기능적 수단(means-plus-function) 요소로서 의도된 것은 아니다.
실시예에 대한 이상의 기술은 예시와 설명의 목적으로 제공되었다. 이는 모든 것을 망라하거나 본 발명을 제한하도록 의도된 것은 아니다. 특정 실시예의 개개의 요소, 의도되거나 언급된 용도 또는 특징은 일반적으로 해당 특정 실시예로 제한되지 않으며, 해당되는 경우, 구체적으로 나타내거나 설명하지 않더라도 선택된 실시예에 공유되고 사용될 수 있다. 또한 이는 여러 가지 방식으로 변경될 수도 있다. 이런 변경은 본 발명으로부터 벗어나는 것으로 간주되어서는 안 되며, 이런 모든 수정은 본 발명의 범위 내에 포함되도록 되어 있다.

Claims (44)

  1. 적어도 하나의 면을 따라 외향 돌출되는 하나 이상의 구조체의 패턴을 포함하는 충전된 유전체를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  2. 제1항에 있어서, 상기 충전된 유전체는 충전된 블록 공중합체 시스템을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  3. 제2항에 있어서, 상기 충전된 블록 공중합체 시스템은 폴리스티렌-블록-폴리에틸렌옥사이드)(PS-b-PEO) 및/또는 폴리스티렌-폴리메틸메타크릴레이트(PS-PMMA)를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  4. 제1항에 있어서, 상기 하나 이상의 구조체의 패턴은 전자파 장해(EMI) 흡수재, 메타 물질 및/또는 미소구를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  5. 제1항에 있어서, 상기 충전된 유전체는 카본블랙으로 충전된 폴리디메틸실록산(PDMS)을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  6. 제1항에 있어서, 상기 충전된 유전체는
    경화 엘라스토머 및/또는 열가소성 엘라스토머를 포함하는 충전된 엘라스토머 시스템; 또는
    폴리아미드, 아크릴로니트릴부타디엔스티렌(ABS), 폴리프로필렌(PP) 및/또는 폴리에틸렌(PE) 중 하나 이상을 포함하는 충전된 열가소성 수지 시스템을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 하나 이상의 구조체의 패턴은 피라미드형 구조체 패턴, 비피라미드형 구조체 패턴, 피라미드형 구조체 및 비피라미드형 구조체의 조합을 포함하는 패턴 및/또는 미리 결정되거나 무작위로 정해진 상이한 높이를 갖는 적어도 두 개의 구조체를 포함하는 구조체 패턴을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 충전된 유전체는 적어도 하나의 블록 공중합체 필름을 포함하고;
    상기 하나 이상의 구조체의 패턴은 상기 적어도 하나의 블록 공중합체 필름의 적어도 하나의 면을 따라 외향 돌출되는 직사각 피라미드의 패턴을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  9. 제8항에 있어서, 상기 적어도 하나의 블록 공중합체 필름은 상기 직사각 피라미드의 패턴을 포함하는 다층 필름 구조체를 한정하는 복수의 블록 공중합체 필름을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  10. 제9항에 있어서, 상기 복수의 블록 공중합체 필름은 상기 다층 필름 구조체가 상기 블록 공중합체 필름별로 차등 충전제 로딩율을 갖고/갖거나 상측 블록 공중합체 필름에서 저측 블록 공중합체 필름으로 갈수록 증가하거나 감소하는 충전제 밀도 구배를 갖도록 상이한 충전제 밀도를 갖는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 하나 이상의 구조체의 패턴이 외향 돌출되는 상기 적어도 하나의 면에 대향하는 상기 충전된 유전체의 면을 따라 금속을 포함하는 백킹을 추가로 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 하나 이상의 구조체의 패턴 위에 배치되는 재료를 추가로 포함하되,
    상기 재료는 상기 하나 이상의 구조체의 역 패턴을 갖고/갖거나 상기 하나 이상의 구조체의 패턴 위에 평탄한 표면을 한정하는 평탄화 층을 포함하고/하거나;
    상기 재료는 상기 하나 이상의 구조체의 패턴의 서로 인접한 구조체들 사이에 먼지 및 기타 이물질 파편이 침입하는 것을 억제하도록 구성되고/되거나;
    상기 재료는 임피던스 매칭을 위해 등급이 매겨진 유전체를 제공하도록 구성되고/되거나;
    상기 재료는 전체 유전율을 저감하기 위한 미소구를 포함하고, 이로써 상기 재료는 저유전 손실 저유전율 재료를 포함하게 되고/되거나;
    복수의 주파수 선택 표면(FSS) 소자가 상기 재료를 따라 배치되는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  13. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 하나 이상의 구조체의 패턴 위에 배치되는 미소구를 포함하는 저유전 손실 저유전율 재료를 추가로 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  14. 제1항 내지 제13항 중 어느 한 항에 따른 열 관리 및/또는 전자파 장해(EMI) 완화재를 포함하는 보드 레벨 쉴드로서, 상기 하나 이상의 구조체의 패턴은 상기 보드 레벨 쉴드의 적어도 하나의 면을 따라 외향 돌출되고, 이로써 상기 보드 레벨 쉴드는 기판을 따라 배열된 하나 이상의 구성 요소가 상기 보드 레벨 쉴드 하부에 위치할 때 상기 하나 이상의 구성 요소에 EMI 차폐를 제공하도록 작동 가능하게 되는 보드 레벨 쉴드.
  15. 제14항에 있어서,
    상기 하나 이상의 구성 요소를 빙 둘러 상기 기판에 설치되도록 구성된 프레임과, 상기 프레임에 부착, 탈착 및 재부착 가능한 커버를 포함하되,
    상기 열 관리 및/또는 전자파 장해(EMI) 완화재는 상기 프레임 및/또는 상기 커버의 적어도 하나의 면을 따라 배치되는 보드 레벨 쉴드.
  16. 복수의 층에 의해 한정되는 다층 필름 구조체를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재로서, 상기 복수의 층은 상기 다층 필름 구조체가 층별로 차등 충전제 로딩율을 갖고/갖거나 상층에서 저층으로 갈수록 증가하거나 감소하는 충전제 밀도 구배를 갖도록 층당 충전제 밀도가 서로 다르고, 이로써 상기 상이한 층당 충전제 밀도로 인해 상기 층들 중 적어도 하나는 전기적 성능, 열적 성능, 흡수 성능, 자기 성능, 유전 성능 및/또는 구조적 성능 중 하나 이상과 관련하여 적어도 하나의 성능 특성이 적어도 하나의 타층과 다르게 되는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  17. 제16항에 있어서,
    상기 층들 중 적어도 하나는 블록 공중합체 시스템을 포함하고/하거나;
    상기 다층 필름 구조체는 상기 다층 필름 구조체의 적어도 하나의 면을 따라 외향 돌출되고 상층에서 저층으로 갈수록 증가하거나 감소하는 충전제 밀도 구배를 갖는 하나 이상의 구조체의 패턴을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  18. 복수의 층에 의해 한정되는 다층 필름 구조체를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재로서, 상기 복수의 층은 두께방향 도메인 및/또는 분리된 이산 영역을 상기 층들 내부에 한정하기 위해 상기 층들 내부에 분산되는 충전제를 포함하되, 상기 충전제는 전기적 기능, 열적 기능, 흡수 기능, 자기 기능, 유전 기능 및/또는 구조적 기능 중 하나 이상을 포함하는 기능을 상기 두께방향 도메인 및/또는 분리된 이산 영역 내부에 제공하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  19. 제18항에 있어서,
    상층의 상기 두께방향 도메인 및/또는 분리된 이산 영역은 열적 성능을 위해 구성되고, 저층의 상기 두께방향 도메인 및/또는 분리된 이산 영역은 유전 성능을 위해 구성되고, 상기 상층과 저층 사이의 적어도 하나의 중간층의 상기 두께방향 도메인 및/또는 분리된 이산 영역은 EMI 완화를 위해 구성되며/되거나;
    상기 층들의 두께방향 도메인 및/또는 분리된 이산 영역은 상기 층들 내의 상기 충전제의 수직 배향 제어 및 우선적 분리/분산을 통해 열 관리 기능, EMI 차폐 기능 및 EMI 흡수 기능에 맞게 맞춤화되는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  20. 제18항에 있어서,
    상기 층들 내의 상기 두께방향 도메인 및/또는 분리된 이산 영역은, 상기 다층 필름 구조체에 매크로패턴 또는 계층적 패턴을 한정하기 위해 서로 협력하고/하거나 충전제 로딩을 통해 상기 층들의 상기 두께방향 도메인 및/또는 분리된 이산 영역에 걸쳐 임피던스 구배를 한정하기 위해 서로 협력하는 기능성 패턴들을 상기 층 들 내부에 한정하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서, 서로 인접한 층들의 상기 두께방향 도메인 및/또는 분리된 이산 영역은 수직으로 정렬되고/되거나 적어도 부분적으로 중첩되어 상기 층들의 두께를 수직으로 가로지르는 전기 전도성 및/또는 열 전도성 경로를 협력적으로 한정하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  22. 제18항 내지 제21항 중 어느 한 항에 있어서, 상기 두께방향 도메인 및/또는 분리된 이산 영역은 상기 층들을 관통하는 수직 두께방향 전도성 경로를 협력적으로 한정하는 수직으로 정렬된 열 전도성 및/또는 전기 전도성 충전제를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  23. 제18항 내지 제22항 중 어느 한 항에 있어서, 상기 두께방향 도메인 및/또는 분리된 이산 영역은 상기 다층 필름 구조체의 대향하는 상면 및 하면을 따라 각각 위치 가능한 상부 및 하부 인쇄회로기판을 따라 배열되는 구성 요소들의 레이아웃과 일치하거나 부합하는 기능성 패턴을 상기 다층 필름 구조체의 상기 대향하는 상면 및 하면을 따라 한정하도록 구성되는 열 관리 및/또는 전자파 장해(EMI) 완화재.
  24. 열 관리 및/또는 전자파 장해(EMI) 완화재를 제조하는 방법으로서,
    충전된 유전체의 적어도 하나의 면을 따라 외향 돌출되는 하나 이상의 구조체의 패턴을 형성하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  25. 제24항에 있어서, 캐스팅 공정, 사출성형 공정, 롤링/성형 공정 또는 증착 공정을 통해 상기 충전된 유전체의 적어도 하나의 면을 따라 외향 돌출되는 상기 하나 이상의 구조체의 패턴을 형성하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  26. 제24항 또는 제25항에 있어서, 상기 충전된 유전체는 충전된 블록 공중합체 시스템을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  27. 제26항에 있어서, 상기 충전된 블록 공중합체 시스템은 폴리스티렌-블록-폴리에틸렌옥사이드)(PS-b-PEO) 및/또는 폴리스티렌-폴리메틸메타크릴레이트(PS-PMMA)를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  28. 제24항 또는 제25항에 있어서, 전자파 장해(EMI) 흡수재, 메타 물질 및/또는 미소구를 포함하도록 상기 하나 이상의 구조체의 패턴을 형성하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  29. 제24항 또는 제25항에 있어서, 상기 충전된 유전체는 카본블랙으로 충전된 폴리디메틸실록산(PDMS)을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  30. 제24항 또는 제25항에 있어서,
    상기 하나 이상의 구조체의 패턴을 형성하는 단계는 상기 구조체 패턴을 한정하는 복수의 블록 공중합체 필름을 포함하는 다층 필름 구조체를 형성하는 단계를 포함하되,
    상기 구조체는 직사각 피라미드를 포함하고/하거나;
    상기 복수의 블록 공중합체 필름은 상기 다층 필름 구조체가 블록 공중합체 필름별로 차등 충전제 로딩율을 갖고/갖거나 상측 블록 공중합체 필름에서 저측 블록 공중합체 필름으로 갈수록 증가하거나 감소하는 충전제 밀도 구배를 갖도록 충전제 밀도가 서로 다른 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  31. 제24항 내지 제30항 중 어느 한 항에 있어서, 상기 하나 이상의 구조체의 패턴을 형성하는 단계는 피라미드형 구조체 패턴, 비피라미드형 구조체 패턴, 피라미드형 구조체 및 비피라미드형 구조체의 조합을 포함하는 패턴 및/또는 미리 결정되거나 무작위로 정해진 상이한 높이를 갖는 적어도 두 개의 구조체를 포함하는 구조체 패턴을 형성하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  32. 제24항 내지 제31항 중 어느 한 항에 있어서, 상기 하나 이상의 구조체의 패턴이 외향 돌출되는 상기 적어도 하나의 면에 대향하는 상기 충전된 유전체의 면을 따라 금속을 포함하는 백킹을 도포하는 단계를 추가로 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  33. 제24항 내지 제32항 중 어느 한 항에 있어서,
    상기 하나 이상의 구조체의 패턴 위에 재료를 도포하는 단계를 추가로 포함하되,
    상기 재료는 상기 하나 이상의 구조체의 역 패턴을 갖고/갖거나 상기 하나 이상의 구조체의 패턴 위에 평탄한 표면을 한정하는 평탄화 층을 포함하고/하거나;
    상기 재료는 상기 하나 이상의 구조체의 패턴의 서로 인접한 구조체들 사이에 먼지 및 기타 이물질 파편(FOD)이 침입하는 것을 억제하도록 구성되고/되거나;
    상기 재료는 임피던스 매칭을 위해 등급이 매겨진 유전체를 제공하도록 구성되고/되거나;
    상기 재료는 전체 유전율을 저감하기 위한 미소구를 포함하고, 이로써 상기 재료는 저유전 손실 저유전율 재료를 포함하게 되고/되거나;
    복수의 주파수 선택 표면(FSS) 소자가 상기 재료를 따라 배치되는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  34. 제24항 내지 제32항 중 어느 한 항에 있어서, 상기 하나 이상의 구조체의 패턴 위에 미소구를 포함하는 저유전 손실 저유전율 재료를 도포하는 단계를 추가로 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  35. 복수의 층을 포함하는 다층 필름 구조체를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재를 제조하는 방법으로서,
    상기 층 들 내부에 두께방향 도메인 및/또는 분리된 이산 영역을 한정하기 위해 상기 층들 내부에 충전제를 분산하는 단계를 포함하되, 상기 충전제는 전기적 기능, 열적 기능, 흡수 기능, 자기 기능, 유전 기능 및/또는 구조적 기능 중 하나 이상을 포함하는 기능을 상기 두께방향 도메인 및/또는 분리된 이산 영역 내부에 제공하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  36. 제35항에 있어서, 상기 충전제의 수직 배향 제어 및 우선적 분리/분산을 이용하여 전기적 기능, 열적 기능, 흡수 기능, 자기 기능, 유전 기능 및/또는 구조적 기능 중 하나 이상에 맞게 상기 두께방향 도메인 및/또는 분리된 이산 영역을 맞춤화하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  37. 제35항 또는 제36항에 있어서,
    상기 두께방향 도메인 및/또는 분리된 이산 영역이 상기 다층 필름 구조체에 매크로패턴 또는 계층적 패턴을 한정하기 위해 서로 협력하고/하거나 충전제 로딩을 통해 상기 층들의 상기 두께방향 도메인 및/또는 분리된 이산 영역에 걸쳐 임피던스 구배를 한정하기 위해 서로 협력하는 기능성 패턴들을 상기 층들 내부에 한정하도록 상기 층들 내부의 도메인 크기, 형상 및 구조를 제어하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  38. 제35항 내지 제37항 중 어느 한 항에 있어서,
    캐스팅 공정, 사출성형 공정, 롤링/성형 공정 또는 증착 공정을 통해 상기 층들 중 적어도 하나의 적어도 하나의 면을 따라 외향 돌출되는 하나 이상의 구조체의 패턴을 형성하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  39. 제35항 내지 제38항 중 어느 한 항에 있어서, 상기 층들의 두께를 수직으로 가로지르는 전기 전도성 및/또는 열 전도성 경로를 협력적으로 한정하도록 서로 인접한 층들의 상기 두께방향 도메인 및/또는 분리된 이산 영역을 수직으로 정렬하고/하거나 적어도 부분적으로 중첩시키는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  40. 제35항 내지 제39항 중 어느 한 항에 있어서,
    상기 다층 필름 구조체의 대향하는 상면 및 하면을 따라 각각 위치 가능한 상부 및 하부 인쇄회로기판을 따라 배열되는 구성 요소들의 레이아웃과 일치하거나 부합하는 기능을 상기 다층 필름 구조체의 상기 대향하는 상면 및 하면을 따라 구비하도록 상기 두께방향 도메인 및/또는 분리된 이산 영역을 패턴화하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  41. 제35항 내지 제40항 중 어느 한 항에 있어서, 상기 층들 중 적어도 하나는 블록 공중합체 시스템을 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  42. 복수의 층에 의해 한정되는 다층 필름 구조체를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재를 제조하는 방법으로서,
    상기 다층 필름 구조체가 층별로 차등 충전제 로딩율을 갖고/갖거나 상층에서 저층으로 갈수록 증가하거나 감소하는 충전제 밀도 구배를 갖도록 상이한 층당 충전제 밀도로 충전제를 상기 층들 내부에 분산시키는 단계를 포함하고, 이로써 상기 상이한 층당 충전제 밀도로 인해 상기 층들 중 적어도 하나는 전기적 성능, 열적 성능, 흡수 성능, 자기 성능, 유전 성능 및/또는 구조적 성능 중 하나 이상과 관련하여 적어도 하나의 성능 특성이 적어도 하나의 타층과 다르게 되는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  43. 제42항에 있어서, 캐스팅 공정, 사출성형 공정, 롤링/성형 공정 또는 증착 공정을 통해 상기 층들 중 적어도 하나의 적어도 한 면을 따라 외향 돌출되는 하나 이상의 구조체의 패턴을 형성하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
  44. 제42항 또는 제43항에 있어서,
    상기 층들 중 적어도 하나는 블록 공중합체 시스템을 포함하고/하거나;
    상기 다층 필름 구조체의 적어도 하나의 면을 따라 외향 돌출되고 상층에서 저층으로 갈수록 증가하거나 감소하는 충전제 밀도 구배를 갖는 하나 이상의 구조체의 패턴을 형성하는 단계를 포함하는 열 관리 및/또는 전자파 장해(EMI) 완화재 제조 방법.
KR1020217007508A 2018-08-21 2019-08-20 패턴화된 재료 및 필름과 이를 제조하기 위한 시스템 및 방법 KR102661722B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862720840P 2018-08-21 2018-08-21
US62/720,840 2018-08-21
PCT/US2019/047273 WO2020041320A1 (en) 2018-08-21 2019-08-20 Patterned materials and films and systems and methods for making the same

Publications (2)

Publication Number Publication Date
KR20210033059A true KR20210033059A (ko) 2021-03-25
KR102661722B1 KR102661722B1 (ko) 2024-04-26

Family

ID=69591127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217007508A KR102661722B1 (ko) 2018-08-21 2019-08-20 패턴화된 재료 및 필름과 이를 제조하기 위한 시스템 및 방법

Country Status (6)

Country Link
EP (2) EP3841434A4 (ko)
JP (2) JP2021536126A (ko)
KR (1) KR102661722B1 (ko)
CN (1) CN112585541A (ko)
DE (1) DE202019005902U1 (ko)
WO (1) WO2020041320A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN213862058U (zh) * 2020-04-09 2021-08-03 莱尔德技术股份有限公司 电磁干扰emi吸收体、雷达支架、汽车和汽车部件
US11599166B2 (en) * 2020-07-16 2023-03-07 Lenovo (Singapore) Pte. Ltd. Shape-memory heat absorbers
WO2022176974A1 (ja) * 2021-02-22 2022-08-25 有限会社スワニー 成形型の製造法
US11925009B2 (en) 2021-03-09 2024-03-05 Hamilton Sundstrand Corporation Adaptive design and fabrication of radiation shielding inserts for electronic components
CN113355902B (zh) * 2021-05-21 2022-10-28 广州市风卓诚衣服饰有限公司 一种防褶皱的快速铺布装置
JP2023098230A (ja) * 2021-12-28 2023-07-10 株式会社ニフコ 高周波通信装置の電波吸収体
CN115911879B (zh) * 2023-01-09 2023-06-02 中国科学院长春光学精密机械与物理研究所 一种立体环型频率选择天线罩/天线窗及其制备方法
CN118471832A (zh) * 2024-07-12 2024-08-09 威海嘉瑞光电科技股份有限公司 一种集成电路装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353893A (ja) * 1999-06-11 2000-12-19 Kagoshima Prefecture 電波吸収体とその製造方法
JP2002261489A (ja) * 2001-02-28 2002-09-13 Kanto Kosen Kk 電波吸収遮音パネル
JP2004172200A (ja) * 2002-11-18 2004-06-17 Riken Corp 電波吸収材料及び電波吸収体
JP2007088335A (ja) * 2005-09-26 2007-04-05 Konica Minolta Medical & Graphic Inc 電磁波シールド膜及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369197A (ja) * 1989-08-08 1991-03-25 Internatl Techno Res:Kk 中空多角錐型電波吸収体
JP3252974B2 (ja) * 1991-12-13 2002-02-04 日本電信電話株式会社 電磁波吸収材料を有する有機樹脂の製造方法
SE520785C2 (sv) * 2000-05-22 2003-08-26 Ericsson Telefon Ab L M Täcklock för en elektronikanordning
US7079086B2 (en) * 2001-02-15 2006-07-18 Integral Technologies, Inc. Low cost electromagnetic field absorbing devices manufactured from conductive loaded resin-based materials
JP3708885B2 (ja) * 2002-02-21 2005-10-19 三菱電線工業株式会社 電波音波吸収体
JP3836748B2 (ja) * 2002-04-22 2006-10-25 三菱電線工業株式会社 電波音波吸収構造物およびそれを用いた電波音波吸収壁
JP2004359752A (ja) * 2003-06-03 2004-12-24 Shin Etsu Polymer Co Ltd シリコーン接着剤
US7589284B2 (en) * 2005-09-12 2009-09-15 Parker Hannifin Corporation Composite polymeric material for EMI shielding
JP2007251639A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 通信モジュール
JP2008135485A (ja) * 2006-11-27 2008-06-12 Taika:Kk 電波吸収体およびその製造方法
WO2008126690A1 (ja) * 2007-03-29 2008-10-23 Kabushiki Kaisha Asahi Rubber 電磁波シールドシート及びｒｆｉｄプレート
JP5396096B2 (ja) * 2009-02-16 2014-01-22 本田技研工業株式会社 軸調整用ターゲット装置
US7848108B1 (en) * 2009-08-06 2010-12-07 International Business Machines Corporation Heatsink with periodically patterned baseplate structure
JP2012199272A (ja) * 2011-03-18 2012-10-18 Bridgestone Corp 電磁波シールド体及び電磁波シールド体アッセンブリ
KR101866501B1 (ko) * 2011-09-28 2018-06-12 삼성전자주식회사 초소수성 전자기장 차폐재 및 그 제조방법
CN105009225B (zh) * 2013-02-21 2019-08-16 3M创新有限公司 具有电磁干扰减轻特性的聚合物复合物
US10932398B2 (en) * 2013-12-18 2021-02-23 3M Innovative Properties Company Electromagnetic interference (EMI) shielding products using titanium monoxide (TiO) based materials
US9635789B2 (en) * 2015-01-30 2017-04-25 Laird Technologies, Inc. Board level electromagnetic interference (EMI) shields with increased under-shield space
DE202016008742U1 (de) * 2015-07-30 2019-07-31 Laird Technologies, lnc. Frequenzselektive Strukturen zur EMI - Abschwächung
JP6845226B2 (ja) * 2015-09-09 2021-03-17 カーボン，インコーポレイテッド 積層造形用エポキシ二重硬化樹脂
JP6706108B2 (ja) * 2016-03-23 2020-06-03 株式会社ジェイエスピー 発泡粒子成形体
JP2017183677A (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 回路モジュールおよびその製造方法
CN206416588U (zh) * 2017-01-19 2017-08-18 亚天顿（廊坊）复合材料科技有限公司 一种新型吸波复合材料方舱用大板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353893A (ja) * 1999-06-11 2000-12-19 Kagoshima Prefecture 電波吸収体とその製造方法
JP2002261489A (ja) * 2001-02-28 2002-09-13 Kanto Kosen Kk 電波吸収遮音パネル
JP2004172200A (ja) * 2002-11-18 2004-06-17 Riken Corp 電波吸収材料及び電波吸収体
JP2007088335A (ja) * 2005-09-26 2007-04-05 Konica Minolta Medical & Graphic Inc 電磁波シールド膜及びその製造方法

Also Published As

Publication number Publication date
EP4350442A2 (en) 2024-04-10
WO2020041320A1 (en) 2020-02-27
JP3243042U (ja) 2023-07-31
EP3841434A1 (en) 2021-06-30
EP4350442A3 (en) 2024-07-03
JP2021536126A (ja) 2021-12-23
DE202019005902U1 (de) 2023-04-11
EP3841434A4 (en) 2021-10-20
CN112585541A (zh) 2021-03-30
KR102661722B1 (ko) 2024-04-26

Similar Documents

Publication Publication Date Title
KR102661722B1 (ko) 패턴화된 재료 및 필름과 이를 제조하기 위한 시스템 및 방법
US12022642B2 (en) Patterned electromagnetic interference (EMI) mitigation materials including carbon nanotubes
US9961812B2 (en) Method and apparatus for creating perfect microwave absorbing skins
TWI566341B (zh) 用於可攜式電子裝置中之系統封裝總成之屏蔽結構
KR101976912B1 (ko) 휴대용 전자 디바이스의 시스템-인-패키지 어셈블리에 대한 열적 솔루션
TW201916284A (zh) 封裝結構
US9685413B1 (en) Semiconductor package having an EMI shielding layer
KR200493483Y1 (ko) 전자파 장해(emi) 흡수체, 상기 emi 흡수체를 포함하는 레이더 브래킷 및 상기 emi 흡수체를 포함하는 자동차 구성 요소
CN104465542A (zh) 具有模塑通孔的叠层封装结构
JP7334169B2 (ja) システムインパッケージアセンブリの電磁干渉からのシールド方法
CN112447636A (zh) 热界面材料件和包括热界面材料件的电子装置
US20230032553A1 (en) Electromagnetic interference (emi) mitigation materials and emi absorbing compositions including carbon nanotubes
US20240357783A1 (en) Patterned electromagnetic interference (emi) mitigation materials including carbon nanotubes
DE202020004748U1 (de) Materialien zur Abschwächung elektromagnetischer Beeinflussung (EMI) und EMI absorbierende Zusammensetzungen aufweisend Nanorohre aus Kohlenstoff
WO2024081161A1 (en) Electromagnetic interference (emi) mitigation materials and emi absorbing compositions including carbon nanotubes
TWI603661B (zh) 電路板之填孔方法及其所製成的電路板
KR102453382B1 (ko) 전자 기기를 위한 플렉서블 쉴드 캔
CN110572993A (zh) 用于电子设备的散热件、制备方法和电子设备
US20180315714A1 (en) Chip package structure and manufacturing method thereof
WO2020123500A1 (en) Electromagnetic interference (emi) absorbers and methods of mitigating emi
TWI526152B (zh) 電子模組及其製造方法
JP3217844U (ja) 立体回路構造
JP2003124680A (ja) 電磁波吸収材料とその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant