JP2021513211A - 層移転により半導体オンインシュレータ型構造を製造するための方法 - Google Patents

層移転により半導体オンインシュレータ型構造を製造するための方法 Download PDF

Info

Publication number
JP2021513211A
JP2021513211A JP2020536572A JP2020536572A JP2021513211A JP 2021513211 A JP2021513211 A JP 2021513211A JP 2020536572 A JP2020536572 A JP 2020536572A JP 2020536572 A JP2020536572 A JP 2020536572A JP 2021513211 A JP2021513211 A JP 2021513211A
Authority
JP
Japan
Prior art keywords
substrate
receiver
donor
layer
donor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020536572A
Other languages
English (en)
Other versions
JP7314445B2 (ja
Inventor
ダニエル デルプラット,
ダニエル デルプラット,
ダミアン パリッシ,
ダミアン パリッシ,
マルセル ブロイカート,
マルセル ブロイカート,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2021513211A publication Critical patent/JP2021513211A/ja
Application granted granted Critical
Publication of JP7314445B2 publication Critical patent/JP7314445B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781Batch transfer of wafers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191Transfer of a layer from a carrier wafer to a device wafer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/11Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/115Roughening a surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Abstract

本発明は、ドナー基板からレシーバ基板への層の移転により半導体オンインシュレータ型構造を製造するための方法に関し、a)ドナー基板及びレシーバ基板の供給のステップと、b)脆化ゾーンのドナー基板内への形成のステップと、c)レシーバ基板へのドナー基板のボンディングのステップと、d)脆化ゾーンに沿ったドナー基板の剥離のステップとを含む方法において、ボンディングのステップの前に、ドナー基板及びレシーバ基板の周辺部の少なくとも1つの領域において基板同士を互いに遠ざかるように動かすようにドナー基板及び/又はレシーバ基板の湾曲の制御された変更のステップであって、ドナー基板及び/又はレシーバ基板のボンディング界面を形成しようとする面又は2つの面が136μm以上の湾曲の大きさ(Bw)を有するように変形されるステップを含むことを特徴とする。
【選択図】 図3B

Description

本発明は、「ドナー基板」と呼ばれる基板から「レシーバ基板」と呼ばれるもう1つの基板への層の移転による半導体オンインシュレータ型構造の製造に関する。
SeOIと呼ばれる半導体オンインシュレータ型構造、特に半導体材料がシリコンであるときのシリコンオンインシュレータ(SOI)の製造は、ドナー基板からレシーバ基板へと層を移転することから構成される方法により一般に行われる。
この種類の方法によれば、ドナー基板には、移転させるべき層の範囲を定めるいわゆる「脆化」ゾーンが作り出され、ドナー基板がレシーバ基板にボンディングされ、次いでレシーバ基板へと層を移転させるように、ドナー基板が脆化ゾーンに沿って剥離される。
良く知られている層移転方法は、スマートカット(Smart Cut)(商標)法であり、そこでは脆化ゾーンが、移転させるべき層の厚さに実質的に対応する所定の深さまでドナー基板への水素原子及び/又はヘリウム原子の注入により作り出される。
スマートカット(商標)法の例が図1に図示される。一般にシリコンから作られ、初期に用意されるドナー基板A及び/又はレシーバ基板B(ステップ1)は、酸化物層10を得ることを可能にする厚さ全体にわたって先ず酸化される(ステップ2)。脆化ゾーン(ステップ3)が、原子注入によりドナー基板Aに次に形成され、これが移転させるべき層11の範囲を定める。
基板A及びBは、次に親水性分子結合を可能にすることを目指して表面処理を受け、次いで基板の処理した表面を介して互いにボンディングされ(ステップ4)、ボンディング界面をこのように形成する。界面のところに存在する(1つ又は複数の)酸化物層10は、「埋め込み酸化物層」(BOX)と呼ばれる。
脆化ゾーンに沿ったドナー基板の剥離(ステップ5)は、レシーバ基板Bへと層11を移転することを可能にする。破断ステップ又は分離ステップとも呼ばれるこのステップは、例えば、得られる多層構造の熱アニール中に実行されることがある。
剥離の開始は、脆化ゾーンのレベルにおけるミクロな割れ目の成長を通して熱的に生じる。構造の深さに散らばったこれらのミクロな割れ目は、脆化ゾーンの全体の平面内を伝播する破断線を形成するように段階的に統合し、このように最後には、SOI構造と基板Bの残りの部分との分離で終わる。
この移転の終わりにおいて、レシーバ基板Bにボンディングされたドナー基板Aの表面とは反対側の移転された層11の自由表面は、かなりのマイクロラフネスを有する。この粗さは、ミクロな割れ目同士の間の段階的な破断の伝播を示す。図2は、水素原子の注入に引き続く熱アニールの後のドナー基板のシリコン層12の透過型電子顕微鏡(TEM)により撮影した断面写真である。この図は、ミクロな割れ目同士の間の破断の伝播を示す破断線13を図示する。SOI構造とドナー基板の残りの部分との剥離は、この破断線に従い、最後には、表面がかなりのマイクロラフネスを有することで終わる。
粗さは、移転された層内に又は上に形成した電子デバイスの性能に大きく影響を及ぼす。例えば、かなりの大きさの粗さは、この移転層内に又は上に製造したトランジスタのしきい値電圧に大きな変動を引き起こす。
加えて、粗さは、最終的なSOI構造のレーザ回折により行われる欠陥の検査を混乱させる。実際に、粗さ並びにわずかな表面穴の存在は、測定を混乱させる、又はそれどころか低い検査しきい値におけるSOI構造の不完全さを制御することを妨げる。
表面を修復し表面の粗さを減少させるために、熱的平滑化、機械的平滑化及び/又は化学的平滑化による仕上げ処理をSOI構造に受けさせることが一般的である。これらの処理は、とりわけ、平滑な表面及び強化したボンディング界面をともなうSOIの所望の厚さを得ることを目指している。
これらの処理は、表面欠陥を部分的に減じるとはいえ、最終SOI構造の用途のために必要とされる最適な表面状態を得ることは一般に可能ではない。
本発明の狙いは、移転される層の自由表面の粗さを顕著に減少させることを可能にする、半導体型の構造の製造のための層移転方法を提案することである。
本発明は、とりわけ、このような層移転方法を設計することを目指しており、対応する剥離ステップ又は分離ステップ中に破断線の形成及び発達を制御することにより移転される層の自由表面の粗さを減少させることを可能にする。
この目的のために、本発明は、ドナー基板からレシーバ基板への層の移転により半導体オンインシュレータ型構造を製造するための方法であって、
a)上記ドナー基板及び上記レシーバ基板の供給のステップと、
b)移転させるべき上記層の範囲を定める脆化ゾーンの上記ドナー基板内への形成のステップと、
c)上記レシーバ基板への上記ドナー基板のボンディングのステップであり、移転させるべき上記層に対して上記脆化ゾーンとは反対側の上記ドナー基板の表面がボンディング界面のところにある、ボンディングのステップと、
d)上記レシーバ基板へと移転させるべき上記層の上記移転を可能にする上記脆化ゾーンに沿った上記ドナー基板の剥離のステップと
を含む方法において、
上記ボンディングのステップの前に、上記ドナー基板及び上記レシーバ基板の周辺部の少なくとも1つの領域において上記基板同士を互いに遠ざかるように動かすために上記ドナー基板及び/又は上記レシーバ基板の湾曲の制御された変更のステップであり、上記ドナー基板及び/又は上記レシーバ基板のボンディング界面を形成しようとする面又は2つの面が136μm以上の湾曲の大きさ(Bw)を有するように変形されている、制御された変更のステップを含むことを特徴とする、方法を提案する。
ボンディングの前に、(1つ又は複数の)基板に所定の機械的な応力を課すことにより、(1つ又は複数の)基板の湾曲を全体的な方式で変更することの事実が、ボンディング中に、基板の先行する変形をともなわずに実行されるボンディングと比較して、前記応力に対応する追加の機械的なエネルギーを得られる多層構造内に蓄えることを可能にする。
この追加のエネルギーは、ドナー基板の剥離中に開放され、このことが、いずれかの知られた方法により、例えば、機械的な応力を加えることにより又は熱処理により明らかに開始されることがあり、ミクロな割れ目の成熟、したがって破断線の形成を促進する。剥離ステップの開始及びアンワインディングが促進され、このことが、最後には、本方法の最後で移転された層の自由表面の粗さの減少で終わる。
他の態様によれば、提案した方法は、単独で又はそのすべての技術的に可能な組合せに従って行うと下記の様々な特徴を有し、
第1の実施形態によれば、ドナー基板及び/又はレシーバ基板の湾曲が、全体的な方式で変更され、
制御された変更のステップは、関係する基板の面のうちの少なくとも1つに追加の層の堆積を含み、追加の層は、熱膨張係数が基板の材料の熱膨張係数とは異なる材料から作られ、追加の層の材料が、基板を変形させることができる制御された機械的な応力を基板に課すように選択され、
追加の層の堆積が、基板の2つの面に実行され、第1の面及び第2の面の追加の層が互いに異なる熱膨張係数を有する材料から作られ、追加の層の材料が基板を変形させることができる制御された機械的な応力を基板に課すように選択され、
追加の層の堆積が、基板の2つの面に実行され、第1の面及び第2の面に堆積された追加の層が異なる厚さを有し、厚さの違いが基板を変形させることができる制御された機械的な応力を基板に課すように選択され、
複数の追加の層の堆積に、複数の追加の層のうちの少なくとも1つの少なくとも一部の除去が続き、
本方法は、ボンディングの前に、レシーバ基板に多結晶シリコン電荷トラッピング層の堆積を含み、
制御された変形のステップが、ドナー基板及び/又はレシーバ基板のうちの少なくとも一方の表皮の領域を酸化して、基板を変形させることができる制御された機械的な応力を前記基板に課すことを含み、
レシーバ基板が多結晶シリコン電荷トラッピング層を備え、基板の酸化が、電荷トラッピング層の酸化を含み、
追加の層の堆積が、反応装置内での化学気相成長により実行され、
ドナー基板及びレシーバ基板が、凸状の方式で両者とも変形され、
第2の実施形態によれば、ドナー基板及び/又はレシーバ基板の湾曲が、局所的な方式で変更され、
ドナー基板及び/又はレシーバ基板の制御された変形のステップが、下記のステップ、
溝が設けられている支持部の表面に対するレシーバ基板の位置決めのステップであって、ボンディング界面を形成しようとするレシーバ基板の面が支持部の表面とは反対側である、位置決めのステップと、
ボンディング界面を形成しようとするレシーバ基板の面に加えられた第2の圧力よりも低い第1の圧力の溝への加圧のステップと
を含み、
レシーバ基板へのドナー基板のボンディング、並びに脆化ゾーンに沿ったドナー基板の剥離のステップが、前記第1の圧力及び第2の圧力を維持しながら実行され、
ドナー基板及び/又はレシーバ基板のボンディング界面を形成しようする面又は2つの面が、180μm以上、好ましくは250μm以上の湾曲の大きさを有するように変形される。
本発明はさらに、半導体オンインシュレータ型構造の露出した表面の粗さを減少させるための方法において、上に説明してきた方法による前記構造の形成を含み、露出した表面が脆化ゾーンに沿ったドナー基板の剥離の後で得られることを特徴とする方法に関する。
本発明の他の利点及び特徴は、添付した図を参照しながら例証的であり非限定的な例として与えられる下記の説明を読むと明瞭になるであろう。
ドナー基板からレシーバ基板への層の移転により、半導体オンインシュレータ型構造を製造するためのスマートカット(商標)タイプの方法を図示する図である。 水素原子の注入に続く熱アニールの後のドナー基板のシリコン層の透過型電子顕微鏡(TEM)により撮影した断面写真である。 凹状の制御された全体的な湾曲を有するドナー基板又はレシーバ基板の断面図である。 凸状の制御された全体的な湾曲を有するドナー基板又はレシーバ基板の断面図である。 ボンディング界面におけるドナー基板及びレシーバ基板の構成の模式的表現の図である。 ボンディング界面におけるドナー基板及びレシーバ基板の他の構成の模式的表現の図である。 ボンディング界面におけるドナー基板及びレシーバ基板の他の構成の模式的表現の図である。 ボンディング界面におけるドナー基板及びレシーバ基板の他の構成の模式的表現の図である。 酸化物層と移転したシリコン層との間にポリシリコン層を含む、一実施形態に従ったSOI型構造の断面図である。 支持部又は「チャック」の斜視図である。 剥離及び熱アニールによる熱平滑化の後で得られる2つのSOI構造の表面のレーザの回折により得られたヘイズマッピングと呼ばれる粗さマッピングである。 図7の2つのSOI構造の表面のレーザの回折により得られた不完全性マッピングである。 湾曲(Bw)の異なる値について、剥離及び熱アニールによる熱平滑化の後に得られるSOI構造の表面のレーザの回折により得られたヘイズマッピングである。 図9のヘイズマッピングに対応し、湾曲に応じて露出した表面の粗さの発達を表示しているグラフである。
提案した方法は、目的の層の移転によりSOI型多層構造を製造することを可能にし、目的の層では、目的の移転された層の自由表面が先行技術に対して小さな粗さを有する。本方法は、ボンディングの前の、ドナー基板及び/又はレシーバ基板の湾曲の変更の制御に基づく。
層移転方法は、従来、移転させようとする層の範囲を定める脆化ゾーンをドナー基板内に形成することにある。スマートカット(商標)法によれば、脆化ゾーンは、ドナー基板の所定の深さへの水素イオン及び/又はヘリウムイオンの注入により形成される。選択した深さが、移転させようとする層の厚さを決定する。
ボンディングしようとするドナー基板及びレシーバ基板の表面は、これらの表面の後の親水性分子結合を可能にするために適切な処理を次に受ける。
ボンディングの後で、多層構造は、熱アニールを受け、ドナー基板が脆化ゾーンに沿ってレシーバ基板から剥離され、以てレシーバ基板へと移転させるべき層の移転を可能にする。
提案した方法によれば、基板のボンディングに先立って、2つの基板の周辺部の少なくとも1つの領域において基板が互いに遠ざかるように動くよう前記基板の湾曲を変更するために、制御した応力が、2つの基板のうちの少なくとも一方に加えられる。言い換えると、ある基板の周辺部のあるゾーンとボンディングステップ中にその基板と接触させようとする他方の基板の周辺部のゾーンとの間の距離は、関係する(1つ又は複数の)基板の湾曲の変更の後ではより大きくなる。
湾曲は、凹状若しくは凸状の意味で全体的な方式で、又は代わりに局所的な方式で変更されることがある。
「全体的な方式で変更される湾曲」は、基板全体としての湾曲が凹状の形又は凸状の形を取るように変更されることを意味するように行われる。基板が円盤形状を有するときには、基板は、変形の後では全体として放物線状の形状を有する。
「凸」及び「凹」という用語は、「前面」と呼ばれるボンディング界面を形成しようとする基板の面の湾曲に関して理解されるべきである。これゆえ、基板は、前面の湾曲が凸状であるときに「凸」と呼ばれ、前面の湾曲が凹状であるときに「凹」と呼ばれる。
「局所的な方式で変更される湾曲」は、基板の(周辺部の少なくとも1つのゾーンを含め)1つの領域だけが変形されることを意味するように行われる。
全体的であろうと局所的であろうと、湾曲の前記変形は、基板の厚さの変更という結果にはならない。
全体的な凹状又は凸状の湾曲を有する基板の例が、それぞれ図3A及び図3Bに表示されている。
図3Aの基板20は、典型的には完全に平坦である平坦基準支持部Pに自由に置かれ、凹状の方式で変形されている。(ボンディング界面を形成しようとする)前面21が、上面である。前面21とは反対側の後面22は、前面に平行であり、基板20は実質的に一定の厚さを有する。
図3Bに表示された基板20は、凸状の方式で変形されている。前面21は、上面である。後面22は、前面21に平行である。
基板の湾曲は、「ボウ」と呼ばれBwと記される大きさパラメータによって、及び/又は「ワープ」と呼ばれWpと記されるワーピングパラメータによって典型的には定量化される。
Bwは、基板の(破線で表示された)中央面Pmの中心点Cと基板が置かれる基準支持部に対応する基準面Pとの間の距離に対応する。図3Aでは、計算は、基板の前面上の基準支持部Pの投影P1を使用することによって行われる。Bwは、図3Aに従った凹状の湾曲のケースでは負であり、図3Bに従った凸状の湾曲のケースでは正である。
基板は、136μm以上の湾曲大きさパラメータBwを有するように変形される。それゆえ、ドナー基板の剥離及びレシーバ基板へと移転されるべき層の移転の後で得られるSOI構造の露出した表面の粗さにはっきりとした減少がある。露出した表面は、移転された層の表面である。
粗さのこの減少は、出願人により予期されたものよりも大きく、そして基板が180μm以上の、又はそれどころか250μm以上の湾曲大きさパラメータBwを有するように変形されるときにはさらに一層明白である。
図3A及び図3Bでは、基板がワーピングせずに変形されるのでWpはゼロである。
初期状態での基板は、特定の湾曲を既に有することがあり、この湾曲にパラメータBw及びWpが対応する。このケースでは、基板のうちの少なくとも一方は、これまでに説明されてきているものに従って変形される。しかしながら破壊のリスクを減少させるために、基板の初期湾曲の意味において基板を変形させることが好ましい。このように、基板が特定の凹状の湾曲を有するのであれば、凹状の方式で変形される。それぞれに、基板が特定の凸状の湾曲を有するのであれば、凸状の方式で変形される。
本方法の実施のために、少なくともドナー基板又はレシーバ基板の湾曲が、前記基板の少なくとも1つの周辺ゾーンを互いに遠ざけるように動かすようにボンディングステップ中に、全体的な方式でそして制御された方式で変更されることを満足させる。基板の変形中に基板の一方又は他方に蓄積されるエネルギーは、以て、ドナー基板の剥離中に周辺ゾーンから最適な方式で解放される。
さらにその上、ドナー基板及びレシーバ基板は、フリーボンディングにより好ましくはボンディングされる、すなわち、互いに適合させるためにボンディングの後で空間的な形態を自由に変えることができる。形態のこの変化は、例えば、大きさパラメータBw、又は代わりにワーピングパラメータWpの変化に左右されることがある。
例えば、ボンディングの前に30μmの大きさパラメータBwで凸状の方式に湾曲されたドナー基板は、初期状態で実質的に平坦であるレシーバ基板にボンディングされた後で、依然として凸状の形態で15μmの大きさパラメータBwを有することがある。
全体的な変形のケースでの好まれる組合せが、図4A、図4B、図4C、及び図4Dを参照して以降に提示され、基板はボンディングするために接触して設置することに先立つ基板の位置で表示される。
図4Aを参照して、凸状の湾曲がドナー基板及びレシーバ基板の各々に課せられる。この第1の構成では、2つの基板23、24が、基板の周辺部の方向にそしてその周辺部まで互いに遠ざかるように動くように変形される。基板の周辺部のところでの基板同士の間の距離Eは、そのときには基板の中心部のところの距離Eよりもはるかに大きい。この構成が他の構成に比べて追加で生じるエネルギーを有する最終構造を提供するという理由で、この構成が好まれ、この構成はそれどころか、移転される層の粗さをさらに減少させる。
図4Bを参照して、凸状の湾曲がドナー基板に課せられ、レシーバ基板は、平坦であっても又は特定の湾曲を有してもよい初期状態である。この第2の構成では、ドナー基板は、ドナー基板の周辺部に向けてそしてその周辺部までレシーバ基板から遠さかるように動くように変形される。基板の周辺部のところでの基板同士の間の距離Eは、そのときには基板の中心部のところの距離Eよりも大きい、とはいえ、ドナー基板の同じ大きさパラメータBwに関する第1の構成の距離Eよりも小さい。
図4Cを参照して、凸状の湾曲がドナー基板にそしてレシーバ基板に凹状の湾曲が課せられ、ドナー基板の大きさパラメータBwはレシーバ基板の大きさパラメータBwよりも大きい。この第3の構成では、ドナー基板及びレシーバ基板は、同じ向きに両者とも変形される。ドナー基板の大きさパラメータBwがレシーバ基板の大きさパラメータBwよりも大きいので、基板の周辺部のところでの基板同士の間の距離Eは、基板の中心部のところの距離Eよりも大きい、とはいえ、第1の構成の距離E及び第2の構成の距離Eよりも小さい。
図4Dを参照して、凸状の湾曲がレシーバ基板に課せられ、ドナー基板は、平坦であっても又は特定の湾曲を有してもよい初期状態である。この第4の構成では、レシーバ基板は、レシーバ基板の周辺部に向けてそしてその周辺部までドナー基板から遠ざかるように動くように変形される。基板の周辺部のところでの基板同士の間の距離Eは、そのときには基板の中心部のところの距離Eよりも大きい、とはいえ、レシーバ基板の同じ大きさパラメータBwに対する第1の構成の距離Eよりも小さい。
第1の実施形態によれば、基板の制御された変形は、基板の面のうちの少なくとも一方に追加の層の高温での堆積のステップを含む。「高温」は、室温よりも明らかに高い、好ましくは200℃よりも高い、好ましくは500℃よりも高い、さらに一層好ましい方式では800℃よりも高い温度を意味するように取られる。
追加の層は、基板の材料の熱膨張係数とは異なる熱膨張係数を有する材料から作られる。このように、堆積の後で、温度が低下すると、追加の層及び基板は、違ったふうに収縮する。収縮する際に、追加の層が堆積面から基板に機械的な応力を加え、堆積が行われた面に従って凹の向きで又は凸の向きで、優先される方向に沿って基板の湾曲の変更を生じさせる。機械的な応力の強さは、とりわけ追加の層の厚さ及び構成材料である、追加の層の特性に依存する。
湾曲、凹又は凸の変更の向きを制御するため及び所定の値のパラメータBwを基板に課すための、基板の材料及び厚さに対する追加の層の材料及び厚さの選択は、当業者なら手の届く範囲内である。
実際、基板は、この目的のために用意された反応チャンバに先ず置かれ、次いで、反応チャンバが基板及び堆積しようとする追加の層の特性に応じて決定される加熱温度まで加熱される。追加の層が、次いで基板に堆積される。このように、基板及び追加の層は、堆積ステップのすべて又は一部の間加熱される。堆積中に同じ加熱温度を維持すること、又は堆積中に加熱温度を変えることが可能である。
反応チャンバの加熱温度の調節は、従来は室温、すなわちおよそ20℃まで下げる基板の冷却中に基板に課せられる温度差を調節することを結果として可能にする。
追加の層の堆積は、反応チャンバ内でCVD(化学気相成長)により好ましくは実行される。CVDは、基板の厚さに比較して薄い厚さの追加の層の堆積に特に適している。
追加の層は、この第1の実施形態に従って、基板の2つの反対側の面に堆積されることがある。このケースでは、追加の層の各々は、基板の材料の熱膨張係数とは異なる熱膨張係数を有する材料から作られる。
加えて、追加の層は、同じ材料から作られてもよいし、又は異なる材料から作られてもよい。
追加の層が同じ材料から作られるときには、追加の層は、同じ熱膨張係数を有する。これゆえ、追加の層が基板の湾曲を変更することができる応力を加えるために互いに異なる厚さを有することを確実にするために注意を払わなければならない。これは、基板の一方の面上で他方の面上よりもより大きな厚さの材料である非対称な方式で堆積することによって堆積中に、又は代わりに堆積の後で対応する面から追加の層のうちの少なくとも一方の一部を除去することによって行われることがある。
追加の層が異なる材料から作られるときには、追加の層は、異なる熱膨張係数を一般に有する。同じ厚さの2つの追加の層、又は代わりに基板の湾曲をさらに一層精密な方式で調節するために異なる厚さの2つの追加の層を設けることが、このように可能である。前述と類似の方式で、厚さの違いは、非対称な堆積又は堆積の後で少なくとも追加の層の一部の除去という結果になることがある。
第2の実施形態によれば、基板の制御された変形が、基板の表皮の熱酸化によって得られる。基板の表面のところの材料の酸化は、基板の構成材料の消費及び1つ又は複数の対応する酸化物(複数可)の形成を引き起こす。酸化物の形成は、基板内に機械的な応力を誘起し、最後には、基板の湾曲の変更で終わる。
この酸化ステップは、基板の面のうちの一方又は基板の2つの面に実行される。これが、埋め込み酸化物層の形成に優先的に対応する。
基板の面又は第1の実施形態で説明したような基板上に事前に堆積した追加の層の面が酸化される。
基板の各々の面の酸化は、各々の面の構成材料に主に依存する。実際に、異なる材料から作られた2つの層は、異なる速度で酸化されることがあり、最後には、異なる酸化物及び異なる厚さの形成で終わる。このことが、基板の2つの面に異なる機械的な応力を加えることをもたらし、前記基板が酸化の後で冷却されると最後には基板の変形で終わる。
各々の面の酸化された層の厚さは、酸化時間にさらに依存する。長時間の酸化は、より短い酸化と比較してより大きな厚さの層を酸化することを可能にする。
図5に表示された例示的な実施形態は、酸化物層32と初期基板30との間にポリシリコン(多結晶シリコン)トラッピング層31をともなう、高い抵抗のシリコンから作られた基板上に製造されたSOI構造に関する。ポリシリコントラッピング層31は、シリコン基板30に堆積され、次いで酸化され、このように最後には、基板の湾曲のかなりの変更で終わる。実際に、高温、ここでは800℃と1100℃との間、での酸化は、ポリシリコン層上では基板の反対側の面上よりも早く、このことが基板の2つの面同士の間の酸化物の厚さの大きな違いをもたらす。このことが、基板の2つの面に異なる機械的な応力を加えること及び前記基板が酸化の後で室温に取り出されたときに基板のかなりの変形をもたらす。例として、300mm直径のシリコン基板のおよそ130μm〜140μmの湾曲がポリシリコン層の0.25μmの酸化で得られてきており、300mm直径のシリコン基板のおよそ240μm〜250μmの湾曲がポリシリコン層の0.5μmの酸化で得られてきている。
第3の実施形態によれば、基板は、支持部又は「チャック」によって機械的な応力を加えることにより変形される。
このような支持部が、図6に表示されている。この支持部40は、基板を受けるように構成され、基板の一方の面が支持部の接触表面41と接触する。支持部には、その接触表面に溝42が設けられ、典型的には前記表面に規則的な方式で分散される。図6に表示された支持部の実施形態では、溝は、2つの系列の平行な溝に沿って延伸し、溝の前記系列は、互いに垂直であり、支持部の全接触表面にわたって広がる格子パターンを形成する。溝は、真空吸引手段を装備し、真空ポンプと流体接続の溝に配置されたオリフィス43の形態であることが有利である。
支持部40は、この目的のために設けられたチャンバに置かれ、基板が支持部上に設置される。真空が次に、真空吸引手段によって溝内で引かれる。基板と支持部との間に位置するゾーンの圧力P1が低下し、これが圧力P1とチャンバの圧力P2との間に圧力差ΔPを作り出し、その結果、ΔP=P1−P2<0である。基板の異なるゾーンのレベルのところに加えられるこの圧力差が、基板の接触表面に機械的な応力を誘起する。この応力の影響下で、支持部40に抗して支えている基板の部分が、そのときには局所的に変形する。圧力差は、基板の1つ又は複数の周辺ゾーンを局所的に変形させるように基板の単一の部分又はいくつかの部分のレベルで加えられてもよいことが明らかである。
当業者は、(1つ又は複数の)所望のゾーン内で基板を局所的に変形させるように支持部40及び真空の適用を構成することができる。
最小ΔPよりも大きな高いΔPを得るように圧力P1及びP2を調節することが可能である。ΔP>最小ΔPであるときには、基板が支持部に対して押され、支持部に固定される、これが「クランピング」効果に対応する。
支持部を使用する基板の変形のこの方法のパラメータのすべては、基板に課せられる局所的な機械的応力のすべてが全体的な方式で基板の湾曲を変更することを狙って全体的な機械的応力を形成するように調節される。実験パラメータは、基板のパラメータBwの値を制御するようにさらに調節される。
そうするために、例えば、オリフィス43又は溝42が支持部の周辺部と比較して支持部の中心部のレベルでより多くなるために支持部の表面のオリフィス43又は溝42の密度を調節することが可能である。溝若しくはオリフィスの幅、又は代わりに基板に対する溝若しくはオリフィスの向きを調節することも可能である。ΔPの値それ自体が調節されなければならず、ΔPが大きいほど基板の湾曲の変更が大きいことが理解される。
この第3の実施形態によれば、所望の湾曲が得られると、圧力P1及びP2が維持され、可能性として事前に変形させた第2の基板のボンディングが、第1の変形させた基板に行われる。ボンディングは、圧力差ΔPを維持しながらこのように行われる。ボンディング波の伝播中に、第2の基板は、第1の基板により課せられる湾曲に少なくとも部分的に一致する。
第4の実施形態によれば、原子注入を実施することにより又は代わりに機械的な研磨(グラインディング)を実施することにより制御された全体的な湾曲を発生させるために基板に機械的な応力を課すことが可能である。当業者は、所定の湾曲を得るために注入又は研磨に関する作業条件を規定することができる。
実施例1:2つのSOI構造の露出した表面の不完全さ及び粗さの比較
a)及びb)と記した2つの類似したSOI構造が、前に説明したように、ドナー基板からレシーバ基板へと層を移転するための方法に従って作られる。
構造a)とb)とは、ドナー基板及びレシーバ基板の湾曲だけが異なるに過ぎず、
構造a)に関して、制御された変形が、ボンディングの前にドナー基板及びレシーバ基板に加えられず、前記基板が100μm未満の特定の湾曲を有し、
構造b)に関して、50μmよりも大きな凸状の湾曲をレシーバ基板に課すように、制御された変形が、ボンディングの前にレシーバ基板に加えられる。
上に示されたように、ボンディングは自由である。
図7は、剥離及び急速熱アニーリング(RTA)による熱平滑化後の、それぞれSOI構造a)及びb)の表面のレーザの回折により得られたヘイズマッピングを表示する。使用したレーザ装置は、KLA TENCOR社により販売される「SURFSCAN SP2」型のものである。
ヘイズマッピングは、構造の表面により回折され、前記表面の粗さに特徴的であるレーザ信号の強度を示す。
構造a)の表面について測定したヘイズは、非常に不均一であり、大きな中央部分50上で表面の下の5.67ppmの最小値から、表面の上側周辺部の小さな円弧形状の部分51の14.80ppmの最大値まで、すなわち、14.80−5.67=9.13ppmの大きさに及ぶ。
構造b)の表面について測定したヘイズは、明らかにより均一であり、小さな下側部分52の6.63ppmの最小値から、大きな中央ゾーン53のおよそ8.50ppmまで、表面の上側周辺部の円弧形状の部分54の10.80ppmの最大値に至るまで、すなわち、10.80ppm−6.63ppm=4.17ppmの大きさに及ぶ。構造b)の表面で測定した、最大ヘイズ及びヘイズの大きさは、このように構造a)の表面のヘイズよりも明らかに小さい。
このように、構造a)の表面は、減少した粗さを有し、構造a)の表面と比較して、より均一な方式で分布される。
図8は、図7と同じ表面のレーザの回折により得られた不完全性マッピングを表示する。表面欠陥は、回折したレーザ信号が所定のしきい値強度を超えると検出される。使用したレーザ装置は、図7のヘイズマッピングを実行するために使用した装置と同じである。
図8で得られた不完全さの分布は、図7のヘイズの分布に実質的に対応する。
構造a)に関して、欠陥は、おびただしい数であり、表面の上側周辺部の円弧形状の部分55にまさしく主に位置しており、これが不完全さの非常に不均一な分布を示している。
構造b)に関して、欠陥は、基板a)と比較して非常におびただしい数ではない。加えて、欠陥は、全表面にわたり比較的均一な方式で分散される。
結果として、ボンディングの前にドナー基板及びレシーバ基板のうちの少なくとも一方の湾曲を全体的で制御された方式で変更することの事実が、剥離の後で得られるSOI構造の露出した表面の不完全さ並びに粗さを減少させ、そして露出した表面の全体にわたってより均一な方式で不完全さ及び粗さを分散させることを可能にした。
実施例2:湾曲(BOW)の関数でのSOI構造の露出した表面の粗さの発達
SOI構造が、前に説明したようにドナー基板からレシーバ基板への層移転の方法に従って製造される。
湾曲の様々な値に従って凸状の湾曲をレシーバ基板に課すように、制御された変形が、ボンディングの前に構造のレシーバ基板に加えられる。ボンディングは自由である。レシーバ基板は、追加の層の堆積により、レシーバ基板の表面領域の酸化により、又は支持部(チャック)による機械的な応力を加えることにより変形されることがある。
図9は、剥離及びRTAによる熱平滑化の後のSOI構造の表面のレーザの回折により得られたヘイズマッピングを表示する。使用したレーザ装置は、KLA TENCOR社により販売される「SURFSCAN SP2」型のものである。
SOI構造の表面で測定したヘイズは、湾曲の増加とともに減少する。実際に、約5ppmのヘイズを有するゾーン56は、湾曲が大きくなるにつれて大きくなり、表面の大部分を覆う。約10ppmのより大きなヘイズを有するゾーン57は、プロセス中の基板ハンドリングゾーンに対応し、このように実質的に同じ面積を維持する。
それゆえ、湾曲が大きくなるにつれて、SOI構造の露出した表面の粗さが小さくなる。粗さは、湾曲が49μm次いで89μmに達すると小さくなり、それから湾曲が約136μm次いで181μmに達すると急激に小さくなる。
図10は、図9の製図に対応して、湾曲に応じて露出した表面の粗さの発達を示しているグラフである。縦座標の粗さは、Rqで表示され、オングストローム(Å)で表現される。
このグラフは、図9で観察された結果、すなわち湾曲が大きくなるとともに粗さが小さくなることを確認する。実際に、変形をともなわない粗さの平均値Mは、約10.6Åであり、次いで49μm及び89μmの湾曲に対してそれぞれ10.2Å及び9.9Åまで小さくなり、そして136μm及び181μmの湾曲に対してそれぞれ約9.4Å及び8.8Åまで最終的に低下する。

Claims (15)

  1. ドナー基板からレシーバ基板への層の移転により半導体オンインシュレータ型構造を製造するための方法であって、
    a)前記ドナー基板及び前記レシーバ基板の供給のステップと、
    b)移転させるべき前記層の範囲を定める脆化ゾーンの前記ドナー基板内への形成のステップと、
    c)前記レシーバ基板への前記ドナー基板のボンディングのステップであって、移転させるべき前記層に対して前記脆化ゾーンとは反対側の前記ドナー基板の表面がボンディング界面のところにある、ボンディングのステップと、
    d)前記レシーバ基板へと移転させるべき前記層の前記移転を可能にする前記脆化ゾーンに沿った前記ドナー基板の剥離のステップと、
    を含む方法において、
    前記ボンディングのステップの前に、前記ドナー基板及び前記レシーバ基板の周辺部の少なくとも1つの領域内で前記基板同士を互いに遠ざかるように動かすように前記ドナー基板及び/又は前記レシーバ基板の湾曲の制御された変更のステップであって、前記ドナー基板及び/又は前記レシーバ基板の前記ボンディング界面を形成しようとする面又は2つの面が136μm以上の湾曲の大きさ(Bw)を有するように変形されている、制御された変更のステップを含むことを特徴とする、方法。
  2. 前記ドナー基板及び/又は前記レシーバ基板の前記湾曲が、全体的な方式で変更されている、請求項1に記載の方法。
  3. 前記制御された変更のステップが、前記基板の複数の面のうちの少なくとも1つへの追加の層の堆積を含み、前記追加の層は、熱膨張係数が前記基板の材料の熱膨張係数とは異なる材料から作られており、前記追加の層の前記材料が前記基板を変形させることができる制御された機械的な応力を前記基板に課すように選択されている、請求項2に記載の方法。
  4. 前記追加の層の前記堆積が、前記基板の前記2つの面に実行されており、前記第1の面及び第2の面の前記追加の層が、互いに異なる熱膨張係数を有する材料から作られており、前記追加の層の前記材料が、前記基板を変形させることができる制御された機械的な応力を前記基板に課すように選択されている、請求項3に記載の方法。
  5. 前記追加の層の前記堆積が、前記基板の前記2つの面に実行されており、前記第1の面及び前記第2の面に堆積した前記追加の層が、異なる厚さを有しており、厚さの前記違いが、前記基板を変形させることができる制御された機械的な応力を前記基板に課すように選択されている、請求項3又は4に記載の方法。
  6. 複数の前記追加の層の前記堆積に、複数の前記追加の層のうちの少なくとも1つの少なくとも一部の除去が続く、請求項4又は5に記載の方法。
  7. ボンディングの前に、前記レシーバ基板に多結晶シリコン電荷トラッピング層の堆積を含む、請求項1〜6のいずれか一項に記載の方法。
  8. 前記制御された変形のステップが、前記ドナー基板及び/又は前記レシーバ基板の少なくとも一方の表皮の領域の酸化を含み、前記基板を変形させることができる制御された機械的な応力を前記基板に課している、請求項2〜7のいずれか一項に記載の方法。
  9. 前記レシーバ基板が、多結晶シリコン電荷トラッピング層を備え、前記基板の前記酸化が、前記電荷トラッピング層の酸化を含む、請求項7又は8に記載の方法。
  10. 前記追加の層の前記堆積が、反応装置内で化学気相成長により行われている、請求項2〜9のいずれか一項に記載の方法。
  11. 前記ドナー基板及び前記レシーバ基板が、凸状の方式で両者とも変形されている、請求項2〜10のいずれか一項に記載の方法。
  12. 前記ドナー基板及び/又は前記レシーバ基板の前記湾曲が、局所的な方式で変更されている、請求項1に記載の方法。
  13. 前記ドナー基板及び/又は前記レシーバ基板の前記制御された変形のステップが、
    溝(42)が設けられている支持部(40)の表面(41)に対する前記レシーバ基板の位置決めのステップであって、前記ボンディング界面を形成しようとする前記レシーバ基板の前記面が、前記支持部の表面とは反対側である、位置決めのステップと、
    前記ボンディング界面を形成しようとする前記レシーバ基板の前記面に加えられている第2の圧力(P2)よりも低い第1の圧力(P1)の前記溝(42)への加圧のステップと、
    を含み、
    前記レシーバ基板上の前記ドナー基板の前記ボンディング、並びに前記脆化ゾーンに沿った前記ドナー基板の前記剥離が、前記第1の圧力及び第2の圧力を維持しながら実行されている、請求項1〜12のいずれか一項に記載の方法。
  14. 前記ドナー基板及び/又は前記レシーバ基板の前記ボンディング界面を形成しようとする前記面又は前記2つの面が、180μm以上、好ましくは250μm以上の湾曲の大きさ(Bw)を有するように変形されている、請求項1〜13のいずれか一項に記載の方法。
  15. 半導体オンインシュレータ型構造の露出した表面の粗さを減少させるための方法であって、請求項1〜14のいずれか一項に記載の方法による前記構造の前記形成を含み、前記露出した表面が前記脆化ゾーンに沿った前記ドナー基板の剥離の後で得られることを特徴とする、方法。
JP2020536572A 2018-02-12 2019-02-12 層移転により半導体オンインシュレータ型構造を製造するための方法 Active JP7314445B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1851165 2018-02-12
FR1851165A FR3077923B1 (fr) 2018-02-12 2018-02-12 Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
PCT/EP2019/053427 WO2019155081A1 (en) 2018-02-12 2019-02-12 Method for manufacturing a semiconductor on insulator type structure by layer transfer

Publications (2)

Publication Number Publication Date
JP2021513211A true JP2021513211A (ja) 2021-05-20
JP7314445B2 JP7314445B2 (ja) 2023-07-26

Family

ID=62092095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020536572A Active JP7314445B2 (ja) 2018-02-12 2019-02-12 層移転により半導体オンインシュレータ型構造を製造するための方法

Country Status (9)

Country Link
US (1) US11373898B2 (ja)
JP (1) JP7314445B2 (ja)
KR (1) KR20200117986A (ja)
CN (1) CN111386600A (ja)
DE (1) DE112019000754T5 (ja)
FR (1) FR3077923B1 (ja)
SG (1) SG11202004605VA (ja)
TW (1) TWI771565B (ja)
WO (1) WO2019155081A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JP2000348992A (ja) * 1989-12-12 2000-12-15 Sony Corp 半導体基板の製造方法
JP2008547219A (ja) * 2005-06-27 2008-12-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 転位の無い歪んだ結晶を作成するための方法
JP2011249781A (ja) * 2010-04-26 2011-12-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2017538297A (ja) * 2014-11-18 2017-12-21 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
US8241996B2 (en) * 2005-02-28 2012-08-14 Silicon Genesis Corporation Substrate stiffness method and resulting devices for layer transfer process
US7745313B2 (en) * 2008-05-28 2010-06-29 Solexel, Inc. Substrate release methods and apparatuses
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
FR2941302B1 (fr) * 2009-01-19 2011-04-15 Soitec Silicon On Insulator Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".
EP2213415A1 (en) * 2009-01-29 2010-08-04 S.O.I. TEC Silicon Device for polishing the edge of a semiconductor substrate
FR2965398B1 (fr) 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
FR2977073B1 (fr) * 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
FR3045933B1 (fr) * 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature
FR3057396B1 (fr) * 2016-10-10 2018-12-14 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JP2000348992A (ja) * 1989-12-12 2000-12-15 Sony Corp 半導体基板の製造方法
JP2008547219A (ja) * 2005-06-27 2008-12-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 転位の無い歪んだ結晶を作成するための方法
JP2011249781A (ja) * 2010-04-26 2011-12-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2017538297A (ja) * 2014-11-18 2017-12-21 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法

Also Published As

Publication number Publication date
FR3077923B1 (fr) 2021-07-16
US20210050250A1 (en) 2021-02-18
SG11202004605VA (en) 2020-06-29
WO2019155081A1 (en) 2019-08-15
KR20200117986A (ko) 2020-10-14
DE112019000754T5 (de) 2020-10-22
FR3077923A1 (fr) 2019-08-16
TWI771565B (zh) 2022-07-21
JP7314445B2 (ja) 2023-07-26
TW201939667A (zh) 2019-10-01
CN111386600A (zh) 2020-07-07
US11373898B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
TWI590298B (zh) Method of manufacturing a bonded SOI wafer
JP6085371B2 (ja) 半導体デバイス用基板
JP5592387B2 (ja) マイクロエレクトロニクス分野において単結晶膜を形成する方法
JP5185284B2 (ja) 半導体オンインシュレータ構造体を製造する方法
JP4969607B2 (ja) 半導体積層構造体の製造方法
WO2016088466A1 (ja) 複合基板の製造方法及び複合基板
KR20230156078A (ko) 다결정성 세라믹 기판 및 그 제조 방법
TWI357101B (en) Method for producing bonded wafer
US20040161948A1 (en) Method for preparing a semiconductor wafer surface
TWI708873B (zh) 碳化矽基板之表面處理方法
JP2010539696A (ja) 層転写により構造を製造する方法
US7605055B2 (en) Wafer with diamond layer
JP2008021992A (ja) 接合界面安定化のための熱処理
JP2019521510A (ja) 歪みセミコンダクタ・オン・インシュレータ(strained semiconductor−on−insulator)基板の製造方法
KR102327330B1 (ko) Soi웨이퍼의 제조방법
TWI358788B (en) Method for forming a shallow trench isolation
JP2021513211A (ja) 層移転により半導体オンインシュレータ型構造を製造するための方法
WO2005067053A1 (ja) Soiウェーハの作製方法
JP5493345B2 (ja) Soiウェーハの製造方法
CN111509095B (zh) 复合式基板及其制造方法
TW202318662A (zh) 應用多晶碳化矽中間層將單晶碳化矽層移轉到多晶碳化矽載體底材上之方法
KR20110107870A (ko) 전자 공학 분야에서 기판들을 제조하기 위한 마무리 방법
EP1542275A1 (en) A method for improving the quality of a heterostructure
JP2022084662A (ja) 絶縁体上半導体構造の製造方法
JP2012084913A (ja) 半導体積層構造体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230614

R150 Certificate of patent or registration of utility model

Ref document number: 7314445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150