KR20200117986A - 층 전달에 의한 반도체-온-절연체 형 구조의 제조방법 - Google Patents
층 전달에 의한 반도체-온-절연체 형 구조의 제조방법 Download PDFInfo
- Publication number
- KR20200117986A KR20200117986A KR1020207017115A KR20207017115A KR20200117986A KR 20200117986 A KR20200117986 A KR 20200117986A KR 1020207017115 A KR1020207017115 A KR 1020207017115A KR 20207017115 A KR20207017115 A KR 20207017115A KR 20200117986 A KR20200117986 A KR 20200117986A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- donor
- receiving
- donor substrate
- layer
- Prior art date
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims description 44
- 239000000758 substrate Substances 0.000 claims abstract description 314
- 230000003313 weakening effect Effects 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000009466 transformation Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 description 14
- 238000000926 separation method Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000013507 mapping Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
- H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
- H01L21/67781—Batch transfer of wafers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
- B81C2201/115—Roughening a surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 도너 기판의 층을 수용 기판 상에 전달함으로써 반도체-온-절연체(semiconductor on insulator)형 구조를 제조하는 방법에 대한 것으로서,
a) 도너 기판 및 수용 기판을 제공하는 단계,
b) 전달할 층을 한정하는 약화(embrittlement) 구역을 상기 도너 기판에서 형성하는 단계;
c) 상기 도너 기판을 상기 수용 기판에 결합하는 단계 -상기 전달할 층에 대하여 상기 약화 구역의 반대쪽에 있는 상기 도너 기판의 표면이 결합 계면에 있음-;
d) 상기 약화 구역을 따라 상기 도너 기판을 분리하여 상기 수용 기판 상에 상기 전달할 층이 전달되도록 하는 단계;를 포함하며,
상기 결합하는 단계 전에,
상기 도너 기판 및 상기 수용 기판의 주변의 적어도 한 영역에서 상기 도너 기판과 상기 수용 기판이 서로 멀어지도록 상기 도너 기판 및/또는 상기 수용 기판의 곡률에 대한 제어된 변형을 하는 단계 -상기 도너 기판 및/또는 상기 수용 기판의 결합 계면을 형성하도록 의도된 일면 또는 두 개의 면은 136 μm 이상의 곡률 진폭(curvature amplitude)(Bw)을 갖도록 변형됨-;를 포함하는 것을 특징으로 한다.
a) 도너 기판 및 수용 기판을 제공하는 단계,
b) 전달할 층을 한정하는 약화(embrittlement) 구역을 상기 도너 기판에서 형성하는 단계;
c) 상기 도너 기판을 상기 수용 기판에 결합하는 단계 -상기 전달할 층에 대하여 상기 약화 구역의 반대쪽에 있는 상기 도너 기판의 표면이 결합 계면에 있음-;
d) 상기 약화 구역을 따라 상기 도너 기판을 분리하여 상기 수용 기판 상에 상기 전달할 층이 전달되도록 하는 단계;를 포함하며,
상기 결합하는 단계 전에,
상기 도너 기판 및 상기 수용 기판의 주변의 적어도 한 영역에서 상기 도너 기판과 상기 수용 기판이 서로 멀어지도록 상기 도너 기판 및/또는 상기 수용 기판의 곡률에 대한 제어된 변형을 하는 단계 -상기 도너 기판 및/또는 상기 수용 기판의 결합 계면을 형성하도록 의도된 일면 또는 두 개의 면은 136 μm 이상의 곡률 진폭(curvature amplitude)(Bw)을 갖도록 변형됨-;를 포함하는 것을 특징으로 한다.
Description
본 발명은 "도너 기판(donor substrate)"이라 불리는 기판의 층을 "수용 기판(receiver substrate)"이라 불리는 다른 기판 상에 전달(transfer)함으로써 반도체-온-절연체(semiconductor on insulator) 형 구조를 제조하는 것에 관한 것이다.
"반도체 온 인슐레이터(semiconductor on insulator)"(약어 SeOI) 라 불리는 타입의 구조, 특히 반도체 재료가 실리콘 인 경우 "SOI (silicon on insulator)"의 제조는 일반적으로 도너 기판의 층을 수용 기판으로 전달하는 방법에 따라 수행된다.
이러한 유형의 공정에 따르면, 전달될 층을 한정하는 소위 "약화(embrittlement)"구역이 도너 기판에 생성되고, 도너 기판이 수용 기판에 결합된 후, 도너 기판이 약화 구역을 따라 분리되어, 그 층이 수용 기판 상으로 전달 된다.
잘 알려진 층 전달 방법은 Smart Cut™ 방법이며, 여기서 약화 구역은, 전달될 층의 두께에 실질적으로 대응하는 미리 결정된 깊이로 도너 기판에 수소 및/또는 헬륨 원자를 주입함으로써 생성된다.
스마트 컷™ 방법의 예는 도 1에 도시되어 있다. 일반적으로 실리콘으로 제조된 도너 기판(A) 및/또는 수용 기판(B)이 초기에 공급되고(단계 1), 이 기판들을 먼저 산화층 (10)을 얻을 수 있는 두께로 산화시킨다(단계 2). 그 후, 전달될 층(11)을 한정하는 약화 구역이 원자 주입에 의해 도너 기판(A)에 형성된다(단계 3).
기판 A 및 B는 친수성 분자 결합을 허용하도록 의도된 표면 처리를 거친 다음, 처리된 표면을 통해 서로 결합되어(단계 4) 결합 계면을 형성한다. 계면에 존재하는 산화물층(들)10)은 "매립 산화물층(buried oxide layer)"(BOX)이라고 불린다.
약화 구역을 따라 도너 기판을 분리하는 것(단계 5)은 층(11)을 수용 기판(B) 상에 전달할 수 있게 한다. 이 단계는, 파쇄(fracturing) 또는 분할(splitting) 단계라고도 하며, 예를 들어 얻어진 다층 구조의 열 어닐링 동안 수행될 수 있다.
분리의 개시는 약화 구역의 수준에서 미세 균열의 성장을 통해 열적으로 수행된다. 구조의 깊이에 분산된 이러한 미세 균열은, 약화 구역의 평면 전체에 퍼지는 균열 선을 형성하도록 단계적으로 모여서, SOI 구조와 기판 B의 나머지 부분의 분리를 초래한다.
이러한 전달 후, 수용 기판(B)에 결합된 도너 기판(A)의 표면과 반대인 전달된 층(11)의 자유 표면은 상당한 미세 거칠기를 갖는다. 이러한 거칠기는 미세 균열 사이에서 단계적 균열의 전파를 나타낸다. 도 2는 수소 원자 주입 후 열적 어닐링 후에 도너 기판의 실리콘 층(12)의 투과 전자 현미경(TEM)에 의해 촬영된 단면 사진이다. 이 도면은 미세 균열 사이에서 균열의 전파를 나타내는 골절 선(13)을 도시한다. SOI 구조의 분리 및 도너 기판의 나머지는 이 균열 선을 따르고 표면이 상당한 미세 거칠기를 갖는다.
거칠기는 전달된 층 내에 또는 전달된 층 상에 형성된 전자 장치의 성능에 큰 영향을 미친다. 예를 들어, 거칠기가 크면 이 층 내에서 또는 이 층 상에서 제조된 트랜지스터의 임계 전압에서 변동성이 크다.
또한, 거칠기는 최종 SOI 구조에서 레이저 회절에 의해 수행되는 결함의 검사를 방해한다. 실제로, 거칠기 뿐만 아니라 약간의 표면 구멍의 존재는 측정을 방해하거나 심지어 낮은 검사 임계 값으로 SOI 구조의 결함을 검사하는 것을 막는다.
표면을 수리하고 거칠기를 줄이기 위해 SOI 구조를 열적, 기계적 및/또는 화학적 평활화에 의해 마무리 처리하는 것이 일반적이다. 이들 처리는 보다 특히 매끄러운 표면 및 강화된 결합 계면을 갖는, 원하는 SOI 두께를 얻는 것을 목표로 한다.
이러한 처리는 표면 결함을 부분적으로 완화하지만, 일반적으로 최종 SOI 구조의 적용에 필요한 최적의 표면 조건을 달성하지 못한다.
본 발명의 목적은 반도체 층의 구조를 제조하기위한 층 전달 방법을 제공하는 것이며, 이는 전달된 층의 자유 표면의 거칠기를 상당히 감소시킬 수 있다.
본 발명은 더욱 특히 이러한 층 전달 방법을 설계하는 것을 목표로하며, 해당 분리 또는 분할 단계 동안 균열 선의 형성 및 진전을 제어함으로써, 전달 된 층의 자유 표면의 거칠기를 감소시킬 수 있게 한다.
이를 위해, 본 발명은 다음 단계들을 포함하는 도너 기판의 층을 수용 기판 상에 전달함으로써 반도체-온-절연체 구조를 제조하는 방법을 제공한다:
a) 도너 기판 및 수용 기판을 제공하는 단계,
b) 전달할 층을 한정하는 약화 구역을 도너 기판에서 형성하는 단계,
c) 도너 기판을 수용 기판에 결합하는 단계로서, 전달할 층에 대해 약화 구역의 반대쪽에 있는 도너 기판의 표면이 결합 계면에 있고,
d)약화 구역을 따라 도너 기판을 분리하여 수용 기판 상에 층이 전달되도록 하는 단계,
상기 전달 방법은 결합 단계 전에, 도너 기판 및 수용 기판의 주변(periphery)의 적어도 한 영역에서 이들이 서로 멀어지도록 도너 기판 및/또는 수용 기판의 곡률에 대한 제어된 변형을 하는 단계를 포함하는 것을 특징으로 하고, 도너 기판 및/또는 수용 기판의 결합 계면을 형성하도록 의도된 일면 또는 두 개의 면은 136 μm 이상의 곡률 진폭(curvature amplitude) (Bw)을 갖도록 변형된다.
결합하기 전에 미리 결정된 기계적 응력(mechanical stress)을 가함으로써 기판(들)의 곡률을 전체적으로 변형시킨다는 사실은, 기판의 사전 변형 없이 수행된 결합에 비하여, 획득하는 다층 구조에, 결합 동안, 상기 응력에 상응하는 추가의 기계적 에너지를 저장하는 것을 가능하게 한다.
이러한 추가 에너지는 도너 기판의 분리 동안 방출되며, 이는 특히 공지된 임의의 방법, 예를 들어 기계적 응력의 적용 또는 열 처리에 의해 개시 될 수 있고, 미세 균열의 성숙을 용이하게 하고 따라서 균열 선의 형성을 촉진시킨다. 분리 단계의 개시 및 진행이 촉진되어, 공정의 끝에서 전달된 층의 자유 표면의 거칠기가 감소된다.
다른 측면에 따르면, 제안된 방법은 단독으로 또는 기술적으로 가능한 조합에 따라 다음과 같은 다른 특성을 갖는다:
- 제 1 실시 예에 따르면, 도너 기판 및/또는 수용 기판의 곡률은 전체적으로 변형된다;
- 상기 제어된 변형의 단계는 관련 기판의 적어도 하나의 면 상에 추가 층을 증착시키는 단계를 포함하고, 추가 층은 열 팽창 계수가 기판의 물질과는 상이한 물질로 이루어지고, 추가 층의 물질은 기판을 변형시킬 수 있는 제어된 기계적 응력을 기판 상에 부과하도록 선택된다;
- 추가 층의 증착은 기판의 두 면에서 수행되며, 제1 면의 추가 층 및 제2 면의 추가 층은 서로 다른 열팽창 계수를 갖는 재료로 만들어지고, 추가 층들의 재료는 기판을 변형시킬 수 있는 제어된 기계적 응력을 기판 상에 부과하도록 선택된다;
추가 층은 기판의 두 면에 증착되고, 추가 층들은 상이한 두께를 갖는 제1 면 및 제2 면에 증착되며, 상기 두께의 차이는 기판을 변형시킬 수 있는 제어된 기계적 응력을 기판 상에 부과하도록 선택된다;
- 추가 층들의 증착 후에 추가 층들 중 적어도 하나의 적어도 일부가 제거된다;
- 본 방법은, 결합 전에, 수용 기판 상에 다결정 실리콘 전하 트래핑 층을 증착하는 단계를 포함한다;
- 제어된 변형 단계는, 기판을 변형시킬 수 있는 제어된 기계적 응력을 기판 상에 부과하기 위해 도너 기판 및/또는 수용 기판의 적어도 하나의 표면 영역을 산화하는 단계를 포함한다;
- 수용 기판은 다결정 실리콘 전하 트래핑 층을 포함하고, 기판의 산화는 전하 트래핑 층의 산화를 포함한다;
- 추가 층의 증착은 반응기에서의 화학 기상 증착(chemical vapour deposition)에 의해 수행된다;
- 도너 기판과 수용 기판 모두 볼록하게 변형된다;
- 제 2 실시 예에 따르면, 도너 기판 및/또는 수용 기판의 곡률은 국부적으로 변형된다;
- 도너 기판 및/또는 수용 기판의 제어된 변형 단계는 다음 단계들을 포함한다:
ㆍ홈(grooves)이 구비된 지지체의 표면 상에 수용 기판을 위치시키는 단계 -결합 계면을 형성하도록 의도된 수용 기판의 면은 지지체의 표면 반대편에 있음-,
ㆍ결합 계면을 형성하기 위해 수용 기판의 면에 가해지는 제2 압력보다 작은 제1 압력을 홈에서 적용하는 단계,
그리고, 수용 기판에 도너 기판의 결합 및 약화 구역을 따라 도너 기판의 분리는 상기 제 1 및 제 2 압력을 유지하면서 수행됨;
- 도너 기판 및/또는 수용 기판의 결합 인터페이스를 형성하기 위한 일면 또는 두 개의 면은 180μm 이상의 곡률 진폭, 바람직하게는 250 μm이상의 곡률 진폭을 갖도록 변형된다.
본 발명은 또한 상술한 방법에 의한 반도체-온-절연체 타입 구조의 형성을 포함하는 것을 특징으로 하는, 반도체-온-절연체 타입 구조의 노출된 표면(이 표면은 약화 구역을 따라 도너 기판을 분리시킨 후 얻어짐)의 거칠기를 감소시키는 방법에 관한 것이다.
본 발명의 다른 장점 및 특성은 다음과 같은 첨부된 도면을 참조하여 예시적이고 비 제한적인 예로서 주어진하기의 설명을 읽을 때 명확해질 것이다:
- 도 1은 도너 기판으로부터 수용 기판으로 층을 전달함으로써 반도체-온-절연체 타입 구조를 제조하기 위한 Smart Cut ™ 타입 프로세스를 도시 한 도면이다;
- 도 2는 수소 원자 주입 후 열적 어닐링 후에 도너 기판의 실리콘 층의 투과 전자 현미경(TEM)에 의해 생성된 단면 사진이다;
- 도 3a 및 3b는 각각오목하고 볼록한 제어된 전체 곡률을 갖는 도너 기판 또는 수용 기판의 단면도이다.
- 도 4a, 4b, 4c 및 4d는 결합 계면에서의 도너 기판 및 수용 기판의 여러 구성의 개략도이다;
- 도 5는 산화물 층과 전달된 실리콘 층 사이의 폴리실리콘 층을 포함하는 SOI 타입 구조의 일 실시 예에 따른 단면도이다;
- 도 6은 지지대 또는 "척(chuck)"의 사시도이다;
- 도 7은 열 어닐링에 의해 분리 및 열 평활화 후에 얻어진 2 개의 SOI 구조의 표면에서 레이저 회절에 의해 얻어진 헤이즈 매핑(Haze mapping)으로 알려진 거칠기 매핑이다;
- 도 8은 도 7의 2 개의 SOI 구조의 표면에서 레이저의 회절에 의해 얻어진 결함 맵이다;
- 도 9는 상이한 곡률(Bw)에 대하여, 열 어닐링에 의해 분리 및 열 평활화 후에 얻어진 SOI 구조의 표면에서 레이저 회절에 의해 얻어진 헤이즈 매핑(Haze mapping) 이다;
- 도 10은 도 9의 헤이즈 매핑에 대응하여, 곡률의 함수로서 노출된 표면의 거칠기의 진화(evolution)를 나타내는 그래프이다.
- 도 1은 도너 기판으로부터 수용 기판으로 층을 전달함으로써 반도체-온-절연체 타입 구조를 제조하기 위한 Smart Cut ™ 타입 프로세스를 도시 한 도면이다;
- 도 2는 수소 원자 주입 후 열적 어닐링 후에 도너 기판의 실리콘 층의 투과 전자 현미경(TEM)에 의해 생성된 단면 사진이다;
- 도 3a 및 3b는 각각오목하고 볼록한 제어된 전체 곡률을 갖는 도너 기판 또는 수용 기판의 단면도이다.
- 도 4a, 4b, 4c 및 4d는 결합 계면에서의 도너 기판 및 수용 기판의 여러 구성의 개략도이다;
- 도 5는 산화물 층과 전달된 실리콘 층 사이의 폴리실리콘 층을 포함하는 SOI 타입 구조의 일 실시 예에 따른 단면도이다;
- 도 6은 지지대 또는 "척(chuck)"의 사시도이다;
- 도 7은 열 어닐링에 의해 분리 및 열 평활화 후에 얻어진 2 개의 SOI 구조의 표면에서 레이저 회절에 의해 얻어진 헤이즈 매핑(Haze mapping)으로 알려진 거칠기 매핑이다;
- 도 8은 도 7의 2 개의 SOI 구조의 표면에서 레이저의 회절에 의해 얻어진 결함 맵이다;
- 도 9는 상이한 곡률(Bw)에 대하여, 열 어닐링에 의해 분리 및 열 평활화 후에 얻어진 SOI 구조의 표면에서 레이저 회절에 의해 얻어진 헤이즈 매핑(Haze mapping) 이다;
- 도 10은 도 9의 헤이즈 매핑에 대응하여, 곡률의 함수로서 노출된 표면의 거칠기의 진화(evolution)를 나타내는 그래프이다.
제안된 방법은 관심 있는 층을 전달함으로써 SOI 타입 다층 구조를 제조할 수 있게 하며, 이로 인해 관심 있는 층의 자유 표면의 거칠기가 종래에 비하여 감소되는 것을 가능하게 한다. 이 방법은 결합 전에 도너 기판 및/또는 수용 기판의 곡률의 변형을 제어하는 것에 기초한다.
층 전달 방법은 통상적으로 도너 기판에서 전달될 층을 한정하는 약화 구역을 형성하는 것으로 구성된다. Smart Cut ™ 공정에 따르면, 약화 구역은 도너 기판의 결정된 깊이에서 수소 및/또는 헬륨 이온을 주입함으로써 형성된다. 선택된 깊이는 전달될 층의 두께를 결정한다.
결합될 도너 기판 및 수용 기판의 표면은 이후에 이들 표면의 친수성 분자 결합을 허용하도록 적절한 처리를 받는다.
결합 후, 다층 구조는 열 어닐링되고 도너 기판은 약화 구역을 따라 수용 기판으로부터 분리되어, 전달될 층이 수용 기판으로 전달될 수 있게 한다.
제안된 방법에 따르면, 기판을 결합하기 전에, 적어도 그들의 주변 영역에서 기판들을 서로 이격시키도록 기판의 곡률을 변형하기 위해 제어된 응력이 두 기판 중 적어도 하나에 인가된다. 다시 말해, 결합 단계 동안 기판의 주변 영역과 결합하고자 하는 다른 기판의 주변 영역 사이의 거리는 기판(들)의 곡률 변형 후에 더 크다.
곡률은 전체적으로 또는 국부적으로, 오목 또는 볼록한 방향으로 변형될 수 있다.
“전체적으로 변형된 곡률(Curvature modified in a global manner)” 은 오목하거나 볼록한 형상을 취하기 위해 전체적으로 기판의 곡률이 변형되는 것을 의미한다. 기판이 디스크 형태 인 경우, 변형 후 일반적으로 포물선 형상을 갖는다.
"볼록한" 및 "오목한"이라는 용어는 "앞면(front face)"이라 불리는 결합 계면을 형성하도록 의도된 기판의 표면의 곡률과 관련하여 이해된다. 결과적으로, 기판은앞면의 곡률이 볼록한 경우 "볼록한"것으로 지칭되고, 앞면의 곡률이 오목한 경우 "오목한"이라고 지칭된다.
“국부적으로 변형된 곡률(Curvature modified in a local manner)” 은 기판의 오직 하나의 영역(주변의 적어도 하나의 구역을 포함)만이 변형됨을 의미한다.
전체적이든 국부적이든, 곡률의 변화는 기판의 두께의 변화를 초래하지 않는다.
전체적으로 오목 또는 볼록한 곡률을 갖는 기판의 예가 각각 도 3a 및 3b에 도시되어 있다.
도 3a의 기판(20)은 전형적으로 완전히 평평한 평면 기준 지지부(P) 상에 자유롭게 놓이고, 오목하게 변형되어 있다. 앞면(21) (결합 계면을 형성하기 위한 면)은 상면(upper face)이다. 앞면(21) 반대편의 후면(22)은 앞면과 평행하며, 기판(20)은 실질적으로 일정한 두께를 갖는다.
도 3b에 도시된 기판(20)은 볼록하게 변형되었다. 앞면 (21)은 상면이다. 후면(22)은 앞면(21)과 평행하다.
기판의 곡률은 전형적으로 "bow"라 불리우고 Bw로 표시되는 진폭 파라미터 및/또는 "warp"로 불리우고 Wp로 표시되는 워핑 파라미터에 의해 정량화된다.
Bw는 기판의 중앙 평면(Pm)의 중심점(C)(점선으로 도시 됨)과 기판이 놓이는 기준 지지부에 대응하는 기준 평면 (P) 사이의 거리에 대응한다. 도 3a에서, 계산은 기판의 앞면 상의 기준 지지부(P)의 투사(projection)(P1)를 사용하여 수행된다. Bw는 도 3a에서처럼 오목한 곡률의 경우 음수이고, 도 3b에서처럼 볼록한 곡률의 경우 양수이다.
기판은 136 ㎛ 이상의 곡률 진폭 파라미터(Bw)를 갖도록 변형된다. 따라서, 도너 기판의 분리 후 얻어진 SOI 구조의 노출된 표면의 거칠기가 급격히 감소하고 수용 기판 상으로 전달될 층이 전달된다. 노출된 표면은 전달된 층의 표면이다.
이러한 거칠기의 감소는 출원인에 의해 예상된 것보다 크고, 곡률 진폭 파라미터 Bw가 180 μm 이상, 또는 심지어 250 μm 이상이되도록 기판이 변형될 때 더욱 현저해진다.
도 3a 및 3b에서, 뒤틀림(warping) 없이 기판이 변형되기 때문에 Wp는 0이다.
초기 상태의 기판은 파라미터 Bw 및 Wp에 대응하는 특정 곡률을 이미 가질 수 있다. 이 경우, 기판들 중 적어도 하나는 전술 한 것에 따라 변형된다. 그러나, 파열의 위험을 줄이기 위해, 초기 곡률 방향으로 기판을 변형시키는 것이 바람직하다. 따라서, 기판이 특정 오목 곡률을 갖는 경우, 기판은 오목하게 변형될 것이다. 각각, 기판이 특정 볼록 곡률을 갖는 경우, 볼록하게 변형될 것이다.
상기 방법을 구현하기 위해, 적어도 도너 기판 또는 수용 기판의 곡률은, 기판의 적어도 하나의 주변 구역으로부터 서로 멀어 지도록 결합 단계 동안 전체적으로 제어된 방식으로 변형되는 것으로 충분하다. 따라서 변형 동안 기판들 중 하나 또는 다른 기판들에 축적된 에너지는 도너 기판의 분리 동안 주변 구역으로부터 최적의 방식으로 방출된다.
또한, 도너 기판 및 수용 기판은 바람직하게는 자유 결합(free bonding)에 의해 결합된다. 즉, 기판들은 서로 적응하기 위해 결합 후에 공간 형태를 자유롭게 변경할 수 있다. 이러한 형태의 변화는 예를 들어 진폭 파라미터(Bw) 또는 워핑 파라미터(Wp)의 변화로 구성될 수 있다.
예를 들어, 결합 전 진폭 파라미터(Bw)가 30㎛ 인 볼록하게 만곡된 도너 기판은, 초기 상태에서 실질적으로 편평한 15㎛의 진폭 파라미터(Bw)를 가지는 수용 기판에 결합한 후에도 여전히 볼록한 형태일 수 있다.
전체 변형의 경우에 바람직한 조합은 도 4a, 4b, 4c 및 4d를 참조하여 하기에 제시되며, 기판들은 결합을 위해 접촉되기 전에 그 위치에 도시되어 있다.
도 4a를 참조하면, 볼록 곡률이 도너 기판 및 수용 기판 각각에 부과된다. 이러한 제1 구성에서, 2 개의 기판(23, 24)은 그들의 주변 방향으로 그리고 그들의 주변으로 서로 멀어 지도록 변형된다. 주변부에서 기판들 사이의 간격(E2)은 그들의 중심 부분에서의 간격 (E1)보다 훨씬 더 크다. 이 구성은 다른 구성에 비해 증가된 추가 에너지를 갖는 최종 구조를 제공하기 때문에 바람직하며, 이는 전달된 층의 거칠기를 추가로 감소시킨다.
도 4b를 참조하면, 볼록 곡률이 도너 기판 상에 부과되고, 수용 기판은 평면이거나 특정 곡률을 가질 수 있는 초기 상태에 있다. 이 제2 구성에서, 도너 기판은 수용 기판으로부터 주변을 향해 그리고 주변까지 이동하도록 변형된다. 도너 기판의 동일한 진폭 파라미터(Bw)에 대하여 제1 구성의 간격(E2) 보다는 작지만, 주변부에서 기판들 사이의 간격 (E3)은 그들의 중앙 부분의 간격 (E1)보다 크다.
도 4c를 참조하면, 도너 기판 상에 볼록 곡률이 부여되고, 수용 기판 상에 오목 곡률이 부과되고, 도너 기판의 진폭 파라미터(Bw)는 수용 기판의 진폭 파라미터보다 크다. 이 제3 구성에서, 도너 기판과 수용 기판은 모두 동일한 방향으로 변형된다. 도너 기판의 진폭 파라미터(Bw)가 수용 기판의 진폭 파라미터(Bw)보다 크기 때문에, 주변부에서 기판들 사이의 간격(E4) 은 제1 구성의 간격(E2) 및 제2 구성의 간격(E3)보다 작지만 중앙부의 간격 (E1)보다 크다.
도 4d를 참조하면, 볼록 곡률이 수용 기판 상에 부과되고, 도너 기판은 평면이거나 특정 곡률을 가질 수 있는 초기 상태에 있다. 이 제4 구성에서, 수용 기판은 도너 기판으로부터 주변을 향해 그리고 주변까지 이동하도록 변형된다. 수용 기판의 동일한 진폭 파라미터(Bw)에 대하여 제 1 구성의 간격 (E2) 보다 작지만, 주변부에서 기판들 사이의 간격(E5) 은 그들의 중앙 부분의 간격 (E1)보다 더 크다.
제 1 실시 예에 따르면, 기판의 제어된 변형은 기판의 적어도 하나의 면에 추가 층을 고온에서 증착시키는 단계를 포함한다. "고온"은 실온보다 훨씬 높은 온도, 바람직하게는 200 ℃ 초과, 바람직하게는 500 ℃ 초과, 더욱 바람직하게는 800 ℃ 초과의 온도를 의미한다.
추가 층은 기판 재료와 다른 열팽창 계수를 갖는 재료로 만들어진다. 따라서, 증착 후, 온도가 감소 할 때, 추가 층과 기판은 다르게 수축한다. 수축에 의해, 추가 층은 증착면으로부터 기판에 기계적 응력을 가하여, 바람직한 방향, 오목한 방향 또는 볼록한 방향으로 증착이 수행된 표면에 따라 기판의 곡률을 변형시킨다. 기계적 응력의 강도는 추가 층의 특성, 특히 두께 및 구성 재료에 따라 달라진다.
곡률, 즉, 오목 또는 볼록의 변형 방향을 제어하고, 결정된 파라미터(Bw)의 값을 기판에 부과하기 위해, 기판의 재료 및 두께와 관련하여 추가 층의 재료 및 두께를 선택하는 것은 당업자 기술 범위에 있다.
실제로, 기판은 먼저 이러한 목적을 위해 제공된 반응 챔버에 배치되고, 이어서 반응 챔버는 기판 및 증착될 추가 층의 특성의 함수로서 결정된 가열 온도로 가열된다. 이어서, 추가 층이 기판 상에 증착된다. 따라서, 증착 단계의 전부 또는 일부 동안 기판 및 추가 층이 가열된다. 증착 동안 동일한 가열 온도를 유지하거나, 증착 동안 가열 온도를 변화시키는 것이 가능하다.
결과적으로, 반응 챔버의 가열 온도의 조정은 통상적으로 실온, 즉 약 20 ℃로 낮추는 냉각 동안 기판 상에 부과 된 온도 차이를 조절하는 것을 가능하게 한다.
추가 층의 증착은 바람직하게는 반응 챔버에서 CVD (chemical vapour deposition)에 의해 수행된다. CVD 증착은 기판의 층과 비교하여 얇은 두께를 가지는 추가 층의 증착에 특히 적합하다.
이러한 제1 실시 예에 따르면, 기판의 2 개의 대향면 상에 추가 층들이 증착될 수 있다. 이 경우에, 추가 층들 각각은 기판의 재료와 다른 열팽창 계수를 갖는 재료로 만들어진다.
또한, 추가 층들은 동일한 재료 또는 다른 재료로 제조될 수 있다.
추가 층이 동일한 재료로 제조 될 때, 이들은 동일한 열 팽창 계수를 갖는다. 결과적으로, 기판의 곡률을 변형할 수있는 응력을 가하기 위해 서로 다른 두께를 갖도록 주의를 기울일 것이다. 이는 증착 동안 기판의 한 면에 다른 면보다 더 큰 두께의 재료를 비대칭 적으로 증착하거나, 또는 그 대신, 증착 후에 추가 층들 중 적어도 하나의 일부를 해당 표면으로부터 제거함으로써 수행될 수 있다.
추가 층들이 다른 재료로 만들어질 때, 이들은 일반적으로 다른 열팽창 계수를 갖는다. 따라서, 기판의 곡률을 더욱 정확하게 조정하기 위해 동일한 두께의 2 개의 추가 층, 또는 다른 두께의 2 개의 추가 층을 제공할 수 있다. 상기와 유사하게, 두께의 차이는 비대칭 증착 또는 증착 후 추가 층의 적어도 일부의 제거로부터 야기될 수 있다 .
제2 실시 예에 따르면, 기판의 제어된 변형은 기판의 표면 열 산화에 의해 얻어진다. 기판 표면상의 물질의 산화는 기판의 구성 물질을 소비하고 하나 이상의 상응하는 산화물(들)의 형성을 야기한다. 산화물의 형성은 기판 내에서 기계적 응력을 유도하여 기판의 곡률을 변형시킨다.
이 산화 단계는 기판의 하나의 면 또는 두 개의 면에서 수행된다. 이 산화 단계는 바람직하게는 매립 산화물 층(buried oxide layer)의 형성에 해당한다.
기판의 일면 또는 기판 상에 미리 증착된 추가 층의 일면은 제1 실시 예에서 기술 된 바와 같이 산화된다.
기판의 각각의 면의 산화는 주로 구성 재료에 의존한다. 실제로, 상이한 물질로 만들어진 2개의 층은 상이한 속도로 산화될 수 있고, 상이한 산화물 및 상이한 두께를 형성할 수 있다. 이는 기판의 두 면에 상이한 기계적 응력을 가하게 되고, 산화 후 기판이 냉각 될 때 기판의 변형을 초래하게 된다.
각각의 면의 산화층의 두께는 또한 산화 시간에 따라 달라진다. 연장 된 산화는 짧은 산화에 비해 더 큰 층 두께가 산화되도록 한다.
도 5에 도시 된 예시적인 실시 예는 산화물 층(32)과 초기 기판(30) 사이에 폴리 실리콘(다결정 실리콘) 트래핑 층(31)을 갖는 고 저항 실리콘 기판 상에 제조된 SOI 구조에 관한 것이다. 폴리 실리콘의 트래핑 층(31)을 실리콘 기판(30) 상에 증착한 다음 산화시켜 기판의 곡률을 강하게 변형시켰다. 실제로, 고온, 여기서 800 ℃ 내지 1100 ℃의 산화는 기판의 반대 면보다 폴리 실리콘 층에서 더 빠르며, 이는 기판의 두면 사이의 산화물 두께의 큰 차이를 초래한다. 이는 기판의 양면에 상이한 기계적 응력을 가하고, 산화 후 실온으로 될 때 기판의 상당한 변형을 초래한다. 예로서, 0.25 μm 의 폴리 실리콘 층 산화에 대해 직경이 300 mm 인 실리콘 기판의 약 130 μm 내지 140 μm의 곡률이 얻어졌으며, 0.5 μm 의 폴리 실리콘 층 산화에 대해 직경이 300 mm 인 실리콘 기판의 약 240 μm 내지 250 μm의 곡률이 얻어졌다.
제3 실시 예에 따르면, 지지체 또는 "척(chuck)" 덕분에 기계적 응력을 가함으로써 기판이 변형된다.
이러한 지지체는 도 6에 도시되어 있다. 이 지지체(40)는 일면이 지지체의 접촉면(41)과 접촉하는 기판을 수용하도록 구성된다. 지지체에는 접촉 표면에 홈(grooves)(42)이 구비되며, 일반적으로 홈(42)은 이 표면에 균일하게 분포된다. 도 6에 도시 된 지지체의 실시 예에서, 홈은 2 개의 일련의 평행 한 홈으로 연장되며, 상기 일련의 홈은 서로 직각이며 지지체의 전체 접촉면 위로 연장되는 그리드 패턴을 형성한다. 홈에는 진공 인발 수단(vacuum drawing means)이 구비되는데, 이는 진공 펌프와 유체 연결(fluidic connection with)되어 홈에 배열 된 오리피스(orifice)(43)의 형태를 취하는 것이 유리하다.
지지체(40)는 이러한 목적을 위해 제공된 챔버에 배치되고, 기판은 지지체 상에 배치된다. 그런 다음 진공 인발 수단을 사용하여 홈에서 진공을 인발한다. 기판과 지지체 사이에 위치한 구역의 압력(P1)이 감소하여, 챔버의 압력(P1)과 압력(P2) 사이에 압력 차(ΔP)가 생성되어 ΔP = P1 - P2 < 0이된다. 기판의 상이한 구역의 레벨에서 적용된 이러한 압력 차는 기판의 접촉 표면에 대한 기계적 응력을 유도한다. 이러한 응력의 영향으로, 지지체(40)에 대해 지지하는 기판의 일부는 국부적으로 변형된다. 분명히, 압력 차이는 기판의 단일 부분 또는 여러 부분에 적용될 수 있어, 기판의 하나 이상의 주변 구역을 국부적으로 변형 시킬 수 있다.
당업자는 원하는 영역(들)에서 기판을 국부적으로 변형시키도록 지지체(40) 및 진공의 적용을 구성할 수 있다.
최소 ΔP(minimum ΔP) 보다 큰, 높은 ΔP를 얻도록 압력 P1 및 P2를 조정할 수 있다. ΔP > 최소ΔΡ 일 때, 기판은 지지체에 대해 가압되고 고정되며, 이는 소위 "클램핑(clamping)" 효과에 대응한다.
지지체를 사용하여 기판을 변형시키는 이러한 프로세스의 모든 파라미터는 기판에 부과된 모든 국부적 기계적 응력이 전체적인 방식으로 기판의 곡률을 수정하는 것을 목표로 하는 전체적인 기계적 응력을 형성하도록 조정된다. 실험 파라미터는 또한 기판의 파라미터 Bw의 값을 제어하도록 조정된다.
이를 위해, 예를 들어, 지지체의 표면상의 오리피스(43) 또는 홈(42)의 밀도를 지지체의 주변부와 비교하여 중앙부에서 더 많도록 조정할 수 있다. 또한 홈 또는 오리피스의 너비, 또는 대신에 이들의 기판에 대한 방향을 조정할 수도 있다. ΔP 자체의 값은 조정되어야하며, ΔP가 높을수록 기판의 곡률 변화가 더 크다는 것을 이해해야 한다.
이러한 제3 실시 예에 따르면, 원하는 곡률이 얻어 질 때, 압력 P1 및 P2가 유지되고, 선택적으로 미리 변형 된 제2 기판은 변형된 제1 기판에 결합된다. 따라서, 압력 차이(ΔP)를 유지하면서 결합이 수행된다. 결합 웨이브의 전파 동안, 제2 기판은 제1 기판에 의해 부과된 곡률에 적어도 부분적으로 맞게 된다.
제4 실시 예에 따르면, 원자 주입을 구현함으로써, 또는 대신에 기계 연마(polishing)(연삭(grinding))를 실시함으로써 제어된 전체적인 곡률을 생성하기 위해 기판에 기계적 응력을 부과할 수 있다. 당업자는 결정된 곡률을 얻기 위해 이온 주입 또는 연마를 위한 작동 조건을 정의할 수 있다.
예시들
예 1: 2 개의 SOI 구조의 노출된 표면의 결함 및 거칠기 비교
a) 및 b)로 표시된 2 개의 유사한 SOI 구조는 전술한 바와 같이 도너 기판으로부터 수용 기판으로의 층 전달 방법에 따라 제조된다.
구조 a)와 b)는 도너 기판과 수용 기판의 곡률만 다르다:
-
구조 a)의 경우, 결합 전에 도너 기판 및 수용 기판에 제어된 변형이 적용되지 않으며, 기판들은 100 ㎛ 미만의 특정 곡률을 가진다;
-
구조 b)에서, 제어된 변형이 결합 전에 수용 기판에 적용되어, 기판 상에 50 ㎛보다 큰 볼록한 곡률을 부과한다.
상기한 바와 같이 결합은 자유 결합에 의한다.
도 7은 급속한 열적 어닐링(rapid thermal annealing)(약칭 RTA)에 의한 분리 및 열적 평활화 후, SOI 구조 a) 및 b) 각각의 표면에서 레이저 회절에 의해 얻어진 헤이즈 맵을 나타낸다. 사용된 레이저 장치는 KLA TENCOR 회사에서 판매하는 "SURFSCAN SP2" 유형이다.
헤이즈의 매핑은 구조의 표면에 의해 회절된 레이저 신호의 강도, 표면의 거칠기의 특성을 나타낸다.
구조 a)의 표면에서 측정된 헤이즈는 매우 이질적(heterogeneous)이며, 큰 중앙 부분(50) 상에서 및 표면 아래에서 최소 5.67ppm에서, 작은 아크 형태 부분(51) 상에서 최대 14.80ppm으로 진행된다. 즉, 진폭이 14.80 - 5.67 = 9.13 ppm. 이다.
구조 b)의 표면에서 측정된 헤이즈는 분명히 더 균질(homogenous)하며, 작은 하부(52) 상에서 최소 6.63ppm에서 큰 중심 영역 (53) 상에서 약 8.50ppm로, 표면의 상부 주변의 아크 형태 부분(54) 상에서 10.80 ppm까지 진행된다. 즉, 진폭이 10.80 ppm - 6.63 ppm = 4.17 ppm. 이다.
따라서, 구조 b)의 표면에서 측정된 최대 헤이즈 및 헤이즈의 진폭은 구조 a)의 표면의 것보다 상당히 낮다.
따라서, 구조 a)의 표면은 감소된 거칠기를 갖고 구조 a)의 표면과 비교하여보다 균일한 방식으로 분포된다.
도 8은 도 7과 동일한 표면에서 레이저의 회절에 의해 얻어진 결함 맵을 나타낸다. 회절된 레이저 신호가 미리 결정된 임계 강도를 초과할 때 표면 결함이 식별된다. 사용된 레이저 장치는 도 7의 헤이즈 맵핑을 수행하는데 사용된 것과 동일하다.
도 8에서 얻어진 결함의 분포는 도 7의 헤이즈의 분포와 실질적으로 대응한다.
구조 a)의 경우, 결함이 많고 표면의 상부 주변의 아크 형태 부분(55) 상에 대부분 위치하며, 이는 결함의 매우 이질적인 분포를 나타낸다.
구조 b)의 경우, 구조 a)와 비교하여 결함이 적다. 또한, 결함은 전체 표면에 걸쳐 비교적 균질하게 분포된다.
결과적으로, 결합 전에 도너 기판 및 수용 기판 중 적어도 하나의 곡률을 전체적이고 제어된 방식으로 변형한다는 사실은 분리 후 수득된 SOI 구조의 노출된 표면의 거칠기 뿐만 아니라 결함을 감소시킬 수 있었고, 노출된 표면 전체에 결함과 거칠기를 보다 고르게 분포시킨다.
예 2: 곡률(BOW)의 함수에서 SOI 구조의 노출 된 표면의 거칠기의 진화(evolution)
SOI 구조는 전술 한 바와 같이 도너 기판으로부터 수용 기판으로의 층 전달 방법에 따라 제조된다.
결합 전에, 제어된 변형이 구조의 수용 기판에 적용되어, 그 기판에 상이한 곡률 값에 따라 볼록한 곡률이 부과된다. 결합은 자유 결합이다. 수용 기판은 추가 층의 증착, 수용 기판의 표면 영역의 산화에 의해 또는 지지체(척(chuck))에 의한 기계적 응력의 적용에 의해 변형될 수 있다.
도 9는 RT에 의한 분리 및 열 평활화 후 SOI 구조의 표면에서 레이저의 회절에 의해 얻어진 헤이즈 매핑을 나타낸다. 사용된 레이저 장치는 KLA TENCOR 회사에서 판매하는 "SURFSCAN SP2" 유형이다.
SOI 구조의 표면에서 측정된 헤이즈는 곡률이 증가함에 따라 감소한다. 실제로, 곡률이 증가함에 따라 약 5 ppm의 헤이즈를 갖는 구역 (56)이 표면의 대부분을 덮도록 증가한다. 약 10 ppm의 더 높은 헤이즈를 갖는 구역(57)은 공정 동안 기판 핸들링 구역에 대응하고, 따라서 실질적으로 동일한 면적을 유지한다.
따라서, 곡률이 증가함에 따라 SOI 구조의 노출 된 표면의 거칠기가 감소한다. 곡률이 49 μm에 도달 한 다음 89 μm에 도달하면 거칠기가 감소하고, 그리고 나서 곡률이 약 136 μm에 도달 한 다음 181 μm에 도달하면 거칠게 감소한다.
도 10은 도 9의 카토그래피(cartography)에 대응하여 곡률의 함수로서 노출된 표면의 거칠기의 진화를 나타내는 그래프이다. 세로 거칠기(ordinate roughness)는 Rq로 표시되고 옹스트롬(Å)으로 표시된다.
이 그래프는 도 9에서 관찰된 결과, 즉 곡률이 증가함에 따라 거칠기가 감소함을 확인한다. 실제로, 변형이 없는 경우 거칠기의 평균값 (M)은 약 10.6 Å이고, 각각 49 μm 및 89 μm의 곡률에 대해 10.2 Å 및 9.9 Å으로 감소하고, 최종적으로 각각 136 μm 및 181 μm의 곡률의 경우 약 9.4 Å 및 8.8 Å으로 떨어진다.
Claims (15)
- 도너 기판의 층을 수용 기판 상에 전달함으로써 반도체-온-절연체(semiconductor on insulator)형 구조를 제조하는 방법으로서,
a) 도너 기판 및 수용 기판을 제공하는 단계,
b) 전달할 층을 한정하는 약화(embrittlement) 구역을 상기 도너 기판에서 형성하는 단계;
c) 상기 도너 기판을 상기 수용 기판에 결합하는 단계 -상기 전달할 층에 대하여 상기 약화 구역의 반대쪽에 있는 상기 도너 기판의 표면이 결합 계면에 있음-;
d) 상기 약화 구역을 따라 상기 도너 기판을 분리하여 상기 수용 기판 상에 상기 전달할 층이 전달되도록 하는 단계;를 포함하며,
상기 결합하는 단계 전에,
상기 도너 기판 및 상기 수용 기판의 주변의 적어도 한 영역에서 상기 도너 기판과 상기 수용 기판이 서로 멀어지도록 상기 도너 기판 및/또는 상기 수용 기판의 곡률에 대한 제어된 변형을 하는 단계 -상기 도너 기판 및/또는 상기 수용 기판의 결합 계면을 형성하도록 의도된 일면 또는 두 개의 면은 136 μm 이상의 곡률 진폭(curvature amplitude)(Bw)을 갖도록 변형됨-;를 포함하는 것을 특징으로 하는, 방법. - 제1항에 있어서,
상기 도너 기판 및/또는 상기 수용 기판의 곡률이 전체적으로 변형되는, 방법. - 제2항에 있어서,
상기 제어된 변형을 하는 단계는,
기판의 적어도 하나의 면에 추가 층을 증착하는 것을 포함하고,
상기 추가 층은 열팽창 계수가 상기 기판의 재료와 다른 재료로 이루어지고,
상기 추가 층의 재료는 상기 기판을 변형시킬 수 있는 제어된 기계적 응력을 상기 기판 상에 부과하도록 선택되는, 방법. - 제3항에 있어서,
상기 추가 층의 증착은 상기 기판의 양면에서 수행되고, 제1 면 및 제2 면의 추가 층들은 서로 다른 열팽창 계수를 갖는 재료로 만들어지고, 상기 추가 층들의 재료는 기판을 변형시킬 수 있는 제어된 기계적 응력을 기판 상에 부과하도록 선택되는, 방법. - 제3항 또는 제4항에 있어서,
상기 추가 층의 증착은 기판의 양면에서 수행되고, 제1 면 및 제2 면의 추가 층들은 서로 다른 두께를 가지며, 두께의 차이는 기판을 변형시킬 수 있는 제어된 기계적 응력을 기판 상에 부과하도록 선택되는, 방법. - 제4항 또는 제5항에 있어서,
상기 추가 층들의 증착 후에 상기 추가 층들 중 적어도 하나의 적어도 일부를 제거하는, 방법. - 제1항 내지 제6항 중 어느 한 항에 있어서,
결합 전에, 상기 수용 기판 상에 폴리 실리콘 전하 트래핑 층(polycrystalline silicon charge trapping layer)을 증착하는 단계;를 포함하는, 방법. - 제2항 내지 제7항 중 어느 한 항에 있어서,
상기 제어된 변형을 하는 단계는,
기판을 변형시킬 수 있는 제어된 기계적 응력을 기판 상에 부과하도록, 상기 도너 기판 및/또는 상기 수용 기판의 적어도 하나의 표면 영역을 산화하는 단계;를 포함하는, 방법. - 제7항 또는 제8항에 있어서,
상기 수용 기판은 폴리 실리콘 전하 트래핑 층을 포함하고, 기판의 상기 산화는 상기 전하 트래핑 층의 산화를 포함하는, 방법. - 제2항 내지 제9항 중 어느 한 항에 있어서,
상기 추가 층의 증착은 반응기에서의 화학 기상 증착에 의해 수행되는, 방법 - 제2항 내지 제10항 중 어느 한 항에 있어서,
상기 도너 기판 및 상기 수용 기판이 모두 볼록하게 변형되는, 방법. - 제1항에 있어서,
상기 도너 기판 및/또는 상기 수용 기판의 곡률이 국부적으로 변형되는, 방법. - 제1항 내지 제12항 중 어느 한 항에 있어서,
상기 도너 기판 및/또는 상기 수용 기판에 대한 상기 제어된 변형을 하는 단계는,
ㆍ홈(grooves)(42)이 구비된 지지체(40)의 표면(41) 상에 상기 수용 기판을 배치시키는 단계 -상기 결합 계면을 형성하도록 의도되는 상기 수용 기판의 면은 상기 지지체의 표면에 반대쪽임-; 및
ㆍ상기 결합 계면을 형성하도록 의도되는 상기 수용 기판의 면에 적용되는 제2 압력(P2)보다 작은 제1 압력(P1)을 홈(42)에 적용하는 단계;를 포함하며,
상기 도너 기판을 상기 수용 기판에 결합하는 것뿐만 아니라 상기 약화 구역을 따라 상기 도너 기판을 분리하는 것은 상기 제1 압력과 상기 제2 압력을 유지하면서 수행되는, 방법. - 제1항 내지 제13항 중 어느 한 항에 있어서,
상기 도너 기판 및/또는 상기 수용 기판의 결합 계면을 형성하도록 의도된 일면 또는 두 개의 면은 180 μm 이상, 바람직하게는 250 μm 이상의 곡률 진폭(Bw)을 갖도록 변형되는, 방법. - 반도체-온-절연체 형 구조의 노출된 표면의 거칠기를 감소시키는 방법에 있어서,
제1항 내지 제14항 중 어느 한 항에 따른 방법에 의해 상기 구조를 형성하는 단계를 포함하고,
상기 노출된 표면은 상기 약화 구역을 따라 상기 도너 기판을 분리한 후에 얻어진 것을 특징으로하는, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1851165 | 2018-02-12 | ||
| FR1851165A FR3077923B1 (fr) | 2018-02-12 | 2018-02-12 | Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche |
| PCT/EP2019/053427 WO2019155081A1 (en) | 2018-02-12 | 2019-02-12 | Method for manufacturing a semiconductor on insulator type structure by layer transfer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200117986A true KR20200117986A (ko) | 2020-10-14 |
Family
ID=62092095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207017115A KR20200117986A (ko) | 2018-02-12 | 2019-02-12 | 층 전달에 의한 반도체-온-절연체 형 구조의 제조방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US11373898B2 (ko) |
| JP (1) | JP7314445B2 (ko) |
| KR (1) | KR20200117986A (ko) |
| CN (1) | CN111386600A (ko) |
| DE (1) | DE112019000754T5 (ko) |
| FR (1) | FR3077923B1 (ko) |
| SG (1) | SG11202004605VA (ko) |
| TW (1) | TWI771565B (ko) |
| WO (1) | WO2019155081A1 (ko) |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
| JP3239884B2 (ja) * | 1989-12-12 | 2001-12-17 | ソニー株式会社 | 半導体基板の製造方法 |
| CN1132223C (zh) | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
| FR2855908B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
| US9011598B2 (en) * | 2004-06-03 | 2015-04-21 | Soitec | Method for making a composite substrate and composite substrate according to the method |
| US7094666B2 (en) * | 2004-07-29 | 2006-08-22 | Silicon Genesis Corporation | Method and system for fabricating strained layers for the manufacture of integrated circuits |
| US8241996B2 (en) * | 2005-02-28 | 2012-08-14 | Silicon Genesis Corporation | Substrate stiffness method and resulting devices for layer transfer process |
| US7262112B2 (en) | 2005-06-27 | 2007-08-28 | The Regents Of The University Of California | Method for producing dislocation-free strained crystalline films |
| US7745313B2 (en) * | 2008-05-28 | 2010-06-29 | Solexel, Inc. | Substrate release methods and apparatuses |
| FR2919427B1 (fr) * | 2007-07-26 | 2010-12-03 | Soitec Silicon On Insulator | Structure a reservoir de charges. |
| US8101501B2 (en) | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| FR2926674B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable |
| EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
| FR2941302B1 (fr) * | 2009-01-19 | 2011-04-15 | Soitec Silicon On Insulator | Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant". |
| EP2213415A1 (en) * | 2009-01-29 | 2010-08-04 | S.O.I. TEC Silicon | Device for polishing the edge of a semiconductor substrate |
| JP5851113B2 (ja) | 2010-04-26 | 2016-02-03 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| FR2965398B1 (fr) | 2010-09-23 | 2012-10-12 | Soitec Silicon On Insulator | Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay |
| FR2977073B1 (fr) * | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement |
| FR2995444B1 (fr) * | 2012-09-10 | 2016-11-25 | Soitec Silicon On Insulator | Procede de detachement d'une couche |
| EP3221884B1 (en) * | 2014-11-18 | 2022-06-01 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof |
| FR3045933B1 (fr) * | 2015-12-22 | 2018-02-09 | Soitec | Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature |
| FR3057396B1 (fr) * | 2016-10-10 | 2018-12-14 | Soitec | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
| FR3073083B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un feuillet flexible |
-
2018
- 2018-02-12 FR FR1851165A patent/FR3077923B1/fr active Active
-
2019
- 2019-02-12 TW TW108104621A patent/TWI771565B/zh active
- 2019-02-12 KR KR1020207017115A patent/KR20200117986A/ko not_active Application Discontinuation
- 2019-02-12 SG SG11202004605VA patent/SG11202004605VA/en unknown
- 2019-02-12 CN CN201980005951.9A patent/CN111386600A/zh active Pending
- 2019-02-12 JP JP2020536572A patent/JP7314445B2/ja active Active
- 2019-02-12 DE DE112019000754.8T patent/DE112019000754T5/de active Pending
- 2019-02-12 WO PCT/EP2019/053427 patent/WO2019155081A1/en active Application Filing
- 2019-02-12 US US16/969,350 patent/US11373898B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| FR3077923B1 (fr) | 2021-07-16 |
| US20210050250A1 (en) | 2021-02-18 |
| JP2021513211A (ja) | 2021-05-20 |
| SG11202004605VA (en) | 2020-06-29 |
| WO2019155081A1 (en) | 2019-08-15 |
| DE112019000754T5 (de) | 2020-10-22 |
| FR3077923A1 (fr) | 2019-08-16 |
| TWI771565B (zh) | 2022-07-21 |
| JP7314445B2 (ja) | 2023-07-26 |
| TW201939667A (zh) | 2019-10-01 |
| CN111386600A (zh) | 2020-07-07 |
| US11373898B2 (en) | 2022-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100869399B1 (ko) | 반도체 재료들에서 선택된 재료층들로 형성된 다층웨이퍼표면처리방법 | |
| US7221038B2 (en) | Method of fabricating substrates and substrates obtained by this method | |
| US7491966B2 (en) | Semiconductor substrate and process for producing it | |
| US7601613B2 (en) | Manufacturing method of bonded wafer | |
| KR101041015B1 (ko) | 분자 접착에 의한 결합 방법 및 장치 | |
| US7348257B2 (en) | Process for manufacturing wafers of semiconductor material by layer transfer | |
| JP6085371B2 (ja) | 半導体デバイス用基板 | |
| JPH11121377A (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| US6326285B1 (en) | Simultaneous multiple silicon on insulator (SOI) wafer production | |
| JP2019521510A (ja) | 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法 | |
| TWI430339B (zh) | 用於製備一多層結晶結構之方法 | |
| JP4987470B2 (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
| JP3707200B2 (ja) | 半導体基板の製造方法 | |
| KR20200117986A (ko) | 층 전달에 의한 반도체-온-절연체 형 구조의 제조방법 | |
| CN115763255A (zh) | 一种半导体结构的制备方法及半导体结构 | |
| EP1542275A1 (en) | A method for improving the quality of a heterostructure | |
| JP4762547B2 (ja) | 多層構造の製造方法 | |
| KR20110107870A (ko) | 전자 공학 분야에서 기판들을 제조하기 위한 마무리 방법 | |
| WO2019241960A1 (zh) | 复合单晶薄膜 | |
| JP4381416B2 (ja) | 不規則面を通しての注入方法 | |
| TWI628712B (zh) | 絕緣層上覆矽基板及其製造方法 | |
| TWI758942B (zh) | Soi襯底的製造方法 | |
| JP2016519431A (ja) | 複合構造の製造方法 | |
| CN219626640U (zh) | 半导体器件 | |
| TW202347607A (zh) | 用於製作雙重絕緣體上半導體結構之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |