JP2021082827A - 3次元垂直norフラッシュ薄膜トランジスタストリング - Google Patents
3次元垂直norフラッシュ薄膜トランジスタストリング Download PDFInfo
- Publication number
- JP2021082827A JP2021082827A JP2021012587A JP2021012587A JP2021082827A JP 2021082827 A JP2021082827 A JP 2021082827A JP 2021012587 A JP2021012587 A JP 2021012587A JP 2021012587 A JP2021012587 A JP 2021012587A JP 2021082827 A JP2021082827 A JP 2021082827A
- Authority
- JP
- Japan
- Prior art keywords
- memory structure
- conductor
- thin film
- structure according
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
Abstract
Description
本出願は、(i)2015年11月25日に出願された同時係属中の「3次元垂直NORフラッシュ薄膜トランジスタストリング」と題する米国仮特許出願第62/260137号(同時係属米国仮特許出願I)、(ii)2016年7月26日に出願された同時係属中の「垂直制御ゲートを備えた積層水平アクティブストリップに構成されたマルチゲートNORフラッシュ薄膜トランジスタストリング」と題する米国特許出願第15/220375号(同時係属米国特許出願I)、(iii)2016年7月15日に出願された同時係属中の「容量結合型非揮発性薄膜トランジスタストリング」と題する米国仮特許出願第62/363189号(同時係属米国仮特許出願II)、及び
(iv)2016年8月26日に出願された同時係属中の「3次元容量結合型非揮発性薄膜トランジスタストリング」と題する米国特許出願第15/248420号(同時係属米国特許出願II)に関連し、それら優先権の利益を主張する。同時係属米国仮特許出願I、同時係属米国仮特許出願II、同時係属米国特許出願I、及び同時係属米国特許出願IIの開示内容は、参照によってその全内容が本明細書に組み込まれるものとする。
図6に示すように、TFT684及び685は、N+ローカルソース領域655、及びN+ローカルドレインまたはビット線領域654を共有し、両方の領域は、Z方向に沿って細長いピラーをなすように延びる。(N+ローカルソース領域655は図4Aのローカルソース線455に対応し、N+ローカルドレイン領域654は図4Aのローカルビット線454に対応する。)この実施形態では、Pドープされたチャネル領域656L及び656Rは、ローカルソースピラー655とローカルドレインピラー654との間に一対のアクティブストリングを形成し、それらは分離領域640によって互いに分離され、Z方向に沿って延びる。ワード線623p−L(WL31−0)、623p−R(WL31−1)とチャネル領域656L、656Rの外側との間には電荷トラップ層634が形成される。電荷トラップ層634は、例えば、トンネル誘電体(例えば、二酸化シリコン)の薄膜、続いて窒化シリコンのような電荷トラップ材料の薄層または非導電性誘電材料に埋め込まれた導電性ナノドット、または分離されたフローティングゲートからなるトランジスタのゲート誘電体材料であり得、ONO(Oxide−Nitride−Oxide)などのブロッキング誘電体の層または酸化アルミニウムまたは酸化ハフニウムなどの高誘電率膜、またはそのような誘電体の組み合わせがキャップされる(上層をなす)。ソース−ドレイン導電部は、ワード線623p−L及び623p−Rによってそれぞれ制御され、電荷トラップ層634の外側に制御ゲートを形成する。TFT684(TR)をプログラムまたは読み出しするとき、ワード線623p−Lに適切な禁止電圧を維持することによってTFT685(TL)をオフにする。同様に、TFT685(TL)をプログラムまたは読み出しするとき、ワード線623p−Rに適切な禁止電圧を維持することによってTFT684(TR)をオフにする。
図7A、図7B、図7C及び図7Dは、本発明の一実施形態による、マルチゲートNORストリングアレイの製造プロセスで形成される中間構造の断面図である。
ソース電源電圧Vssのための下部グローバルソース線ランディングパッド713(図7B参照)を、またはグローバルビット線電圧Vbl(図示せず)の領域を、またはバックバイアス供給電圧Vbbに接触するためのP+領域706(図7C参照)を底部としている。一部の実施形態では、このエッチングステップの前に、トレンチ795の底部における電荷トラップ材料734のコンタクト開口エッチングの間にトンネル誘電体層732cの垂直表面を保護するために、ポリシリコンの超薄膜(例えば、2〜5nmの厚さ)の堆積を行う。一実施形態では、各グローバルソース線は、垂直NORストリング対の行において交互の位置にのみ接続される。例えば、図5において、奇数番目のアドレスワード線については、電気コンタクト(例えば、コンタクト開口557)がエッチングされて、N+ドープされたローカルソース線(例えば、図5のローカルソース線555)をグローバルソース線513−1に接続する。同様に、偶数番目のアドレスワード線については、電気コンタクトがエッチングされて、垂直NORストリング対の列におけるN+ドープされたローカルソース線をグローバルソース線513−2(図5には図示せず)に接続する。寄生キャパシタC(すなわち、図5のキャパシタ560)を介して仮想Vssを使用する実施形態では、トレンチ795の底部の電荷トラップ層734をエッチングするステップをスキップすることができる。
垂直NORストリングのTFTは並列に接続されているので、本発明の全ての実施形態において、アクティブ列(垂直NORストリング対が形成されたアクティブな列を含む)内の全てのTFTは、好ましくは、共有ローカルソース線と共有ローカルビット線(例えば、図4Cに示すローカルビット線454及びローカルソース線455)との間の読み出し動作中のリーク電流を抑制するように、エンハンスメントモードにあるべき、すなわち、各TFTが正のゲート−ソース間閾値電圧を持つべきである。エンハンスメントモードTFTは、約1VのネイティブTFT閾値電圧を目標とする、典型的には1×1016〜1×1017/cm3の濃度のホウ素でチャネル領域(例えば、図7CのPチャネル領域756)をドーピングすることによって達成される。このようなTFTでは、アクティブ列の垂直NORストリング対の非選択ワード線は全て0Vに保持される。代替的には、読み出し動作は、共有ローカルN+ドレイン線(例えば、図4Cのローカルソース線455)上の電圧を約1.5Vに上昇させ、共有ローカルN+ドレイン線(例えば、ローカルビット線454)を約2Vに保ち、選択されていない全てのローカルワード線を0Vに保持する。このような構成は、ワード線をソースに対して−1.5Vに設定することと等価であり、それによって、例えばTFTがわずかに過剰消去された場合に生じる、わずかに空乏モードの閾値電圧のTFTによるリーク電流を抑制する。
各ワード線は、そのローカル垂直N+ソース線ピラーとの交差部において、キャパシタを形成する(例えば、図6Aのキャパシタ660を参照)。このようなキャパシタの典型的なの容量は、例えば、1×1018F(ファラド)である。垂直NORストリングの両方の垂直NORストリングに全てのキャパシタを含めると、全体的な分布容量Cは約1×1016ファラッドになり、この容量は、読み出しサイクル(典型的にプリチャージ動作の直後に1マイクロ秒未満で完了する)中にローカルソース線がプリチャージされたソース電圧(Vss)を保存するのに十分である。ビット線アクセス選択トランジスタ411及びプリチャージTFT470による充電時間は数ナノ秒程度であり、この充電時間は読み出しレイテンシに顕著には加わらない。直列接続された多数のTFTが導通することが必要とされるNANDストリングの読み出し動作とは異なり、垂直NORストリングにおけるTFTからの読み出しは、読み出し動作が垂直NORストリングにおけるTFTのうちの1つのみの導通しか伴わない。
これは、垂直NORストリングの仮想電源電圧が独立しており、チップの接地電源に接続されていないためである。
アドレス指定されたTFTのプログラミングは、選択されたワード線(例えば、ワード線423p−R)とアクティブチャネル領域(例えば、図4Aのボディ領域456のアクティブチャネル領域)との間に高いプログラミング電圧が印加されたときの、TFTのチャネル領域(例えば、図4bで430Lとして示すチャネル領域)から電荷トラップ層(例えば、電荷トラップ層434)への電子のトンネリング(直接トンネリングまたはファウラー・ノルドハイム・トンネリング)によって達成され得る。トンネリングは非常に効率的であり、TFTをプログラムするのに必要な電流は殆どないため、低電力消費で数万個のTFTの並列プログラミングを達成することができる。トンネリングによるプログラミングは、例えば、20V、100マイクロ秒のパルスを必要とすることがある。好ましくは、プログラミングは、約14Vで始まり、約20Vの高さになる一連のより短い持続時間の段階的な電圧パルスによって実施される。段階的な電圧パルスを用いることで、TFTの電気的ストレスが低減し、意図したプログラムされた閾値電圧のオーバーシュートが回避される。
マルチゲート垂直NORストリングアレイの各ローカルソース線に固有の寄生容量Cのために、マルチゲート垂直NORストリングアレイの全てのローカルソース線は、高電圧パルスシーケンスを適用する前に、全ての垂直NORストリングに対して、(例えば、グローバルビット線GBL1及びビット線アクセス選択トランジスタ411及びプリチャージトランジスタ470を介して)瞬間的に印加される0V(プログラム用)または10V(禁止用)を有することができる。この手順は、平面毎にワード線平面をアドレス指定することによって実行することができる。アドレス指定されたワード線平面の各々に対して、他のワード線平面上の全てのワード線を0Vに保持しながら、そのアドレス指定されたワード線平面上の多くのまたは全てのワード線にプログラミングパルスシーケンスを印加して、アドレス指定された平面上に多数のTFTを並列にプログラムし、次いで個々の読み出しベリファイが行うことができ、更に必要に応じて、適切にプログラムされたTFTのローカルソース線をプログラミング禁止電圧にリセットすることができる。このアプローチは、プログラミング時間は比較的長い(すなわち、約100マイクロ秒)が、アドレス指定されたワード線平面を共有する全てのローカルソース線キャパシタをプリチャージまたは読み出しベリファイすることは1000倍以上高速なので、大きな有利な効果をもたらす。したがって、各ワード線平面に可能な限り多くのTFTを並列にプログラムすることが妥当である。この加速されたプログラミング機能は、シングルビットプログラミングよりもかなり遅いMLCプログラミングで更に大きな有利な効果をもたらす。
いくつかの電荷トラップ材料では、トラップされた電荷の逆トンネリングによって消去動作が実行され、この消去動作はむしろ遅くなり得るものであり、時には数十ミリ秒の20Vまたはそれ以上のパルスを必要とする。したがって、消去動作は、垂直NORストリングアレイレベル(「ブロック消去」)で実施することができ、バックグラウンドで実行されることが多い。典型的な垂直NORストリングアレイは64のワード線平面を有し、各ワード線平面は例えば16384×16384のTFTを制御し、合計約17億のTFTを有する。したがって、1テラビットチップは、各TFTに2ビットのデータが格納されている場合、そのような垂直NORアレイ配列を約30個含むことができる。いくつかの実施形態では、ブロック消去は、0Vでブロック内の全てのワード線を保持しつつ、垂直NORストリング(例えば、図4Cのボディ接続456及び図5のコンタクト556)において全てのTFTによって共有されるPチャネルに約20Vを印加することによって実行することができる。消去パルスの持続時間は、ブロック内の大部分のTFTが僅かなエンハンスメントモードの閾値電圧、すなわち0Vと1Vとの間で消去されるようにしなければならない。いくつかのTFTは、オーバーシュートして空乏モード(すなわち、わずかに負の閾値電圧)に消去される。消去コマンドの一部として、過剰消去されたTFTを、消去パルスの終了後にわずかなエンハンスメントモードの閾値電圧に戻すために、ソフトプログラミングが必要とされることがある。エンハンスメントモードにプログラムすることができない空乏モードTFTのうちの1つを含むことがある垂直NORストリングは、スペアのストリングによって置き換えるべく不使用にする必要がある可能性がある。
垂直NORストリングでの使用に適したいくつかの電荷トラップ材料(例えば、酸化物−窒化物−酸化物すなわち「ONO」)は、典型的には、何年ものオーダーの長期のデータ保持時間を有するが、比較的耐久性が低い(すなわち、典型的には1万サイクル以下のオーダーの回数の書き込み消去サイクルの後、性能が劣化する)。しかし、いくつかの実施形態では、保持時間は非常に短期間であるが、非常に向上した耐久性(例えば数分または数時間程度の保持時間、数千万回の書き込み消去サイクルが可能な耐久性)をもって電荷を蓄積する電荷トラップ材料を選択することができる。例えば、図7Cの実施形態では、典型的には6〜8nmのSiO2層のトンネル誘電体層732cは、約2nmまで薄くすることが可能で、または別の誘電体材料(例えば、SiN)に置き換えることが可能である。はるかに薄い誘電体層により、電荷トラップ層への直接トンネリングによって電子を導入するのに、(より高い電圧を必要とするファウラー・ノルドハイム・トンネリングとは異なる)適度な電圧の使用が可能となり、この場合、電子は数分から数時間または数日間トラップされる。電荷トラップ層732bは、窒化シリコン、薄い誘電体膜に分散された導電性ナノドット、または分離された薄いフローティングゲートを含む他の電荷トラップ膜の組み合わせとすることができる。ブロッキング層732aは、二酸化ケイ素、酸化アルミニウム、酸化ハフニウム、窒化ケイ素、高誘電率誘電体、またはそれらの任意の組み合わせとすることができる。ブロッキング層732aは、電荷トラップ層732b内の電子が制御ゲートワード線に逃げることを阻止する。トラップされた電子は、最終的に、超薄トンネル誘電体層の破損の結果として、または逆方向の直接トンネリングによって、アクティブ領域730Rに漏れ出ることになる。電荷トラップ材料の他の組み合わせを使用することもできるが、組み合わせると、耐久性は高くなるものの、失われた電荷を補充するために定期的な書き込みまたは読み出しリフレッシュ動作を必要とする低保持の「半揮発性」ストレージTFTになる。本発明の垂直NORストリングは、比較的高速の読み出しアクセス(すなわち、低レイテンシ)を有するので、現時点では、それをダイナミックランダムアクセスメモリ(DRAM)の使用を必要とするいくつかの用途で使用することができる。本発明の垂直方向NORストリングは、3次元スタックに組み込むことができないDRAMより消費電力がはるかに小さく、DRAMが数ミリ秒ごとリフレッシュを必要とするのに対してリフレッシュサイクルは数分または数時間ごとに約1回だけの実行で済むので、DRAMよりもビット当たりのコストがはるかに低くなるという顕著な利点を有する。本発明の3次元半揮発性ストレージTFTは、電荷トラップ材料のための適切な材料(例えば、上述のもの)を選択し、プログラム/読み出し/プログラム禁止/消去条件を適切に適合させ、定期的なデータのリフレッシュを組み込むことによって達成される。
本発明の別の実施形態では、垂直NORストリングは、当業者に知られている2次元NROM/ミラービットトランジスタで使用されるチャネルホットエレクトロン注入法を使用してプログラムすることができる。一例として図4Aの実施形態を使用すると、チャネルホットエレクトロン注入のプログラミング条件は、制御ゲート(すなわちワード線423p)で8V、ローカルソース線455で0V、ローカルドレイン線454で5Vとすることができる。1ビットを表す電荷は、ローカルビット線454との接合部に隣接する(ボディ領域456の)チャネル領域の一端の電荷蓄積層に蓄積される。ローカルソース線455及びローカルビット線454の極性を反転させることによって、第2のビットを表す電荷がプログラムされ、ローカルソース線455との接合部の隣のチャネル領域456の反対側の端部の電荷蓄積層に記憶される。両方のビットを読み出すためには、当業者には知られるように、プログラミングの逆の順序での読み出しを必要とする。チャネルホットエレクトロンプログラミングは、直接トンネリングまたはファウラー・ノルドハイム・トンネリングによるプログラミングよりもはるかに効率が悪いため、トンネリングで可能な超並列プログラミングに適していない。しかし、各TFTは2倍のビット密度を持ち、アーカイブメモリなどの用途においては魅力的である。NROM TFTの消去は、トラップされた電子の電荷を中和するためのバンド間トンネリング誘起ホットホール注入を利用する従来のNROM消去メカニズムを用いる、すなわちワード線に−5V、ローカルソース線455に0V、ローカルビット線454に5Vを供給することによって達成することができる。あるいは、NROM TFTは、0Vのワード線を有するボディ領域456に高い正の基板電圧Vbbを印加することによって消去することができる。チャネルホットエレクトロン注入プログラムに伴う高いプログラミング電流のため、垂直NROM TFTストリングの全ての実施形態は、図3A及び図6Cの実施形態のように、ハードワイヤードローカルソース線及びローカルビット線を使用しなければならない。
Claims (75)
- メモリ構造であって、
ゲート端子、第1のドレインまたはソース端子、及び第2のドレインまたはソース端子を有する不揮発性ストレージトランジスタであって、そこに記憶されたデータを表す可変閾値電圧を有する、該不揮発性ストレージトランジスタと、
前記ゲート端子に接続され、読み出し動作中に制御電圧を供給するワード線と、
前記第1のドレインまたはソース端子をデータ検出回路に接続するビット線と、
前記第2のドレインまたはソース端子に接続されたソース線であって、読み出し動作中に前記第2のドレインまたはソース端子と前記ゲート端子との間の少なくとも所定の電圧差を維持するのに十分な容量を提供する、該ソース線とを備えることを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
前記読み出し動作の前に前記容量を所定の電圧に充電するためのプリチャージトランジスタを更に備えることを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
前記読み出し動作中、前記制御電圧と所定の電圧差との和が前記可変閾値電圧を超えると、前記制御電圧によって前記不揮発性ストレージトランジスタが容量を放電させることを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
前記容量は、前記ソース線の寄生容量によって提供されることを特徴とするメモリ構造。 - メモリ構造であって、
実質的に平坦な表面を有し、メモリ回路をサポートするための回路が形成された半導体基板と、
前記半導体基板の上に形成された半導体材料の複数のアクティブ列であって、各アクティブ列は、前記半導体基板の平坦な表面に直交する第1の方向に沿って延在し、かつ第1の高濃度ドープ領域、第2の高濃度ドープ領域、及び前記第1の高濃度ドープ領域及び前記第2の高濃度ドープ領域の両方に隣接する1つ以上の低濃度ドープ領域を含み、前記アクティブ列は、第2の方向に沿って延在する複数行のアクティブ列と、第3の方向に沿って延在する複数行のアクティブ列とを有する2次元アレイに配置され、前記第2の方向及び前記第3の方向は、前記半導体基板の前記平坦な表面に平行である、該複数のアクティブ列と、
各前記アクティブ列における1つ以上の表面上に設けられた電荷トラップ材料と、
複数のスタックをなす前記アクティブ列同士の間に設けられた複数の導体であって、前記複数のスタックの各々は、前記第3の方向に沿って長手方向に延び、前記アクティブ列、前記電荷トラップ材料及び前記複数の導体は、全体で複数の可変閾値薄膜トランジスタを形成し、前記可変閾値薄膜トランジスタの各々は、前記導体のなかの関連する1つの導体と、アクティブ列の1つの前記低濃度ドープ領域の部分と、前記低濃度ドープ領域の前記部分と前記導体との間の電荷トラップ材料と、第1の高濃度ドープ領域及び第2の高濃度ドープ領域とを含む、該導体とを備えることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
(i)前記第1の高濃度ドープ領域がビット線を形成し、前記可変閾値薄膜トランジスタの第1のドレイン端子またはソース端子として機能し、前記ビット線は前記第1のドレイン端子またはソース端子を前記半導体基板内の回路に接続し、(ii)前記関連する導体がワード線を提供し、読み出し動作中に前記可変閾値薄膜トランジスタに制御電圧を供給するためのゲート端子として機能し、(iii)前記第2の高濃度ドープ領域はソース線を形成し、前記可変閾値薄膜トランジスタの第2のドレイン端子またはソース端子として機能し、前記ソース線は、読み出し動作中に前記第2のドレイン端子またはソース端子とゲート端子との間の少なくとも所定の電圧差を維持するのに十分な容量を有することを特徴とするメモリ構造。 - 請求項6に記載のメモリ構造であって、
前記読み出し動作の前に前記容量を所定の電圧に充電するためのプリチャージトランジスタを更に備えることを特徴とするメモリ構造。 - 請求項6に記載のメモリ構造であって、
前記読み出し動作中、前記制御電圧と所定の電圧差との和が前記可変閾値薄膜トランジスタの可変閾値電圧を超えると、前記制御電圧によって前記可変閾値薄膜トランジスタが容量を放電させることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
前記半導体材料は、ポリシリコンを含むことを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
前記アクティブ列は、絶縁誘電体材料またはエアギャップによって互いに分離されることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
あるスタック内の前記複数の導体は、絶縁誘電材体料またはエアギャップによって互いに絶縁されていることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
前記可変閾値薄膜トランジスタの各々に隣接する前記導体は、前記可変閾値薄膜トランジスタの制御ゲートとして機能することを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
各アクティブ列に関連する前記可変閾値薄膜トランジスタは、1つ以上のNOR薄膜トランジスタストリングに並列に構成されることを特徴とするメモリ構造。 - 請求項13に記載のメモリ構造であって、
各アクティブ列の前記第1の高濃度ドープ領域及び第2の高濃度ドープ領域は、それぞれ、対応するアクティブ列に関連する前記可変閾値薄膜トランジスタ用の共通のローカルソース線及び共通のローカルドレインまたは共通のローカルビット線として機能し、前記低濃度ドープ領域は、前記NOR薄膜トランジスタストリングを含む前記可変閾値薄膜トランジスタの個々のチャネルとして機能することを特徴とするメモリ構造。 - 請求項14に記載のメモリ構造であって、
全ての前記可変閾値薄膜トランジスタが非導通のとき、前記ローカルソース線がフロート状態になり、前記ローカルソース線は、前記アクティブ列の前記可変閾値薄膜トランジスタに仮想電圧源を提供する寄生容量を有することを特徴とするメモリ構造。 - 請求項15に記載のメモリ構造であって、
前記寄生容量が、前記ローカルソース線に容量的に結合された追加の1以上のダミーワード線を設けることによって更に高められていることを特徴とするメモリ構造。 - 請求項15に記載のメモリ構造であって、
前記アクティブ列の1つ以上の可変閾値薄膜トランジスタが、前記寄生容量を所定の電圧に充電する専用のプリチャージトランジスタとして機能すること特徴とするメモリ構造。 - 請求項15に記載のメモリ構造であって、
メモリ回路をサポートするための前記回路は、前記可変閾値薄膜トランジスタの1つに選択的に接続されて、読み出し動作中に前記可変閾値薄膜トランジスタが導通することに起因する電圧降下を検出するための電圧降下検出器を含むことを特徴とするメモリ構造。 - 請求項15に記載のメモリ構造であって、
前記導体は、前記半導体基板の前記平坦な表面にそれぞれ実質的に平行な複数の平面に配置され、プログラミング中に、各アクティブ列の前記ローカルビット線は、プログラミング電圧またはプログラミング禁止電圧に選択的に充電され、その後、プログラミングゲート電圧が選択された平面の導体に印加され、前記選択された平面にない導体は非プログラミングゲート電圧に保持されるように構成されることを特徴とするメモリ構造。 - 請求項19に記載のメモリ構造であって、
プログラミング中、各アクティブ列の前記ローカルビット線は、多状態薄膜トランジスタの複数の閾値電圧を表す複数のプログラミング電圧の1つ、またはプログラミング禁止電圧に選択的に充電され、その後、プログラミングゲート電圧が、選択された平面の前記導体に印加されて、前記複数の閾値電圧を並列にプログラミングし、それらの所定の閾値電圧に達するように読み出されたそれらの薄膜トランジスタのさらなるプログラミングを禁止するように構成されることを特徴とするメモリ構造。 - 請求項15に記載のメモリ構造であって、
前記仮想電圧源を所定の電圧に設定するために、前記アクティブ列のローカルソース線をプリチャージした後、前記可変閾値薄膜トランジスタのプログラミングまたは読み出しが複数のアクティブ列で並列に進行するように構成されることを特徴とするメモリ構造。 - 請求項21に記載のメモリ構造であって、
前記可変閾値薄膜トランジスタのプログラミングまたは読み出し中に、前記仮想電圧源は、導電状態の前記可変閾値薄膜トランジスタに電流を供給し、それにより電流を同時に引き出して共通電圧源を形成することを回避するように構成されることを特徴とするメモリ構造。 - 請求項14に記載のメモリ構造であって、
グローバルソース線を更に備え、各グローバルソース線は、前記第2の方向に沿って延びる導体を含み、前記グローバルソース線は、各アクティブ列の前記共通のローカルソース線を前記半導体基板内の供給回路に選択的に相互接続することを特徴とするメモリ構造。 - 請求項23に記載のメモリ構造であって、
前記グローバルソース線は、前記半導体基板の前記平坦な表面と前記アクティブ列のアレイとの間に提供されることを特徴とするメモリ構造。 - 請求項23に記載のメモリ構造であって、
電荷は、チャネルホットエレクトロン注入プログラミング手法を用いて前記電荷トラップ材料に蓄積されることを特徴とするメモリ構造。 - 請求項25に記載のメモリ構造であって、
データビットは、前記ローカルビット線の近傍の各個別チャネルの一部に隣接し、前記ローカルソース線の近傍の各個別チャネルの一部に隣接する前記電荷トラップ材料に格納されることを特徴とするメモリ構造。 - 請求項14に記載のメモリ構造であって、
前記第2の方向に沿って延びる導体を含むグローバルビット線を更に備え、
前記グローバルビット線は、各アクティブ列の前記共通のローカルビット線を半導体基板内の供給回路またはセンス回路に選択的に相互接続することを特徴とするメモリ構造。 - 請求項27に記載のメモリ構造であって、
前記グローバルビット線は、前記半導体基板の前記平坦な表面と前記アクティブ列のアレイとの間に設けられることを特徴とするメモリ構造。 - 請求項27に記載のメモリ構造であって、
前記グローバルビット線は、前記アクティブ列のアレイの上に設けられることを特徴とするメモリ構造。 - 請求項29に記載のメモリ構造であって、
各ローカルビット線を前記グローバルビット線の1つに接続するアクセス選択トランジスタを更に含むことを特徴とするメモリ構造。 - 請求項23に記載のメモリ構造であって、
各ローカルソース線を前記グローバルソース線の1つに接続するアクセス選択トランジスタを更に備えることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
各アクティブ列の前記可変閾値薄膜トランジスタは第1のNORストリング及び第2のNORストリングに編成され、各アクティブ列の前記低濃度ドープ領域は第1のチャネル領域及び第2のチャネル領域を含み、前記第1のNORストリングにおける前記可変閾値薄膜トランジスタの前記低濃度ドープ領域のいくつかの部分は前記第1のチャネル領域から形成され、前記第2のNORストリングにおける前記可変閾値薄膜トランジスタの前記低濃度ドープ領域のいくつかの部分は、前記第2のチャネル領域から形成されることを特徴とするメモリ構造。 - 請求項32に記載のメモリ構造であって、
前記第2の方向に沿って延びる導体を含むグローバルビット線を更に備え、
前記第2の方向に沿って延びる前記アクティブ列の各行には、前記グローバルビット線のうち第1のグローバルビット線と第2のグローバルビット線とが用いられ、前記第1のグローバルビット線は、前記複数行のアクティブ列内の1つおきのアクティブ列のローカルビット線に接続し、前記第2のグローバルビット線は、前記第1のグローバルビット線に接続されていない複数行のアクティブ列の前記ローカルビット線に接続することを特徴とするメモリ構造。 - 請求項33に記載のメモリ構造であって、
前記複数行のアクティブ列における隣接するアクティブ列は、共通ワード線としての前記導体の1つを共有することを特徴とするメモリ構造。 - 請求項34に記載のメモリ構造であって、
前記共通ワード線は、前記隣接するアクティブ列のうちの一方のアクティブ列の前記第1のNORストリングの薄膜トランジスタ、及び前記隣接するアクティブ列のうちの他方のアクティブ列の前記第2のNORストリングの薄膜トランジスタに対して用いられることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
前記導体は、前記半導体基板の前記平坦な表面にそれぞれ実質的に平行な複数の平面に配置され、
各導体は、アクティブ列の隣接する行の間に位置する延長部分を有し、
前記延長部分は、前記第2の方向に沿って延在し、同一平面上の隣接する前記導体の前記延長部分間の距離は前記電荷トラップ材料の2倍未満であることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
前記第2の方向に沿って延在する前記複数行のアクティブ列は、分離ギャップによって互いに分離されていることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
薄膜トランジスタの、前記導体、前記電荷トラップ材料及びチャネルとして機能する前記低濃度ドープ領域は、所定の曲率で湾曲していることを特徴とするメモリ構造。 - 請求項38に記載のメモリ構造であって、
前記所定の曲率は、前記所定の曲率で湾曲が実質的に存在しない場合と比較して、プログラム中に前記可変閾値薄膜トランジスタのチャネルとして機能する前記低濃度ドープ領域から前記電荷トラップ材料への電子のトンネリングがより効率的になり、消去中にワード線の導体から前記電荷トラップ材料への電子のトンネリングは効率が低下するように選択されることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
各可変閾値薄膜トランジスタはそれぞれ1ビット以上のデータを記憶することを特徴とするメモリ構造。 - 請求項40に記載のメモリ構造であって、
各可変閾値薄膜トランジスタ内に記憶されたデータは、その可変閾値薄膜トランジスタの閾値電圧によって表されることを特徴とするメモリ構造。 - 請求項41に記載のメモリ構造であって、
プログラム可能な基準電圧を表す閾値電圧を各々が有する複数の基準薄膜トランジスタを更に備えることを特徴とするメモリ構造。 - 請求項42に記載のメモリ構造であって、
前記可変閾値薄膜トランジスタ内の閾値電圧と、前記複数のプログラム可能な基準薄膜トランジスタのそれぞれの閾値電圧と比較することによって、前記記憶されたデータを検出することを特徴とするメモリ構造。 - 請求項42に記載のメモリ構造であって、
前記半導体基板内のサポートするための回路が、前記可変閾値薄膜トランジスタにおける放電率と、前記プログラム可能な基準薄膜トランジスタの放電率とを比較することを特徴とするメモリ構造。 - 請求項44に記載のメモリ構造であって、
前記プログラム可能な基準薄膜トランジスタは、1つ以上のマルチゲート垂直NORストリングアレイの各々において、1つ以上の基準垂直NORストリングに設けられることを特徴とするメモリ構造。 - 請求項45に記載のメモリ構造であって、
前記プログラム可能な基準薄膜トランジスタは、比較される前記可変閾値薄膜トランジスタと同じマルチゲート垂直NORストリングアレイ内に配置されることを特徴とするメモリ構造。 - 請求項44に記載のメモリ構造であって、
前記記憶されたデータはアナログデータ値であることを特徴とするメモリ構造。 - 請求項47に記載のメモリ構造であって、
前記アナログデータ値は、プログラムされた閾値電圧の連続した状態の1つを表し、前記記憶されたデータは、前記可変閾値薄膜トランジスタの放電率から導出されることを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
前記電荷トラップ材料は、ブロッキング層、ストレージ層及びトンネル誘電体層を含むことを特徴とするメモリ構造。 - 請求項49に記載のメモリ構造であって、
前記ブロッキング層は、酸化アルミニウム、酸化ハフニウム、二酸化ケイ素、窒化ケイ素またはそれらの組み合わせの1つ以上の膜を含むことを特徴とするメモリ構造。 - 請求項49に記載のメモリ構造であって、
前記ストレージ層は、窒化シリコン、シリコンリッチな酸窒化物、誘電体膜に埋め込まれた導電性ナノドット、分離されたフローティングゲート、またはそれらの組み合わせの1つ以上の膜を含むことを特徴とするメモリ構造。 - 請求項49に記載のメモリ構造であって、
前記トンネル誘電体層は、二酸化シリコン膜、または酸化シリコン−窒化シリコン−酸化シリコン(「ONO」)三重層を含むことを特徴とするメモリ構造。 - 請求項5に記載のメモリ構造であって、
前記電荷トラップ材料は、各薄膜トランジスタが1分を超えるデータ保持時間及び10万サイクルを超える書き込み消去耐久性を有するように選択されることを特徴とするメモリ構造。 - 請求項49に記載のメモリ構造であって、
前記トンネル誘電体層は、前記ストレージ層の中への実質的に直接的なトンネリングを可能にし、前記ストレージ層からの直接的なトンネリングを可能にするのに十分な薄さであることを特徴とするメモリ構造。 - 請求項54に記載のメモリ構造であって、
1つ以上の薄膜トランジスタに記憶されたデータは、前記データ保持時間より短い時間間隔以内にリフレッシュされることを特徴とするメモリ構造。 - メモリ構造を作製するための方法であって、
半導体基板の中及び上にメモリ回路をサポートするための回路を形成するステップであって、前記半導体基板は平坦な表面を有する。該回路を形成するステップと、
前記半導体基板の前記平坦な表面上に第1の絶縁層を設けるステップと、
前記第1の絶縁層に、前記半導体基板の中及び上の前記回路に電気的に接続するためのコンタクトを設けるステップであって、前記コンタクトは、前記第1の絶縁層を貫通して第1の方向に延び、前記第1の方向は前記半導体基板の前記平坦な表面と実質的に直交している、該コンタクトを設けるステップと、
複数の導体スタックを形成するステップであって、各導体は、長手方向に、前記半導体基板の前記平坦な表面に平行な第2の方向に実質的に延び、前記導体は、介在する絶縁層によって互いに絶縁されており、前記複数の導体スタックは複数のトレンチによって互いに分離されており、前記複数のトレンチは、前記第2の方向に沿った行と、前記半導体基板の前記平坦な表面に平行な第3の方向に沿った行とを有するアレイ状に、前記第1に方向に沿って前記第1の絶縁層に達するように画定される、該複数の導体スタックを形成するステップと、
前記複数のトレンチの側壁上に電荷トラップ材料の電荷トラップ層を堆積するステップと、
前記電荷トラップ層の表面上に低濃度にドープされたポリシリコンを堆積するステップと、
前記複数のトレンチを高速エッチング誘電体層で充填するステップと、
前記第1の絶縁層に達するシャフトを形成するために、前記高速エッチング誘電体層をフォトリソグラフィーパターニング及び異方性エッチングするステップと、
前記シャフトの側壁上に高濃度にドープされたポリシリコン層を設けるステップと、
前記導体スタックの頂部から前記高濃度にドープされたポリシリコンを除去し、前記導体スタックの上に第2の絶縁層を設けるステップとを含むことを特徴とする方法。 - 請求項56に記載の方法であって、
前記高濃度にドープされたポリシリコン層は、実質的に前記シャフトを充填するように設けられることを特徴とする方法。 - 請求項56に記載の方法であって、
前記導体は、低抵抗材料の群から選択された材料を含み、前記低抵抗材料の群は、タングステンまたは他の屈折性金属、N+ドープされたポリシリコン、P+ドープされたポリシリコン、ニッケルシリサイド、コバルトシリサイド、及びタングステンまたは他のシリサイド及び高濃度にドープされたポリシリコンのシリサイド及びサリサイド、及びそれらの組み合わせからなる群から選択されることを特徴とする方法。 - 請求項56に記載の方法であって、
前記低濃度にドープされたポリシリコンは第1の導電型であり、前記高濃度にドープされたポリシリコンは前記第1の導電型と反対の導電型であることを特徴とする方法。 - 請求項56に記載の方法であって、
前記複数の導体スタックを形成するステップは、
複数の導体層を形成するステップであって、各導体層は、前記半導体基板の前記平坦な表面に実質的に平行であり前記導体層同士は、介在する絶縁層によって互いに絶縁されている、該複数の導体層を形成するステップと、
複数のトレンチを形成するために、前記導体及び介在する前記絶縁層のフォトリソグラフィーパターニング及び異方性エッチングを行うステップとを含むことを特徴とする方法。 - 請求項60に記載の方法であって、
前記複数の導体層の各連続する導体層は、その直前の導体層よりも前記第3の方向に沿って延びる距離がより小さいことを特徴とする方法。 - 請求項60に記載の方法であって、
前記導体層の全てが形成された後、各導体層を前記半導体基板の前記回路に接続するために、予め形成された介在する絶縁層を貫通してバイアホールをエッチングすることを特徴とする方法。 - 請求項60に記載の方法であって、
前記導体をパターニングして前記第3の方向に沿って長手方向に延びる導電性ストリップを形成し、前記導電性ストリップの長さに沿った所定の位置において同じ導体層から形成された隣接する導体ストリップ間の距離は、前記電荷トラップ層の2倍未満であることを特徴とする方法。 - 請求項60に記載の方法であって、
前記導体層は、前記第3の方向に沿って長手方向に延びる導体ストリップを形成するようにパターニングされ、各導体ストリップの所定の部分が所定の凹曲面の曲率半径を有することを特徴とする方法。 - 請求項56に記載の方法であって、
前記複数の導体スタックを形成するステップは、
前記介在する絶縁層として複数の絶縁層を設けるステップであって、前記介在する絶縁層同士は、介在する犠牲層によって互いに分離される、該複数の絶縁層を設けるステップと、
前記複数の絶縁層の間に形成された前記犠牲層を除去して、前記絶縁層の間にキャビティを形成するステップと、
前記キャビティに高導電性の導体を充填するステップとを含むことを特徴とする方法。 - 請求項65に記載の方法であって、
前記電荷トラップ層が前記複数のトレンチの側壁上に堆積された後に、前記キャビティ及び前記導体が形成され、前記低濃度にドープされたポリシリコンが前記電荷トラップ層の表面上に堆積されることを特徴とする方法。 - 請求項65に記載の方法であって、
前記絶縁層は二酸化シリコンであり、前記犠牲層は、前記絶縁層及び前記電荷トラップ層に対して高い選択性を有する窒化シリコンまたは他の高速エッチング材料であることを特徴とする方法。 - 請求項56に記載の方法であって、
前記第1の絶縁層の上に相互接続導体層を堆積し、フォトリソグラフィーによりパターニングし、エッチングするステップを更に含むことを特徴とする方法。 - 請求項68に記載の方法であって、
前記相互接続導体層と前記高濃度にドープされたポリシリコンとの間にアクティブ材料を供給して、前記相互接続導体層と前記高濃度にドープされたポリシリコンを接続するアクセストランジスタを形成するステップを更に含むことを特徴とする方法。 - 請求項56に記載の方法であって、
前記電荷トラップ材料は、ブロッキング層、ストレージ層及びトンネル誘電体層を含むことを特徴とする方法。 - 請求項70に記載の方法であって、
前記ブロッキング層は、酸化アルミニウム、酸化ハフニウム、二酸化ケイ素、窒化ケイ素またはそれらの組み合わせの1つ以上の膜を含むことを特徴とする方法。 - 請求項70に記載の方法であって、
前記ストレージ層は、窒化シリコン、シリコンリッチな酸窒化物、誘電体膜に埋め込まれた導電性ナノドット、分離されたフローティングゲート、またはそれらの組み合わせの1つ以上の膜を含むことを特徴とする方法。 - 請求項70に記載の方法であって、
前記トンネル誘電体層は、二酸化シリコン膜、または酸化シリコン−窒化シリコン−酸化シリコン(「ONO」)三重層を含むことを特徴とする方法。 - 請求項70に記載の方法であって、
前記ブロッキング層、前記ストレージ層及び前記トンネル誘電体層は、それぞれ15nm以下、10nm以下、及び10nm以下の厚さを有することを特徴とする方法。 - 請求項70に記載の方法であって、
前記トンネル誘電体層は、4nm以下の厚さを有するシリコン酸化膜またはシリコン窒化膜を含むことを特徴とする方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022121900A JP2022163107A (ja) | 2015-11-25 | 2022-07-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562260137P | 2015-11-25 | 2015-11-25 | |
US62/260,137 | 2015-11-25 | ||
US201662363189P | 2016-07-15 | 2016-07-15 | |
US62/363,189 | 2016-07-15 | ||
US15/220,375 | 2016-07-26 | ||
US15/220,375 US9892800B2 (en) | 2015-09-30 | 2016-07-26 | Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates |
US15/248,420 | 2016-08-26 | ||
US15/248,420 US10121553B2 (en) | 2015-09-30 | 2016-08-26 | Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018527740A Division JP6867387B2 (ja) | 2015-11-25 | 2016-11-04 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022121900A Division JP2022163107A (ja) | 2015-11-25 | 2022-07-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021082827A true JP2021082827A (ja) | 2021-05-27 |
JP7117406B2 JP7117406B2 (ja) | 2022-08-12 |
Family
ID=58763450
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018527740A Active JP6867387B2 (ja) | 2015-11-25 | 2016-11-04 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
JP2021012587A Active JP7117406B2 (ja) | 2015-11-25 | 2021-01-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
JP2022121900A Pending JP2022163107A (ja) | 2015-11-25 | 2022-07-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018527740A Active JP6867387B2 (ja) | 2015-11-25 | 2016-11-04 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022121900A Pending JP2022163107A (ja) | 2015-11-25 | 2022-07-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Country Status (4)
Country | Link |
---|---|
EP (2) | EP3381036B1 (ja) |
JP (3) | JP6867387B2 (ja) |
CN (2) | CN115019859B (ja) |
WO (1) | WO2017091338A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023057995A (ja) * | 2021-10-12 | 2023-04-24 | 旺宏電子股▲ふん▼有限公司 | 階段状接点構成を備えた3次元回路構造 |
JP2023176087A (ja) * | 2022-05-31 | 2023-12-13 | 株式会社フローディア | 不揮発性メモリセル及び不揮発性半導体記憶装置 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10608008B2 (en) * | 2017-06-20 | 2020-03-31 | Sunrise Memory Corporation | 3-dimensional nor strings with segmented shared source regions |
CN107527919A (zh) | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
US10777566B2 (en) | 2017-11-10 | 2020-09-15 | Macronix International Co., Ltd. | 3D array arranged for memory and in-memory sum-of-products operations |
US10672484B2 (en) * | 2017-11-17 | 2020-06-02 | Sunrise Memory Corporation | Sensing in floating source string NOR architecture |
US10957392B2 (en) | 2018-01-17 | 2021-03-23 | Macronix International Co., Ltd. | 2D and 3D sum-of-products array for neuromorphic computing system |
US10719296B2 (en) | 2018-01-17 | 2020-07-21 | Macronix International Co., Ltd. | Sum-of-products accelerator array |
KR102626137B1 (ko) * | 2018-02-02 | 2024-01-18 | 선라이즈 메모리 코포레이션 | 3-차원 수직 nor 플래시 박막 트랜지스터 스트링들 |
KR102631939B1 (ko) * | 2018-02-07 | 2024-02-02 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
US10242737B1 (en) | 2018-02-13 | 2019-03-26 | Macronix International Co., Ltd. | Device structure for neuromorphic computing system |
US10635398B2 (en) | 2018-03-15 | 2020-04-28 | Macronix International Co., Ltd. | Voltage sensing type of matrix multiplication method for neuromorphic computing system |
US11138497B2 (en) | 2018-07-17 | 2021-10-05 | Macronix International Co., Ltd | In-memory computing devices for neural networks |
US10664746B2 (en) | 2018-07-17 | 2020-05-26 | Macronix International Co., Ltd. | Neural network system |
US11636325B2 (en) | 2018-10-24 | 2023-04-25 | Macronix International Co., Ltd. | In-memory data pooling for machine learning |
US11562229B2 (en) | 2018-11-30 | 2023-01-24 | Macronix International Co., Ltd. | Convolution accelerator using in-memory computation |
US10672469B1 (en) | 2018-11-30 | 2020-06-02 | Macronix International Co., Ltd. | In-memory convolution for machine learning |
US11934480B2 (en) | 2018-12-18 | 2024-03-19 | Macronix International Co., Ltd. | NAND block architecture for in-memory multiply-and-accumulate operations |
KR20200078048A (ko) * | 2018-12-21 | 2020-07-01 | 에스케이하이닉스 주식회사 | 적층된 셀 트랜지스터들을 포함하는 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의 동작 방법 |
KR102134089B1 (ko) * | 2019-01-02 | 2020-07-14 | 부산대학교 산학협력단 | 곡면 채널을 갖는 3 차원 적층 nor 플래시 메모리와 그의 제조 방법 및 동작 방법 |
CN113424319A (zh) * | 2019-02-11 | 2021-09-21 | 日升存储公司 | 垂直薄膜晶体管以及作为用于三维存储器阵列的位线连接器的应用 |
US11119674B2 (en) | 2019-02-19 | 2021-09-14 | Macronix International Co., Ltd. | Memory devices and methods for operating the same |
US10783963B1 (en) | 2019-03-08 | 2020-09-22 | Macronix International Co., Ltd. | In-memory computation device with inter-page and intra-page data circuits |
US11132176B2 (en) | 2019-03-20 | 2021-09-28 | Macronix International Co., Ltd. | Non-volatile computing method in flash memory |
KR102210326B1 (ko) * | 2019-05-14 | 2021-02-01 | 삼성전자주식회사 | U자 형태의 BICs 구조가 적용된 3차원 플래시 메모리 및 그 동작 방법 |
CN113728434A (zh) | 2019-04-22 | 2021-11-30 | 三星电子株式会社 | 三维闪存及其操作方法 |
US10910393B2 (en) | 2019-04-25 | 2021-02-02 | Macronix International Co., Ltd. | 3D NOR memory having vertical source and drain structures |
KR20220010027A (ko) * | 2019-06-28 | 2022-01-25 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 증가된 저장 밀도를 갖는 3차원 플래시 메모리 디바이스 |
US11367734B2 (en) * | 2020-02-04 | 2022-06-21 | Globalfoundries U.S. Inc. | Charge trap memory devices |
US11574929B2 (en) * | 2020-05-28 | 2023-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D ferroelectric memory |
DE102020132926A1 (de) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | 3d ferroelektrischer speicher |
US11653500B2 (en) | 2020-06-25 | 2023-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array contact structures |
US11600520B2 (en) * | 2020-06-26 | 2023-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Air gaps in memory array structures |
US11640974B2 (en) * | 2020-06-30 | 2023-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array isolation structures |
US11744080B2 (en) * | 2020-07-23 | 2023-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional memory device with word lines extending through sub-arrays, semiconductor device including the same and method for manufacturing the same |
US11716856B2 (en) | 2021-03-05 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional memory device and method |
US11710519B2 (en) | 2021-07-06 | 2023-07-25 | Macronix International Co., Ltd. | High density memory with reference memory using grouped cells and corresponding operations |
US20230009065A1 (en) * | 2021-07-06 | 2023-01-12 | Macronix International Co., Ltd. | High density memory with reference cell and corresponding operations |
CN113658909B (zh) * | 2021-08-12 | 2023-10-27 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
CN115130422B (zh) * | 2022-05-24 | 2023-10-17 | 清华大学 | 标准单元的自动构建方法及装置、终端和存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10199300A (ja) * | 1996-09-30 | 1998-07-31 | Sgs Thomson Microelettronica Spa | 不揮発性メモリセルのマルチレベル・プログラミングをチェックする方法及び回路並びにデバイス |
US5789776A (en) * | 1995-09-22 | 1998-08-04 | Nvx Corporation | Single poly memory cell and array |
JP2010251572A (ja) * | 2009-04-16 | 2010-11-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20120085603A (ko) * | 2011-01-24 | 2012-08-01 | 김진선 | 3차원 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3851317A (en) * | 1973-05-04 | 1974-11-26 | Ibm | Double density non-volatile memory array |
JPS6273489A (ja) * | 1985-09-25 | 1987-04-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
JP2967745B2 (ja) * | 1997-02-06 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000243972A (ja) * | 1999-02-24 | 2000-09-08 | Toyota Central Res & Dev Lab Inc | 薄膜半導体装置 |
US6621725B2 (en) * | 2000-08-17 | 2003-09-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device with floating storage bulk region and method of manufacturing the same |
US7233522B2 (en) * | 2002-12-31 | 2007-06-19 | Sandisk 3D Llc | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same |
US7005350B2 (en) | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
US7180782B2 (en) * | 2005-06-10 | 2007-02-20 | Macronix International Co., Ltd. | Read source line compensation in a non-volatile memory |
US7426128B2 (en) * | 2005-07-11 | 2008-09-16 | Sandisk 3D Llc | Switchable resistive memory with opposite polarity write pulses |
US7528425B2 (en) * | 2005-07-29 | 2009-05-05 | Infineon Technologies Ag | Semiconductor memory with charge-trapping stack arrangement |
US7612411B2 (en) | 2005-08-03 | 2009-11-03 | Walker Andrew J | Dual-gate device and method |
US7898857B2 (en) * | 2008-03-20 | 2011-03-01 | Micron Technology, Inc. | Memory structure having volatile and non-volatile memory portions |
US8004899B2 (en) * | 2009-03-05 | 2011-08-23 | Macronix International Co., Ltd. | Memory array and method of operating a memory |
US8861273B2 (en) * | 2009-04-21 | 2014-10-14 | Macronix International Co., Ltd. | Bandgap engineered charge trapping memory in two-transistor nor architecture |
CN104600074A (zh) * | 2009-11-06 | 2015-05-06 | 株式会社半导体能源研究所 | 半导体装置 |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
KR101660432B1 (ko) | 2010-06-07 | 2016-09-27 | 삼성전자 주식회사 | 수직 구조의 반도체 메모리 소자 |
CN102456745B (zh) * | 2010-10-22 | 2013-09-04 | 北京大学 | 一种快闪存储器及其制备方法和操作方法 |
TWI497496B (zh) * | 2011-01-19 | 2015-08-21 | Macronix Int Co Ltd | 三維記憶體陣列架構 |
US8630114B2 (en) * | 2011-01-19 | 2014-01-14 | Macronix International Co., Ltd. | Memory architecture of 3D NOR array |
GB201111916D0 (en) * | 2011-07-12 | 2011-08-24 | Cambridge Silicon Radio Ltd | Single poly non-volatile memory cells |
JP5254413B2 (ja) * | 2011-09-22 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8878278B2 (en) | 2012-03-21 | 2014-11-04 | Sandisk Technologies Inc. | Compact three dimensional vertical NAND and method of making thereof |
US8988937B2 (en) * | 2012-10-24 | 2015-03-24 | Sandisk Technologies Inc. | Pre-charge during programming for 3D memory using gate-induced drain leakage |
US9105310B2 (en) * | 2013-02-05 | 2015-08-11 | Qualcomm Incorporated | System and method of programming a memory cell |
WO2015066794A1 (en) * | 2013-11-08 | 2015-05-14 | Conversant Intellectual Property Management Inc. | A three-dimensional nonvolatile memory cell structure with upper body connection |
US10014317B2 (en) | 2014-09-23 | 2018-07-03 | Haibing Peng | Three-dimensional non-volatile NOR-type flash memory |
-
2016
- 2016-11-04 EP EP16869049.3A patent/EP3381036B1/en active Active
- 2016-11-04 CN CN202210518136.6A patent/CN115019859B/zh active Active
- 2016-11-04 JP JP2018527740A patent/JP6867387B2/ja active Active
- 2016-11-04 WO PCT/US2016/060457 patent/WO2017091338A1/en active Application Filing
- 2016-11-04 EP EP21185374.2A patent/EP3913631A1/en active Pending
- 2016-11-04 CN CN201680068774.5A patent/CN108701475B/zh active Active
-
2021
- 2021-01-29 JP JP2021012587A patent/JP7117406B2/ja active Active
-
2022
- 2022-07-29 JP JP2022121900A patent/JP2022163107A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789776A (en) * | 1995-09-22 | 1998-08-04 | Nvx Corporation | Single poly memory cell and array |
JPH10199300A (ja) * | 1996-09-30 | 1998-07-31 | Sgs Thomson Microelettronica Spa | 不揮発性メモリセルのマルチレベル・プログラミングをチェックする方法及び回路並びにデバイス |
JP2010251572A (ja) * | 2009-04-16 | 2010-11-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20120085603A (ko) * | 2011-01-24 | 2012-08-01 | 김진선 | 3차원 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023057995A (ja) * | 2021-10-12 | 2023-04-24 | 旺宏電子股▲ふん▼有限公司 | 階段状接点構成を備えた3次元回路構造 |
JP2023176087A (ja) * | 2022-05-31 | 2023-12-13 | 株式会社フローディア | 不揮発性メモリセル及び不揮発性半導体記憶装置 |
JP7450283B2 (ja) | 2022-05-31 | 2024-03-15 | 株式会社フローディア | 不揮発性メモリセル及び不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115019859B (zh) | 2023-10-31 |
EP3913631A1 (en) | 2021-11-24 |
EP3381036B1 (en) | 2021-07-21 |
EP3381036A1 (en) | 2018-10-03 |
CN115019859A (zh) | 2022-09-06 |
JP7117406B2 (ja) | 2022-08-12 |
EP3381036A4 (en) | 2019-11-20 |
JP2019504479A (ja) | 2019-02-14 |
CN108701475A (zh) | 2018-10-23 |
CN108701475B (zh) | 2022-04-26 |
WO2017091338A1 (en) | 2017-06-01 |
JP2022163107A (ja) | 2022-10-25 |
JP6867387B2 (ja) | 2021-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7117406B2 (ja) | 3次元垂直norフラッシュ薄膜トランジスタストリング | |
US11749344B2 (en) | Three-dimensional vertical nor flash thin-film transistor strings | |
US11758727B2 (en) | Three-dimensional vertical nor flash thin-film transistor strings | |
US10381378B1 (en) | Three-dimensional vertical NOR flash thin-film transistor strings | |
JP7141462B2 (ja) | 3次元垂直norフラッシュ薄膜トランジスタストリング | |
US20230368843A1 (en) | Three-dimensional vertical nor flash thin film transistor strings |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7117406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |