JP2022163107A - 3次元垂直norフラッシュ薄膜トランジスタストリング - Google Patents
3次元垂直norフラッシュ薄膜トランジスタストリング Download PDFInfo
- Publication number
- JP2022163107A JP2022163107A JP2022121900A JP2022121900A JP2022163107A JP 2022163107 A JP2022163107 A JP 2022163107A JP 2022121900 A JP2022121900 A JP 2022121900A JP 2022121900 A JP2022121900 A JP 2022121900A JP 2022163107 A JP2022163107 A JP 2022163107A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- memory structure
- string
- conductor
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 35
- 230000015654 memory Effects 0.000 claims abstract description 117
- 239000004020 conductor Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 34
- 238000003860 storage Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 21
- 230000005641 tunneling Effects 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 229910021334 nickel silicide Inorganic materials 0.000 claims 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims 1
- 230000002829 reductive effect Effects 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 230000003071 parasitic effect Effects 0.000 description 19
- 238000002955 isolation Methods 0.000 description 17
- 238000003491 array Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 210000000746 body region Anatomy 0.000 description 8
- 239000002784 hot electron Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 7
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102100025960 Glutaminase kidney isoform, mitochondrial Human genes 0.000 description 1
- 102100025961 Glutaminase liver isoform, mitochondrial Human genes 0.000 description 1
- 101000856990 Homo sapiens Glutaminase kidney isoform, mitochondrial Proteins 0.000 description 1
- 101000856993 Homo sapiens Glutaminase liver isoform, mitochondrial Proteins 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 201000006747 infectious mononucleosis Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000019353 potassium silicate Nutrition 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
Description
本出願は、(i)2015年11月25日に出願された同時係属中の「3次元垂直NORフラッシュ薄膜トランジスタストリング」と題する米国仮特許出願第62/260137号(同時係属米国仮特許出願I)、(ii)2016年7月26日に出願された同時係属中の「垂直制御ゲートを備えた積層水平アクティブストリップに構成されたマルチゲートNORフラッシュ薄膜トランジスタストリング」と題する米国特許出願第15/220375号(同時係属米国特許出願I)、(iii)2016年7月15日に出願された同時係属中の「容量結合型非揮発性薄膜トランジスタストリング」と題する米国仮特許出願第62/363189号(同時係属米国仮特許出願II)、及び
(iv)2016年8月26日に出願された同時係属中の「3次元容量結合型非揮発性薄膜トランジスタストリング」と題する米国特許出願第15/248420号(同時係属米国特許出願II)に関連し、それら優先権の利益を主張する。同時係属米国仮特許出願I、同時係属米国仮特許出願II、同時係属米国特許出願I、及び同時係属米国特許出願IIの開示内容は、参照によってその全内容が本明細書に組み込まれるものとする。
図6に示すように、TFT684及び685は、N+ローカルソース領域655、及びN+ローカルドレインまたはビット線領域654を共有し、両方の領域は、Z方向に沿って細長いピラーをなすように延びる。(N+ローカルソース領域655は図4Aのローカルソース線455に対応し、N+ローカルドレイン領域654は図4Aのローカルビット線454に対応する。)この実施形態では、Pドープされたチャネル領域656L及び656Rは、ローカルソースピラー655とローカルドレインピラー654との間に一対のアクティブストリングを形成し、それらは分離領域640によって互いに分離され、Z方向に沿って延びる。ワード線623p-L(WL31-0)、623p-R(WL31-1)とチャネル領域656L、656Rの外側との間には電荷トラップ層634が形成される。電荷トラップ層634は、例えば、トンネル誘電体(例えば、二酸化シリコン)の薄膜、続いて窒化シリコンのような電荷トラップ材料の薄層または非導電性誘電材料に埋め込まれた導電性ナノドット、または分離されたフローティングゲートからなるトランジスタのゲート誘電体材料であり得、ONO(Oxide-Nitride-Oxide)などのブロッキング誘電体の層または酸化アルミニウムまたは酸化ハフニウムなどの高誘電率膜、またはそのような誘電体の組み合わせがキャップされる(上層をなす)。ソース-ドレイン導電部は、ワード線623p-L及び623p-Rによってそれぞれ制御され、電荷トラップ層634の外側に制御ゲートを形成する。TFT684(TR)をプログラムまたは読み出しするとき、ワード線623p-Lに適切な禁止電圧を維持することによってTFT685(TL)をオフにする。同様に、TFT685(TL)をプログラムまたは読み出しするとき、ワード線623p-Rに適切な禁止電圧を維持することによってTFT684(TR)をオフにする。
図7A、図7B、図7C及び図7Dは、本発明の一実施形態による、マルチゲートNORストリングアレイの製造プロセスで形成される中間構造の断面図である。
ソース電源電圧Vssのための下部グローバルソース線ランディングパッド713(図7B参照)を、またはグローバルビット線電圧Vbl(図示せず)の領域を、またはバックバイアス供給電圧Vbbに接触するためのP+領域706(図7C参照)を底部としている。一部の実施形態では、このエッチングステップの前に、トレンチ795の底部における電荷トラップ材料734のコンタクト開口エッチングの間にトンネル誘電体層732cの垂直表面を保護するために、ポリシリコンの超薄膜(例えば、2~5nmの厚さ)の堆積を行う。一実施形態では、各グローバルソース線は、垂直NORストリング対の行において交互の位置にのみ接続される。例えば、図5において、奇数番目のアドレスワード線については、電気コンタクト(例えば、コンタクト開口557)がエッチングされて、N+ドープされたローカルソース線(例えば、図5のローカルソース線555)をグローバルソース線513-1に接続する。同様に、偶数番目のアドレスワード線については、電気コンタクトがエッチングされて、垂直NORストリング対の列におけるN+ドープされたローカルソース線をグローバルソース線513-2(図5には図示せず)に接続する。寄生キャパシタC(すなわち、図5のキャパシタ560)を介して仮想Vssを使用する実施形態では、トレンチ795の底部の電荷トラップ層734をエッチングするステップをスキップすることができる。
垂直NORストリングのTFTは並列に接続されているので、本発明の全ての実施形態において、アクティブ列(垂直NORストリング対が形成されたアクティブな列を含む)内の全てのTFTは、好ましくは、共有ローカルソース線と共有ローカルビット線(例えば、図4Cに示すローカルビット線454及びローカルソース線455)との間の読み出し動作中のリーク電流を抑制するように、エンハンスメントモードにあるべき、すなわち、各TFTが正のゲート-ソース間閾値電圧を持つべきである。エンハンスメントモードTFTは、約1VのネイティブTFT閾値電圧を目標とする、典型的には1×1016~1×1017/cm3の濃度のホウ素でチャネル領域(例えば、図7CのPチャネル領域756)をドーピングすることによって達成される。このようなTFTでは、アクティブ列の垂直NORストリング対の非選択ワード線は全て0Vに保持される。代替的には、読み出し動作は、共有ローカルN+ドレイン線(例えば、図4Cのローカルソース線455)上の電圧を約1.5Vに上昇させ、共有ローカルN+ドレイン線(例えば、ローカルビット線454)を約2Vに保ち、選択されていない全てのローカルワード線を0Vに保持する。このような構成は、ワード線をソースに対して-1.5Vに設定することと等価であり、それによって、例えばTFTがわずかに過剰消去された場合に生じる、わずかに空乏モードの閾値電圧のTFTによるリーク電流を抑制する。
各ワード線は、そのローカル垂直N+ソース線ピラーとの交差部において、キャパシタを形成する(例えば、図6Aのキャパシタ660を参照)。このようなキャパシタの典型的なの容量は、例えば、1×1018F(ファラド)である。垂直NORストリングの両方の垂直NORストリングに全てのキャパシタを含めると、全体的な分布容量Cは約1×1016ファラッドになり、この容量は、読み出しサイクル(典型的にプリチャージ動作の直後に1マイクロ秒未満で完了する)中にローカルソース線がプリチャージされたソース電圧(Vss)を保存するのに十分である。ビット線アクセス選択トランジスタ411及びプリチャージTFT470による充電時間は数ナノ秒程度であり、この充電時間は読み出しレイテンシに顕著には加わらない。直列接続された多数のTFTが導通することが必要とされるNANDストリングの読み出し動作とは異なり、垂直NORストリングにおけるTFTからの読み出しは、読み出し動作が垂直NORストリングにおけるTFTのうちの1つのみの導通しか伴わない。
これは、垂直NORストリングの仮想電源電圧が独立しており、チップの接地電源に接続されていないためである。
アドレス指定されたTFTのプログラミングは、選択されたワード線(例えば、ワード線423p-R)とアクティブチャネル領域(例えば、図4Aのボディ領域456のアクティブチャネル領域)との間に高いプログラミング電圧が印加されたときの、TFTのチャネル領域(例えば、図4bで430Lとして示すチャネル領域)から電荷トラップ層(例えば、電荷トラップ層434)への電子のトンネリング(直接トンネリングまたはファウラー・ノルドハイム・トンネリング)によって達成され得る。トンネリングは非常に効率的であり、TFTをプログラムするのに必要な電流は殆どないため、低電力消費で数万個のTFTの並列プログラミングを達成することができる。トンネリングによるプログラミングは、例えば、20V、100マイクロ秒のパルスを必要とすることがある。好ましくは、プログラミングは、約14Vで始まり、約20Vの高さになる一連のより短い持続時間の段階的な電圧パルスによって実施される。段階的な電圧パルスを用いることで、TFTの電気的ストレスが低減し、意図したプログラムされた閾値電圧のオーバーシュートが回避される。
マルチゲート垂直NORストリングアレイの各ローカルソース線に固有の寄生容量Cのために、マルチゲート垂直NORストリングアレイの全てのローカルソース線は、高電圧パルスシーケンスを適用する前に、全ての垂直NORストリングに対して、(例えば、グローバルビット線GBL1及びビット線アクセス選択トランジスタ411及びプリチャージトランジスタ470を介して)瞬間的に印加される0V(プログラム用)または10V(禁止用)を有することができる。この手順は、平面毎にワード線平面をアドレス指定することによって実行することができる。アドレス指定されたワード線平面の各々に対して、他のワード線平面上の全てのワード線を0Vに保持しながら、そのアドレス指定されたワード線平面上の多くのまたは全てのワード線にプログラミングパルスシーケンスを印加して、アドレス指定された平面上に多数のTFTを並列にプログラムし、次いで個々の読み出しベリファイが行うことができ、更に必要に応じて、適切にプログラムされたTFTのローカルソース線をプログラミング禁止電圧にリセットすることができる。このアプローチは、プログラミング時間は比較的長い(すなわち、約100マイクロ秒)が、アドレス指定されたワード線平面を共有する全てのローカルソース線キャパシタをプリチャージまたは読み出しベリファイすることは1000倍以上高速なので、大きな有利な効果をもたらす。したがって、各ワード線平面に可能な限り多くのTFTを並列にプログラムすることが妥当である。この加速されたプログラミング機能は、シングルビットプログラミングよりもかなり遅いMLCプログラミングで更に大きな有利な効果をもたらす。
いくつかの電荷トラップ材料では、トラップされた電荷の逆トンネリングによって消去動作が実行され、この消去動作はむしろ遅くなり得るものであり、時には数十ミリ秒の20Vまたはそれ以上のパルスを必要とする。したがって、消去動作は、垂直NORストリングアレイレベル(「ブロック消去」)で実施することができ、バックグラウンドで実行されることが多い。典型的な垂直NORストリングアレイは64のワード線平面を有し、各ワード線平面は例えば16384×16384のTFTを制御し、合計約17億のTFTを有する。したがって、1テラビットチップは、各TFTに2ビットのデータが格納されている場合、そのような垂直NORアレイ配列を約30個含むことができる。いくつかの実施形態では、ブロック消去は、0Vでブロック内の全てのワード線を保持しつつ、垂直NORストリング(例えば、図4Cのボディ接続456及び図5のコンタクト556)において全てのTFTによって共有されるPチャネルに約20Vを印加することによって実行することができる。消去パルスの持続時間は、ブロック内の大部分のTFTが僅かなエンハンスメントモードの閾値電圧、すなわち0Vと1Vとの間で消去されるようにしなければならない。いくつかのTFTは、オーバーシュートして空乏モード(すなわち、わずかに負の閾値電圧)に消去される。消去コマンドの一部として、過剰消去されたTFTを、消去パルスの終了後にわずかなエンハンスメントモードの閾値電圧に戻すために、ソフトプログラミングが必要とされることがある。エンハンスメントモードにプログラムすることができない空乏モードTFTのうちの1つを含むことがある垂直NORストリングは、スペアのストリングによって置き換えるべく不使用にする必要がある可能性がある。
垂直NORストリングでの使用に適したいくつかの電荷トラップ材料(例えば、酸化物-窒化物-酸化物すなわち「ONO」)は、典型的には、何年ものオーダーの長期のデータ保持時間を有するが、比較的耐久性が低い(すなわち、典型的には1万サイクル以下のオーダーの回数の書き込み消去サイクルの後、性能が劣化する)。しかし、いくつかの実施形態では、保持時間は非常に短期間であるが、非常に向上した耐久性(例えば数分または数時間程度の保持時間、数千万回の書き込み消去サイクルが可能な耐久性)をもって電荷を蓄積する電荷トラップ材料を選択することができる。例えば、図7Cの実施形態では、典型的には6~8nmのSiO2層のトンネル誘電体層732cは、約2nmまで薄くすることが可能で、または別の誘電体材料(例えば、SiN)に置き換えることが可能である。はるかに薄い誘電体層により、電荷トラップ層への直接トンネリングによって電子を導入するのに、(より高い電圧を必要とするファウラー・ノルドハイム・トンネリングとは異なる)適度な電圧の使用が可能となり、この場合、電子は数分から数時間または数日間トラップされる。電荷トラップ層732bは、窒化シリコン、薄い誘電体膜に分散された導電性ナノドット、または分離された薄いフローティングゲートを含む他の電荷トラップ膜の組み合わせとすることができる。ブロッキング層732aは、二酸化ケイ素、酸化アルミニウム、酸化ハフニウム、窒化ケイ素、高誘電率誘電体、またはそれらの任意の組み合わせとすることができる。ブロッキング層732aは、電荷トラップ層732b内の電子が制御ゲートワード線に逃げることを阻止する。トラップされた電子は、最終的に、超薄トンネル誘電体層の破損の結果として、または逆方向の直接トンネリングによって、アクティブ領域730Rに漏れ出ることになる。電荷トラップ材料の他の組み合わせを使用することもできるが、組み合わせると、耐久性は高くなるものの、失われた電荷を補充するために定期的な書き込みまたは読み出しリフレッシュ動作を必要とする低保持の「半揮発性」ストレージTFTになる。本発明の垂直NORストリングは、比較的高速の読み出しアクセス(すなわち、低レイテンシ)を有するので、現時点では、それをダイナミックランダムアクセスメモリ(DRAM)の使用を必要とするいくつかの用途で使用することができる。本発明の垂直方向NORストリングは、3次元スタックに組み込むことができないDRAMより消費電力がはるかに小さく、DRAMが数ミリ秒ごとリフレッシュを必要とするのに対してリフレッシュサイクルは数分または数時間ごとに約1回だけの実行で済むので、DRAMよりもビット当たりのコストがはるかに低くなるという顕著な利点を有する。本発明の3次元半揮発性ストレージTFTは、電荷トラップ材料のための適切な材料(例えば、上述のもの)を選択し、プログラム/読み出し/プログラム禁止/消去条件を適切に適合させ、定期的なデータのリフレッシュを組み込むことによって達成される。
本発明の別の実施形態では、垂直NORストリングは、当業者に知られている2次元NROM/ミラービットトランジスタで使用されるチャネルホットエレクトロン注入法を使用してプログラムすることができる。一例として図4Aの実施形態を使用すると、チャネルホットエレクトロン注入のプログラミング条件は、制御ゲート(すなわちワード線423p)で8V、ローカルソース線455で0V、ローカルドレイン線454で5Vとすることができる。1ビットを表す電荷は、ローカルビット線454との接合部に隣接する(ボディ領域456の)チャネル領域の一端の電荷蓄積層に蓄積される。ローカルソース線455及びローカルビット線454の極性を反転させることによって、第2のビットを表す電荷がプログラムされ、ローカルソース線455との接合部の隣のチャネル領域456の反対側の端部の電荷蓄積層に記憶される。両方のビットを読み出すためには、当業者には知られるように、プログラミングの逆の順序での読み出しを必要とする。チャネルホットエレクトロンプログラミングは、直接トンネリングまたはファウラー・ノルドハイム・トンネリングによるプログラミングよりもはるかに効率が悪いため、トンネリングで可能な超並列プログラミングに適していない。しかし、各TFTは2倍のビット密度を持ち、アーカイブメモリなどの用途においては魅力的である。NROM TFTの消去は、トラップされた電子の電荷を中和するためのバンド間トンネリング誘起ホットホール注入を利用する従来のNROM消去メカニズムを用いる、すなわちワード線に-5V、ローカルソース線455に0V、ローカルビット線454に5Vを供給することによって達成することができる。あるいは、NROM TFTは、0Vのワード線を有するボディ領域456に高い正の基板電圧Vbbを印加することによって消去することができる。チャネルホットエレクトロン注入プログラムに伴う高いプログラミング電流のため、垂直NROM TFTストリングの全ての実施形態は、図3A及び図6Cの実施形態のように、ハードワイヤードローカルソース線及びローカルビット線を使用しなければならない。
Claims (27)
- メモリ構造であって、
平坦な表面を有し、メモリ回路をサポートするための回路が形成された半導体基板と、
前記半導体基板の上に形成された半導体材料の複数のアクティブ列であって、各アクティブ列は、前記半導体基板の平面に直交する第1の方向に沿って延在し、かつ第1の高濃度ドープ領域、第2の高濃度ドープ領域、及び前記第1の高濃度ドープ領域及び前記第2の高濃度ドープ領域の両方に隣接する1つ以上の低濃度ドープ領域を含み、前記アクティブ列は、第2の方向に沿って延在する複数行のアクティブ列と、第3の方向に沿って延在する前記複数行のアクティブ列とを有する2次元アレイに配置され、前記第2の方向及び前記第3の方向は、前記半導体基板の前記平面に平行である、該複数のアクティブ列と、
各前記アクティブ列における1つ以上の表面上に設けられた電荷トラップ材料と、
複数の導体のスタックであって、前記複数の導体のスタックの各々は、第3の方向に沿って長手方向に延びる2列の前記アクティブ列の間に設けられ、前記電荷トラップ材料及び前記複数の導体は、全体で、第1の方向に沿って設けられた複数の可変閾値薄膜トランジスタを形成する、該複数の導体のスタックとを備え、
前記複数の可変閾値薄膜トランジスタの各々は、(i)ワード線を提供し、各可変閾値薄膜トランジスタのゲート端子として機能する、前記導体のスタックにおける前記導体のなかの関連する1つの導体と、(ii)各可変閾値薄膜トランジスタのチャネルとして機能する、前記アクティブ列の1つの前記低濃度ドープ領域の部分と、(iii)前記低濃度ドープ領域の前記部分と前記導体との間の電荷トラップ材料と、(iv)それぞれビット線及びソース線を提供し、各可変閾値薄膜トランジスタのドレイン端子及びソース端子として機能する、前記アクティブ列の前記第1の高濃度ドープ領域及び第2の高濃度ドープ領域とを含むことを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
読み出し動作の開始時に、前記ソース線は所定の電圧にプリチャージされ、
前記ソース線は、読み出し動作中に前記ソース端子と前記ゲート端子との間の少なくとも所定の電圧差を維持するのに十分な容量を提供することを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
前記アクティブ列は、絶縁誘電体材料またはエアギャップによって互いに分離されることを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
前記導体のスタックの各々のなかの前記複数の導体は、絶縁誘電材体料またはエアギャップによって互いに絶縁されていることを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
各アクティブ列に関連する前記可変閾値薄膜トランジスタは、1つ以上のNOR薄膜トランジスタストリングに並列に構成されることを特徴とするメモリ構造。 - 請求項2に記載のメモリ構造であって、
前記アクティブ列に関連する全ての前記可変閾値薄膜トランジスタが非導通のとき、前記ソース線がフロート状態になり、前記容量は、前記アクティブ列の前記可変閾値薄膜トランジスタに仮想電圧源を提供することを特徴とするメモリ構造。 - 請求項6に記載のメモリ構造であって、
メモリ回路をサポートするための前記回路は、前記可変閾値薄膜トランジスタの1つに選択的に接続されて、読み出し動作中に前記可変閾値薄膜トランジスタが導通することに起因する電圧降下を検出するための電圧降下検出器を含むことを特徴とするメモリ構造。 - 請求項6に記載のメモリ構造であって、
前記容量は、1つ以上の導体による寄与を含むことを特徴とするメモリ構造。 - 請求項6に記載のメモリ構造であって、
前記アクティブ列の1つ以上の可変閾値薄膜トランジスタが、前記容量を所定の電圧に充電する専用のプリチャージトランジスタとして機能すること特徴とするメモリ構造。 - 請求項6に記載のメモリ構造であって、
プログラミング動作中または読み出し動作中に、前記仮想電圧源は、導電状態の可変閾値薄膜トランジスタに電流を供給することを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
グローバルビットまたはソース線を更に備え、各グローバルビットまたはソース線は、前記第2の方向に沿って延在する導体を含み、前記グローバルビットまたはソース線は、各アクティブ列のソース線またはビット線を前記半導体基板内の前記回路に選択的に相互接続することを特徴とするメモリ構造。 - 請求項11に記載のメモリ構造であって、
前記グローバルビットまたはソース線は、前記半導体基板の前記平坦な表面と前記アクティブ列のアレイとの間、または前記アクティブ列のアレイの上に設けられることを特徴とするメモリ構造。 - 請求項12に記載のメモリ構造であって、
前記第2の方向に沿って延びる複数行のアクティブ列をなす前記アクティブ列には、前記グローバルビットまたはソース線のうちの第1のグローバルビットまたはソース線及び第2のグローバルビットまたはソース線が用いられ、前記第1のグローバルビットまたはソース線は、前記複数行のアクティブ列内の1つおきのアクティブ列の前記ビット線に接続し、前記第2のグローバルビットまたはソース線は、前記第1のグローバルビットまたはソース線に接続されていない複数行のアクティブ列の前記ビット線に接続することを特徴とするメモリ構造。 - 請求項12に記載のメモリ構造であって、
前記複数行のアクティブ列における隣接するアクティブ列は、共通ワード線としての前記導体の1つを共有し、前記共通ワード線は、前記隣接するアクティブ列のうちの一方のアクティブ列の第1のNORストリングの薄膜トランジスタ、及び前記隣接するアクティブ列のうちの他方のアクティブ列の第2のNORストリングの薄膜トランジスタに対して用いられることを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
前記導体は、前記半導体基板の前記平坦な表面にそれぞれ平行な複数の平面に配置され、
各導体は、アクティブ列の隣接する行の間に位置する延長部分を有し、
前記延長部分は、前記第2の方向に沿って延在し、同一平面上の隣接する前記導体の前記延長部分間の距離は前記電荷トラップ材料の2倍未満であることを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
薄膜トランジスタの、前記導体、前記電荷トラップ材料及びチャネルとして機能する前記低濃度ドープ領域は、前記可変閾値薄膜トランジスタのチャネルとして機能する前記低濃度ドープ領域から前記電荷トラップ材料への電子のトンネリングがより促進され、消去中に前記ワード線の導体から前記電荷トラップ材料への電子のトンネリングが妨げられるような所定の曲率で湾曲していることを特徴とするメモリ構造。 - 請求項1に記載のメモリ構造であって、
前記電荷トラップ材料は、ブロッキング層、ストレージ層及びトンネル誘電体層を含むことを特徴とするメモリ構造。 - メモリ構造を作製するための方法であって、
半導体基板の中及び上にメモリ回路をサポートするための回路を形成するステップであって、前記半導体基板は平坦な表面を有する。該回路を形成するステップと、
前記半導体基板の前記平坦な表面上に第1の絶縁層を設けるステップと、
前記第1の絶縁層に、前記半導体基板の中及び上の前記回路に電気的に接続するためのコンタクトを設けるステップであって、前記コンタクトは、前記第1の絶縁層を貫通して第1の方向に延び、前記第1の方向は前記半導体基板の平面と直交している、該コンタクトを設けるステップと、
複数の導体スタックを形成するステップであって、各導体は、長手方向に、前記半導体基板の前記平面に平行な第2の方向に延び、前記導体は、介在する絶縁層によって互いに絶縁されており、前記複数の導体スタックは複数のトレンチによって互いに分離されており、前記複数のトレンチは、前記第2の方向に沿った行と、前記半導体基板の前記平面に平行な第3の方向に沿った行とを有するアレイ状に、前記第1の方向に沿って前記第1の絶縁層に達するように画定される、該複数の導体スタックを形成するステップと、
前記複数のトレンチの側壁上に電荷トラップ層を堆積するステップと、
前記複数のトレンチの底部及び前記第1の絶縁層で前記電荷トラップ層を異方性エッチングするステップと、
前記電荷トラップ層の表面上に、前記半導体基板に向けて前記第1の方向に沿って延在する第1の導電型の低濃度にドープされたポリシリコンを堆積し、
前記複数のトレンチを高速エッチング誘電体層で充填するステップと、
前記第1の絶縁層に達するシャフトを形成するために、前記高速エッチング誘電体層をフォトリソグラフィーパターニング及び異方性エッチングするステップと、
前記低濃度にドープされたポリシリコンの部分に接触する、前記シャフトの側壁上に、前記第1の導電型と反対の第2の導電型の高濃度にドープされたポリシリコンの層を設けるステップと、
前記導体スタックの頂部から前記高濃度にドープされたポリシリコンを除去し、前記導体スタックの上に第2の絶縁層を設けるステップとを含むことを特徴とする方法。 - 請求項18に記載の方法であって、
前記低濃度にドープされたポリシリコンはアモルファスシリコンとして堆積され、続いて多結晶シリコンにアニールされることを特徴とする方法。 - 請求項18に記載の方法であって、
前記導体は、低抵抗材料の群から選択された材料を含み、前記低抵抗材料の群は、タングステンまたは他の屈折性金属、N+ドープされたポリシリコン、P+ドープされたポリシリコン、ニッケルシリサイド、コバルトシリサイド、及びタングステンまたは他のシリサイド及び高濃度にドープされたポリシリコンのシリサイド及びサリサイド、及びそれらの組み合わせからなる群から選択されることを特徴とする方法。 - 請求項18に記載の方法であって、
隣接する両シャフトの高濃度にドープされたポリシリコンは、共用ソース線及び共有ドレインまたはビット線を形成し、前記低濃度にドープされたポリシリコンは共有チャネルを形成し、前記導体のスタックは、NORストリング内の薄膜トランジスタの個々のワード線を形成することを特徴とする方法。 - 請求項18に記載の方法であって、
前記導体のスタックの各々における前記平坦な表面から更に離れた連続する導体の各々は、前記導体のスタックにおいて前記第3の方向に沿って延びる距離がその直前の導体よりもより小さいことを特徴とする方法。 - 請求項22に記載の方法であって、
前記導体のスタックの各々のなか全ての導体が形成された後、前記介在する絶縁層を貫通するバイアをエッチングして、各導体を前記半導体基板の前記回路に接続するステップを更に含むことを特徴とする方法。 - 請求項18に記載の方法であって、
前記導体は、前記第3の方向に沿って長手方向に延びる導体ストリップを形成するようにパターニングされ、各導体ストリップの所定の部分が所定の凹曲面の曲率半径を有することを特徴とする方法。 - 請求項18に記載の方法であって、
前記複数の導体スタックを形成するステップは、
前記介在する絶縁層として複数の絶縁層を設けるステップであって、前記介在する絶縁層同士は、介在する犠牲層によって互いに分離される、該複数の絶縁層を設けるステップと、
前記複数の絶縁層の間に形成された前記犠牲層を除去して、前記絶縁層の間にキャビティを形成するステップと、
前記キャビティに高導電性の導体を充填するステップとを含むことを特徴とする方法。 - 請求項25に記載の方法であって、
前記電荷トラップ層が前記複数のトレンチの側壁上に堆積された後に、前記キャビティ及び前記導体が形成され、前記低濃度にドープされたポリシリコンが前記電荷トラップ層の表面上に堆積されることを特徴とする方法。 - 請求項18に記載の方法であって、
前記電荷トラップ層は、ブロッキング層、ストレージ層及びトンネル誘電体層を含むことを特徴とする方法。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562260137P | 2015-11-25 | 2015-11-25 | |
US62/260,137 | 2015-11-25 | ||
US201662363189P | 2016-07-15 | 2016-07-15 | |
US62/363,189 | 2016-07-15 | ||
US15/220,375 US9892800B2 (en) | 2015-09-30 | 2016-07-26 | Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates |
US15/220,375 | 2016-07-26 | ||
US15/248,420 | 2016-08-26 | ||
US15/248,420 US10121553B2 (en) | 2015-09-30 | 2016-08-26 | Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays |
JP2021012587A JP7117406B2 (ja) | 2015-11-25 | 2021-01-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021012587A Division JP7117406B2 (ja) | 2015-11-25 | 2021-01-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022163107A true JP2022163107A (ja) | 2022-10-25 |
Family
ID=58763450
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018527740A Active JP6867387B2 (ja) | 2015-11-25 | 2016-11-04 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
JP2021012587A Active JP7117406B2 (ja) | 2015-11-25 | 2021-01-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
JP2022121900A Pending JP2022163107A (ja) | 2015-11-25 | 2022-07-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018527740A Active JP6867387B2 (ja) | 2015-11-25 | 2016-11-04 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
JP2021012587A Active JP7117406B2 (ja) | 2015-11-25 | 2021-01-29 | 3次元垂直norフラッシュ薄膜トランジスタストリング |
Country Status (4)
Country | Link |
---|---|
EP (2) | EP3913631A1 (ja) |
JP (3) | JP6867387B2 (ja) |
CN (2) | CN108701475B (ja) |
WO (1) | WO2017091338A1 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10608008B2 (en) * | 2017-06-20 | 2020-03-31 | Sunrise Memory Corporation | 3-dimensional nor strings with segmented shared source regions |
CN107527919A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
US10777566B2 (en) | 2017-11-10 | 2020-09-15 | Macronix International Co., Ltd. | 3D array arranged for memory and in-memory sum-of-products operations |
US10672484B2 (en) * | 2017-11-17 | 2020-06-02 | Sunrise Memory Corporation | Sensing in floating source string NOR architecture |
US10719296B2 (en) | 2018-01-17 | 2020-07-21 | Macronix International Co., Ltd. | Sum-of-products accelerator array |
US10957392B2 (en) | 2018-01-17 | 2021-03-23 | Macronix International Co., Ltd. | 2D and 3D sum-of-products array for neuromorphic computing system |
JP7141462B2 (ja) * | 2018-02-02 | 2022-09-22 | サンライズ メモリー コーポレイション | 3次元垂直norフラッシュ薄膜トランジスタストリング |
KR102631939B1 (ko) * | 2018-02-07 | 2024-02-02 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
US10242737B1 (en) | 2018-02-13 | 2019-03-26 | Macronix International Co., Ltd. | Device structure for neuromorphic computing system |
US10635398B2 (en) | 2018-03-15 | 2020-04-28 | Macronix International Co., Ltd. | Voltage sensing type of matrix multiplication method for neuromorphic computing system |
US10664746B2 (en) | 2018-07-17 | 2020-05-26 | Macronix International Co., Ltd. | Neural network system |
US11138497B2 (en) | 2018-07-17 | 2021-10-05 | Macronix International Co., Ltd | In-memory computing devices for neural networks |
US11636325B2 (en) | 2018-10-24 | 2023-04-25 | Macronix International Co., Ltd. | In-memory data pooling for machine learning |
US10672469B1 (en) | 2018-11-30 | 2020-06-02 | Macronix International Co., Ltd. | In-memory convolution for machine learning |
US11562229B2 (en) | 2018-11-30 | 2023-01-24 | Macronix International Co., Ltd. | Convolution accelerator using in-memory computation |
US11934480B2 (en) | 2018-12-18 | 2024-03-19 | Macronix International Co., Ltd. | NAND block architecture for in-memory multiply-and-accumulate operations |
KR20200078048A (ko) * | 2018-12-21 | 2020-07-01 | 에스케이하이닉스 주식회사 | 적층된 셀 트랜지스터들을 포함하는 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의 동작 방법 |
KR102134089B1 (ko) * | 2019-01-02 | 2020-07-14 | 부산대학교 산학협력단 | 곡면 채널을 갖는 3 차원 적층 nor 플래시 메모리와 그의 제조 방법 및 동작 방법 |
EP3925004A4 (en) * | 2019-02-11 | 2023-03-08 | Sunrise Memory Corporation | VERTICAL THIN FILM TRANSISTOR AND USE AS BITLINE CONNECTOR FOR THREE DIMENSIONAL MEMORY ARRANGEMENTS |
US11119674B2 (en) | 2019-02-19 | 2021-09-14 | Macronix International Co., Ltd. | Memory devices and methods for operating the same |
US10783963B1 (en) | 2019-03-08 | 2020-09-22 | Macronix International Co., Ltd. | In-memory computation device with inter-page and intra-page data circuits |
US11132176B2 (en) | 2019-03-20 | 2021-09-28 | Macronix International Co., Ltd. | Non-volatile computing method in flash memory |
KR102210326B1 (ko) * | 2019-05-14 | 2021-02-01 | 삼성전자주식회사 | U자 형태의 BICs 구조가 적용된 3차원 플래시 메모리 및 그 동작 방법 |
WO2020218809A1 (ko) | 2019-04-22 | 2020-10-29 | 삼성전자 주식회사 | 3차원 플래시 메모리 및 그 동작 방법 |
US10910393B2 (en) | 2019-04-25 | 2021-02-02 | Macronix International Co., Ltd. | 3D NOR memory having vertical source and drain structures |
EP3963628B1 (en) * | 2019-06-28 | 2023-12-06 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional flash memory device with increased storage density |
US11367734B2 (en) * | 2020-02-04 | 2022-06-21 | Globalfoundries U.S. Inc. | Charge trap memory devices |
DE102020132926A1 (de) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | 3d ferroelektrischer speicher |
US11574929B2 (en) * | 2020-05-28 | 2023-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D ferroelectric memory |
US11653500B2 (en) | 2020-06-25 | 2023-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array contact structures |
US11985825B2 (en) | 2020-06-25 | 2024-05-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | 3D memory array contact structures |
US11600520B2 (en) * | 2020-06-26 | 2023-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Air gaps in memory array structures |
US11640974B2 (en) * | 2020-06-30 | 2023-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array isolation structures |
US11744080B2 (en) * | 2020-07-23 | 2023-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional memory device with word lines extending through sub-arrays, semiconductor device including the same and method for manufacturing the same |
US11716856B2 (en) | 2021-03-05 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional memory device and method |
US11710519B2 (en) | 2021-07-06 | 2023-07-25 | Macronix International Co., Ltd. | High density memory with reference memory using grouped cells and corresponding operations |
US20230009065A1 (en) * | 2021-07-06 | 2023-01-12 | Macronix International Co., Ltd. | High density memory with reference cell and corresponding operations |
CN113658909B (zh) * | 2021-08-12 | 2023-10-27 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
US20230109723A1 (en) * | 2021-10-12 | 2023-04-13 | Macronix International Co., Ltd. | 3d circuit structure with stairstep contact configuration |
CN115130422B (zh) * | 2022-05-24 | 2023-10-17 | 清华大学 | 标准单元的自动构建方法及装置、终端和存储介质 |
JP7450283B2 (ja) * | 2022-05-31 | 2024-03-15 | 株式会社フローディア | 不揮発性メモリセル及び不揮発性半導体記憶装置 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3851317A (en) * | 1973-05-04 | 1974-11-26 | Ibm | Double density non-volatile memory array |
JPS6273489A (ja) * | 1985-09-25 | 1987-04-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US5789776A (en) * | 1995-09-22 | 1998-08-04 | Nvx Corporation | Single poly memory cell and array |
US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
EP0833348B1 (en) * | 1996-09-30 | 2003-07-09 | STMicroelectronics S.r.l. | Method and circuit for checking multilevel programming of floating-gate nonvolatile memory cells, particlarly flash cells |
JP2967745B2 (ja) * | 1997-02-06 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000243972A (ja) * | 1999-02-24 | 2000-09-08 | Toyota Central Res & Dev Lab Inc | 薄膜半導体装置 |
US6621725B2 (en) * | 2000-08-17 | 2003-09-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device with floating storage bulk region and method of manufacturing the same |
US7005350B2 (en) * | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
US7233522B2 (en) * | 2002-12-31 | 2007-06-19 | Sandisk 3D Llc | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same |
US7180782B2 (en) * | 2005-06-10 | 2007-02-20 | Macronix International Co., Ltd. | Read source line compensation in a non-volatile memory |
US7426128B2 (en) * | 2005-07-11 | 2008-09-16 | Sandisk 3D Llc | Switchable resistive memory with opposite polarity write pulses |
US7528425B2 (en) * | 2005-07-29 | 2009-05-05 | Infineon Technologies Ag | Semiconductor memory with charge-trapping stack arrangement |
US7612411B2 (en) | 2005-08-03 | 2009-11-03 | Walker Andrew J | Dual-gate device and method |
US7898857B2 (en) * | 2008-03-20 | 2011-03-01 | Micron Technology, Inc. | Memory structure having volatile and non-volatile memory portions |
US8004899B2 (en) * | 2009-03-05 | 2011-08-23 | Macronix International Co., Ltd. | Memory array and method of operating a memory |
JP2010251572A (ja) | 2009-04-16 | 2010-11-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8861273B2 (en) * | 2009-04-21 | 2014-10-14 | Macronix International Co., Ltd. | Bandgap engineered charge trapping memory in two-transistor nor architecture |
KR101824854B1 (ko) * | 2009-11-06 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
KR101660432B1 (ko) | 2010-06-07 | 2016-09-27 | 삼성전자 주식회사 | 수직 구조의 반도체 메모리 소자 |
CN102456745B (zh) * | 2010-10-22 | 2013-09-04 | 北京大学 | 一种快闪存储器及其制备方法和操作方法 |
TWI497496B (zh) * | 2011-01-19 | 2015-08-21 | Macronix Int Co Ltd | 三維記憶體陣列架構 |
US8630114B2 (en) | 2011-01-19 | 2014-01-14 | Macronix International Co., Ltd. | Memory architecture of 3D NOR array |
KR20120085603A (ko) * | 2011-01-24 | 2012-08-01 | 김진선 | 3차원 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법 |
GB201111916D0 (en) * | 2011-07-12 | 2011-08-24 | Cambridge Silicon Radio Ltd | Single poly non-volatile memory cells |
JP5254413B2 (ja) * | 2011-09-22 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8878278B2 (en) | 2012-03-21 | 2014-11-04 | Sandisk Technologies Inc. | Compact three dimensional vertical NAND and method of making thereof |
US8988937B2 (en) * | 2012-10-24 | 2015-03-24 | Sandisk Technologies Inc. | Pre-charge during programming for 3D memory using gate-induced drain leakage |
US9105310B2 (en) * | 2013-02-05 | 2015-08-11 | Qualcomm Incorporated | System and method of programming a memory cell |
WO2015066794A1 (en) * | 2013-11-08 | 2015-05-14 | Conversant Intellectual Property Management Inc. | A three-dimensional nonvolatile memory cell structure with upper body connection |
US10014317B2 (en) | 2014-09-23 | 2018-07-03 | Haibing Peng | Three-dimensional non-volatile NOR-type flash memory |
-
2016
- 2016-11-04 EP EP21185374.2A patent/EP3913631A1/en active Pending
- 2016-11-04 EP EP16869049.3A patent/EP3381036B1/en active Active
- 2016-11-04 WO PCT/US2016/060457 patent/WO2017091338A1/en active Application Filing
- 2016-11-04 CN CN201680068774.5A patent/CN108701475B/zh active Active
- 2016-11-04 JP JP2018527740A patent/JP6867387B2/ja active Active
- 2016-11-04 CN CN202210518136.6A patent/CN115019859B/zh active Active
-
2021
- 2021-01-29 JP JP2021012587A patent/JP7117406B2/ja active Active
-
2022
- 2022-07-29 JP JP2022121900A patent/JP2022163107A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115019859A (zh) | 2022-09-06 |
JP7117406B2 (ja) | 2022-08-12 |
EP3381036A1 (en) | 2018-10-03 |
JP2019504479A (ja) | 2019-02-14 |
EP3913631A1 (en) | 2021-11-24 |
CN108701475A (zh) | 2018-10-23 |
CN115019859B (zh) | 2023-10-31 |
WO2017091338A1 (en) | 2017-06-01 |
EP3381036B1 (en) | 2021-07-21 |
CN108701475B (zh) | 2022-04-26 |
EP3381036A4 (en) | 2019-11-20 |
JP6867387B2 (ja) | 2021-04-28 |
JP2021082827A (ja) | 2021-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7117406B2 (ja) | 3次元垂直norフラッシュ薄膜トランジスタストリング | |
US11749344B2 (en) | Three-dimensional vertical nor flash thin-film transistor strings | |
US11758727B2 (en) | Three-dimensional vertical nor flash thin-film transistor strings | |
JP7141462B2 (ja) | 3次元垂直norフラッシュ薄膜トランジスタストリング | |
US10381378B1 (en) | Three-dimensional vertical NOR flash thin-film transistor strings | |
US20230368843A1 (en) | Three-dimensional vertical nor flash thin film transistor strings |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240319 |