JP2020528220A - 成形チップの組み合わせ - Google Patents

成形チップの組み合わせ Download PDF

Info

Publication number
JP2020528220A
JP2020528220A JP2020504400A JP2020504400A JP2020528220A JP 2020528220 A JP2020528220 A JP 2020528220A JP 2020504400 A JP2020504400 A JP 2020504400A JP 2020504400 A JP2020504400 A JP 2020504400A JP 2020528220 A JP2020528220 A JP 2020528220A
Authority
JP
Japan
Prior art keywords
semiconductor chip
combination
phy region
circuit board
molded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020504400A
Other languages
English (en)
Other versions
JP6864152B2 (ja
Inventor
エス． バガヴァット ミリンド
エス． バガヴァット ミリンド
フ レイ
フ レイ
バーバー アイヴァー
バーバー アイヴァー
レオン チアケン
レオン チアケン
アガルワル ラフール
アガルワル ラフール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2020528220A publication Critical patent/JP2020528220A/ja
Application granted granted Critical
Publication of JP6864152B2 publication Critical patent/JP6864152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05672—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

様々な成形チップの組み合わせ及びその製造方法が開示される。１つの態様において、第１ＰＨＹ領域（７５）を有する第１半導体チップ（２０）と、第２ＰＨＹ領域（６５）を有する第２半導体チップ（１９）と、第１ＰＨＹ領域と第２ＰＨＹ領域とを相互接続する相互接続チップ（８５）と、第１半導体チップ、第２半導体チップ及び相互接続チップを合わせて接合する成形物（２５）と、を備える、成形チップの組み合わせが提供される。【選択図】図２

Description

従来のタイプのマルチチップモジュールは、キャリア基板上、又は、場合によってはキャリア基板上に順に実装されたインターポーザ（いわゆる「２．５Ｄ」）上に並べて実装された２つの半導体チップを含む。半導体チップは、キャリア基板に実装され、複数のはんだ接合部の各々によって相互接続されたフリップチップである。キャリア基板は、チップ間電力、接地及び信号伝搬とインターポーザ自体からの入出力との両方に半導体チップの入出力経路を提供する複数の電気経路を備えている。半導体チップは、チップ、インターポーザ及びはんだ接合部の熱膨張係数の差による熱膨張差の影響を低減するために、個別のアンダーフィル材料層を含む。
２．５Ｄインターポーザに基づくマルチチップモジュールの１つの従来の変形は、インターポーザ上に並べて実装された２つのチップ間の相互接続用の複数の内部導体トレースを含むシリコンインターポーザを使用する。インターポーザは、実装されたチップと、インターポーザが実装されているパッケージ基板との間の経路を提供するために、複数のシリコン貫通ビア（ＴＳＶ）を用いて製造される。ＴＳＶ及びトレースは、多数の処理ステップを使用して製造される。
別の従来のマルチチップモジュール技術は、２Ｄウェハレベルのファンアウト（すなわち、２Ｄ ＷＬＦＯ）である。従来の２Ｄ ＷＬＦＯ技術は、成形されたウェハにダイを埋め込むことに基づいており、「ウェハ再構成」とも呼ばれる。成形されたウェハは、標準的なウェハレベルの処理フローによって処理され、最終的な集積回路アセンブリ構造を形成する。ダイのアクティブ面は、成形化合物と同一平面上にあり、従来の再配線層（ＲＤＬ）処理を使用して、導電性銅トレース及びはんだボールパッドを成形領域に「ファンアウト」することができる。従来の３Ｄ ＷＬＦＯは、２Ｄ技術を、第２パッケージ基板を２Ｄ ＷＬＦＯに実装するマルチチップスタッキングに拡張する。
他のいくつかの従来の設計は、埋め込み相互接続ブリッジ（ＥＭＩＢ）を使用する。これらは、通常、パッケージ基板の上部に埋め込まれたシリコンブリッジチップ（但し、場合によっては、上面側のみに入出力を有する有機チップレット）である。
本発明の上記及び他の利点は、以下の詳細な説明を読み、図面を参照することによって明らかになるであろう。
例示的な成形チップの組み合わせを含む例示的な半導体チップデバイスの模式図である。 断面２−２で得られる図１の断面図である。 拡大した倍率で示される図２の一部を示す図である。 例示的な一時的なマルチチップ実装を示す断面図である。 例示的な一時的なマルチチップ実装を示す断面図である。 複数のチップの例示的な成形を示す断面図である。 チップの追加処理を示す断面図である。 チップの追加処理を示す断面図である。 チップの追加処理を示す断面図である。 チップの追加処理を示す断面図である。 より拡大した倍率で図１０の一部を示す断面図である。 チップの追加処理を示す断面図である。 チップの追加処理を示す断面図である。 より拡大した倍率で図１３の一部を示す断面図である。 チップ上の相互接続チップの例示的な実装を示す断面図である。 より拡大した倍率で図１５の一部を示す断面図である。 チップの追加処理を示す断面図である。 チップの追加処理を示す断面図である。 チップの追加処理を示す断面図である。 例示的な回路基板上のチップの例示的な実装を示す断面図である。 チップへのヒートシンクの例示的な実装を示す断面図である。 図２と同様の断面図であるが、代替の例示的な成形チップの組み合わせを有する代替の例示的な半導体チップデバイスの断面図である。 図２２のデバイス上に実装される例示的な相互接続チップを示す断面図である。 例示的な基板の実装及び成形を示す断面図である。 成形チップの組み合わせへのヒートシンクの例示的な実装を示す断面図である。 半導体チップのＰＨＹ領域及び非ＰＨＹ領域のパッドの小さい部分の例示的な初期処理を示す断面図である。 図２６に示すＰＨＹ領域及び非ＰＨＹ領域の平面図である。 図２６と同様の断面図であるが、チップの例示的な追加処理を示す断面図である。 図２８と同様の断面図であるが、チップの例示的な追加処理を示す断面図である。 図２９に示すチップの一部の平面図である。 図３０に示すマスキング層の模式図である。 追加処理後の図２９に示すチップの一部の平面図である。 チップの追加処理を示す分解図である。 図２８と同様の断面図であるが、チップの例示的な追加処理を示す断面図である。 図３４に示すチップの一部の平面図である。 例示的な再構成された成形チップの組み合わせのウェハの模式図である。
チップの幾何学的形状は、過去数年にわたって継続的に転じてきた。しかしながら、チップサイズの縮小は、所定のチップに対する入出力数の付随的な増加の影響を受ける。このことは、マルチチップモジュールについてのチップ間相互接続の数を大幅に増加させる必要性をもたらした。現在の２Ｄ及び３Ｄ ＷＬＦＯは、２．０μｍ／ライン及びスペースのオーダで、制限された最小ライン間隔を有する。また、従来のＷＬＦＯ技術は、複数の硬化ポリイミドフィルムを使用して、必要なＲＤＬ層を形成する。これらのポリイミドフィルムは、機械的応力を受ける傾向があるため、反り（warpage）、ソース及びこれらの比較的高いベーキング温度は、他のセンシティブなデバイスに悪影響を与える可能性がある。最終的に、ＷＬＦＯ及びＥＭＩＢの両方におけるチップのピックアンドプレース精度が、依然として課題となる。
本発明の１つの態様によれば、第１ＰＨＹ領域を有する第１半導体チップと、第２ＰＨＹ領域を有する第２半導体チップと、第１ＰＨＹ領域と第２ＰＨＹ領域とを相互接続する相互接続チップと、第１半導体チップと第２半導体チップと相互接続チップとを接合する成形物と、を含む、成形チップの組み合わせが提供される。
成形チップの組み合わせにおいて、第１半導体チップは、成形チップの組み合わせが回路基板に実装される場合に回路基板に接続する第１の複数の相互接続（interconnects）を含み、第２半導体チップは、成形チップの組み合わせが回路基板に実装される場合に回路基板に接続する第２の複数の相互接続を含む。
成形チップの組み合わせにおいて、第１半導体チップは、第１の複数の相互接続に接続された第１非ＰＨＹ領域を含み、第２半導体チップは、第２の複数の相互接続に接続された第２非ＰＨＹ領域を含む。
成形チップの組み合わせにおいて、成形物は、第１成形材料層と第２成形材料層とを含む。
成形チップの組み合わせは、第１成形材料層と第２成形材料層との間に位置するポリマー層を含む。
成形チップの組み合わせは、回路基板を含み、当該回路基板に実装される。
成形チップの組み合わせにおいて、第１半導体チップはプロセッサを含み、第２半導体チップはメモリチップを含む。
本発明の別の態様によれば、第１ＰＨＹ領域を有する第１半導体チップと、第２ＰＨＹ領域を有する第２半導体チップと、第１ＰＨＹ領域と第２ＰＨＹ領域とを相互接続する相互接続チップと、第１半導体チップと第２半導体チップとを接合する第１成形材料層と、第１成形材料層に接合された第２成形材料層であって、相互接続チップを少なくとも部分的に封入する第２成形材料層と、を含む、成形チップの組み合わせが提供される。
成形チップの組み合わせにおいて、第１半導体チップは、成形チップの組み合わせが回路基板に実装される場合に回路基板に接続する第１の複数の相互接続を含み、第２半導体チップは、成形チップの組み合わせが回路基板に実装される場合に回路基板に接続する第２の複数の相互接続を含む。
成形チップの組み合わせにおいて、第１半導体チップは、第１の複数の相互接続に接続された第１非ＰＨＹ領域を含み、第２半導体チップは、第２の複数の相互接続に接続された第２非ＰＨＹ領域を含む。
成形チップの組み合わせは、第１成形材料層と第２成形材料層との間に位置するポリマー層を含む。
成形チップの組み合わせは、回路基板を含み、当該回路基板に実装される。
成形チップの組み合わせにおいて、第１半導体チップはプロセッサを含み、第２半導体チップはメモリチップを含む。
本発明の別の態様によれば、成形チップの組み合わせを製造する方法が提供される。この方法は、第１半導体チップの第１ＰＨＹ領域と第２半導体チップの第２ＰＨＹ領域とを相互接続チップで相互接続することと、第１半導体チップと第２半導体チップと相互接続チップとを合わせて成形することと、を含む。
方法は、成形チップの組み合わせが回路基板に実装される場合に回路基板に接続するための第１の複数の相互接続を第１半導体チップに形成することと、成形チップの組み合わせが回路基板に実装される場合に回路基板に接続するための第２の複数の相互接続を第２半導体チップに形成することと、を含む。
方法において、第１半導体チップは、第１の複数の相互接続に接続された第１非ＰＨＹ領域を含み、第２半導体チップは、第２の複数の相互接続に接続された第２非ＰＨＹ領域を含む。
方法において、成形することは、第１成形材料層を用いて第１半導体チップを第２半導体チップに成形することと、相互接続チップを少なくとも部分的に封入するように第２成形材料層を成形することと、を含む。
方法は、第１成形材料層と第２成形材料層との間にポリマー層を塗布することを含む。
方法は、成形チップの組み合わせを回路基板に実装することを含む。
方法において、第１半導体チップはプロセッサを含み、第２半導体チップはメモリチップを含む。
以下に説明する図面において、２つ以上の図に同一の要素が現れる場合には、符号が一般的に繰り返される。ここで、図面、特に、例示的な半導体チップデバイス１０の模式図である図１を参照する。半導体チップデバイス１０は、回路基板１５（例えば、システム基盤、回路カード、半導体チップパッケージ基板等）に実装可能な成形チップの組み合わせ１３を含む。回路基板１５は、この構成においてはんだボールを構成する複数の相互接続構造１７を介して、他の回路基板又は他の構造等の他の電気構造と電気的に接続することができる。しかしながら、当業者は、ピン、ランドグリッドアレイ構造又は他のタイプの相互接続等のように、はんだボール以外の様々なタイプの相互接続構造を使用可能であることを理解するであろう。成形チップの組み合わせ１３は、複数の半導体チップを含み、これらの半導体チップのうち２つの半導体チップの各々が符号１９，２０で示されており、その両方が少なくとも部分的に成形材料２５に封入されている。この構成では、成形材料２５を、２つの成形層３０，３５から構成することができる。以下により詳細に説明するように、半導体チップ１９，２０は、成形材料によって覆い隠されることによって図１では見えないが、以下に説明され、後の図面に示される別の半導体チップを介して、電気的に接続可能である。
半導体チップデバイス１０のさらなる詳細については、断面２−２で得られる図１の断面図である図２を参照することによって理解することができる。成形チップの組み合わせ１３の成形材料２５は、成形層３０と、成形層３５と、成形層３０，３５間に挟まれたポリマー層５０と、から構成されている。成形層３５は、半導体チップ１９，２０を横方向に囲むが、半導体チップ１９，２０の各々の上面５５，６０は、後の半導体チップ１９，２０へのヒートスプレッダの任意の配置を容易にするために、露出したままである。成形層３０，３５に選択される材料は、適用可能な成形温度で適切な粘度を示し、成形プロセスの時点で存在する何れかのはんだ構造の融点よりも低い成形温度を有することが望ましい。例示的な構成では、成形層３０，３５の材料は、約１６５℃の成形温度を有してもよい。２つの商用バリアントは、Ｓｕｍｉｔｏｍｏ ＥＭＥ−Ｇ７５０及びＧ７６０である。
半導体チップ１９，２０は、様々な集積回路のうち何れかであってもよい。実施例の非網羅的なリストには、マイクロプロセッサ、グラフィックス処理ユニット、両方の態様を組み合わせたアプリケーション処理ユニット、メモリデバイス、特定用途向け集積回路等を含む。半導体チップ１９は、チップ間信号の伝送専用の様々な内部及び外部導体構造を有する物理デバイス又は「ＰＨＹ」領域と、電力及び接地並びに／又はチップ間基板信号の伝送により適合した導体構造を有する非ＰＨＹ領域７０と、によって構成されている。同様に、半導体チップ２０は、半導体チップ１９のＰＨＹ領域６５及び非ＰＨＹ領域７０と同じ機能を有する、ＰＨＹ領域７５及び非ＰＨＹ領域８０を含む。簡単に上述したように、半導体チップ１９，２０は、別の半導体チップ、即ち相互接続チップ８５を介して電気的に接続される。半導体チップ１９，２０及び相互接続チップ８５は、シリコン、ゲルマニウム又は他の半導体材料で構成されてもよく、バルク半導体、絶縁体上の半導体又は他の設計であってもよい。相互接続チップ８５は、複数の内部導体トレースを含み、内部導体トレースは、必要に応じて複数のレベル又は単一のレベルとすることができる。これらのトレースのうち２つのトレースが示されており、まとめて符号９０で示されている。トレース９０は、導電経路９５を介して半導体チップ１９，２０のＰＨＹ領域６５，７５の導体構造と電気的に接続する。この導電経路は、図においてクロスハッチングが実用的でないスケール及びサイズであるため、それぞれ３つの矩形の複数の白色スタックとして示されている。しかしながら、後の図面では、これらの導電経路９５のさらなる詳細を示す。半導体チップ１９の非ＰＨＹ領域７０は、複数の導電性ピラー１００を介して回路基板１５と電気的に接続可能である。各導電性ピラー１００は、それぞれの導体パッド１０５を介して半導体チップ１９に電気的に接続されており、必要に応じてはんだバンプ又はマイクロバンプとすることができるはんだ相互接続１１０を介して回路基板１５に電気的に接続されている。同様に、半導体チップ２０の非ＰＨＹ領域８０は、半導体チップ１９の導電性ピラー１００、パッド１０５及びはんだバンプ１１０と実質的に同様の複数の導電性ピラー１１５、導体パッド１２０及びはんだバンプ１２５を介して回路基板１５に電気的に接続されている。導電性ピラー１００は、複数の絶縁層（即ち、底部から上部に向かって、成形層３０、ポリマー層５０及びパッシベーション構造１３０）を横断することに留意されたい。パッシベーション構造１３０は、二酸化ケイ素、窒化ケイ素又は他の誘電材料等の様々な絶縁材料の積層体であってもよい。同様に、導電性ピラー１１５は、成形層３０、ポリマー層５０及びパッシベーション構造１３５を横断する。ここで、パッシベーション構造１３５は、上述したパッシベーション構造１３０と同様であってもよい。導電性ピラー１００，１１５は、銅及び以下により詳細に説明する他のもの等の様々な導体材料から構成されてもよい。導体パッド１０５，１２０は、アルミニウム、銅又は様々な他の導体材料から構成されてもよい。はんだバンプ１１０，１２５は、スズ‐銀、スズ‐銀‐銅、又は、他のもの様々な周知のはんだ組成物から構成されてもよい。ポリマー層５０は、好ましくはポリベンゾオキサゾールから構成されるが、他のポリマー材料（例えば、ベンゾシクロブテン、低温ポリイミド、又は、約２００℃未満の硬化温度を有する他のポリマー等）が使用されてもよい。ポリマー層５０は、ストレスバッファ、アイソレーションフィルムとして機能するように設計されており、再配線層ルーティングを可能にすることができる。
回路基板１５は、有機又はセラミックであってもよく、単層又はより一般的には多層であってもよい。熱膨張係数の不一致の影響を抑えるために、アンダーフィル材料１４０を、成形層３０と回路基板１５の上面との間に配置することができ、必要に応じて、成形層３０の左右縁部（及び表示されていない縁部）を越えて横方向に延在させてもよい。アンダーフィル材料１４０は、周知のポリマーアンダーフィル材料から構成されてもよい。
ＰＨＹ領域６５，７５と相互接続チップ８５との間の導電経路９５のさらなる詳細は、図３も参照することによって理解することができる。図３は、相互接続チップ８５及びチップ１９のＰＨＹ領域６５に関連する導電経路９５のうち１つの導電経路の一部を示す図である。この説明は、他の導電経路９５の説明でもあることを理解されたい。半導体チップ１９に関連する導電経路９５の一部は、半導体チップ内の不可視の他の導体トレース又はビアに接続された導体パッド１４５と、ニッケル‐金キャップ１５５によって覆われる導電性マイクロピラー１５０を含むことができる。ニッケル‐金キャップ１５５は、バリア層及びはんだ濡れ性面として機能する。他の可能な材料としては、ニッケル‐バナジウム、白金、パラジウム、純金等が含まれる。アンダーバンプメタライゼーション１６０は、導電性ピラー１５０と導体パッド１４５との間に配置される。導体パッド１４５は、アルミニウム、銅、金、銀、又は、これらの組み合わせ等で構成されてもよい。ＵＢＭ構造１６０は、スパッタされたチタン、タングステン及び銅から構成されてもよく、ニッケル、バナジウム又は他の材料を含むこともできる。アンダーバンプメタライゼーション１６０、導電性マイクロピラー１５０及びニッケル‐金キャップ１５５の組み合わせは、半導体チップ１９のパッシベーション構造１３０及びポリマー層５０を横断することに留意されたい。相互接続チップ８５に関連する導電経路９５の一部は、導体パッド１６５を含むことができ、この導体パッドは、導体パッド１４５と同様に、相互接続チップ８５内に配置されるが、説明を簡単にするために図示されていない１つ以上の導電性トレース又はビアに電気的に接続されている。パッシベーション構造１６６は、本明細書の他の箇所で説明するパッシベーション構造１３０，１３５と同じタイプの材料から構成されており、導体パッド１６５を部分的に覆う。バリア／接着層１６７は、導体パッド１６５上に形成されており、好ましくはＴｉ‐Ｗ及び銅から構成されており、図中上方に向かって、銅層１７０、ニッケル層１７５及び他の銅層１８０が続く。銅層１８０は、はんだマイクロバンプ１８５によって覆われている。当業者は、導体材料の選択が、含まれる成分によって変わり得ることを理解するであろう。例えば、ニッケル、金、ニッケル及び金、又は、バナジウムでも、はんだ成分の他の導電層への移動又はその逆を防ぐバリア層として機能することができる。はんだマイクロバンプ１８５は、好ましくは鉛フリーはんだ（例えば、スズ‐銅‐銀、スズ‐銀、又は、他のタイプのはんだ等）から構成されてもよい。ニッケル‐金キャップ１５５は、バリア層機能を提供しながら、はんだマイクロバンプ１８５のための良好なはんだ濡れ性層を提供するように設計される。上述したように、図３に示す導電経路９５を、図２に示され説明された他の導電経路９５に使用することができる。
図１及び図２に示す半導体チップデバイス１０を製造する例示的なプロセスは、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９及び図２０を参照し、図４を最初に参照することによって理解することができる。図４は、半導体チップ１９，２０を断面で示し、図１及び図２に示す成形チップの組み合わせ１３に組み立てる前の状態の自立した半導体チップとして示している。図４において、半導体チップ１９，２０は、図１及び図２に示す向きから反転して示されていることに留意されたい。半導体チップ１９，２０を半導体ウェハ（図示省略）でまとめて製造することができ、その後、ウェハを個片化して個々の半導体チップ１９，２０が得られる。これらの製造プロセスの間に、様々な電子構造（例えば、トランジスタ、キャパシタ、インダクタ、及び、チップ１９，２０に適切な任意の他の論理素子及び回路構造を含む）を構築することができ、上述したＰＨＹ領域６５，７５及び非ＰＨＹ領域７０，８０の各々をチップ１９，２０に設けることができる。この点に関して、半導体チップ１９は、導体パッド１０５，１４５が、パッシベーション構造１３０と、下方の導体パッド１０５に通じるパッシベーション構造１３０内の複数の開口部１９０と、導体パッド１４５に通じるパッシベーション構造１３０を貫通する複数の開口部１９５と共に製造されている時点まで製造されてもよい。同様に、半導体チップ２０は、非ＰＨＹ領域８０内の導体パッド１２０が製造され、ＰＨＹ領域７５内の導体パッド１４５と、パッシベーション構造１３５内の開口部２００と、導体パッド１４５に通じるパッシベーション構造１３５内の複数の開口部２０５とが設けられる時点まで製造されてもよい。めっき、スパッタリング、化学蒸着、これらの組み合わせ等の周知の材料堆積技術を使用して、導体パッド１０５，１２０，１４５を製造することができる。周知のフォトリソグラフィ及び方向性エッチング技術を使用して、開口部１９０，１９５，２００，２０５を形成することができる。
次に、図５に示すように、半導体チップ１９，２０を図４に示す向きから反転させて、キャリア基板２１０に実装することができる。光活性化接着剤（図示省略）又は他の一時的な固定技術によって半導体チップ１９，２０をキャリア基板２１０に固定することができるが、これは、キャリアウェハ２１０が、その後、様々な処理ステップに従って除去されることを意図しているためである。
次に、図６に示すように、例えばＳｕｍｉｔｏｍｏ ＥＭＥ−Ｇ７５０又はＧ７６０等の適切な化合物を約１６５℃で約６０〜１２０分間圧縮成形することによって、成形層３５を形成する。この圧縮成形プロセスは、半導体チップ１９，２０を最初に封入し、キャリア基板２１０のそれ以外の覆われていない部分を覆う。半導体チップ１９，２０の上面５５，６０の各々を露出させることが望ましいので、成形層３５は、図７に示す研削プロセスを経て、これらの表面５５，６０を露出させることができる。このとき、半導体チップ１９，２０は、キャリア基板２１０に実装されたままであるが、成形層３５を介して横方向に機械的に接合される。
次に、図８に示すように、半導体チップ１９，２０及び成形層３５を、図７に示すキャリア基板２１０から分離し、図７に示す向きから反転させることができる。このとき、ポリマー層５０を、半導体チップ１９，２０及び成形層３５の両方に塗布することができる。周知のスピンコーティング及びベーキング技術を使用してポリマー層５０を塗布することができ、さらに、ブランケット堆積プロセスを使用することができるので、この時点で様々な開口部１９０，１９５，２００，２０５をポリマー層５０の材料で充填することができる。図９に示すように、半導体チップ１９の様々な導体パッド１０５，１４５及び半導体チップ２０の導体パッド１２０，１４５を再度露出させるために、ポリマー層５０は、導体パッド１０５への開口部２１５を設け、半導体チップ１９の導体パッド１４５への開口部２２０を設け、半導体チップ２０の導体パッド１４５，１２０への開口部２２０，２２５を設けるために、適宜マスクされ、リソグラフィ、即ちフォトリソグラフィによってパターニングされてもよい。
次に、図１０に示すように、レジストマスク２３５をポリマー層５０上に塗布し、適宜パターニングして、半導体チップ１９の導体パッド１４５に通じる開口部２４０と、半導体チップ２０の導体パッド１４５に通じる開口部２４５とを設ける。ここで、レジストマスク２３５の目的は、各半導体チップ１９，２０の導体パッド１０５，１２０をマスクして、各チップ１９，２０の導体パッド１４５に関連する様々な導体構造を製造することである。この製造ステップのさらなる詳細は、図１１も参照することによって理解することができる。図１１は、図１０の破線矩形２５０によって囲まれた部分であり、より拡大した倍率で示されている。ボックス２５０は、半導体チップ１９のＰＨＹ領域６５の一部、したがって、１つの導体パッド１０５と１つの導体パッド１４５とを囲むことに留意されたい。図１１に示す構造は、半導体チップ１９の他の同様の導体構造、及び、チップ２０のＰＨＹ領域７５内のこれらの導体構造を例示するものであることを理解されたい。また、図１１に示すように、レジストマスク２３５を塗布する前に、周知のスパッタ及び／又はＣＶＤ技術を使用してＵＢＭ１６０（図３にも示されている）を堆積することができることを理解されたい。このスパッタプロセスは、図示するように、ＵＢＭ１６０をブランケット堆積させることができる。その後、周知の技術を使用して、レジストマスク２３５をスピンコーティング及びベーキングによって塗布することができる。開口部２４０は、そのうちの１つが図１１に示されているが、レジストマスク２３５内でフォトリソグラフィによってパターニングすることができ、その後、マイクロピラー１５０を、ニッケル‐金キャップ１５５と同様に図３に関連して上述した技術を使用して、製造することができる。複数の導体材料２５２の塗布は、開口部２４０及び同様の開口部２４５を介して行われる。上述したように、マイクロピラー１５０は、半導体チップ１９のパッシベーション構造１３０と、ポリマー層５０の一部とを横断する。この図示した構成における導体パッド１４５，１０５は、各々の横方向寸法（直径や他の形状）Ｘ１及びＸ２（Ｘ２＞Ｘ１）で製造されることに留意されたい。しかしながら、以下に説明する別の構成では、半導体チップ１９は、Ｘ１及びＸ２がほぼ同じサイズで製造される。この状況は、別の開示された技術によって対処される技術的問題を生じさせる。
次に、図１２に示すように、周知のアッシング技術及び溶剤剥離（solvent stripping）技術を使用して図１１に示すレジストマスク２３５を剥離し、周知のスピンコーティング及びベーキング技術を使用して別のレジストマスク２６０を塗布し、半導体チップ１９，２０の各々の導体パッド１４５及びマイクロピラー１５０を覆うが、半導体１９の下方の導体パッド１０５に通じる開口部２６５と、半導体チップ２０の下方の導体パッド１２０に通じる開口部２７０とを有するようにパターニングする。
次に、図１３に示すように、複数の材料堆積ステップを実行して、液滴２７５によって概略的に表される導体材料を堆積し、半導体チップ１９，２０の導電性ピラー１００，１１５の各々を製造する。これらの材料製造プロセスのさらなる詳細は、図１４を参照することによって理解することができる。図１４は、図１３の破線矩形２８０によって囲まれた部分をより拡大した倍率で示す図である。図１４に示すように、レジストマスク２６０を塗布して開口部２７０をパターニングする前に、図１０に示すレジストマスク２３５の前に堆積した上述のＵＢＭ構造１６０が依然として所定の位置にある。ここで、ＵＢＭ構造１６０をめっき電極として使用するバイアスめっきプロセスから構成し得る周知のめっき技術を使用して、導電性ピラー１１５を製造することができる。銅、銅及び銀、銅及びスズ、又は、他のタイプの材料を使用することができる。導電性ピラー１１５のめっきに続いて、はんだキャップ２８５を、めっきによって、又は、ステンシル及びペーストプロセスによってピラー１１５上に製造する。ＵＢＭ構造１６０が導体パッド１２０上に配置され、導体パッド１２０とオーム接触していることと、ＵＢＭ構造１６０と導電性ピラー１１５の下部との組み合わせが、半導体チップ２０上のパッシベーション構造１３５及びポリマー層５０の一部を通って垂直方向に延在していることと、に留意されたい。
図１５及び図１６を参照して、相互接続チップ８５の半導体チップ１９，２０への実装について説明する。図１５に示すように、周知のアッシング及び溶剤剥離技術を使用して図１３及び図１４に示すレジストマスク２６０を剥離し、導電性ピラー１００，１１５の各々を半導体チップ１９，２０から上方に突出させる。相互接続チップ８５を実装する前に、半導体チップ１９，２０及び成形層３５の組み合わせは、ウェットエッチング等の材料除去プロセスを経て、ポリマー層５０上に位置するがピラー１００，１１５に対して横方向に位置するＵＢＭ構造１６０の余分な部分を除去することができる。このエッチングは、隣接するピラー１００，１１５間等の後の電気的短絡を抑制するために必要である。この時点まで、相互接続チップ８５は、内部導電トレース９０だけでなく、図３に示すように相互接続チップ８５に関連する導電経路９５の部分も設けるために、様々な周知の技術を使用して製造される。例えば、図１６は、図１５の一部、特に、破線矩形２９０によって囲まれた相互接続チップ８５の小さな部分をより拡大した倍率で示している。上述したように、図３に示す相互接続チップ８５に関連する導電経路９５の部分は、導体パッド１６５と、パッシベーション構造１６６と、シード層１６７と、様々な層１７０，１７５，１８０と、これに続くはんだキャップ１８５と、から構成されており、これらの全ては、図３に反映された向きから反転して示されている。相互接続チップ８５がポリマー層５０上に配置されると、はんだキャップ１８５と、半導体チップ１９，２０のマイクロピラー１５０上に配置された下方のニッケル‐金キャップ１５５との間の金属学的結合を確立するために、リフローが実行されることに留意されたい。
次に、図１７に示すように、第２成形プロセスを実行して、相互接続チップ８５、導電性ピラー１００，１１５及び他にポリマー層５０の露出部分に成形層３０を形成する。成形層３０は、約１６５℃で約６０〜１２０分間の圧縮成形プロセスと、Ｓｕｍｉｔｏｍｏ ＥＭＥ−Ｇ７５０若しくはＧ７６０又は本明細書に開示する他の成形材料とを使用して製造される。図１８に示すように成形層３０に対して研削プロセスを行い、導電性ピラー１００，１１５を露出させる必要がある。この研削プロセスは、導電性ピラー１００，１１５を露出させるように設計され、相互接続チップ８５の高さに応じて、相互接続チップ８５の裏面を薄くすることもできる。図１９に示すようにピラー１００，１１５を露出させた状態で、はんだ相互接続１１０をピラー１００上に形成し、はんだ相互接続１２５をピラー１１５上に形成する。周知のはんだめっき及び／若しくはペーストステンシルプロセス又は他の技術によって、はんだバンプのピックアンドプレース配置（pick and place placement）によってはんだ相互接続１１０，１２５を形成することができる。
次に、図２０に示すように、完成した成形チップの組み合わせ１３を、図１９に示す向きから反転させ、はんだ相互接続１１０，１２５のリフロープロセスによって回路基板１５に実装することができる。その後、アンダーフィル１４０は、液体としてのアンダーフィルを毛細管作用によって分配することによって設けられる。
熱管理目的のために、図２１に示すように、オプションのヒートスプレッダ又はシンク３００を成形チップの組み合わせ１３に実装し、半導体チップ１９，２０の各々と熱接触するように配置することができる。熱伝導グリース又はペースト（図示省略）等の適切な熱伝導材料を、ヒートスプレッダ３００と、半導体チップ１９，２０の各々の上面５５，６０との間に配置することができる。
図２２は、図２と同様の断面図であるが、代替の例示的な半導体チップデバイス１０’の断面図である。半導体チップデバイス１０’は、本明細書の他の箇所で図示及び説明する半導体チップデバイス１０と殆どの属性を共有する。主な相違点は、半導体チップデバイス１０が図２に示すようなアンダーフィル材料層１４０を利用するのに対し、半導体チップデバイス１０’は、代替の成形チップの組み合わせ１３’の成形層３０の全体的な高さを増加させるために、アンダーフィル材料層１４０を除去することにある。成形層３５及びポリマー層５０は、上述した構成と同様に使用される。しかしながら、図２２に示すように、成形層３０は、導電性ピラー１００，１１５の下端部付近で終端するのではなく、回路基板１５まで下方に延在し、回路基板１５に成形し、又は、上方に延在してチップ１９，２０、成形材料３５及びポリマー層５０の組み合わせを少なくとも部分的に封入する。ここでは、成形層３５を用いて半導体チップ１９，２０を成形するために本明細書の他の箇所で説明した製造工程と、半導体チップ１９のＰＨＹ領域６５及び非ＰＨＹ領域７０内並びにこれらの周辺における様々な導体構造の構成と、が同様に使用される。半導体チップ２０のＰＨＹ領域７５及び非ＰＨＹ領域８０は、半導体チップデバイス１０に関して本明細書の他の箇所で説明するように再現されるか、同一である。同様に、相互接続チップ８５は、半導体チップデバイス１０に関して本明細書の他の箇所で概して説明するように構成される。しかしながら、半導体チップデバイス１０と半導体チップデバイス１０’との間では、製造プロセスにおいてプロセスフローの違いがあるので、図２３を用いて最初に説明する。図２３は、ポリマー層５０の製造及び相互接続チップ８５の実装後の半導体チップ１９，２０と成形層３５との成形された組み合わせを示す図である。また、導電性ピラー１００，１１５は、図１５に示すように上述した技術を用いて製造され、露出されている。しかしながら、この段階では、はんだ相互接続１１０，１２５の各々は、導電性ピラー１００，１１５に実装される。これは、本質的にピックアンドプレースプロセスであるドロッププロセスを使用して実現することができる。また、はんだ相互接続１１０，１２５を配置するためにステンシル（図示省略）を配置することが可能である。はんだ相互接続１１０と導電性ピラー１００との間、及び、はんだ相互接続１２５と導電性ピラー１１５との間の初期の金属学的接合部を設けるために、この時点で、短時間のリフローを実現することができる。次に、図２４に示すように、半導体チップ１９，２０及び成形層３５を、相互接続チップ８５と共に、図２３に示す向きから反転させて回路基板１５に実装することができる。これは、はんだ相互接続１１０，１２５と、回路基板１５の導電性パッド（図示省略）との間に金属学的接続を設けるリフロープロセスを必要とする。次に、トランスファ成形又は他の技術を使用して、成形材料３０をポリマー層５０と回路基板１５との間に成形して、図２２に完成した形で示す成形層３０を設けることができる。これにより、完成した成形チップの組み合わせ１３’が設けられる。図２５に示すように、オプションのヒートスプレッダ３００を、上述したように成形チップの組み合わせ１３’に実装することができる。必要に応じて、成形層３０の成形プロセスは、成形層３０の横方向の縁部を、成形層３５及びポリマー層５０の横方向の縁部と同一端に形成することができることに留意されたい。この場合も、熱伝導材料（図示省略）を、ヒートシンク３００と半導体チップ１９，２０との間に配置することができる。
上記の開示した構成では、半導体チップ１９，２０のＰＨＹ領域６５，７５の導体パッドは、横方向寸法Ｘ２を有する非ＰＨＹ領域７０，８０の導体パッドよりも数が多く、寸法Ｘ１が若干小さい。しかしながら、半導体チップ１９，２０を、全ての導体パッドについて、即ち、ＰＨＹ領域６５，７５及び非ＰＨＹ領域７０，８０の両方について、単一の横方向寸法Ｘ１で製造することができる。しかしながら、これは、デバイス７０，８０の非ＰＨＹ領域がより小さい横方向寸法Ｘ１サイズのパッドを含む場合であっても、ピラー１００，１１５等のより大きい導電性ピラーを使用可能であることが望ましいという点において技術的複雑性を表す。この問題に対する技術的な解決策を、図２６、図２７、図２８、図２９、図３０、図３１、図３２、図３３、図３４及び図３５に関連して、最初に図２６を参照して図示及び説明する。図２６は、半導体チップ２０と、そのＰＨＹ領域７５及び非ＰＨＹ領域８０の一部との断面図である。ここで、ＰＨＹ領域７５は、本明細書の他の箇所で概して説明するように製造された、ある横方向寸法Ｘ１を有する複数の導体パッド１２０を含む。しかしながら、非ＰＨＹ領域８０は、本明細書の他の箇所に示す横方向寸法Ｘ２を有するより大きな導体パッド１２０の代わりに、横方向寸法Ｘ１を有する追加の複数の導体パッド１４５を含む。これは、２つの別々の横方向寸法を有するトップレベルの導体パッドを構成してパターニングすることを必要としないプロセスを使用して半導体チップ２０を製造する場合に起こり得る。パッシベーション構造１３５は、ＰＨＹ領域７５及び非ＰＨＹ領域８０の両方の全ての導体パッド１４５に、複数の開口部２２５を有するように適用され、パターニングされている。図２７は、パッシベーション構造１３５、開口部２２５及び下方の導体パッド１４５の一部の平面図である。いくつかの導体パッド１４５のみが示されており、半導体チップは、その複雑さに応じて数百又は数千個のこのようなパッドを含むことができることを理解されたい。図２７及び他の図における破線３０８は、ＰＨＹ領域７５と非ＰＨＹ領域８０との間の境界を表す。２つの破線の円３１０は、下方の導体パッド１４５とオーム接触することになる、後に形成される導電性ピラー１１５が形成される位置を表す。より小さいマイクロピラー１５０が、ＰＨＹ領域７５の導体パッド１４５とオーム接触して形成されることに留意されたい。技術的な目標は、大きいサイズの導電性ピラー１１５を、下方の小さい導体パッド１４５とオーム接触する破線の円３１０の位置に最終的に製造可能にすることである。最初に、図２８に示すように、ポリマー層５０を、半導体チップ２０のパッシベーション構造１３５にＰＨＹ領域７５及び非ＰＨＹ領域８０に亘って塗布し、開口部２２５を充填する。ポリマー層５０は、光活性化合物を含むことが好ましい。図２９に示すように、レジストマスク３２０は、ポリマー層５０に塗布され、パッシベーション構造１３５のＰＨＹ領域７５上の開口部２２５と位置合わせされた適切な開口部３２２と、パッシベーション構造１３５の非ＰＨＹ領域８０上の開口部２２５と位置合わせされた他の適切な開口部３２３と、を有するようにパターニングされる。開口部３２２，３２３の各々は、図３０及び図３１の平面図及び模式図に示されている。開口部３２２及び開口部３２３は、異なるフットプリントを有することに留意されたい。開口部３２２は、ＰＨＹ領域７５における下方の開口部２２５を追跡するフットプリントを有する。しかしながら、開口部３２３は、縦横に交差する接続部３４０と、非ＰＨＹ領域８０における下方の開口部２２５と位置合わせされた開口部３４５との組み合わせから構成されている。マスク３２０が所定の位置にありパターニングされた状態でポリマー層５０を露出して成長させ（developed）、図３２の平面図に示すようにマスク３２０を剥離して、マスク開口部３２２（図３１参照）のフットプリントを有するＰＨＹ領域７５の開口部３４７と、交差接続部３５０の開口部３４９と、マスク開口部３２３（図３１参照）のフットプリントを有する非ＰＨＹ領域８０の開口部３５２と、を生じさせる。ここで、ＰＨＹ領域７５及び非ＰＨＹ領域８０の両方における下方の導体パッド１４５が露出される。
次に、図３３の分解図に示すように、別のレジストマスク３３０をポリマー層５０に塗布してパターニングして、ポリマー層５０の開口部３４７と位置合わせされた適切な開口部３５４をＰＨＹ領域７５に設け、パッシベーション構造１３５の開口部３４９と位置合わせされた別のセットの開口部３５６を非ＰＨＹ領域８０に設ける。開口部３５４は、ポリマー層５０の開口部３４７と同じフットプリントを有し、開口部３５６は、ポリマー層５０の開口部３４９と同じフットプリントを有する。マスク３２０が所定の位置にある状態で開口部３４７内に個別の導電性ピラー１５０が形成され、相互接続された導電性ピラー１５０’が、本明細書の他の箇所で説明するめっき及び材料を使用して開口部３４９内に形成される。導電性ピラー１５０及び導電性ピラー１５０’は、同じ金属学的組成物を含むが、異なるフットプリントを有する。導電性ピラー１５０’は、ポリマー層５０を通じて下方に延在し、導体バー３５９によって相互接続された下方の導体パッド１４５（見えない）まで延在するピラー３５８から構成されている。後続の処理によって、より大きい直径の導電性ピラー３７０（破線）が、非ＰＨＹ領域８０の導電性ピラー１５０’の上部に形成されることを理解されたい。めっきマスク３３０は、導電性ピラー１５０及び導電性ピラー１５０’を残すために、本明細書の他の箇所で説明する技術を使用して最終的に剥離される。ポリマー層５０が再配線層トレースの形成を可能にするように、導体トレース（図示省略）も導体バー３５９と同様に形成することができる。ＰＨＹ領域７５の導電性ピラー１５０の基本的な構成は、導電性ピラー１５０について図１１に示したものと同じ一般的な構成である。導電性ピラー１５０’も同じ層を含むが、そのフットプリントは、図３３に示すように導電性ピラー１５０と異なる。
次に、図３４に示すように、めっきマスク３６０をポリマー層５０に形成し、図２７に示す破線の円３１０のサイズ及び位置に対応するように配置及びサイズ設定された適切な開口部３６５を用いてパターニングする。目的は、図３３に示す相互接続されたピラー３５８及びバー３５９を構成する下方の相互接続された導電性ピラー１５０’とオーム接触する導電性ピラー３７０を、後続のめっきプロセスによって設けることを可能にすることである。図３５は、非ＰＨＹ領域８０のめっきマスク３６０及びめっきされた導電性ピラー３７０の平面図である。下方の個別の導電性ピラー１５０は、めっきマスク３６０によって隠され（よって、破線で示される）、相互接続された導電性ピラー１５０’は、導電性ピラー３７０及びめっきマスク３６０の一部の両方によって隠され、同様に導電性ピラー１５０が隠されるため、破線で示されることに留意されたい。周知の技術を使用して、めっきマスク３６０を最終的に剥離する。
当業者であれば、本明細書に記載の成形チップの組み合わせ１３が、単一のユニットとして製造され、又は、ウェハレベルのプロセスに相当するようにウェハ状の構造（再構成されたウェハ）３８０内にまとめて製造され得ることを理解するであろう。例えば、図３６の模式図に示すように、複数の成形チップの組み合わせ１３を、例えば多数の成形層３５，３０を同時に使用して合わせて成形することができ、必要に応じて、このウェハレベルの段階において、相互接続チップ８５を成形チップの組み合わせ１３に実装することができる。その後、成形チップの組み合わせ１３を、本明細書の他の図に示す個別のユニットに分割することができる。
本発明は、様々な変形及び代替形態を受け入れることができ、特定の実施形態が、図面において例として示されており、本明細書において詳細に説明されている。しかしながら、本発明は、開示された特定の形態に限定されることを意図していないことを理解されたい。むしろ、本発明は、添付の特許請求の範囲によって定義される本発明の趣旨及び範囲内にある全ての変形、均等物及び代替物をカバーする。

Claims (20)

  1. 第１ＰＨＹ領域（７５）を有する第１半導体チップ（２０）と、
    第２ＰＨＹ領域（６５）を有する第２半導体チップ（１９）と、
    前記第１ＰＨＹ領域と前記第２ＰＨＹ領域とを相互接続する相互接続チップ（８５）と、
    前記第１半導体チップと前記第２半導体チップとを横方向に接合する第１成形層（３５）と、
    前記相互接続チップを少なくとも部分的に封入する第２成形層（３０）と、
    前記第１成形層と前記第２成形層との間に配置されたポリマー層（５０）と、を備える、
    成形チップの組み合わせ。
  2. 前記第１半導体チップは、前記成形チップの組み合わせが回路基板（１５）に実装される場合に前記回路基板に接続する第１の複数の相互接続（１２５）を含み、
    前記第２半導体チップは、前記成形チップの組み合わせが前記回路基板に実装される場合に前記回路基板に接続する第２の複数の相互接続（１１０）を含む、
    請求項１の成形チップの組み合わせ。
  3. 前記第１半導体チップは、前記第１の複数の相互接続に接続された第１非ＰＨＹ領域（８０）を含み、
    前記第２半導体チップは、前記第２の複数の相互接続に接続された第２非ＰＨＹ領域（７０）を含む、
    請求項２の成形チップの組み合わせ。
  4. 前記第１半導体チップは、第１非ＰＨＹ領域（８０）を含み、
    前記第１半導体チップのＰＨＹ領域（７５）は、それぞれ第１横方向寸法（Ｘ１）を有する第１グループの導体パッド（１４５）を有し、
    前記第１半導体チップの非ＰＨＹ領域は、それぞれ実質的に同じ前記第１横方向寸法を有する第２グループの導体パッド（１４５）を有し、
    前記ポリマー層（５０）は、前記第１グループの導体パッドと位置合わせされた複数の開口部（３４７）と、前記第２グループの導体パッドと位置合わせされた複数の相互接続された開口部（３４９）と、を有し、
    前記ポリマー層は、前記複数の開口部の各々に導電性ピラー（１５０）を有し、前記相互接続された複数の開口部の各々に相互接続された導電性ピラー（１５０’）を有する、
    請求項１の成形チップの組み合わせ。
  5. 前記相互接続された導電性ピラー上の別の導電性ピラー（３７０）を備え、
    前記別の導電性ピラーは、前記第１横方向寸法よりも大きい第２横方向寸法を有する、
    請求項４の成形チップの組み合わせ。
  6. 回路基板を備え、
    前記成形チップの組み合わせは、前記回路基板に実装されている、
    請求項１の成形チップの組み合わせ。
  7. 前記第１半導体チップはプロセッサを備え、前記第２半導体チップはメモリチップを備える、
    請求項１の成形チップの組み合わせ。
  8. 第１ＰＨＹ領域（７５）及び第１非ＰＨＹ領域（８０）を有する第１半導体チップ（２０）と、
    第２ＰＨＹ領域（６５）及び第２非ＰＨＹ領域（７０）を有する第２半導体チップ（１９）と、
    前記第１ＰＨＹ領域と前記第２ＰＨＹ領域とを相互接続する相互接続チップ（８５）と、
    前記第１半導体チップと前記第２半導体チップとを横方向に接合する第１成形層（３５）と、
    前記第１成形層に接合され、前記相互接続チップ及び前記第１成形層を少なくとも部分的に封入する第２成形層（３０）と、
    前記第１成形層と前記第２成形層との間に配置されたポリマー層（５０）と、を備える、
    成形チップの組み合わせ。
  9. 前記第１半導体チップは、前記成形チップの組み合わせが回路基板（１５）に実装される場合に前記回路基板に接続する第１の複数の相互接続（１２５）を含み、
    前記第２半導体チップは、前記成形チップの組み合わせが前記回路基板に実装される場合に前記回路基板に接続する第２の複数の相互接続（１１０）を含む、
    請求項８の成形チップの組み合わせ。
  10. 前記第１半導体チップの第１非ＰＨＹ領域（８０）は、前記第１の複数の相互接続に接続されており、
    前記第２半導体チップの第２非ＰＨＹ領域（７０）は、前記第２の複数の相互接続に接続されている、
    請求項９の成形チップの組み合わせ。
  11. 前記第１半導体チップのＰＨＹ領域（７５）は、それぞれ第１横方向寸法（Ｘ１）を有する第１グループの導体パッド（１４５）を有し、
    前記第１半導体チップの非ＰＨＹ領域（８０）は、それぞれ実質的に同じ前記第１横方向寸法を有する第２グループの導体パッド（１４５）を有し、
    前記ポリマー層（５０）は、前記第１グループの導体パッドと位置合わせされた複数の開口部（３４７）と、前記第２グループの導体パッドと位置合わせされた複数の相互接続された開口部（３４９）と、を有し、
    前記ポリマー層は、前記複数の開口部の各々に導電性ピラー（１５０）を有し、前記複数の相互接続された開口部の各々に相互接続された導電性ピラー（１５０’）を有し、
    前記第１半導体チップの非ＰＨＹ領域は、前記相互接続された導電性ピラー上の別の導電性ピラー（３７０）を含み、
    前記別の導電性ピラーは、前記第１横方向寸法よりも大きい第２横方向寸法を有する、
    請求項８の成形チップの組み合わせ。
  12. 回路基板を備え、
    前記成形チップの組み合わせは、前記回路基板に実装されている、
    請求項８の成形チップの組み合わせ。
  13. 前記第１半導体チップはプロセッサを備え、前記第２半導体チップはメモリチップを備える、
    請求項８の成形チップの組み合わせ。
  14. 第１半導体チップ（２０）の第１ＰＨＹ領域（７５）と第２半導体チップ（１９）の第２ＰＨＹ領域（６５）とを、相互接続チップ（８５）を用いて相互接続することと、
    前記第１半導体チップと前記第２半導体チップとを、第１成形層（３５）を用いて合わせて成形することと、
    前記相互接続チップを、第２成形層（３０）を用いて少なくとも部分的に封入することと、
    前記第１成形層と前記第２成形層との間にポリマー層（５０）を塗布することと、を含む、
    成形チップの組み合わせの製造方法。
  15. 前記成形チップの組み合わせが回路基板（１５）に実装される場合に前記回路基板に接続する第１の複数の相互接続（１２５）を前記第１半導体チップに形成することと、
    前記成形チップの組み合わせが前記回路基板に実装される場合に前記回路基板に接続する第２の複数の相互接続（１１０）を前記第２半導体チップに形成することと、を含む、
    請求項１４の方法。
  16. 前記第１半導体チップは、前記第１の複数の相互接続に接続された第１非ＰＨＹ領域（８０）を含み、
    前記第２半導体チップは、前記第２の複数の相互接続に接続された第２非ＰＨＹ領域（７０）を含む、
    請求項１５の方法。
  17. 前記第１半導体チップは、第１非ＰＨＹ領域（８０）を含み、
    前記方法は、
    それぞれ第１横方向寸法（Ｘ１）を有する前記第１半導体チップのＰＨＹ領域の第１グループの導体パッド（１４５）と、それぞれ実質的に同じ前記第１横方向寸法を有する前記第１半導体チップの非ＰＨＹ領域の第２グループの導体パッド（１４５）と、を形成することと、
    前記第１グループの導体パッドと位置合わせされた複数の開口部（３４７）と、前記第２グループの導体パッドと位置合わせされた複数の相互接続された開口部（３４９）と、を前記ポリマー層（５０）に設けることと、
    前記複数の開口部の各々に導電性ピラー（１５０）を形成し、前記複数の相互接続された開口部の各々に相互接続された導電性ピラー（１５０’）を形成することと、を含む、
    請求項１４の方法。
  18. 前記相互接続された導電性ピラー上に別の導電性ピラー（３７０）を配置することを含み、
    前記別の導電性ピラーは、前記第１横方向寸法よりも大きい第２横方向寸法を有する、
    請求項１７の方法。
  19. 前記成形チップの組み合わせを回路基板に実装することを含む、
    請求項１４の方法。
  20. 前記第１半導体チップはプロセッサを備え、前記第２半導体チップはメモリチップを備える、
    請求項１４の方法。
JP2020504400A 2017-08-11 2018-07-30 成形チップの組み合わせ Active JP6864152B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/675,214 US10510721B2 (en) 2017-08-11 2017-08-11 Molded chip combination
US15/675,214 2017-08-11
PCT/US2018/044342 WO2019032322A1 (en) 2017-08-11 2018-07-30 COMBINATION OF MOLDED CHIPS

Publications (2)

Publication Number Publication Date
JP2020528220A true JP2020528220A (ja) 2020-09-17
JP6864152B2 JP6864152B2 (ja) 2021-04-28

Family

ID=65271398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020504400A Active JP6864152B2 (ja) 2017-08-11 2018-07-30 成形チップの組み合わせ

Country Status (6)

Country Link
US (1) US10510721B2 (ja)
EP (1) EP3665721A4 (ja)
JP (1) JP6864152B2 (ja)
KR (1) KR102270751B1 (ja)
CN (1) CN111033731B (ja)
WO (1) WO2019032322A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023022179A1 (ja) * 2021-08-20 2023-02-23 アオイ電子株式会社 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法
JP7556505B2 (ja) 2020-12-25 2024-09-26 国立大学法人東京工業大学 半導体装置及びその製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183458B2 (en) * 2016-11-30 2021-11-23 Shenzhen Xiuyuan Electronic Technology Co., Ltd Integrated circuit packaging structure and method
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US10593628B2 (en) 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10700051B2 (en) 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
US10756058B2 (en) * 2018-08-29 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US20200098725A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Semiconductor package or semiconductor package structure with dual-sided interposer and memory
KR102530320B1 (ko) 2018-11-21 2023-05-09 삼성전자주식회사 반도체 패키지
US10867978B2 (en) 2018-12-11 2020-12-15 Advanced Micro Devices, Inc. Integrated circuit module with integrated discrete devices
US11769735B2 (en) * 2019-02-12 2023-09-26 Intel Corporation Chiplet first architecture for die tiling applications
US11164818B2 (en) * 2019-03-25 2021-11-02 Intel Corporation Inorganic-based embedded-die layers for modular semiconductive devices
US10950551B2 (en) * 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11841803B2 (en) 2019-06-28 2023-12-12 Advanced Micro Devices, Inc. GPU chiplets using high bandwidth crosslinks
US10923430B2 (en) * 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
US11507527B2 (en) * 2019-09-27 2022-11-22 Advanced Micro Devices, Inc. Active bridge chiplet with integrated cache
US20210098419A1 (en) * 2019-09-27 2021-04-01 Advanced Micro Devices, Inc. Fabricating active-bridge-coupled gpu chiplets
US11587905B2 (en) 2019-10-09 2023-02-21 Industrial Technology Research Institute Multi-chip package and manufacturing method thereof
TWI759844B (zh) * 2019-10-09 2022-04-01 財團法人工業技術研究院 多晶片封裝件及其製造方法
CN112652605B (zh) * 2019-10-09 2024-08-13 财团法人工业技术研究院 多芯片封装件及其制造方法
TWI701777B (zh) * 2019-10-22 2020-08-11 財團法人工業技術研究院 影像感測器封裝件及其製造方法
US11232622B2 (en) 2019-11-27 2022-01-25 Advanced Micro Devices, Inc. Data flow in a distributed graphics processing unit architecture
US11309226B2 (en) * 2019-12-18 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structures and methods of forming the same
US20210296194A1 (en) * 2020-03-18 2021-09-23 Advanced Micro Devices, Inc Molded semiconductor chip package with stair-step molding layer
US11605594B2 (en) 2020-03-23 2023-03-14 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate
CN114388471A (zh) * 2020-10-06 2022-04-22 欣兴电子股份有限公司 封装结构及其制作方法
CN112490209A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 一种半导体封装器件
US11538759B2 (en) 2021-01-26 2022-12-27 Deca Technologies Usa, Inc. Fully molded bridge interposer and method of making the same
US20230035627A1 (en) * 2021-07-27 2023-02-02 Qualcomm Incorporated Split die integrated circuit (ic) packages employing die-to-die (d2d) connections in die-substrate standoff cavity, and related fabrication methods
TW202345328A (zh) * 2021-12-30 2023-11-16 美商英特爾股份有限公司 包含可抽換ｐｈｙ電路的微電子晶片和包含該晶片的半導體封裝
CN116759397A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111415A (ja) * 2002-09-13 2004-04-08 Sony Corp 回路基板およびその製造方法、並びに半導体装置およびその製造方法
US20110285006A1 (en) * 2010-05-19 2011-11-24 Chao-Fu Weng Semiconductor Package and Method for Making the Same
US20140159228A1 (en) * 2012-12-06 2014-06-12 Weng Hong Teh High density substrate routing in bbul package
JP2014135346A (ja) * 2013-01-09 2014-07-24 Fujitsu Ltd 半導体装置の製造方法
JP2014179613A (ja) * 2013-03-14 2014-09-25 Intel Corp 埋込インターコネクトブリッジパッケージの直接外部相互接続
US20140299999A1 (en) * 2013-04-09 2014-10-09 Chuan Hu Integrated circuit package assemblies including a glass solder mask layer
US20160133571A1 (en) * 2014-11-07 2016-05-12 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
US20160315071A1 (en) * 2015-04-23 2016-10-27 Apple Inc. Three layer stack structure
JP2017085147A (ja) * 2012-01-10 2017-05-18 インテル ドイチュランド ゲーエムベーハー 半導体装置及び半導体装置の製造方法
WO2017111957A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with through bridge die connections

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121488A (ja) 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
SG75873A1 (en) 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US6468833B2 (en) 2000-03-31 2002-10-22 American Air Liquide, Inc. Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
TW445610B (en) 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6258626B1 (en) 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US20140018526A1 (en) * 2001-03-29 2014-01-16 Pardeep Kumar Bhardwaj DNA sequence in plant caragana jubata with freeze tolerance
SG106054A1 (en) 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
US6664483B2 (en) 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
TW583348B (en) 2001-06-19 2004-04-11 Phoenix Prec Technology Corp A method for electroplating Ni/Au layer substrate without using electroplating wire
US6693541B2 (en) 2001-07-19 2004-02-17 3M Innovative Properties Co RFID tag with bridge circuit assembly and methods of use
TW546792B (en) 2001-12-14 2003-08-11 Advanced Semiconductor Eng Manufacturing method of multi-chip stack and its package
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
TWI237354B (en) 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US20040099961A1 (en) 2002-11-25 2004-05-27 Chih-Liang Chu Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
TWI236754B (en) 2003-04-18 2005-07-21 Phoenix Prec Technology Corp Method for plating metal layer over isolated pads on substrate for semiconductor package substrate
US7057277B2 (en) 2003-04-22 2006-06-06 Industrial Technology Research Institute Chip package structure
US6853064B2 (en) 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
TWI286372B (en) 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
US7041591B1 (en) 2004-12-30 2006-05-09 Phoenix Precision Technology Corporation Method for fabricating semiconductor package substrate with plated metal layer over conductive pad
US7326592B2 (en) 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7528474B2 (en) 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JP4971152B2 (ja) 2005-06-13 2012-07-11 イビデン株式会社 プリント配線板
TWI275186B (en) 2005-10-17 2007-03-01 Phoenix Prec Technology Corp Method for manufacturing semiconductor package
US7554203B2 (en) 2006-06-30 2009-06-30 Intel Corporation Electronic assembly with stacked IC's using two or more different connection technologies and methods of manufacture
US7799608B2 (en) 2007-08-01 2010-09-21 Advanced Micro Devices, Inc. Die stacking apparatus and method
JP5306634B2 (ja) 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
US20110024898A1 (en) 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
US20120007211A1 (en) 2010-07-06 2012-01-12 Aleksandar Aleksov In-street die-to-die interconnects
US9251036B2 (en) 2010-10-29 2016-02-02 St-Ericsson Sa High speed interchip HSIC USB monitoring
KR101069488B1 (ko) 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지
US8546886B2 (en) 2011-08-24 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the device performance by forming a stressed backside dielectric layer
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
CN104159616B (zh) * 2012-03-08 2017-10-31 托门医学股份公司 在牙科应用中用于诊断炎性组织的口香糖
JP2014082334A (ja) 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
US8946900B2 (en) 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9223541B2 (en) 2012-11-20 2015-12-29 Advanced Micro Devices, Inc. Method and apparatus to eliminate frequency holes in a memory I/O system
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US20140264831A1 (en) * 2013-03-14 2014-09-18 Thorsten Meyer Chip arrangement and a method for manufacturing a chip arrangement
US8916981B2 (en) 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
US10192810B2 (en) 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US9041205B2 (en) 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US20150048515A1 (en) 2013-08-15 2015-02-19 Chong Zhang Fabrication of a substrate with an embedded die using projection patterning and associated package configurations
US9622350B2 (en) 2013-09-28 2017-04-11 Intel Corporation Method of forming a circuit board
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9270929B2 (en) 2013-12-19 2016-02-23 Lattice Semiconductor Corporation Formatting audio-video information compliant with first transmission format to second transmission format in integrated circuit for offloading physical layer logic for first transmission format to separate integrated circuit
US9324557B2 (en) * 2014-03-14 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method for fabricating equal height metal pillars of different diameters
KR20150123420A (ko) 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
KR20150134493A (ko) 2014-05-21 2015-12-02 삼성전자주식회사 반도체 장치의 패턴 형성 방법
US9542522B2 (en) 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
US9443824B1 (en) 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US9653428B1 (en) * 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US10163856B2 (en) * 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111415A (ja) * 2002-09-13 2004-04-08 Sony Corp 回路基板およびその製造方法、並びに半導体装置およびその製造方法
US20110285006A1 (en) * 2010-05-19 2011-11-24 Chao-Fu Weng Semiconductor Package and Method for Making the Same
JP2017085147A (ja) * 2012-01-10 2017-05-18 インテル ドイチュランド ゲーエムベーハー 半導体装置及び半導体装置の製造方法
US20140159228A1 (en) * 2012-12-06 2014-06-12 Weng Hong Teh High density substrate routing in bbul package
JP2014135346A (ja) * 2013-01-09 2014-07-24 Fujitsu Ltd 半導体装置の製造方法
JP2014179613A (ja) * 2013-03-14 2014-09-25 Intel Corp 埋込インターコネクトブリッジパッケージの直接外部相互接続
US20140299999A1 (en) * 2013-04-09 2014-10-09 Chuan Hu Integrated circuit package assemblies including a glass solder mask layer
US20160133571A1 (en) * 2014-11-07 2016-05-12 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
US20160315071A1 (en) * 2015-04-23 2016-10-27 Apple Inc. Three layer stack structure
WO2017111957A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with through bridge die connections

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7556505B2 (ja) 2020-12-25 2024-09-26 国立大学法人東京工業大学 半導体装置及びその製造方法
WO2023022179A1 (ja) * 2021-08-20 2023-02-23 アオイ電子株式会社 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法
JP7496942B2 (ja) 2021-08-20 2024-06-07 アオイ電子株式会社 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法

Also Published As

Publication number Publication date
JP6864152B2 (ja) 2021-04-28
KR20200030563A (ko) 2020-03-20
EP3665721A1 (en) 2020-06-17
CN111033731B (zh) 2021-09-28
KR102270751B1 (ko) 2021-06-29
WO2019032322A1 (en) 2019-02-14
US10510721B2 (en) 2019-12-17
CN111033731A (zh) 2020-04-17
US20190051633A1 (en) 2019-02-14
EP3665721A4 (en) 2021-04-07

Similar Documents

Publication Publication Date Title
JP6864152B2 (ja) 成形チップの組み合わせ
JP7455110B2 (ja) チップとパッケージ基板との間の電源接続を提供するチップ相互接続ブリッジを有するマルチチップ・パッケージ構造体
US11164817B2 (en) Multi-chip package structures with discrete redistribution layers
CN108074872B (zh) 封装件结构及其形成方法
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
US11018125B2 (en) Multi-chip package with offset 3D structure
US9852969B2 (en) Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US11114410B2 (en) Multi-chip package structures formed by joining chips to pre-positioned chip interconnect bridge devices
US20170062383A1 (en) Package Structures and Methods of Making the Same
US11688693B2 (en) Semiconductor packages and method of manufacture
CN112310049A (zh) 集成电路封装
KR20160130820A (ko) 기판의 웰에 근접하여 기판 내에 배치되는 열 비아
US11894312B2 (en) Semiconductor packages and method of manufacture
KR20200036734A (ko) 반도체 패키징된 디바이스 내의 본딩 구조물 및 그 형성 방법
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
KR102481141B1 (ko) 반도체 패키징된 디바이스 내의 본딩 구조물 및 그 형성 방법
CN114765150A (zh) 金属化结构及封装结构
CN113838840A (zh) 半导体封装及制造半导体封装的方法
KR20220102541A (ko) 반도체 패키지 및 이를 형성하는 방법
CN116525558A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200728

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200728

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210401

R150 Certificate of patent or registration of utility model

Ref document number: 6864152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250