JP2020512689A - 薄膜トランジスタ及びその製造方法、表示パネル - Google Patents

薄膜トランジスタ及びその製造方法、表示パネル Download PDF

Info

Publication number
JP2020512689A
JP2020512689A JP2019549372A JP2019549372A JP2020512689A JP 2020512689 A JP2020512689 A JP 2020512689A JP 2019549372 A JP2019549372 A JP 2019549372A JP 2019549372 A JP2019549372 A JP 2019549372A JP 2020512689 A JP2020512689 A JP 2020512689A
Authority
JP
Japan
Prior art keywords
layer
region
substrate
pattern
antioxidant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019549372A
Other languages
English (en)
Other versions
JP6829775B2 (ja
Inventor
龍強 石
龍強 石
Original Assignee
深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 filed Critical 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Publication of JP2020512689A publication Critical patent/JP2020512689A/ja
Application granted granted Critical
Publication of JP6829775B2 publication Critical patent/JP6829775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明は、薄膜トランジスタ及びその製造方法、表示パネルを開示する。アニール処理中に、アルミニウム層と非晶質酸化物半導体層中の酸素イオンとが結合してＡｌ２Ｏ３層が形成され、非晶質酸化物半導体層が酸素イオンを失うことにより酸素欠陥の増加をもたらして半導体層の不純物領域、即ちソースコンタクト領域及びドレインコンタクト領域が形成されるとともに、非晶質酸化物半導体層が酸化防止層により遮蔽されて半導体層のチャネル領域が形成される。本発明は、製造工程を簡略化し、製造効率を向上させ、製造コストを削減することができる。【選択図】図１

Description

本発明は、表示技術分野に関し、具体的に、薄膜トランジスタ及びその製造方法、並びに該薄膜トランジスタを有する表示パネルに関する。
表示パネルの大型化、高精細化に伴い、大きい電子移動度を有する薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）構造は、脚光を浴びており、市場への適用が非常に期待されており、例えば、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，インジウムガリウム亜鉛酸化物）は、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）チャネル層とも呼ばれる薄膜トランジスタの半導体層を製造するために業界で一般的に使用されている。ソース及びドレインと半導体層との良好なコンタクトを確保するためには、不純物領域を形成する必要があるとともに、半導体層のチャネル領域の電気的安定性を確保する必要もあることで、製造工程が複雑になり、製造効率に影響を与え、製造コストが高くて削減できないという問題がある。
本発明は、上記に鑑み、製造工程を簡略化し、製造効率を向上させ、製造コストを削減することが可能な薄膜トランジスタ及びその製造方法、表示パネルを提供する。
本発明の一実施例に係る薄膜トランジスタの製造方法は、
基板基材に所定パターンのアルミニウム層及び酸化防止層を順次形成し、前記基板基材には、基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、アルミニウム層が第１領域、第２領域及び第３領域に形成され、前記酸化防止層が第２領域に形成される工程と、
酸化防止層上にアルミニウム層を被覆する非晶質酸化物半導体層を形成する工程と、
非晶質酸化物半導体層をアニール処理し、アニール処理中に、第１領域及び第３領域においてアルミニウム層が酸化反応してＡｌ２Ｏ３を生成し、非晶質酸化物半導体層が第１領域及び第３領域において結晶化反応してソースコンタクト領域及びドレインコンタクト領域を形成し、第２領域において酸化防止層に遮蔽されてチャネル領域を形成する工程と、
アニール処理された非晶質酸化物半導体層上にゲート絶縁層を形成する工程と、
ゲート絶縁層上に、ソースコンタクト領域とドレインコンタクト領域との間に位置しかつチャネル領域の上方に対応して位置するゲートパターンを形成する工程と、
ゲートパターン上に誘電体分離層を形成する工程と、
誘電体分離層上に、ソースコンタクト領域に接続されたソースパターンと、ドレインコンタクト領域に接続されたドレインパターンとを形成する工程とを備える。
本発明の一実施例に係る薄膜トランジスタは、
基板基材に位置し且つ所定パターンを有するＡｌ２Ｏ３層及びアルミニウム層であって、前記基板基材には、前記基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、前記Ａｌ２Ｏ３層が第１領域及び第３領域に形成され、前記アルミニウム層が第２領域に形成されるＡｌ２Ｏ３層及びアルミニウム層と、
アルミニウム層上に位置し、基板基材における正射影が第２領域と重なる酸化防止層と、
酸化防止層上に位置し、基板基材における正射影が第１領域と重なるソースコンタクト領域と、基板基材における正射影が第３領域と重なるドレインコンタクト領域と、基板基材における正射影が第２領域と重なるチャネル領域と、を備える半導体層と、
半導体層上に位置するゲート絶縁層と、
ゲート絶縁層上に位置し、ソースコンタクト領域とドレインコンタクト領域との間に位置しかつチャネル領域の上方に対応して位置するゲートパターンと、
ゲートパターン上に位置する誘電体分離層と、
誘電体分離層上に位置するソースパターン及びドレインパターンであって、前記ソースパターンがソースコンタクト領域に接続され、前記ドレインパターンがドレインコンタクト領域に接続されたソースパターン及びドレインパターンと、を備える。
本発明の一実施例に係る表示パネルは上述の薄膜トランジスタを備える。
以上の技術的手段により、本発明の実施例は、アニール処理時にアルミニウム層と非晶質酸化物半導体層中の酸素イオンとが結合してＡｌ２Ｏ３層が形成され、非晶質酸化物半導体層が酸素イオンを失うことにより酸素欠陥の増加をもたらして半導体層の不純物領域、即ちソースコンタクト領域及びドレインコンタクト領域が形成されるとともに、非晶質酸化物半導体層が酸化防止層により遮蔽されて半導体層のチャネル領域が形成される。アニール処理のプロセスが簡単であるため、本発明の実施例は、製造工程を簡略化することができ、製造効率の向上や、製造コストの削減に有利である。
図１は本発明の一実施例に係る薄膜トランジスタの製造方法のフローチャートである。 図２は図１に示す方法に基づいて、基板基材上に所定パターンのアルミニウム層及び酸化防止層を順次形成する模式図である。 図３は図１に示す方法に基づいて、図２に示すアルミニウム層及び酸化防止層上に薄膜トランジスタを形成する模式図である。 図４は本発明の一実施例に係る表示パネルの構造を示す断面模式図である。
以下、本発明の実施例における図面を参照しながら、本発明に係る各例示的実施例における技術的手段を明確かつ完全に説明する。以下の各実施例及び実施例における特徴は、矛盾を生じない限り、相互に組み合わせることができる。
図１は、本発明の一実施例に係る薄膜トランジスタの製造方法である。前記薄膜トランジスタの製造方法は、下記の工程Ｓ１１〜Ｓ１７を含む。
Ｓ１１：基板基材に所定パターンのアルミニウム層及び酸化防止層を順次形成し、基板基材には、基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、アルミニウム層が第１領域、第２領域及び第３領域に形成され、前記酸化防止層が第２領域に形成される。
本発明の一実施例は、基板基材上に所定パターンのアルミニウム層及び酸化防止層を、露光及びエッチングによって形成することができる。図２に示すように、具体的には、
基板基材２０上に、基板基材２０を被覆するアルミニウム層２１及び酸化防止層２２を順次形成する。該基板基材２０は、ガラス基板基材、プラスチック基板基材、フレキシブル基板基材等の透光性基板基材を含むが、これに限定されない。本実施例では、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，物理蒸着法）法を用いて、基板基材２０上に、全面アルミニウム層２１と、全面酸化防止層２２とを順に形成することができ、該酸化防止層２２は、Ｍｏ（モリブデン）層であってもよい。
次に、酸化防止層２２上に全面に亘って厚みが均一なフォトレジスト層２３を形成する。
そして、ハーフトーンマスクを用いてフォトレジスト層２３を露光し、露光済み部分のフォトレジストを現像液で除去し、未露光部分のフォトレジストを現像液で除去せず、半露光部分のフォトレジストを部分的に除去することで、図２に示す第１領域２０１、第２領域２０２及び第３領域２０３のみに露光されたフォトレジスト層２３が保留される。露光されたフォトレジスト層２３は、第２領域２０２における厚みが、第１領域２０１における厚みよりも大きく、第３領域２０３における厚みよりも大きい。露光後のフォトレジスト層２３は、第１領域２０１と第２領域２０２とで厚みが同じであってもよい。
次に、フォトレジスト層２３で遮蔽されていないアルミニウム層２１及び酸化防止層２２を除去するように、１回目のエッチング工程を行う。前記１回目のエッチングは、エッチング液がフォトレジスト層２３を浸すことにより、フォトレジスト層２３で覆われていないアルミニウム層２１及び酸化防止層２２がエッチング液と化学反応してエッチング液中に溶解し、フォトレジスト層２３で遮蔽されているアルミニウム層２１及び酸化防止層２２がフォトレジスト層２３で分離されているため化学反応せずに保留されるウェットエッチングを用いることができる。
さらに、第１領域２０１及び第３領域２０３に位置するフォトレジスト層２３を除去するように、フォトレジスト層２３に対してアッシング処理を行う。アッシング処理後の第２領域２０２のフォトレジスト層２３は、露光後のフォトレジスト層２３に比べて厚みが小さくなるが、保留される。
第１領域２０１及び第３領域２０３に位置する酸化防止層２２を除去するように、２回目のエッチング工程を行う。前記２回目のエッチング工程は、例えば、第１領域２０１と第３領域２０３とにプラズマガスでボンバードしてこの領域の酸化防止層２２を除去した後、エッチングを停止するドライエッチングを用いることができる。２回目のエッチング工程を経た後も、第１領域２０１と第３領域２０３に位置するアルミニウム層２１は変化しない。
最後に、第２領域２０２に位置するフォトレジスト層２３を除去する。以上のようにして、本実施例は所定パターンのアルミニウム層２１及び酸化防止層２２を得、即ち、基板基材２０に平行な方向に沿って、アルミニウム層２１が第１領域２０１、第２領域２０２、及び第３領域２０３に形成され、酸化防止層２２の基板基材２０における正射影が、第２領域２０２と重なる。
もちろん、基板基材２０上に全面アルミニウム層２１と全面酸化防止層２２とを順次形成した後、本発明の他の実施例は、酸化防止層２２の第２領域２０２のみにフォトレジスト層２３を形成することができ、即ちフォトレジスト層２３の基板基材２０上における正射影が第２領域２０２と重なった後、前記フォトレジスト層２３で遮蔽されていない酸化防止層２２を除去するために、フォトレジスト層２３で遮蔽されていない酸化防止層２２をドライエッチングして、最後にフォトレジスト層２３を除去して、所定パターンのアルミニウム層２１と酸化防止層２２とを得る。
また、本発明の他の実施例は、ＰＶＤ法により、基板基材２０上に所定パターンのアルミニウム層２１及び酸化防止層２２を直接順次形成することもできる。
Ｓ１２：酸化防止層上にアルミニウム層を被覆する非晶質酸化物半導体層を形成する。
図２及び図３に示すように、本実施例では、ＰＶＤ法により、基板基材２０の全面を被覆する非晶質酸化物半導体層２４を形成することができる。該非晶質酸化物半導体層の材質はＩＧＺＯを含むが、これに限定されない。そして、本実施例では、フォトレジストの塗布、露光、エッチングにより、第１領域２０１、第２領域２０２及び第３領域２０３に位置する非晶質酸化物半導体層２４のみを保留することができる。
Ｓ１３：非晶質酸化物半導体層をアニール処理し、前記アニール処理中に、第１領域及び第３領域においてアルミニウム層が酸化反応してＡｌ２Ｏ３を生成し、非晶質酸化物半導体層が第１領域及び第３領域において結晶化反応してソースコンタクト領域及びドレインコンタクト領域を形成し、第２領域において酸化防止層に遮蔽されてチャネル領域を形成する。
アニール処理中に、アルミニウム層２１と非晶質酸化物半導体層２４中の酸素イオンとが結合してＡｌ２Ｏ３層が形成され、非晶質酸化物半導体層２４が酸素イオンを失うことにより酸素欠陥が増加し、非晶質酸化物半導体層２４の両端、即ち第１領域２０１及び第３領域２０３に位置する部分の不純物領域に、例えばＮ＋ＩＧＺＯ層が、第１領域２０１及び第３領域２０３から第２領域２０２に向かう結晶方向の非晶質酸化物半導体層２５を結晶形成する。このような配向結晶化により、結晶効率及び結晶均一性を確保し、電子移動度や漏れ電流への粒界の影響を低減し、半導体層２５の電気的特性を確保することができる。
アニール処理後、非晶質酸化物半導体層２４の両端にソースコンタクト領域及びドレインコンタクト領域がそれぞれ形成され、酸化防止層２２で遮蔽された中間部分、即ち第２領域２０２に位置する部分がチャネル領域となる。また、結晶化完了後のチャネル領域のドーパントイオンが少なく、電子移動度が低いため、ＴＦＴの漏れ電流を低減することができ、ソースコンタクト領域及びドレインコンタクト領域のドーパントイオンが多く、電子移動度が高いため、後に形成されるＴＦＴのソース及びドレインとのコンタクト抵抗を低減することができる。
これから分かるように、本実施例では、アニール処理工程により電気的特性に優れた半導体層２５を製造することができるとともに、アニール処理工程が簡単であるため、本実施例では、製造工程を簡略化することができ、製造効率の向上や、製造コストの削減に有利である。
酸化防止層２２は、非晶質酸化物半導体層２４とアルミニウム層２１とを遮断し、アニール処理中にアルミニウム層２１が第２領域２０２の非晶質酸化物半導体層２４中の酸素イオンと結合してＡｌ２Ｏ３層を形成することを防止するためのものであり、これにより、本実施例の酸化防止層２２は、例えば、モリブデン、チタンなどの酸化し難い材料を採用する必要がある。
Ｓ１４：アニール処理された非晶質酸化物半導体層上にゲート絶縁層を形成する。
本実施例では、半導体層２５上に、基板基材２０の全面を被覆する構造であるゲート絶縁層（Ｇａｔｅ Ｉｎｓｕｌａｔｉｏｎ Ｌａｙｅｒ，ＧＩ）２６をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，化学蒸着）法により形成することができる。前記ゲート絶縁層２６の材質はケイ素酸化物（ＳｉＯｘ）であってもよく、もちろん、ゲート絶縁層２６は半導体層２５上に順次形成された酸化ケイ素化合物層及び窒化ケイ素化合物層、例えば、ＳｉＯ２（二酸化ケイ素）とＳｉ３Ｎ４（窒化ケイ素）を含んでもよく、これによりゲート絶縁層２６の耐摩耗性と絶縁性能をさらに向上させることができる。
Ｓ１５：ゲート絶縁層上に、ソースコンタクト領域とドレインコンタクト領域との間に位置しかつチャネル領域の上方に対応して位置するゲートパターンを形成する。
本実施例では、フォトレジストの塗布、露光、現像、エッチング等のパターニング工程を用いて、所定パターンを有するゲートパターン２７１を形成することができる。本実施例のＴＦＴは、ゲートパターン２７１が半導体層２５の上方に位置することを考慮してトップゲート設計を有すると考えられ、露光工程において、背面照射のイエロープロセスを用いてゲート絶縁層２６上にゲートパターン２７１を形成することができ、前記イエロープロセスがアニーリング処理されたアルミニウム層（即ち、第２領域２０２のアルミニウム層２１）を遮光層とし、前記遮光層の酸化防止層２２とは反対側から光を照射し、従来のフォトマスクを遮光層として用いることを省略して、製造工程をより簡略化することができる。
Ｓ１６：ゲートパターン上に誘電体分離層を形成する。
本実施例は、ＣＶＤ法を用いてゲートパターン２７１上に誘電体分離層２８を形成することができる。該誘電体分離層（Ｉｎｔｅｒｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ Ｌａｙｅｒ，ＩＤＬ、誘電体層又は層間絶縁層とも呼ばれる）２８は、ゲート絶縁層２６の全面の構造を被覆する。
Ｓ１７：誘電体分離層上に、ソースコンタクト領域に接続されたソースパターンと、ドレインコンタクト領域に接続されたドレインパターンとを形成する。
続いて図３を参照して、本実施例は、フォトレジストの塗布、露光、現像、エッチングによって、コンタクトホール２９１、２９２を形成することができる。前記コンタクトホール２９１、２９２は、ゲート絶縁層２６及び誘電体分離層２８を貫通し、半導体層２５のソースコンタクト領域及びドレインコンタクト領域の上面を露出する。そして、本実施例では、ＰＶＤ法及びパターニング工程を用いて、誘電体分離層２８上に、コンタクトホール２９１を介して半導体層２５のソースコンタクト領域に接続されるソースパターン２７２と、コンタクトホール２９２を介して半導体層２５のドレインコンタクト領域に接続されるドレインパターン２７３とを形成することができる。
上記の方法により、本発明は、所望の薄膜トランジスタを製造することができる。
本発明の実施例は表示パネルをさらに提供し、図４に示すように、該液晶表示パネル４０が第１基板４１及び第２基板４２を含み、前記薄膜トランジスタが第１基板４１又は第２基板４２上に形成されてもよい。したがって、該表示パネル４０も上記の有益な効果を有する。なお、該表示パネル４０は、液晶表示パネルであってもよいし、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ−ｍａｔｒｉｘ ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、アクティブマトリックス有機発光ダイオード）等のタイプの表示パネルであってもよい。
なお、以上の説明は、単に本発明の実施例に過ぎず、本発明の特許請求の範囲を限定するものではなく、本発明の明細書及び添付図面の内容を利用した同等の構造又は同等のプロセスの変更、例えば各実施例間の技術的特徴の相互の組合せ、又は他の関連する技術分野に直接又は間接的に適用したものは、いずれも本発明の保護範囲内に包含されるものである。

Claims (16)

  1. 薄膜トランジスタの製造方法であって、
    基板基材に所定パターンのアルミニウム層及び酸化防止層を順次形成する工程であって、前記基板基材には、基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、前記アルミニウム層が前記第１領域、第２領域及び第３領域に形成され、前記酸化防止層が前記第２領域に形成される工程と、
    前記酸化防止層上に前記アルミニウム層を被覆する非晶質酸化物半導体層を形成する工程と、
    前記非晶質酸化物半導体層をアニール処理し、前記アニール処理中に、前記第１領域及び第３領域においてアルミニウム層が酸化反応してＡｌ２Ｏ３（酸化アルミニウム）を生成し、非晶質酸化物半導体層が前記第１領域及び第３領域において結晶化反応してソースコンタクト領域及びドレインコンタクト領域を形成し、前記第２領域において酸化防止層に遮蔽されてチャネル領域を形成する工程と、
    アニール処理された非晶質酸化物半導体層上にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上に、前記ソースコンタクト領域と前記ドレインコンタクト領域との間に位置しかつ前記チャネル領域の上方に対応して位置するゲートパターンを形成する工程と、
    前記ゲートパターン上に誘電体分離層を形成する工程と、
    前記誘電体分離層上に、前記ソースコンタクト領域に接続されたソースパターンと、前記ドレインコンタクト領域に接続されたドレインパターンとを形成する工程と、を含む、薄膜トランジスタの製造方法。
  2. 基板基材上に所定パターンのアルミニウム層及び酸化防止層を順次形成する工程は、
    基板基材上に、前記基板基材を被覆するアルミニウム層及び酸化防止層を順次形成することと、
    前記酸化防止層上にフォトレジスト層を形成することと、
    露光後のフォトレジスト層が前記第１領域、第２領域及び第３領域に形成され、第２領域における前記フォトレジストの厚みが、前記第１領域及び第３領域のいずれかにおける前記フォトレジストの厚みよりも大きくなるように、Ｈａｌｆ−ｔｏｎｅ（ハーフトーン）マスクを用いて前記フォトレジストを露光することと、
    前記露光されたフォトレジスト層で覆われていないアルミニウム層及び酸化防止層を除去するように、１回目のエッチング工程を行うことと、
    前記第１領域及び前記第３領域に位置するフォトレジスト層を除去して、第２領域のフォトレジスト層を保留するように、前記露光されたフォトレジスト層をアッシング処理することと、
    第２領域のフォトレジスト層で遮蔽されずに、前記第１領域及び第３領域に位置する酸化防止層を除去するように、２回目のエッチング工程を行うことと、
    前記第２領域に位置するフォトレジストを除去することと、を含む、請求項１に記載の方法。
  3. 前記１回目のエッチング工程がウェットエッチングを用い、前記２回目のエッチング工程がドライエッチングを用いる、請求項２に記載の方法。
  4. 基板基材上に所定パターンのアルミニウム層及び酸化防止層を順次形成する工程は、
    基板基材上に、前記基板基材を被覆するアルミニウム層及び酸化防止層を順次形成することと、
    前記酸化防止層上に、前記基板基材における正射影が前記第２領域と重なるフォトレジスト層を形成することと、
    前記フォトレジスト層で遮蔽されていない酸化防止層を除去するように、前記フォトレジスト層で遮蔽されていない酸化防止層をエッチングすることと、
    前記フォトレジスト層を除去することと、を含む、請求項１に記載の方法。
  5. ドライエッチングを用いて前記フォトレジスト層で遮蔽されていない酸化防止層をエッチングする、請求項４に記載の方法。
  6. 前記酸化防止層がモリブデン層を含む、請求項１に記載の方法。
  7. 背面照射のイエロープロセスを用いて、ゲート絶縁層上にゲートパターンを形成し、前記イエロープロセスが前記第２領域のアルミニウム層を遮光層とし、前記遮光層の酸化防止層とは反対側から光を照射する、請求項１に記載の方法。
  8. 前記誘電体分離層上に、ソースパターン及びドレインパターンを形成する工程は、
    前記ゲート絶縁層及び誘電体分離層を貫通して、前記ソースコンタクト領域及びドレインコンタクト領域をそれぞれ露出する２つのコンタクトホールを形成することと、
    前記２つのコンタクトホールにそれぞれ形成されたソースパターン及びドレインパターンを前記誘電体分離層上に形成することと、を含む、請求項１に記載の方法。
  9. 薄膜トランジスタであって、
    基板基材に形成され且つ所定パターンを有するＡｌ２Ｏ３層（酸化アルミニウム）及びアルミニウム層であって、前記基板基材には、前記基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、前記Ａｌ２Ｏ３層が第１領域及び第３領域に形成され、前記アルミニウム層が第２領域に形成されるＡｌ２Ｏ３層及びアルミニウム層と、
    前記アルミニウム層上に位置し、前記基板基材における正射影が前記第２領域と重なる酸化防止層と、
    前記酸化防止層上に位置し、基板基材における正射影が前記第１領域と重なるソースコンタクト領域と、基板基材における正射影が前記第３領域と重なるドレインコンタクト領域と、基板基材における正射影が前記第２領域と重なるチャネル領域と、を含む半導体層と、
    前記半導体層上に位置するゲート絶縁層と、
    前記ゲート絶縁層上に位置し、前記ソースコンタクト領域と前記ドレインコンタクト領域との間に位置しかつ前記チャネル領域の上方に対応して位置するゲートパターンと、
    前記ゲートパターン上に位置する誘電体分離層と、
    前記誘電体分離層上に位置するソースパターン及びドレインパターンであって、前記ソースパターンが前記ソースコンタクト領域に接続され、前記ドレインパターンが前記ドレインコンタクト領域に接続されたソースパターン及びドレインパターンと、を含む、薄膜トランジスタ。
  10. 前記酸化防止層がモリブデン層を含む、請求項９に記載の薄膜トランジスタ。
  11. 前記ゲート絶縁層は、前記半導体層上に順次形成された酸化ケイ素化合物層及び窒化ケイ素化合物層を含む、請求項９に記載の薄膜トランジスタ。
  12. 前記薄膜トランジスタは、前記ゲート絶縁層及び誘電体分離層を貫通して、前記ソースコンタクト領域及びドレインコンタクト領域をそれぞれ露出する２つのコンタクトホールをさらに含み、前記ソースパターン及びドレインパターンが２つのコンタクトホールにそれぞれ形成される、請求項９に記載の薄膜トランジスタ。
  13. 薄膜トランジスタを含む表示パネルであって、前記薄膜トランジスタは、
    基板基材に形成され且つ所定パターンを有するＡｌ２Ｏ３層（酸化アルミニウム）及びアルミニウム層であって、前記基板基材には、前記基板基材に平行な方向に沿って順次隣接して配置されている第１領域、第２領域及び第３領域が区画されており、前記Ａｌ２Ｏ３層が第１領域及び第３領域に形成され、前記アルミニウム層が第２領域に形成されるＡｌ２Ｏ３層及びアルミニウム層と、
    前記アルミニウム層上に位置し、前記基板基材における正射影が前記第２領域と重なる酸化防止層と、
    前記酸化防止層上に位置し、基板基材における正射影が前記第１領域と重なるソースコンタクト領域と、基板基材における正射影が前記第３領域と重なるドレインコンタクト領域と、基板基材における正射影が前記第２領域と重なるチャネル領域と、を含む半導体層と、
    前記半導体層上に位置するゲート絶縁層と、
    前記ゲート絶縁層上に位置し、前記ソースコンタクト領域と前記ドレインコンタクト領域との間に位置しかつ前記チャネル領域の上方に対応して位置するゲートパターンと、
    前記ゲートパターン上に位置する誘電体分離層と、
    前記誘電体分離層上に位置するソースパターン及びドレインパターンであって、前記ソースパターンが前記ソースコンタクト領域に接続され、前記ドレインパターンが前記ドレインコンタクト領域に接続されたソースパターン及びドレインパターンと、を含む、表示パネル。
  14. 前記酸化防止層がモリブデン層を含む、請求項１３に記載の表示パネル。
  15. 前記ゲート絶縁層は、前記半導体層上に順次形成された酸化ケイ素化合物層及び窒化ケイ素化合物層を含む、請求項１３に記載の表示パネル。
  16. 前記薄膜トランジスタは、前記ゲート絶縁層及び誘電体分離層を貫通して、前記ソースコンタクト領域及びドレインコンタクト領域をそれぞれ露出する２つのコンタクトホールをさらに含み、前記ソースパターン及びドレインパターンが２つのコンタクトホールにそれぞれ形成される、請求項１３に記載の表示パネル。
JP2019549372A 2017-03-16 2017-04-10 薄膜トランジスタ及びその製造方法、表示パネル Active JP6829775B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710156787.4 2017-03-16
CN201710156787.4A CN106952827A (zh) 2017-03-16 2017-03-16 薄膜晶体管及其制造方法、显示面板
PCT/CN2017/079907 WO2018166018A1 (zh) 2017-03-16 2017-04-10 薄膜晶体管及其制造方法、显示面板

Publications (2)

Publication Number Publication Date
JP2020512689A true JP2020512689A (ja) 2020-04-23
JP6829775B2 JP6829775B2 (ja) 2021-02-10

Family

ID=59472672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549372A Active JP6829775B2 (ja) 2017-03-16 2017-04-10 薄膜トランジスタ及びその製造方法、表示パネル

Country Status (5)

Country Link
EP (1) EP3598479A4 (ja)
JP (1) JP6829775B2 (ja)
KR (1) KR102205307B1 (ja)
CN (1) CN106952827A (ja)
WO (1) WO2018166018A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054192B (zh) * 2018-01-19 2019-12-24 武汉华星光电半导体显示技术有限公司 柔性amoled基板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139045A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 紫外線センサを有する半導体装置及びその作製方法
US20120001167A1 (en) * 2010-07-05 2012-01-05 Sony Corporation Thin film transistor and display device
JP2012049513A (ja) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20130134415A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013175710A (ja) * 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2016028449A (ja) * 2010-06-16 2016-02-25 株式会社半導体エネルギー研究所 電界効果トランジスタ
WO2016181256A1 (ja) * 2015-05-12 2016-11-17 株式会社半導体エネルギー研究所 半導体装置、電子部品および電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20110125105A (ko) * 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN103219391B (zh) * 2013-04-07 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103715094B (zh) * 2013-12-27 2017-02-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR102188690B1 (ko) * 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
CN103972110B (zh) * 2014-04-22 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
TWI555150B (zh) * 2014-05-27 2016-10-21 財團法人工業技術研究院 電子元件及其製法
CN106206743B (zh) * 2015-05-04 2020-04-28 清华大学 薄膜晶体管及其制备方法、薄膜晶体管面板以及显示装置
CN105938800A (zh) * 2016-07-01 2016-09-14 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及阵列基板的制造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139045A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 紫外線センサを有する半導体装置及びその作製方法
JP2016028449A (ja) * 2010-06-16 2016-02-25 株式会社半導体エネルギー研究所 電界効果トランジスタ
US20120001167A1 (en) * 2010-07-05 2012-01-05 Sony Corporation Thin film transistor and display device
CN102315277A (zh) * 2010-07-05 2012-01-11 索尼公司 薄膜晶体管和显示装置
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US20130309822A1 (en) * 2010-07-26 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012049513A (ja) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20120082800A (ko) * 2010-07-26 2012-07-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20130134415A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013138195A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR20130061070A (ko) * 2011-11-30 2013-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013175710A (ja) * 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2016181256A1 (ja) * 2015-05-12 2016-11-17 株式会社半導体エネルギー研究所 半導体装置、電子部品および電子機器

Also Published As

Publication number Publication date
CN106952827A (zh) 2017-07-14
JP6829775B2 (ja) 2021-02-10
EP3598479A1 (en) 2020-01-22
WO2018166018A1 (zh) 2018-09-20
KR102205307B1 (ko) 2021-01-21
EP3598479A4 (en) 2020-11-25
KR20190124788A (ko) 2019-11-05

Similar Documents

Publication Publication Date Title
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
JP5465311B2 (ja) 有機発光表示装置及びその製造方法
KR101970560B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
US10290663B2 (en) Manufacturing method of thin film transistor and manufacturing method of array substrate
JP2013506294A (ja) ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
US8796122B2 (en) Method of fabricating display device having a pixel region and a circuit region over the same substrate
TW201622158A (zh) 薄膜電晶體以及其製作方法
US11245042B2 (en) Thin film transistor, fabricating method thereof, display substrate and display apparatus
JP2012089814A (ja) 表示装置及びその製造方法
KR20150009319A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
WO2020244313A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
WO2017070868A1 (zh) N型tft的制作方法
JP2009295966A (ja) キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法
TWI419336B (zh) 半導體元件及其製作方法
TWI567871B (zh) 薄膜電晶體及其製造方法
JP2011029373A (ja) 薄膜トランジスタ基板及びその製造方法
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
JP6829775B2 (ja) 薄膜トランジスタ及びその製造方法、表示パネル
KR101127574B1 (ko) 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
KR100477106B1 (ko) 엠아이씨/엠아이엘씨를 이용한 평판표시장치의 제조방법
US10205028B2 (en) Thin-film transistor, manufacturing method for the same, display panel
TW201631749A (zh) 薄膜電晶體基板及其顯示面板
CN109300849B (zh) 低温多晶硅薄膜晶体管阵列基板及其制造方法
KR101419239B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 표시장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210122

R150 Certificate of patent or registration of utility model

Ref document number: 6829775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250