JP2020504441A - 太陽電池の製造 - Google Patents

太陽電池の製造 Download PDF

Info

Publication number
JP2020504441A
JP2020504441A JP2019531128A JP2019531128A JP2020504441A JP 2020504441 A JP2020504441 A JP 2020504441A JP 2019531128 A JP2019531128 A JP 2019531128A JP 2019531128 A JP2019531128 A JP 2019531128A JP 2020504441 A JP2020504441 A JP 2020504441A
Authority
JP
Japan
Prior art keywords
silicon
layer
dopant
annealing
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019531128A
Other languages
English (en)
Inventor
ディー ヤン
ディー ヤン
アンドレス クエヴァス
アンドレス クエヴァス
Original Assignee
ジ オーストラリアン ナショナル ユニバーシティ
ジ オーストラリアン ナショナル ユニバーシティ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2016905022A external-priority patent/AU2016905022A0/en
Application filed by ジ オーストラリアン ナショナル ユニバーシティ, ジ オーストラリアン ナショナル ユニバーシティ filed Critical ジ オーストラリアン ナショナル ユニバーシティ
Publication of JP2020504441A publication Critical patent/JP2020504441A/ja
Priority to JP2022172291A priority Critical patent/JP2023017839A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本発明は太陽電池を製造するための方法に関する。方法は物理蒸着法を用いて基板上に非晶質シリコンの層を堆積することを含み、前記基板はシリコンウェハ上に配置された誘電体の層である。非晶質シリコンは次に基板上で多結晶シリコンの層を生成するようにアニールされる。【選択図】図１

Description

本発明はシリコン太陽電池の製造方法に関する。
シリコン太陽電池技術において不動態化された接点領域または接合部を形成するための手法は、電荷キャリア（電子および正孔）の量子力学的トンネリングを可能にするのに十分に薄い（通常１〜２ｎｍ）酸化シリコン層をシリコンウェハ上に成長させ、次にそれを、電子または正孔のいずれかの輸送に対する選択性を与えるドープされた多結晶シリコンのより厚い（典型的には５〜２００ｎｍ）層で覆うことに基づく。
熱的または化学的に酸化シリコンを成長させてシリコン層（非晶質シリコンのＰＥＣＶＤ、ポリシリコンのＰＥＣＶＤ、およびポリシリコンのＬＰＣＶＤを含む）を堆積し、膜をドープするための様々な方法が開発されてきた。これまで、不動態化された接点を形成する目的でシリコン層を形成するための全ての方法は化学蒸着（ＣＶＤ）、すなわちシランなどのシリコンのための化学前駆体の使用に基づいていた。化学的堆積は、低圧で熱的に支援されてもよく（ＬＰＣＶＤ）、またはプラズマの形成による反応種のイオン化によって支援されてもよい（ＰＥＣＶＤ）。
シリコンのその場ドーピングを達成するために、現在の方法は追加の化学物質、典型的にはホウ素ドーピング用のジボランまたはリンドーピング用のホスフィンを使用する。これら２つのガスは有毒であり、シランは自然発火性である。したがって、シリコン堆積のためのＣＶＤプロセスは、厳密な安全対策および化学前駆体の慎重な取り扱いを必要とする。しばしば、ドープされていないシリコンが堆積され、その後、例えばイオン注入、ガス源からの、またはドープされた酸化物からの熱拡散によって、ドーパントを導入するために追加のステップが使用される。すべての場合において、ドーパント原子を活性化または拡散させそしてシリコン膜を再結晶化させるためには、通常７００℃から１０００℃の範囲の熱アニールが必要である。
したがって、太陽電池の製造中にシリコン層および必要なドーパントを堆積するための改良された方法が必要とされている。改良は、コスト、安全性、利便性、単純さおよび時間のうちの１つまたは複数の中にあり得る。
本発明の第１の態様において、物理蒸着法を用いて基板上に非晶質シリコン層を堆積すること、および多結晶シリコン層を生成するように非晶質シリコンをアニールすることを含む太陽電池の製造方法が提供され、基板はシリコンウェハ上に配置された誘電体の薄層である。
以下の選択肢は、個別にまたは任意の適切な組み合わせで、第１の態様と併せて使用することができる。
誘電体は、酸化シリコン、窒化シリコン、酸化チタン、酸化ハフニウムおよび酸化アルミニウム、または誘電体の混合物からなる群から選択することができる。それは酸化シリコン、または酸化シリコンと窒化シリコンの組み合わせであり得る。
物理蒸着法はスパッタリングを含み得る。
本プロセスは、堆積ステップの間に非晶質シリコンをドープするステップをさらに含み得る。ドーピングは、アニーリングステップがｎ型シリコン層を生成するようにドーパントを用いてもよく、またはアニーリングステップがｐ型多結晶シリコン層を生成するようにドーパントを用いてもよい。プロセスは、堆積ステップとアニーリングステップとの間に、アニーリングステップがｎ型またはｐ型多結晶シリコン層のいずれかを生成するようにドーパントを用いて非晶質シリコンをドープするステップを含み得る。本プロセスは、ｎ型またはｐ型多結晶シリコン層のいずれかを生成するようにドーパントを用いて、アニーリングステップ中および／またはアニーリングステップ後にシリコンをドープするステップを含み得る。
ドーパントは、ホウ素、インジウム、ガリウムおよびアルミニウムからなる群から選択することができ、それによってアニーリングはｐ型シリコンを生成する。あるいは、ドーパントはアンチモン、リンおよびヒ素からなる群から選択されてもよく、それによってアニーリングはｎ型シリコンを生成する。
堆積するステップはスパッタリングを含み得る。スパッタリングは、シリコンおよびドーパントを含む、任意選択的にそれらからなるターゲットを使用して実施することができる。あるいは、堆積するステップは、ドーパントを含まずにシリコンを含む、任意選択的にそれからなるターゲットと、ドーパントを含む、任意選択的にそれからなる別個のターゲットとを使用するスパッタリングを含むことができる。さらなる選択肢では、スパッタリングは、ドーパントを含まずにシリコンを含む、任意選択的にそれからなる第１のターゲットと、シリコンおよびドーパントを含む、任意選択的にそれらからなる第２のターゲットとを用いて実施することができる。これらの場合のいずれにおいても、スパッタリングは、ドーパントを含有する非晶質シリコンの層を基板上に堆積させる。この場合、アニーリングのステップはドープされた多結晶シリコンの層を生成し得る。
誘電体の層は、約５ｎｍ未満の厚さであり得る。
スパッタリングは、非晶質シリコンの層が約５〜約５００ｎｍの厚さに成長するのに十分な時間継続することができる。
アニーリングは、非晶質シリコン層を少なくとも部分的におよび任意選択的に全体的に多結晶シリコンに変換するのに十分な条件下に存在し得る。条件は、約７００〜約１０００℃の温度でのアニーリングを含み得る。アニーリング中に、ドーパントの一部がシリコンウェハ基板内に拡散し、そこに低濃度ドープ領域を形成することがある。
一実施形態において、スパッタリングを使用して基板上に非晶質シリコンの層を堆積すること、および多結晶シリコンの層を生成するために例えば約７００〜約１０００℃の温度で非晶質シリコンをアニールすることを含む、太陽電池を製造するためのプロセスが提供され、基板はシリコンウェハ上に配置された酸化シリコンの層であり、スパッタリングは、シリコンとドーパントとを含むターゲットを使用するか、あるいは一方がドーパントを含まずにシリコンを含み、他方がドーパントを含む別々ターゲットを使用するか、または一方がドーパントを含まずにシリコンを含み、他方がシリコンとドーパントとを含む別々のターゲットを使用し、それによってアニーリングステップは、ドープされた多結晶シリコンの層を生成する。
本発明の第２の態様において、シリコンウェハ、多結晶シリコン層、およびシリコンウェハと多結晶シリコン層との間に配置された誘電体層を含む太陽電池が提供され、多結晶シリコンの層は、シランもいかなる置換シラン（例えばジクロロシラン）も使用せずに製造される。多結晶シリコンの層は、シリコンのための化学的前駆体を使用せずに製造することができる。それはドーパント元素のための化学的前駆体を使用せずに製造することができる。
太陽電池は、物理蒸着法を用いて基板上に非晶質シリコンの層を堆積すること、および多結晶シリコンの層を生成するように非晶質シリコンをアニールすることを含むプロセスによって製造することができ、基板はシリコンウェハ上に配置された誘電体の層である。堆積ステップは、シリコンターゲットを用いたスパッタリングを含み得る。
第１の態様のプロセスは、第２の態様の太陽電池を製造するために使用することができる。第２の態様の太陽電池は、第１の態様のプロセスによって製造することができる。
本発明の第３の態様において、太陽電池の製造のためのシリコンの物理蒸着法の使用が提供される。
物理蒸着法は、シリコンウェハ上に配置された誘電体層上に非晶質シリコンの層を堆積するようなものであり得る。非晶質シリコンの層はドーパントを含んでもよい。
本明細書に記載の方法によって生成されたポリシリコン接点を使用する２つの可能な太陽電池構成の概略図である。左：ｐ型ウェハ太陽電池の裏面に適用されたｐ型ドープシリコン膜。右：ｎ型ウェハ太陽電池の裏面に適用されたｎ型ドープシリコン膜。 トンネリングＳｉＯｘと厚さ３０ｎｍの同時スパッタリングされたＳｉ−Ｂ層とからなる不動態化接点の再結合電流密度Ｊ０ｃを再結晶化温度の関数として示す。この例では、２５０Ｗの出力設定がシリコンターゲットとホウ素ターゲットの両方に使用された。飽和電流密度とも呼ばれるパラメータＪ０ｃは、電子−正孔再結合を減少させることに関して、すなわち不動態化に関して、接点構造の品質を表す。 トンネリングＳｉＯｘと厚さ３０ｎｍの同時スパッタリングされたＳｉ−Ｂ層とからなる不動態化接点の接触抵抗性ρＣを再結晶化温度の関数として示す。 およそ１０ｎｍ、３０ｎｍおよび４５ｎｍの厚さを有する３種類の堆積膜について、９００℃で再結晶化されたトンネリングＳｉＯｘと同時スパッタリングされたＳｉ−Ｂの膜とからなる不動態化接点構造の深さの関数として活性ホウ素濃度を示す。 再結晶化温度が９００℃の場合の、トンネリングＳｉＯｘと同時スパッタリングされたＳｉ−Ｂの層とからなる不動態化接点の再結合および接触パラメータ（図５：再結合電流密度）を堆積された膜の厚さの関数として示す。 再結晶化温度が９００℃の場合の、トンネリングＳｉＯｘと同時スパッタリングされたＳｉ−Ｂの層とからなる不動態化接点の再結合および接触パラメータ（図６：接触抵抗性）を堆積された膜の厚さの関数として示す。 トンネリングＳｉＯｘと同時スパッタリングされたＳｉ−Ｂの層とからなる不動態化接点の再結合および接触パラメータ（図７：再結合電流密度）をスパッタリングチャンバ内の圧力の関数として示す。堆積されたフィルムの厚さは３０ｎｍであり再結晶化温度は９００℃である。 トンネリングＳｉＯｘと同時スパッタリングされたＳｉ−Ｂの層とからなる不動態化接点の再結合および接触パラメータ（図８：接触抵抗性）をスパッタリングチャンバ内の圧力の関数として示す。堆積されたフィルムの厚さは３０ｎｍであり再結晶化温度は９００℃である。 トンネリングＳｉＯｘと同時スパッタリングされたＳｉ−Ｂの層とからなる不動態化接点の再結合および接触パラメータ（図９：シート抵抗）をスパッタリングチャンバ内の圧力の関数として示す。堆積されたフィルムの厚さは３０ｎｍであり再結晶化温度は９００℃である。 トンネリングＳｉＯｘとリンでドープされた厚さ３０ｎｍの多結晶シリコン層とからなる不動態化接点の再結合および接触パラメータ（図１０：再結合電流密度Ｊ０ｃ）を再結晶化温度の関数として示す。この場合、２５０Ｗの出力設定で、８０％のシリコンおよび２０％のリンを含む単一のスパッタリングターゲットを使用した。４００℃でフォーミングガス中でアニールを行う前と後で測定を行った。 トンネリングＳｉＯｘとリンでドープされた厚さ３０ｎｍの多結晶シリコン層とからなる不動態化接点の再結合および接触パラメータ（図１１：接触抵抗性ρＣ）を再結晶化温度の関数として示す。この場合、２５０Ｗの出力設定で、８０％のシリコンおよび２０％のリンを含む単一のスパッタリングターゲットを使用した。４００℃でフォーミングガス中でアニールを行う前と後で測定を行った。 トンネリングＳｉＯｘとリンでドープされた厚さ３０ｎｍの多結晶シリコン層とからなる不動態化接点の再結合および接触パラメータ（図１２：シート抵抗）を再結晶化温度の関数として示す。この場合、２５０Ｗの出力設定で、８０％のシリコンおよび２０％のリンを含む単一のスパッタリングターゲットを使用した。４００℃でフォーミングガス中でアニールを行う前と後で測定を行った。 １５分間８１０℃でアニールされた５０ｎｍ厚のポリＳｉ層について電気的に活性な（イオン化された）ドーパント濃度を深さの関数として示すグラフである。 トンネリングＳｉＯｘとリンでドープされた厚さ２０ｎｍの多結晶シリコン層とからなる不動態化接点の再結合電流密度Ｊ０ｃを再結晶化温度の関数として示す。この場合、一方は純粋なシリコンであり他方は２０％のリンと８０％のシリコンを含む２つの別々のスパッタリングターゲットが、両方とも２５０Ｗの出力設定で使用された。４００℃でフォーミングガス中でアニールを行う前と後で測定を行った。 トンネリングＳｉＯｘとアンチモンでドープされた厚さ１４０ｎｍの多結晶シリコン層とからなる不動態化接点の再結合電流密度Ｊｏｃを再結晶化温度の関数として示す。この場合、一方は純粋なシリコンであり他方は３０％のアンチモンと７０％のシリコンを含む２つの別々のスパッタリングターゲットが、両方とも２５０Ｗの出力設定で使用された。 ９６０℃で６０分間アニールされた厚さ５０ｎｍのポリＳｉ層について電気的に活性な（イオン化された）アンチモン濃度を深さの関数として示すグラフである。
本発明は、太陽電池の製造への物理蒸着法（ＰＶＤ）の使用に関する。このプロセスを使用して太陽電池を製造するために、非晶質シリコンの層が最初に、それ自体がシリコンウェハ上に配置される薄い誘電体層上に堆積される。その後、非晶質シリコンをアニールし（本明細書では「結晶化」または「再結晶化」とも呼ぶ）、それを多結晶シリコン（「ポリシリコン」または「ポリＳｉ」）に変換するようにする。以下でより詳細に考察するように、「非晶質」シリコンは１００％非晶質でなくてもよく、「多結晶」シリコンは１００％多結晶でなくてもよい。そうではなく、これらの用語は、層中の優勢な結晶状態を指す。
このプロセスで使用され得る適切なＰＶＤ技術は、陰極アーク蒸着、電子ビーム物理蒸着法、蒸発蒸着、パルスレーザー蒸着、スパッタ蒸着および昇華サンドイッチ法を含む。その単純さおよび広範な使用のために、特に適切な技術はスパッタ蒸着である。この技術では、固体ターゲットおよび基板の存在下のガスの高電圧イオン化によってプラズマが形成される。プラズマ中のイオン化粒子の衝突はターゲットからの粒子の放出を引き起こし、それは次に基板を被覆するように基板上に堆積することができる。
当業者は、基材をスパッタコーティングするのに適した条件を容易に決定することができるであろう。スパッタリングは周囲温度で行うことができる。それは例えば、約１０〜約４００℃、または約１０〜３００、１０〜２００、１０〜１００、１０〜５０、１０〜２０、２０〜４００、５０〜４００、１００〜４００、２００〜４００、２０〜１００、２０〜５０、５０〜１００、１００〜３００または１００〜２００℃、例えば約１０、２０、３０、４０、５０、６０、７０、８０、９０、１００、１５０、２００、２５０、３００、３５０または４００℃の温度で行うことができる、または他の何らかの温度で行うことができる。それは約５０〜約５００Ｗ、または約５０〜２５０、５０〜１００、１００〜５００、２５０〜５００、１００〜３００または２００〜４００Ｗ、例えば約５０、１００、１５０、２００、２５０、３００、３５０、４００、４５０または５００Ｗの出力で行うことができる。本明細書で考察されるこれらの出力および他のパラメータは、直径約７．５ｃｍのターゲットおよび直径約１０ｃｍの基板と共に使用するのに適している。しかしながら、異なるサイズのターゲットおよび／または異なるスパッタリング装置に対しては、異なる出力および／または他のパラメータに対する値がより適切であり得る。当業者は、特定のターゲットサイズおよび特定の装置に適した出力（および他のパラメータ）を容易に理解するだろう、または日常的な実験によって適切なそのようなパラメータを決定することができるだろう。スパッタリングは、約２〜約２０分、または約２〜１０、２〜５、５〜２０、１０〜２０または５〜１５分、例えば約２、５、１０、１５または２０分の時間、実施することができる。それは所望の膜厚を生成するのに十分な時間実施することができる。それは約０．５〜約１０ｍＴｏｒｒ、または約０．５〜５、０．５〜２、０．５〜１、１〜１０、２〜１０、５〜１０、１〜５または２〜５ｍＴｏｒｒ、例えば約０．５、１、１．５、２、２．５、３、３．５、４、４．５、５、６、７、８、９または１０ｍＴｏｒｒの圧力で実施することができる。いくつかの例では、圧力は堆積プロセス中に変更されてもよい。これは、堆積層がその深さを通して特性を変えることを可能にし得る。例えば、（比較的高圧の堆積部分における）高い不動態化と（比較的低圧の堆積部分における）低いシート抵抗性の利点を組み合わせるために、最初の比較的高圧の堆積に続いて比較的低圧の堆積を行ってもよい。これに関連して、比較的低い圧力は、例えば、約０．５〜約２．５または３ｍＴｏｒｒであり得、そして比較的高い圧力は、例えば、約３〜約１０ｍＴｏｒｒであり得る。
ドープシリコン膜を得るための１つの選択肢は、本明細書に記載の方法に従ってアンドープシリコン膜を調製し、続いてｎ型またはｐ型シリコンのいずれかを生成するために所望のドーパントで膜をドープすることである。ドーピングは、当技術分野で周知の方法によるアニーリングの前または後に、あるいは任意選択的にアニーリング中に行うことができる。適切な方法は、固体、液体または気体の前駆体からのドーパントの熱拡散、および適切な用量のドーパントのイオン注入を含む。
あるいは、ドープシリコン膜は、シリコンとドーパントを同時スパッタリングすることによって得ることができる。この手法の利点は、ドープ非晶質膜が単一のステップで（２つの別々のステップではなく）得られ、次に単純にアニールして最終的なドープポリシリコン膜を形成できることである。この選択肢の一実施形態では、シリコンとドーパントの両方を含む単一のターゲットが使用される。膜のドーピングレベルは、ターゲット内のシリコン対ドーパントの比率を制御することによって簡単に制御することができる。別の実施形態では、２つの別々のターゲットが使用され、一方はドーパントを含まないシリコンターゲットであり、他方はドーパントを含む。この場合、ドーピングのレベルは、２つのターゲットの位置決めおよび／または２つのターゲットの相対表面積および／または堆積パラメータを制御することによって制御することができる。なおさらなる実施形態では、シリコンまたはドーパントのいずれかまたは両方の２つ以上のターゲットが存在し得る。この場合、ドーピングレベルは、シリコンターゲットおよびドーパントターゲットの数、位置および相対サイズを制御することによって調整することができる。さらなる選択肢では、ドーパントを含まないシリコンの１つまたは複数のターゲットとドーパントを含むシリコンの１つまたは複数のターゲットが存在し得る。異なるシリコンターゲットおよびドーパントターゲットがある場合、シリコンターゲットに使用される出力は、ドーパントターゲットに使用される出力と同じでも、異なっていてもよい。これにより、オペレータは、シリコンとドーパントに対する出力の比率を変えることによって堆積層中のシリコン対ドーパントの比率を変えることが可能になり得る。それはまた、オペレータが堆積の過程にわたってシリコン対ドーパントの比率を変えることを可能にし得る。ドーピングレベルを制御するための別の手段は、出力が種々のターゲットに印加される相対時間を変えることである（例えばパルス堆積）。それは、シリコン層の厚さ全体にわたって不均一なレベルのドーピングを生じさせる可能性がある。これは、次のアニーリングステップで対処することができる。したがって、例えば、シリコンターゲットは、スパッタリングプロセス全体を通して出力を供給され、ドーパントターゲットは、所望のデューティサイクルに従ってオンおよびオフを切り替えられてもよい。あるいは、ドーパントターゲットは、シリコンターゲット電源オン期間の中間または一方の極限で、より短い期間だけ電源オンにされてもよい。アニーリング中、ドーパントは、シリコン層内のドーパントの均一性を高めるために、シリコン層内を移動することがある。本明細書において、ターゲットがドーパントを含まないシリコンを「含む」と記載されている場合、これは、ＰＶＤ条件下で蒸発可能なターゲットの部分がドーパントを含まないシリコンであることを示していることに留意されたい。例えば蒸発可能なシリコン部分を支持するために、ターゲット内に他の材料が存在してもよいことが理解されよう。
最初に形成される膜は、純粋なシリコン（例えば、約９９．９９％を超える）でもよいし、または上述したようにドーピングされてもよい。ドーピングのレベルは、１ｃｍ２当たり約１０１２〜約１０２１原子、または約１０１２〜１０１８、１０１２〜１０１５、１０１５〜１０２０、１０１８〜１０２０、１０１４〜１０１８、１０１３〜１０１５、または１０１５〜１０１８、例えば１ｃｍ２当たり約１０１２、１０１３、１０１４、１０１５、１０１６、１０１７、１０１８、１０１９、１０２０または１０２１原子であり得る。最初に形成されるフィルムは、本質的に非晶質、すなわち（例えば、Ｘ線結晶学により評価される場合）非結晶質であり得る。それは少なくとも約６０％非晶質、または少なくとも約７０、８０、９０または９５％非晶質であり得る。それは約６０、６５、７０、７５、８０、８５、９０、９５、９９、９９．５または１００％非晶質であり得る。それはＸ線結晶学を用いて測定される場合に結晶性を全く有さないかもしれない。それは約５〜約５００ｎｍ、または約５〜２００、５〜１００、５〜５０、１０〜５００、２０〜５００、５０〜５００、１００〜５００、１０〜２００、１０〜１００、１０〜５０、２０〜１００、２０〜５０または５０〜１００ｎｍ、例えば、約５、１０、１５、２０、２５、３０、３５、４０、４５、５０、６０、７０、８０、９０、１００、１５０、２００、２５０、３００、３５０、４００、４５０または５００ｎｍの厚さを有し得る。
その上にシリコン層が形成される基板は誘電体層である。動作中の電荷キャリアのトンネリングを可能にするために、これは非常に薄くあるべきである。通常、誘電体層は、約５ｎｍ未満の厚さ、または約４、３、２または１ｎｍ未満の厚さである。それは、例えば、約１〜約５ｎｍの厚さ、または約１〜３、２〜４、２〜３または１〜２ｎｍの厚さ、例えば、約０．５、１、１．５、２、２．５、３、３．５、４、４．５または５ｎｍの厚さであり得る。しかしながら、いくつかの場合には、それはこれよりも厚くてもよく、例えば最大約１０、１５または２０ｎｍであってもよい。誘電体層自体はシリコンウェハ上に配置される。シリコンウェハは、ドープシリコンウェハ、例えば、ｐ型シリコンウェハまたはｎ型シリコンウェハであり得る。いくつかの実施形態では、シリコンウェハのドーピングは、ＰＶＤ堆積シリコン層のドーピングと同じ種類（すなわち、両方ともｐ型または両方ともｎ型）である。これは図１に示されている。この特定の例において、シリコンウェハ中のドーパントはシリコン層中のドーパントと同じである。他の実施形態では、ウェハと堆積層は反対のドーピングを有する。さらに他の実施形態では、ウェハはドープされていなくてもよく、または非常に低いレベルのドーピングを有してもよい。適切な誘電体は、金属酸化物、金属窒化物、半金属酸化物および半金属窒化物、例えば酸化シリコン、窒化シリコン、二酸化チタン、酸化ハフニウムおよび酸化アルミニウムを含み得る。これらのうちの任意の２つ以上の混合物もまた使用され得る。これらの酸化物および窒化物の化学量論は変化し得ることに留意すべきである。したがって、酸化シリコンへの言及は、必ずしも二酸化シリコンまたは一酸化シリコンを指すのではなく、任意のシリコン対酸素比の任意のシリコン−酸素化合物を指すことができる。これを反映するために、例えば、酸化シリコンはＳｉＯｘと表すことができる。一般的に、しかし排他的でなく、シリコン対酸素または窒素の比は、約１：１〜約２：５の範囲内であろう。誘電体の「層」への言及は、その層が均質な組成を有することを必ずしも含意しないこともまた理解されるべきである。したがって、誘電体の層は、例えば均質層でもよく、または異なる誘電体の２つ以上の副層を含んでもよい。
適切なドーパントは当業者にはよく知られている。特に、ｐ型シリコン層を生成するための適切なドーパントは、ホウ素、アルミニウム、ガリウムおよびインジウムを含む。いくつかの例では、これらの混合物を使用してもよい。その場合、ドーピングのための１つの選択肢は、所望のドーパントを組み込んだ混合元素ターゲットを使用することである。別の選択肢は、異なるドーパントの複数の単一元素ターゲットを使用することである。ｎ型シリコン層を生成するための適切なドーパントは、リン、ヒ素、アンチモン、ビスマスおよびリチウムを含む。ｐ型シリコン層について記載したように、これは、混合元素ターゲットまたは複数の単一元素ターゲットを使用して達成することができる。いくつかの例では、ｎ型ドーパントとｐ型ドーパントの両方、例えばホウ素とリンを使用することができる。この場合、２つのうちの１つが優勢になるので、最終結果はｐ型またはｎ型ドープシリコン層である。この技術は、いくつかのデバイス、特に噛合い指型バックコンタクトセルの製造を単純化するために有用であり得る。図１は本明細書に記載の方法によって生成されたポリシリコン接点を使用する２つの可能な太陽電池構成−ｐ型ウェハ上のｐドープポリシリコンおよびｎ型ウェハ上のｎドープポリシリコンを示す。他の順列も可能であることが理解されるであろう。
前述のように、任意にドープされた多結晶ポリシリコンの最終膜を生成するために、最初に形成された非晶質膜はアニールされる。これは膜を適切なアニーリング温度に加熱することを含む。加熱は、非晶質シリコンを多結晶シリコンに変換するのに十分な温度および時間で行われ得る。多結晶シリコンへの変換率は、少なくとも約７０％、または少なくとも約８０、８５、９０、９５、９９、９９．５または９９％であり得、および１００％であり得る。本明細書で多結晶と呼ばれる、得られたアニール層は、実際には、主に多結晶であるが残留非晶質シリコンを有する可能性がある混合相であり得る。したがって、多結晶シリコンは少なくとも約７０％多結晶、または少なくとも約８０、８５、９０、９５、９９、９９．５または９９％であり得、および１００％であり得る。アニーリングのための温度は、約７００〜約１０００℃、または約８００〜１０００、９００〜１０００、７００〜９００、７００〜８００、または８００〜９００℃、例えば、約７００、７５０、８００、８５０、９００、９５０または１０００℃であり得る。それは約３０秒〜約６０分、または約１〜６０分、または約２〜６０、５〜６０、１０〜６０、２０〜６０、３０〜６０、０．５〜３０、０．５〜１０、０．５〜２、０．５〜１、１〜３０、１〜１０、１０〜３０、１０〜２０または２０〜３０分、例えば、約０．５、１、２、３、４、５、１０、１５、２０、２５、３０、３５、４０、４５、５０、５５または６０分の間であり得る。それは非酸化雰囲気中で実施してもよい。それは不活性雰囲気中で実施してもよい。それは還元雰囲気中で実施してもよい。雰囲気は、水素、窒素、ヘリウム、アルゴンまたはネオンのうちの１つまたは複数を含み得る。一例では、雰囲気はフォーミングガス、すなわち水素と窒素またはアルゴンの混合物を含む。前述のように、最初に形成された非晶質シリコンは１００％非晶質でなくてもよく、アニールされたシリコンは１００％多結晶でなくてもよい。したがって、多結晶度を少なくとも約５０％、または少なくとも約６０、７０、８０、９０または９５％だけ増加させるようにアニーリングを実施することができ、特定の場合には１００％増加させることができる。これに関連して、これらの百分率は膜全体の百分率に関連する。従って、例えば、１０％の多結晶度から９０％の多結晶度への増加は、８０％の増加（すなわち９０−１０）であると解釈される。アニーリングは、従来の熱アニーリング（ＣＴＡ）またはラピッドサーマルアニーリング（ＲＴＡ）であり得る。後者は通常約３分未満、場合により２または１分未満で行われ、そしてアニーリング後に比較的遅い冷却速度を必要とし得る。
いくつかの例では、その後の最終アニールを行うことが有益であり得る。これは、主アニーリングステップについて上述したように、不活性雰囲気中、または非酸化雰囲気中、または還元雰囲気中で実施することができる。それは例えば水素と窒素の混合物中で実施することができる。フォーミングガス中で実施されてもよい。最終アニールは、先のアニーリングステップの温度より低い温度で行われてもよい。それは約３００〜約６００℃、または約３００〜５００、３００〜４００、４００〜６００、５００〜６００または４００〜５００℃、例えば、約３００、３５０、４００、４５０、５００、５５０または６００℃の温度で行うことができる。それは、約１５〜約６０分間、または約１５〜３０、３０〜６０または２０〜４０分間、例えば約１５、２０、２５、３０、３５、４０、４５、５０、５５または６０分間行うことができる。これは、再結合電流をさらに減少させる働きをし得る。いくつかの例では、最終アニールは実行されなくてもよい。
誘電体層と多結晶シリコン層とを含む本発明によって製造された不動態化接点は、一般に、優れた再結合および接触パラメータを有する。一般に、再結合電流密度は、約５０ｆＡ／ｃｍ２未満、または約４５、４０、３５、３０もしくは２５ｆＡ／ｃｍ２未満であり、約５０、４５、４０、３５、３０、２５もしくは２０ｆＡ／ｃｍ２であり得、または場合によっては２０ｆＡ／ｃｍ２未満であり得る。それは、約０．２Ωｃｍ２未満、または約０．１、０．０５、０．０１もしくは０．００５Ωｃｍ２未満、または約０．００２〜０．２、０．００５〜０．２、０．０１〜０．２、０．０５〜０．２、０．１〜０．２、０．００２〜０．１、０．００２〜０．０５、０．００２〜０．０１、０．００２〜０．００５、０．０１〜０．１、または０．００５〜０．０５Ωｃｍ２、例えば、約０．００２、０．００３、０．００４、０．００５、０．０１、０．０２、０．０３、０．０４、０．０５、０．０６、０．０７、０．０８、０．０９、０．１、０．１５または０．２Ωｃｍ２の接触抵抗性を有し得る。それは、約２０００Ω／ｓｑ未満、または約１５００、１０００、５００もしくは２００Ω／ｓｑ未満、または約２００〜約２０００Ω／ｓｑ、または約２００〜１０００、２００〜５００、５００〜２０００、１０００〜２０００、または５００〜１０００Ω／ｓｑ、例えば約２００、３００、４００、５００、６００、７００、８００、９００、１０００、１２００、１４００、１６００、１８００または２０００Ω／ｓｑのシート抵抗性を有し得る。
本発明は、シリコンウェハ上に電子（負電荷キャリア）および正孔（正電荷キャリア）に対して非対称の導電性を有する領域を形成することに基づいてシリコン太陽電池を製造する方法に関する。２つの電荷キャリアのうちの１つの選択的伝導に対する高い選択性は、誘電体層およびドープ多結晶シリコンの薄層の組合せによって達成される。本発明の重要な態様は、シリコンおよび適切なドーパント元素の物理蒸着法と、それに続く熱アニーリングによる後者の層の形成に関する。スパッタリングによる物理的蒸着は工業的製造に有利であり、シリコンおよび所望の導電型を付与するドーパント元素、例えばホウ素（ｐ型導電性および正孔選択的導電用）またはヒ素（ｎ型導電性および電子選択的導電用）の両方の堆積を可能にする。適切な温度での堆積後アニーリング処理は、堆積されたシリコン膜を多結晶質にし、ドーパントを活性化し、その結果、高効率シリコン太陽電池用の高品質接合または不動態化接点をもたらす。
不動態化接点を生成するために、物理蒸着法（ＰＶＤ）を使用して、シリコン膜およびドーパント元素の両方を堆積することができる。様々なＰＶＤ技術の中で、スパッタリングは優れた柔軟性と制御を提供する。それは室温で行われてもよく、ウェハの片側で選択的に行われてもよく、これは太陽電池の全体的な製造を単純化することができる。シリコンの供給源として、この方法は、真空チャンバ内でイオン、例えばアルゴンが衝突する固体シリコンターゲットを使用することができる。ドーパント種の第２の固体ターゲット（例えば、ｐ型ドーピング用のホウ素、インジウム、ガリウムまたはアルミニウム、およびｎ型ドーピング用のアンチモン、リンまたはヒ素）を、制御されたドーパント量を堆積するために同じ機械内で使用することができる。シリコンとドーパント元素を同時にスパッタリング（同時スパッタリング）することによって、適切なドーパント濃度を有するシリコン膜を得ることが可能である。あるいは、シリコンとドーパント元素との混合物を含む単一のターゲットを使用してもよい。
堆積したままのシリコン膜は一般に非晶質である。それはその後のアニーリングステップ中に多結晶相に変態され得る。同時に、そのようなアニーリングはドーパント元素を活性化し、それをシリコンの結晶質マトリックスに組み入れ、太陽電池用の不動態化接点として優れた特性を有するドープシリコン膜をもたらす。したがって、従来技術と比較して、本発明の重要な態様は、ＣＶＤではなくスパッタリングによるＰＶＤの使用である。
シリコン膜のＣＶＤに基づいて不動態化接点を形成するための一般的な方法と比較して、スパッタリングは、工業的製造および単純さの点で大きな利点を提供することができる。スパッタリングは、大面積基板を被覆することができるだけでなく、マイクロエレクトロニクス技術および光電池の分野で実績のある技術であるが、太陽電池用のポリシリコンベースの不動態化接点の製造にはこれまで使用されてこなかった。ＣＶＤによるその場ドーピングと比較して、同時スパッタリングはジボランまたはホスフィンなどの有害な化学物質の使用を回避し、したがってより安全な手法である。その後のイオン注入によるドーピング、熱ドーパント拡散、またはドープ酸化物の堆積と比較して、同時スパッタリングは余分なプロセスステップ、および関連する追加の機械および装置を回避する。スパッタリングは、シリコン膜の形成と同じステップでドーパントを組み込むことをより容易にする。スパッタリングはまた、接点構造のより柔軟な最適化を可能にする。特に、それは他の既存の手法よりも低いアニーリング温度でホウ素ドープ膜を形成することを可能にする。堆積速度は比較的速く、２５０ＷのＲＦ（高周波）出力および２．７ｍＴｏｒｒの圧力が小規模の実験室設備で使用される場合、５０ｎｍの厚さの層を得るのに一般に１０分を要する。より高いＲＦ出力および／またはより低い圧力は、さらに速い堆積速度をもたらすと予想される。
本発明者らは、再結晶化およびドーパント活性化のためにスパッタ堆積プロセスおよびその後のアニーリングを実験的に最適化した。この手法の有効性を首尾よく実証するために、シリコンとホウ素の同時スパッタリングを例示してきた。ｐ型シリコン膜層を薄いトンネリング酸化シリコン層上に堆積し、約８７０℃の温度でアニール／再結晶化した。これは、不動態化に関して優れた特性を有する高品質の不動態化接点の製造をもたらした（２４ｆＡ／ｃｍ２の再結合電流密度）。この結果は、ＰＥＣＶＤによって形成されたホウ素ドープ多結晶シリコン接点について得られた結果に匹敵する（約２０ｆＡ／ｃｍ２の再結合電流）。図２は、再結合電流に対するアニーリング温度の影響を示す。低い再結合電流は高性能システムを示すことが理解されるであろう。適切な再結合電流密度は、約４００ｆＡ／ｃｍ２未満、または約３００、２００、１００、８０、６０、４０、３０、２０または１０ｆＡ／ｃｍ２未満である。本明細書に記載のプロセスを用いて、高効率の太陽電池を製造することができる。例えば、そのような太陽電池は、最大で約２５％、場合によってはそれよりも高い変換効率を有し得る。それらは、例えば、約１５〜約２９％、または約１５〜２５％、または１５〜２０％、２０〜２５％、２０〜２３％または２１〜２４％、例えば、約１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８または２９％の変換効率を有し得る。
本発明者らが想定する代替的手法は、基板上に非ドープシリコンを堆積し、続いてそれを従来の熱ドーパント拡散技術を用いてドープすることである。このドーパント拡散は、再結晶アニーリングの前、最中または後に行うことができる。
スパッタリングおよびシリコン膜の結晶化によって形成されたこれらの堆積接合部の可能な用途には、以下のものがある。
・ｐ型ウェハとリン拡散によって形成された前面ｎ＋領域を使用する、一般的なタイプのシリコン太陽電池に実装されたｐ＋裏面領域として。現在記載されている方法によって形成された不動態化接点は、アルミニウムを合金化することによって形成された現在のｐ＋領域に取って代わり、再結合損失のはるかに良好な抑制をもたらすだろう。それはまた、Ａｌ２Ｏ３とＳｉＮの誘電体層が後面に堆積され、続いてレーザで局所的に切除され、最後にＡｌペーストで金属化されるこれまでの技術と有利に競合する。本発明の不動態化接点は、改善された太陽電池性能およびプロセスの単純化をもたらすであろう。
・上記の通りであるが、ｎ型ウェハを使用し、ここでｐ＋ドープされたポリシリコンが、この場合は背面に配置されるデバイスの主接合部を形成し得る。現在、そのようなセルは、ホウ素をｎ型ウェハに拡散させることによって製造されている。
・本発明によるｐ＋不動態化接点は、ＩＢＣセルプロセス（噛合い指型背面接合型太陽電池）に実装することができる。ｐ＋多結晶シリコン層は、場合によっては再結晶化ステップの前に、選択的に（例えば、ｐドープシリコン膜を堆積するためにステンシルマスクを用いて）堆積することができ、または適切なパターンで選択的にエッチングすることができる。続いて、本発明によるｎ＋不動態化接点を、シリコンウェハの大部分が今露出している領域上に形成することができる。あるいは、これらの露出領域をリン拡散ステップにかけることにより、ウェハの裏側にｐ＋領域とｎ＋領域との噛合い指型構造を形成することができる。
・本発明によるｎ＋不動態化接点は、上に記載したものに対する補完的な方法において使用することができる。
・本発明に従って製造されたｐ＋層およびｎ＋層は、ｐ＋ｎｎ＋またはｎ＋ｐｐ＋太陽電池構造を形成するために、シリコンウェハの反対側に形成することができる。
図１は、本発明のプロセスによって都合よく作製することができる２つの適切な太陽電池構成を示す。左側の選択肢では、ポリシリコンとシリコンウェハの両方がｐ型であり、例えばホウ素でドープされており、右側の選択肢では、両方がｎ型であり、例えばリンでドープされている。いずれの場合も、シリコンウェハは、ポリシリコン層とは反対側の面に反対のドーピング（すなわち、ｎドープシリコンウェハ上にｐ型およびｐドープシリコンウェハ上にｎ型）を有する。反対のドーピング層上には、反射防止および表面不動態化の目的のための窒化シリコンの最終層がある。ホウ素拡散時には、より良好な表面不動態化のために、追加の酸化アルミニウムまたは誘電体の薄層が通常用いられる。
本発明のプロセスは、スパッタリング装置製造業者にポリシリコン接点の市場を開くであろう。それを大面積スパッタリングＰＶＤ装置に移すことは簡単であると予想される。
一般に、シリコン太陽電池を製造する方法は、シリコンウェハ上に電子（負電荷キャリア）および正孔（正電荷キャリア）の非対称の導電率を有する領域の形成を含む。本出願の方法では、２つの電荷キャリアのうちの１つの選択的伝導に対する高い選択性が、誘電体とドープ多結晶シリコンの薄層の組み合わせによって達成される。この作業の重要な局面は、シリコンおよび適切なドーパント元素の物理蒸着法とそれに続く熱アニーリングによる後者の層の形成である。スパッタリングによる物理蒸着法は工業的製造に有利であり、シリコンおよび所望の導電型をそれに付与するドーパント元素、例えばホウ素、インジウム、ガリウムまたはアルミニウム（ｐ型導電性および正孔選択的導電用）またはヒ素、リンまたはアンチモン（ｎ型導電性および電子選択的導電用）の両方の堆積を可能にする。適切な温度での堆積後アニーリング処理は堆積されたシリコン膜を多結晶化し、ドーパントを活性化し、その結果シリコン太陽電池用の高品質接合部または不動態化接点が得られる。
本実験は、シリコンとホウ素の同時スパッタリングに焦点を当ててきた。不動態化接点の品質を特徴付ける２つの重要なパラメータが測定されている：不動態化する能力を定義する再結合電流密度Ｊ０（「飽和電流密度」としても知られる）、および電流を輸送する能力を定義する接触抵抗性ρＣ。本発明者らは、不動態化（約２０ｆＡ／ｃｍ２の再結合電流密度）および電流輸送（約２０ｍΩｃｍ２の接触抵抗性）に関して優れた特性を測定した。これらの結果は、ＣＶＤによって形成されたホウ素ドープ多結晶シリコン接点について以前に得られたものに匹敵する。したがって、それらは、ＰＶＤ（スパッタリング）に基づく本明細書に記載の新規な手法が、ＣＶＤに基づく従来の手法と同等の性能を提供することができること、およびそれがＣＶＤの欠点なしに高効率太陽電池の製造を可能にすることを実証する。
最初の実験的研究は、スパッタ堆積プロセスならびにその後の再結晶化およびドーパントの活性化および拡散のためのアニーリング、ならびに堆積されたシリコン層の厚さおよび堆積中のスパッタリングチャンバ内の圧力の影響の最初の研究を探究した。これらの実験は、シリコン太陽電池用の不動態化接点の目的のために行われ得る最適化の例を提供する。
図２は、トンネリングＳｉＯｘ（厚さ約１．５ｎｍ）および厚さ３０ｎｍの同時スパッタリングされたＳｉ−Ｂ層からなる不動態化接点の再結合電流密度Ｊ０Ｃをアニール温度の関数として示す。８００℃〜９５０℃の間の広範囲のアニーリング温度に対して、再結合電流密度Ｊ０Ｃは４０ｆＡ／ｃｍ２より低いことが分かる。フォーミングガス（窒素またはアルゴン中の５％水素）中の４００℃の低温でのさらなるアニールは、再結合電流をさらに減少させ、それを９００℃の再結晶化温度で２０ｆＡ／ｃｍ２未満にする。しかしながら、この最終アニール（ＦＧＡ）は、この特定のケースにおいて絶対に必要なことではない。なぜなら、それがなくてもＪ０Ｃの値はすでにかなり低いからである。
図３は、対応する接触抵抗性が同じ温度範囲にわたって２００ｍΩｃｍ２未満にとどまっていることを示しており、これは全面積太陽電池接点に適している。それにもかかわらず、９００℃を超える比較的高いアニーリング温度を使用することによって、１０ｍΩｃｍ２未満の接触抵抗性を達成することが可能である。
この実験における条件（層厚３０ｎｍ、２５０Ｗの出力および２．７ｍＴｏｒｒの圧力でのＳｉおよびＢの同時スパッタリング、１５分のアニーリング時間）の場合、最適アニーリング温度は約９００℃である。この温度での接触パラメータは、Ｊ０Ｃ約２０ｆＡ／ｃｍ２、およびρＣ約１０ｍΩｃｍ２であり、これは高効率太陽電池を製造するのに適切である。一般に、再結晶化の最適温度は、シリコン層の厚さおよび堆積条件によって変化し得るが、これらの実験では、再結晶化温度は重要ではなく、良好な不動態化および満足な接触抵抗性が広い温度範囲にわたって達成されることが注目に値する。
接触パラメータに対するシリコン膜厚の影響を調べるために追加の実験を行った。スパッタリング堆積条件を維持し（シリコンターゲットおよびホウ素ターゲットの両方に対して２５０Ｗの出力、２．７ｍＴｏｒｒの圧力、室温における基板）、１５分間の９００℃の温度を窒素中の再結晶化／ドーパント活性化アニーリングに選択した。図４は、堆積されたＳｉ−Ｂ膜の厚さがおよそ１０ｎｍ、３０ｎｍおよび４５ｎｍである３種類の不動態化接点構造の深さの関数として活性ホウ素濃度を示す。これらのホウ素濃度プロファイルは、ＥＣＶ技術（電気化学容量−電圧）によって測定され、その技術は多結晶シリコン膜内の（最大約４×１０２０ｃｍ−３のホウ素濃度）および結晶性シリコンウェハに入った（これらの実験条件では最大約２×１０１９ｃｍ−３のホウ素濃度）電気的に活性なホウ素原子の存在を明らかにし、その濃度を測定することを可能にする。
図５および図６は、図４に示す３種類のケースに対応する再結合電流密度Ｊ０ｃおよび接触抵抗性ρＣパラメータを示す。Ｊ０ｃおよびρＣの両方がシリコン膜の厚さと共に増加することを観察することができる。このような増加にもかかわらず、この実験における最も厚い４５ｎｍのＳｉ−Ｂ膜でさえも、非常に良好な再結合および接触パラメータ、Ｊ０ｃ約４０ｆＡ／ｃｍ２およびρＣ約４５ｍΩｃｍ２を提供することができる。より厚いＳｉ−Ｂ膜が可能であり、状況によっては望ましいかもしれない。アニーリング条件の最適化は、シリコン膜のそれぞれの厚さに合わせて調整されるべきであり、そのようなさらなる最適化は改善された再結合および接触パラメータをもたらし得る。
接触パラメータに著しい影響を及ぼす可能性がある別の堆積パラメータは圧力である。これは、ターゲット種のスパッタリングを実行するためにチャンバ内に導入されるアルゴンの量と密接に関係している。図７および８は、これらの実験で使用される実験室サイズのスパッタリング装置に関して、妥当な接触抵抗性を維持しながら低い再結合電流を達成するために圧力は好ましくは２．７ｍＴｏｒｒより高いべきであることを示している。図９は、同じ不動態化接点構造のシート抵抗Ｒｓｈを圧力の関数として示す。このＲｓｈパラメータは、多結晶シリコン層内およびシリコンウェハの表面近くの部分内に存在する活性ホウ素原子の濃度、ならびにそれらの電気的に活性なホウ素原子に関連する正孔（正電荷キャリア）の移動度を反映する。約１ｍＴｏｒｒの低い圧力は、より低いシート抵抗Ｒｓｈ約８５Ω／ｓｑをもたらすが、図７に示すように、再結合電流ははるかに大きくなる。低いＲｓｈが横方向の電流輸送に望ましい用途において２つの連続したＳｉ−Ｂ層を組み合わせることが予想され、第１の層は良好な不動態化を達成するために比較的高い圧力で堆積され（低い再結合パラメータＪ０ｃ）、後続の層は低いシート抵抗を達成するために低い圧力で堆積される。両方とも、単一のスパッタリングプロセスで（すなわち、機械から試料を取り出すことなく）順次堆積することができ、したがってプロセスの複雑さを著しく増大させることなく堆積することができる。したがって、任意選択的にドープされたシリコンの「層」は、組成が均一であってもよく、またはその深さにわたって徐々に変化してもよく、あるいは異なる組成の２層以上の副層を含んでもよい。
図１０から１２および１４は、（これまでの図のホウ素ドープシリコンではなく）リンドープシリコンについてこれまで図と同様のデータを提供する。これは、ｎ型ドーパントおよびｐ型ドーパントで同等の結果が得られ得ることを示している。
図１５は、アンチモンドープシリコンの不動態化接点の再結合電流密度Ｊ０ｃを再結晶化温度の関数として示し、さらなるｎ型ドーパントを実証する。
図１３および１６は、電気的に活性な（イオン化された）リン濃度およびアンチモン濃度を、アニールされたポリシリコン層の深さの関数としてそれぞれ示す。

Claims (20)

  1. ・物理蒸着法を用いて基板上に非晶質シリコンの層を堆積すること、および
    ・多結晶シリコンの層を生成するように前記非晶質シリコンをアニールすること
    を含み、前記基板はシリコンウェハ上に配置された誘電体の層である、
    太陽電池の製造方法。
  2. 前記物理蒸着法がスパッタリングを含む、請求項１に記載の方法。
  3. 前記誘電体が、酸化シリコン、窒化シリコン、酸化チタン、酸化ハフニウムおよび酸化アルミニウム、またはこれらの２つ以上の組み合わせからなる群から選択される、請求項１または２に記載の方法。
  4. 前記誘電体が酸化シリコンまたは酸化シリコンと窒化シリコンの組み合わせである、請求項３に記載の方法。
  5. 前記アニーリングステップがｎ型またはｐ型多結晶シリコン層を生成するようにドーパントを用いて、前記堆積ステップの間に前記非晶質シリコンをドープするステップをさらに含む、請求項１〜４のいずれか一項に記載の方法。
  6. 前記アニーリングステップがｎ型またはｐ型多結晶シリコン層を生成するようにドーパントを用いて、前記堆積ステップとアニーリングステップとの間に前記非晶質シリコンをドープするステップをさらに含む、請求項１〜５のいずれか一項に記載の方法。
  7. ｎ型またはｐ型多結晶シリコン層を生成するようにドーパントを用いて、前記アニーリングステップの間および／または後に前記シリコンをドープするステップをさらに含む、請求項１〜６のいずれか一項に記載の方法。
  8. 前記ドーパントが、ホウ素、インジウム、ガリウムおよびアルミニウムからなる群から選択され、それによって前記アニーリングがｐ型シリコンを生成する、請求項５〜７のいずれか一項に記載の方法。
  9. 前記ドーパントが、アンチモン、リンおよびヒ素からなる群から選択され、それによって前記アニーリングがｎ型シリコンを生成する、請求項５〜７のいずれか一項に記載の方法。
  10. 前記堆積ステップが、シリコンおよび前記ドーパントを含むターゲットを使用するスパッタリングを含み、それによって前記スパッタリングは前記ドーパントを含む非晶質シリコンの層を前記基板上に堆積し、それによって前記アニーリングステップはドープされた多結晶シリコンの層を生成する、請求項５〜９のいずれか一項に記載の方法。
  11. 前記堆積ステップが、ドーパントを含まずにシリコンを含むターゲットと、ドーパントと任意選択的にシリコンとを含む別のターゲットとを使用するスパッタリングを含み、それによって、前記スパッタリングは前記ドーパントを含む非晶質シリコンの層を前記基板上に堆積し、それによって、前記アニーリングステップはドープされた多結晶シリコンの層を生成する、請求項５〜９のいずれか一項に記載の方法。
  12. 前記誘電体の層が約５ｎｍ未満の厚さである、請求項１〜１１のいずれか一項に記載の方法。
  13. 前記堆積が、前記非晶質シリコンの層が約５〜約５００ｎｍの厚さに成長するのに十分な時間継続される、請求項１〜１２のいずれか一項に記載の方法。
  14. 前記アニーリングが、前記非晶質シリコンの層を多結晶シリコンに変換するのに十分な条件下に存在する、請求項１〜１３のいずれか一項に記載の方法。
  15. 前記条件が約７００〜約１０００℃の温度でのアニーリングを含む、請求項１４に記載の方法。
  16. ・シリコンウェハ、
    ・多結晶シリコンの層、および
    ・前記シリコンウェハと前記多結晶シリコンの層との間に配置された誘電体の層
    を備え、前記多結晶シリコンの層は、シリコンのための化学的前駆体を使用せずに生成される、太陽電池。
  17. 前記太陽電池が、
    ・物理蒸着法を用いて基板上に非晶質シリコンの層を堆積すること、および
    ・前記多結晶シリコンの層を生成するように前記非晶質シリコンをアニールすること
    を含むプロセスによって製造され、
    前記基板は前記シリコンウェハ上に配置された前記誘電体の層である、
    請求項１６に記載の太陽電池。
  18. 太陽電池の製造のためのシリコンの物理蒸着法の使用。
  19. 前記物理蒸着法が、シリコンウェハ上に配置された誘電体層上に非晶質シリコンの層を堆積する、請求項１８に記載の使用。
  20. 前記非晶質シリコンの層がドーパントを含む、請求項１９に記載の使用。
JP2019531128A 2016-12-06 2017-12-05 太陽電池の製造 Pending JP2020504441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022172291A JP2023017839A (ja) 2016-12-06 2022-10-27 太陽電池の製造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2016905022 2016-12-06
AU2016905022A AU2016905022A0 (en) 2016-12-06 Solar cell fabrication
PCT/AU2017/000260 WO2018102852A1 (en) 2016-12-06 2017-12-05 Solar cell fabrication

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022172291A Division JP2023017839A (ja) 2016-12-06 2022-10-27 太陽電池の製造

Publications (1)

Publication Number Publication Date
JP2020504441A true JP2020504441A (ja) 2020-02-06

Family

ID=62490539

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019531128A Pending JP2020504441A (ja) 2016-12-06 2017-12-05 太陽電池の製造
JP2022172291A Pending JP2023017839A (ja) 2016-12-06 2022-10-27 太陽電池の製造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022172291A Pending JP2023017839A (ja) 2016-12-06 2022-10-27 太陽電池の製造

Country Status (6)

Country Link
EP (1) EP3552229A4 (ja)
JP (2) JP2020504441A (ja)
CN (1) CN110199376A (ja)
AU (1) AU2017371707B2 (ja)
DE (1) DE112017006152T5 (ja)
WO (1) WO2018102852A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994570B (zh) * 2018-11-27 2021-04-30 东方日升（常州）新能源有限公司 一种高效p型钝化接触晶硅太阳电池的制备方法
CN110752274A (zh) * 2019-09-12 2020-02-04 常州比太科技有限公司 一种用阴罩掩膜镀膜制造hbc电池片及电池的方法
CN110931596A (zh) * 2019-10-31 2020-03-27 泰州中来光电科技有限公司 一种基于pvd技术制备钝化接触结构的方法
CN111009592B (zh) * 2019-11-04 2021-09-07 江苏杰太光电技术有限公司 一种SiO2及掺杂多晶硅叠层钝化薄膜的制备方法
CN111009593B (zh) * 2019-11-08 2021-09-07 江苏杰太光电技术有限公司 一种基于pvd技术制备局部多晶硅薄膜钝化接触的方法
CN111063764A (zh) * 2019-12-04 2020-04-24 江苏杰太光电技术有限公司 一种钝化接触结构的制备方法
CN111243943A (zh) * 2020-01-19 2020-06-05 江苏杰太光电技术有限公司 一种TOPCon电池的氧化硅和掺杂非晶硅的一体式镀膜方法
DE102020001980A1 (de) 2020-03-26 2021-09-30 Singulus Technologies Ag Verfahren und Anlage zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten
CN115698369A (zh) * 2020-07-22 2023-02-03 应用材料公司 掺杂的非晶硅光学器件膜及经由掺入掺杂原子的沉积
DE102021003446A1 (de) 2021-07-02 2023-01-05 Singulus Technologies Aktiengesellschaft Verfahren zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten
CN113948609A (zh) * 2021-09-22 2022-01-18 江苏微导纳米科技股份有限公司 钝化接触太阳能电池制备方法及钝化接触太阳能电池
CN117096222B (zh) * 2023-10-19 2023-12-29 福建金石能源有限公司 正面不设置掺杂硅晶层的联合钝化背接触电池及制备方法
CN117276410B (zh) * 2023-11-17 2024-03-29 浙江晶科能源有限公司 钝化接触太阳能电池及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109324A (en) * 1980-12-26 1982-07-07 Toshiba Corp Method for junction and formation of amorphous silicon film
JP2002261305A (ja) * 2001-02-28 2002-09-13 Toyota Central Res & Dev Lab Inc 薄膜多結晶シリコン太陽電池及びその製造方法
US20100024865A1 (en) * 2007-02-27 2010-02-04 Carl Zeiss Laser Optics Gmbh Continuous coating installation, methods for producing crystalline solar cells, and solar cell
JP2012124206A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
US20150380581A1 (en) * 2014-06-27 2015-12-31 Michael C. Johnson Passivation of light-receiving surfaces of solar cells with crystalline silicon
US20160072000A1 (en) * 2014-09-05 2016-03-10 David D. Smith Front contact heterojunction process
JP2016092425A (ja) * 2014-11-04 2016-05-23 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
US20160225938A1 (en) * 2013-09-27 2016-08-04 Fraunhofer-Gesellschaft Zur Förderung Der Angewan Dten Forschung E.V. Method for producing a photovoltaic solar cell having at least one heterojunction passivated by means of hydrogen diffusion
CN205564789U (zh) * 2016-04-26 2016-09-07 泰州中来光电科技有限公司 一种钝化接触n型太阳能电池及其组件和系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065205A (ja) * 1996-08-21 1998-03-06 Fuji Xerox Co Ltd 半導体受光素子の製造方法
US6432804B1 (en) * 2000-05-22 2002-08-13 Sharp Laboratories Of America, Inc. Sputtered silicon target for fabrication of polysilicon thin film transistors
DE102009024598A1 (de) * 2009-06-10 2011-01-05 Institut Für Solarenergieforschung Gmbh Solarzelle mit Kontaktstruktur mit geringen Rekombinationsverlusten sowie Herstellungsverfahren für solche Solarzellen
US9105803B2 (en) * 2010-06-17 2015-08-11 Panasonic Intellectual Property Management Co., Ltd. Polycrystalline-type solar cell panel and process for production thereof
US20120073650A1 (en) 2010-09-24 2012-03-29 David Smith Method of fabricating an emitter region of a solar cell
JP2013149937A (ja) * 2011-12-22 2013-08-01 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
KR102045001B1 (ko) * 2013-06-05 2019-12-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9520507B2 (en) * 2014-12-22 2016-12-13 Sunpower Corporation Solar cells with improved lifetime, passivation and/or efficiency
US9559245B2 (en) * 2015-03-23 2017-01-31 Sunpower Corporation Blister-free polycrystalline silicon for solar cells

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109324A (en) * 1980-12-26 1982-07-07 Toshiba Corp Method for junction and formation of amorphous silicon film
JP2002261305A (ja) * 2001-02-28 2002-09-13 Toyota Central Res & Dev Lab Inc 薄膜多結晶シリコン太陽電池及びその製造方法
US20100024865A1 (en) * 2007-02-27 2010-02-04 Carl Zeiss Laser Optics Gmbh Continuous coating installation, methods for producing crystalline solar cells, and solar cell
JP2012124206A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
US20160225938A1 (en) * 2013-09-27 2016-08-04 Fraunhofer-Gesellschaft Zur Förderung Der Angewan Dten Forschung E.V. Method for producing a photovoltaic solar cell having at least one heterojunction passivated by means of hydrogen diffusion
US20150380581A1 (en) * 2014-06-27 2015-12-31 Michael C. Johnson Passivation of light-receiving surfaces of solar cells with crystalline silicon
US20160072000A1 (en) * 2014-09-05 2016-03-10 David D. Smith Front contact heterojunction process
JP2016092425A (ja) * 2014-11-04 2016-05-23 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
CN205564789U (zh) * 2016-04-26 2016-09-07 泰州中来光电科技有限公司 一种钝化接触n型太阳能电池及其组件和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NEMETH, BILL ET AL.: "Polycrystalline silicon passivated tunneling contacts for high efficiency silicon solar cells", JOURNAL OF MATERIALS RESEARCH, vol. Vol.31, Issue 6, JPN7021004193, 28 March 2016 (2016-03-28), pages 671 - 681, ISSN: 0004977133 *

Also Published As

Publication number Publication date
WO2018102852A1 (en) 2018-06-14
EP3552229A1 (en) 2019-10-16
JP2023017839A (ja) 2023-02-07
AU2017371707B2 (en) 2022-07-07
EP3552229A4 (en) 2020-08-05
CN110199376A (zh) 2019-09-03
AU2017371707A1 (en) 2019-06-20
DE112017006152T5 (de) 2019-08-22

Similar Documents

Publication Publication Date Title
AU2017371707B2 (en) Solar cell fabrication
TW201027783A (en) Methods of making an emitter having a desired dopant profile
JP2010503190A (ja) 半導体基板に対して同時にドーピングおよび酸化を実行する方法および当該方法の利用
US11101398B2 (en) Blister-free polycrystalline silicon for solar cells
US20130160849A1 (en) Polycrystalline silicon solar cell panel and manufacturing method thereof
CN112864240B (zh) 半导体结构的制造方法及两种半导体结构
JP2012033538A (ja) 太陽電池
US20230246118A1 (en) Method and system for the production of a starting material for a silicon solar cell with passivated contacts
US20230197876A1 (en) Solar cell fabrication
TW201301399A (zh) 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
US8697549B2 (en) Deposition of porous films for thermoelectric applications
CN115347055A (zh) 用于电池片切割面的钝化结构及其制备方法、太阳能电池
JPH088205A (ja) 半導体素子の製造方法
Guliants et al. Thin Ni-silicides for low resistance contacts and growth of thin crystalline Si layers
JP3495035B2 (ja) シリコン膜の作製方法
JP3518490B2 (ja) 半導体膜作製方法
JP2012124205A (ja) 多結晶型シリコン太陽電池パネルおよびその製造方法
TW200919740A (en) Method of fast hydrogen passivation to solar cells made of crystalline silicon
JPH0524977A (ja) 半導体のドーピング方法及び装置
JPH04225219A (ja) 半導体膜作製方法
Compaan Magnetron sputtering for low-temperature deposition of CdTe-based photovoltaics
Saito et al. Retardation and Enhancement in Lateral Solid Phase Epitaxy of Si on SiO2 by MeV Electron Beam Irradiation
JPH04221817A (ja) 半導体膜作製方法
JPH088252A (ja) 半導体素子の製造方法
JPH04221816A (ja) 半導体膜作製方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20190711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220111

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221027

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221027

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221115

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221122

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230203

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230207