CN110199376A - 太阳能电池制造 - Google Patents

太阳能电池制造 Download PDF

Info

Publication number
CN110199376A
CN110199376A CN201780084266.0A CN201780084266A CN110199376A CN 110199376 A CN110199376 A CN 110199376A CN 201780084266 A CN201780084266 A CN 201780084266A CN 110199376 A CN110199376 A CN 110199376A
Authority
CN
China
Prior art keywords
silicon
dopant
deposition
layer
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780084266.0A
Other languages
English (en)
Inventor
晏迪
A·库埃瓦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CONVENTION PATENT APPLICATION
Australian National University
Original Assignee
CONVENTION PATENT APPLICATION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2016905022A external-priority patent/AU2016905022A0/en
Application filed by CONVENTION PATENT APPLICATION filed Critical CONVENTION PATENT APPLICATION
Publication of CN110199376A publication Critical patent/CN110199376A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明涉及一种制造太阳能电池的方法。该方法包括使用物理气相沉积在衬底上沉积非晶硅层，所述衬底是设置在硅晶片上的电介质层。然后对非晶硅进行退火，以在衬底上产生多晶硅层。

Description

太阳能电池制造
技术领域
本发明涉及一种制造硅太阳能电池的方法。
背景技术
在硅太阳能电池技术中创建钝化的接触区域或结的方法基于在硅晶片上生长足够薄(通常1-2nm)的氧化硅层，以允许电荷载流子(电子和空穴)的量子力学隧道，然后用更厚(通常为5-200nm)的掺杂多晶硅层覆盖它，后者赋予电子或空穴传输的选择性。
已经开发了不同的方法以热学或化学生长氧化硅，以沉积硅层(包括非晶硅的PECVD、多晶硅的PECVD和多晶硅的LPCVD)和掺杂膜。迄今为止，为了形成钝化接触，形成硅层的所有方法都是基于化学气相沉积(CVD)，即基于使用硅的化学前体例如硅烷。化学沉积能够是低压下热辅助(LPCVD)，或者可以经由形成等离子体使反应物种电离来辅助(PECVD)。
为了实现硅的原位掺杂，目前的方法使用另外的化学物质，通常是二硼烷用于硼掺杂或膦用于磷掺杂。这两种气体是有毒的，并且硅烷是自燃的。因此，用于硅沉积的CVD法需要严格的安全措施并小心处理化学前体。经常地，沉积未掺杂的硅，然后使用额外的步骤来引入掺杂剂，例如通过从气体源或从掺杂氧化物的离子注入、热扩散。在所有情况下，都需要通常在700℃至1000℃范围内的热退火来激活或扩散掺杂剂原子并使硅膜重结晶。
因此，需要一种在制造太阳能电池期间沉积硅层和所需的掺杂剂的改进方法。改进可以是成本、安全性、便利性、简单性和时间中的一个或多个。
发明内容
在本发明的第一方面，提供一种制造太阳能电池的方法，所述方法包括使用物理气相沉积在衬底上沉积非晶硅层并对非晶硅进行退火以产生多晶硅层；其中所述衬底是设置在硅晶片上的电介质薄层。
以下选项可以个别地或以任何合适的组合与第一方面结合使用。
所述电介质可选自由氧化硅、氮化硅、氧化钛、氧化铪和氧化铝组成的组，或电介质的混合物。它可以是氧化硅、或氧化硅和氮化硅的组合。
物理气相沉积可包括溅射。
所述方法还可包括在所述沉积步骤期间掺杂非晶硅的步骤。掺杂可以用使得退火步骤产生n型硅层的掺杂剂，或者可以用使得退火步骤产生p型多晶硅层的掺杂剂。所述方法可包括在沉积和退火步骤之间用掺杂剂掺杂非晶硅的步骤，使得退火步骤产生n型或p型多晶硅层。所述方法可包括在退火步骤期间和/或之后用掺杂剂掺杂硅的步骤，以产生n型或p型多晶硅层。
掺杂剂可选自由硼、铟、镓和铝组成的组，由此退火产生p型硅。或者，它可以选自由锑、磷和砷组成的组，由此退火产生n型硅。
所述沉积步骤可包括溅射。溅射可以使用包含硅和掺杂剂、任选由其组成的靶进行。或者，沉积步骤可包括使用包含没有掺杂剂的硅、任选由其组成的靶和包含掺杂剂、任选由其组成的另一靶进行溅射。在另一个选项中，所述溅射可以用包含没有掺杂剂的硅、任选由其组成的第一靶以及包含硅和掺杂剂、任选由其组成的第二靶进行。在任何这些情况下，所述溅射在衬底上沉积含有掺杂剂的非晶硅层。在这种情况下，退火步骤可以产生掺杂的多晶硅层。
所述电介质层的厚度可小于约5nm。
所述溅射可以持续足够的时间以使非晶硅层生长至约5至约500nm的厚度。
所述退火可以在足以至少部分地和任选完全地将所述非晶硅层转化为多晶硅的条件下进行。所述条件可包括在约700至约1000℃的温度下退火。在退火期间，一小部分掺杂剂可以扩散到硅晶片衬底中，在那里形成轻掺杂区域。
在一个实施方式中，本发明提供一种制造太阳能电池的方法，所述方法包括使用溅射在衬底上沉积非晶硅层，并对所述非晶硅进行退火，例如，在约700至约1000℃的温度下，以产生多晶硅层；其中所述衬底是设置在硅晶片上的氧化硅层，并且其中所述溅射使用包含硅和掺杂剂的靶，或者使用分开的靶，一个包含硅不含掺杂剂而另一个包含掺杂剂，或者使用分开的靶，一个包含硅不含掺杂剂而另一个包含硅和掺杂剂，由此所述退火步骤产生掺杂的多晶硅层。
在本发明的第二方面，本发明提供一种太阳能电池，其包含硅晶片、多晶硅层、和设置在硅晶片和多晶硅层之间的电介质层，其中所述多晶硅层是不使用硅烷或任何取代硅烷(例如二氯硅烷)产生的。所述多晶硅层可以在不使用任何硅化学前体下产生。它可以在不使用任何掺杂剂元素化学前体下产生。
所述太阳能电池可以通过以下方法制造，所述方法包括使用物理气相沉积在衬底上沉积非晶硅层并对所述非晶硅进行退火以产生多晶硅层，其中所述衬底是设置在硅晶片上的电介质层。所述沉积步骤可包括使用硅靶溅射。
第一方面的方法可用于制造第二方面的太阳能电池。第二方面的太阳能电池可通过第一方面的方法制造。
在本发明的第三方面，提供硅的物理气相沉积在制造太阳能电池中的用途。
所述物理气相沉积可以使得它在设置在硅晶片上的电介质层上沉积非晶硅层。所述非晶硅层可包含掺杂剂。
附图说明
图1是使用由本文所述方法产生的多晶硅接触的两种可能的太阳能电池构造的图示。左：p型掺杂硅膜施加于p型晶片太阳能电池的背面。右：n型掺杂硅膜施加于n型晶片太阳能电池的背面。
图2显示了由隧道SiOx和30nm厚的共溅射Si-B层组成的钝化接触随重结晶温度而变化的复合电流密度J0c。在本例中，250W的功率设置用于硅和硼靶二者。参数J0c，也称为饱和电流密度，描述了所述接触结构在减少电子-空穴复合方面、即在钝化方面的品质。
图3显示了由隧道SiOx和30nm厚的共溅射Si-B层组成的钝化接触随重结晶温度而变化的接触电阻率ρc。
图4显示了对于厚度约为10nm、30nm和45nm的三个沉积薄膜，随在900℃下重结晶的由隧道SiOx和共溅射Si-B膜组成的钝化接触结构的深度而变化的活性硼浓度。
图5至6显示了对于900℃的重结晶温度，由隧道SiOx和共溅射Si-B层组成的钝化接触随沉积膜的厚度而变化的复合和接触参数(图5：复合电流密度；图6：接触电阻率)。
图7至9显示了由隧道SiOx和共溅射Si-B层组成的钝化接触随溅射室中的压力而变化的复合和接触参数(图7：复合电流密度；图8：接触电阻率；图9：薄层电阻)。沉积膜的厚度为30nm和重结晶温度为900℃。
图10至12显示了由隧道SiOx和30nm厚的磷掺杂多晶硅层组成的钝化接触随重结晶温度而变化的复合和接触参数(图10：复合电流密度J0c；图11：接触电阻率ρc；图12：薄层电阻)。在这种情况下，使用包含80％硅和20％磷的单个溅射靶，功率设定为250W。在400℃下合成气体中进行退火之前和之后进行测量。
图13是显示在810℃下退火15分钟的50nm厚polySi层的电活性(电离的)掺杂剂浓度随深度而变化的图。
图14显示了由隧道SiOx和20nm厚的磷掺杂多晶硅层组成的钝化接触随重结晶温度而变化的复合电流密度J0c。在这种情况下，使用两个分开的溅射靶，一个是纯硅，另一个含有20％磷和80％硅，二者的功率设定为250W。在400℃下合成气体中进行退火之前和之后进行测量。
图15显示了由隧道SiOx和140nm厚的锑掺杂多晶硅层组成的钝化接触随重结晶温度而变化的复合电流密度J0c。在这种情况下，使用两个分开的溅射靶，一个是纯硅，另一个含有30％锑和70％硅，二者的功率设定为250W。
图16是显示在960℃下退火60分钟的50nm厚多晶Si层的电活性(电离的)锑浓度随深度而变化的图。
具体实施方式
本发明涉及使用物理气相沉积(PVD)制造太阳能电池。为了使用该方法制造太阳能电池，首先将一层非晶硅沉积在薄电介质层上，该薄电介质层本身设置在硅晶片上。随后对非晶硅进行退火(在本文中也称为“结晶”或“重结晶”)，以将其转化为多结晶硅(“多晶硅”或“polySi”)。如下面将更详细讨论的，“非晶”硅可以不是100％非晶，而“多晶”硅可以不是100％多晶。相反，这些术语指的是层中结晶度的主要状态。
可用于该方法的合适的PVD技术包括阴极电弧沉积、电子束物理气相沉积、蒸发沉积、脉冲激光沉积、溅射沉积和升华夹层法。由于其简单性和广泛使用，特别合适的技术是溅射沉积。在该技术中，通过在固体靶和衬底存在下气体的高电压电离形成等离子体。等离子体中电离粒子的碰撞导致粒子从靶中射出，其然后可以沉积在衬底上以涂覆衬底。
技术人员将能够容易地确定用于溅射涂覆衬底的合适条件。所述溅射可以在环境温度下进行。它可以例如在以下温度下进行：约10至约400℃、或约10至300、10至200、10至100、10至50、10至20、20至400、50至400、100至400、200至400、20至100、20至50、50至100、100至300或100至200℃，例如约10、20、30、40、50、60、70、80、90、100、150、200、250、300、350或400℃，或者可以在一些其他温度下进行。它可以使用以下功率进行：约50至约500W、或约50至250、50至100、100至500、250至500、100至300或200至400W，例如约50、100、150、200、250、300、350、400、450或500W。这些功率和本文讨论的其他参数适用于直径约7.5cm的靶和直径约10cm的衬底。然而，对于不同尺寸的靶和/或不同的溅射设备，不同的功率和/或其他参数值可能更合适。技术人员将容易了解特定目标尺寸和特定设备的合适功率(和其他参数)，或者能够通过例行实验确定合适的这样的参数。溅射可进行以下的时间：约2至约20分钟，或约2至10、2至5、5至20、10至20或5至15分钟，例如约2、5、10、15或20分钟。可以进行足够的时间以产生期望的膜厚度。它可以在以下压力下进行：约0.5至约10毫托、或约0.5至5、0.5至2、0.5至1、1至10、2至10、5至10、1至5或2至5毫托，例如约0.5、1、1.5、2、2.5、3、3.5、4、4.5、5、6、7、8、9或10毫托。在一些情况下，在沉积过程期间压力可以变化。这可以使沉积层在其深度上能够有性质变化。例如，初始相对高压沉积之后可以进行相对低压沉积，以便结合高钝化(在相对高压沉积的部分中)和低薄层电阻(在相对低压沉积的部分中)的益处。在本上下文中，相对低压可以是例如约0.5至约2.5或3毫托，相对高压可以是例如约3至约10毫托。
为了获得掺杂的硅膜，一个选项是根据本文所述的方法制备未掺杂的硅膜，然后用期望的掺杂剂掺杂该膜，以产生n型或p型硅。掺杂可以在退火之前或之后，或任选在退火期间通过本领域公知的方法进行。合适的方法包括掺杂剂从固体、液体或气体前体的热扩散，以及离子注入适当剂量的掺杂剂。
或者，可以通过硅和掺杂剂共溅射来获得掺杂的硅膜。这种方式的一个优点是掺杂的非晶膜是在单个步骤(而不是两个分开的步骤)中获得的，然后可以简单地退火以形成最终的掺杂多晶硅膜。在该选项的一个实施方式中，使用单个靶，其包含硅和掺杂剂二者。可以通过控制靶中硅与掺杂剂的比率来简单地控制膜的掺杂水平。在另一个实施方式中，使用两个分开的靶，一个是没有掺杂剂的硅靶，另一个包含掺杂剂。在这种情况下，可以通过控制两个靶的定位和/或两个靶的相对表面积和/或沉积参数来控制掺杂水平。在又一个实施方式中，硅或掺杂剂或两者的靶可以不止一个。在这种情况下，可以通过控制硅靶和掺杂剂靶的数量、位置和相对尺寸来调节掺杂水平。在另一个选项中，可以有一个或多个没有掺杂剂的硅靶和一个或多个有掺杂剂的硅靶。在有不同的硅和掺杂剂靶的情况下，用于硅靶的功率可以与用于掺杂剂靶的功率相同或可以不同。这可以使操作者能够通过改变硅和掺杂剂的功率比来改变沉积层中硅与掺杂剂的比率。它也可以使操作者能够在沉积过程中改变硅与掺杂剂的比率。控制掺杂水平的另一种手段是改变向各个靶施加功率的相对时间(例如脉冲沉积)。这可能产生在硅层的厚度上不均匀的掺杂水平。这可以在随后的退火步骤中解决。因此，例如，硅靶可以在整个溅射过程中供电，而掺杂剂靶则根据期望的占空比接通和断开。或者，可以在硅靶通电时段的中间或一个末端处简单地将掺杂剂靶处通电一段较短的时段。在退火期间，掺杂剂可在硅层内迁移，从而增加了硅层内掺杂剂的均匀性。应当注意，在本说明书中，在靶被描述为“包含”硅而没有掺杂剂之处，这表明在PVD条件下可蒸发的靶部分是没有掺杂剂的硅。应理解，靶中可存在其他材料，例如以支撑可蒸发的硅部分。
如上所述，最初形成的膜可以是纯硅(例如，大于约99.99％)或可以是掺杂的。掺杂的水平可以为约1012至约1021原子/cm2，或约1012至1018、1012至1015、1015至1020、1018至1020、1014至1018、1013至1015或1015至1018，例如约1012、1013、1014、1015、1016、1017、1018、1019、1020或1021原子/cm2。最初形成的膜可以基本上是非晶的，即非结晶的(例如通过X射线晶体学评估)。它可以是至少约60％非晶，或至少约70、80、90或95％非晶。它可以是约60、65、70、75、80、85、90、95、99、99.5或100％非晶。使用X射线晶体学测量，它可以没有结晶度。其厚度可为约5至约500nm，或约5至200、5至100、5至50、10至500、20至500、50至500、100至500、10至200、10至100、10至50、20至100、20至50或50至100nm，例如约5、10、15、20、25、30、35、40、45、50、60、70、80、90、100、150、200、250、300、350、400、450或500nm。
在其上形成硅层的衬底是电介质层。这应该非常薄，以便在操作中允许电荷载流子隧穿。通常，所述电介质层厚度低于约5nm，或厚度低于约4、3、2或1nm。它可以是例如约1至约5nm厚，或约1至3、2至4、2至3或1至2nm厚，例如约0.5、1、1.5、2、2.5、3、3.5、4、4.5或5nm厚。然而，在一些情况下，它可以比这更厚，例如高达约10、15或20nm。电介质层本身设置在硅晶片上。硅晶片可以是掺杂的硅晶片，例如，p型硅晶片或n型硅晶片。在一些实施方式中，硅晶片的掺杂与PVD沉积的硅层的掺杂相同(即，两者都是p型或两者都是n型)。这在图1中示出。在这种特定情况下，硅晶片中的掺杂剂与硅层中的掺杂剂相同。在其他实施方式中，晶片和沉积层具有相反的掺杂。在别的其他实施方式中，晶片可以是未掺杂的，或者可以具有非常低的掺杂水平。合适的电介质可包括金属氧化物、金属氮化物、半金属氧化物和半金属氮化物，例如氧化硅、氮化硅、二氧化钛、氧化铪和氧化铝。这些中的任何两种或更多种的混合物也可以使用。应注意，这些氧化物和氮化物的化学计量可以变化。因此，提及氧化硅不一定是指二氧化硅或一氧化硅，而是可以指任何硅氧比的任何硅-氧化合物。为了反映这一点，例如，氧化硅可以表示为SiOx。通常但非排他地，硅与氧或氮的比率将在约1:1至约2:5的范围内。还应该理解，提及电介质的“层”不一定意味着该层具有均匀的组成。因此，电介质层可以例如是均匀层，或者可以包含两个或更多个不同电介质的子层。
合适的掺杂剂是本领域技术人员公知的。特别地，为了产生p型硅层，合适的掺杂剂包括硼、铝、镓和铟。在一些情况下，可以使用这些的混合物。在那种情况下，掺杂的一个选项是使用掺入期望的掺杂剂的混合元素靶。另一个选项是对不同的掺杂剂使用多个单元素靶。为了产生n型硅层，合适的掺杂剂包括磷、砷、锑、铋和锂。如对p型硅层所述，这可以使用混合元素靶或多个单元素靶来实现。在一些情况下，n型和p型掺杂剂两者都可以使用，例如硼和磷。在这种情况下，两者之一将占优势，因此净结果是p型或n型掺杂硅层。该技术可用于为了简化一些装置的制造，特别是叉指型背接触电池。图1显示了使用通过本文所述方法产生的多晶硅接触的两种可能的太阳能电池构造——在p型晶片上的p掺杂多晶硅和在n型晶片上的n掺杂多晶硅。应该理解，其他排列也是可能的。
如前面所论述，为了产生任选掺杂的多结晶多晶硅的最终膜，对最初形成的非晶膜进行退火。这涉及将所述膜加热到合适的退火温度。加热可以是在足以将非晶硅转化为多晶硅的温度和时间下。向多晶硅的转化率可以是至少约70％，或至少约80、85、90、95、99、99.5或99％，并可以是100％。所生成的退火层，在本文中称为多晶，实际上可以是混合相，其主要是多晶但可以有残留的非晶硅。因此，多晶硅可以是至少约70％的多晶，或至少约80，85，90，95，99，99.5或99％，并可以是100％。退火温度可以为约700至约1000℃，或者约800至1000、900至1000、700至900、700至800或800至900℃，例如约700、750,800、850、900、950或1000℃。它可以持续约30秒至约60分钟，或约1至60分钟，或约2至60、5至60、10至60、20至60、30至60、0.5至30、0.5至10、0.5至2、0.5至1、1至30、1至10、10至30、10至20或20至30分钟，例如约0.5、1、2、3、4、5、10、15、20、25、30、35、40、45、50、55或60分钟。它可以在非氧化气氛中进行。它可以在惰性气氛中进行。它可以在还原气氛中进行。所述气氛可包含氢气、氮气、氦气、氩气或氖气中的一种或多种。在一个例子中，气氛包含合成气体，即氢气和氮气或氩气的混合物。如前所述，最初形成的非晶硅可以不是100％非晶的，退火的硅可以不是100％多晶硅。因此，可以进行退火以使多晶性增加至少约50％，或至少约60、70、80、90或95％，并且在特定情况下可以将其增加100％。在本上下文中，这些百分比与整个膜的百分比相关。因此，从例如10％多晶性增加到90％多晶性被认为增加了80％(即90-10)。火可以是常规热退火(CTA)或快速热退火(RTA)。后者通常进行少于约3分钟，任选少于2或1分钟，并且在退火后可能需要相对缓慢的冷却速率。
在一些情况下，进行随后的最终退火可能是有益的。这可以在惰性气氛中、或在非氧化气氛中或在还原气氛中进行，如上面针对主要退火步骤所讨论的。它可以例如在氢气和氮气的混合物中进行。它可以在合成气体中进行。最终退火可以在低于之前退火步骤的温度下进行。它可以在以下温度下进行：约300和约600℃之间，或约300至500、300至400、400至600、500至600或400至500℃，例如约300、350、400、450、500、550或600℃。它可以进行约15至约60分钟，或约15至30、30至60或20至40分钟，例如约15、20、25、30、35、40、45、50、55或60分钟。这可以用于进一步降低复合电流。在一些情况下，可以不进行最终退火。
由本发明产生的包含电介质层和多晶硅层的钝化接触通常具有优异的复合和接触参数。通常，复合电流密度低于约50fA/cm2，或低于约45、40、35、30或25fA/cm2，并可以为约50、45、40、35、30、25或20fA/cm2，或在一些情况下可低于20fA/cm2。它的接触电阻率可小于约0.2Ωcm2，或小于约0.1、0.05、0.01或0.005Ωcm2，或在约0.002和0.2、0.005和0.2、0.01和0.2、0.05和0.2、0.1和0.2、0.002和0.1、0.002和0.05、0.002和0.01、0.002和0.005、0.01和0.1或0.005和0.05Ωcm2之间，例如约0.002、0.003、0.004、0.005、0.01、0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.1、0.15或0.2Ωcm2。它的薄层电阻可小于约2000Ω/sq，或小于约1500、1000、500或200Ω/sq，或从约200至约2000Ω/sq，或约200至1000、200至500、500至2000、1000至2000或500至1000Ω/sq，例如约200、300、400、500、600、700、800、900、1000、1200、1400、1600、1800或2000Ω/sq。
本发明涉及一种制造硅太阳能电池的方法，所述方法基于在硅晶片上形成具有对电子(负电荷载流子)和空穴(正电荷载流子)的不对称传导性的区域。通过电介质层和掺杂多晶硅的薄层组合，实现了优先传导这两种电荷载流子之一的高选择性。本发明的一个重要方面涉及通过硅和适当的掺杂元素的物理气相沉积，然后进行热退火，来形成后者层。通过溅射进行物理气相沉积对于工业制造是有利的，并允许硅和掺杂剂元素的沉积，所述掺杂剂元素赋予期望的导电型，例如硼(用于p型导电性和空穴选择性传导)或砷(用于n型导电性和电子选择性传导)。在适当温度下的沉积后退火处理使沉积的硅膜成为多晶并激活掺杂剂，从而产生用于高效硅太阳能电池的高质量结或钝化接触。
物理气相沉积，PVD，可用于沉积硅膜和掺杂元素以产生钝化接触。在各种PVD技术中，溅射提供了极大的灵活性和控制。它可以在室温下进行，并可以选择性地在晶片的一侧上进行，这可以简化太阳能电池的整体制造。作为硅源，所述方法可以使用在真空室中被离子、例如氩轰击的固体硅靶。掺杂剂物种(例如用于p型掺杂的硼、铟、镓或铝和用于n型掺杂的锑、磷或砷)的第二固体靶可以在同一机器中使用以沉积受控量的掺杂剂。通过同时溅射(共溅射)硅和掺杂元素，可以获得具有适当的掺杂剂浓度的硅膜。或者，可以使用含有硅和掺杂剂元素的混合物的单一靶。
如此沉积的硅膜一般是非晶的。它可以在随后的退火步骤期间转变成多晶相。同时，这样的退火激活掺杂剂元素，将其掺入硅的结晶基质中，产生掺杂的硅膜，其具有作为太阳能电池的钝化接触的优异特性。因此，与现有技术相比，本发明的一个重要方面是使用通过溅射的PVD而不是CVD。
与基于硅膜的CVD形成钝化接触的常用方法相比，溅射可在工业制造和简单性方面提供显著优势。溅射是微电子技术和光伏技术领域中已被充分证明的技术，并且能够涂覆大面积衬底，然而它以前没有用来制造用于太阳能电池的多晶硅基钝化接触。与通过CVD原位掺杂相比，共溅射避免了使用危险化学品例如二硼烷或磷化氢，因此是更安全的方式。与通过离子注入、热掺杂剂扩散或掺杂氧化物沉积的后续掺杂相比，共溅射避免了额外的工艺步骤，以及相关的附加机器设备。溅射使得更容易在形成硅膜的同一步骤中掺入掺杂剂。溅射还允许更灵活地优化接触结构。特别是，与其他现有方式相比，它允许较低的退火温度来形成硼掺杂膜。沉积速率相对较快，当在小型实验室设置中使用250W的RF(射频)功率和2.7毫托的压力时，通常需要10分钟来获得50nm厚的层。预期更高的RF功率和/或更低的压力会产生更快的沉积速率。
本发明人已经实验性优化了溅射沉积过程和随后的退火以重结晶和掺杂剂活化。已经举例说明了硅和硼的共溅射，从而成功地证明该方式的有效性。将p型硅膜层沉积在薄的隧道氧化硅层上，并在约870℃的温度下退火/重结晶。这导致产生高质量的钝化接触，在钝化方面具有优异的性质(复合电流密度为24fA/cm2)。该结果与通过PECVD形成的掺硼多晶硅接触所获得的结果相当(复合电流为约20fA/cm2)。图2显示了退火温度对复合电流的影响。应该理解，低复合电流表明系统性能较高。合适的复合电流密度低于约400fA/cm2，或小于约300、200、100、80、60、40、30、20或10fA/cm2。使用本文所述的方法，可以高效地制造太阳能电池。例如，这样的太阳能电池可具有高达约25％的转换效率，可能更高。它们的转化效率可以例如在约15和约29％、或约15和25％之间，或者15至20％、20至25％、20至23％或21至24％，例如约15、16、17、18、19、20、21、22、23、24、25、26、27、28或29％。
本发明人设想的备选方式是将未掺杂的硅沉积到衬底上，随后使用常规的热掺杂剂扩散技术对其进行掺杂。该掺杂剂扩散可以在重结晶退火之前、期间或之后进行。
通过溅射和硅膜结晶形成的这些沉积结的可能应用包括：
·作为在普遍类型的硅太阳能电池上实现的p+背面区域，其使用p型晶片和通过磷扩散形成的正面n+区域。通过目前描述的方法形成的钝化接触将代替目前通过使铝合金化而形成的p+区域，提供好得多的抑制复合损失。它也将有利地与早先的技术竞争，在早先的技术中在后表面上沉积Al2O3和SiN介电层，随后用激光局部烧蚀，最后用Al膏进行金属化。本发明的钝化接触将提供改善的太阳能电池性能和工艺简化。
·如上所述，但是使用n型晶片，其中p+掺杂的多晶硅将形成器件的主结，在这种情况下位于背后。目前，通过将硼扩散到n型晶片中来制造这样的电池。
·本发明的p+钝化接触可以实施为IBC电池工艺(叉指型背结太阳能电池)。P+多晶硅层可以选择性沉积(例如使用模板掩模来沉积p掺杂的硅膜)或以适当的图案选择性地蚀刻，可能在重结晶步骤之前。随后，可以在现在暴露硅晶片本体的区域上形成本发明的n+钝化接触。或者，可以对那些暴露区域进行磷扩散步骤，从而在晶片的背侧建立p+和n+区域的叉指型结构。
·本发明的n+钝化接触可以与上述那些以互补的方式使用。
·根据本发明产生的p+和n+层可以形成在硅晶片的相对侧上，以建立p+nn+或n+pp+太阳能电池结构。
图1示出了两种合适的太阳能电池构造，其可以通过本发明的方法方便地制成。在左手选项中，多晶硅和硅晶片都是p型，例如用硼掺杂，右手选择两者都是n型，例如用磷掺杂。在每种情况下，硅晶片在与多晶硅层相反的面上具有相反的掺杂(即，在n掺杂的硅晶片上为p型和在p掺杂的硅晶片上为n型)。在所述相反掺杂层上，是用于抗反射和表面钝化目的的最终氮化硅层。对于硼扩散，通常使用额外的氧化铝或电介质薄层以更好地表面钝化。
本发明的方法将为溅射机制造商打开多晶硅接触的市场。预计将其转移到大面积溅射PVD机器是直截了当的。
一般而言，制造硅太阳能电池的方法包括在硅晶片上形成对电子(负电荷载流子)和空穴(正电荷载流子)具有不对称传导性的区域。在本申请的方法中，通过电介质层和掺杂多晶硅的薄层组合，实现了对这两种电荷载流子之一的优先传导的高选择性。该工作的重要方面是通过硅和适当掺杂元素的物理气相沉积、然后进行热退火形成来后者层。通过溅射进行物理气相沉积对于工业制造是有利的，并允许硅和掺杂剂元素二者的沉积，所述掺杂剂元素赋予期望的导电型，例如硼、铟、镓或铝(用于p型导电性和空穴选择性传导)或砷、磷或锑(用于n型导电性和电子选择性传导)。在适当温度下的沉积后退火处理使沉积的硅膜成为多晶并激活掺杂剂，从而产生用于硅太阳能电池的高质量结或钝化接触。
实施例
本实验集中在硅和硼的共溅射上。测量了表征钝化接触质量的两个重要参数：重组电流密度J0(也称为“饱和电流密度”)，其定义了钝化能力，以及接触电阻率ρc，其定义了传输电流的能力。本发明人在钝化(复合电流密度约20fA/cm2)和电流传输(接触电阻率约20mΩcm2)方面测得了优异的性质。这些结果与以前通过CVD形成的硼掺杂多晶硅接触所获得的结果相当。因此，它们证明了目前描述的基于PVD(溅射)的新方式能够提供与基于CVD的传统方式等同的性能，并且它允许制造高效太阳能电池而没有CVD的缺点。
最初的实验工作探索了溅射沉积工艺以及随后为了重结晶和掺杂剂激活和扩散的退火，并且初步研究了沉积硅层的厚度和沉积期间溅射室的压力的影响。这些实验提供了可以对硅太阳能电池的钝化接触进行的优化的示例。
图2显示了由隧道SiOx(大约1.5nm厚)和30nm厚的共溅射Si-B层组成的钝化接触随退火温度而变化的复合电流密度J0c。可以看出，在800℃和950℃之间的宽范围退火温度下，复合电流密度J0c均低于40fA/cm2。在400℃的低温下在合成气体(含5％氢气的氮气或氩气)中进行附加的退火进一步降低复合电流，使其在900℃的重结晶温度下低于20fA/cm2。然而，在这种特定情况下，这种最终退火(FGA)并不是必要的，因为即使没有它，J0c的值也已经相当低。
图3显示相应的接触电阻率在相同的温度范围内保持低于200mΩcm2，这适用于全面积太阳能电池接触。然而，通过使用高于900的相对高的退火温度，可以实现接触电阻率低于10mΩcm2。
对于本实验的条件(层厚度30nm，Si和B在功率为250W和压力为2.7毫托下共溅射，退火时间为15min)，最佳退火温度为约900℃。在该温度下，接触参数为J0c≈20fA/cm2，和ρc≈10mΩcm2，其足以制造高效太阳能电池。虽然一般而言，重结晶的最佳温度可随硅层的厚度和沉积条件而变化，但值得注意的是，在这些实验中，重结晶温度并不关键，并在很宽的温度范围内实现了良好的钝化和令人满意的接触电阻率。
进行另外的实验以研究硅膜厚度对所述接触参数的影响。保持溅射沉积条件(对硅和硼靶二者的功率均为250W，压力为2.7毫托，衬底为室温)，并选择15分钟期间900℃温度用于在氮气中重结晶/掺杂剂激活退火。图4显示了三种钝化接触结构的活性硼浓度随深度而变化，其中沉积的Si-B膜的厚度大约为10nm、30nm和45nm。通过ECV技术(电化学电容-电压)测量这些硼浓度分布，其揭示多晶硅膜中的电活性硼原子的浓度存在并允许测量(硼浓度高达约4x1020cm-3)，并进入晶体硅晶体中(在这些实验条件下，硼浓度高达约2x1019cm-3)。
图5和6显示了对应于图4中所示的三种情况的复合电流密度J0c和接触电阻率参数ρc。可以观察到J0c和ρc随硅膜的厚度而增加。尽管有这样的增加，但在这个实验中即使是最厚的45nm Si-B膜也能提供相当好的复合和接触参数，J0c≈40fA/cm2和ρc≈45mΩcm2。更厚的Si-B薄膜是可能的，并且在一些情况下可能是合乎需要的。退火条件的优化应该针对每种硅膜厚度进行调整，并且这样的进一步优化可以导致复合和接触参数改善。
另一个可能对接触参数有显著影响的沉积参数是压力。这与腔室中引入的用于进行目标物质溅射的氩气量密切相关。图7和8表明，对于这些实验中使用的实验室尺寸的溅射机，为了实现低复合电流，同时保持合理的接触电阻，压力应优选高于2.7毫托。图9显示了同一钝化接触结构的薄层电阻Rsh随压力而变化。该Rsh参数反映了多晶硅层中和硅晶片的近表面部分中存在的活性硼原子的浓度，以及与那些电活性硼原子相关的空穴(正电荷载流子)迁移率。约1毫托的较低压力导致较低的薄层电阻Rsh≈85Ω/sq，但有高得多的复合电流，如图7所示。预期在希望低Rsh以便电流侧向运输的应用中可以组合两个连续的Si-B层：在相对高的压力下沉积的第一层以实现良好的钝化(低重组参数J0c)和在低压下沉积的后续层以实现低薄层电阻。两个都可以在单个溅射过程中顺序沉积(即，不将样品从机器中取出)，因此不会显著增加工艺复杂性。因此，任选掺杂的硅“层”在组成上可以是均匀的，或者可以在其深度上逐渐变化，或者可以包含两个或更多个不同组成的子层。
图10至12和14提供与前面对于磷掺杂硅(而不是前面图中的硼掺杂硅)的图相似的数据。这说明用n型掺杂剂和p型掺杂剂可以获得相当的结果。
图15显示锑掺杂硅层的钝化触点随重结晶温度而变化的复合电流密度J0c，示范了另一种n型掺杂剂。
图13和图16分别显示了退火的多晶硅层的电活性(电离的)磷和锑浓度随深度的变化。

Claims (20)

1.一种制造太阳能电池的方法，包括：
·使用物理气相沉积在衬底上沉积非晶硅层，以及
·对所述非晶硅进行退火以产生多晶硅层；
其中所述衬底是设置在硅晶片上的电介质层。
2.根据权利要求1所述的方法，其中所述物理气相沉积包括溅射。
3.根据权利要求1或权利要求2所述的方法，其中所述电介质选自由氧化硅、氮化硅、氧化钛、氧化铪和氧化铝组成的组，或这些中的任何两种或更多种的组合。
4.根据权利要求3所述的方法，其中所述电介质是氧化硅、或氧化硅和氮化硅的组合。
5.根据权利要求1至4中任一项所述的方法，其还包括在所述沉积步骤期间用掺杂剂掺杂所述非晶硅的步骤，使得所述退火步骤产生n型或p型多晶硅层。
6.根据权利要求1至5中任一项所述的方法，其还包括在所述沉积和退火步骤之间用掺杂剂掺杂所述非晶硅的步骤，使得所述退火步骤产生n型或p型多晶硅层。
7.根据权利要求1至6中任一项所述的方法，其还包括在所述退火步骤期间和/或之后用掺杂剂掺杂硅的步骤，以产生n型或p型多晶硅层。
8.根据权利要求5至7中任一项所述的方法，其中所述掺杂剂选自由硼、铟、镓和铝组成的组，由此所述退火产生p型硅。
9.根据权利要求5至7中任一项所述的方法，其中所述掺杂剂选自由锑、磷和砷组成的组，由此所述退火产生n型硅。
10.根据权利要求5至9中任一项所述的方法，其中所述沉积步骤包括使用包含硅和所述掺杂剂的靶进行溅射，由此所述溅射在所述衬底上沉积含有所述掺杂剂的非晶硅层并由此所述退火步骤产生掺杂多晶硅层。
11.根据权利要求5至9中任一项所述的方法，其中所述沉积步骤包括使用包含硅而不含掺杂剂的靶和包含所述掺杂剂并任选还包含硅的另一个靶进行溅射，由此所述溅射在所述衬底上沉积含有所述掺杂剂的非晶硅层并由此所述退火步骤产生掺杂多晶硅层。
12.根据权利要求1至11中任一项所述的方法，其中所述电介质层的厚度小于约5nm。
13.根据权利要求1至12中任一项所述的方法，其中所述沉积持续足够的时间以使所述非晶硅层生长至约5nm至约500nm的厚度。
14.根据权利要求1至13中任一项所述的方法，其中所述退火是在足以将所述非晶硅层转化为多晶硅的条件下。
15.根据权利要求14所述的方法，其中所述条件包括在约700℃至约1000℃的温度下退火。
16.一种太阳能电池，其包含：
·硅晶片；
·多晶硅层；和
·设置在所述硅晶片和所述多晶硅层之间的电介质层；
其中所述多晶硅层是不使用任何硅的化学前体制备的。
17.根据权利要求16所述的太阳能电池，所述太阳能电池通过下述方法制造，所述方法包括：
·使用物理气相沉积在衬底上沉积非晶硅层，以及
·对所述非晶硅进行退火以产生所述多晶硅层；
其中所述衬底是设置在所述硅晶片上的所述电介质层。
18.硅的物理气相沉积在制造太阳能电池中的用途。
19.根据权利要求18所述的用途，其中所述物理气相沉积在设置在硅晶片上的电介质层上沉积非晶硅层。
20.根据权利要求19所述的用途，其中所述非晶硅层包含掺杂剂。
CN201780084266.0A 2016-12-06 2017-12-05 太阳能电池制造 Pending CN110199376A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2016905022 2016-12-06
AU2016905022A AU2016905022A0 (en) 2016-12-06 Solar cell fabrication
PCT/AU2017/000260 WO2018102852A1 (en) 2016-12-06 2017-12-05 Solar cell fabrication

Publications (1)

Publication Number Publication Date
CN110199376A true CN110199376A (zh) 2019-09-03

Family

ID=62490539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780084266.0A Pending CN110199376A (zh) 2016-12-06 2017-12-05 太阳能电池制造

Country Status (6)

Country Link
EP (1) EP3552229A4 (zh)
JP (2) JP2020504441A (zh)
CN (1) CN110199376A (zh)
AU (1) AU2017371707B2 (zh)
DE (1) DE112017006152T5 (zh)
WO (1) WO2018102852A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752274A (zh) * 2019-09-12 2020-02-04 常州比太科技有限公司 一种用阴罩掩膜镀膜制造hbc电池片及电池的方法
CN110931596A (zh) * 2019-10-31 2020-03-27 泰州中来光电科技有限公司 一种基于pvd技术制备钝化接触结构的方法
CN111009593A (zh) * 2019-11-08 2020-04-14 江苏杰太光电技术有限公司 一种基于pvd技术制备局部多晶硅薄膜钝化接触的方法
CN111009592A (zh) * 2019-11-04 2020-04-14 江苏杰太光电技术有限公司 一种SiO2及掺杂多晶硅叠层钝化薄膜的制备方法
CN111063764A (zh) * 2019-12-04 2020-04-24 江苏杰太光电技术有限公司 一种钝化接触结构的制备方法
CN112002631A (zh) * 2020-01-19 2020-11-27 江苏杰太光电技术有限公司 一种钝化接触太阳能电池的板式一体式镀膜方法及设备
CN117276410A (zh) * 2023-11-17 2023-12-22 浙江晶科能源有限公司 钝化接触太阳能电池及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994570B (zh) * 2018-11-27 2021-04-30 东方日升（常州）新能源有限公司 一种高效p型钝化接触晶硅太阳电池的制备方法
DE102020001980A1 (de) 2020-03-26 2021-09-30 Singulus Technologies Ag Verfahren und Anlage zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten
CN115698369A (zh) * 2020-07-22 2023-02-03 应用材料公司 掺杂的非晶硅光学器件膜及经由掺入掺杂原子的沉积
DE102021003446A1 (de) 2021-07-02 2023-01-05 Singulus Technologies Aktiengesellschaft Verfahren zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten
CN113948609A (zh) * 2021-09-22 2022-01-18 江苏微导纳米科技股份有限公司 钝化接触太阳能电池制备方法及钝化接触太阳能电池
CN117096222B (zh) * 2023-10-19 2023-12-29 福建金石能源有限公司 正面不设置掺杂硅晶层的联合钝化背接触电池及制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109324A (en) * 1980-12-26 1982-07-07 Toshiba Corp Method for junction and formation of amorphous silicon film
JPH1065205A (ja) * 1996-08-21 1998-03-06 Fuji Xerox Co Ltd 半導体受光素子の製造方法
US6432804B1 (en) * 2000-05-22 2002-08-13 Sharp Laboratories Of America, Inc. Sputtered silicon target for fabrication of polysilicon thin film transistors
US20120073650A1 (en) * 2010-09-24 2012-03-29 David Smith Method of fabricating an emitter region of a solar cell
JP2012124206A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
CN102844877A (zh) * 2010-06-17 2012-12-26 松下电器产业株式会社 多晶型太阳能电池面板及其制造方法
CN103178155A (zh) * 2011-12-22 2013-06-26 松下电器产业株式会社 多晶硅型太阳能电池板及其制造方法
US20140360571A1 (en) * 2013-06-05 2014-12-11 Lg Electronics Inc Solar cell and manufacturing method thereof
TW201624742A (zh) * 2014-09-05 2016-07-01 太陽電子公司 改良之前接觸式異質接面製程
US20160225938A1 (en) * 2013-09-27 2016-08-04 Fraunhofer-Gesellschaft Zur Förderung Der Angewan Dten Forschung E.V. Method for producing a photovoltaic solar cell having at least one heterojunction passivated by means of hydrogen diffusion
US20160284922A1 (en) * 2015-03-23 2016-09-29 Taiqing Qiu Blister-free polycrystalline silicon for solar cells

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261305A (ja) * 2001-02-28 2002-09-13 Toyota Central Res & Dev Lab Inc 薄膜多結晶シリコン太陽電池及びその製造方法
CN101622722B (zh) * 2007-02-27 2012-11-21 卡尔蔡司激光器材有限责任公司 连续涂覆设备、生产晶态薄膜和太阳电池的方法
DE102009024598A1 (de) * 2009-06-10 2011-01-05 Institut Für Solarenergieforschung Gmbh Solarzelle mit Kontaktstruktur mit geringen Rekombinationsverlusten sowie Herstellungsverfahren für solche Solarzellen
US20150380581A1 (en) * 2014-06-27 2015-12-31 Michael C. Johnson Passivation of light-receiving surfaces of solar cells with crystalline silicon
KR102219804B1 (ko) * 2014-11-04 2021-02-24 엘지전자 주식회사 태양 전지 및 그의 제조 방법
US9520507B2 (en) * 2014-12-22 2016-12-13 Sunpower Corporation Solar cells with improved lifetime, passivation and/or efficiency
CN205564789U (zh) * 2016-04-26 2016-09-07 泰州中来光电科技有限公司 一种钝化接触n型太阳能电池及其组件和系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109324A (en) * 1980-12-26 1982-07-07 Toshiba Corp Method for junction and formation of amorphous silicon film
JPH1065205A (ja) * 1996-08-21 1998-03-06 Fuji Xerox Co Ltd 半導体受光素子の製造方法
US6432804B1 (en) * 2000-05-22 2002-08-13 Sharp Laboratories Of America, Inc. Sputtered silicon target for fabrication of polysilicon thin film transistors
CN102844877A (zh) * 2010-06-17 2012-12-26 松下电器产业株式会社 多晶型太阳能电池面板及其制造方法
US20120073650A1 (en) * 2010-09-24 2012-03-29 David Smith Method of fabricating an emitter region of a solar cell
JP2012124206A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
CN103178155A (zh) * 2011-12-22 2013-06-26 松下电器产业株式会社 多晶硅型太阳能电池板及其制造方法
US20140360571A1 (en) * 2013-06-05 2014-12-11 Lg Electronics Inc Solar cell and manufacturing method thereof
US20160225938A1 (en) * 2013-09-27 2016-08-04 Fraunhofer-Gesellschaft Zur Förderung Der Angewan Dten Forschung E.V. Method for producing a photovoltaic solar cell having at least one heterojunction passivated by means of hydrogen diffusion
TW201624742A (zh) * 2014-09-05 2016-07-01 太陽電子公司 改良之前接觸式異質接面製程
US20160284922A1 (en) * 2015-03-23 2016-09-29 Taiqing Qiu Blister-free polycrystalline silicon for solar cells

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752274A (zh) * 2019-09-12 2020-02-04 常州比太科技有限公司 一种用阴罩掩膜镀膜制造hbc电池片及电池的方法
CN110931596A (zh) * 2019-10-31 2020-03-27 泰州中来光电科技有限公司 一种基于pvd技术制备钝化接触结构的方法
CN111009592A (zh) * 2019-11-04 2020-04-14 江苏杰太光电技术有限公司 一种SiO2及掺杂多晶硅叠层钝化薄膜的制备方法
CN111009592B (zh) * 2019-11-04 2021-09-07 江苏杰太光电技术有限公司 一种SiO2及掺杂多晶硅叠层钝化薄膜的制备方法
CN111009593A (zh) * 2019-11-08 2020-04-14 江苏杰太光电技术有限公司 一种基于pvd技术制备局部多晶硅薄膜钝化接触的方法
CN111009593B (zh) * 2019-11-08 2021-09-07 江苏杰太光电技术有限公司 一种基于pvd技术制备局部多晶硅薄膜钝化接触的方法
CN111063764A (zh) * 2019-12-04 2020-04-24 江苏杰太光电技术有限公司 一种钝化接触结构的制备方法
CN112002631A (zh) * 2020-01-19 2020-11-27 江苏杰太光电技术有限公司 一种钝化接触太阳能电池的板式一体式镀膜方法及设备
CN117276410A (zh) * 2023-11-17 2023-12-22 浙江晶科能源有限公司 钝化接触太阳能电池及其制备方法
CN117276410B (zh) * 2023-11-17 2024-03-29 浙江晶科能源有限公司 钝化接触太阳能电池及其制备方法

Also Published As

Publication number Publication date
WO2018102852A1 (en) 2018-06-14
EP3552229A1 (en) 2019-10-16
JP2023017839A (ja) 2023-02-07
AU2017371707B2 (en) 2022-07-07
EP3552229A4 (en) 2020-08-05
JP2020504441A (ja) 2020-02-06
AU2017371707A1 (en) 2019-06-20
DE112017006152T5 (de) 2019-08-22

Similar Documents

Publication Publication Date Title
CN110199376A (zh) 太阳能电池制造
WO2006122774A1 (en) Method for the production of photovoltaic cells
US20140134785A1 (en) Sodium doped thin film cigs/cigss absorber for high efficiency photovoltaic devices and related methods
US11101398B2 (en) Blister-free polycrystalline silicon for solar cells
Tao et al. 730 mV implied Voc enabled by tunnel oxide passivated contact with PECVD grown and crystallized n+ polycrystalline Si
EP0051500A2 (en) Semiconductor devices
Donahue et al. Low Temperature Silicon Epitaxy Deposited by Very Low Pressure Chemical Vapor Deposition: I. Kinetics
KR100450595B1 (ko) 결정실리콘 반도체장치 및 그 장치의 제조방법
Hellberg et al. Boron‐Doped Polycrystalline Si x Ge1− x Films: Dopant Activation and Solid Solubility
US8928064B2 (en) Gate stack of boron semiconductor alloy, polysilicon and high-K gate dielectric for low voltage applications
TWI521600B (zh) 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
CN105140130B (zh) 低温多晶硅薄膜晶体管及其制备方法
US20230197876A1 (en) Solar cell fabrication
US9985159B2 (en) Passivated contact formation using ion implantation
Tsaur et al. Simultaneous formation of a shallow silicon p‐n junction and a shallow silicide/silicon ohmic contact by an ion implantation technique
Chu et al. Ion implantation of microcrystalline silicon for low process temperature top gate thin film transistors
Guliants et al. Thin Ni-silicides for low resistance contacts and growth of thin crystalline Si layers
Sudandi et al. Effect of Melt Stoichiometry on Carrier Concentration Profiles of Silicon Diffusion in Undoped LEC SI‐GaAs
Sakamoto et al. Growth of epitaxial CoSi2 for contacts of ultra-thin SOI MOSFETs
Tsaur et al. Ion Implantation Technique for Simultaneous Formation of a Shallow Silicon pn Junction and a Shallow Silicide-Silicon Ohmic Contact
Verma Optimizing the metal-induced growth of microcrystalline silicon for solar cells
LIPSON et al. Connection between ESR and electrical conduction in amor
Guliants et al. Polycrystalline silicon thin films for microelectronic applications
White et al. Mesotaxy: Single-Crystal Growth of Buried Silicide Layers
WO2011017774A1 (en) Acceptor modulation doping of nanocrystals and quantum structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination