JP2020141109A - ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置 - Google Patents

ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置 Download PDF

Info

Publication number
JP2020141109A
JP2020141109A JP2019037891A JP2019037891A JP2020141109A JP 2020141109 A JP2020141109 A JP 2020141109A JP 2019037891 A JP2019037891 A JP 2019037891A JP 2019037891 A JP2019037891 A JP 2019037891A JP 2020141109 A JP2020141109 A JP 2020141109A
Authority
JP
Japan
Prior art keywords
carrier concentration
layer
sic epitaxial
sic
high carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019037891A
Other languages
English (en)
Other versions
JP7046026B2 (ja
Inventor
雅 酒井
Masa Sakai
雅 酒井
陽一郎 三谷
Yoichiro Mitani
陽一郎 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019037891A priority Critical patent/JP7046026B2/ja
Priority to US16/718,534 priority patent/US11233126B2/en
Priority to DE102020202321.2A priority patent/DE102020202321B4/de
Priority to CN202010116209.XA priority patent/CN111640649B/zh
Publication of JP2020141109A publication Critical patent/JP2020141109A/ja
Application granted granted Critical
Publication of JP7046026B2 publication Critical patent/JP7046026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M3/137—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M3/137—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/139—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】本発明は、デバイスの歩留りが十分に高いＳｉＣエピタキシャルウエハの提供を目的とする。【解決手段】ＳｉＣエピタキシャルウエハ１１は、ＳｉＣ基板１と、ＳｉＣ基板１上に形成されたＳｉＣエピタキシャル層２と、を備え、ＳｉＣエピタキシャル層２は、高キャリア濃度層２Ｂ１と、高キャリア濃度層２Ｂ１よりもキャリア濃度が低く、高キャリア濃度層２Ｂ１の上面と底面に接して高キャリア濃度層２Ｂ１を挟み込む２層の低キャリア濃度層２Ａとを備え、高キャリア濃度層２Ｂ１のキャリア濃度と２層の低キャリア濃度層２Ａのキャリア濃度の差は、５×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下である。【選択図】図２

Description

この発明は、ＳｉＣエピタキシャルウエハに関する。
炭化珪素（ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きい他、絶縁破壊電界強度、飽和電子速度および熱伝導度等の物性値が優れており、半導体パワーデバイス材料として優れた性質を有する。特に、ＳｉＣを用いたパワーデバイス（以下、「ＳｉＣパワーデバイス」と称する）では、電力損失の大幅な低減および小型化等が可能となり、電源電力変換時の省エネルギー化が実現できる。よって、ＳｉＣパワーデバイスは、電気自動車の高性能化または太陽電池システムの高機能化等に貢献し、低炭素社会実現という観点で、キーデバイスとなる可能性を有している。
ＳｉＣパワーデバイスを製造するにあたって、予めＳｉＣ基板上に半導体デバイスの活性領域を形成することが必須である。活性領域は、熱化学気相堆積（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等を用いたエピタキシャル成長により行われる。ここで活性領域とは、結晶中におけるキャリア密度、および、その領域の膜厚が、精密に制御されて作りこまれた領域であり、成長方向軸を含む断面領域を指す。このようなエピタキシャル成長層が基板に加えて必要とされる理由は、デバイスの設計仕様によりキャリア濃度および膜厚がほぼ規定されるためであり、また、通常、活性領域には、基板のキャリア濃度より一層高精度の制御性が求められるためである。
ＳｉＣ基板上にエピタキシャル成長層を形成させたウエハを、以下、エピタキシャルウエハと称する。ＳｉＣデバイスは、エピタキシャルウエハに対し様々な加工が施されることによって作製される。そのため、一枚のエピタキシャルウエハから所望の特性を有するデバイスが作製される個数の割合、つまり、いわゆるデバイス歩留りは、エピタキシャル成長層の電気的特性の均一性に強く依存している。
すなわち、エピタキシャルウエハのデバイスが形成される領域内において、他の領域よりも絶縁破壊電界が小さかったり、または、一定の電圧を印加した際に相対的に大きな電流が流れたりする局所的な領域が存在すれば、当該領域を含むデバイスの電気的特性は劣ったものとなる。例えば、耐電圧特性が悪くなることで、相対的に小さな印加電圧でもリーク電流が流れる不具合が生じる。言い換えれば、デバイス歩留りを第一義的に規定する要素は、エピタキシャルウエハの結晶学的な均一性である。かかる均一性を阻害する要因として、エピタキシャル成長時の不具合により、エピタキシャルウエハ表面に観察されるキャロット欠陥の存在が知られている。一般的に、キャロット欠陥はエピタキシャル層成長時の内部応力を起因として発生し、デバイス不良を引き起こす。しかし、従来の方法ではキャロット欠陥を十分に低減したＳｉＣエピタキシャルウエハを得ることができなかった。
ＳｉＣ結晶には、ポリタイプと呼ばれる特有の周期性が存在する。すなわち、化学量論的組成がＳｉとＣとで一対一であり、かつ、結晶格子が六方最密充填構造であっても、本構造におけるｃ軸に沿って原子配列に別種の周期性が存在する。この原子スケールでの周期および結晶格子の対称性によって、ＳｉＣの物性は規定される。現在デバイス応用の観点から最も注目を集めているＳｉＣ結晶は、４Ｈ−ＳｉＣと呼ばれるタイプである。同じ結晶型をエピタキシャル成長させるために、ＳｉＣバルク基板の表面は、結晶のある面方位から傾斜させた面に設定され、一般的には（０００１）面から例えば＜１１−２０＞方向に８°または４°傾斜させた表面を持つように加工される。
デバイス歩留りを向上させるため、ＳｉＣバルク基板およびＳｉＣエピタキシャル層の結晶性を改善させる方法が提案されている。例えば、特許文献１及び特許文献２では、ＳｉＣエピタキシャル層中に、キャリア濃度が高い層を形成することが開示されている。
特開２０１１−１１４２５２号公報 国際公開第２０１６−０９２８８７号
特許文献１及び特許文献２に記載された発明によれば、ＳｉＣエピタキシャル層中に高キャリア濃度層を形成することで、デバイス歩留りの改善を図っている。
しかし、これらの発明では、高キャリア濃度層とそれ以外のＳｉＣエピタキシャル層とのキャリア濃度差が極めて大きい。例えば、特許文献１では、高キャリア濃度層に相当する第２のＳｉＣ層の不純物濃度が５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下であり、高キャリア濃度層以外のＳｉＣエピタキシャル層に相当する第１のＳｉＣ層と第３のＳｉＣ層の不純物濃度が１×１０１５ｃｍ−３以上１×１０１６ｃｍ−３以下であるため、両者のキャリア濃度差は４．９×１０１７ｃｍ−３以上４．９９９×１０１８ｃｍ−３以下である。また、特許文献２では、高キャリア濃度層に相当する第２エピタキシャル層の不純物濃度が１×１０１７ｃｍ−３以上であり、高キャリア濃度層以外のＳｉＣエピタキシャル層に相当する第１エピタキシャル層と第３エピタキシャル層の不純物濃度が１×１０１６ｃｍ−３以下であるため、両者のキャリア濃度差は０．９×１０１７ｃｍ−３以上である。
そのため、ＳｉＣエピタキシャル層中の内部応力を効果的に緩和できないばかりか、高キャリア濃度層のキャリア濃度が高いことからＳｉＣデバイスチップの耐圧へ影響を及ぼす。そのため、デバイス歩留りの向上に対して十分な効果が得られない。
本発明は、上記の問題に鑑みてなされたものであり、デバイスの歩留りが十分に高いＳｉＣエピタキシャルウエハの提供を目的とする。
本発明のＳｉＣエピタキシャルウエハは、ＳｉＣ基板と、ＳｉＣ基板上に形成されたＳｉＣエピタキシャル層と、を備え、ＳｉＣエピタキシャル層は、高キャリア濃度層と、高キャリア濃度層よりもキャリア濃度が低く、高キャリア濃度層の上面と底面に接して高キャリア濃度層を挟み込む２層の低キャリア濃度層とを備え、低キャリア濃度層の高キャリア濃度層に接する領域のキャリア濃度と、高キャリア濃度層のキャリア濃度の最大値との差は、５×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下である。
本発明のＳｉＣエピタキシャルウエハによれば、ＳｉＣエピタキシャル層において、低キャリア濃度層の高キャリア濃度層に接する領域のキャリア濃度と、高キャリア濃度層のキャリア濃度の最大値と差が５×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下である。これにより、ＳｉＣエピタキシャル層におけるキャロット欠陥が低減し、デバイス歩留りが向上する。
キャロット欠陥低減率と、ＳｉＣエピタキシャル層の低キャリア濃度層および高キャリア濃度層のキャリア濃度差との相関を示した図である。 実施の形態１のＳｉＣエピタキシャルウエハの断面と各部のキャリア濃度とを示す図である。 実施の形態１の第１変形例のＳｉＣエピタキシャルウエハの断面と各部のキャリア濃度とを示す図である。 実施の形態１の第２変形例のＳｉＣエピタキシャルウエハの断面と各部のキャリア濃度とを示す図である。 実施の形態１の第３変形例のＳｉＣエピタキシャルウエハの断面と各部のキャリア濃度とを示す図である。 実施の形態２のＳｉＣエピタキシャルウエハの断面と各部のキャリア濃度とを示す図である。 実施の形態３の電力変換装置を適用した電力変換システムの構成を示すブロック図である。
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
キャロット欠陥は、ＳｉＣエピタキシャル層の内部応力を起因として発生するデバイスキラー欠陥であり、線状形状を有する。この欠陥は、特にＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）またはＩＧＢＴ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）等のデバイスに、耐圧不良等の致命的な不具合を生じさせることが知られている。一般的に、キャロット欠陥は、１．０［個／ｃｍ２］程度の密度でエピタキシャル成長層表面に発生し、デバイスに悪影響を与える。しかし、従来の手法ではキャロット欠陥を十分に低減したＳｉＣエピタキシャルウエハを得ることができなかった。
本件発明者は、デバイスに悪影響を与えるキャロット欠陥に関して鋭意研究を行い、ＳｉＣエピタキシャル層内に高キャリア濃度層を設け、ＳｉＣエピタキシャル層の厚み方向において、高キャリア濃度層と他のＳｉＣエピタキシャル層（以下、「低キャリア濃度層」と称する）とのキャリア濃度差を一定範囲内に収めることにより、キャロット欠陥が大幅に低減可能となることを明らかにした。さらに、本件発明者は、低キャリア濃度層および高キャリア濃度層のキャリア濃度差と、キャロット欠陥の低減率との関係を明らかにした。
図１はキャロット欠陥低減率と、ＳｉＣエピタキシャル層の低キャリア濃度層および高キャリア濃度層のキャリア濃度差との相関を示した図である。縦軸はキャロット欠陥の低減率を示す。例えば、キャロット欠陥低減率が５０％の場合、本実施の形態の構成を有しない従来のＳｉＣエピタキシャルウエハと比較してキャロット欠陥が５０％低減していることを示す。横軸は低キャリア濃度層と高キャリア濃度層とのキャリア濃度差（以下、単に「キャリア濃度差」とも称する）を示している。
図１によれば、キャリア濃度差を５×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下とすることで、キャロット欠陥が約４０％から約５０％と大幅に低減することが分かる。これは、キャリア濃度差が上記の範囲となるように高キャリア濃度層を形成することで、キャロット欠陥の発生原因であるＳｉＣエピタキシャル層中の内部応力が効果的に緩和され、結果として、キャロット欠陥の発生が大幅に抑制可能になったものと考えられる。一方で、キャリア濃度差が５×１０１４／ｃｍ３未満の場合は、ＳｉＣエピタキシャル層中の内部応力が緩和しきれない。また、キャリア濃度差が２×１０１６／ｃｍ３より大きい場合は、低キャリア濃度層と高キャリア濃度層のキャリア濃度差が大きすぎることで格子不整合が発生し、新たなデバイスキラー欠陥が発生してしまう。さらに、キャリア濃度差が２×１０１６／ｃｍ３より大きい場合は、ＳｉＣデバイスチップを作製した際に耐圧への不具合が懸念されるため、好ましくない。
高キャリア濃度層の厚さが０．１μｍより小さい場合は、ＳｉＣエピタキシャル層中の内部応力を十分に緩和させることができない。また、高キャリア濃度層の厚さが０．５μｍより大きい場合は、ＳｉＣデバイスチップを作製した際に耐圧への影響が懸念される。従って、高キャリア濃度層の厚さは０．１μｍ以上０．５μｍ以下であることが望ましい。なお、高キャリア濃度層を挟む２つの低キャリア濃度層のキャリア濃度は、１×１０１４／ｃｍ３以上１×１０１６／ｃｍ３以下とする。ここで、２つの低キャリア濃度層の濃度は同じであっても良いし、設計上許容される範囲で異なる濃度であっても良い。
上記の知見に基づく実施の形態１のＳｉＣエピタキシャルウエハ１１の構成を図２に示す。図２は、ＳｉＣエピタキシャルウエハ１１の断面と各部のキャリア濃度とを示している。ＳｉＣエピタキシャルウエハ１１は、ＳｉＣ基板１とＳｉＣエピタキシャル層２とを備えている。ＳｉＣエピタキシャル層２は、ＳｉＣ基板１のＳｉ面またはＣ面上にエピタキシャル成長で形成される。ＳｉＣエピタキシャル層２は、２層の低キャリア濃度層２Ａと、高キャリア濃度層２Ｂ１とを備えている。２層の低キャリア濃度層２Ａは、高キャリア濃度層２Ｂ１の上面と底面に接して高キャリア濃度層２Ｂ１を挟み込んでいる。図２に示されるように、低キャリア濃度層２Ａのキャリア濃度はＳｉＣ基板１のキャリア濃度より低い。また、高キャリア濃度層２Ｂ１のキャリア濃度は、低キャリア濃度層２Ａのキャリア濃度より高い。これにより、ＳｉＣエピタキシャル層２のキャリア濃度分布は、ＳｉＣエピタキシャル層２の厚み方向において高キャリア濃度層２Ｂ１と低キャリア濃度層２Ａの界面で不連続となっている。高キャリア濃度層２Ｂ１のキャリア濃度は、ＳｉＣエピタキシャル層２の厚み方向、言い換えれば高キャリア濃度層２Ｂ１の厚み方向において一定であり、この一定値が高キャリア濃度層２Ｂ１のキャリア濃度の最大値であるともいえる。すなわち、低キャリア濃度層２Ａの高キャリア濃度層２Ｂ１に接する領域のキャリア濃度と、高キャリア濃度層２Ｂ１のキャリア濃度の最大値との差は、５×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下である。
＜Ａ−２．製造方法＞
ＳｉＣエピタキシャルウエハ１１の製造方法を以下に説明する。
まず、ＳｉＣ基板１を準備する。ＳｉＣ基板１は、例えば、昇華法によって成長したインゴットをスライスし、鏡面研磨することによって得られる。ＳｉＣ基板１は窒素が不純物として平均で５．０×１０１７／ｃｍ３以上１×１０２０／ｃｍ３以下の不純物濃度でドーピングされた、４Ｈ−ＳｉＣのｎ型基板である。ＳｉＣ基板１の厚みは、３００μｍ以上４００μｍ未満である。ＳｉＣ基板１の主面は、（０００１）面からの傾斜角を有している。
次に、ＳｉＣエピタキシャル成長処理に先立つ前処理として、ＳｉＣ基板１を加熱したアンモニア水と過酸化水素水との混合溶液中に浸した後、さらに、加熱した塩酸と過酸化水素水との混合溶液に浸す。そして、ＳｉＣ基板１をフッ酸を含む水溶液に浸した後、純水により置換処理を施す。これら一連の処理によって、ＳｉＣ基板１の表面を洗浄する。
その後、ＳｉＣ基板１をＣＶＤ装置の反応炉内に設置し、所望の加熱温度まで昇温する。そして、キャリアガスおよびＳｉＣ基板１表面のクリーニングガスとして水素を、材料ガスとしてモノシランおよびプロパンを、ドーパントガスとして窒素をそれぞれ導入し、ＳｉＣエピタキシャル成長を開始させる。
まず、ＳｉＣ基板１上にキャリア濃度が１×１０１４／ｃｍ３以上１×１０１６／ｃｍ３以下のＳｉＣエピタキシャル層を形成する。このＳｉＣエピタキシャル層は、低キャリア濃度層２Ａに相当する。
その後、成長条件を変更して低キャリア濃度層２Ａ上に０．１μｍ以上０．５μｍ以下の厚さのＳｉＣエピタキシャル層を形成する。このＳｉＣエピタキシャル層は高キャリア濃度層２Ｂ１に相当する。高キャリア濃度層２Ｂ１は、低キャリア濃度層２Ａの成長条件から、例えば、ドーパントガス流量、材料ガス流量比（Ｃ／Ｓｉ比）、成長速度のいずれかを変更した成長条件により形成される。ドーパントガス流量は増加方向に変更され、成長速度は低下方向に変更される。
さらに、成長条件を変更して高キャリア濃度層２Ｂ１上にキャリア濃度が１×１０１４／ｃｍ３以上１×１０１６／ｃｍ３以下のＳｉＣエピタキシャル層を形成する。このＳｉＣエピタキシャル層は、低キャリア濃度層２Ａに相当する。
低キャリア濃度層２Ａと高キャリア濃度層２Ｂ１を合わせたＳｉＣエピタキシャル層２の膜厚は、例えば約５μｍ以上３０μｍ以下が想定されるが、１００μｍ以上であっても良い。
以上の工程により、キャロット欠陥が極めて低密度なＳｉＣエピタキシャルウエハ１１が作製される。
図２において、ＳｉＣエピタキシャル層２は１層の高キャリア濃度層２Ｂ１を備えている。しかし、ＳｉＣエピタキシャル層２は２層以上の高キャリア濃度層２Ｂ１を備えていても良い。すなわち、高キャリア濃度層２Ｂ１はＳｉＣエピタキシャル層２中に２層以上形成されていても良い。また、高キャリア濃度層２Ｂ１の形成深さに制限はない。
＜Ａ−３．変形例＞
ＳｉＣエピタキシャルウエハ１１において、ＳｉＣ基板１とＳｉＣエピタキシャル層２との間にＳｉＣバッファ層が設けられていても良い。図３は、そのような第１変形例のＳｉＣエピタキシャルウエハ１２の断面と各部のキャリア濃度とを示している。ＳｉＣエピタキシャルウエハ１２は、ＳｉＣ基板１とＳｉＣエピタキシャル層２との間にＳｉＣバッファ層３を備えており、これ以外の構成はＳｉＣエピタキシャルウエハ１１と同様である。図３において、ＳｉＣバッファ層３のキャリア濃度は、ＳｉＣ基板１のキャリア濃度より小さく、高キャリア濃度層２Ｂ１のキャリア濃度より大きく示している。しかし、ＳｉＣバッファ層３のキャリア濃度は、ＳｉＣ基板１のキャリア濃度より高くても低くてもよい。
ＳｉＣエピタキシャルウエハ１２の製造方法は、上記のＳｉＣエピタキシャルウエハ１１の製造方法に、ＳｉＣバッファ層３の形成工程が加わる。ＳｉＣバッファ層３は、ＳｉＣ基板１の表面を洗浄した後、ＳｉＣ基板１上に形成される。その後、ＳｉＣバッファ層３上にエピタキシャル成長を行い、低キャリア濃度層２Ａと高キャリア濃度層２Ｂ１を形成することによりＳｉＣエピタキシャルウエハ１２が得られる。
また、ＳｉＣエピタキシャルウエハ１２において、ＳｉＣエピタキシャル層２とＳｉＣバッファ層３との間に、濃度傾斜層が設けられても良い。図４，５にこのような変形例のＳｉＣエピタキシャルウエハ１２の構成を示す。図４は、第２変形例のＳｉＣエピタキシャルウエハ１３の断面と各部のキャリア濃度とを示しており、図５は、第３変形例のＳｉＣエピタキシャルウエハ１４の断面と各部のキャリア濃度とを示している。
ＳｉＣエピタキシャルウエハ１３は、ＳｉＣエピタキシャル層２とＳｉＣバッファ層３との間に濃度傾斜層４１を備えており、これ以外の構成はＳｉＣエピタキシャルウエハ１２と同様である。図４に示すように、ＳｉＣエピタキシャルウエハ１３において濃度傾斜層４１のキャリア濃度は、ＳｉＣバッファ層３からＳｉＣエピタキシャル層２にかけて階段状に減少するように設定される。
ＳｉＣエピタキシャルウエハ１４は、ＳｉＣエピタキシャル層２とＳｉＣバッファ層３との間に濃度傾斜層４２を備えており、これ以外の構成はＳｉＣエピタキシャルウエハ１２と同様である。図５に示すように、ＳｉＣエピタキシャルウエハ１４において濃度傾斜層４２のキャリア濃度は、ＳｉＣバッファ層３からＳｉＣエピタキシャル層２にかけて連続的に減少するように設定される。
ＳｉＣエピタキシャルウエハ１３，１４は、上記のＳｉＣエピタキシャルウエハ１２の製造方法に、濃度傾斜層４１または濃度傾斜層４２の形成工程が加わる。濃度傾斜層４１，４２は、ＳｉＣバッファ層３の形成後、エピタキシャルウエハの成長条件を調整してＳｉＣバッファ層３上に形成される。
＜Ａ−４．効果＞
実施の形態１のＳｉＣエピタキシャルウエハ１１は、ＳｉＣ基板１と、ＳｉＣ基板１上に形成されたＳｉＣエピタキシャル層２と、を備え、ＳｉＣエピタキシャル層２は、高キャリア濃度層２Ｂ１と、高キャリア濃度層２Ｂ１よりもキャリア濃度が低く、高キャリア濃度層２Ｂ１の上面と底面に接して高キャリア濃度層２Ｂ１を挟み込む２層の低キャリア濃度層２Ａとを備え、低キャリア濃度層の高キャリア濃度層に接する領域のキャリア濃度と、高キャリア濃度層のキャリア濃度の最大値との差は、５×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下である。従って、ＳｉＣエピタキシャル層２中の内部応力を効果的に緩和し、キャロット欠陥を大幅に低減することができる。これにより、デバイスキラー欠陥密度の低減によるデバイス歩留りの向上を図ることができる。
＜Ｂ．実施の形態２＞
実施の形態２において、実施の形態１で説明した構成と同様の構成には同じ符号を付して図示し、その詳細な説明は適宜省略する。
＜Ｂ−１．構成＞
図６は、実施の形態２のＳｉＣエピタキシャルウエハ１５の断図と各部のキャリア濃度とを示している。ＳｉＣエピタキシャルウエハ１５は、実施の形態１のＳｉＣエピタキシャルウエハ１１と比較すると、ＳｉＣエピタキシャル層２が高キャリア濃度層２Ｂ１に代えて高キャリア濃度層２Ｂ２を備えており、それ以外の点でＳｉＣエピタキシャルウエハ１１と同様である。
高キャリア濃度層２Ｂ１は、その厚み方向に沿って一定のキャリア濃度プロファイルを有していた。これに対して高キャリア濃度層２Ｂ２は、その厚み方向に沿って楔形のキャリア濃度プロファイルを有している。言い換えれば、高キャリア濃度層２Ｂ２は、その内部にキャリア濃度が最大となる最大点を有し、高キャリア濃度層２Ｂ２の上面および底面から当該最大点に向けてＳｉＣエピタキシャル層２の厚み方向にキャリア濃度が連続的に増加するキャリア濃度プロファイルを有している。低キャリア濃度層２Ａと高キャリア濃度層２Ｂ２の最大点におけるキャリア濃度差は、５×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下である。なお、高キャリア濃度層２Ｂ２の厚さは、実施の形態１と同様の理由から、０．１μｍ以上０．５μｍ以下であることが望ましい。そして、低キャリア濃度層２Ａのキャリア濃度は、１×１０１４／ｃｍ３以上１×１０１６／ｃｍ３以下とする。
＜Ｂ−２．製造方法＞
ＳｉＣエピタキシャルウエハ１５は、実施の形態１で説明したＳｉＣエピタキシャルウエハ１１の製造工程において、高キャリア濃度層２Ｂ１に代えて高キャリア濃度層２Ｂ２を形成することにより得られる。具体的には、１つ目の低キャリア濃度層２Ａを形成した後、エピタキシャル成長条件を徐々に変更してエピタキシャル成長層のキャリア濃度を増やしていき、低キャリア濃度層２Ａとのキャリア濃度差が５×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下に到達すると、すぐにエピタキシャル成長条件を低キャリア濃度層２Ａ形成時の条件に向かって徐々に戻していくことにより、高キャリア濃度層２Ｂ２が得られる。
＜Ｂ−３．効果＞
実施の形態２に係るＳｉＣエピタキシャルウエハ１５において、高キャリア濃度層２Ｂ２は、その内部にキャリア濃度が最大となる最大点を有し、高キャリア濃度層２Ｂ２の上面および底面から最大点に向けて、ＳｉＣエピタキシャル層２の厚み方向にキャリア濃度が連続的に増加する。このように、高キャリア濃度層２Ｂ２のキャリア濃度プロファイルを楔形にすることで、低キャリア濃度層２Ａと高キャリア濃度層２Ｂ２との格子不整合が緩和されるため、キャロット欠陥をより低密度化することが可能となる。
＜Ｃ．実施の形態３＞
実施の形態３は、上述した実施の形態１，２のＳｉＣエピタキシャルウエハ１１−１５のいずれかを用いて形成された半導体装置を電力変換装置に適用したものである。ＳｉＣエピタキシャルウエハ１１−１５の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態３では、三相のインバータにＳｉＣエピタキシャルウエハ１１を適用した場合について説明する。
図７は、実施の形態３の電力変換装置を適用した電力変換システムの構成を示すブロック図である。図７に示す電力変換システムは、電源１００、電力変換装置２００および負荷３００を備えている。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池または蓄電池で構成することができるし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図７に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーターまたは空調機器向けの、電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１，２のＳｉＣエピタキシャルウエハ１１−１５のいずれかを用いて形成された半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子として実施の形態１，２のＳｉＣエピタキシャルウエハ１１−１５のいずれかを用いて形成された半導体装置を適用する。ＳｉＣエピタキシャルウエハ１１−１５はキャロット欠陥が大幅に低減されているため、ＳｉＣエピタキシャルウエハ１１−１５のいずれかを用いて形成された半導体装置は、デバイスキラー欠陥密度の低減により高いデバイス歩留りを得ることができる。従って、本実施の形態に係る電力変換装置も同様に、高い歩留りを得ることができる。
実施の形態３では、実施の形態１，２のＳｉＣエピタキシャルウエハ１１−１５を２レベルの三相インバータに適用する例を説明したが、ＳｉＣエピタキシャルウエハ１１−１５はこれに限らず種々の電力変換装置に適用することができる。例えば、電力変換装置は２レベルでなく３レベルまたはマルチレベルであっても良いし、単相負荷に電力を供給する場合には単相のインバータに実施の形態１，２のＳｉＣエピタキシャルウエハ１１−１５が適用されても良い。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに実施の形態１，２のＳｉＣエピタキシャルウエハ１１−１５を適用することも可能である。
また、実施の形態１，２のＳｉＣエピタキシャルウエハ１１−１５を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、もしくは誘導加熱調理器または非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ ＳｉＣ基板、２ ＳｉＣエピタキシャル層、２Ａ 低キャリア濃度層、２Ｂ１，２Ｂ２ 高キャリア濃度層、３ ＳｉＣバッファ層、１１−１５ ＳｉＣエピタキシャルウエハ、４１，４２ 濃度傾斜層、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、３００ 負荷。

Claims (7)

  1. ＳｉＣ基板と、
    前記ＳｉＣ基板上に形成されたＳｉＣエピタキシャル層と、を備え、
    前記ＳｉＣエピタキシャル層は、
    高キャリア濃度層と、
    前記高キャリア濃度層よりもキャリア濃度が低く、前記高キャリア濃度層の上面と底面に接して前記高キャリア濃度層を挟み込む２層の低キャリア濃度層とを備え、
    前記低キャリア濃度層の前記高キャリア濃度層に接する領域のキャリア濃度と、前記高キャリア濃度層のキャリア濃度の最大値との差は、５×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下である、
    ＳｉＣエピタキシャルウエハ。
  2. 前記高キャリア濃度層のキャリア濃度は、前記ＳｉＣエピタキシャル層の厚み方向において一定である、
    請求項１に記載のＳｉＣエピタキシャルウエハ。
  3. 前記高キャリア濃度層はその内部にキャリア濃度が最大値をとる最大点を有し、
    前記高キャリア濃度層の上面および底面から前記最大点に向けて、前記ＳｉＣエピタキシャル層の厚み方向に前記キャリア濃度が連続的に増加する、
    請求項１に記載のＳｉＣエピタキシャルウエハ。
  4. 前記高キャリア濃度層の厚みは、０．１μｍ以上０．５μｍ以下である、
    請求項１から３のいずれか１項に記載のＳｉＣエピタキシャルウエハ。
  5. 前記低キャリア濃度層のキャリア濃度は、１×１０１４／ｃｍ３以上１×１０１６／ｃｍ３以下である、
    請求項１から４のいずれか１項に記載のＳｉＣエピタキシャルウエハ。
  6. 請求項１から請求項５のいずれか１項に記載のＳｉＣエピタキシャルウエハを用いて形成された、
    半導体装置。
  7. 請求項６に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
JP2019037891A 2019-03-01 2019-03-01 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置 Active JP7046026B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019037891A JP7046026B2 (ja) 2019-03-01 2019-03-01 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
US16/718,534 US11233126B2 (en) 2019-03-01 2019-12-18 SiC epitaxial wafer, semiconductor device, and power converter
DE102020202321.2A DE102020202321B4 (de) 2019-03-01 2020-02-24 Epitaktischer SiC-Wafer und dessen Verwendung in einer Halbleitervorrichtung und in einem Leistungswandler
CN202010116209.XA CN111640649B (zh) 2019-03-01 2020-02-25 SiC外延晶片、半导体装置、电力转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019037891A JP7046026B2 (ja) 2019-03-01 2019-03-01 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置

Publications (2)

Publication Number Publication Date
JP2020141109A true JP2020141109A (ja) 2020-09-03
JP7046026B2 JP7046026B2 (ja) 2022-04-01

Family

ID=72046518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019037891A Active JP7046026B2 (ja) 2019-03-01 2019-03-01 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置

Country Status (4)

Country Link
US (1) US11233126B2 (ja)
JP (1) JP7046026B2 (ja)
CN (1) CN111640649B (ja)
DE (1) DE102020202321B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984480B2 (en) * 2019-06-19 2024-05-14 Sumitomo Electronic Industries, Ltd. Silicon carbide epitaxial substrate
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329670A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013089700A (ja) * 2011-10-14 2013-05-13 Fuji Electric Co Ltd 半導体装置
JP2015192027A (ja) * 2014-03-28 2015-11-02 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
JP2017019679A (ja) * 2015-07-08 2017-01-26 住友電気工業株式会社 炭化珪素エピタキシャル基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143604B1 (en) * 1999-06-29 2007-09-26 Mitsubishi Denki Kabushiki Kaisha Power conversion device
JP2005065029A (ja) * 2003-08-18 2005-03-10 Mitsubishi Electric Corp 半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2009240151A (ja) * 2008-03-07 2009-10-15 Seiko Epson Corp 駆動信号供給制御用半導体装置
JP5687422B2 (ja) 2009-11-30 2015-03-18 株式会社東芝 半導体装置
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
WO2011145707A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5506938B2 (ja) * 2010-08-24 2014-05-28 三菱電機株式会社 エピタキシャルウエハ及び半導体装置
US9373617B2 (en) * 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
JP6419414B2 (ja) * 2013-03-22 2018-11-07 株式会社東芝 ＳｉＣエピタキシャルウェハおよび半導体装置
US9515211B2 (en) * 2013-07-26 2016-12-06 University Of South Carolina Schottky barrier detection devices having a 4H-SiC n-type epitaxial layer
JPWO2016092887A1 (ja) 2014-12-12 2017-04-27 三菱電機株式会社 炭化珪素半導体装置
JP6561874B2 (ja) * 2015-09-24 2019-08-21 豊田合成株式会社 縦型トランジスタおよび電力変換装置
CN106558616B (zh) * 2015-09-24 2019-11-12 丰田合成株式会社 纵型场效应晶体管以及电力转换装置
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2017138247A1 (ja) * 2016-02-10 2018-11-29 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6542174B2 (ja) * 2016-09-21 2019-07-10 株式会社東芝 半導体装置及び半導体装置の制御方法
CN107546257A (zh) * 2017-08-23 2018-01-05 恒泰柯半导体（上海）有限公司 金属‑氧化物沟道半导体场效应晶体管的外延层结构
JP2019091798A (ja) * 2017-11-14 2019-06-13 昭和電工株式会社 ＳｉＣエピタキシャルウェハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329670A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013089700A (ja) * 2011-10-14 2013-05-13 Fuji Electric Co Ltd 半導体装置
JP2015192027A (ja) * 2014-03-28 2015-11-02 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
JP2017019679A (ja) * 2015-07-08 2017-01-26 住友電気工業株式会社 炭化珪素エピタキシャル基板

Also Published As

Publication number Publication date
DE102020202321A1 (de) 2020-09-03
US20200279922A1 (en) 2020-09-03
DE102020202321B4 (de) 2022-11-10
CN111640649A (zh) 2020-09-08
CN111640649B (zh) 2023-04-07
US11233126B2 (en) 2022-01-25
JP7046026B2 (ja) 2022-04-01

Similar Documents

Publication Publication Date Title
US10995420B2 (en) Silicon carbide epitaxial substrate and silicon carbide semiconductor device
JP2005167035A (ja) 炭化珪素半導体素子およびその製造方法
Kimoto High-voltage SiC power devices for improved energy efficiency
US20220157945A1 (en) Sic epitaxial wafer, manufacturing apparatus of a sic epitaxial wafer, fabrication method of a sic epitaxial wafer, and semiconductor device
JP7042898B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
US20140295136A1 (en) SINGLE-CRYSTAL 4H-SiC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
JP7046026B2 (ja) ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
WO2016092887A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
CN108574015B (zh) 半导体装置及电力变换装置
JP6841321B2 (ja) ＳｉＣエピタキシャルウエハの製造方法
JP7138770B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP6482732B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US20200321437A1 (en) Silicon carbide epitaxial wafer, method for manufacturing silicon carbide epitaxial wafer, and power converter
JP7127748B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP2012253115A (ja) エピタキシャルウエハおよびその製造方法、半導体装置およびその製造方法
US20230317450A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
US20230369400A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate, and semiconductor device
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
CN118073172A (zh) 外延片、制备方法、半导体器件、功率电路及电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220322

R150 Certificate of patent or registration of utility model

Ref document number: 7046026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150