JP2020013838A5 - - Google Patents

Download PDF

Info

Publication number
JP2020013838A5
JP2020013838A5 JP2018133679A JP2018133679A JP2020013838A5 JP 2020013838 A5 JP2020013838 A5 JP 2020013838A5 JP 2018133679 A JP2018133679 A JP 2018133679A JP 2018133679 A JP2018133679 A JP 2018133679A JP 2020013838 A5 JP2020013838 A5 JP 2020013838A5
Authority
JP
Japan
Prior art keywords
plating
recess
layer
resist
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018133679A
Other languages
English (en)
Japanese (ja)
Other versions
JP7059139B2 (ja
JP2020013838A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2018133679A priority Critical patent/JP7059139B2/ja
Priority claimed from JP2018133679A external-priority patent/JP7059139B2/ja
Publication of JP2020013838A publication Critical patent/JP2020013838A/ja
Publication of JP2020013838A5 publication Critical patent/JP2020013838A5/ja
Application granted granted Critical
Publication of JP7059139B2 publication Critical patent/JP7059139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2018133679A 2018-07-13 2018-07-13 半導体素子搭載用基板の製造方法 Active JP7059139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018133679A JP7059139B2 (ja) 2018-07-13 2018-07-13 半導体素子搭載用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018133679A JP7059139B2 (ja) 2018-07-13 2018-07-13 半導体素子搭載用基板の製造方法

Publications (3)

Publication Number Publication Date
JP2020013838A JP2020013838A (ja) 2020-01-23
JP2020013838A5 true JP2020013838A5 (zh) 2021-07-26
JP7059139B2 JP7059139B2 (ja) 2022-04-25

Family

ID=69170997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018133679A Active JP7059139B2 (ja) 2018-07-13 2018-07-13 半導体素子搭載用基板の製造方法

Country Status (1)

Country Link
JP (1) JP7059139B2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021143358A (ja) * 2020-03-10 2021-09-24 株式会社ジャパンディスプレイ 蒸着マスクユニットの作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231535C2 (de) * 1991-09-20 1997-12-11 Hitachi Ltd Verfahren zur Erzeugung eines leitenden Schaltungsmusters
JP2644951B2 (ja) * 1991-09-20 1997-08-25 株式会社日立製作所 導体回路の形成方法
JP2009267080A (ja) * 2008-04-25 2009-11-12 Kyocer Slc Technologies Corp 配線基板の製造方法
JP5979495B2 (ja) * 2013-03-19 2016-08-24 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP2018029214A (ja) * 2017-11-24 2018-02-22 マクセルホールディングス株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2014053608A (ja) 回路基板及びその製造方法
KR100674458B1 (ko) 프린트 기판 제조 방법 및 프린트 기판
CN102971845B (zh) 半导体元件搭载用基板及其制造方法
JP2007070709A (ja) 電鋳型、電鋳型の製造方法及び電鋳部品の製造方法
JP6078746B2 (ja) 蒸着マスクの製造方法
JP2007180212A (ja) 配線基板の製造方法、配線基板の中間製品
TWI487443B (zh) 基板結構的製造方法及以此方法製造的基板結構
JP2020013838A5 (zh)
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
US9461011B2 (en) Method and apparatus for manufacturing lead frames
JP7059139B2 (ja) 半導体素子搭載用基板の製造方法
JP6320879B2 (ja) 印刷用マスク及びその製造方法
KR102032306B1 (ko) 인쇄회로기판의 제조방법
JP4618006B2 (ja) 半導体実装用テープキャリアテープの製造方法
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
JP5970217B2 (ja) 電着レジストを用いたメタルマスクの製造方法
US5773198A (en) Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer
JP4705972B2 (ja) プリント配線板及びその製造方法
JP5195362B2 (ja) 回路基板の製造方法および回路基板
KR20160016479A (ko) 포토레지스트 박리 방법
JP2003301293A (ja) 半導体装置の製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2007317810A (ja) 金属配線の製造方法
JP4164592B2 (ja) スタンパの製造方法
JP6432943B2 (ja) リードフレームの製造方法