JP5195362B2 - 回路基板の製造方法および回路基板 - Google Patents

回路基板の製造方法および回路基板 Download PDF

Info

Publication number
JP5195362B2
JP5195362B2 JP2008308566A JP2008308566A JP5195362B2 JP 5195362 B2 JP5195362 B2 JP 5195362B2 JP 2008308566 A JP2008308566 A JP 2008308566A JP 2008308566 A JP2008308566 A JP 2008308566A JP 5195362 B2 JP5195362 B2 JP 5195362B2
Authority
JP
Japan
Prior art keywords
circuit board
resist
pattern
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008308566A
Other languages
English (en)
Other versions
JP2010135482A (ja
Inventor
正吾 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008308566A priority Critical patent/JP5195362B2/ja
Publication of JP2010135482A publication Critical patent/JP2010135482A/ja
Application granted granted Critical
Publication of JP5195362B2 publication Critical patent/JP5195362B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

この発明は、金層により回路パターンを形成する基板の製造方法および回路基板に関するものである。
従来、回路基板に成膜された金属層にレジスト膜を形成した後、金属層をエッチングすることで回路パターンを形成し、回路パターン形成後に剥離液によりレジスト膜を除去することで、回路基板を形成していた(例えば、特許文献1参照)。
特開平4−7892号公報
金層や抵抗膜によりMIC(Microwave Integrated Circuits)基板の回路パターンを形成する際、レジスト膜の除去後、抵抗膜定着化のために基板を200℃以上の温度でベーキングする。このベーキングを行なった後、剥離液によっては回路パターンの表面に変色が多発するという現象が生じた。この変色の発生した基板の回路パターンについてワイヤボンディングを行なうと、ワイヤボンディングの接合不良の発生確率が高くなるという問題があった。
この問題について、出願人等が剥離液の主成分と変色との関係を調べたところ、ドデシルベンゼンスルホン酸を20%以上含む場合に、変色の発生が多いということが判明した。また、この変色の原因を究明したところ、金層の下層に銅層が形成されており、レジスト膜の除去時に、剥離液が銅層を腐食することによって、剥離液中に銅が染み出し、金層を変色させることが見出された。
この発明は、上記課題を解決するためになされたものであり、レジスト膜を剥離した後、回路パターンの変色を除去することで、回路パターンにおけるワイヤボンディング不良を抑制することを目的とする。
この発明による回路基板の製造方法は、基材に銅層および銅バリア層が成膜され、銅バリア層の上層に金層が成膜された回路基板に対し、レジスト膜を形成するレジスト形成工程、上記回路基板におけるレジスト膜の形成されていない金層についてイオンミーリング又はエッチングを行い、回路パターンを形成するパターン形成工程、ドデシルベンゼンスルホン酸を含む剥離液により、上記パターン形成工程後の回路基板に対し、レジスト膜を溶解するレジスト剥離工程、上記レジスト剥離工程後の回路基板をアルコール脱脂した後、青化ソーダにより基板表面を活性化する表面活性化工程、上記表面活性化工程により表面の活性化された回路基板を洗浄する洗浄工程、により回路パターンを形成するものである。
この発明によれば、レジスト膜を剥離した後、基板表面を活性化することにより、回路パターンの変色を除去することができ、回路パターンに対するワイヤボンディング時に、良好な接合を得ることができる。
実施の形態1.
以下、この発明に係る実施の形態1による回路基板の製造方法について、図を用いて説明する。
図1は、実施の形態1による回路基板の製造方法によって製造される、回路基板の層構成を示す図であり、(a)は金属膜を形成した基板に回路パターン形成用のレジストを塗布した状態を示す図、(b)は図1(a)によりパターン形成された基板に抵抗形成用のレジストを塗布した状態を示す図、(c)は図1(b)により抵抗が形成された後、レジストを除去した状態を示す図である。実施の形態1による回路基板は、例えばMIC(Microwave Integrated Circuits)基板のような薄膜回路基板を構成する。
図1において、アルミナセラミックから成る基材10の表面に対し、材質の異なる複数の金属層から成る金属膜16を積層する。この金属膜16は、スパッタリング又は蒸着によって、抵抗膜11、クロム層12、銅層13、ニッケル層14、及び金層15が順に、基材10上に成膜されて構成される。クロム層12は、基材10への金属膜の密着度を高める基材密着層であり、ニッケル層14は、金層15と銅層13との間に設けられて銅の拡散を防止するための銅バリア層である。
図1(a)において、金属膜16における金層15の上層には、一部にレジスト膜17が成膜されている。このレジスト膜17は、イオンミーリング又はエッチングによりパターンを形成する際の、パターンの保護膜となる。回路基板の金属膜16上にレジスト膜17が塗布された後、イオンミーリング又はエッチングが行なわれることで、レジスト膜17の成膜されていない部分で金属膜16が除去され、この状態でレジスト膜17が剥離される。これによって、例えば図1(b)に示すような金属膜16のパターンが形成される。
なお、図1(a)は回路基板を構成する金属膜の一例であり、内層に銅層が積層され、表面に金層が積層されて、金層と銅層の間に銅バリアが配置されたものであれば、他の構成でも同様の製造方法により効果的に製造することができる。
次に、図1(b)に示すように、パターン形成された金属膜16の表面に抵抗用レジスト膜18を成膜する。この抵抗用レジスト膜18は、イオンミーリング又はエッチングにより抵抗膜を露出させる際の、パターンの保護膜となる。回路基板の金属膜16上に抵抗用レジスト膜18が塗布された後、イオンミーリング又はエッチングが行なわれることで、抵抗用レジスト膜18の成膜されていない部分で金属膜16が除去される。これによって、例えば図1(c)に示すような抵抗膜19が露出し、この状態で抵抗用レジスト膜18が剥離される。抵抗膜19については、その抵抗パターンを安定化させるために、所定時間、250℃程度の温度でベーキングする必要がある。
図2は、実施の形態1による回路基板の製造工程の基本フローを示す図である。図2において、(a)はレジスト形成工程、(b)はレジスト剥離工程、(c)は剥離洗浄工程、(d)は表面活性化工程、(e)は純水洗浄工程、(f)はワイヤボンディング工程、の各工程をそれぞれ示す図である。
図に示すように、工程(a)において、回路基板の基材10に成膜された金属膜16の表層に、レジスト膜17を成膜する。その後、工程(b)において、レジスト膜17の成膜された回路基板を、レジスト除去用の剥離液20の中に浸漬する。剥離液20は、ドデシルベンゼンスルホン酸(25%乃至45%)を主成分として含有し、ブチルベンゼン、界面活性剤などを成分に含んでいる。このドデシルベンゼンスルホン酸は銅を腐食させる物質であり、また剥離液が水分と反応して分解することで、腐食性を示して銅を溶解する強酸化作用を有することが判明している。さらに、銅は、パターンを構成する金を腐食し易い物質であるので、剥離液20中に溶解した硫酸銅がパターン表面に拡散し、金層の表面を汚染することとなる。
なお、ドデシルベンゼンスルホン酸(25%乃至45%)を主成分として含有する剥離液は、安価で入手性が容易な溶液である。
図3は、工程(b)の後、工程(c)においてイソプロピルアルコール(IPA)21にて剥離洗浄を行ってから、ベーキングによる抵抗安定化処理を行なった場合の、パターンの状態を示す図である。図に示すように、パターンの側端部で斑模様の変色を生じているのが判る。この変色物質を調べたところ、硫酸銅であることが判明した。このように変色を生じた回路基板に対してワイヤボンディングを行なうと、ワイヤの接合不良を生じ易くなるという問題を引き起こす。
なお、剥離液による剥離後、ベーキング処理を施した半分近くの回路基板において、このような変色を生じることが判明している。この変色問題に対して、剥離液の温度管理や水分除去などのプロセス管理を行なっても、完全に変色の発生を除去することが困難であることが判明している。
しかし、この実施の形態1による回路基板の製造方法では、工程(c)の後、ベーキングによる抵抗安定化処理を行なう前の工程(d)において、パターンの表面を活性化する表面活性化処理を行なうことを特徴としている。この工程(d)では、工程(c)後の回路基板を青化ソーダ溶液22中に浸漬することで、工程(b)及び(c)後にパターンに付着した硫酸銅を溶解することができる。これによって、パターン表面に付着した硫酸銅を除去することができる。
ここで、青化ソーダは、硫酸銅の除去作用があるとともに、金属の溶解性が極めて少なく、ごく短時間であれば回路基板に対する影響が見られない。
工程(d)において、回路基板を青化ソーダ溶液22中へ浸漬する条件は、青化ソーダ溶液22の溶液温度:常温、浸漬時間:15秒〜180秒、溶液濃度0.1〜2.0mol/lとするのが好ましい。
次に、工程(d)による洗浄後、工程(e)による純水23による純粋洗浄を行なって、基板表面に付着した溶液を洗い流す。
その後、所定時間、250℃のベーキングによる抵抗安定化処理を行なった後、工程(f)において金ワイヤ24によるワイヤボンディングを行うとともに、各種回路実装処理を施すこととなる。
以上の工程(a)〜(d)を行なうことで、パターンを構成する金層に対する銅などの残留金属が除去され、ベーキング後であってもパターン変色のような異常が発生しないことが確認された。また、その後のワイヤボンディング工程においても、良好な金ワイヤの接合性を得ることができることが確認された。
図4は、実施の形態1による回路基板の製造方法を適用した製造フローの一例を示す図である。
図に示すように、スパッタリング又は蒸着により、回路基板を構成する基材に銅や銅バリア層であるニッケルを積層する(ステップS1)。
次に、回路基板を金めっきすることで、回路パターンを構成する金属膜16を形成する(ステップS2)。
次に、金属膜16の表面にレジスト膜17を塗布する(ステップS3)。
続いて、金属膜16のパターン露光を行い、レジストによるパターン保護膜を形成する(ステップS4)。
次に、イオンミーリングによりレジスト膜17の塗布されていない金属膜16を除去し、パターンを形成する(ステップS5)。
次いで、パターン形成のされた回路基板を、ドデシルベンゼンスルホン酸(25%乃至45%)を主成分として含有する剥離液20中に浸漬し、レジスト膜17のレジスト剥離処理を行う(ステップS6)。
さらに、回路基板上で抵抗を露出させる部分を除いたパターン上に、抵抗用レジスト膜18を塗布し(ステップS7)、抵抗露光を行い、抵抗用レジストを形成する(ステップS8)。
その後、抵抗イオンミーリングにより、抵抗上層の金、銅バリア層、銅層などを除去し、抵抗を露出させる(ステップS9)。
続いて、抵抗パターン形成のされた回路基板を、ドデシルベンゼンスルホン酸(25%乃至45%)を主成分として含有する剥離液20中に浸漬し、抵抗用レジスト膜18のレジスト剥離処理を行う(ステップS10)。
次に、イソプロピルアルコールによるアルコール洗浄でグリスのような油の除去を行なった後(ステップS11)、青化ソーダ溶液22中に回路基板を浸漬して、回路基板のパターンについて表面活性化処理を行ない、金表面の硫酸銅を除去する(ステップS12)。
さらに、純水洗浄により表面活性化処理を施した回路基板を洗浄した後(ステップS13)、250℃のベーキング処理を行い、抵抗の安定化を図る。
その後、金ワイヤによるワイヤボンディング工程において、パターンのランドに対するワイヤボンディング接合が行われる。
以上説明したとおり、この実施の形態による回路基板の製造方法は、基材に銅層および銅バリア層が成膜され、銅バリア層の上層に金層が成膜された回路基板に対し、レジスト膜を形成するレジスト形成工程、上記回路基板におけるレジスト膜の形成されていない金層についてイオンミーリング又はエッチングを行い、回路パターンを形成するパターン形成工程、ドデシルベンゼンスルホン酸を含む剥離液により、上記パターン形成工程後の回路基板に対し、レジスト膜を溶解するレジスト剥離工程、上記レジスト剥離工程後の回路基板をアルコール脱脂した後、青化ソーダにより基板表面を活性化する表面活性化工程、上記表面活性化工程により表面の活性化された回路基板を洗浄する洗浄工程、により回路パターンを形成することを特徴とする。
この製造方法によれば、レジスト膜を剥離した後、基板表面を活性化することにより、回路パターンの変色を除去することができ、回路パターンに対するワイヤボンディング時に、良好な接合を得ることができる。
この発明に係る実施の形態1による回路基板の製造方法によって製造される、回路基板の層構成を示す図である。 この発明に係る実施の形態1による回路基板の製造工程の基本フローを示す図である。 抵抗安定化処理後に、変色を生じたパターンの状態を示す図である。 実施の形態1による回路基板の製造方法を適用した製造フローの一例を示す図である。
符号の説明
10 基材、12 クロム層、13 銅層、14 ニッケル層、15 金層、16 金属層、17 レジスト膜、18 抵抗用レジスト膜、20 剥離液、22 青化ソーダ溶液、24 金ワイヤ。

Claims (2)

  1. 基材に形成された抵抗膜の上層に、銅層および銅バリア層が成膜され当該銅バリア層の上層に金層が成膜されてなる金属膜の形成された回路基板に対し、レジスト膜を形成するレジスト形成工程、
    上記回路基板におけるレジスト膜の形成されていない上記金属膜についてイオンミーリング又はエッチングを行い、上記抵抗膜が露出した回路パターンを形成するパターン形成工程、
    ドデシルベンゼンスルホン酸を含む剥離液により、上記パターン形成工程後の回路基板に対し、レジスト膜を溶解するレジスト剥離工程、
    上記レジスト剥離工程後の回路基板をアルコール脱脂した後、青化ソーダにより基板表面を活性化する表面活性化工程、
    上記表面活性化工程により表面の活性化された回路基板を洗浄する洗浄工程、
    により回路パターンを形成する回路基板の製造方法。
  2. 請求項1記載の製造方法により製造された回路基板。
JP2008308566A 2008-12-03 2008-12-03 回路基板の製造方法および回路基板 Expired - Fee Related JP5195362B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008308566A JP5195362B2 (ja) 2008-12-03 2008-12-03 回路基板の製造方法および回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008308566A JP5195362B2 (ja) 2008-12-03 2008-12-03 回路基板の製造方法および回路基板

Publications (2)

Publication Number Publication Date
JP2010135482A JP2010135482A (ja) 2010-06-17
JP5195362B2 true JP5195362B2 (ja) 2013-05-08

Family

ID=42346493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308566A Expired - Fee Related JP5195362B2 (ja) 2008-12-03 2008-12-03 回路基板の製造方法および回路基板

Country Status (1)

Country Link
JP (1) JP5195362B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2454399C2 (de) * 1974-11-16 1981-09-24 Merck Patent Gmbh, 6100 Darmstadt Ablösemittel für Fotolacke
JPH0547654A (ja) * 1991-08-09 1993-02-26 Hitachi Ltd 半導体基板の表面処理方法、半導体装置の製造方法及びそれを行う表面処理装置
JPH0554970A (ja) * 1991-08-26 1993-03-05 Dainippon Printing Co Ltd 直流型エレクトロルミネツセンス素子
JP3465467B2 (ja) * 1996-01-25 2003-11-10 ミツミ電機株式会社 レジスト剥離装置の制御方法
JP4467171B2 (ja) * 2000-11-30 2010-05-26 京セラ株式会社 セラミック配線基板の製造方法
KR100835606B1 (ko) * 2002-12-30 2008-06-09 엘지디스플레이 주식회사 구리용 레지스트 제거용 조성물

Also Published As

Publication number Publication date
JP2010135482A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
TWI564978B (zh) 改善冠狀缺陷之線路結構及其製作方法
TWI500122B (zh) 半導體元件搭載用基板及其製造方法
JP2009010398A (ja) プリント配線基板の製造方法
JP4551229B2 (ja) 半導体装置の製造方法およびエッチング液
JP6309243B2 (ja) 半導体装置およびその製造方法
CN101840900A (zh) 半导体封装的金属部分上的金属可焊性保持涂层
TWI630855B (zh) 積層體之蝕刻方法及使用其之印刷佈線基板之製造方法
JP5195362B2 (ja) 回路基板の製造方法および回路基板
KR20110093621A (ko) Cof 기판의 제조방법
JP7219521B2 (ja) プラチナパターニングのための犠牲層
KR102032306B1 (ko) 인쇄회로기판의 제조방법
JP4618006B2 (ja) 半導体実装用テープキャリアテープの製造方法
TWI595332B (zh) 光阻剝離方法
JP2020013838A5 (ja)
JP3701193B2 (ja) 半導体装置の製造方法
JP4380100B2 (ja) 半導体装置用テープキャリアの製造方法
JP6499341B2 (ja) 半導体装置
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JPH0962013A (ja) 半導体装置用洗浄剤及び半導体装置の製造方法
JP4645492B2 (ja) 金属パターン形成方法
JPH0348489A (ja) 回路基板の製造方法
JP2017157598A (ja) 配線基板及びその製造方法
JPH06181207A (ja) Al配線形成方法
JP2000036653A (ja) プリント配線板の製造方法
JP2009246169A (ja) Tabテープの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees