JP2019525375A - メモリセルのインプリント回避 - Google Patents

Abstract

１つ以上の強誘電体メモリセルを動作するための方法、システム、及びデバイスが記述される。セルは、典型的には意図した値と関連付けられ得る論理状態とは異なる論理状態を伝達することを意図した値で書き込まれ得る。例えば、ある論理状態と関連付けられた電荷をある期間蓄積しているセルは、異なる電荷を蓄積するように再書き込みされ得、再書き込みされたセルは、初めに蓄積した論理状態を有するように依然として読み出され得る。セルにより現在蓄積されている論理状態がセルの意図した論理状態であるか否かを指し示すためのインジケータがラッチ中に蓄積され得る。セルは、例えば、イベントの発生に基づいて、又はセルがある値（又は電荷）を一定期間蓄積しているとの判定に基づいて、反対の値で定期的に再書き込みされ得る。【選択図】図４

Description

本出願は、本出願の譲受人に与えられた２０１６年６月２１日出願の名称“メモリセルのインプリント回避”のＣａｌｄｅｒｏｎｉ等による米国特許出願番号１５／１８８，８８６の優先権を主張する。

以下は、概して、メモリデバイスに関し、より具体的には、論理値を長時間蓄積する強誘電体メモリセルの性能を維持することに関する。

メモリデバイスは、コンピュータ、無線通信デバイス、カメラ、及びデジタル表示装置等の様々な電子デバイス中に情報を蓄積するために広く使用される。情報は、メモリデバイスの異なる状態をプログラミングすることによって蓄積される。例えば、バイナリデバイスは、論理“１”又は論理“０”によりしばしば示される２つの状態を有する。その他のシステムでは、３つ以上の状態が蓄積され得る。蓄積された情報にアクセスするために、電子デバイスは、メモリデバイス中の蓄積状態を読み出し得、又はセンシングし得る。情報を蓄積するために、電子デバイスは、メモリデバイス中に状態を書き込み得、又はプログラミングし得る。

ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期型ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗変化ＲＡＭ（ＲＲＡＭ）、及びフラッシュメモリ等を含む様々な種類のメモリデバイスが存在する。メモリデバイスは揮発性又は不揮発性であり得る。不揮発性メモリ（例えば、フラッシュメモリ）は、外部電源が存在しなくても長時間、データを蓄積できる。揮発性メモリデバイス（例えば、ＤＲＡＭ）は、外部電源により定期的にリフレッシュされない限り、それらの蓄積状態を時間と共に喪失し得る。バイナリメモリデバイスは、例えば、充電又は放電されるコンデンサを含み得る。充電されたコンデンサは、しかしながら、リーク電流を通じて時間と共に放電され得、蓄積された情報の喪失をもたらす。定期的なリフレッシュなしにデータを蓄積する能力等の不揮発性メモリの特徴が利点であり得る一方で、揮発性メモリの幾つかの特徴は、高速な読み出し又は書き込み速度等の性能の利点を提供し得る。

ＦｅＲＡＭは、揮発性メモリと同様のデバイスアーキテクチャを使用し得るが、蓄積デバイスとしての強誘電体コンデンサの使用に起因して不揮発性の特質を有し得る。ＦｅＲＡＭデバイスは、それ故、その他の不揮発性及び揮発性のメモリデバイスと比較して向上した性能を有し得る。ＦｅＲＡＭデバイスの強誘電体メモリセルは、論理状態（例えば、論理１）を長時間（例えば、数時間、数日、数か月等）蓄積し得る。この期間に渡って、強誘電体メモリセルの強誘電体コンデンサ内の強誘電分域は移動し得、その大きさ及び影響は、時間と共に増加し得る。この移動の結果として、強誘電体メモリセルは、後続の書き込み又は読み出しの動作中に性能の劣化を経験し得る。

本明細書の開示は、以下の図面を参照し、以下の図面を含む。

本開示の様々な実施形態に従ったメモリセルのインプリント回避を支持する例示的メモリアレイを説明する。 本開示の様々な実施形態に従ったメモリセルのインプリント回避を支持し、メモリセルを含む例示的回路を説明する。 本開示の様々な実施形態に従って動作される強誘電体メモリセルに対する例示的ヒステリシスプロットを説明する。 本開示の様々な実施形態に従ったメモリセルのインプリント回避を支持する例示的回路を説明する。 本開示の様々な実施形態に従った例示的回路の動作を説明する例図を示す。 本開示の様々な実施形態に従って動作するメモリアレイの例示的サブセクションを示す。 本開示の様々な実施形態に従って動作するメモリアレイの例示的サブセクションを示す。 本開示の様々な実施形態に従って動作するメモリアレイの例示的サブセクションを示す。 本開示の様々な実施形態に従ったメモリセルのインプリント回避を支持する例示的強誘電体メモリアレイのブロック図を説明する。 本開示の様々な実施形態に従ったメモリセルのインプリント回避を支持する、メモリアレイを含むシステムを説明する。 本開示の様々な実施形態に従ったメモリセルのインプリントを回避するための１つ以上の方法を説明するフローチャートである。

強誘電体メモリセルは、強誘電分域の移動の影響を緩和するために、典型的には意図した値と関連付けられ得る論理状態とは異なる論理状態を伝達することを意図した値で書き込まれ得る。実例として、ある論理状態と関連付けられた電荷をある期間蓄積しているセルは、異なる電荷を蓄積するように再書き込みされ得、該再書き込みされたセルは、初めに蓄積された論理状態を有するように依然として読み出され得る。例えば、イベントの発生に基づいて、又はセルがある値（又は電荷）を一定期間蓄積しているとの判定に基づいて、セルは、反対の値で定期的に再書き込みされ得る。セルにより現在蓄積されている論理状態が該セルの意図した論理状態であるか否かを指し示し得るインジケータが（例えば、ラッチ中に）蓄積され得る。

例として、最初の論理状態（例えば論理“１”）がメモリセルに書き込まれ得、該メモリセルにより蓄積され得る。最初の論理状態の蓄積後、メモリセルに対して後続のアクセス動作（例えば、読み出し又は書き込み動作）が長時間（例えば、数時間、数日、数か月等）予定されないことがあり、又は、同じ論理値がメモリセルに長時間連続して書き込まれることがある。結果として、メモリセルの強誘電体コンデンサ内の強誘電分域は移動し得る。この現象は、“インプリント”と称され得る。

インプリントの影響を緩和するために、メモリセルが最初の論理状態をある程度の期間蓄積していること、イベントが発生していること、又はセルが同じ値で一定期間連続して書き込まれていることの判定がなされ得、該セルに反対の値が書き込まれ得る。それにもかかわらず、セルの意図した論理状態は不変であり得る。そのため、セルの最初の論理状態が１である場合で、所定期間後にセルが論理“０”で再書き込みされた場合、セルの意図した状態は論理“１”であり得、セルは論理“１”を蓄積するものとして読み出され得る。

幾つかの場合、最初の論理状態が蓄積された時にタイマが開始され得、タイマの現在値は、設定期間に対応する、所定値又は動的な設定値と比較され得る。設定期間は、セルのインプリントをもたらすと予想される期間よりも短くてもよく、幾つかの例では、秒又は分のオーダであり得る。幾つかの場合、該期間に対応する値は、メモリセルの内部特性、メモリセルの温度、メモリセルの寿命、及びメモリセルの読み出しからもたらされるセンシングウィンドウ等に基づいて判定され得る。

該期間が経過したと判定すると、最初に蓄積された論理状態に対して異なる論理状態（例えば、反対の論理０状態）がメモリセルに書き込まれ得る。同時に、ラッチ（例えば、不揮発性メモリセル）中に蓄積されたインジケータは、ある値（例えば、“０”）から別の値（例えば、“１”）へ更新され得る。インジケータの値は、メモリセルにより現在蓄積されている論理状態が、メモリセルから読み出すことを意図した論理状態であるか、それともメモリセルから読み出すことを意図した論理状態とは異なるかを指し示し得る。実例として、メモリセルの意図した論理状態が、メモリセルにより蓄積された論理状態の反対であることを指し示すために、１のインジケータ値が使用される一方で、メモリセルの意図した論理状態が、メモリセルにより現在蓄積されている論理状態と同じであることを指し示すために、０のインジケータ値が使用され得る。幾つかの例では、論理０は、論理１の反対とみなされ得る。

別の例では、メモリセルに異なる論理状態が書き込まれ得、インジケータは、一定のイベントに応じて更新される。実例として、一定数の読み出し／書き込みエラーが検出された後に、異なる論理状態が書き込まれ得る。別の例では、デバイスが低電力状態若しくは電源切断状態から回復されたことに応じて、デバイスが外部電源中に差し込まれたことに応じて、又はユーザからの入力がデバイスを動作させたことに応じて、異なる論理状態が書き込まれ得る。

幾つかの場合、インジケータの値はセンスコンポーネントに提供され得、センスコンポーネントは、メモリセルにおいて現在蓄積されている論理状態（例えば、論理“０”）をセンシングし得る。センスコンポーネントは、センシングされた論理状態の反対の状態がメモリセルから読み出すことを意図した論理状態（例えば、最初に蓄積された論理１状態）であると判定するために、センシングされた論理状態とインジケータの値（例えば、１）を使用し得る。他の例では、インジケータの値は、誤り訂正符号（ＥＣＣ）コンポーネントに提供され得、該メモリセルを含むメモリアレイの読み出し動作からコードワードを識別するために使用され得、該コードワードの値は、意図した論理状態を判定するために使用され得る。単一のメモリセルの文脈で論じたが、上記の論考の機構は、以下で更に詳述されるように、多数のメモリセルに渡って実装され得る。

上で紹介された開示の機構は、メモリアレイの文脈で更に後述される。メモリセルのインプリントを回避するための対応する図面と共に、例示的な回路に対する具体例が続いて記述される。開示のこれら及びその他の機構は、メモリセルのインプリント回避に関する装置図、システム図、及びフローチャートの参照によって更に説明され、参照しながら更に記述される。

図１は、本開示の様々な実施形態に従ったメモリセルのインプリント回避を支持する例示的メモリアレイ１００を説明する。メモリアレイ１００は、電子メモリ装置とも称され得る。メモリアレイ１００は、異なる状態を蓄積するようにプログラム可能なメモリセル１０５を含む。各メモリセル１０５は、論理０及び論理１で示される２つの状態を蓄積するようにプログラム可能であり得る。幾つかの場合、メモリセル１０５は、３つ以上の論理状態を蓄積するように構成される。メモリセル１０５は、プログラム可能な状態を表す電荷を蓄積するためのコンデンサを含み得、例えば、充電及び非充電のコンデンサは２つの論理状態を夫々表し得る。

ＤＲＡＭアーキテクチャは、そうした設計を一般的に使用し得、用いられるコンデンサは、線形の電気分極特性を有する誘電材料を含み得る。一方、強誘電体メモリセルは、誘電材料として強誘電体を有するコンデンサを含み得る。強誘電体コンデンサの電荷の異なるレベルは、異なる論理状態を表し得る。強誘電体材料は、非線形の分極特性を有し、強誘電体メモリセル１０５の幾つかの詳細及び利点は、以下で論じられる。

読み出し及び書き込み等の動作は、適切なアクセス線１１０及びデジット線１１５を活性化又は選択することによって、メモリセル１０５上で実施され得る。アクセス線１１０はワード線１１０とも称され得、デジット線１１５はビット線１１５とも称され得る。ワード線１１０又はデジット線１１５を活性化又は選択することは、個別の線に電圧を印加することを含み得る。ワード線１１０及びデジット線１１５は導電性材料で作られる。例えば、ワード線１１０及びデジット線１１５は、金属（銅、アルミニウム、金、タングステン等）、金属合金、又はその他の導電性材料等で作られてもよい。図１の例に従うと、メモリセル１０５の各行は単一のワード線１１０に接続され、メモリセル１０５の各列は単一のデジット線１１５に接続される。１つのワード線１１０及び１つのデジット線１１５を活性化する（例えば、ワード線１１０又はデジット線１１５に電圧を印加する）ことによって、それらの交点で単一のメモリセル１０５がアクセスされ得る。メモリセル１５０にアクセスすることは、メモリセル１０５を読み出すこと又は書き込むことを含み得る。ワード線１１０及びデジット線１１５の交点はメモリセルのアドレスと称され得る。

幾つかのアーキテクチャでは、セルの論理蓄積デバイス（例えば、コンデンサ）は、選択コンポーネントによってデジット線から電気的に絶縁され得る。ワード線１１０は、選択コンポーネントに接続され得、選択コンポーネントを制御し得る。例えば、選択コンポーネントはトランジスタであってもよく、ワード線１１０は、トランジスタのゲートに接続されてもよい。ワード線１１０を活性化することは、メモリセル１０５のコンデンサとその対応するデジット線１１５との間の電気的接続又は閉回路をもたらす。デジット線は、メモリセル１０５の読み出し又は書き込みの何れかのためにその後アクセスされ得る。

メモリセル１０５へのアクセスは、行デコーダ１２０及び列デコーダ１３０を通じて制御され得る。幾つかの例では、行デコーダ１２０は、メモリコントローラ１４０から行アドレスを受信し、受信された行アドレスに基づいて適切なワード線１１０を活性化する。同様に、列デコーダ１３０は、メモリコントローラ１４０から列アドレスを受信し、適切なデジット線１１５を活性化する。例えば、メモリアレイ１００は、ＷＬ＿１〜ＷＬ＿Ｍと名付けられた多数のワード線１１０と、ＤＬ＿１〜ＤＬ＿Ｎと名付けられた多数のデジット線１１５とを含み得、ここで、Ｍ及びＮはアレイのサイズに依存する。したがって、ワード線１１０及びデジット線１１５、例えば、ＷＬ＿２及びＤＬ＿３を活性化することによって、それらの交点におけるメモリセル１０５がアクセスされ得る。

アクセスすると、メモリセル１０５は、メモリセル１０５の蓄積状態を判定するために、センスコンポーネント１２５によって読み出され得又はセンシングされ得る。例えば、メモリセル１０５へのアクセス後、メモリセル１０５の強誘電体コンデンサは、その対応するデジット線１１５上に放電し得る。強誘電体コンデンサの放電は、強誘電体コンデンサに対してバイアスすること又は電圧を印加することに基づき得る。放電は、デジット線１１５の電圧の変化を誘発し得、センスコンポーネント１２５は、メモリセル１０５の蓄積状態を判定するために、デジット線１１５の電圧をリファレンス電圧（図示せず）と比較し得る。例えば、デジット線１１５がリファレンス電圧よりも高い電圧を有する場合、その後センスコンポーネント１２５は、メモリセル１０５中の蓄積状態が論理１であったと判定し得、逆もまた同様である。センシング動作の信頼性は、メモリセル１０５の読み出しからもたらされるセンシングウィンドウに依存し得る。実例として、より大きなセンシングウィンドウは、より小さなセンシングウィンドウよりも僅かなビットエラーと関連付けられ得る。センシングウィンドウは、論理１を蓄積する場合にメモリセル１０５の読み出しからもたらされるデジット線１１５の電圧と、論理０を蓄積する場合にメモリセルの読み出しからもたらされるデジット線１１５の電圧との差として判定され得る。センスコンポーネント１２５は、ラッチングと称され得る、信号中の差を検出及び増幅するために、様々なトランジスタ又はアンプを含み得る。メモリセル１０５の検出された論理状態は、出力１３５として、列デコーダ１３０を通じてその後出力され得る。

メモリセル１０５は、関連するワード線１１０及びデジット線１１５を活性化することによってセットされ得、又は書き込まれ得る。上で論じられたように、ワード線１１０の活性化は、（複数の）メモリセル１０５の対応する行をそれらの個別のデジット線１１５に電気的に接続する。ワード線１１０が活性化される間に、関連するデジット線１１５を制御することによって、メモリセル１０５は書き込まれ得、すなわち、メモリセル１０５中に論理値が蓄積され得る。列デコーダ１３０は、メモリセル１０５に書き込まれるデータ、例えば入力１３５を受け入れ得る。強誘電体メモリセル１０５は、強誘電体コンデンサに渡って電圧を印加することによって書き込まれ得る。このプロセスは、以下でより詳細に論じられる。

幾つかのメモリアーキテクチャでは、メモリセル１０５へのアクセスは、蓄積された論理状態を劣化又は破壊し得、元の論理状態をメモリセル１０５に戻すために、再書き込み又はリフレッシュ動作が実施され得る。ＤＲＡＭでは、例えば、コンデンサは、センシング動作中に部分的に又は完全に放電され得、蓄積された論理状態を破損する。そのため、センシング動作後に論理状態が再書き込みされ得る。また、単一のワード線１１０を活性化することは、行中の全てのメモリセルの放電をもたらし得、それ故、行中のメモリセル１０５の内の幾つか又は全ては、再書き込みされる必要があり得る。

ＤＲＡＭを含む幾つかのメモリアーキテクチャは、外部電源により定期的にリフレッシュされない限り、それらの蓄積状態を時間と共に喪失し得る。例えば、充電されたコンデンサは、リーク電流を通じて時間と共に放電され得、蓄積された情報の喪失をもたらす。これらのいわゆる揮発性メモリデバイスのリフレッシュレートは比較的高く、例えば、ＤＲＡＭアレイに対して１秒間に１０回のリフレッシュ動作であり得、それは、著しい電力消費をもたし得る。より大きなメモリアレイの増加と共に、電力消費の増加は、特に、電池等の有限の電源に依存するモバイルデバイスのためのメモリアレイの配備又は動作（例えば、電源、発熱、材料限界等）を阻害し得る。以下で論じられるように、強誘電体メモリセル１０５は、他のメモリアーキテクチャと比較して向上した性能をもたらし得る有益な特性を有し得る。

実例として、強誘電体メモリセル１０５は、ＤＲＡＭメモリセルと比較して、長時間（例えば、数日）、蓄積状態を保持し得、それは、リフレッシュ動作の必要性を削減又は省略し得る。しかしながら、長時間（例えば、数時間、数日、数か月等）、論理状態を蓄積する強誘電体メモリセル１０５は、時間と共に、関連付けられた強誘電体コンデンサ内の強誘電分域の移動を経験し得る。このインプリントは、強誘電体メモリセル１０５からの後続の読み出し動作及び強誘電体メモリセル１０５への後続の書き込み動作に負の影響を与え得る。実例として、長時間蓄積された論理状態とは反対の論理状態を強誘電体メモリセル１０５に書き込むことは、以下でより詳細に記述されるように、“ソフト書き込み”状態をもたらし得る。ソフト書き込みは、強誘電体メモリセルに対するセンシングウィンドウの減少により特徴づけられ得る、劣化した読み出し動作をもたらし得る。幾つかの場合、上で論じられた長時間は、日、月、又はそれら以上等の一定期間と必ずしも関連付けられなくてもよいが、代わりに、論理値の蓄積と、読み出し／書き込みエラーの増加が生じ得る又は生じると予想される後続の時点との間の時間と関連付けられ得る。

それ故、メモリアレイ１００のメモリセル１０５は、強誘電体メモリセルの信頼性を維持する、例えば、ビットエラーレート、書き込みエラー等を削減するために、異なる論理状態で書き込まれ得る。幾つかの例では、メモリアレイ１００は、メモリアレイ１００の又はメモリアレイ１００のサブセクションの各強誘電体メモリセル１０５を、現在の蓄積値とは反対の値で定期的に書き込み得る。実例として、メモリアレイ１００は、期間（例えば、予想されるセンシングウィンドウが初期値を蓄積した後に閾値を下回る時点に対応する期間）を識別し得、識別された期間に渡る定期的な間隔で、メモリアレイ１００の１つ以上の強誘電体メモリセル１０５を更新し得る。この期間は、上で論じられた長時間よりも短いように判定され得る。幾つかの場合、該期間は、強誘電体メモリセル１０５の内部特性、メモリアレイ１００の温度、強誘電体メモリセル１０５の寿命、及び強誘電体メモリセル１０５の読み出しからもたらされるセンシングウィンドウ等に基づいて判定され得る。

別の例では、長時間アクセスされていない１つ以上の強誘電体メモリセル１０５が識別され得、それらの強誘電体メモリセル１０５に反対の論理状態が書き込まれ得る。メモリアレイ１００のプロセッサ上の負荷を削減し得る別の例では、長時間アクセスされていない１つ以上の強誘電体メモリセル１０５を含むメモリアレイ１００のサブセクションが識別され得、該サブセクション内の強誘電体メモリセルの各々に反対の論理状態が再書き込みされ得る。更に別の例では、メモリアレイ１００のサブセクションの各強誘電体メモリセル１０５は、サブセクションが活性化される毎に、反対の論理状態で書き込まれ得る。メモリアレイ１００は、メモリセル１０５により蓄積された論理状態が意図した論理状態（すなわち、アプリケーションにより最初に蓄積され、アプリケーションにより読み出されると予想される論理値）であることを指し示すある値と、メモリセル１０５により蓄積された論理状態が意図した論理状態とは反対の論理状態であることを指し示す別の値とを使用するインジケータを用い得る。

メモリコントローラ１４０は、行デコーダ１２０、列デコーダ１３０、及びセンスコンポーネント１２５等の様々なコンポーネントを通じて、メモリセル１０５の動作（例えば、読み出し、書き込み、再書き込み、リフレッシュ等）を制御し得る。メモリコントローラ１４０は、所望のワード線１１０及びデジット線１１５を活性化するために、行及び列のアドレス信号を生成し得る。メモリコントローラ１４０は、メモリアレイ１００の動作中に使用される様々な電位をも生成及び制御し得る。一般的に、本明細書で論じられる印加電圧の振幅、形状、又は存続期間は、調整又は変更され得、メモリアレイ１００の動作中の様々な動作に対して異なり得る。更に、メモリアレイ１００内の１つの、多数の、又は全てのメモリセル１０５は同時にアクセスされ得、例えば、メモリアレイ１００の多数の又は全てのセルは、全てのメモリセル１０５又はメモリセル１０５のグループが単一の論理状態にセットされるリセット動作中に同時にアクセスされ得る。

幾つかの場合、メモリコントローラ１４０は、強誘電体メモリセル１０５の性能を維持するために使用され得る。例えば、メモリコントローラ１４０は、第１の期間が経過したと判定した後に、強誘電体メモリセル１０５により現在蓄積されている論理状態とは異なる論理状態を書き込み得る。幾つかの例では、メモリコントローラ１４０は、強誘電体メモリセル１０５が論理状態を第１の期間蓄積していると判定し得、強誘電体メモリセル１０５が論理状態を第１の期間蓄積していると判定することに基づいて、強誘電体メモリセル１０５に反対の論理状態を書き込み得る。メモリコントローラ１４０は、第１の期間が経過したとの判定において、その他のコンポーネント（例えばタイミングコンポーネント）を含み得る。更に、メモリコントローラ１４０は、不揮発性ラッチ中に蓄積されたインジケータを更新するために使用され得、該インジケータは、強誘電体メモリセル１０５により現在蓄積されている論理状態が、読み出すことを意図した論理状態であるか、それとも読み出し動作中に読み出すことを意図した論理状態とは異なる（例えば、反対である）かを指し示す。

図２は、本開示の様々な実施形態に従ったメモリセルのインプリント回避を支持する例示的回路２００を説明する。回路２００は、図１を参照しながら記述したようなメモリセル１０５、ワード線１１０、デジット線１１５、及びセンスコンポーネント１２５の夫々例示であり得るメモリセル１０５−ａ、ワード線１１０−ａ、デジット線１１５−ａ、及びセンスコンポーネント１２５−ａを含む。メモリセル１０５−ａは、第１のプレート、セルプレート２３０と第２のプレート、セル底部２１５とを有するコンデンサ２０５等の論理蓄積コンポーネントを含み得る。セルプレート２３０及びセル底部２１５は、それらの間に配置された強誘電体材料を通じて容量的に結合され得る。セルプレート２３０及びセル底部２１５の配向は、メモリセル１０５−ａの動作を変更することなく交換され得る。回路２００は、選択コンポーネント２２０及びリファレンス線２２５をも含む。図２の例では、セルプレート２３０はプレート線２１０を介してアクセスされ得、セル底部２１５はデジット線１１５−ａを介してアクセスされ得る。上述したように、コンデンサ２０５を充電又は放電することによって様々な状態が蓄積され得る。

コンデンサ２０５の蓄積状態は、回路２００中に表された様々な素子を動作することによって読み出され得又はセンシングされ得る。コンデンサ２０５は、デジット線１１５−ａと電子通信し得る。例えば、コンデンサ２０５は、選択コンポーネント２２０が不活性化された場合にデジット線１１５−ａから絶縁され得、コンデンサ２０５は、選択コンポーネント２２０が活性化された場合にデジット線１１５−ａに接続され得る。選択コンポーネント２２０の活性化は、メモリセル１０５−ａの選択と称され得る。幾つかの場合、選択コンポーネント２２０はトランジスタであり、その動作は、トランジスタのゲートに電圧を印加することによって制御され、ここで、該電圧の大きさは、トランジスタの閾値の大きさよりも大きい。ワード線１１０−ａは選択コンポーネント２２０を活性化し得、例えば、ワード線１１０−ａに印加された電圧は、トランジスタのゲートに印加され、コンデンサ２０５をデジット線１１５−ａと接続する。代替的な実施形態では、選択コンポーネント２２０及びコンデンサ２０５の位置は、選択コンポーネント２２０がプレート線２１０とセルプレート２３０との間に接続されるように、及びコンデンサ２０５がデジット線１１５−ａと選択コンポーネント２２０の他の端子との間にあるように、切り替えられ得る。この実施形態では、選択コンポーネント２２０は、コンデンサ２０５を通じてデジット線１１５−ａとの電子通信を維持し得る。この構成は、読み出し及び書き込み動作に対する交互のタイミング及びバイアスと関連付けられ得る。

コンデンサ２０５のプレート間の強誘電体材料に起因して、以下でより詳細が論じられるように、コンデンサ２０５は、デジット線１１５−ａに接続されると放電しないことがある。一スキームでは、強誘電体コンデンサ２０５により蓄積された論理状態をセンシングするために、ワード線１１０−ａはメモリセル１０５−ａを選択するためにバイアスされ得、プレート線２１０に電圧が印加され得る。幾つかの場合、デジット線１１５−ａは、プレート線２１０及びワード線１１０−ａをバイアスする前に、事実上グランドされ、事実上のグランドからその後絶縁される（すなわち、“浮遊する”）。プレート線２１０をバイアスすることは、コンデンサ２０５に渡る電圧差（例えば、プレート線２１０の電圧 − デジット線１１５−ａの電圧）をもたらし得る。該電圧差は、コンデンサ２０５上の蓄積電荷に変化を生み出し得、ここで、蓄積電荷の変化の大きさは、コンデンサ２０５の最初の状態、例えば、最初の状態が論理１又は論理０の何れを蓄積したかに依存し得る。このことは、コンデンサ２０５上に蓄積された電荷に基づいて、デジット線１１５−ａの電圧に変化を生じさせ得る。セルプレート２３０への電圧を変更することによるメモリセル１０５−ａの動作は、“セルプレートの移動”と称され得る。

デジット線１１５−ａの電圧の変化は、その固有の静電容量に依存し得る。すなわち、デジット線１１５−ａに電荷が流れると、幾つかの有限の電荷がデジット線１１５−ａ中に蓄積され得、もたらされる結果電圧は固有の静電容量に依存する。固有の静電容量は、デジット線１１５−ａの、寸法を含む物理的特徴に依存し得る。デジット線１１５−ａは、無視できない（例えば、ピコファラッド（ｐＦ）オーダの）静電容量をもたらす長さを有し得るので、デジット線１１５−ａは、多くのメモリセル１０５に接続し得る。デジット線１１５−ａの結果電圧は、メモリセル１０５−ａ中の蓄積された論理状態を判定するために、センスコンポーネント１２５−ａによりリファレンス（例えば、リファレンス線２２５の電圧）とその後比較され得る。その他のセンシングプロセスが使用されてもよい。

センスコンポーネント１２５−ａは、ラッチングと称され得る、信号の差を検出及び増幅するための様々なトランジスタ又はアンプを含み得る。センスコンポーネント１２５−ａは、デジット線１１５−ａの電圧と、リファレンス電圧であり得るリファレンス線２２５の電圧とを受け取って比較するセンスアンプを含み得る。センスアンプの出力は、該比較に基づいて、より高い（例えば、正の）又はより低い（例えば、負の又はグランドの）供給電圧に動かされ得る。実例として、デジット線１１５−ａがリファレンス線２２５よりも高い電圧を有する場合、その後センスアンプの出力は正の供給電圧に動かされ得る。幾つかの場合、センスアンプは、デジット線１１５−ａを供給電圧に付加的に動かし得る。センスコンポーネント１２５−ａは、センスアンプの出力及び／又はデジット線１１５−ａの電圧をその後ラッチし得、それは、メモリセル１０５−ａ中の蓄積状態、例えば、論理１を判定するために使用され得る。或いは、デジット線１１５−ａがリファレンス線２２５よりも低い電圧を有する場合、センスアンプの出力は、負又はグランドの電圧に動かされ得る。センスコンポーネント１２５−ａは、メモリセル１０５−ａ中の蓄積状態、例えば、論理０を判定するために、センスアンプの出力を同様にラッチし得る。メモリセル１０５−ａのラッチされた論理状態は、例えば、図１に関する出力１３５として、列デコーダ１３０を通じてその後出力され得る。

メモリセル１０５−ａに書き込むために、コンデンサ２０５に渡って電圧が印加され得る。様々な方法が使用され得る。一例では、選択コンポーネント２２０は、コンデンサ２０５をデジット線１１５−ａに電気的に接続するために、ワード線１１０−ａを通じて活性化され得る。（プレート線２１０を通じて）セルプレート２３０と（デジット線１１５−ａを通じて）セル底部２１５との電圧を制御することによって、コンデンサ２０５に渡って電圧が印加され得る。論理０を書き込むために、セルプレート２３０は高くされ得、すなわち正の電圧がプレート線２１０に印加され得、セル底部２１５は低くされ得、例えば、デジット線１１５−ａを事実上グランドし、又は負の電圧をデジット線１１５−ａに印加する。論理１を書き込むために反対のプロセスが実施され、ここで、セルプレート２３０は低くされ、セル底部２１５は高くされる。

幾つかの例では、メモリセル１０５−ａが長時間、論理状態を蓄積する、例えば、アクセスされることなくある期間、最初の論理状態を蓄積する場合、コンデンサ２０５内の強誘電体の双極子又は分域は、再秩序化（“移動”）を開始し得る。強誘電分域の移動は、反対の論理状態がコンデンサ２０５に書き込まれる場合に、誤った書き込み動作をもたらし得る。この移動は、コンデンサ２０５により蓄積された論理状態をセンシングする場合に、誤った読み出し動作を更にもたらし得る。それ故、メモリセル１０５−ａにより蓄積された論理状態は、コンデンサ２０５内の強誘電分域の再秩序化を緩和するために、反対の論理状態で定期的に書き込まれ得、プロセスは、メモリセル１０５−ａ中に蓄積されたビットのフリッピング又は反転と称され得る。以下の論考において、用語“フリッピング”（若しくは“フリップした”）及び“反転”（若しくは“反転した”）は交換可能に使用され得る。幾つかの場合、反対の状態を書き込むために、センスコンポーネント１２５−ａは、高い又は低い何れかの電圧をデジット線１１５−ａに印加するために動かされ得、同時にワード線１１０−ａに電圧が印加され得、上述したように、コンデンサ２０５に渡って電圧を印加するために、プレート線２１０は、逆に低く又は高く動かされ得る。幾つかの例では、回路２００は、メモリセル１０５−ａにより蓄積された論理状態がフリップしているか否かを指し示すインジケータに対する値を蓄積するための不揮発性ラッチを含む。この方法では、デバイス（例えば、コントローラ）は、メモリセル１０５−ａからセンシングされた論理状態が、最初に蓄積され、且つ読み出しを意図した論理状態であるか否か、又はセンシングされた論理状態が、最初に蓄積された状態の反対であり、且つセンシングされた論理値の反対が、読み出しを意図するか否かを判定し得る。

図３は、本開示の様々な実施形態に従って動作される強誘電体メモリセルに対するヒステリシス曲線３００−ａ及び３００−ｂを有する非線形特性の例を説明する。ヒステリシス曲線３００−ａ及び３００−ｂは、例示的強誘電体メモリセルの書き込み及び読み出しプロセスを夫々説明する。ヒステリシス曲線３００は、電圧差Ｖの関数として、強誘電体コンデンサ（例えば、図２のコンデンサ２０５）上に蓄積された電荷Ｑを図示する。

強誘電体材料は、自発的電気分極により特徴付けられ、すなわち、それは、電界がない場合に非ゼロの電気分極を維持する。例示的強誘電体材料は、チタン酸バリウム（ＢａＴｉＯ_３）、チタン酸鉛（ＰｂＴｉＯ_３）、チタン酸ジルコン酸鉛（ＰＺＴ）、及びタンタル酸ストロンチウムビスマス（ＳＢＴ）を含む。本明細書に記述される強誘電体コンデンサは、これら又はその他の強誘電体材料を含み得る。強誘電体コンデンサ内の電気分極は、強誘電体材料の表面に正味電荷をもたらし、コンデンサ端子を通じて反対の電荷を引き付ける。したがって、強誘電体材料とコンデンサ端子との境界に電荷が蓄積される。電気分極は、比較的長時間、無期限にさえ、外部に印加された電界がない場合にも維持され得るので、電荷漏洩は、例えば、ＤＲＡＭアレイに用いられるコンデンサと比較して顕著に減少し得る。このことは、幾つかのＤＲＡＭアーキテクチャに対して上述したようなリフレッシュ動作を実施する必要性を削減し得る。

ヒステリシス曲線３００は、コンデンサの単一の端子の視点から理解され得る。例として、強誘電体材料が負の分極を有する場合、正の電荷が端子に蓄積される。同様に、強誘電体材料が正の分極を有する場合、負の電荷が端子に蓄積される。また、ヒステリシス曲線３００中の電圧は、コンデンサに渡る電圧差を表し、指向性があることを理解すべきである。例えば、正の電圧は、当該端子（例えば、セルプレート２３０）に正の電圧が印加され、第２の端子（例えば、セル底部２１５）をグランド（又は約ゼロボルト（０Ｖ））に維持することによって実現され得る。負の電圧は、当該端子をグランドに維持し、第２の端子に正の電圧を印加することによって印加され得、すなわち、正の電圧は、当該端子を負に分極するように印加され得る。同様に、ヒステリシス曲線３００に示される電圧差を生成するために、２つの正の電圧、２つの負の電圧、又は正及び負の電圧の任意の組み合わせが適切なコンデンサ端子に印加され得る。

ヒステリシス曲線３００−ａに図示されるように、強誘電体材料は、ゼロの電圧差で正又は負の分極を維持し得、２つの可能な充電状態：電荷状態３０５及び電荷状態３１０をもたらす。図３の例に従うと、電荷状態３０５は論理０を表し、電荷状態３１０は論理１を表す。幾つかの例では、メモリセルを動作するための他のスキームに適応するために、個別の電荷状態の論理値は逆にされてもよい。

論理０又は１は、強誘電体材料の電気分極、それ故コンデンサ端子上の電荷を電圧の印加により制御することによって、メモリセルに書き込まれ得る。例えば、正味正の電圧３１５をコンデンサに渡って印加することは、電荷状態３０５−ａに到達するまで電荷の蓄積をもたらす。電圧３１５を除去すると、電荷状態３０５−ａは、ゼロ電位において電荷状態３０５に到達するまで経路３２０に従う。同様に、電荷状態３１０は、正味負の電圧３２５を印加することによって書き込まれ、それは電荷状態３１０−ａをもたらす。負の電圧３２５を除去した後、電荷状態３１０−ａは、ゼロ電圧において電荷状態３１０に到達するまで経路３３０に従う。電荷状態３０５−ａ及び３１０−ａは、残留分極値、すなわち、外部のバイアス（例えば、電圧）を除去すると残留する分極（又は電荷）とも称され得る。抗電圧は、電荷（又は分極）がゼロである電圧である。

強誘電体コンデンサの蓄積状態を読み出す又はセンシングするために、コンデンサに電圧が印加され得る。これに応じて、蓄積された電荷Ｑは変化し、該変化の程度は最初の電荷状態に依存し、すなわち、最終的な蓄積電荷（Ｑ）は、電荷状態３０５−ｂ又は３１０−ｂの何れが最初に蓄積されたかに依存し得る。例えば、ヒステリシス曲線３００−ｂは、蓄積された２つの可能な電荷状態３０５−ｂ及び３１０−ｂを説明する。コンデンサのセルプレート、例えば、図２に関するセルプレート２３０に電圧３３５が印加され得る。正の電圧として図示されるが、電圧３３５は負であってもよい。電圧３３５に応じて、電荷状態３０５−ｂは経路３４０に従い得る。同様に、電荷状態３１０−ｂが最初に蓄積された場合、その後、それは経路３４５に従う。電荷状態３０５−ｃ及び電荷状態３１０−ｃの最終位置は、具体的なセンシングスキーム及び回路を含む複数の要因に依存する。

幾つかの場合、最終的な電荷は、メモリセルに接続されたデジット線の固有の静電容量に依存し得る。例えば、コンデンサがデジット線に電気的に接続され、電圧３３５が印加された場合、デジット線の電圧は、その固有の静電容量に起因して上昇し得る。そのため、センスコンポーネントで測定される電圧は、電圧３３５と等しくないことがあり、代わりに、デジット線の電圧に依存し得る。ヒステリシス曲線３００−ｂ上の最終的な電荷状態３０５−ｃ及び３１０−ｃの位置は、それ故、デジット線の静電容量に依存し得、負荷線分析を通じて判定され得、すなわち、電荷状態３０５−ｃ及び３１０−ｃは、デジット線の静電容量に関して定義され得る。結果として、コンデンサの電圧、電圧３５０又は電圧３５５は、異なり得、コンデンサの最初の状態に依存し得る。

デジット線電圧をリファレンス電圧と比較することによって、コンデンサの最初の状態が判定され得る。デジット線電圧は、電圧３３５と、コンデンサに渡る最終電圧、電圧３５０又は電圧３５５との差、すなわち、（電圧３３５ − 電圧３５０）又は（電圧３３５ − 電圧３５５）であり得る。蓄積された論理状態を判定するために、すなわち、デジット線電圧がリファレンス電圧よりも高いか、それとも低いかを判定するために、リファレンス電圧は、その大きさが２つの可能なデジット線電圧の間にあるように生成され得る。例えば、リファレンス電圧は、２つの量、（電圧３３５ − 電圧３５０）及び（電圧３３５ − 電圧３５５）の平均であってもよい。センスコンポーネントにより比較されると、センシングされたデジット線電圧は、リファレンス電圧よりも高い又は低いと判定され得、強誘電体メモリセルの蓄積された論理状態（すなわち、論理０又は１）が判定され得る。

上で論じたように、強誘電体コンデンサを使用しないメモリセルの読み出しは、蓄積された論理状態を劣化又は破壊し得る。強誘電体メモリセルは、しかしながら、読み出し動作後に最初の論理状態を維持し得る。例えば、電荷状態３１０−ｂが蓄積された場合、電荷状態は、読み出し動作中であって電圧３５０を除去した後に、電荷状態３１０−ｃへの経路３４５に従い得る。幾つかの場合、強誘電体メモリセルの読み出しは、セルの論理状態をディスターブし得る。例えば、強誘電体メモリセルの読み出し後には、電荷状態３１０−ｂがもはや蓄積されないことがある。それ故、ライトバック手続が実施され得る。そうした場合、ライトバック手続は、セルの電荷をその最初の電荷状態３１０−ｂに復元するための電圧の印加を伴い得る。

インプリント状態（すなわち、インプリントされたセル）での強誘電体コンデンサの動作は、（例えば、電荷状態３１０―ｂが長時間蓄積された場合）代替的経路３４５−ａに従い得る。代替的経路３４５−ａは、電荷状態３１０−ｃよりも小さい電荷状態３１０−ｅと、３５０よりも大きい、コンデンサに渡る電圧３５０−ａとに関連付けられ得る。それ故、デジット線のもたらされる結果電圧（電圧３３５ − 電圧３５０−ａ）は、電圧３５０と関連付けられたデジット線１１５の電圧よりも小さいことがある。また、（例えば、電荷状態３０５−ｄと電荷状態３１０−ｄとの間で測定されるような）残留分極は、疲労（fatigue）と共に減少し得る。結果として、デジット線のもたらされる結果電圧の差、（電圧３３５ − 電圧３５０−ａ）及び（電圧３３５ − 電圧３５５）も小さくなり得、それは、より小さなセンシングウィンドウと読み出しエラー数の増加とを生み出し得る。強誘電体コンデンサが従う経路の変化は、時間と共に増加し、“ドリフト”と称され得る。更に、インプリントされた強誘電体コンデンサに反対の論理状態を書き込むことは、ソフト書き込みをもたらし得る。ソフト書き込みは、電荷状態３０５−ｄ等の、強誘電体コンデンサにより蓄積されているより低い電荷状態と関連付けられ得、結果として、強誘電体コンデンサは、関連付けられたデジット線と、電荷のより少ない量を共有し得る。それ故、後続の読み出し動作のセンシングウィンドウも減少し得る。

幾つかの例では、強誘電体コンデンサにより現在蓄積されている論理状態とは反対の論理状態は、設定された間隔で、強誘電体コンデンサに書き込まれ得る。このことは、強誘電体コンデンサによる論理値の蓄積と、強誘電体コンデンサにより蓄積された論理状態の読み出しとの間に生じるドリフトの量を最小限にし得る。幾つかの例では、強誘電体コンデンサが電荷状態３１０−ｂ等の第１の電荷状態を、アクセスされることなく、決められた期間蓄積する場合、反対の電荷状態（例えば、電荷状態３０５−ｂ）が強誘電体コンデンサに書き込まれ得る。電荷状態３０５−ｂが蓄積された間に強誘電体コンデンサが依然としてアクセスされない場合、時間と共に、ヒステリシス曲線は反対方向に移動し得る。反対方向の移動は、同様に、後続の書き込み動作中に電荷状態３１０−ｂよりも小さい大きさの電荷状態が強誘電体セルにより蓄積され得るソフト書き込み状態をもたらし得る。結果として、センシングウィンドウは減少し得る。それ故、第２の期間の後、最初の電荷状態３１０−ｂが強誘電体コンデンサにライトバックされ得、別の期間、強誘電体コンデンサにより蓄積され得る。この方法では、ドリフトの大きさは減少され得、インプリントの影響は緩和され得る。

図４は、本開示の様々な実施形態に従ったメモリセルのインプリント回避を支持する例示的回路４００を説明する。回路４００は、図１及び図２を参照しながら記述したメモリセル１０５、ワード線１１０、デジット線１１５、及びセンスコンポーネント１２５の夫々例示であり得るメモリセル１０５−ｂ、ワード線１１０−ｂ（アクセス線とも称され得る）、デジット線１１５−ｂ、及びセンスコンポーネント１２５−ｂを含む。メモリセル１０５は、図３を参照しながら記述したような特徴を伴い動作する強誘電体コンデンサを含み得る。回路４００は、図２を参照しながら記述したプレート線２１０及びリファレンス線２２５の夫々例示であり得るプレート線２１０−ａ及びリファレンス線２２５−ａをも含む。回路４００は、電圧源４０５、電圧源４１０、等化スイッチ４２０−ａ及び４２０−ｂ、並びに絶縁コンポーネント４２５−ａ及び４２５−ｂをも含む。等化スイッチ４２０及び絶縁コンポーネント４２５は、一般的にスイッチングコンポーネントとも称され得る。回路４００は、不揮発性ラッチ４３０、インジケータ線４３５、及びＥＣＣコンポーネント４４０をも含み得る。

デジット線１１５−ｂ及びリファレンス線２２５−ａは、固有の静電容量４１５−ａ及び４１５−ｂを夫々有し得る。固有の静電容量４１５−ａ及び４１５−ｂは、電気デバイスでなくてもよく、すなわち、それらは、２端子コンデンサでなくてもよい。代わりに、固有のコンデンサ４１５−ａ及び４１５−ｂは、デジット線１１５−ｂ及びリファレンス線２２５−ａの、寸法を含む物理的特徴からもたらされる静電容量を表し得る。幾つかの場合、リファレンス線２２５−ａは、未使用の又は非活性のデジット線である。幾つかの例では、デジット線１１５−ｂ及びリファレンス線２２５−ａは、等化スイッチ４２０−ａ及び４２０−ｂを通じて事実上のグランドに接続され得、又は事実上のグランドから分離され得る。事実上のグランドは、回路４００に対する共通のリファレンスとしての機能を果たし得、接地と比較した場合にゼロボルトとは異なる（例えば、より大きい又はより小さい）電圧に事実上のグランドは浮遊し得るが、グランド又は０Ｖとも称され得る。

幾つかの例では、スイッチングコンポーネントに印加される線形の等化電圧を増加又は減少することによって、等化スイッチ４２０−ａ又は４２０−ｂを夫々活性化又は不活性化するために、制御信号（例えば、線形の等化信号）が使用され得る。幾つかの場合、等化スイッチ４２０−ａは、デジット線１１５−ｂが使用されていない間にデジット線１１５０−ｂの電圧が浮遊することを防止するために使用され得る。等化スイッチ４２０−ａ及び４２０−ｂ、並びに絶縁コンポーネント４２５−ａ及び４２５−ｂは、トランジスタ（例えば、電界効果トランジスタ（ＦＥＴ））として実装され得る。

デジット線１１５−ｂの電圧と比較するためのリファレンスを提供するために、リファレンス線２２５−ａに電圧が印加され得る。リファレンス線２２５−ａの電圧は、デジット線１１５−ｂの電圧に対する比較のためのリファレンスとして、センスコンポーネント１２５−ｂにより使用され得る。図示されるように、メモリセル１０５−ｂは、デジット線１１５−ｂと電子通信する。メモリセル１０５−ｂは、図２を参照しながら記述したように、ワード線１１０−ｂを介して強誘電体コンデンサと電子通信する選択コンポーネントを含み得る。選択コンポーネントは、ワード線１１０−ｂに電圧を印加することによって活性化され得、強誘電体コンデンサとデジット線１１５−ｂとの間の導電経路を提供するために使用され得る。一例では、強誘電体コンデンサにより蓄積された状態を判定するための読み出し動作のために、選択コンポーネントを使用してメモリセル１０５−ｂが選択され得る。

プレート線２１０−ａは、強誘電体コンデンサとも電子通信し得る。幾つかの場合、強誘電体コンデンサのプレートは、（例えば、読み出し動作のために）プレート線２１０−ａを介してバイアスされ得る。ワード線１１０−ｂに電圧を印加することと組み合わせて、コンデンサに渡って非ゼロの電圧を印加することは、強誘電体コンデンサがデジット線１１５−ｂを充電する結果をもたらし得る。すなわち、メモリセル１０５−ｂにアクセスすると、強誘電体コンデンサは、固有の静電容量４１５−ａを介してデジット線１１５−ｂと電荷を共有し得る。幾つかの例では、デジット線１１５−ｂは、グランドリファレンス又は供給電圧に動かされ得、強誘電体コンデンサに渡って電圧を印加するために、プレート線２１０−ａにおいて電圧が印加され得る。例えば、プレート線２１０−ａに印加される電圧は、第１の電圧から第２の電圧へ傾斜され得る。幾つかの例では、プレート線２１０−ａに一定電圧が印加され得、強誘電体コンデンサに渡って電圧を印加するために、デジット線１１５−ｂの電圧は、事実上のグランド又は供給電圧に動かされ得る。

絶縁コンポーネント４２５−ａは、センスコンポーネント１２５−ｂ及びデジット線１１５−ｂと電子通信し得、絶縁コンポーネント４２５−ｂは、センスコンポーネント１２５−ｂ及びリファレンス線２２５−ａと電子通信し得る。絶縁コンポーネント４２５−ａ及び４２５−ｂは、デジット線１１５−ｂ及びリファレンス線２２５−ａをセンスコンポーネント１２５−ｂから絶縁するために使用され得る。センスコンポーネント１２５−ｂは、メモリセル１０５−ｂの蓄積状態を判定するために使用され得る。幾つかの場合、センスコンポーネント１２５−ｂは、センスアンプであり、又はセンスアンプを含む。センスコンポーネント１２５−ｂは、電圧源４０５及び電圧源４１０により動作され得る。幾つかの例では、電圧源４１０が負の電圧源又は事実上のグランドである一方で、電圧源４０５は正の電圧源である。

センスコンポーネント１２５−ｂは、デジット線１１５−ｂの電圧とリファレンス線２２５−ａの電圧とに基づいてメモリセル１０５−ｂの論理値を判定するために使用され得る。幾つかの例では、センスコンポーネント１２５−ｂは、デジット線１１５−ｂの電圧とリファレンス線２２５−ａの電圧との比較を始動するために、例えば、コントローラによって、活性化又は“発動”される。センスコンポーネント１２５−ｂは、電圧源４０５又は電圧源４１０の何れかにより提供された電圧に、センスアンプの出力をラッチし得る。実例として、デジット線１１５−ｂの電圧がリファレンス線２２５−ａの電圧よりも大きい場合、その後センスコンポーネント１２５−ｂは、電圧源４０５から供給された正の電圧で、センスアンプの出力をラッチし得る。センスコンポーネント１２５−ｂは、メモリセル１０５−ｂに論理値を書き込むためにも使用され得る。実例として、書き込み動作中、センスコンポーネント１２５−ｂは、メモリセル１０５−ｂに論理状態１を書き込むために、プレート線２１０−ａにおいて印加される電圧よりも大きい電圧を印加するために始動させられ得る。幾つかの例では、センスコンポーネント１２５−ｂにより印加される電圧は、電圧源４０５及び４１０に依存する。実例として、電圧源４０５は、プレート線２１０−ａにおいて印加される電圧よりも大きい電圧を提供し得る。

不揮発性ラッチ４３０は、センスコンポーネント１２５−ｂによりセンシングされた論理状態が、メモリセル１０５−ｂから読み出すことを意図した論理状態、例えば、ユーザアプリケーションによりメモリセル１０５−ｂで蓄積された論理状態であるか否かを指し示すインジケータに対する値を蓄積するために使用され得る。幾つかの例では、センスコンポーネント１２５−ｂに提供されるインジケータの値（例えば、１）は、デジット線１１５−ｂにおいてセンシングされた論理状態とは反対の論理状態をセンスコンポーネント１２５−ｂに出力させ得る。幾つかの例では、不揮発性ラッチ４３０は、未使用の強誘電体メモリセル、例えば、記憶の蓄積のためにユーザアプリケーションにより使用されない強誘電体メモリセルによって実装され得る。不揮発性ラッチ４３０は、インジケータ線４３５を介してセンスコンポーネント１２５−ｂ及び／又はＥＣＣコンポーネント４４０にインジケータを提供し得る。不揮発性ラッチ４３０がメモリアレイ中の未使用の強誘電体メモリセルとして実装される場合、インジケータ線４３５は、関連付けられたデジット線を使用して実装され得る。

幾つかの例では、メモリアレイは、メモリセル１０５−ｂを含むメモリセルのセット又は“ページ”に同時にアクセスする。ページの各メモリセルは、不揮発性ラッチ４３０等の対応する不揮発性ラッチと関連付けられ得る。幾つかの場合、不揮発性ラッチ４３０中に蓄積されたインジケータを含むインジケータを、ページ中のメモリセルの各々から受信する追加のロジックが実装され得る。追加のロジックは、過半数のインジケータにより共有される値を判定するために使用され得る。識別された値は、ページ中のメモリセルに対応する、センスコンポーネント１２５−ｂを含むセンスコンポーネントに入力され得、センスコンポーネントは、それに従い論理状態を出力し得る。実例として、過半数のインジケータが値１を共有する場合、この値は、対応するセンスコンポーネントに入力され得、センスコンポーネントは、センシングされた論理状態の反対を出力し得る。幾つかの場合、ページそれ自体が、対応する単一の不揮発性ラッチ４３０と関連付けられ得、該不揮発性ラッチの値がセンスコンポーネントに提供され得る。

ＥＣＣコンポーネント４４０は、メモリセル１０５−ｂを含むページの読み出しから得られたコードワードを識別するために使用され得る。幾つかの例では、ＥＣＣコンポーネント４４０は、インジケータを対応するセンスコンポーネントに提供する代わりに、ページ中のメモリセルの意図した状態を判定するためにＥＣＣロジックに実装され得る。幾つかの場合、ページ中に含まれるメモリセルの各々に対するインジケータは、インジケータ線４３５等のインジケータ線を介してＥＣＣコンポーネント４４０に提供され得る。ＥＣＣコンポーネント４４０は、対応するメモリセルを読み出した時にセンシングされた論理状態に対応する電圧を出力する、センスコンポーネント１２５−ｂを含む多数のセンスコンポーネントとも電子通信し得る。ＥＣＣコンポーネント４４０は、ページ中のメモリセルの各々の意図した論理状態を判定するために、インジケータに加えて、センスコンポーネントから受け取った出力電圧を使用し得る。例えば、ＥＣＣコンポーネント４４０は、メモリセル１０５−ｂを含むページの読み出しから得られたコードワードを識別するために使用され得る。より詳細に後述されるように、ＥＣＣコンポーネント４４０は、メモリセルの意図した論理状態が、対応するセンスコンポーネントによりセンシング及び出力された論理状態と同じであるか、それとも異なるかを判定するために、識別されたコードワードの値を使用し得る。幾つかの例では、ＥＣＣコンポーネント４４０は、複数のメモリセル（例えば、ページ）により蓄積されたデータを検証するために使用されるコートワードを蓄積する複数のメモリセルを使用して実装され得る。他の例では、ＥＣＣコンポーネント４４０は、メモリアレイとは無関係であり得、スタンドアローンなコンポーネントとして実装され得る。

幾つかの例では、メモリセル１０５−ｂの性能を維持するように回路４００を動作するために、コントローラが使用され得る。実例として、コントローラは、センシング動作を実施するように、又はデジット線１１５−ｂ及び／若しくはリファレンス線２２５−ａに電圧を印加するように、センスコンポーネント１２５−ｂを始動させるために使用され得る。コントローラは、等化スイッチ４２０及び絶縁コンポーネント４２５を活性化／不活性化するためにも、並びにワード線１１０−ｂを介してメモリセル１０５−ｂを選択するためにも使用され得る。幾つかの例では、コントローラは、ワード線１１０−ｂを使用してメモリセル１０５−ｂにアクセスするために、並びにプレート線２１０−ａ及びデジット線１１５−ｂを使用してメモリセル１０５−ｂに対して読み出す／書き込むために使用され得る。コントローラは、メモリセル１０５−ｂ、又はメモリアレイのサブセクション内の強誘電体メモリセルが論理状態をある期間蓄積していると判定することを助力するための１つ以上のコンポーネント（例えば、タイミングコンポーネント）を含み得る。該期間が経過したと識別した後、コントローラは、メモリセル１０５−ｂに反対の論理状態を書き込むために、ワード線１１０−ｂ、プレート線２１０−ａ、デジット線１１５−ｂ、及び／又はセンスコンポーネント１２５−ｂを使用し得る。

コントローラは、メモリセル１０５−ｂのモデルに基づいて、反対の論理状態の書き込みを始動するために使用される期間を判定し得る。実例として、コントローラは、メモリセル１０５−ｂの特徴、予想温度、動作の寿命、及びもたらされるセンシングウィンドウに基づいて、該期間を判定し得る。幾つかの例では、コントローラは、判定された期間に基づいて、メモリアレイを定期的に更新し得る。幾つかの場合、コントローラは、動作中に測定された温度、若しくはメモリセル上で実施されるアクセス動作の数、又はその両方に基づいて、該期間を動的に修正し得る。その他の場合、コントローラは、該期間に対する代替の基準又は補足の基準に基づいて、反対の論理状態の書き込みを始動し得る、実例として、コントローラは、メモリセル１０５−ｂを含むデバイスの全出力モードへの移行、デバイスの電源投入、検出されているエラー数、又はデバイスのユーザからの入力の受信等のイベントに応じて、反対の論理状態の書き込みを始動し得る。

図５は、本開示の様々な実施形態に従った例示的回路の動作を説明する例図５００を示す。タイミング図５００−ａは、軸５０５上に電圧と、軸５１０上に時間とを図示する。したがって、メモリセル１０５−ｂ等のメモリセルの読み出しからもたらされるセンシング電圧は、時間の対数関数として表され得る。

図４を参照しながら論じたように、メモリセルにより現在蓄積されている論理状態とは異なる論理状態が、一定時点において（例えば、メモリセルにより蓄積されたビットがフリップされ得る設定間隔において）メモリセルに書き込まれ得る。また、メモリセル１０５−ｂにより現在蓄積されている論理状態が意図した論理状態であるか否かを指し示すためのインジケータが提供され得る。図５の例では、メモリセル１０５−ｂ等のメモリセルは、２つの論理状態の内の１つ、論理０又は論理１を蓄積し得る。センシングウィンドウ電圧５１５−ａは、論理０を蓄積するメモリセルの読み出しからもたらされるセンシングウィンドウ電圧を表し、センシングウィンドウ電圧５１５−ｂは、論理１を蓄積するメモリセルの読み出しからもたらされるセンシングウィンドウ電圧を表す。図示されるように、センシングウィンドウ電圧５１５−ｂの時間と共の減少は、センシングウィンドウ電圧５１５−ａの減少よりも著しく大きいことがある。それ故、２つの論理状態の内の１つの結果として生じるセンシングウィンドウ電圧の減少に対抗するために、メモリセル１０５−ｂにより蓄積された論理状態は定期的にフリップされ得る。幾つかの場合、インジケータ５２０−ａの値は、最初に０にセットされ得、メモリセル１０５−ｂにより現在蓄積された論理状態が意図した論理状態であることを伝達するために使用され得る。

第１の期間５２５−ａの開始において、論理０がメモリセル１０５−ｂに書き込まれ得、メモリセル１０５−ｂにより蓄積され得、メモリセル１０５−ｂの読み出し動作からもたらされると予想されるセンシングウィンドウは、第１の期間５２５−ａに渡ってセンシングウィンドウ電圧５１５−ａにより表され得る。同時に、インジケータ５２０−ａは、値０で初期化され得る。図示されるように、メモリセル１０５−ｂの読み出しからもたらされるセンシングウィンドウ電圧５１５−ａは、第１の期間５２５−ａに渡って減少し得る。第１の期間５２５−ａ中にメモリセル１０５−ｂが読み出された場合、センスコンポーネント１２５−ｂは、メモリセル１０５−ｂが論理０を蓄積しているとセンシングし得る。センスコンポーネント１２５−ｂは、蓄積された論理値をセンシングする場合にインジケータ５２０−ａを付加的に考慮し得、インジケータ５２０−ａの値が０であることに基づいて、メモリセル１０５−ｂの蓄積された意図した論理状態が正に論理０であることを出力し得る。

後続の第２の期間５２５−ｂの開始において、反対の論理状態、論理１がメモリセル１０５−ｂに書き込まれ得る。幾つかの場合、反対の論理状態を書き込む前に第１の期間５２５−ａが経過したか否かを判定するために、コントローラが使用され得る。第２の期間５２５−ｂ中にメモリセル１０５−ｂが読み出された場合、センスコンポーネント１２５−ｂは、メモリセル１０５−ｂが論理１を蓄積しているとセンシングし得る。上記のように、センスコンポーネント１２５−ｂは、蓄積された論理値をセンシングする場合に、インジケータ５２０−ｂを付加的に考慮し得る。ただし、この場合、センスコンポーネント１２５−ｂは、インジケータ５２０−ｂの値が１であることに基づいて、メモリセル１０５−ｂにより蓄積された意図した論理状態が、センシングした論理１の代わりに正に論理０であることを出力し得る。以下で提供される表１は、センスコンポーネント１２５−ｂによりセンシングされた論理状態が、意図した出力状態であるか、それとも意図した出力状態の反対であるかを、指し示された値に基づき判定するための例示的論理表を説明する。

上での論考の側面は、メモリセル１０５−ｂを含む多数のメモリセル（例えば、ページ）にも拡張し得る。例えば、第１の期間５２５−ａの開始において、ページ中のメモリセルの各々に論理０又は論理１の何れかが書き込まれ得る。ページの各メモリセルは、不揮発性ラッチ４３０等の対応する不揮発性ラッチ、並びに対応するセンスコンポーネントと関連付けられ得る。同時に、各不揮発性ラッチは、メモリセルにより現在蓄積されている論理状態が意図した論理状態であることを指し示すために、０の値でセットされ得る。第１の期間５２５−ａが経過した後、ページの各メモリセルは、最初に蓄積された論理状態とは反対の論理状態で書き込まれ得る。それ故、各不揮発性ラッチは、意図した論理が、現在蓄積された論理状態とは異なる（例えば、反対である）ことを指し示すために、１の値で更新され得る。付加的に又は代替的に、ページそれ自体が反対の論理状態で書き込まれているか否かを指し示すために、単一の不揮発性ラッチ４３０が使用され得る。

幾つかの例では、不揮発性ラッチの各々は、対応するセンスコンポーネント及び／又はメモリセルと結合され得る。そして、第２の期間５２５−ｂ中にページが読み出された場合、センスコンポーネントの各々は、対応する不揮発性ラッチから受信されたインジケータに基づいて、現在蓄積されている論理状態の代わりに、意図した論理を出力し得る。他の例では、インジケータの各々は、過半数のインジケータにより共有される値を判定するために使用され得る追加のロジックにまず入力される。判定された値は、センスコンポーネントの各々にその後入力され得、ページに対する意図した論理状態を判定するために使用され得る。この方法では、破損した少数のインジケータがページ全体を破損することから防止され得る。例えば、追加のロジックは、受信された過半数のインジケータが１の値を有すると識別し得、識別された値１がセンスコンポーネントに入力され得る。それ故、論理１をセンシングしたセンスコンポーネントが論理０を出力し得るのに対して、論理０をセンシングしたセンスコンポーネントは論理１を代わりに出力し得る。

代替的な例では、ページから受信された論理状態が意図した論理状態であるか、それとも意図した論理状態の反対であるかを判定するために、ＥＣＣロジックが使用され得る。例えば、ＥＣＣコンポーネント４４０は、複数のセンスコンポーネントから受信された論理状態を検証し得、不揮発性ラッチ４３０から受信されたインジケータの値に基づいて、受信された論理状態を反転し得又は通過させ得る。別の例では、ＥＣＣコンポーネント４４０は、２つのコードワード、蓄積された論理状態が意図した論理状態と同じであることに対応する第１のコードワードと、蓄積された論理状態が蓄積された論理状態とは異なる（例えば、反対である）ことに対応する第２のコードワードとを生成及び蓄積し得る。ＥＣＣコンポーネント４４０は、ページ中のメモリセルの各々に関連付けられた、インジケータ５２０−ａを含むインジケータを受信し得、ページの読み出しから得られたコードワードの識別中に、受信されたインジケータを使用し得る。実例として、ＥＣＣコンポーネント４４０により受信されたインジケータは、センスコンポーネントから受信された論理状態から得られたコードワードと比較するための第１又は第２のコードワードを選択するために使用され得る。幾つかの場合、受信された過半数のインジケータにより共有される値を識別するために追加のロジックが使用され得、識別された値は、コードワードの内の１つを選択するために、ＥＣＣコンポーネント４４０により使用され得る。実例として、過半数のインジケータが１の値を共有する場合、ＥＣＣコンポーネント４４０は、第２のコードワードを選択し得、受信された論理状態が、読み出しを意図する論理状態の反対であると判定し得る。

幾つかの例では、ＥＣＣコンポーネント４４０は、インジケータ及び不揮発性ラッチとは無関係に使用され得る。例えば、ＥＣＣコンポーネント４４０は、得られたコードワードと何れのコードワードが一致するかに基づいて意図した論理状態を判定するために、第１のコードワード及び第２のコードワードを、ページから受信された論理状態から得られたコードワードと比較し得る。他の例では、ＥＣＣコンポーネント４４０は、ページ中のメモリセルの論理状態をフリップすることと対称を成すように選択されているコードワードを使用し得る。すなわち、フリップされているページから得られるコードワードと、フリップされていないページから得られるコードワードとが同じであるように、ＥＣＣコンポーネント４４０はコードワードを選択し得る。

ページが一旦フリップされていると、不揮発性ラッチ４３０の値に基づいて、１つ以上のメモリセルが書き込まれ得る。実例として、フリップされたページ中に含まれる１つ以上のメモリセル（例えば、ページ中のワード）中の論理状態（例えば、論理状態１）の蓄積をアプリケーションがリクエストした場合、その後、反対の論理状態（例えば、論理状態０）がメモリセルに書き込まれ得る。この方法では、ページ全体を通じて蓄積された論理状態は、一貫してフリップされ得る。フリップされるページに対する一例では、メモリコントローラは、受信された論理状態をセンスコンポーネント１２５に提供し得、センスコンポーネント１２５は、不揮発性ラッチ４３０により提供されたインジケータの値に基づいて、メモリセル１０５−ｂに書き込む場合に論理状態をフリップし得る。フリップされるページに対する別の例では、ＥＣＣコンポーネント４４０は、例えば、不揮発性ラッチ４３０の値に基づいて、受信された論理状態をフリップし得、フリップされた論理状態を、関連付けられたセンシングコンポーネントに渡し得、センシングコンポーネントは、フリップされた論理状態を対応するメモリセルにその後書き込み得る。

幾つかの例では、第１の期間５２５−ａ及び第２の期間５２５−ｂは、異なる長さの期間であり得、定期的な周期に渡って、異なる論理状態を書き込むプロセスが繰り返され得る。それ故、第３の期間５２５−ｃの開始において、最初の論理状態、論理０がメモリセル１０５−ｂにライトバックされ得、インジケータ５２０−ｃの値は、０に戻され得る。幾つかの場合、期間５２５の長さは、メモリアレイ中に含まれるメモリセルの周知の又は模範的な特徴に基づき得る。実例として、期間５２５の長さは、温度、寿命、アクセス動作間の平均遅延、もたらされるセンシングウィンドウ、又はそれらの任意の組み合わせを含むメモリアレイの全て又は一部に対する環境上の及び運用上の要因にも基づき得る、幾つかの例では、第１の期間５２５−ａ及び第２の期間５２５−ｂの長さは異なり得る。

幾つかの例では、期間５２５の長さは、観察された環境上の又は運用上の要因に基づいて動的に更新され得る。実例として、メモリアレイ又は該アレイのサブセクションの温度が測定され得、測定された温度に基づいて、期間５２５の長さが修正（例えば、増加又は減少）され得る。幾つかの例では、強誘電体メモリセル上で実施されるアクセス動作の数がカウントされ得、監視されたアクセス動作の数に基づいて、期間５２５の長さが修正され得る。幾つかの場合、期間５２５の長さを修正するために、測定された温度と、監視されたアクセス動作の数との組み合わせが使用され得る。

メモリセルに反対の状態を書き込むか否かの判定において、その他の要因が考慮され得る。実例として、メモリセル１０５−ｂに反対の論理状態を書き込むことは、メモリセル１０５−ｂが、アクセスされることなく第１の期間５２５−ａ、第１の論理状態を蓄積していると判定することに基づき得る。更に別の例では、メモリセル１０５−ｂに反対の論理状態を書き込むことは、メモリセル１０５−ｂを含むメモリアレイのサブセクションが第１の期間５２５−ａ、アクセスされていないと識別することに基づき得る。

幾つかの場合、メモリセル１０５−ｂに反対の論理状態を書き込むことは、期間５２５に無関係であり得、代わりに、イベントの発生に基づき得る。実例として、読み出し／書き込みエラーの数が閾値を越えると判定することに応じて、反対の論理状態がメモリセル１０５−ｂに書き込まれ得る。幾つかの例では、メモリセル１０５−ｂを含むデバイスが低電力又は電源切断状態から活性化状態に入っていると判定することに応じて、反対の論理状態が書き込まれ得る。幾つかの場合、サブセクションが活性化状態に入っていると識別することに基づいて、反対の論理状態がデバイスの各メモリセルに書き込まれ得る。付加的に又は代替的に、メモリセル１０５−ｂが論理状態を如何なる期間蓄積しているかにかかわらず、反対の論理状態を書き込むためのコマンドをユーザから受信することに基づいて、反対の論理状態が書き込まれ得る。更に、２つの論理状態の内の１つを蓄積するものとして、メモリセル１０５−ｂは論じられたが、幾つかの例では、メモリセル１０５−ｂは３つ以上の論理状態を蓄積し得る。

図６Ａは、本開示の様々な実施形態に従って動作するメモリアレイの例示的サブセクション６００−ａを示す。サブセクション６００−ａは、図１、図２、及び図４を参照しながら記述したようなメモリセル１０５及びセンスコンポーネントの一例であり得るメモリセル１０５−ｃ及びセンスコンポーネント１２５−ｃと、図４を参照しながら記述したような不揮発性ラッチ４３０の一例であり得る不揮発性ラッチ４３０−ａとを含む。幾つかの例では、図４を参照しながら記述したような回路４００の側面は、サブセクション６００−ａ中に含まれ得る。

メモリセル１０５−ｃは、ラッチと各々関連付けられ得、論理状態を蓄積し得る。図６Ａの例では、メモリセル１０５−ｃは、論理状態｛０,０,．．．,１｝を蓄積し得る。不揮発性ラッチ４３０−ａは、個別のメモリセルに各々対応し得、個別のメモリセルにより蓄積された論理状態が意図した論理状態であるか否かを指し示す値を蓄積し得る。幾つかの例では、メモリセル１０５−ｃのグループに対する意図した論理状態を指し示すために、単一の値が使用され得る。実例として、過半数の不揮発性ラッチ４３０−ａが値｛０｝を蓄積する場合、その後、ラッチの単一の出力もゼロであり得る。図６Ａの例では、各ラッチは値｛０｝を蓄積し得る。読み出し動作中、センスコンポーネント１２５−ｃは、メモリセル１０５−ｃをセンシングし得、ラッチが｛０｝の値を提供することに基づいて、メモリセル１０５−ｃの意図した論理状態は現在の論理状態（例えば、｛０,０,．．．,１｝）と同じであると判定し得る。他の例では、単一の不揮発性ラッチ４３０−ａは、メモリセル１０５−ｃを含むページが意図した論理状態又は反転した論理状態の何れで書き込まれているかを指し示すために使用される単一の値を蓄積する。この値は、センスコンポーネント１２５−ｃに同様に提供され得る。

図６Ｂは、本開示の様々な実施形態に従って動作するメモリアレイの例示的サブセクション６００−ｂを示す。サブセクション６００−ｂは、メモリセル１０５−ｃ及び不揮発性ラッチ４３０−ａに加えて、センスコンポーネント１２５−ｃを含む。センスコンポーネント１２５−ｃは、図１、図２、及び図４を参照しながら記述したようなセンスコンポーネント１２５の一例であり得る。幾つかの例では、図４を参照しながら記述したような回路４００の側面は、サブセクション６００−ｂ中に含まれ得る。

図６Ｂの例では、メモリセル１０５−ｃの各々により蓄積された論理状態は、初めに蓄積された状態に関してフリップされ得る。それ故、メモリセル１０５−ｃは、論理状態｛１,１,．．．,０｝を蓄積し得る。また、不揮発性ラッチ４３０−ａの各々により蓄積された値もフリップされ得、各ラッチ又は過半数のラッチは｛１｝を蓄積し得る。過半数の不揮発性ラッチ４３０−ａの値は、センスコンポーネント１２５−ｃにその後提供され得る。読み出し動作中、センスコンポーネント１２５−ｃは、メモリセル１０５−ｃをセンシングし得、ラッチが｛１｝の値を提供することに基づいて、メモリセル１０５−ｃの意図した論理状態は現在の論理状態とは反対（例えば、｛０,０,．．．,１｝）であると判定し得る。この方法では、図６Ａにおいて初めに蓄積された論理状態がセンスコンポーネント１２５−ｃから読み出され得る。幾つかの例では、各不揮発性ラッチ４３０−ａは、個々のセンスコンポーネントと関連付けられ、各ラッチにより提供された値は、メモリセルから受信された論理状態を反転するか否かを判定するために、センスコンポーネントにより使用され得る。他の例では、単一の不揮発性ラッチ４３０−ａは、メモリセル１０５−ｃを含むページが意図した論理状態又は反転した論理状態の何れで書き込まれているかを指し示すために使用される単一の値を蓄積する。この値は、センスコンポーネント１２５−ｃに同様に提供され得る。

図６Ｃは、本開示の様々な実施形態に従って動作するメモリアレイの例示的サブセクション６００−ｃを示す。サブセクション６００−ｂは、メモリセル１０５−ｃ及び不揮発性ラッチ４３０−ａに加えて、センスコンポーネント１２５−ｃを含む。サブセクション６００−ｃは、図４を参照しながら記述したようなＥＣＣコンポーネント４４０の一例であり得るＥＣＣコンポーネント４４０−ａをも含む。サブセクション６００−ｃは、図６Ｂを参照しながら論じた技術に関して、メモリセル１０５−ｃの読み出しに対する代替的な技術を図示し得る。幾つかの例では、図４を参照しながら記述したような回路４００の側面は、サブセクション６００−ｃ中に含まれ得る。

図６Ｃの例では、メモリセル１０５−ｃの各々により蓄積された論理状態は、図６Ａにおいて初め蓄積された論理状態｛０,０,．．．,１｝に関してフリップされ得る。それ故、メモリセル１０５−ｃは、論理状態｛１,１,．．．,０｝を蓄積し得る。また、不揮発性ラッチ４３０−ａの各々により蓄積された値もフリップされ得、各ラッチ又は過半数のラッチは｛１｝を蓄積し得る。しかしながら、図６Ｃでは、不揮発性ラッチ４３０−ａから得られる値は、センスコンポーネント１２５−ｃに提供されなくてもよいが、代わりに、ＥＣＣコンポーネント４４０−ａに提供され得る。この方法では、センスコンポーネント１２５−ｃは、センシングされた論理状態を反転するか否かを考慮することなく、メモリセル１０５−ｃにより現在蓄積されている論理状態をセンシングし得、例えば、センスコンポーネント１２５−ｃは、フリップされた論理状態｛１,１,．．．,０｝を出力し得る。センスコンポーネント１２５−ｃの出力はＥＣＣコンポーネント４４０−ａに渡され得る。ＥＣＣコンポーネント４４０−ａは、受信された出力をコードワードを判定するために使用し得、該コードワードは、メモリセル１０５−ｃから受信されたデータが有効であるか否かを判定するために使用され得る。ＥＣＣコンポーネント４４０−ａは、メモリセル１０５−ｃにより蓄積された論理状態が意図した論理状態であるか否かを判定するために、不揮発性ラッチ４３０−ａにより提供された値をその後使用し得る。図６Ｃの例では、ＥＣＣコンポーネント４４０−ａは、蓄積されたコードワードと一致するコードワードを得ることによって、センスコンポーネント１２５−ｃにより出力された論理状態は有効であると判定する。その後、ＥＣＣコンポーネント４４０−ａは、不揮発性ラッチ４３０−ａから受信された値が｛１｝であると判定することに基づいて論理状態を反転し、初めに蓄積された／意図した論理状態｛０,０,．．．,１｝をそれに応じて出力する。他の例では、単一の不揮発性ラッチ４３０−ａは、メモリセル１０５−ｃを含むページが意図した論理状態又は反転した論理状態の何れで書き込まれているかを指し示すために使用される単一の値を蓄積する。この値は、ＥＣＣコンポーネント４４０−ａに同様に提供され得る。

幾つかの例では、サブセクション６００−ｃは、不揮発性ラッチ４３０−ａを使用しない。そうした例では、ＥＣＣコンポーネント４４０−ａは、メモリセル１０５−ｃ中に蓄積されたデータに基づいて、２つのコードワード、例えば、初めに蓄積した論理状態（例えば、｛０,０,．．．,１｝）に対して得られるコードワードと、初めに蓄積された論理状態の反対の論理状態（例えば、｛１,１,．．．,０｝）に対して得られるコードワードとを蓄積し得る。ＥＣＣコンポーネント４４０−ａは、メモリセル１０５−ｃにより蓄積されたデータが有効であるか否かを判定するために、及び出力される論理状態が有効であるか否かを判定するために、センスコンポーネント１２５−ｃの出力から得られるコードワードを両コードワードとその後照合し得る。すなわち、メモリセル１０５−ｃにより現在蓄積されているデータを検証するために、反対の論理状態と関連付けられたコードワードが使用される場合、ＥＣＣコンポーネント４４０−ａは、メモリセル１０５−ｃの初めに蓄積された／意図した論理状態｛０,０,．．．,１｝は、現在蓄積されている論理状態｛１,１,．．．,０｝の反対であると判定し得る。他の例では、ＥＣＣコンポーネント４４０−ａは、意図した論理状態に対して、及び意図した論理状態の反対に対して対称を成す、メモリセル１０５−ｃにより蓄積されたデータに対するコードワードを判定し得る。

幾つかの例では、ＥＣＣコンポーネント４４０−ａは、メモリセル１０５−ｃを含むページの一部として実装される。すなわち、幾つかのメモリセル１０５−ｃ中にＥＣＣビットが蓄積され得、ページのセンシング動作中に読み出される。蓄積されたＥＣＣビットは、ページにより蓄積されたデータが有効であるか、それとも破損しているかを判定するために使用され得る。他の例では、ＥＣＣコンポーネント４４０−ａは、メモリセル１０５−ｃとは別個に実装される。すなわち、ページに対するＥＣＣビットは、メモリアレイの異なるセクション中に蓄積され得、メモリセル１０５−ｃの論理状態が読み出された後に、ページから読み出されたデータが有効であるか、それとも破損しているかを判定するために使用され得る。

図７は、本開示の様々な実施形態に従ったインプリント回避を支持するメモリアレイ１００−ａのブロック図７００を示す。メモリアレイ１００−ａは、電子メモリ装置と称され得、図１、図２、及び図４を参照しながら記述したようなメモリコントローラ１４０及びメモリセル１０５の例示であり得るメモリコントローラ１４０−ａ及びメモリセル１０５−ｄを含む。幾つかの場合、メモリセル１０５−ｄは、図１を参照しながら記述したような多数のメモリセル１０５と関連付けられ得る。メモリコントローラ１４０−ａは、バイアスコンポーネント７１０、タイミングコンポーネント７１５、及びインプリント識別コンポーネント７４５を含み得、図１に記述したようにメモリアレイ１００−ａを動作し得る。メモリコントローラ１４０−ａは、図４を参照しながら記述したような不揮発性ラッチ４３０及びＥＣＣコンポーネント４４０の例示であり得る不揮発性ラッチ４３０−ｂ及びＥＣＣコンポーネント４４０−ｂをも含み得る。

メモリコントローラ１４０−ａは、図１、図２、及び図４を参照しながら記述したワード線１１０、デジット線１１５、センスコンポーネント１２５、及びプレート線２１０の例示であり得るワード線１１０−ｃ、デジット線１１５−ｃ、センスコンポーネント１２５−ｄ、及びプレート線２１０−ｂと電子通信し得る。メモリアレイ１００−ａは、リファレンスコンポーネント７２０及びラッチ７２５をも含み得る。メモリアレイ１００−ａのコンポーネントは、相互に電子通信し得、図１〜図５を参照しながら記述した機能を実施し得る。幾つかの場合、リファレンスコンポーネント７２０、センスコンポーネント１２５−ｄ、及びラッチ７２５は、メモリコントローラ１４０−ａのコンポーネントであり得る。

幾つかの例では、デジット線１１５−ｃは、センスコンポーネント１２５−ｄ及び強誘電体メモリセル１０５−ｄの強誘電体コンデンサと電子通信する。強誘電体メモリセル１０５−ｄは、論理状態（例えば、第１又は第２の論理状態）で書き込み可能であり得る。ワード線１１０−ｃは、メモリコントローラ１４０−a及び強誘電体メモリセル１０５−ｄの選択コンポーネントと電子通信し得る。プレート線２１０−ａは、メモリコントローラ１４０−ａ及び強誘電体メモリセル１０５−ｄの強誘電体コンデンサのプレートと電子通信し得る。センスコンポーネント１２５−ｄは、メモリコントローラ１４０−ａ、リファレンス線２２５−ｂ、デジット線１１５−ｃ、及びラッチ７２５と電子通信し得る。リファレンスコンポーネント７２０は、メモリコントローラ１４０−ａ及びリファレンス線２２５−ｂと電子通信し得る。センス制御線７４０は、センスコンポーネント１２５−ｄ及びメモリコントローラ１４０−ａと電子通信し得る。

ラッチ制御線７５０は、不揮発性ラッチ４３０−ｂ及びメモリコントローラ１４０−ａと電子通信し得る。不揮発性ラッチ４３０−ｂは、ＥＣＣコンポーネント４４０−ｂ及び／又はセンスコンポーネント１２５−ｄと電子通信し得る。ＥＣＣコンポーネント４４０−ｂは、センスコンポーネント１２５−ｄと電子通信し得る。これらのコンポーネントは、その他のコンポーネント、接続、又はバスを介して、上で列挙されないコンポーネントに加えて、メモリアレイ１００−ａの内部及び外部の両方のその他のコンポーネントとも電子通信し得る。

メモリコントローラ１４０−ａは、ワード線１１０−ｃ、プレート線２１０−ｂ、又はデジット線１１５−ｃを、それらの様々なノードに電圧を印加することによって活性化するように構成され得る。例えば、バイアスコンポーネント７１０は、上述したようにメモリセル１０５−ｄを読み出す又は書き込むために、メモリセル１０５−ｄを動作させるための電圧を印加するように構成され得る。幾つかの場合、メモリコントローラ１４０−ａは、図１を参照しながら記述したように、行デコーダ、列デコーダ、又はそれら両方を含み得る。このことは、メモリコントローラ１４０−ａが１つ以上のメモリセル１０５にアクセスすることを可能にし得る。バイアスコンポーネント７１０はまた、センスコンポーネント１２５−ｄに対するリファレンス信号を生成するための電位をリファレンスコンポーネント７２０に提供し得る。また、バイアスコンポーネント７１０は、センスコンポーネント１２５−ｄの動作のための電位を提供し得る。

幾つかの場合、メモリコントローラ１４０−ａは、その動作をタイミングコンポーネント７１５を使用して実施し得る。例えば、タイミングコンポーネント７１５は、本明細書で論じられる、読み出し及び書き込み等のメモリ機能を実施するためのスイッチング及び電圧印加に対するタイミングを含む、様々なワード線選択又はプレートバイアスのタイミングを制御し得る。幾つかの場合、タイミングコンポーネント７１５はバイアスコンポーネント７１０の動作を制御し得る。リファレンスコンポーネント７２０は、センスコンポーネント１２５−ｄに対するリファレンス信号を生成するための様々なコンポーネントを含み得る。リファレンスコンポーネント７２０は、リファレンス信号を生み出すように構成された回路を含み得る。幾つかの場合、リファレンスコンポーネント７２０は、他の強誘電体メモリセル１０５を使用して実装され得る。センスコンポーネント１２５−ｄは、（デジット線１１５−ｃを通じた）メモリセル１０５−ｄからの信号を、リファレンスコンポーネント７２０からのリファレンス信号と比較し得る。論理状態を判定すると、センスコンポーネントは、該出力をラッチ７２５中にその後蓄積し得、ここで、該出力は、メモリアレイ１００−ａが一部となる電子デバイスの動作に従って使用され得る。センスコンポーネント１２５−ｄは、ラッチ及び強誘電体メモリセルと電子通信するセンスアンプを含み得る。

不揮発性ラッチ４３０−ｂは、第１の論理状態又は第２の論理状態の何れが強誘電体メモリセル１０５−ｄの意図した論理状態を表すかの指標を蓄積するための不揮発性メモリセルを含み得る。幾つかの場合、不揮発性ラッチ４３０−ｂは、強誘電体メモリセル１０５−ｄとは異なる第２の強誘電体メモリセル（例えば、未使用の強誘電体メモリセル）として実装される。

タイミングコンポーネント７１５及びバイアスコンポーネント７１０と組み合わせて、インプリント識別コンポーネント７４５は、第１の論理状態を強誘電体メモリセル１０５−ｄに書き込むことと、強誘電体メモリセル１０５−ｄが第１の論理状態を第１の期間蓄積していると判定することと、強誘電体メモリセル１０５−ｄが第１の論理状態を第１の期間蓄積しているとの判定に少なくとも部分的に基づいて、第２の論理状態を強誘電体メモリセル１０５−ｄに書き込むことのために使用され得、ここで、第２の論理状態は第１の論理状態とは異なる。実例として、インプリント識別コンポーネント７４５は、強誘電体メモリセル１０５−ｄの温度、強誘電体メモリセル１０５−ｄの寿命、強誘電体メモリセル１０５−ｄのアクセス動作間の平均遅延、若しくは強誘電体メモリセル１０５−ｄの読み出しからもたらされるセンシングウィンドウの内の少なくとも１つ、又はそれらの任意の組み合わせに少なくとも部分的に基づいて、第１の期間の長さを判定するために使用され得る。

幾つかの例では、メモリコントローラ１４０−ａは、メモリセル１０５−ｄの性能を維持するようにメモリアレイ１００−ａのコンポーネントを動作するために使用され得る。例えば、メモリコントローラ１４０−ａは、第１の論理状態を強誘電体メモリセル１０５−ｄに書き込むためにバイアスコンポーネント７１０を使用し得、強誘電体メモリセル１０５−ｄが第１の論理状態を第１の期間蓄積していると判定するためにタイミングコンポーネント７１５を使用し得、強誘電体メモリセル１０５−ｄが第１の論理状態を第１の期間蓄積しているとの判定に少なくとも部分的に基づいて、第２の論理状態を強誘電体メモリセル１０５−ｄに書き込むためにバイアスコンポーネント７１０を使用し得、ここで、第２の論理状態は第１の論理状態とは異なる。幾つかの例では、第１の論理状態の書き込みに対する付加的要因は、強誘電体メモリセル１０５−ｄが第１の論理状態を、アクセスされることなく第１の期間蓄積していると識別することである。幾つかの場合、第１の期間は、強誘電体メモリセル１０５−ｄの温度、強誘電体メモリセル１０５−ｄの寿命、強誘電体メモリセル１０５−ｄのアクセス動作間の平均遅延、若しくは強誘電体メモリセル１０５−ｄの読み出しからもたらされるセンシングウィンドウの内の少なくとも１つ、又はそれらの任意の組み合わせに少なくとも部分的に基づく。

幾つかの場合、不揮発性ラッチ４３０−ｂは、強誘電体メモリセル１０５−ｄにより蓄積された意図した論理状態が第１の論理状態であるか、それとも第２の論理状態であるかを指し示すインジケータを蓄積するために使用される。実例として、不揮発性ラッチ４３０−ｂにおいて蓄積されたインジケータの値は、強誘電体メモリセル１０５−ｄに第２の値を書き込むことに基づいて（例えば１の値に）更新され得、強誘電体メモリセル１０５−ｄの意図した論理状態が第１論理状態であることを指し示す。インジケータの値は、センスコンポーネント１２５−ｄに提供され得、不揮発性ラッチ４３０−ｂにより蓄積されたインジケータの値の結果として、強誘電体メモリセル１０５−ｄが第２の論理状態を蓄積するにもかかわらず、センスコンポーネント１２５−ｄは、強誘電体メモリセル１０５−ｄの論理状態を第１の論理状態として出力し得る。

別の例では、インジケータの値は、センスコンポーネント１２５−ｄに提供されなくてもよく、強誘電体メモリセル１０５−ｄの意図した論理状態を判定するために、ＥＣＣコンポーネント４４０−ｂが使用され得る。実例として、ＥＣＣコンポーネント４４０−ｂは、メモリセルアレイのページの読み出し動作からコードワードを識別し得、コードワードの値は、インジケータの値に少なくとも部分的に基づく。ＥＣＣコンポーネント４４０−ｂは、識別されたコードワードに少なくとも部分的に基づいて、強誘電体メモリセル１０５−ｄの意図した論理状態は第１の論理状態であるとその後判定し得る。

幾つかの場合、メモリコントローラ１４０−ａは、第１の論理状態を強誘電体メモリセル１０５−ｄ中に蓄積するためのリクエストを受信し得る。メモリコントローラ１４０−ａは、強誘電体メモリセル１０５−ｄの書き込み中に、不揮発性ラッチ４３０−ｂの値と組み合わせてバイアスコンポーネント７１０を使用し得る。実例として、不揮発性ラッチ４３０−ｂにより蓄積された値が１である場合、メモリコントローラは、強誘電体メモリセル１０５−ｄにより蓄積された論理状態がフリップされていると判定し得、第１の論理状態の代わりに、第２の論理状態を強誘電体メモリセル１０５−ｄに書き込み得る。同様に、メモリコントローラ１４０−ａは、データのページを蓄積するためのリクエストを受信し得、不揮発性ラッチ４３０−ｂの値に基づいて、データのページのフリップされたバージョンを書き込み得る。

幾つかの場合、メモリコントローラ１４０−ａは、強誘電体メモリセル１０５−ｄが第２の（例えば、フリップされた）論理状態を第２の期間蓄積していると判定するために、タイミングコンポーネント７１５を使用し得、強誘電体メモリセル１０５−ｄが第２の論理状態を第２の期間蓄積していると判定することに少なくとも部分的に基づいて、強誘電体メモリセル１０５−ｄに第１の論理状態をライトバックし得る。インプリント識別コンポーネント７４５は、この場合では第１の論理状態である、強誘電体メモリセル１０５−ｄの意図した論理状態が誘電体メモリセル１０５−ｄにより蓄積されている論理状態であることをインジケータが指し示すようにインジケータの値を更新するために、不揮発性ラッチ４３０−ｂをその後始動させ得る。幾つかの場合、第１の期間は周期の第１の間隔を含み、第２の期間は該周期の第２の間隔を含み、該周期の期間は、第１の論理状態の書き込みと第１の論理状態のライトバックとの間の時間を含む。

幾つかの場合、メモリアレイ１００−ａの各強誘電体メモリセルは、不揮発性ラッチと関連付けられ、メモリアレイ１００−ａのサブセクションの意図した論理状態は、複数のラッチの内の過半数が同じ値を蓄積することに少なくとも部分的に基づく。幾つかの例では、メモリコントローラ１４０−ａは、強誘電体メモリセル１０５−ｄを含むメモリアレイのサブセクションを識別することと、サブセクションの１つ以上の強誘電体メモリセルが第１の論理状態を第１の期間蓄積していると判定することに少なくとも部分的に基づいて、サブセクションの各強誘電体メモリセルに異なる論理状態を書き込むこととをするために、タイミングコンポーネント７１５と組み合わせてインプリント識別コンポーネント７４５を使用する。異なる論理状態の書き込みに対する付加的要因は、強誘電体メモリセルの内の強誘電体メモリセルが論理状態を、アクセスされることなく第１の期間蓄積していると識別していてもよい。

幾つかの例では、メモリコントローラ１４０−ａは、第１の期間とは無関係に、強誘電体メモリセル１０５−ｄに第２の論理状態を書き込む。実例として、メモリコントローラ１４０−ａは、エラーの数が閾値数を越えているとの判定すること、メモリアレイが低電力モードで動作していると判定すること、メモリアレイが電源切断モードで動作していると判定すること、若しくはユーザからのコマンドが受信されていると判定することの内の少なくとも１つ、又はそれらの任意の組み合わせに基づいて、強誘電体メモリセル１０５−ｄに第２の論理状態を書き込み得る。別の例では、メモリコントローラ１４０−ａは、強誘電体メモリセル１０５−ｄを含むメモリアレイのサブセクションを活性化することに少なくとも部分的に基づいて、サブセクションの各強誘電体メモリセルに異なる論理状態を書き込み得る。

メモリコントローラ１４０−ａは、強誘電体メモリセル１０５−ｄを含むメモリアレイの温度を測定することであって、ここで、第１の期間は該温度に少なくとも部分的に基づくこと、若しくは強誘電体メモリセル１０５−ｄ上で実施されるアクセス動作の数を監視することであって、ここで、第１の期間は強誘電体メモリセル１０５−ｄのアクセス動作の数に少なくとも部分的に基づくこと、又はそれら両方と、測定された温度若しくは監視されたアクセス動作の数、又はそれら両方に少なくとも部分的に基づいて、第１の期間の値を修正することとのためにも使用され得る。また、メモリコントローラ１４０−ａは、第１の論理状態が書き込まれた後タイマを開始するために使用され得、該タイマの値は、強誘電体メモリセル１０５−ｄが第１の論理状態を第１の期間蓄積していると判定するために使用される。

図８は、本開示の様々な実施形態に従ったメモリセルのインプリント回避を支持するシステム８００を説明する。システム８００は、様々なコンポーネントに接続し又は様々なコンポーネントを物理的に支持するためのプリント基板であり得、又は該プリント基板を含み得るデバイス８０５を含む。幾つかの例では、デバイス８０５は、コンピュータ、ラップトップコンピュータ、ノートブックコンピュータ、タブレットコンピュータ、又は携帯電話等であり得る。デバイス８０５は、図１及び図７を参照しながら記述したメモリアレイ１００の一例であり得るメモリアレイ１００−ｂを含む。メモリアレイ１００−ｂは、図１及び図７を参照しながら記述したメモリコントローラ１４０と図１、図２、図４、及び図７を参照しながら記述したメモリセル１０５の例示であり得る、メモリコントローラ１４０−ｂとメモリセル１０５−ｄとを含み得る。デバイス８０５は、プロセッサ８１０、ＢＩＯＳコンポーネント８１５、周辺コンポーネント８２０、及び入出力制御コンポーネント８２５をも含み得る。デバイス８０５のコンポーネントは、バス８３０を通じて相互に電子通信し得る。

プロセッサ８１０は、メモリコントローラ１４０−ｂを通じてメモリアレイ１００−ａを動作するように構成され得る。幾つかの場合、プロセッサ８１０は、図１及び図７を参照しながら記述したメモリコントローラ１４０の機能を実施し得る。幾つかの場合、メモリコントローラ１４０−ｂはプロセッサ８１０中に統合され得る。プロセッサ８１０は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）若しくはプログラム可能ロジックデバイス、分離したゲート若しくはトランジスタロジック、分離したハードウェアコンポーネントであり得、又はこれらの種類のコンポーネントの組み合わせであり得、プロセッサ８１０は、高速周期を使用するメモリセルの回復を含む、本明細書に記載の様々な機能を実施し得る。プロセッサ８１０は、例えば、様々な機能又はタスクをデバイス８０５にさせるための、メモリアレイ１００−ａ中に蓄積されたコンピュータ可読命令を実行するように構成され得る。

ＢＩＯＳコンポーネント８１５は、ファームウェアとして動作するベーシックインプット／アウトプットシステム（ＢＩＯＳ）を含むソフトウェアコンポーネントであり得、それは、システム８００の様々なハードウェアコンポーネントを初期化し得、動かし得る。ＢＩＯＳコンポーネント８１５は、プロセッサ８１０と様々なコンポーネント、例えば、周辺コンポーネント８２０、入出力制御コンポーネント８２５等との間のデータの流れをも管理し得る。ＢＩＯＳコンポーネント８１５は、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、又は任意のその他の不揮発性メモリ中に蓄積されたプログラム又はソフトウェアを含み得る。

周辺コンポーネント８２０は、任意の入力若しくは出力デバイス、又はデバイス８０５中に統合されるそうしたデバイスに対するインタフェースであり得る。例示として、ディスクコントローラ、音声コントローラ、画像コントローラ、イーサネットコントローラ、モデム、ユニバーサルシリアルバス（ＵＳＢ）コントローラ、シリアル若しくはパラレルポート、又はペリフェラルコンポーネントインタコネクト（ＰＣＩ）若しくはアクセラレーテッドグラフィックスポート（ＡＧＰ）スロット等の周辺カードスロットが挙げられ得る。

入出力制御コンポーネント８２５は、プロセッサ８１０と、周辺コンポーネント８２０、入力デバイス８３５、又は出力デバイス８４０との間のデータ通信を管理し得る。入出力制御コンポーネント８２５は、デバイス８０５中に統合されない周辺装置をも管理し得る。幾つかの場合、入出力制御コンポーネント８２５は、外部周辺装置への物理的接続又はポートを表し得る。

入力８３５は、デバイス８０５又はそのコンポーネントへの入力を提供する、デバイス８０５の外にあるデバイス又は信号を表し得る。これは、ユーザインタフェース、又はその他のデバイスとのインタフェース若しくはその他のデバイス間のインタフェースを含み得る。幾つかの場合、入力８３５は、周辺コンポーネント８２０を介してデバイス８０５とインタフェースで連結する周辺装置であり得、又は入出力制御コンポーネント８２５により管理され得る。

出力８４０は、デバイス８０５又はそのコンポーネントの何れかから出力を受信するように構成された、デバイス８０５の外にあるデバイス又は信号を表し得る。出力８４０の例は、表示装置、音声スピーカ、プリントデバイス、別のプロセッサ、又はプリント回路基板等を含み得る。幾つかの場合、出力８４０は、周辺コンポーネント８２０を介してデバイス８０５とインタフェースで連結する周辺装置であり得、又は入出力制御コンポーネント８２５により管理され得る。

メモリコントローラ１４０−ｂ、デバイス８０５、及びメモリアレイ１００−ｂのコンポーネントは、それらの機能を実行するように設計された回路で構成され得る。これは、本明細書に記述される機能を実行するように構成された様々な回路素子、例えば、導電線、トランジスタ、コンデンサ、インダクタ、抵抗、アンプ、又はその他の能動素子若しくは非能動素子を含み得る。

幾つかの例では、メモリアレイ１００−ｂは、強誘電体メモリセルが第１の論理状態を第１の期間蓄積していると判定するための手段を含み得る、幾つかの例では、メモリアレイ１００−ｂは、強誘電体メモリセルが第１の論理状態を第１の期間蓄積していると判定することに少なくとも部分的に基づいて、強誘電体メモリセルに第２の論理状態を書き込むための手段であって、ここで、第２の論理状態は第１の論理状態とは異なる、該手段を含み得る。

幾つかの例では、メモリアレイ１００−ｂは、強誘電体メモリセルに第２の論理状態を書き込むことに少なくとも部分的に基づいて、インジケータの値を更新するための手段であって、ここで、インジケータの更新された値は、強誘電体メモリセルの意図した論理状態が第１の論理状態であることを指し示す、該手段を含み得る。幾つかの例では、メモリアレイ１００−ｂは、不揮発性メモリセルを含むラッチ中にインジケータを蓄積するための手段であって、ここで、インジケータの値は、強誘電体メモリセルの意図した論理状態が第１の論理状態であるか、それとも第２の論理状態であるかを指し示す、該手段を含み得る。

幾つかの例では、メモリアレイ１００−ｂは、強誘電体メモリセルを含むメモリアレイの温度を測定するための手段であって、ここで、第１の期間は、該温度に少なくとも部分的に基づく、該手段、又は強誘電体メモリセル上で実施されるアクセス動作の数を測定するための手段であって、ここで、第１の期間は、強誘電体メモリセルのアクセス動作の数に少なくとも部分的に基づく、該手段を含み得る。幾つかの例では、メモリアレイ１００−ｂは、測定された温度若しくはアクセス動作の数、又はそれら両方に少なくとも部分的に基づいて、第１の期間の値を修正するための手段を含み得る。幾つかの例では、メモリアレイ１００−ｂは、第１の論理状態が書き込まれた後にタイマを開始する手段であって、ここで、タイマの値は、強誘電体メモリセルが第１の論理状態を第１の期間蓄積しているか否かを指し示す、該手段を含み得る。

図９は、本開示の様々な実施形態に従ったメモリアレイのインプリントを回避するための方法９００を説明するフローチャートを示す。方法９００の動作は、図１、図７、及び図８を参照しながら記述したようなメモリアレイ１００により実装され得る。例えば、方法９００の動作は、図１、図７、及び図８を参照しながら記述したようなメモリコントローラ１４０により実施され得る。幾つかの例では、メモリコントローラ１４０は、後述する機能を実施するために、メモリアレイ１００の機能的要素を制御するためのコードのセットを実行し得る。付加的に又は代替的に、メモリコントローラ１４０は、以下で記述される機能の機構を専用のハードウェアを使用して実施し得る。

ブロック９０５において、方法は、図１〜図５を参照しながら記述したように、第１の論理状態を強誘電体メモリセルに書き込むことを含み得る。幾つかの例では、ブロック９０５の動作は、図７を参照しながら記述したようなバイアスコンポーネント７１０によって実施され得、又は容易にされ得る。

ブロック９１０において、方法は、図１〜図５を参照しながら記述したように、強誘電体メモリセルが第１の論理状態を第１の期間蓄積していると判定することを含み得る。幾つかの例では、ブロック９１０の動作は、図７を参照しながら記述したようなインプリント識別コンポーネント７４５によって実施され得、又は容易にされ得る。幾つかの場合、第１の期間は、強誘電体メモリセルの温度、強誘電体メモリセルの寿命、強誘電体メモリセルのアクセス動作間の平均遅延、若しくは強誘電体メモリセルの読み出しからもたらされるセンシングウィンドウの内の少なくとも１つ、又はそれらの任意の組み合わせに少なくとも部分的に基づく。

幾つかの場合、該判定することは、強誘電体メモリセルが第１の論理状態を、アクセスされることなく第１の期間蓄積していると識別することであって、ここで、第２の論理状態を書き込むことは、該識別することに少なくとも部分的に基づくことを含み得る。他の場合、第１の期間が経過したと判定することは、タイマの値と関連付けられなくてもよいが、代わりに、エラーの数が閾値数を越えていると判定すること、メモリアレイが低電力モードで動作されていると判定すること、メモリアレイが電源切断モードで動作されていると判定すること、若しくはユーザからのコマンドが受信されていると判定すること、又はそれらの任意の組み合わせに基づいて判定され得る。

ブロック９１５において、方法は、図１〜図５を参照しながら記述したように、強誘電体メモリセルが第１の論理状態を第１の期間蓄積しているとの判定に少なくとも部分的に基づいて、強誘電体メモリセルに第２の論理状態を書き込むことであって、ここで、第２の論理状態は第１の論理状態とは異なることを含み得る。幾つかの例では、ブロック９１５の動作は、図７を参照しながら記述したようなバイアスコンポーネント７１０によって実施され得、又は容易にされ得る。幾つかの場合、第２の論理状態は、第１の論理状態の反対である。幾つかの例では、方法は、ラッチ中にインジケータを蓄積することであって、ここで、インジケータの値は、強誘電体メモリセルの意図した論理状態が第１の論理状態であるか、それとも第２の論理状態であるかを指し示すことを含み得る。幾つかの例では、ラッチは、複数のラッチの内の１つのラッチを含み、ここで、強誘電体メモリセルの意図した論理状態は、複数のラッチの内の過半数によって蓄積されている値に少なくとも部分的に基づく。別の例では、第２の論理状態は、強誘電体メモリセルを含むメモリアレイのサブセクションを活性化することに基づいて書き込まれ得る、幾つかの場合、方法は、強誘電体メモリセルに第２の論理状態を書き込むことに少なくとも部分的に基づいて、インジケータの値を更新することであって、ここで、インジケータの更新された値は、強誘電体メモリセルの意図した論理状態が第１の論理状態であることを指し示すことを含み得る。

幾つかの例では、方法は、強誘電体メモリセルの第２の論理状態を、強誘電体メモリセルと電子通信するセンスコンポーネントを用いてセンシングすることと、第２の論理状態をセンシングすること及びインジケータの値に少なくとも部分的に基づいて、強誘電体メモリセルの意図した論理状態は第１の論理状態であると判定することとを含み得る。付加的に又は代替的に、方法は、メモリアレイの読み出し動作からコードワードを識別することであって、ここで、コードワードの値は、インジケータの値に少なくとも部分的に基づくことと、コードワードに少なくとも部分的に基づいて、強誘電体メモリセルの意図した論理状態は第１の論理状態であると判定することとを含み得る。

幾つかの場合、方法は、強誘電体メモリセルが第２の論理状態を第２の期間蓄積していると判定することと、強誘電体メモリセルが第２の論理状態を第２の期間蓄積していると判定することに少なくとも部分的に基づいて、強誘電体メモリセルに第１の論理状態をライトバックすることとを含み得る。インジケータの値は、強誘電体メモリセルに第１の論理状態を書き込むことに少なくとも部分的に基づいて更新され得、ここで、インジケータの更新された値は、強誘電体メモリセルの意図した論理状態が第１の論理状態であることを指し示す。幾つかの場合、第１の期間は周期の第１の間隔を含み、第２の期間は該周期の第２の間隔を含み、該周期の期間は、第１の論理状態の書き込みと第１の論理状態のライトバックとの間の時間を含む。

幾つかの例では、方法は、強誘電体メモリセルを含むメモリアレイのサブセクションを識別することと、サブセクションの１つ以上の強誘電体メモリセルが第１の論理状態を第１の期間蓄積していると判定することに少なくとも部分的に基づいて、サブセクションの各強誘電体メモリセルに異なる論理状態を書き込むこととを含み得る。幾つかの例では、方法は、強誘電体メモリセル中への蓄積のために第１の論理状態を受信することと、インジケータの値に少なくとも部分的に基づいて、強誘電体メモリセルに第２の論理状態を書き込むこととを含み得る。この方法では、強誘電体メモリセルの論理状態は、フリップされたページ内で適切な極性を保持し得る。

したがって、方法９００は、メモリアレイを動作する方法であり得る。例えば、それは、メモリセルのインプリントを回避するために提供され得る。方法９００は可能的実装を記述し、該動作及びステップは、その他の実装が可能であるように組み替えられ、さもなければ修正され得ることに留意すべきである。

本明細書の説明は、例示を提供し、請求項に記載される範囲、適用性、又は例を制限しない。開示の範囲から逸脱することなく、論じられた要素の機能及び配置の変更がなされ得る。様々な例では、様々な手続又はコンポーネントを適宜省略し得、代替し得、又は追加し得る。また、幾つかの例に関して記述された機構は、その他の例において組み合わせられ得る。

添付の図面と組み合わせて本明細書に記載される説明は、例示的構成を記述し、実装され得る又は請求項の範囲内にある全ての例を表さない。本明細書で使用されるように、用語“例”、“模範的”、及び“実施形態”は、“好適”又は“その他の例よりも有利”ではなく“一例、実例、又は説明として役立つこと”を意味する。詳細な説明は、記述される技術の理解を提供する目的のための具体的詳細を含む。これらの技術は、しかしながら、これらの具体的詳細なしに実施され得る。幾つかの実例では、記述される例の内容を不明確にすることを避けるために、周知の構造体及びデバイスはブロック図の形式で示される。

添付の図において、同様のコンポーネント又は機構は、同じ参照ラベルを有し得る。更に、同じ種類の様々なコンポーネントは、同様のコンポーネントの中で区別するダッシュ及び第２のラベルを参照ラベルに続けることによって区別され得る。第１の参照ラベルが明細書に使用される場合、説明は、第２の参照ラベルに関係なく、同じ第１の参照ラベルを有する同様のコンポーネントの任意の１つに適用できる。

本明細書に記述される情報及び信号は、様々な異なる科学技術及び技術の何れかを使用して表され得る。例えば、上述の説明全体を通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界若しくは磁性粒子、光場若しくは光粒子、又はそれらの任意の組み合わせにより表され得る。幾つかの図面は、複数の信号を単一の信号として説明し得るが、バスが様々なビット幅を有し得る場合に、信号は複数の信号のバスを表し得ることを当該技術分野の技術者は理解するであろう。

本明細書で用いられるように、用語“事実上のグランド（virtual ground）”は、約ゼロボルト（０Ｖ）の電圧に保持されるがグランドと直接接続されない電気回路のノードを指す。したがって、事実上のグランドの電圧は、一時的に変動し得、定常状態で約０Ｖに戻り得る。事実上のグランドは、オペアンプ及び抵抗を含む電圧分圧器等の様々な電子回路素子を使用して実装され得る。その他の実装も可能である。“事実上グランドする（virtual grounding）”又は“事実上グランドされる（virtually grounded）”は約０Ｖに接続されることを意味する。

用語“電子通信”は、コンポーネント間の電子流動を支持するコンポーネント間の関係を指す。これは、コンポーネント間の直接接続を含み得、又は介在コンポーネントを含み得る。電子通信するコンポーネントは、（例えば、通電された回路中の）電子又は信号を能動的に交換し得、又は（例えば、非通電の回路中の）の電子又は信号を能動的に交換しないことがあるが、回路が通電されると電子又は信号を交換するように構成され得又は動作可能であり得る。例として、スイッチ（例えば、トランジスタ）を介して物理的に接続された２つのコンポーネントは、スイッチの状態（すなわち、開放又は閉鎖）に関わらず電子通信する。

用語“絶縁”は、コンポーネント間を電子が現在流れることができないコンポーネント間の関係を指し、コンポーネントは、それらの間に開回路がある場合に相互から絶縁される。例えば、スイッチにより物理的に接続された２つのコンポーネントは、スイッチが開放された場合に相互から絶縁され得る。

メモリアレイ１００を含む本明細書で論じられるデバイスは、シリコン、ゲルマニウム、シリコンゲルマニウム合金、ヒ化ガリウム、窒化ガリウム等の半導体基板上に形成され得る。幾つかの場合、該基板は半導体ウエハである。その他の場合、該基板は、シリコンオングラス（ＳＯＧ）若しくはシリコンオンサファイア（ＳＯＰ）等のシリコンオンインシュレータ（ＳＯＩ）基板、又は別の基板上の半導体材料のエピタキシャル層であり得る。基板又は基板のサブ領域の導電性は、リン、ホウ素、又はヒ素を含むがそれらに限定されない様々な化学種を用いたドーピングを通じて制御され得る。ドーピングは、イオン注入により、又はその他のドーピング手段により、基板の初期の形成又は成長中に実施され得る。

本明細書で論じられる１つ以上のトランジスタは、電界効果トランジスタ（ＦＥＴ）を表し得、ソース、ドレイン、及びゲートを含む３端子デバイスを含み得る。端子は、導電性材料、例えば金属を通じて他の電子素子に接続され得る。ソース及びドレインは、導電性であり得、高濃度にドープされた、例えば縮退した、半導体領域を含み得る。ソース及びドレインは、低濃度にドープされた半導体領域又はチャネルによって分離され得る。チャネルがｎ型（すなわち、主たるキャリアが電子）である場合、該ＦＥＴはｎ型ＦＥＴと称され得る。チャネルがｐ型（すなわち、主たるキャリアがホール）である場合、該ＦＥＴはｐ型ＦＥＴと称され得る。チャネルは、絶縁ゲート酸化物によって覆われ得る。チャネルの導電性は、ゲートに電圧を印加することによって制御され得る。例えば、正の電圧又は負の電圧をｎ型ＦＥＴ又はｐ型ＦＥＴに夫々印加することは、チャネルが導電性になる結果をもたらし得る。トランジスタの閾値電圧以上の電圧がトランジスタのゲートに印加された場合、トランジスタは“オン”又は“活性化”にされ得る。トランジスタの閾値電圧未満の電圧がトランジスタのゲートに印加された場合、トランジスタは“オフ”又は“不活性化”にされ得る。

本明細書の開示と関連して記述される様々な説明ブロック、コンポーネント、及びモジュールは、本明細書に記述される機能を実施するように設計された汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡ若しくは他のプログラム可能論理デバイス、分離したゲート若しくはトランジスタロジック、分離したハードウェアコンポーネント、又はそれらの任意の組み合わせで実装又は実施され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代わりに、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシーンであり得る。プロセッサはまた、コンピューティングデバイスの組み合わせ（例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと併せた１つ以上のマイクロプロセッサ、又は任意のその他のそうした構成）として実装され得る。

本明細書に記述される機能は、ハードウェア、プロセッサにより実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせで実装され得る。プロセッサにより実行されるソフトウェアで実装される場合、機能は、コンピュータ可読媒体上の１つ以上の命令又はコードとして蓄積され得又は送信され得る。その他の例及び実装は、本開示及び添付の請求項の範囲内である。例えば、ソフトウェアの性質に起因して、上述の機能は、プロセッサにより実行されるソフトウェア、ハードウェア、ファームウェア、配線、又はこれらの任意の組み合わせを使用して実装できる。機能を実装する機構はまた、機能の（複数の）部分が異なる物理的位置に実装されるように分散されることを含む、様々な位置に物理的に配置され得る。また、請求項を含む本明細書で使用されるように、項目のリスト（例えば、“少なくとも１つの”又は“の内の１つ以上”等の句により前置きされる項目のリスト）に使用されるような“又は”は、例えば、Ａ、Ｂ、又はＣの内の少なくとも１つのリストがＡ又はＢ又はＣ又はＡＢ又はＡＣ又はＢＣ又はＡＢＣ（すなわちＡ及びＢ及びＣ）を意味するように包含的リストを示す。

コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む非一時的コンピュータ記憶媒体及び通信媒体の両方を含む。非一時的記憶媒体は、汎用又は専用のコンピュータによりアクセスできる任意の利用可能な媒体であり得る。例として、非限定的に、非一時的コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、電気的消去可能プログラム可能リードオンリーメモリ（ＥＥＰＲＯＭ）、コンパクトディスク（ＣＤ）ＲＯＭ若しくはその他の光ディスクストレージ、磁気ディスクストレージ若しくはその他の磁気蓄積デバイス、又は所望のプログラムコード手段を命令若しくはデータ構造の形式で搬送若しくは蓄積するのに使用され得、且つ汎用若しくは専用コンピュータ又は汎用若しくは専用プロセッサによりアクセスできる任意のその他の非一時的媒体を含み得る。

また、任意の接続は、コンピュータ可読媒体として適切に称される。例えば、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波等の無線技術を使用してウェブサイト、サーバ、又はその他の遠隔ソースからソフトウェアが送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波等の無線技術は媒体の定義に含まれる。本明細書で使用されるように、磁気ディスク（disk）及び光学ディスク（disc）は、ＣＤ、レーザディスク、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピーディスク、及びブルーレイディスクを含み、ここで、光学ディスクがレーザでデータを光学的に再生する一方で、磁気ディスクはデータを磁気的に通常再生する。上記されたものの組み合わせもコンピュータ可読媒体の範囲に含まれる。

本明細書の説明は、当業者が開示を製作又は使用できるように提供される。開示への様々な変更が当業者に容易に分かるであろうし、本明細書で定義される包括的な原理は開示の範囲を逸脱することなくその他の変形に適用し得る。したがって、開示は、本明細書に記述された例示及び設計に制限されるべきではなく、本明細書に開示された原理及び新規の機構と一致する最も広い範囲に一致すべきである。

本出願は、それらの各々が本出願の譲受人に与えられ、それらの各々が本明細書にその全体が参照により明確に組み込まれる、２０１６年６月２１日出願の名称“メモリセルのインプリント回避”のＣａｌｄｅｒｏｎｉ等による米国特許出願番号１５／１８８，８８６の優先権を主張する２０１７年６月２日出願の名称“メモリセルのインプリント回避”の特許協力条約出願番号ＰＣＴ／ＵＳ２０１７／０３５７５８の優先権を主張する。

図５は、本開示の様々な実施形態に従った例示的回路の動作を説明する例図５００を示す。タイミング図５００は、軸５０５上に電圧と、軸５１０上に時間とを図示する。したがって、メモリセル１０５−ｂ等のメモリセルの読み出しからもたらされるセンシング電圧は、時間の対数関数として表され得る。

代替的な例では、ページから受信された論理状態が意図した論理状態であるか、それとも意図した論理状態の反対であるかを判定するために、ＥＣＣロジックが使用され得る。例えば、ＥＣＣコンポーネント４４０は、複数のセンスコンポーネントから受信された論理状態を検証し得、不揮発性ラッチ４３０から受信されたインジケータの値に基づいて、受信された論理状態を反転し得又は通過させ得る。別の例では、ＥＣＣコンポーネント４４０は、２つのコードワード、蓄積された論理状態が意図した論理状態と同じであることに対応する第１のコードワードと、蓄積された論理状態が意図した論理状態とは異なる（例えば、反対である）ことに対応する第２のコードワードとを生成及び蓄積し得る。ＥＣＣコンポーネント４４０は、ページ中のメモリセルの各々に関連付けられた、インジケータ５２０−ａを含むインジケータを受信し得、ページの読み出しから得られたコードワードの識別中に、受信されたインジケータを使用し得る。実例として、ＥＣＣコンポーネント４４０により受信されたインジケータは、センスコンポーネントから受信された論理状態から得られたコードワードと比較するための第１又は第２のコードワードを選択するために使用され得る。幾つかの場合、受信された過半数のインジケータにより共有される値を識別するために追加のロジックが使用され得、識別された値は、コードワードの内の１つを選択するために、ＥＣＣコンポーネント４４０により使用され得る。実例として、過半数のインジケータが１の値を共有する場合、ＥＣＣコンポーネント４４０は、第２のコードワードを選択し得、受信された論理状態が、読み出しを意図する論理状態の反対であると判定し得る。

図６Ｃは、本開示の様々な実施形態に従って動作するメモリアレイの例示的サブセクション６００−ｃを示す。サブセクション６００−ｃは、メモリセル１０５−ｃ及び不揮発性ラッチ４３０−ａに加えて、センスコンポーネント１２５−ｃを含む。サブセクション６００−ｃは、図４を参照しながら記述したようなＥＣＣコンポーネント４４０の一例であり得るＥＣＣコンポーネント４４０−ａをも含む。サブセクション６００−ｃは、図６Ｂを参照しながら論じた技術に関して、メモリセル１０５−ｃの読み出しに対する代替的な技術を図示し得る。幾つかの例では、図４を参照しながら記述したような回路４００の側面は、サブセクション６００−ｃ中に含まれ得る。

幾つかの例では、デジット線１１５−ｃは、センスコンポーネント１２５−ｄ及び強誘電体メモリセル１０５−ｄの強誘電体コンデンサと電子通信する。強誘電体メモリセル１０５−ｄは、論理状態（例えば、第１又は第２の論理状態）で書き込み可能であり得る。ワード線１１０−ｃは、メモリコントローラ１４０−a及び強誘電体メモリセル１０５−ｄの選択コンポーネントと電子通信し得る。プレート線２１０−ｂは、メモリコントローラ１４０−ａ及び強誘電体メモリセル１０５−ｄの強誘電体コンデンサのプレートと電子通信し得る。センスコンポーネント１２５−ｄは、メモリコントローラ１４０−ａ、リファレンス線２２５−ｂ、デジット線１１５−ｃ、及びラッチ７２５と電子通信し得る。リファレンスコンポーネント７２０は、メモリコントローラ１４０−ａ及びリファレンス線２２５−ｂと電子通信し得る。センス制御線７４０は、センスコンポーネント１２５−ｄ及びメモリコントローラ１４０−ａと電子通信し得る。

プロセッサ８１０は、メモリコントローラ１４０−ｂを通じてメモリアレイ１００−ｂを動作するように構成され得る。幾つかの場合、プロセッサ８１０は、図１及び図７を参照しながら記述したメモリコントローラ１４０の機能を実施し得る。幾つかの場合、メモリコントローラ１４０−ｂはプロセッサ８１０中に統合され得る。プロセッサ８１０は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）若しくはプログラム可能ロジックデバイス、分離したゲート若しくはトランジスタロジック、分離したハードウェアコンポーネントであり得、又はこれらの種類のコンポーネントの組み合わせであり得、プロセッサ８１０は、高速周期を使用するメモリセルの回復を含む、本明細書に記載の様々な機能を実施し得る。プロセッサ８１０は、例えば、様々な機能又はタスクをデバイス８０５にさせるための、メモリアレイ１００−ｂ中に蓄積されたコンピュータ可読命令を実行するように構成され得る。

Claims (30)

1. 強誘電体メモリセルに第１の論理状態を書き込むことと、
   前記強誘電体メモリセルが前記第１の論理状態を第１の期間蓄積していると判定することと、
   前記強誘電体メモリセルが前記第１の論理状態を前記第１の期間蓄積していると判定することに少なくとも部分的に基づいて、前記強誘電体メモリセルに第２の論理状態を書き込むことであって、ここで、前記第２の論理状態は前記第１の論理状態とは異なることと
   を含む、メモリアレイを動作する方法。
2. ラッチ中にインジケータを蓄積することであって、ここで、前記インジケータの値は、前記強誘電体メモリセルの意図した論理状態が前記第１の論理状態であるか、それとも前記第２の論理状態であるかを指し示すこと
   を更に含む、請求項１に記載の方法。
3. 前記強誘電体メモリセルの前記第２の論理状態を、前記強誘電体メモリセルと電子通信するセンスコンポーネントを用いてセンシングすることと、
   前記第２の論理状態をセンシングすること及び前記インジケータの前記値に少なくとも部分的に基づいて、前記強誘電体メモリセルの前記意図した論理状態は前記第１の論理状態であると判定することと
   を更に含む、請求項２に記載の方法。
4. 前記メモリアレイの読み出し動作からコードワードを識別することであって、ここで、前記コードワードの値は、前記インジケータの前記値に少なくとも部分的に基づくことと、
   前記コードワードに少なくとも部分的に基づいて、前記強誘電体メモリセルの前記意図した論理状態は前記第１の論理状態であると判定することと
   を更に含む、請求項２に記載の方法。
5. 前記強誘電体メモリセル中への蓄積のために前記第１の論理状態を受信することと、
   前記インジケータの前記値に少なくとも部分的に基づいて、前記強誘電体メモリセルに前記第２の論理状態を書き込むことと
   を更に含む、請求項２に記載の方法。
6. 前記強誘電体メモリセルに前記第２の論理状態を書き込むことに少なくとも部分的に基づいて、前記インジケータの前記値を更新することであって、ここで、前記インジケータの更新された前記値は、前記強誘電体メモリセルの前記意図した論理状態が前記第１の論理状態であることを指し示すこと
   を更に含む、請求項２に記載の方法。
7. 前記強誘電体メモリセルが前記第２の論理状態を第２の期間蓄積していると判定することと、
   前記強誘電体メモリセルが前記第２の論理状態を前記第２の期間蓄積していると判定することに少なくとも部分的に基づいて、前記強誘電体メモリセルに前記第１の論理状態をライトバックすることと
   を更に含む、請求項６に記載の方法。
8. 前記強誘電体メモリセルに前記第１の論理状態を書き込むことに少なくとも部分的に基づいて、前記インジケータの前記値を更新することであって、ここで、前記インジケータの更新された前記値は、前記強誘電体メモリセルの前記意図した論理状態が前記第１の論理状態であることを指し示すこと
   を更に含む、請求項７に記載の方法。
9. 前記第１の期間は周期の第１の間隔を含み、前記第２の期間は前記周期の第２の間隔を含み、前記周期の期間は、前記第１の論理状態の書き込みと前記第１の論理状態のライトバックとの間の時間を含む、請求項７に記載の方法。
10. 前記ラッチは、複数のラッチの内の１つのラッチを含み、前記強誘電体メモリセルの前記意図した論理状態は、前記複数のラッチの内の過半数により蓄積されている前記値に少なくとも部分的に基づく、請求項２に記載の方法。
11. 前記強誘電体メモリセルが前記第１の論理状態を、アクセスされることなく前記第１の期間蓄積していると識別することであって、ここで、前記第２の論理状態を書き込むことは、前記識別することに少なくとも部分的に基づくこと
    を更に含む、請求項１に記載の方法。
12. 前記強誘電体メモリセルを含む前記メモリアレイのサブセクションを識別することと、
    前記サブセクションの１つ以上の強誘電体メモリセルが前記第１の論理状態を前記第１の期間蓄積していると判定することに少なくとも部分的に基づいて、前記サブセクションの各強誘電体メモリセルに異なる論理状態を書き込むことと
    を更に含む、請求項１に記載の方法。
13. 前記第１の期間が経過したと判定することは、
    エラーの数が閾値数を越えていると判定すること、
    前記メモリアレイが低電力モードで動作されていると判定すること、
    前記メモリアレイが電源切断モードで動作されていると判定すること、又は
    ユーザからのコマンドが受信されていると判定すること
    の内の少なくとも１つを含む、請求項１に記載の方法。
14. 前記強誘電体メモリセルを含む前記メモリアレイのサブセクションを活性化することであって、ここで、前記強誘電体メモリセルを書き込むことは、前記サブセクションを活性化することに少なくとも部分的に基づいて、前記サブセクションの各強誘電体メモリセルに異なる論理状態を書き込むことを含むこと
    を更に含む、請求項１に記載の方法。
15. 前記第２の論理状態は前記第１の論理状態の反対である、請求項１に記載の方法。
16. 前記第１の期間は、前記強誘電体メモリセルの温度、前記強誘電体メモリセルの寿命、前記強誘電体メモリセルのアクセス動作間の平均遅延、若しくは前記強誘電体メモリセルの読み出しからもたらされるセンシングウィンドウの内の少なくとも１つ、又はそれらの任意の組み合わせに基づく、請求項１に記載の方法。
17. 第１の論理状態又は第２の論理状態で書き込み可能な強誘電体メモリセルと、
    前記強誘電体メモリセルに結合されたラッチであって、ここで、前記ラッチは、前記第１の論理状態又は前記第２の論理状態の何れが前記強誘電体メモリセルの意図した論理状態を表すかの指標を蓄積するための不揮発性メモリセルを含む、前記ラッチと
    を含む、電子メモリ装置。
18. 前記ラッチ及び前記強誘電体メモリセルと電子通信するセンスアンプ
    を更に含む、請求項１７に記載の電子装置。
19. 前記ラッチ及びセンスアンプの出力と電子通信する誤り訂正符号（ＥＣＣ）コンポーネント
    を更に含む、請求項１７に記載の電子メモリ装置。
20. 前記ラッチは、第２の強誘電体メモリセルを含む、請求項１７に記載の電子メモリ装置。
21. 強誘電体メモリセルと、
    前記強誘電体メモリセルと電子通信するコントローラであって、ここで、前記コントローラは、
    前記強誘電体メモリセルが第１の論理状態を第１の期間蓄積していると判定することと、
    前記強誘電体メモリセルが前記第１の論理状態を前記第１の期間蓄積していると判定することに少なくとも部分的に基づいて、前記強誘電体メモリセルに第２の論理状態を書き込むことであって、ここで、前記第２の論理状態は前記第１の論理状態とは異なることと
    を動作可能である、前記コントローラと
    を含む、電子メモリ装置。
22. 前記コントローラは、
    前記強誘電体メモリセルに前記第２の論理状態を書き込むことに少なくとも部分的に基づいて、インジケータの値を更新することであって、ここで、前記インジケータの更新された前記値は、前記強誘電体メモリセルの意図した論理状態が前記第１の論理状態であることを指し示すこと
    を動作可能である、請求項２１に記載の電子メモリ装置。
23. 不揮発性メモリセルを含むラッチを更に含み、ここで、前記コントローラは、
    前記ラッチ中にインジケータを蓄積することであって、ここで、前記インジケータの値は、前記強誘電体メモリセルの意図した論理状態が前記第１の論理状態であるか、それとも前記第２の論理状態であるかを指し示すこと
    を動作可能である、請求項２１に記載の電子メモリ装置。
24. 前記コントローラは、
    前記強誘電体メモリセルを含むメモリアレイの温度を測定することであって、ここで、前記第１の期間は、前記温度に少なくとも部分的に基づくこと、又は、
    前記強誘電体メモリセル上で実施されるアクセス動作の数を測定することであって、ここで、前記第１の期間は、前記強誘電体メモリセルのアクセス動作の前記数に少なくとも部分的に基づくことと、
    測定された温度若しくはアクセス動作の前記数、又はそれら両方に少なくとも部分的に基づいて、前記第１の期間の値を修正することと
    を動作可能である、請求項２１に記載の電子メモリ装置。
25. 前記コントローラは、
    前記第１の論理状態が書き込まれた後にタイマを開始することであって、ここで、前記タイマの値は、前記強誘電体メモリセルが前記第１の論理状態を前記第１の期間蓄積しているか否かを指し示すこと
    を動作可能である、請求項２４に記載の電子メモリ装置。
26. 強誘電体メモリセルが第１の論理状態を第１の期間蓄積していると判定するための手段と、
    前記強誘電体メモリセルが前記第１の論理状態を前記第１の期間蓄積していると判定することに少なくとも部分的に基づいて、前記強誘電体メモリセルに第２の論理状態を書き込むための手段であって、ここで、前記第２の論理状態は前記第１の論理状態とは異なる、前記手段と
    を含む、電子メモリ装置。
27. 前記強誘電体メモリセルに前記第２の論理状態を書き込むことに少なくとも部分的に基づいて、インジケータの値を更新するための手段であって、ここで、前記インジケータの更新された前記値は、前記強誘電体メモリセルの意図した論理状態が前記第１の論理状態であることを指し示す、前記手段
    を更に含む、請求項２１に記載の電子メモリ装置。
28. 不揮発性メモリセルを含むラッチ中にインジケータを蓄積するための手段であって、ここで、前記インジケータの値は、前記強誘電体メモリセルの意図した論理状態が前記第１の論理状態であるか、それとも前記第２の論理状態であるかを指し示す、前記手段
    を更に含む、請求項２１に記載の電子メモリ装置。
29. 前記強誘電体メモリセルを含むメモリアレイの温度を測定するための手段であって、ここで、前記第１の期間は前記温度に少なくとも部分的に基づく、前記手段、又は
    前記強誘電体メモリセル上で実施されるアクセス動作の数を測定するための手段であって、ここで、前記第１の期間は、前記強誘電体メモリセルのアクセス動作の前記数に少なくとも部分的に基づく、前記手段と、
    測定された温度若しくはアクセス動作の前記数、又はそれら両方に少なくとも部分的に基づいて、前記第１の期間の値を修正する手段と
    を更に含む、請求項２１に記載の電子メモリ装置。
30. 前記第１の論理状態が書き込まれた後にタイマを開始する手段であって、ここで、前記タイマの値は、前記強誘電体メモリセルが前記第１の論理状態を前記第１の期間蓄積しているか否かを指し示す、前記手段
    を更に含む、請求項２４に記載の電子メモリ装置。