TWI663596B - 記憶體單元之印痕避免 - Google Patents

記憶體單元之印痕避免 Download PDF

Info

Publication number
TWI663596B
TWI663596B TW107122763A TW107122763A TWI663596B TW I663596 B TWI663596 B TW I663596B TW 107122763 A TW107122763 A TW 107122763A TW 107122763 A TW107122763 A TW 107122763A TW I663596 B TWI663596 B TW I663596B
Authority
TW
Taiwan
Prior art keywords
memory unit
state
stored
logical state
memory
Prior art date
Application number
TW107122763A
Other languages
English (en)
Other versions
TW201907398A (zh
Inventor
卡德羅尼亞歷山卓
維莎卡 尼爾摩 拉瑪斯瓦米杜來
普拉爾克拉克
畢德斯奇費迪南朵
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201907398A publication Critical patent/TW201907398A/zh
Application granted granted Critical
Publication of TWI663596B publication Critical patent/TWI663596B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Peptides Or Proteins (AREA)

Abstract

本發明描述用於操作一或若干鐵電記憶體單元之方法、系統及裝置。一單元可經寫入有一值，該值意在傳達不同於通常可與該值相關聯之一邏輯狀態。例如，已儲存與一個邏輯狀態相關聯之一電荷達一時段之一單元可經重寫以儲存一不同電荷，且該重寫單元仍可經讀取以具有最初儲存之邏輯狀態。可將一指示符儲存於一鎖存器中以指示當前藉由該單元儲存之該邏輯狀態是否為該單元之預期邏輯狀態。一單元可(例如)基於一事件之發生或基於該單元已儲存一個值(或電荷)達一特定時段之一判定而週期性地重寫有一相反值。

Description

記憶體單元之印痕避免
下文大體上係關於記憶體裝置且更具體言之係關於維持儲存邏輯值達延長時段之鐵電記憶體單元之效能。 記憶體裝置廣泛用於將資訊儲存於各種電子裝置中，諸如電腦、無線通信裝置、相機、數位顯示器及類似物。藉由程式化一記憶體裝置之不同狀態而儲存資訊。例如，二進位裝置具有兩個狀態，其等通常由一邏輯「1」或一邏輯「0」表示。在其他系統中，可儲存兩個以上狀態。為存取所儲存之資訊，電子裝置可讀取或感測記憶體裝置中之經儲存狀態。為儲存資訊，電子裝置可將狀態寫入或程式化於記憶體裝置中。 存在各種類型之記憶體裝置，包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、鐵電RAM (FeRAM)、磁性RAM (MRAM)、電阻式RAM (RRAM)、快閃記憶體等等。記憶體裝置可係揮發性或非揮發性。非揮發性記憶體(例如，快閃記憶體)可甚至在缺乏一外部電源的情況下儲存資料達延長時段。揮發性記憶體裝置(例如，DRAM)可隨時間丟失其等儲存狀態，除非其等由一外部電源週期性刷新。一二進位記憶體裝置可(例如)包含一充電電容器或一放電電容器。然而，一充電電容器可透過洩漏電流隨時間變成放電，從而導致儲存資訊之丟失。揮發性記憶體之特定特徵可提供效能優勢，諸如更快之讀取速度或寫入速度，而非揮發性記憶體之特徵(諸如在無週期性刷新的情況下儲存資料之能力)可係有利的。 FeRAM可使用類似於揮發性記憶體之裝置架構，但可歸因於使用一鐵電電容器作為一儲存裝置而具有非揮發性性質。因此，相較於其他非揮發性及揮發性記憶體裝置，FeRAM裝置可具有改良效能。FeRAM裝置之一鐵電記憶體單元可儲存一邏輯狀態(例如，邏輯1)達一延長時段(例如，數小時、數日、數月等)。在此時段內，鐵電記憶體單元之一鐵電電容器內之鐵電域可偏移，偏移之量值及效應可隨時間增大。由於此偏移，鐵電記憶體單元可在後續寫入操作或讀取操作期間經歷降級效能。
根據本發明之一闡釋性實施例，揭示一種操作一記憶體陣列之方法，其包括：將一第一邏輯狀態寫入至一鐵電記憶體單元；判定該鐵電記憶體單元已儲存該第一邏輯狀態達一第一時段；及至少部分基於該判定該鐵電記憶體單元已儲存該第一邏輯狀態達該第一時段而將一第二邏輯狀態寫入至該鐵電記憶體單元，其中該第二邏輯狀態不同於該第一邏輯狀態；及將一指示符儲存於一鎖存器中，其中該指示符之一值指示該鐵電記憶體單元之一預期邏輯狀態是否為該第一邏輯狀態或該第二邏輯狀態。 根據本發明之另一闡釋性實施例，揭示一種電子記憶體設備，其包括：一鐵電記憶體單元，其可寫入有一第一邏輯狀態且可至少部分基於已寫入達一第一時段之該第一邏輯狀態而可寫入有一第二邏輯狀態；及一鎖存器，其經耦合至該鐵電記憶體單元，其中該鎖存器包括一非揮發性記憶體單元來儲存該第一邏輯狀態或該第二邏輯狀態是否表示該鐵電記憶體單元之一預期邏輯狀態之一指示。 根據本發明之另一闡釋性實施例，揭示一種電子記憶體設備，其包括：一鐵電記憶體單元；及一控制器，其與該鐵電記憶體單元電子連通，其中該控制器可操作以：判定該鐵電記憶體單元已儲存一第一邏輯狀態達一第一時段；及至少部分基於該判定該鐵電記憶體單元已儲存該第一邏輯狀態達該第一時段而將一第二邏輯狀態寫入至該鐵電記憶體單元，其中該第二邏輯狀態不同於該第一邏輯狀態；及至少部分基於將該第二邏輯狀態寫入至該鐵電記憶體單元而更新一指示符之一值，其中該指示符之該經更新值指示該鐵電記憶體單元之一預期邏輯狀態為該第一邏輯狀態。 根據本發明之另一闡釋性實施例，揭示一種電子記憶體設備，其包括：一鎖存器，其包括一非揮發性記憶體單元；一鐵電記憶體單元；及一控制器，其與該鐵電記憶體單元電子連通，其中該控制器可操作以：判定該鐵電記憶體單元已儲存一第一邏輯狀態達一第一時段；至少部分基於該判定該鐵電記憶體單元已儲存該第一邏輯狀態達該第一時段而將一第二邏輯狀態寫入至該鐵電記憶體單元，其中該第二邏輯狀態不同於該第一邏輯狀態；將一指示符儲存於該鎖存器中，其中該指示符之一值指示該鐵電記憶體單元之一預期邏輯狀態是否為該第一邏輯狀態或該第二邏輯狀態。 根據本發明之另一闡釋性實施例，揭示一種電子記憶體設備，其包括：用於判定一鐵電記憶體單元已儲存一第一邏輯狀態達一第一時段之構件；及用於至少部分基於該判定該鐵電記憶體單元已儲存該第一邏輯狀態達該第一時段而將一第二邏輯狀態寫入至該鐵電記憶體單元之構件，其中該第二邏輯狀態不同於該第一邏輯狀態；及用於至少部分基於將該第二邏輯狀態寫入至該鐵電記憶體單元而更新一指示符之一值之構件，其中該指示符之該經更新值指示該鐵電記憶體單元之一預期邏輯狀態為該第一邏輯狀態。 根據本發明之另一闡釋性實施例，揭示一種操作一記憶體陣列之方法，其包括：將一第一邏輯狀態寫入至一鐵電記憶體單元；判定該鐵電記憶體單元已儲存該第一邏輯狀態達一第一時段；識別該鐵電記憶體單元在未經存取的情況下已儲存該第一邏輯狀態達該第一時段；及至少部分基於該判定該鐵電記憶體單元已儲存該第一邏輯狀態達該第一時段而將一第二邏輯狀態寫入至該鐵電記憶體單元，其中該第二邏輯狀態不同於該第一邏輯狀態。 根據本發明之又一闡釋性實施例，揭示一種操作一記憶體陣列之方法，其包括：識別包含一鐵電記憶體單元之該記憶體陣列之一子區段；將一第一邏輯狀態寫入至該鐵電記憶體單元；判定該鐵電記憶體單元已儲存該第一邏輯狀態達一第一時段；至少部分基於該判定該鐵電記憶體單元已儲存該第一邏輯狀態達該第一時段而將一第二邏輯狀態寫入至該鐵電記憶體單元，其中該第二邏輯狀態不同於該第一邏輯狀態；及至少部分基於判定該子區段之一或多個鐵電記憶體單元已儲存該第一邏輯狀態達該第一時段而將不同邏輯狀態寫入至該子區段之各鐵電記憶體單元。
交叉參考 本專利申請案主張2016年6月21日申請之Calderoni等人之標題為「Memory Cell Imprint Avoidance」之美國專利申請案第15/188,886號之優先權，該案經讓渡給其受讓人。 一鐵電記憶體單元可經寫入有一值，該值意在傳達不同於通常可與該值相關聯之一邏輯狀態以減輕偏移鐵電域之效應。例如，已儲存與一個邏輯狀態相關聯之一電荷達一時段之一單元可經重寫以儲存一不同電荷，且重寫單元仍可經讀取以具有最初儲存之邏輯狀態。一單元可(例如)基於一事件之發生或基於該單元已儲存一個值(或電荷)達一特定時段之一判定而週期性地重寫有一相反值。可儲存一指示符(例如，於一鎖存器中)，其可指示當前藉由單元儲存之邏輯狀態是否為單元之預期邏輯狀態。 舉實例而言，一初始邏輯狀態(例如，一邏輯「1」)可經寫入至一記憶體單元且藉由該記憶體單元儲存。在儲存初始邏輯狀態之後可不針對記憶體單元排程後續存取操作(例如，讀取或寫入操作)達一延長時段(例如，數小時、數日、數月等)；或相同邏輯值可經連續寫入至記憶體單元達延長時段。因此，記憶體單元之一鐵電電容器內之鐵電域可偏移。此現象可被稱作「印痕」。 為減輕印痕之效應，可判定：記憶體單元已儲存初始邏輯狀態達一特定時間量；已發生一事件；或單元已經連續寫入有相同值達某時段，且一相反值可經寫入至單元。然而，單元之預期邏輯狀態可保持不變。故若單元之初始邏輯狀態為「1」，且若在一經判定時段之後，單元經重寫有一邏輯「0」，則單元之預期狀態可為一邏輯「1」，且單元可被讀取為儲存一邏輯「1」。 在一些情況中，當儲存初始邏輯狀態時可起始一計時器，且可比較計時器之一當前值與對應於一經組態時段之一預定或經動態組態之值。經組態時段可比預期導致一單元之印痕之一時段短，且在一些實例中可為約數秒或數分鐘。在一些情況中，可基於記憶體單元之內部特性、記憶體單元之一溫度、記憶體單元之一壽命、由讀取記憶體單元所致之一感測窗及類似物判定對應於時段之值。 在判定已經過該時段之後，可將一不同邏輯狀態(例如，相反邏輯0狀態)—相對於最初儲存之邏輯狀態—寫入至記憶體單元。同時，儲存於一鎖存器(例如，一非揮發性記憶體單元)中之一指示符可從一個值(例如，「0」)更新至另一值(例如，「1」)。指示符之值可指示當前藉由記憶體單元儲存之邏輯狀態是否為預期從記憶體單元讀取之邏輯狀態或不同於預期從記憶體單元讀取之邏輯狀態。例如，一指示符值0可用於指示記憶體單元之預期邏輯狀態與當前藉由記憶體單元儲存之邏輯狀態相同，而一指示符值1可用於指示記憶體單元之預期邏輯狀態與藉由記憶體單元儲存之邏輯狀態相反。在一些實例中，邏輯0可視為與邏輯1相反。 在另一實例中，可將不同邏輯狀態寫入至記憶體單元且回應於一特定事件更新指示符。例如，在已偵測到特定數目之讀取/寫入錯誤之後，可寫入不同邏輯狀態。在另一情況中，可回應於以下各者而寫入不同邏輯狀態：一裝置從一低功率狀態或一斷電狀態返回；裝置經插入至一外部電源中；或回應於來自操作裝置之一使用者之一輸入。 在一些情況中，指示符之值可經提供至一感測組件，且感測組件可感測當前儲存在記憶體單元處之邏輯狀態(例如，邏輯0)。感測組件可使用經感測邏輯狀態及指示符之值(例如，1)來判定經感測邏輯狀態之相反狀態係預期從記憶體單元讀取之邏輯狀態(例如，最初儲存之邏輯1狀態)。在其他實例中，指示符之值可經提供至一錯誤校正碼(ECC)組件且用於識別來自包含記憶體單元之一記憶體陣列之一讀取操作之一碼字，且該碼字之值可用於判定預期邏輯狀態。雖然在一單一記憶體單元之內容背景中論述，但以上論述之特徵可跨多個記憶體單元實施，如將在下文中更詳細描述。 下文在一記憶體陣列之內容背景中進一步描述上文介紹之本發明之特徵。接著針對用於避免一記憶體單元之印痕之具有一對應圖之一例示性電路描述特定實例。本發明之此等及其他特徵進一步藉由與避免一記憶體單元之印痕相關之設備圖、系統圖及流程圖繪示且參考其等加以描述。圖 1 繪示根據本發明之各種實施例之支援避免一記憶體單元之印痕之一例示性記憶體陣列100。記憶體陣列100亦可被稱為一電子記憶體設備。記憶體陣列100包含可程式化以儲存不同狀態之記憶體單元105。各記憶體單元105可經程式化以儲存表示為一邏輯0及一邏輯1之兩個狀態。在一些情況中，記憶體單元105經組態以儲存兩個以上邏輯狀態。一記憶體單元105可包含一電容器來儲存表示可程式化狀態之一電荷；例如，一充電及未充電電容器可分別表示兩個邏輯狀態。 DRAM架構通常可使用此一設計，且所採用之電容器可包含具有線性電極化性質之一介電材料。相比而言，一鐵電記憶體單元可包含具有作為介電材料之一鐵電體之一電容器。一鐵電電容器之電荷之不同位準可表示不同邏輯狀態。鐵電材料具有非線性極化性質；在下文論述一鐵電記憶體單元105之一些細節及優勢。 可藉由啟動或選擇適當字線110及數位線115而對記憶體單元105執行諸如讀取及寫入之操作。存取線110亦可被稱為字線110且數位線115亦可被稱為位元線115。啟動或選擇一字線110或一數位線115可包含施加一電壓至各自線。字線110及數位線115係由導電材料製成。例如，字線110及數位線115可由金屬(諸如銅、鋁、金、鎢等)、金屬合金、其他導電材料或類似物製成。根據圖1之實例，記憶體單元105之各列經連接至一單一字線110，且記憶體單元105之各行經連接至一單一數位線115。藉由啟動一個字線110及一個數位線115 (例如，施加一電壓至字線110或數位線115)，可在其等之交叉點處存取一單一記憶體單元105。存取記憶體單元105可包含讀取或寫入記憶體單元105。一字線110及數位線115之交叉點可被稱為一記憶體單元之一位址。 在一些架構中，一單元之邏輯儲存裝置(例如，一電容器)可藉由一選擇組件而與數位線電隔離。字線110可經連接至選擇組件且可控制該選擇組件。例如，選擇組件可係一電晶體且字線110可經連接至電晶體之閘極。啟動字線110導致一記憶體單元105之電容器與其對應數位線115之間的一電連接或閉合電路。接著，可存取數位線以讀取或寫入記憶體單元105。 可透過一列解碼器120及一行解碼器130控制存取記憶體單元105。在一些實例中，一列解碼器120從記憶體控制器140接收一列位址且基於所接收之列位址啟動適當字線110。類似地，一行解碼器130從記憶體控制器140接收一行位址且啟動適當數位線115。例如，記憶體陣列100可包含多個字線110 (標記為WL_1至WL_M)及多個數位線115 (標記為DL_1至DL_N)，其中M及N取決於陣列大小。因此，藉由啟動一字線110及一數位線115 (例如，WL_2及DL_3)，可存取在其等交叉點處之記憶體單元105。 在存取之後，可由感測組件125讀取或感測一記憶體單元105以判定記憶體單元105之經儲存狀態。例如，在存取記憶體單元105之後，記憶體單元105之鐵電電容器可放電至其對應數位線115上。將鐵電電容器放電可基於加偏壓或施加一電壓於鐵電電容器。放電可引發數位線115之一電壓改變，感測組件125可比較其與一參考電壓(未展示)，以便判定記憶體單元105之經儲存狀態。例如，若數位線115具有高於參考電壓之一電壓，則感測組件125可判定記憶體單元105中之經儲存狀態為一邏輯1且反之亦然。 一感測操作之可靠性可取決於由讀取記憶體單元105所致之一感測窗。例如，與一較小感測窗相比，一較大感測窗可與更少位元錯誤相關聯。感測窗可判定為在儲存一邏輯1時由讀取一記憶體單元105所致之一數位線115之一電壓與在儲存一邏輯0時由讀取記憶體單元所致之數位線115之一電壓之間的差。感測組件125可包含各種電晶體或放大器以便偵測且放大信號之差，此可被稱為鎖存。記憶體單元105之經偵測邏輯狀態接著可透過行解碼器130輸出作為輸出135。 可藉由啟動相關字線110及數位線115設定或寫入一記憶體單元105。如上文論述，啟動一字線110將記憶體單元105之對應列與其等各自數位線115電連接。藉由在啟動字線110時控制相關數位線115，可寫入一記憶體單元105，即，可將一邏輯值儲存於記憶體單元105中。行解碼器130可接受將寫入至記憶體單元105之資料(例如，輸入135)。可藉由跨鐵電電容器施加一電壓而寫入一鐵電記憶體單元105。在下文中更詳細論述此程序。 在一些記憶體架構中，存取記憶體單元105可使所儲存之邏輯狀態降級或損毀且可執行重寫或刷新操作以將原始邏輯狀態傳回至記憶體單元105。在DRAM中，例如，電容器可在一感測操作期間部分或完全放電，從而損壞所儲存之邏輯狀態。故可在一感測操作之後重寫邏輯狀態。另外，啟動一單一字線110可導致列中之所有記憶體單元放電；因此，可需要重寫列中之若干或所有記憶體單元105。 一些記憶體架構(包含DRAM)可隨時間丟失其等儲存狀態，除非其等由一外部電源週期性刷新。例如，一充電電容器可透過洩漏電流隨時間變成放電，從而導致經儲存資訊之丟失。此等所謂的揮發性記憶體裝置之刷新速率可係相對高的(例如，對於DRAM，每秒數十個刷新操作)，此可導致明顯的電力消耗。隨著記憶體陣列愈來愈大，尤其對於依靠一有限電源(諸如一電池)之行動裝置而言，增大之電力消耗可抑制記憶體陣列之部署或操作(例如，電力供應、熱產生、材料限制等)。如下文論述，鐵電記憶體單元105可具有可導致相對於其他記憶體架構改良之效能之有益性質。 例如，鐵電記憶體單元105可相對於一DRAM記憶體單元留存一經儲存狀態達更長時段(例如，數日)，此可減小或消除刷新操作之需要。然而，儲存一邏輯狀態達一延長時段(例如，數小時、數日、數月等)之一鐵電記憶體單元105可隨時間經歷一相關聯鐵電電容器內之一鐵電域偏移。此印痕可不利地影響從鐵電記憶體單元105之後續讀取操作及至鐵電記憶體單元105之後續寫入操作。例如，將與儲存達一延長時段之一邏輯狀態相反之一邏輯狀態寫入至鐵電記憶體單元105可導致一「軟寫入」條件，如將在下文更詳細描述。一軟寫入可導致一降級讀取操作，其特徵可為鐵電記憶體單元之一減小感測窗。在一些情況中，上文論述之延長時段可不必與諸如一日、一月或更長之一時段相關聯，而可代替地與儲存一邏輯值與可發生或期望發生增大讀取/寫入錯誤之一後續時間點之間的時間相關聯。 因此，記憶體陣列100之記憶體單元105可經寫入有不同邏輯狀態以維持鐵電記憶體單元之可靠性(例如，減小一位元錯誤率、寫入錯誤等)。在一些實例中，記憶體陣列100可將與當前儲存之值相反之一值週期性地寫入記憶體陣列100或記憶體陣列100之一子區段之各鐵電記憶體單元105。例如，記憶體陣列100可識別一時段(例如，對應於所期望之感測窗在儲存一初始值之後下降至低於一臨限值之一時間點之一時段)且可按跨越經識別時段之一週期性間隔更新記憶體陣列100之一或多個鐵電記憶體單元105。此時段可經判定為短於上文論述之延長時段。在一些情況中，可基於鐵電記憶體單元105之內部特性、記憶體單元之一溫度、鐵電記憶體單元105之一壽命、由讀取鐵電記憶體單元105所致之一感測窗及類似物判定該時段。 在另一實例中，可識別尚未經存取達該時段之一或多個鐵電記憶體單元105且可將相反之邏輯狀態寫入至該等鐵電記憶體單元105。在可減少記憶體陣列100之一處理器上之負載之另一實例中，可識別包含尚未經存取達該時段之一或多個鐵電記憶體單元105之記憶體陣列100之子區段且將相反邏輯狀態重寫至該子區段內之鐵電記憶體單元105之各者。在又一實例中，每當啟動子區段時，可將相反邏輯狀態寫入記憶體陣列100之一子區段之各鐵電記憶體單元105。記憶體陣列100可採用一指示符，其使用一個值來指示藉由記憶體單元105儲存之邏輯狀態係預期邏輯狀態(即，最初儲存且期望藉由一應用程式讀取之邏輯值)且使用另一值來指示藉由記憶體單元105儲存之邏輯狀態係與預期邏輯狀態相反之邏輯狀態。 記憶體控制器140可透過各種組件(諸如列解碼器120、行解碼器130及感測組件125)控制記憶體單元105之操作(例如，讀取、寫入、重寫、刷新等)。記憶體控制器140可產生列及行位址信號以便啟動所要字線110及數位線115。記憶體控制器140亦可產生且控制在記憶體陣列100之操作期間使用之各種電壓電位。一般言之，本文所論述之一經施加電壓之振幅、形狀或持續時間可經調整或變化且可針對用於操作記憶體陣列100之各種操作而不同。此外，可同時存取記憶體陣列100內之一個、多個或所有記憶體單元105；例如，在其中將所有記憶體單元105或一記憶體單元105群組設定至一單一邏輯狀態之一重設操作期間可同時存取記憶體陣列100之多個或所有單元。 在一些情況中，記憶體控制器140可用於維持一鐵電記憶體單元105之效能。例如，在判定已經過一第一時段之後，記憶體控制器140可寫入不同於當前藉由一鐵電記憶體單元105儲存之邏輯狀態之一邏輯狀態。在一些實例中，記憶體控制器140可判定鐵電記憶體單元105已儲存一邏輯狀態達第一時段且可基於判定鐵電記憶體單元105已儲存一邏輯狀態達第一時段而將一相反邏輯狀態寫入至鐵電記憶體單元105。記憶體控制器140可包含判定已經過第一時段之其他組件(例如，一時序組件)。此外，記憶體控制器140可用於更新儲存於一非揮發性鎖存器中之一指示符，該指示符指示當前藉由鐵電記憶體單元105儲存之一邏輯狀態是否係預期讀取之邏輯狀態或不同於預期在一讀取操作期間讀取之邏輯狀態(與之相反)。圖 2 繪示根據本發明之各種實施例之支援避免一記憶體單元之印痕之一例示性電路200。電路200包含一記憶體單元105-a、字線110-a、數位線115-a及感測組件125-a，其等分別可為如參考圖1描述之一記憶體單元105、字線110、數位線115及感測組件125之實例。記憶體單元105-a可包含一邏輯儲存組件，諸如具有一第一板極(單元板極230)及一第二板極(單元底部215)之電容器205。單元板極230及單元底部215可透過定位在其等之間的一鐵電材料電容式耦合。單元板極230及單元底部215之定向可在不改變記憶體105-a之操作之情況下翻轉。電路200亦包含選擇組件220及參考線225。在圖2之實例中，可經由板極線210存取單元板極230且可經由數位線115-a存取單元底部215。如上文描述，可藉由使電容器205充電或放電儲存各種狀態。 可藉由操作在電路200中所表示之各種元件而讀取或感測電容器205之經儲存狀態。電容器205可與數位線115-a電子連通。例如，當撤銷啟動選擇組件220時，電容器205可與數位線115-a隔離，且當啟動選擇組件220時，電容器205可經連接至數位線115-a。啟動選擇組件220可被稱為選擇記憶體單元105-a。在一些情況中，選擇組件220係一電晶體且藉由施加一電壓至電晶體閘極而控制其操作，其中電壓量值大於電晶體之臨限量值。字線110-a可啟動選擇組件220；例如，施加至字線110-a之一電壓經施加至電晶體閘極，從而將電容器205與數位線115-a連接。在一替代實施例中，可切換選擇組件220與電容器205之位置，使得選擇組件220連接在板極線210與單元板極230之間且使得電容器205介於數位線115-a與選擇組件220之另一終端之間。在此實施例中，選擇組件220可透過電容器205保持與數位線115-a電子連通。此組態可與用於讀取及寫入操作之替代時序及偏壓相關聯。 歸因於電容器205之板極之間的鐵電材料，且如下文更詳細論述，電容器205可不在連接至數位線115-a之後放電。在一個方案中，為感測由鐵電電容器205儲存之邏輯狀態，字線110-a可經偏壓以選擇記憶體單元105-a且可施加一電壓至板極線210。在一些情況中，在加偏壓於板極線210及字線110-a之前，數位線115-a虛擬接地且接著與虛擬接地(即，「浮動」)隔離。加偏壓於板極線210可導致跨電容器205之一電壓差(例如，板極線210電壓減去數位線115-a電壓)。電壓差可產生電容器205上之經儲存電荷之一改變，其中經儲存電荷之改變量值可取決於電容器205之初始狀態，例如，初始狀態是否儲存一邏輯1或一邏輯0。此可基於儲存於電容器205上之電荷而導致數位線115-a之一電壓改變。藉由改變至單元板極230之電壓之記憶體單元105-a之操作可被稱為「移動單元板極」。 數位線115-a之電壓改變可取決於其固有電容。即，隨著電荷流動通過數位線11-a，某有限電荷可經儲存於數位線115-a中且所得電壓取決於固有電容。固有電容可取決於實體特性，包含數位線115-a之尺寸。數位線115-a可連接許多記憶體單元105，故數位線115-a可具有導致一不可忽略電容(例如，約幾皮法拉(pF))之一長度。接著，可由感測組件125-a比較數位線115-a之所得電壓與一參考(例如，參考線225之一電壓)以便判定記憶體單元105-a中所儲存之邏輯狀態。可使用其他感測程序。 感測組件125-a可包含各種電晶體或放大器以偵測且放大信號之差，此可被稱為鎖存。感測組件125-a可包含一感測放大器，其接收且比較數位線115-a之電壓與參考線225之電壓(其可為一參考電壓)。感測放大器輸出可基於該比較而經驅動至更高(例如，正)或更低(例如，負或接地)供應電壓。例如，若數位線115-a具有高於參考線225之一電壓，則感測放大器輸出可經驅動至一正供應電壓。在一些情況中，感測放大器可另外將數位線115-a驅動至供應電壓。感測組件125-a接著可鎖存感測放大器之輸出及/或數位線115-a之電壓，其可用於判定記憶體單元105-a中之經儲存狀態(例如，邏輯1)。替代地，若數位線115-a具有低於參考線225之一電壓，則感測放大器輸出可經驅動至一負電壓或接地電壓。感測組件125-a可類似地鎖存感測放大器輸出以判定記憶體單元105-a中之經儲存狀態(例如，邏輯0)。記憶體單元105-a之經鎖存邏輯狀態接著可例如透過行解碼器130輸出作為參考圖1之輸出135。 為寫入記憶體單元105-a，可跨電容器205施加一電壓。可使用各種方法。在一個實例中，可透過字線110-a啟動選擇組件220以便將電容器205電連接至數位線115-a。可藉由控制單元板極230之電壓(透過板極線210)及單元底部215之電壓(透過數位線115-a)而跨電容器205施加一電壓。為寫入一邏輯0，單元板極230可為高(即，可施加一正電壓至板極線210)且單元底部215可為低(即，虛擬接地或施加一負電壓至數位線115-a)。執行相反程序來寫入一邏輯1，其中單元板極230為低且單元底部215為高。 在一些實例中，若記憶體單元105-a儲存一邏輯狀態達一延長時段(例如，在未被存取的情況下儲存一初始邏輯狀態達一時段)，則電容器205內之鐵電偶極或鐵電域可開始重新排序(「偏移」)。鐵電域之偏移可在將相反邏輯狀態寫入至電容器205時導致一失敗寫入操作。此偏移可在感測由電容器205儲存之邏輯狀態時進一步導致一失敗讀取操作。因此，由記憶體單元105-a儲存之邏輯狀態可經週期性寫入有相反邏輯狀態以減輕電容器205內之鐵電域之重新排序；程序可被稱為翻轉或反轉儲存於記憶體單元105-a中之位元。在下列論述中，術語「翻轉」(或「經翻轉」)及「反轉」(或「經反轉」)可互換使用。在一些情況中，為寫入相反狀態，可驅動感測組件125-a以施加一高或低電壓至數位線115-a，同時可施加一電壓至字線110-a，且可相反地驅使板極線210降低或升高以跨電容器205施加一電壓，如上文論述。在一些實例中，電路200包含一非揮發性鎖存器來儲存指示藉由記憶體單元105-a儲存之邏輯狀態是否已翻轉之一指示符之一值。以此方式，一裝置(例如，一控制器)可判定從記憶體單元105-a感測之邏輯狀態是否為最初儲存且預期讀取之邏輯狀態或經感測之邏輯狀態是否與最初儲存之狀態相反且是否預期讀取與經感測邏輯值相反之值。圖 3 使用根據本發明之各種實施例操作之一鐵電記憶體單元之磁滯曲線300-a及300-b繪示非線性性質之實例。磁滯曲線300-a及300-b分別繪示一例示性鐵電記憶體單元寫入及讀取程序。磁滯曲線300描繪依據一電壓差V而變化之儲存於一鐵電電容器(例如，圖2之電容器205)上之電荷Q。 一鐵電材料之特徵為一自發電極化，即，其在不存在一電場的情況下維持一非零電極化。例示性鐵電材料包含鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、鋯鈦酸鉛(PZT)及鉍鉭酸(SBT)。本文描述之鐵電電容器可包含此等或其他鐵電材料。一鐵電電容器內之電極化導致鐵電材料之表面處之一淨電荷且透過電容器終端吸引相反電荷。因此，電荷經儲存於鐵電材料與電容器終端之介面處。因為可在不存在一外部施加之電場的情況下相對長時間甚至無限地維持電極化，故相較於(例如)DRAM陣列中所採用之電容器，可顯著減少電荷洩漏。此可降低執行如上文針對一些DRAM架構描述之刷新操作之需要。 可從一電容器之一單一終端之觀點理解磁滯曲線300。舉實例而言，若鐵電材料具有一負極化，則正電荷累積在終端處。同樣地，若鐵電材料具有一正極化，則負電荷累積在終端處。另外，應理解，磁滯曲線300中之電壓表示跨電容器之一電壓差且係方向性的。例如，可藉由施加一正電壓至所述終端(例如，一單元板極230)及使第二終端(例如，一單元底部215)維持於接地(或約零伏特(0 V))而實現一正電壓。可藉由使所述終端維持於接地及施加一正電壓至第二終端而施加一負電壓，即，可施加正電壓以使所述終端負極化。類似地，可施加兩個正電壓、兩個負電壓或正電壓及負電壓之任何組合至適當電容器終端以產生在磁滯曲線300中展示之電壓差。 如在磁滯曲線300-a中描繪，鐵電材料可使用一零電壓差維持一正極化或負極化，從而導致兩個可能充電狀態：電荷狀態305及電荷狀態310。根據圖3之實例，電荷狀態305表示一邏輯0且電荷狀態310表示一邏輯1。在一些實例中，可反轉各自電荷狀態之邏輯值以適應用於操作一記憶體單元之其他方案。 可藉由控制鐵電材料之電極化及因此電容器終端上之電荷(藉由施加電壓)而將一邏輯0或1寫入記憶體單元。例如，跨電容器施加一淨正電壓315導致電荷累積，直至達到電荷狀態305-a。在移除電壓315之後，電荷狀態305-a沿著路徑320直至其達到零電壓電位下之電荷狀態305。類似地，藉由施加一淨負電壓325寫入電荷狀態310，此導致電荷狀態310-a。在移除負電壓325之後，電荷狀態310-a沿著路徑330直至其達到零電壓下之電荷狀態310。電荷狀態305-a及電荷狀態310-a亦可被稱為殘餘極化(Pr)值，即，在移除外部偏壓(例如，電壓)之後餘留之極化(或電荷)。矯頑電壓係電荷(或極化)為零之電壓。 為讀取或感測鐵電電容器之經儲存狀態，可將一電壓施加至電容器。作為回應，經儲存電荷Q改變，且改變程度取決於初始電荷狀態，即，最終經儲存電荷(Q)可取決於最初是否儲存電荷狀態305-b或310-b。例如，磁滯曲線300-b繪示兩個可能經儲存電荷狀態305-b及310-b。可將電壓335施加至一電容器單元板極(例如，參考圖2之單元板極230)。雖然描繪為一正電壓，但電壓335可係負的。回應於電壓335，電荷狀態305-b可沿著路徑340。同樣地，若最初儲存電荷狀態310-b，則其沿著路徑345。電荷狀態305-c及310-c之最終位置取決於數個因素，包含特定感測方案及電路。 在一些情況中，最終電荷可取決於連接至記憶體單元之數位線之固有電容。例如，若電容器經電連接至數位線且施加電壓335，則數位線之電壓可歸因於其固有電容而升高。故在一感測組件處量測之一電壓可不等於電壓335且代替地可取決於數位線之電壓。因此，磁滯曲線300-b上之最終電荷狀態305-c及310-c之位置可取決於數位線之電容且可透過一負載線分析判定，即，可相對於數位線電容定義電荷狀態305-c及310-c。因此，電容器之電壓、電壓350或電壓355可係不同的且可取決於電容器之初始狀態。 藉由比較數位線電壓與一參考電壓，可判定電容器之初始狀態。數位線電壓可係電壓335與跨電容器之最終電壓(電壓350或電壓355)之間的差，即，(電壓335-電壓350)或(電壓335-電壓355)。可產生一參考電壓，使得其量值介於兩個可能數位線電壓之間以便判定經儲存邏輯狀態，即，判定數位線電壓是否高於或低於參考電壓。例如，參考電壓可係兩個量(電壓335-電壓350)及(電壓335-電壓355)之一平均值。在由感測組件比較之後，可將經感測數位線電壓判定為高於或低於參考電壓，且可判定鐵電記憶體單元之經儲存邏輯值(即，一邏輯0或1)。 如上文論述，讀取不使用一鐵電電容器之一記憶體單元可使經儲存邏輯狀態降級或損毀。然而，一鐵電記憶體單元可在一讀取操作之後維持初始邏輯狀態。例如，若儲存電荷狀態310-b，則電荷狀態可在一讀取操作期間且在施加電壓350之後沿著路徑345至電荷狀態310-c。在一些情況中，讀取一鐵電記憶體單元可干擾單元之邏輯狀態。例如，在讀取鐵電記憶體單元之後可不再儲存電荷狀態310-b。因此，可執行一寫回程序。在此等情況中，寫回程序可涉及施加一電壓以將單元電荷還原至其初始電荷狀態310-b。 在一印痕條件(即，一印痕單元)之情況下操作之一鐵電電容器可沿著一替代路徑345-a (例如，若電荷狀態310-b經儲存達一延長時段)。替代路徑345-a可與小於電荷狀態310-c之一電荷狀態310-e及大於350之跨電容器之一電壓350-a相關聯。因此，數位線之所得電壓(電壓335-電壓350-a)可小於與電壓350相關聯之數位線115之電壓。另外，殘餘極化(例如，如在電荷狀態305-d與電荷狀態310-d之間量測)可隨著疲勞而減小。因此，數位線之所得電壓(電壓335-電壓350-a)及(電壓335-電壓355)之間的差亦可更小，此可產生一更小感測窗及增大讀取錯誤數目。一鐵電電容器所沿之路徑之改變可隨時間增大且可被稱為「漂移」。此外，將一相反邏輯狀態寫入至一印痕鐵電電容器可導致一軟寫入。一軟寫入可與由鐵電電容器儲存之一較低電荷狀態(諸如電荷狀態305-d)相關聯，且因此，鐵電電容器可與一相關聯數位線共用較少量電荷。因此，亦可減小一後續讀取操作之感測窗。 在一些實例中，可按經組態間隔將不同於當前藉由鐵電電容器儲存之邏輯狀態之一邏輯狀態寫入至鐵電電容器。此可最小化在藉由一鐵電電容器儲存一邏輯值與讀取藉由鐵電電容器儲存之邏輯狀態之間發生之漂移量。在一些實例中，若鐵電電容器在未被存取的情況下儲存一第一電荷狀態(諸如電荷狀態310-b)達一判定時段，則可將相反電荷狀態(例如，電荷狀態305-b)寫入至鐵電電容器。隨時間，若鐵電電容器在儲存電荷狀態305-b時仍未被存取，則磁滯曲線可在相反方向上偏移。在相反方向上之偏移可類似地導致軟寫入條件，其中可在後續寫入操作中藉由鐵電單元儲存具有低於電荷狀態310-b之量值之一電荷狀態。因此，可減小感測窗。因此，在一第二時段之後，可將初始電荷狀態310-b寫回至鐵電電容器且藉由鐵電電容器儲存達另一時段。以此方式，可減小漂移量值且可減輕印痕效應。圖 4 繪示根據本發明之各種實施例之支援避免一記憶體單元之印痕之一例示性電路400。電路400包含記憶體單元105-b、字線110-b (其亦可被稱為一存取線)、數位線115-b及感測組件125-b，其等分別係參考圖1及圖2描述之一記憶體單元105、字線110、數位線115及感測組件125之實例。記憶體單元105可包含使用如參考圖3描述之特性操作之一鐵電電容器。電路400亦包含板極線210-a及參考線225-a，其等分別係如參考圖2描述之板極線210及參考線225之實例。電路400亦包含電壓源405、電壓源410、等化開關420-a及420-b以及隔離組件425-a及425-b。等化開關420及隔離組件425亦可大體上稱為切換組件。電路400亦可包含非揮發性鎖存器430、指示符線435及ECC組件440。 數位線115-b及參考線225-a可分別具有固有電容415-a及415-b。固有電容415-a及415-b可不係電裝置，即，其等可不係雙終端電容器。代替地，固有電容415-a及415-b可表示由數位線115-b及參考線225-a之實體特性(包含尺寸)所致之電容。在一些情況中，參考線225-a係一未使用或非作用數位線。在一些實例中，數位線115-b及參考線225-a可透過等化開關420-a及420-b連接至虛擬接地或與虛擬接地分開。一虛擬接地可充當電路400之一共同參考且亦可被稱為接地或0 V，但虛擬接地在與一接地比較時可浮動至不同於(例如，大於或小於)零伏特之一電壓。 在一些實例中，控制信號(例如，一線性等化信號)可用於分別藉由增大或減小施加至切換組件之一線性等化電壓而啟動或撤銷啟動等化開關420-a或420-b。在一些情況中，等化開關420-a可用於在未使用數位線115-b時防止數位線115-b之電壓浮動。等化開關420-a及420-b以及隔離組件425-a及425-b可經實施為電晶體(例如，場效電晶體(FET))。 可施加一電壓至參考線225-a以提供用於與數位線115-b之電壓比較之一參考。參考線225-a之電壓可藉由感測組件125-b用作與數位線115-b之電壓比較之一參考。如描繪，記憶體單元105-b與數位線115-b電子連通。記憶體單元105-b可包含經由字線110-b與一鐵電電容器電子連通之一選擇組件，如參考圖2描述。選擇組件可藉由施加一電壓至字線110-b而啟動且可用於提供鐵電電容器與數位線115-b之間的一導電路徑。在一個實例中，可使用選擇組件選擇記憶體單元105-b以用於一讀取操作以判定由鐵電電容器儲存之一狀態。 板極線210-a亦可與鐵電電容器電子連通。在一些情況中，可經由板極線210-a加偏壓於鐵電電容器之一板極(例如，針對一讀取操作)。跨電容器施加一非零電壓結合施加一電壓至字線110-b可導致鐵電電容器對數位線115-b充電。即，在存取記憶體單元105-b之後，鐵電電容器可經由固有電容415-a而與數位線115-b共用電荷。在一些實例中，數位線115-b可經驅動至一接地參考或一供應電壓，且可在板極線210-a處施加一電壓以跨鐵電電容器施加一電壓。例如，施加至板極線210-a之電壓可自一第一電壓漸增至一第二電壓。在一些實例中，一恆定電壓可經施加至板極線210-a且數位線115-b之電壓可經驅動至一虛擬接地或一供應電壓以跨鐵電電容器施加一電壓。 隔離組件425-a可與感測組件125-b及數位線115-b電子連通，且隔離組件425-b可與感測組件125-b及參考線225-a電子連通。隔離組件425-a及425-b可用於使數位線115-b及參考線225-a與感測組件125-b隔離。感測組件125-b可用於判定記憶體單元105-b之經儲存狀態。在一些情況中，感測組件125-b係或包含一感測放大器。可藉由電壓源405及電壓源410操作感測組件125-b。在一些實例中，電壓源405係一正供應電壓，而電壓源410係一負供應電壓或一虛擬接地。 感測組件125-b可用於基於數位線115-b之電壓及參考線225-a之電壓判定記憶體單元105-b之一邏輯值。在一些實例中，(例如，由一控制器)啟動或「起動」感測組件125-b以觸發數位線115-b之電壓與參考線225-a之電壓之間的一比較。感測組件125-b可將一感測放大器之輸出鎖存至由電壓源405或電壓源410提供之電壓。例如，若數位線115-b之電壓大於參考線225-a之電壓，則感測組件125-b可將感測放大器之輸出鎖存在從電壓源405供應之一正電壓。感測組件125-b亦可用於將一邏輯值寫入至記憶體單元105-b。例如，在一寫入操作期間，感測組件125-b可經觸發以施加大於在板極線210-a處施加之電壓之一電壓以將一邏輯狀態1寫入至記憶體單元105-b。在一些實例中，由感測組件125-b施加之電壓取決於電壓源405及410。例如，電壓源405可提供大於在板極線210-a處施加之電壓之電壓。 非揮發性鎖存器430可用於儲存指示由感測組件125-b感測之邏輯狀態是否為預期從記憶體單元105-b讀取之邏輯狀態(例如，藉由一使用者應用程式儲存在記憶體單元105-b之邏輯狀態)之一指示符之一值。在一些實例中，經提供至感測組件125-b之指示符之一值(例如，1)可使感測組件125-b輸出與在數位線115-b處感測之邏輯狀態相反之邏輯狀態。在一些實例中，非揮發性鎖存器430可藉由一未使用鐵電記憶體單元(例如，未被使用者應用程式用來儲存記憶體之一鐵電記憶體單元)實施。非揮發性鎖存器430可經由指示符線435將指示符提供至感測組件125-b及/或ECC組件440。若非揮發性鎖存器430經實施為記憶體陣列中之一未使用鐵電記憶體單元，則可使用一相關聯數位線來實施指示符線435。 在一些實例中，一記憶體陣列同時存取一組記憶體單元或包含記憶體單元105-b之一「頁」。該頁之各記憶體單元可與一對應非揮發性鎖存器(諸如非揮發性鎖存器430)相關聯。在一些情況中，可實施從該頁中之記憶體單元之各者接收指示符(包含儲存於非揮發性鎖存器430中之指示符)之額外邏輯。額外邏輯可用於判定藉由多數指示符共用之一值。經識別值可經輸入至對應於該頁中之記憶體單元之感測組件(包含感測組件125-b)，且感測組件可相應地輸出一邏輯狀態。例如，若多數指示符共用值1，則可將此值輸入至對應感測組件，且感測組件可輸出與經感測邏輯狀態相反之邏輯狀態。在一些情況中，該頁自身可與一單一對應非揮發性鎖存器430相關聯，且可將非揮發性鎖存器之值提供至感測組件。 ECC組件440可用於識別從讀取包含記憶體單元105-b之一頁導出之一碼字。在一些實例中，ECC組件440可實施ECC邏輯以判定該頁中之記憶體單元之一預期狀態而非提供指示符至對應感測組件。在一些情況中，用於包含在該頁中之記憶體單元之各者之指示符可經由指示符線(諸如指示符線435)提供至ECC組件440。ECC組件440亦可與多個感測組件(包含感測組件125-b)電子連通，該等感測組件輸出對應於在讀取對應記憶體單元時感測之一邏輯狀態之一電壓。除指示符外，ECC組件440亦可使用從感測組件接收之輸出電壓以判定該頁中之記憶體單元之各者之預期邏輯狀態。例如，ECC組件440可用於識別從讀取包含記憶體單元105-b之該頁導出之一碼字。ECC組件440可使用經識別碼字之值來判定記憶體單元之預期邏輯狀態是否相同或不同於藉由對應感測組件感測且輸出之邏輯狀態，如在下文更詳細描述。在一些實例中，ECC組件440可使用儲存用於驗證藉由複數個記憶體單元(例如，一頁)儲存之資料之一碼字之複數個記憶體單元來實施。在其他實例中，ECC組件440可獨立於記憶體陣列且可經實施為一獨立組件。 在一些實例中，一控制器可用於操作電路400以維持記憶體單元105-b之效能。例如，控制器可用於觸發感測組件125-b以執行一感測操作或施加一電壓至數位線115-b及/或參考線225-a。控制器亦可用於啟動/撤銷啟動等化開關420及隔離組件425且經由字線110-b選擇記憶體單元105-b。在一些實例中，控制器可用於使用字線110-b來存取記憶體單元105-b且使用板極線210-a及數位線115-b來讀取/寫入至記憶體單元105-b。控制器可包含一或多個組件(例如，一時序組件)來幫助判定記憶體單元105-b或一記憶體陣列之一子區段內之一鐵電記憶體單元已儲存一邏輯狀態達一時段。在識別已經過該時段之後，控制器可使用字線110-b、板極線210-a、數位線115-b及/或感測組件125-b以將相反邏輯狀態寫入至記憶體單元105-a。 控制器可基於記憶體單元105-b之一模型判定用於觸發相反邏輯狀態之寫入之一時段。例如，控制器可基於記憶體單元105-b之特性、一期望溫度、操作壽命及所得感測窗判定該時段。在一些實例中，控制器可基於經判定時段週期性地更新記憶體陣列。在一些情況中，控制器可基於在操作期間量測之一溫度或對記憶體單元執行之存取操作之次數或二者動態地修改該時段。在其他情況中，控制器可基於該時段之替代準則或補充準則觸發相反邏輯狀態之寫入。例如，控制器可回應於一事件(諸如包括記憶體單元105-b之一裝置轉變至一全功率模式、裝置之通電、偵測數個錯誤、從裝置之一使用者接收一輸入或類似物)觸發寫入相反邏輯狀態。圖 5 展示繪示根據本發明之各種實施例之例示性電路之操作之一例示性圖500。時序圖500-a在軸505上描繪電壓且在軸510上描繪時間。因此，由讀取一記憶體單元(諸如記憶體單元105-b)所致之感測電壓可表示為時間之一對數函數。 如參考圖4所論述，不同於當前藉由一記憶體單元儲存之一邏輯狀態之一邏輯狀態可在特定時間點寫入至一記憶體單元(例如，按可翻轉藉由一記憶體單元儲存之位元之經組態間隔)。另外，可提供一指示符來指示當前藉由記憶體單元105-b儲存之邏輯狀態是否為一預期邏輯狀態。在圖5之實例中，一記憶體單元(諸如記憶體單元105-b)可儲存兩個邏輯狀態之一者(邏輯0或邏輯1)。感測窗電壓515-a表示由讀取儲存一邏輯0之一記憶體單元所致之感測窗電壓，且感測窗電壓515-b表示由讀取儲存一邏輯1之一記憶體單元所致之感測窗電壓515。如描繪，感測窗電壓515-b隨時間之減小可明顯大於感測窗電壓515-a之減小。因此，藉由記憶體單元105-b儲存之邏輯狀態可週期性翻轉以計數因兩個邏輯狀態之一者而發生之感測窗電壓之減小。在一些情況中，指示符520-a之值最初可被設定為0，且可用於傳達當前藉由記憶體單元105-b儲存之邏輯狀態係預期邏輯狀態。 在第一時段525-a開始時，可將邏輯0寫入至記憶體單元105-b且藉由記憶體單元105-b儲存，且可在第一時段525-a內藉由感測窗電壓515-a表示期望由記憶體單元105-b之一讀取操作所致之感測窗。同時，可使用值0初始化指示符520-a。如展示，由讀取記憶體單元105-b所致之感測窗電壓515-a可在第一時段525-a內減小。若在第一時段525-a期間讀取記憶體單元105-b，則感測組件125-b可感測記憶體單元105-b正儲存一邏輯0。感測組件125-b可另外在感測經儲存邏輯值時考量指示符520-a且可基於指示符520-a之值為0而輸出記憶體單元105-b之預期儲存邏輯狀態確實為一邏輯0。 在後續第二時段525-b開始時，可將相反邏輯狀態(邏輯1)寫入至記憶體單元105-b。在一些情況中，可使用一控制器以判定在寫入相反邏輯狀態之前是否已經過第一時段525-a。若在第二時段525-b期間讀取記憶體單元105-b，則感測組件125-b可感測記憶體單元105-b正儲存一邏輯1。如上文，感測組件125-b可另外在感測經儲存邏輯值時考量指示符520-b。然而，在此情況中，感測組件125-b可基於指示符520-b之值為1而輸出藉由記憶體單元105-b儲存之預期邏輯狀態實際上係一邏輯0而非經感測邏輯1。在下文提供之表1繪示用於基於所指示值判定藉由感測組件125-b感測之邏輯狀態是否為預期輸出狀態或與預期輸出狀態相反之一例示性邏輯表。 表1 以上論述之態樣亦可擴展至包含記憶體單元105-b之多個記憶體單元(例如，一頁)。例如，在第一時段525-a開始時，可將一邏輯0或一邏輯1寫入至一頁中之記憶體單元之各者。該頁之各記憶體單元可與一對應非揮發性鎖存器(諸如一非揮發性鎖存器430)及一對應感測組件相關聯。同時，可使用一值0設定各非揮發性鎖存器以指示當前藉由記憶體單元儲存之邏輯狀態為預期邏輯狀態。在已經過第一時段525-a之後，可將與最初儲存之邏輯狀態相反之一邏輯狀態寫入該頁之各記憶體單元。因此，可使用一值1更新各非揮發性鎖存器以指示預期邏輯不同於當前儲存之邏輯狀態(例如，與之相反)。另外或替代地，可使用一單一非揮發性鎖存器430以指示該頁自身是否已經寫入有相反邏輯狀態。 在一些實例中，非揮發性鎖存器之各者可與一對應感測組件及/或記憶體單元耦合。且若在第二時段525-b期間讀取該頁，則感測組件之各者可基於從對應非揮發性鎖存器接收之指示符輸出一預期邏輯而非當前儲存之邏輯狀態。在其他實例中，指示符之各者首先經輸入至可用於判定藉由多數指示符共用之一值之額外邏輯。經判定值接著可輸入至感測組件之各者且用於判定該頁之預期邏輯狀態。以此方式，可防止少量經損壞指示符損壞一整個頁。例如，額外邏輯可識別多數經接收指示符具有一值1，且可將經識別值1輸入至感測組件。因此，感測一邏輯0之感測組件可代替地輸出一邏輯1，而感測一邏輯1之感測組件可輸出一邏輯0。 在一替代實例中，可使用ECC邏輯以判定從一頁接收之邏輯狀態是否為預期邏輯狀態或與預期邏輯狀態相反。例如，ECC組件440可驗證從數個感測組件接收之邏輯狀態且可基於從非揮發性鎖存器430接收之一指示符之值反轉或傳遞所接收之邏輯狀態。在另一實例中，ECC組件440可產生且儲存兩個碼字，對應於與預期邏輯狀態相同之經儲存邏輯狀態之一第一碼字及對應於與經儲存邏輯狀態不同(例如，相反)之預期邏輯狀態之一第二碼字。ECC組件440可接收與該頁中之記憶體單元之各者相關聯之指示符(包含指示符520-a)且可使用所接收指示符識別從讀取該頁導出之一碼字。例如，藉由ECC組件440接收之指示符可用於選擇第一或第二碼字以與從自感測組件接收之邏輯狀態導出之一碼字比較。在一些情況中，額外邏輯可用於識別藉由多數所接收指示符共用之一值，且經識別值可藉由ECC組件440使用來選擇碼字之一者。例如，若多數指示符共用一值1，則ECC組件440可選擇第二碼字且判定所接收邏輯狀態與預期讀取之邏輯狀態相反。 在一些實例中，可獨立於指示符及非揮發性鎖存器使用ECC組件440。例如，ECC組件440可比較第一碼字及第二碼字與從自該頁接收之邏輯狀態導出之一碼字以基於哪一碼字匹配所導出之碼字而判定預期邏輯狀態。在其他實例中，ECC組件440可使用已經選擇為對稱之一碼字來翻轉該頁中之記憶體單元之邏輯狀態。即，ECC組件440可選擇碼字使得從已經翻轉之一頁導出之一碼字及從未經翻轉之該頁導出之一碼字係相同的。 一旦已翻轉一頁，便可基於非揮發性鎖存器430之值寫入一或多個記憶體單元。例如，若一應用程式請求將一邏輯狀態(例如，邏輯狀態1)儲存於包含在經翻轉頁中之一或多個記憶體單元(例如，該頁中之一字)中，則可將相反邏輯狀態(例如，邏輯狀態0)寫入至記憶體單元。以此方式，可一致地翻轉貫穿該頁儲存之邏輯狀態。在經翻轉頁之一個實例中，記憶體控制器可將經接收邏輯狀態提供至感測組件125，且感測組件125可基於藉由非揮發性鎖存器430提供之指示符之一值在寫入至記憶體單元105-b時翻轉邏輯狀態。在經翻轉頁之另一實例中，ECC組件440可例如基於非揮發性鎖存器430之值翻轉所接收邏輯狀態且將經翻轉邏輯狀態傳遞至相關聯感測組件，其等接著可將經翻轉邏輯狀態寫入至對應記憶體單元。 在一些實例中，第一時段525-a及第二時段525-b具有不同長度，且可在一週期性循環內重複寫入不同邏輯狀態之程序。因此，在第三時段525-c開始時，可將初始邏輯狀態(邏輯0)寫回至記憶體單元105-b且可使指示符520-c之值返回至0。在第四時段525-d開始時，該相反邏輯狀態，邏輯1，可被寫回記憶體單元105-b，且可使指示符520-d之值反回至0。在一些情況中，時段525之長度可基於包含在記憶體陣列中之記憶體單元之已知或模型化特性。例如，時段525之長度亦可基於一記憶體陣列之全部或一部分之環境及操作因素，包含：溫度、壽命、存取操作之間的平均延遲、一所得感測窗或其任何組合。在一些實例中，第一時段525-a及第二時段525-b之長度可為不同的。 在一些實例中，可基於所觀察之環境或操作因素動態更新時段525之長度。例如，可量測記憶體陣列或陣列之一子區段之溫度且可基於經量測溫度修改(例如，增大或減小)時段525之一長度。在一些實例中，可計數對鐵電記憶體單元執行之存取操作之次數且可基於存取操作之經監測次數修改時段525之長度。在一些情況中，可使用經量測溫度及存取操作之經監測次數之一組合以修改時段525之長度。 可考量其他因素來判定是否將相反狀態寫入至一記憶體單元。例如，將相反邏輯狀態寫入至記憶體單元105-b可基於判定記憶體單元105-b在未經存取的情況下已儲存第一邏輯狀態達第一時段525-a。在又一實例中，將相反邏輯狀態寫入至記憶體單元105-b可基於識別尚未存取包含記憶體單元105-b之記憶體陣列之一子區段達第一時段525-a。 在一些情況中，將相反邏輯狀態寫入至記憶體單元105-b可獨立於一時段525且代替地可基於一事件之發生。例如，可回應於判定讀取/寫入錯誤之數目超過一臨限值而將相反邏輯狀態寫入至記憶體單元105-b。在一些實例中，可回應於判定包含記憶體單元105-b之一裝置已從一低功率或斷電狀態進入一啟動狀態而寫入相反邏輯狀態。在一些情況中，可基於識別子區段已進入一啟動狀態而將相反邏輯狀態寫入至裝置之各記憶體單元。另外或替代地，可基於從一使用者接收一命令以寫入相反邏輯狀態而不管記憶體單元105-b已儲存一邏輯狀態之時間來寫入相反邏輯狀態。此外，雖然記憶體單元105-b經論述為儲存兩個邏輯狀態之一者；但在一些實例中，記憶體單元105-b可儲存兩個以上邏輯狀態。圖 6A 展示根據本發明之各種實施例操作之一記憶體陣列之一例示性子區段600-a。子區段600-a包含記憶體單元105-c及感測組件125-c (其等可為如參考圖1、圖2及圖4描述之一記憶體單元105及一感測組件之一實例)及非揮發性鎖存器430-a (其可為參考圖4描述之非揮發性鎖存器430之一實例)。在一些實例中，如參考圖4描述之電路400之態樣可包含在子區段600-a中。 記憶體單元105-c可各與一鎖存器相關聯且可儲存一邏輯狀態。在圖6A之實例中，記憶體單元105-c可儲存邏輯狀態{0, 0,…,1}。非揮發性鎖存器430-a可各對應於一各自記憶體單元且可儲存指示藉由各自記憶體單元儲存之一邏輯狀態是否為預期邏輯狀態之一值。在一些實例中，使用一單一值以指示記憶體單元105-c之群組之預期邏輯狀態。例如，若多數非揮發性鎖存器430-a儲存一值{0}，則鎖存器之一單一輸出亦可為零。在圖6A之實例中，各鎖存器可儲存一值{0}。在一讀取操作期間，感測組件125-c可感測記憶體單元105-c，且基於鎖存器提供{0}值，可判定記憶體單元105-c之預期邏輯狀態與當前邏輯狀態(例如，{0, 0,…,1})相同。在其他實例中，一單一非揮發性鎖存器430-a儲存用於指示含有記憶體單元105-c之一頁是否已經寫入有一預期或反轉邏輯狀態之一單一值。此值可類似地經提供至感測組件125-c。圖 6B 展示根據本發明之各種實施例操作之一記憶體陣列之一例示性子區段600-b。除記憶體單元105-c及非揮發性鎖存器430-a外，子區段600-b亦包含感測組件125-c。感測組件125-c可為如參考圖1、圖2及圖4描述之一感測組件125之一實例。在一些實例中，如參考圖4描述之電路400之態樣可包含在子區段600-b中。 在圖6B之實例中，藉由記憶體單元105-c之各者儲存之邏輯狀態可相對於一最初儲存之狀態翻轉。因此，記憶體單元105-c可儲存邏輯狀態{1, 1,…,0}。另外，藉由非揮發性鎖存器430-a之各者儲存之值亦可經翻轉，且各鎖存器或多數鎖存器可儲存一個{1}。接著可將多數非揮發性鎖存器430-a之值提供至感測組件125-c。在一讀取操作期間，感測組件125-c可感測記憶體單元105-c，且基於鎖存器提供{1}值，可判定記憶體單元105-c之預期邏輯狀態與當前邏輯狀態(例如，{0, 0,…,1})相反。以此方式，可從感測組件125-c讀取在圖6A中最初儲存之邏輯狀態。在一些實例中，非揮發性鎖存器430-a可與一個別感測組件相關聯，且藉由各鎖存器提供之值可藉由感測組件用來判定是否反轉從一記憶體單元接收之一邏輯狀態。在其他實例中，一單一非揮發性鎖存器430-a儲存用於指示含有記憶體單元105-c之一頁是否已經寫入有一預期或反轉邏輯狀態之一單一值。此值可類似地經提供至感測組件125-c。圖 6C 展示根據本發明之各種實施例操作之一記憶體陣列之一例示性子區段600-c。除記憶體單元105-c及非揮發性鎖存器430-a外，子區段600-c亦包含感測組件125-c。子區段600-c亦包含ECC組件440-a，其可為如參考圖4描述之ECC組件440之一實例。子區段600-c可描繪相對於參考圖6B所論述之技術用於讀取記憶體單元105-c之一替代技術。在一些實例中，如參考圖4描述之電路400之態樣可包含在子區段600-c中。 在圖6C之實例中，藉由記憶體單元105-c之各者儲存之邏輯狀態可相對於在圖6A中最初儲存之邏輯狀態{0, 0,…,1}翻轉。因此，記憶體單元105-c可儲存邏輯狀態{1, 1,…,0}。另外，藉由非揮發性鎖存器430-a之各者儲存之值亦可經翻轉，且各鎖存器或多數鎖存器可儲存一個{1}。然而，在圖6C中，從非揮發性鎖存器430-a導出之(若干)值可不經提供至感測組件125-c，而代替地可經提供至ECC組件440-a。以此方式，感測組件125-c可感測當前藉由記憶體單元105-c儲存之邏輯狀態，而不考量是否反轉經感測邏輯狀態，例如，感測組件125-c可輸出經反轉邏輯狀態{1, 1,…,0}。感測組件125-c之輸出可經傳遞至ECC組件440-a。ECC組件440-a可使用接收之輸出來判定一碼字，其可用於判定從記憶體單元105-c接收之資料是否有效。ECC組件440-a接著可使用藉由非揮發性鎖存器430-a提供之值來判定藉由記憶體單元105-c儲存之邏輯狀態是否為預期邏輯狀態。在圖6C之實例，ECC組件440-a藉由導出匹配一經儲存碼字之一碼字而判定藉由感測組件125-c輸出之邏輯狀態係有效的。接著ECC組件440-a基於判定從非揮發性鎖存器430-a接收之值為一個{1}而反轉邏輯狀態，且因此輸出最初儲存/預期邏輯狀態{0, 0,…,1}。在其他實例中，一單一非揮發性鎖存器430-a儲存用於指示含有記憶體單元105-c之一頁是否已經寫入有一預期或反轉邏輯狀態之一單一值。此值可類似地經提供至ECC組件440-a。 在一些實例中，子區段600-c不使用非揮發性鎖存器430-a。在此一實例中，ECC組件440-a可基於儲存於記憶體單元105-c中之資料儲存兩個碼字，例如，針對最初儲存之邏輯狀態(例如，{0, 0,…,1})導出之一碼字，及針對與最初儲存之邏輯狀態相反之邏輯狀態(例如，{1, 1,…,0})導出之一碼字。ECC組件440-a接著使用兩個碼字檢查從感測組件125-c之一輸出導出之一碼字來判定藉由記憶體單元105-c儲存之資料是否有效且判定輸出邏輯狀態是否有效。即，若與相反邏輯狀態相關聯之碼字用於驗證當前藉由記憶體單元105-c儲存之資料，則ECC組件440-a可判定記憶體單元105-c之最初儲存/預期邏輯狀態{0, 0,…,1}與當前儲存之邏輯狀態{1, 1,…,0}相反。在其他實例中，ECC組件440-a可判定用於藉由記憶體單元105-c儲存之資料之一碼字，其對於一預定邏輯狀態及對於預期邏輯狀態之相反狀態係對稱的。 在一些實例中，ECC組件440-a經實施為包含記憶體單元105-c之一頁之一部分。即，ECC位元可儲存於特定記憶體單元105-c中且在該頁之一感測操作期間進行讀取。經儲存ECC位元可用於判定藉由該頁儲存之資料是否有效或損壞。在其他實例中，ECC組件440-a經實施與記憶體單元105-c分開。即，一頁之ECC位元可經儲存於記憶體陣列之一不同區段中且可用於判定從該頁讀取之資料在讀取記憶體單元105-c之邏輯狀態之後是否有效或損壞。圖 7 展示根據本發明之各種實施例之支援避免印痕之一記憶體陣列100-a之一方塊圖700。記憶體陣列100-a可被稱為一電子記憶體設備且包含記憶體控制器140-a及記憶體單元105-d，其等可係參考圖1、圖2及圖4描述之記憶體控制器140及記憶體單元105之實例。在一些情況中，記憶體單元105-d可與如參考圖1描述之多個記憶體單元105相關聯。記憶體控制器140-a可包含偏壓組件710、時序組件715及印痕識別組件745，且可如在圖1中描述般操作記憶體陣列100-a。記憶體控制器140-a亦可包含一非揮發性鎖存器430-b及一ECC組件440-b，其等可係如參考圖4所描述之非揮發性鎖存器430及ECC組件440之實例。 記憶體控制器140-a可與字線110-c、數位線115-c、感測組件125-d及板極210-b電子連通，其等可係參考圖1、圖2及圖4描述之字線110、數位線115、感測組件125及板極線210之實例。記憶體陣列100-a亦可包含參考組件720及鎖存器725。記憶體陣列100-a之組件可彼此電子連通且可執行參考圖1至圖5描述之功能。在一些情況中，参考组件720、感測組件125-d及鎖存器725可係記憶體控制器140-a之組件。 在一些實例中，數位線115-c與感測組件125-d及鐵電記憶體單元105-d之一鐵電電容器電子連通。鐵電記憶體單元105-d可寫入有一邏輯狀態(例如，一第一或第二邏輯狀態)。字線110-c可與記憶體控制器140-a及鐵電記憶體單元105-d之一選擇組件電子連通。板極線210-a可與記憶體控制器140-a及鐵電記憶體單元105-d之鐵電電容器之一板極電子連通。感測組件125-d可與記憶體控制器140-a、參考線225-b、數位線115-c及鎖存器725電子連通。參考組件720可與記憶體控制器140-a及參考線225-b電子連通。感測控制線740可與感測組件125-d及記憶體控制器140-a電子連通。 鎖存器控制線750可與非揮發性鎖存器430-b及記憶體控制器140-a電子連通。非揮發性鎖存器430-b可與ECC組件440-b及/或感測組件125-d電子連通。ECC組件440-b可與感測組件125-d電子連通。此等組件亦可經由其他組件、連接或匯流排與除上文未列出之組件以外的其他組件(在記憶體陣列100-a內部及外部兩者)電子連通。 記憶體控制器140-a可經組態以藉由施加電壓至字線110-c、板極210-b、或數位線115-c而啟動該等各種節點。例如，偏壓組件710可經組態以施加一電壓以操作記憶體單元105-d以如上文描述般讀取或寫入記憶體單元105-d。在一些情況中，記憶體控制器140-a可包含如參考圖1描述之一列解碼器、行解碼器或兩者。此可使記憶體控制器140-a能夠存取一或多個記憶體單元105。偏壓組件710亦可將電壓電位提供至參考組件720以便產生用於感測組件125-d之一參考信號。另外，偏壓組件710可提供電壓電位用於感測組件125-d之操作。 在一些情況中，記憶體控制器140-a可使用時序組件715來執行其操作。例如，時序組件715可控制各種字線選擇或板極偏壓之時序(包含用於切換及電壓施加之時序)以執行本文論述之記憶體功能(諸如讀取及寫入)。在一些情況中，時序組件715可控制偏壓組件710之操作。參考組件720可包含用於來產生用於感測組件125-d之一參考信號之各種組件。參考組件720可包含經組態以產生一參考信號之電路。在一些情況中，可使用其他鐵電記憶體單元105實施參考組件720。感測組件125-d可比較(透過數位線115-c)來自記憶體單元105-d之一信號與來自參考組件720之一參考信號。在判定邏輯狀態之後，感測組件接著可將輸出儲存於鎖存器725中，其中該輸出可根據一電子裝置(記憶體陣列100-a係一部分)之操作而使用。感測組件125-d可包含與鎖存器及鐵電記憶體單元電子連通之一感測放大器。 非揮發性鎖存器430-b可包含一非揮發性記憶體單元來儲存第一邏輯狀態或第二邏輯狀態是否表示鐵電記憶體單元105-d之一預期邏輯狀態之一指示。在一些情況中，非揮發性鎖存器430-b經實施為不同於鐵電記憶體單元105-d之一第二鐵電記憶體單元(例如，一未使用鐵電記憶體單元)。 可結合時序組件715及偏壓組件710使用印痕識別組件745以將一第一邏輯狀態寫入至鐵電記憶體單元105-d；判定鐵電記憶體單元105-d已儲存第一邏輯狀態達一第一時段；及至少部分基於判定鐵電記憶體單元105-d已儲存第一邏輯狀態達第一時段而將一第二邏輯狀態寫入至鐵電記憶體單元105-d，其中第二邏輯狀態不同於第一邏輯狀態。例如，印痕識別組件745可用於至少部分基於鐵電記憶體單元105-d之溫度、鐵電記憶體單元105-d之壽命、鐵電記憶體單元105-d之存取操作之間的平均延遲或由讀取鐵電記憶體單元105-d所致之一感測窗或其任何組合之至少一者來判定第一時段之一長度。 在一些實例中，記憶體控制器140-a可用於操作記憶體陣列100-a之組件以維持記憶體單元105-d之效能。例如，記憶體控制器140-a可使用偏壓組件710以將一第一邏輯狀態寫入至鐵電記憶體單元105-d；使用時序組件715來判定鐵電記憶體單元已儲存第一邏輯狀態達一第一時段；及使用偏壓組件710來至少部分基於判定鐵電記憶體單元105-d已儲存第一邏輯狀態達第一時段而將一第二邏輯狀態寫入至鐵電記憶體單元105-d，其中第二邏輯狀態不同於第一邏輯狀態。在一些實例中，用於寫入第一邏輯狀態之一額外因素係識別鐵電記憶體單元105-d在未經存取的情況下已儲存第一邏輯狀態達第一時段。在一些情況中，第一時段至少部分基於鐵電記憶體單元105-d之溫度、鐵電記憶體單元105-d之壽命、鐵電記憶體單元105-d之存取操作之間的平均延遲或由讀取鐵電記憶體單元105-d所致之一感測窗或其任何組合之至少一者。 在一些情況中，非揮發性鎖存器430-b用於儲存指示藉由鐵電記憶體單元105-d儲存之一預期邏輯狀態是否為第一邏輯狀態或第二邏輯狀態之一指示符。例如，儲存在非揮發性鎖存器430-b之指示符之值可基於將第二值寫入至鐵電記憶體單元105-d而更新(例如，至一值1)以指示鐵電記憶體單元105-d之預期邏輯狀態為第一邏輯狀態。指示符之值可經提供至感測組件125-d，且儘管鐵電記憶體單元105-d儲存第二邏輯狀態，感測組件125-d可由於藉由非揮發性鎖存器430-b儲存之指示符之值而輸出鐵電記憶體單元105-d之邏輯狀態作為第一邏輯狀態。 在另一實例中，指示符之值可不經提供至感測組件125-d且ECC組件440-b可用於判定鐵電記憶體單元105-d之預期邏輯狀態。例如，ECC組件440-b可識別來自記憶體陣列之一頁之一讀取操作之一碼字，且碼字之一值至少部分基於指示符之值。ECC組件440-b接著可至少部分基於經識別碼字判定鐵電記憶體單元105-d之預期邏輯狀態為第一邏輯狀態。 在一些情況中，記憶體控制器140-a可接收將第一邏輯狀態儲存於鐵電記憶體單元105-d中之一請求。記憶體控制器140-a可結合非揮發性鎖存器430-b之值而使用偏壓組件710來寫入至鐵電記憶體單元105-d。例如，若藉由非揮發性鎖存器430-b儲存之值為1，則記憶體控制器可判定藉由鐵電記憶體單元105-d儲存之邏輯狀態已經翻轉，且可代替第一邏輯狀態將第二邏輯狀態寫入至鐵電記憶體單元105-d。類似地，記憶體控制器140-a可接收儲存一頁資料之一請求，且可基於非揮發性鎖存器430-b之值寫入該頁資料之一翻轉版本。 在一些情況中，記憶體控制器140-a可使用時序組件715來判定鐵電記憶體單元105-d已儲存第二(例如，經翻轉)邏輯狀態達一第二時段，且可至少部分基於判定鐵電記憶體單元105-d已儲存第二邏輯狀態達第二時段而將第一邏輯狀態寫回至鐵電記憶體單元105-d。印痕識別組件745接著可觸發非揮發性鎖存器430-b以更新指示符之值，使得指示符指示鐵電記憶體單元105-d之預期邏輯狀態係藉由鐵電記憶體單元105-d儲存之邏輯狀態(在此情況中，其為第一邏輯狀態)。在一些情況中，第一時段包括一循環之一第一間隔且第二時段包括循環之一第二間隔，循環之一週期包括寫入第一邏輯狀態與寫回第一邏輯狀態之間的一時間。 在一些情況中，記憶體陣列100-a之各鐵電記憶體單元與一非揮發性鎖存器相關聯，且記憶體陣列100-a之一子區段之預期邏輯狀態至少部分基於儲存相同值之複數個鎖存器之多數鎖存器。在一些實例中，記憶體控制器140-a結合時序組件715使用印痕識別組件745來識別包含鐵電記憶體單元105-d之記憶體陣列之一子區段；且至少部分基於判定該子區段之一或多個鐵電記憶體單元已儲存第一邏輯狀態達第一時段而將不同邏輯狀態寫入至該子區段之各鐵電記憶體單元。用於寫入不同邏輯狀態之一額外因素可為識別鐵電記憶體單元之一鐵電記憶體單元在未經存取的情況下已儲存一邏輯狀態達第一時段。 在一些實例中，記憶體控制器140-a獨立於第一時段將第二邏輯狀態寫入至鐵電記憶體單元105-d。例如，記憶體控制器140-a可基於以下之至少一者而將第二邏輯狀態寫入至鐵電記憶體單元105-d：判定錯誤之數目已超過一臨限值；判定記憶體陣列已在一低功率模式中操作；判定記憶體陣列已在一斷電模式中操作；或判定已接收來自一使用者之一命令；或其任何組合。在另一實例中，記憶體控制器140-a可至少部分基於啟動包含鐵電記憶體單元105-d之記憶體陣列之一子區段而將不同邏輯狀態寫入至子區段之各鐵電記憶體單元。 記憶體控制器140-a亦可用於量測包含鐵電記憶體單元105-d之一記憶體陣列之一溫度，其中第一時段至少部分基於該溫度，或監測對鐵電記憶體單元105-d執行之存取操作之次數，其中第一時段至少部分基於鐵電記憶體單元105-d之存取操作之次數或二者；且至少部分基於量測溫度或存取操作之監測次數或二者修改第一時段之一值。另外，記憶體控制器140-a可用於在寫入第一邏輯狀態之後起始一計時器，計時器之一值用於判定鐵電記憶體單元105-d已儲存第一邏輯狀態達第一時段。圖 8 繪示根據本發明之各種實施例之支援避免一記憶體單元之印痕之一系統800。系統800包含一裝置805，其可係或包含一印刷電路板來連接或實體支撐各種組件。在一些實例中，裝置805可為一電腦、桌上型電腦、筆記型電腦、平板電腦、行動電話或類似物。裝置805包含一記憶體陣列100-b，其可係參考圖1及圖7描述之記憶體陣列100之一實例。記憶體陣列100-b可含有記憶體控制器140-b及(若干)記憶體單元105-d，其等可係參考圖1及圖7描述之記憶體控制器140及參考圖1、圖2、圖4及7描述之記憶體單元105之實例。裝置805亦可包含一處理器810、BIOS組件815、(若干)周邊組件820及輸入/輸出控制組件825。裝置805之組件可透過匯流排830彼此電子連通。 處理器810可經組態以透過記憶體控制器140-b操作記憶體陣列100-a。在一些情況中，處理器810可執行參考圖1及圖7描述之記憶體控制器140之功能。在其他情況中，記憶體控制器140-b可經整合至處理器810中。處理器810可係一通用處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其可係此等類型之組件之一組合，且處理器810可執行本文描述之各種功能，包含使用快速循環來復原一記憶體單元。例如，處理器810可經組態以實行儲存於記憶體陣列100-a中之電腦可讀指令以使裝置805執行各種功能或任務。 BIOS組件815可係包含經操作為韌體之一基本輸入/輸出系統(BIOS)之一軟體組件，其可初始化且運行系統800之各種硬體組件。BIOS組件815亦可管理處理器810與各種組件(例如，周邊組件820、輸入/輸出控制組件825等)之間的資料流。BIOS組件815可包含經儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中之一程式或軟體。 (若干)周邊組件820可係經整合至裝置805中之任何輸入或輸出裝置，或此等裝置之一介面。實例可包含磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、一串列埠或並列埠或周邊卡槽(諸如周邊組件互連件(PCI)或加速圖形埠(AGP)槽)。 輸入/輸出控制組件825可管理處理器810與(若干)周邊組件820、輸入裝置835或輸出裝置840之間的資料通信。輸入/輸出控制組件825亦可管理未經整合至裝置805中之周邊設備。在一些情況中，輸入/輸出控制組件825可表示至外部周邊設備之一實體連接或埠。 輸入835可表示裝置805外部之一裝置或信號，其提供輸入至裝置805或裝置605之組件。此可包含一使用者介面或與其他裝置或其他裝置之間的介面。在一些情況中，輸入835可係經由(若干)周邊組件820與裝置805介接或可藉由輸入/輸出控制組件825管理之一周邊設備。 輸出840可表示裝置805外部之一裝置或信號，其經組態以從裝置805或裝置805之組件之任一者接收輸出。輸出840之實例可包含一顯示器、音訊揚聲器、一印刷裝置、另一處理器或印刷電路板等。在一些情況中，輸出840可係經由(若干)周邊組件820與裝置805介接或可藉由輸入/輸出控制組件825管理之一周邊設備。 記憶體控制器140-b、裝置805及記憶體陣列100-b之組件可由經設計以執行其等功能之電路組成。此可包含經組態以執行本文描述之功能之各種電路元件，例如，導電線、電晶體、電容器、電感器、電阻器、放大器或其他作用或非作用元件。 在一些實例中，記憶體陣列100-b可包含用於判定一鐵電記憶體單元已儲存一第一邏輯狀態達一第一時段之構件。在一些實例中，記憶體陣列100-b可包含用於至少部分基於判定鐵電記憶體單元已儲存第一邏輯狀態達第一時段而將一第二邏輯狀態寫入至鐵電記憶體單元之構件，其中第二邏輯狀態不同於第一邏輯狀態。 在一些實例中，記憶體陣列100-b可包含用於至少部分基於將第二邏輯狀態寫入至鐵電記憶體單元而更新一指示符之一值之構件，其中指示符之更新值指示鐵電記憶體單元之一預期邏輯狀態為第一邏輯狀態。在一些實例中，記憶體陣列100-b可包含用於將一指示符儲存於包括一非揮發性記憶體單元之一鎖存器中之構件，其中指示符之一值指示鐵電記憶體單元之一預期邏輯狀態是否為第一邏輯狀態或第二邏輯狀態。 在一些實例中，記憶體陣列100-b可包含用於量測包含鐵電記憶體單元之一記憶體陣列之一溫度之構件，其中第一時段至少部分基於該溫度；或用於量測對鐵電記憶體單元執行之存取操作之次數之構件，其中第一時段至少部分基於鐵電記憶體單元之存取操作之次數。在一些實例中，記憶體陣列100-b可包含用於至少部分基於一經量測溫度或存取操作之次數或二者修改第一時段之一值之構件。在一些實例中，記憶體陣列100-b可包含用於在寫入第一邏輯狀態之後起始一計時器之構件，其中計時器之一值指示鐵電記憶體單元是否已儲存第一邏輯狀態達第一時段。圖 9 展示繪示根據本發明之各種實施例之用於避免一記憶體單元之印痕之一方法900之一流程圖。方法900之操作可藉由如參考圖1、圖7及圖8描述之記憶體陣列100實施。例如，方法900之操作可藉由如參考圖1、圖7及圖8描述之記憶體控制器140執行。在一些實例中，記憶體控制器140可實行一組碼來控制記憶體陣列100之功能元件以執行下文描述之功能。另外或替代地，記憶體控制器140可使用專用硬體來執行下文描述之功能。 在方塊905，方法可包含將一第一邏輯狀態寫入至一鐵電記憶體單元，如參考圖1至圖5描述。在某些實例中，可藉由如參考圖7描述之偏壓組件710執行或促進方塊905之操作。 在方塊910，方法可包含判定鐵電記憶體單元已儲存第一邏輯狀態達一第一時段，如參考圖1至圖5描述。在某些實例中，可藉由如參考圖7描述之印痕識別組件745執行或促進方塊910之操作。在一些情況中，第一時段至少部分基於鐵電記憶體單元之溫度、鐵電記憶體單元之壽命、鐵電記憶體單元之存取操作之間的平均延遲或由讀取鐵電記憶體單元所致之一感測窗或其任何組合之至少一者。 在一些情況中，判定可包含識別鐵電記憶體單元在未經存取的情況下已儲存第一邏輯狀態達第一時段，其中寫入第二邏輯狀態至少部分基於該識別。在其他情況中，判定已經過第一時段可不與一計時器之一值相關聯，而代替地可基於以下各者加以判定：判定錯誤之數目已超過一臨限值；判定記憶體陣列已在一低功率模式中操作；判定記憶體陣列已在一斷電模式中操作；或判定已接收來自一使用者之一命令或其任何組合。 在方塊915，方法可包含至少部分基於判定鐵電記憶體單元已儲存第一邏輯狀態達第一時段而將一第二邏輯狀態寫入至鐵電記憶體單元，其中第二邏輯狀態不同於第一邏輯狀態，如參考圖1至圖5描述。在某些實例中，可藉由如參考圖7描述之偏壓組件710執行或促進方塊915之操作。在一些情況中，第二邏輯狀態與第一邏輯狀態相反。在一些實例中，方法可包含將一指示符儲存於一鎖存器中，其中指示符之一值指示鐵電記憶體單元之一預期邏輯狀態是否為第一邏輯狀態或第二邏輯狀態。在一些實例中，鎖存器包括複數個鎖存器之一個鎖存器，且其中鐵電記憶體單元之預期邏輯狀態至少部分基於藉由複數個鎖存器之多數鎖存器儲存之值。在另一實例中，可基於啟動包含鐵電記憶體單元之記憶體陣列之一子區段寫入第二邏輯狀態。在一些情況中，方法可包含至少部分基於將第二邏輯狀態寫入至鐵電記憶體單元而更新指示符之值，其中指示符之更新值指示鐵電記憶體單元之預期邏輯狀態為第一邏輯狀態。 在一些實例中，方法可包含使用與鐵電記憶體單元電子連通之一感測組件感測鐵電記憶體單元之第二邏輯狀態，且至少部分基於感測第二邏輯狀態及指示符之值而判定鐵電記憶體單元之預期邏輯狀態為第一邏輯狀態。另外或替代地，方法可包含識別來自記憶體陣列之一讀取操作之一碼字，其中碼字之一值至少部分基於指示符之值；及至少部分基於該碼字判定鐵電記憶體單元之預期邏輯狀態為第一邏輯狀態。 在一些情況中，方法可包含判定鐵電記憶體單元已儲存第二邏輯狀態達一第二時段，且可至少部分基於判定鐵電記憶體單元已儲存第二邏輯狀態達第二時段而將第一邏輯狀態寫回至鐵電記憶體單元。可至少部分基於將第一邏輯狀態寫入至鐵電記憶體單元更新指示符之值，其中指示符之經更新值指示鐵電記憶體單元之預期邏輯狀態為第一邏輯狀態。在一些情況中，第一時段包括一循環之一第一間隔且第二時段包括循環之一第二間隔，循環之一週期包括寫入第一邏輯狀態與寫回第一邏輯狀態之間的一時間。 在一些實例中，方法可包含識別包含鐵電記憶體單元之記憶體陣列之一子區段；及至少部分基於判定該子區段之一或多個鐵電記憶體單元已儲存第一邏輯狀態達第一時段而將不同邏輯狀態寫入至該子區段之各鐵電記憶體單元。在一些實例中，方法可包含接收第一邏輯狀態以儲存在鐵電記憶體單元中，及至少部分基於指示符之值而將第二邏輯狀態寫入至鐵電記憶體單元。以此方式，鐵電記憶體單元之邏輯狀態可保持一翻轉頁內之恰當極性。 因此，方法900可為操作一記憶體陣列之一方法。例如，其可提供避免一記憶體單元之印痕。應注意，方法900描述可能實施方案，且操作及步驟可經重新配置或以其他方式經修改使得其他實施方案係可能的。 本文之描述提供實例且不限制發明申請專利範圍中陳述之範疇、應用性或實例。在不脫離本發明之範疇的情況下可對所論述之元件之功能及配置進行改變。各種實例可視情況省略、替換或添加各種程序或組件。又，可在其他實例中組合關於一些實例描述之特徵。 本文陳述之描述以及附圖描述例示性組態且不表示可實施或在發明申請專利範圍之範疇內之所有實例。如本文使用之術語「實例」、「例示性」及「實施例」意謂「充當一實例、例項或繪示」且非「較佳」或「優於其他實例」。實施方式出於提供對所描述技術之理解之目的而包含具體細節。然而，可在不具有此等具體細節之情況下實踐此等技術。在一些例項中，以方塊圖形式展示熟知結構及裝置以避免模糊所描述實例之概念。 在附圖中，類似組件或特徵可具有相同元件符號。此外，可藉由在參考標籤後加一破折號及區分類似組件之一第二標籤來區分相同類型之各種組件。當在說明書中使用第一參考標籤時，描述可適用於具有相同第一參考標籤之類似組件之任一者，而無關於第二參考標籤。 可使用各種不同工程技術及技術之任一者來表示本文描述之資訊及信號。例如，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其任何組合表示可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片。一些圖式可將信號繪示為一單一信號；然而，一般技術者將理解，信號可表示信號之一匯流排，其中匯流排可具有各種位元寬度。 如本文使用，術語「虛擬接地」係指保持在約零伏特(0 V)之一電壓但不直接連接接地之一電子電路之一節點。因此，一虛擬接地之電壓可暫時波動且在穩定狀態返回至約0 V。可使用各種電子電路元件來實施一虛擬接地，諸如由運算放大器及電阻器構成之一分壓器。其他實施方案亦係可能的。「虛擬接地」或「經虛擬接地」意謂連接至約0 V。 術語「電子連通」係指組件之間的一關係，其支援組件之間的電子流。此可包含組件之間的一直接連接或可包含中間組件。電子連通中之組件可係主動交換之電子或信號(例如，在一通電電路中)或可不係主動交換之電子或信號(例如，在一斷電電路中)，但可經組態且可操作以在使一電路通電之後交換電子或信號。舉實例而言，經由一開關(例如，一電晶體)實體連接之兩個組件電子連通，而不管開關之狀態(即，斷開或閉合)為何。 術語「隔離」係指組件之間的一關係，其中電子當前無法在其等之間流動；若組件之間存在一開路，則其等彼此隔離。例如，藉由一開關實體連接之兩個組件可在開關斷開時彼此隔離。 本文論述之裝置(包含記憶體陣列100)可在一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上形成。在一些情況中，基板係一半導體基板。在其他情況中，基板可係一絕緣體上覆矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOP))或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含但不限於磷、硼或砷)摻雜控制基板或基板之子區域之導電率。可藉由離子植入或藉由任何其他摻雜方法在基板之初始形成或生長期間執行摻雜。 本文論述之一電晶體或若干電晶體可表示一場效電晶體(FET)且包括包含一源極、汲極及閘極之一三個終端裝置。該等終端可透過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可係導電的且可包括一重度摻雜(例如，簡併)半導體區域。可藉由一輕度摻雜半導體區域或通道分離源極及汲極。若通道係n型(即，多數載子係電子)，則FET可被稱為一n型FET。若通道係p型(即，多數載子係電洞)，則FET可被稱為一p型FET。通道可藉由一絕緣閘極氧化物封端。可藉由施加一電壓至閘極而控制通道導電率。例如，分別施加一正電壓或一負電壓至一n型FET或一p型FET可導致通道變成導電。當施加大於或等於一電晶體之臨限電壓之一電壓至電晶體閘極時，可「開啟」或「啟動」該電晶體。當施加小於電晶體之臨限電壓之一電壓至電晶體閘極時，可「關閉」或「撤銷啟動」該電晶體。 可使用經設計以執行本文中描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其任何組合而實施或執行結合本文之揭示內容描述之各種闡釋性方塊、組件及模組。一通用處理器可係一微處理器，但在替代例中，該處理器可係任何習知處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算裝置之一組合(例如，一DSP及一微處理器之一組合、多個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態)。 可在硬體、藉由一處理器實行之軟體、韌體或其任何組合中實施本文描述之功能。若實施於藉由一處理器實行之軟體中，該等功能可作為一或多個指令或程式碼儲存於一電腦可讀媒體上或經由該電腦可讀媒體傳輸。其他實例及實施方案在本發明及隨附發明申請專利範圍之範疇內。例如，歸因於軟體之性質，可使用藉由一處理器實行之軟體、硬體、韌體、硬連線或此等之任一者之組合來實施上文描述之功能。實施功能之特徵部亦可實體定位於各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。又，如本文使用(包含在發明申請專利範圍中)，如在一項目清單(例如，以諸如「…之至少一者」或「…之一或多者」片語開始之一項目清單)中使用之「或」指示一包含清單，使得例如A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC (即，A及B及C)。 電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，通信媒體包含促進一電腦程式從一個位置轉移至另一位置之任何媒體。一非暫時性儲存媒體可係可藉由一通用或專用電腦存取之任何可用媒體。舉實例而言但非限制，非暫時性電腦可讀媒體可包括RAM、ROM、電子可抹除可程式化唯讀記憶體(EEPROM)、光碟(CD) ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置、或可用於攜載或儲存呈指令或資料結構形式之所需程式碼構件且可藉由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。 而且，任何連接適當地被稱為一電腦可讀媒體。例如，若使用一同軸纜線、光纖纜線、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線技術從一網站、伺服器或其他遠端源傳輸軟體，則同軸纜線、光纖纜線、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線技術包含於媒體之定義中。如在本文中使用之磁碟及光碟包含CD、雷射光碟、光碟、數位多功能光碟(DVD)、軟磁碟及藍光光碟，其中磁碟通常磁性地重現資料，而光碟使用雷射光學地重現資料。上文之組合亦包含於電腦可讀媒體之範疇內。 提供本文之描述以使熟習此項技術者能夠實現或使用本發明。熟習此項技術者可容易地明白對本發明之各種修改，且在不背離本發明之範疇之情況下，在本文中定義之一般原理可適用於其他變體。因此，本發明不限於在本文中描述之實例及設計，而應符合與本文中揭示之原則及新穎特徵一致之最廣範疇。
100‧‧‧記憶體陣列
100-a‧‧‧記憶體陣列
100-b‧‧‧記憶體陣列
105‧‧‧記憶體單元
105-a‧‧‧記憶體單元
105-b‧‧‧記憶體單元
105-c‧‧‧記憶體單元
105-d‧‧‧記憶體單元
110‧‧‧存取線/字線
110-a‧‧‧字線
110-b‧‧‧字線
110-c‧‧‧字線
115‧‧‧數位線/位元線
115-a‧‧‧數位線
115-b‧‧‧數位線
115-c‧‧‧數位線
120‧‧‧列解碼器
125‧‧‧感測組件
125-a‧‧‧感測組件
125-b‧‧‧感測組件
125-c‧‧‧感測組件
125-d‧‧‧感測組件
130‧‧‧行解碼器
135‧‧‧輸出/輸入
140‧‧‧記憶體控制器
140-a‧‧‧記憶體控制器
140-b‧‧‧記憶體控制器
200‧‧‧電路
205‧‧‧電容器
210‧‧‧板極線
210-a‧‧‧板極線
210-b‧‧‧板極線
215‧‧‧單元底部
220‧‧‧選擇組件
225‧‧‧參考線
225-a‧‧‧參考線
225-b‧‧‧參考線
230‧‧‧單元板極
300-a‧‧‧磁滯曲線
300-b‧‧‧磁滯曲線
305‧‧‧電荷狀態
305-a‧‧‧電荷狀態
305-b‧‧‧電荷狀態
305-c‧‧‧電荷狀態
305-d‧‧‧電荷狀態
310‧‧‧電荷狀態
310-a‧‧‧電荷狀態
310-b‧‧‧電荷狀態
310-c‧‧‧電荷狀態
310-d‧‧‧電荷狀態
310-e‧‧‧電荷狀態
315‧‧‧淨正電壓
320‧‧‧路徑
325‧‧‧淨負電壓
330‧‧‧路徑
335‧‧‧電壓
340‧‧‧路徑
345‧‧‧路徑
345-a‧‧‧路徑
350‧‧‧電壓
350-a‧‧‧電壓
355‧‧‧電壓
400‧‧‧電路
405‧‧‧電壓源
410‧‧‧電壓源
415-a‧‧‧固有電容
415-b‧‧‧固有電容
420-a‧‧‧等化開關
420-b‧‧‧等化開關
425-a‧‧‧隔離組件
425-b‧‧‧隔離組件
430‧‧‧非揮發性鎖存器
430-a‧‧‧非揮發性鎖存器
430-b‧‧‧非揮發性鎖存器
435‧‧‧指示符線
440‧‧‧錯誤校正碼(ECC)組件
440-a‧‧‧錯誤校正碼(ECC)組件
440-b‧‧‧錯誤校正碼(ECC)組件
500‧‧‧時序圖
505‧‧‧軸
510‧‧‧軸
515-a‧‧‧感測窗電壓
515-b‧‧‧感測窗電壓
520-a‧‧‧指示符
520-b‧‧‧指示符
520-c‧‧‧指示符
525-a‧‧‧第一時段
525-b‧‧‧第二時段
525-c‧‧‧第三時段
600-a‧‧‧子區段
600-b‧‧‧子區段
600-c‧‧‧子區段
700‧‧‧方塊圖
710‧‧‧偏壓組件
715‧‧‧時序組件
720‧‧‧參考組件
725‧‧‧鎖存器
740‧‧‧感測控制線
745‧‧‧印痕識別組件
750‧‧‧鎖存器控制線
800‧‧‧系統
805‧‧‧裝置
810‧‧‧處理器
815‧‧‧基本輸入/輸出系統(BIOS)組件
820‧‧‧周邊組件
825‧‧‧輸入/輸出控制組件
830‧‧‧匯流排
835‧‧‧輸入
840‧‧‧輸出
900‧‧‧方法
905‧‧‧方塊
910‧‧‧方塊
915‧‧‧方塊
本文之揭示內容係指且包含下列圖： 圖1繪示根據本發明之各種實施例之支援避免一記憶體單元之印痕之一例示性記憶體陣列； 圖2繪示根據本發明之各種實施例之包含一記憶體單元且支援避免一記憶體單元之印痕之一例示性陣列； 圖3繪示根據本發明之各種實施例操作之一鐵電記憶體單元之例示性磁滯曲線圖； 圖4繪示根據本發明之各種實施例之支援避免一記憶體單元之印痕之一例示性電路； 圖5展示繪示根據本發明之各種實施例之例示性電路之操作之一例示性圖； 圖6A至圖6C展示根據本發明之各種實施例操作之一記憶體陣列之一例示性子區段； 圖7繪示根據本發明之各種實施例之支援避免一記憶體單元之印痕之一例示性鐵電記憶體陣列之一方塊圖； 圖8繪示根據本發明之各種實施例之包含支援避免一記憶體單元之印痕之一記憶體陣列之一系統；及 圖9係根據本發明之各種實施例繪示用於避免一記憶體單元之印痕之一或若干方法之一流程圖。

Claims (20)

  1. 一種方法，其包括： 判定儲存於一記憶體單元上之一第一邏輯狀態； 接收一指示符，該指示符指示儲存於該記憶體單元上之該第一邏輯狀態是否係一預期邏輯狀態；及 至少部分基於該指示符而輸出與儲存於該記憶體單元上之該第一邏輯狀態不同之一第二邏輯狀態。
  2. 如請求項1之方法，其進一步包括： 至少部分基於該指示符而判定該預期邏輯狀態不同於該第一邏輯狀態，其中輸出該第二邏輯狀態係至少部分基於判定該預期邏輯狀態不同於該第一邏輯狀態。
  3. 如請求項1之方法，其進一步包括： 至少部分基於該指示符而反轉(inverting)該第一邏輯狀態，其中該第二邏輯狀態係至少部分基於該經反轉第一邏輯狀態。
  4. 如請求項1之方法，其進一步包括： 在輸出該第二邏輯狀態之後，在一寫回程序期間將該第二邏輯狀態寫入至該記憶體單元；及 至於部分基於將該第二邏輯狀態寫入至該記憶體單元而更新該指示符之一數值，其中該指示符之該經更新數值指示該預期邏輯狀態是否儲存於該記憶體單元上。
  5. 如請求項1之方法，其進一步包括： 在一寫回程序期間將該第一邏輯狀態寫入至該記憶體單元，其中該指示符之一數值指示該預期邏輯狀態係儲存於該記憶體單元上。
  6. 如請求項1之方法，其進一步包括： 至少部分基於該第一邏輯狀態而產生一第一碼字； 至少部分基於反轉該第一邏輯狀態而產生一第二碼字；及 至少部分基於該指示符而輸出該第一碼字或該第二碼字之其中一者。
  7. 一種電子記憶體裝置，其包括： 一記憶體單元； 一鎖存器(latch)，其與該記憶體單元耦合； 一感測組件，其與該記憶體單元耦合；及 一錯誤校正組件，其與該感測組件及該鎖存器耦合，該錯誤校正組件可操作以執行以： 判定儲存於該記憶體單元上之一第一邏輯狀態； 接收儲存於該鎖存器上之一指示符，該指示符指示儲存於該記憶體單元上之該第一邏輯狀態是否係一預期邏輯狀態；及 至少部分基於儲存於該鎖存器上之該指示符而輸出不同於儲存於該記憶體單元上之該第一邏輯狀態之一第二邏輯狀態。
  8. 如請求項7之電子記憶體裝置，其中該錯誤校正組件可進一步操作以： 至少部分基於儲存於該鎖存器上之該指示符而比較該預期邏輯狀態與該第一邏輯狀態，其中輸出該第二邏輯狀態係至少部分基於比較該預期邏輯狀態與該第一邏輯狀態。
  9. 如請求項7之電子記憶體裝置，其中該錯誤校正組件可進一步操作以： 至少部分基於儲存於該鎖存器上之該指示符而反轉(inverting)該第一邏輯狀態，其中該第二邏輯狀態係至少部分基於該經反轉第一邏輯狀態。
  10. 如請求項7之電子記憶體裝置，其中該錯誤校正組件可進一步操作以： 在輸出該第二邏輯狀態之後，在一寫回程序期間將該第二邏輯狀態寫入至該記憶體單元；及 至於部分基於將該第二邏輯狀態寫入至該記憶體單元而更新該指示符之一數值，其中該指示符之該經更新數值指示該預期邏輯狀態是否儲存於該記憶體單元上。
  11. 如請求項7之電子記憶體裝置，其中該錯誤校正組件可進一步操作以： 至少部分基於儲存於該記憶體單元上之該第一邏輯狀態來判定一第一輸出值；及 至少部分基於該第一邏輯狀態之一經反轉邏輯狀態來判定一第二輸出，其中由該錯誤校正組件所輸出之該第二邏輯狀態係選自包含該第一輸出值及該第二輸出值之一集合。
  12. 如請求項7之電子記憶體裝置，其進一步包括： 複數個記憶體單元，其中該記憶體單元係該複數個記憶體單元之其中一者；及 複數個鎖存器，其中該鎖存器係該複數個鎖存器之其中一者，該複數個鎖存器之各鎖存器儲存該複數個記憶體單元之一記憶體單元之該指示符。
  13. 如請求項7之電子記憶體裝置，其進一步包括： 複數個記憶體單元，其中該記憶體單元係該複數個記憶體單元之一者，其中儲存於該鎖存器上之該指示符指示該複數個記憶體單元之該預期邏輯狀態。
  14. 如請求項7之電子記憶體裝置，其中該錯誤校正組件係利用該電子記憶體裝置之不同於該記憶體單元所使用之頁之一頁來實現。
  15. 如請求項7之電子記憶體裝置，其中該錯誤校正組件係利用該電子記憶體裝置之相同於該記憶體單元所使用之頁之一頁來實現。
  16. 一種電子記憶體裝置，其包括： 一記憶體單元； 一鎖存器，其與該記憶體單元耦合；及 一感測組件，其與該記憶體單元及該鎖存器耦合，該感測組件可操作以： 判定儲存於該記憶體單元上之一第一邏輯狀態； 接收儲存於該鎖存器上之一指示符，該指示符指示儲存於該記憶體單元上之該第一邏輯狀態是否係一預期邏輯狀態；及 至少部分基於儲存於該鎖存器上之該指示符而輸出不同於儲存於該記憶體單元上之該第一邏輯狀態之一第二邏輯狀態。
  17. 如請求項16之電子記憶體裝置，其中該感測組件可進一步操作以： 至少部分基於儲存於該鎖存器上之該指示符而判定該預期邏輯狀態不同於該第一邏輯狀態，其中輸出該第二邏輯狀態係至少部分基於判定該預期邏輯狀態不同於該第一邏輯狀態。
  18. 如請求項16之電子記憶體裝置，其中該感測組件可進一步操作以： 至少部分基於儲存於該鎖存器上之該指示符而反轉(inverting)該第一邏輯狀態，其中該第二邏輯狀態係至少部分基於該經反轉第一邏輯狀態。
  19. 如請求項16之電子記憶體裝置，其進一步包括： 複數個記憶體單元，其中該記憶體單元係該複數個記憶體單元之一者，其中儲存於該鎖存器上之該指示符指示該複數個記憶體單元之該預期邏輯狀態。
  20. 如請求項16之電子記憶體裝置，其進一步包括： 複數個記憶體單元，其中該記憶體單元係該複數個記憶體單元之一者；及 複數個鎖存器，其中該鎖存器係該複數個鎖存器之一者，該複數個鎖存器之各個鎖存器儲存該複數個記憶體單元之一記憶體單元之該指示符。
TW107122763A 2016-06-21 2017-06-20 記憶體單元之印痕避免 TWI663596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/188,886 US9721639B1 (en) 2016-06-21 2016-06-21 Memory cell imprint avoidance
US15/188,886 2016-06-21

Publications (2)

Publication Number Publication Date
TW201907398A TW201907398A (zh) 2019-02-16
TWI663596B true TWI663596B (zh) 2019-06-21

Family

ID=59382659

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106120565A TWI632548B (zh) 2016-06-21 2017-06-20 記憶體單元之印痕避免
TW107122763A TWI663596B (zh) 2016-06-21 2017-06-20 記憶體單元之印痕避免

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106120565A TWI632548B (zh) 2016-06-21 2017-06-20 記憶體單元之印痕避免

Country Status (8)

Country Link
US (5) US9721639B1 (zh)
EP (2) EP3472838B1 (zh)
JP (2) JP7118012B2 (zh)
KR (2) KR102349353B1 (zh)
CN (2) CN112967742A (zh)
SG (1) SG11201811065SA (zh)
TW (2) TWI632548B (zh)
WO (1) WO2017222786A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697913B1 (en) * 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US9721639B1 (en) 2016-06-21 2017-08-01 Micron Technology, Inc. Memory cell imprint avoidance
US10446502B2 (en) 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
US10388351B2 (en) 2017-08-30 2019-08-20 Micron Technology, Inc. Wear leveling for random access and ferroelectric memory
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10622065B2 (en) * 2018-09-12 2020-04-14 Micron Technology, Inc. Dedicated commands for memory operations
US11456033B2 (en) 2018-09-12 2022-09-27 Micron Technology, Inc. Dedicated commands for memory operations
US12081331B2 (en) * 2018-10-12 2024-09-03 Micron Technology, Inc. Adapting channel current
US10839935B2 (en) * 2019-02-05 2020-11-17 International Business Machines Corporation Dynamic redundancy for memory
US10692557B1 (en) * 2019-04-11 2020-06-23 Micron Technology, Inc. Reference voltage management
US11094394B2 (en) 2019-09-24 2021-08-17 Micron Technology, Inc. Imprint management for memory
US10998080B2 (en) * 2019-09-24 2021-05-04 Micron Technology, Inc. Imprint recovery for memory cells
US12019506B2 (en) * 2019-09-24 2024-06-25 Micron Technology, Inc. Imprint recovery management for memory systems
US11244739B2 (en) * 2019-12-23 2022-02-08 Micron Technology, Inc. Counter-based read in memory device
TWI766462B (zh) 2019-12-23 2022-06-01 美商美光科技公司 在記憶體裝置中基於計數器之讀取
US11521979B2 (en) * 2020-12-04 2022-12-06 Micron Technology, Inc. Power gating in a memory device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137864A1 (en) * 2002-01-23 2003-07-24 Anthony Holden System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
US20040264237A1 (en) * 2003-06-27 2004-12-30 Perner Frederick A. Apparatus and method for determining the logic state of a magnetic tunnel junction memory device
US6982908B2 (en) * 2002-08-02 2006-01-03 Samsung Electronics Co., Ltd. Magnetic random access memory device capable of providing a constant current to a reference cell
US20070035983A1 (en) * 2005-07-13 2007-02-15 Samsung Electronics Co., Ltd. Ferroelectric random access memory device and method for controlling writing sections therefor
US8514631B2 (en) * 2008-06-06 2013-08-20 Spansion Llc Determining a logic state based on currents received by a sense amplifer
US20150155046A1 (en) * 2013-12-03 2015-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of writing data in nonvolatile memory device
US20160163383A1 (en) * 2014-04-11 2016-06-09 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191550B2 (ja) 1994-02-15 2001-07-23 松下電器産業株式会社 半導体メモリ装置
US5525528A (en) * 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
TW378323B (en) * 1994-09-22 2000-01-01 Matsushita Electric Ind Co Ltd Ferroelectric memory device
JP3919312B2 (ja) * 1996-12-27 2007-05-23 ローム株式会社 強誘電体記憶装置
US6246603B1 (en) 2000-06-30 2001-06-12 Stmicroelectronics, Inc. Circuit and method for substantially preventing imprint effects in a ferroelectric memory device
JP2002184172A (ja) 2000-10-04 2002-06-28 Rohm Co Ltd データ記憶装置
JP2002124100A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 強誘電体メモリデバイス
JP2002343078A (ja) 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
US6522570B1 (en) * 2001-12-13 2003-02-18 Micron Technology, Inc. System and method for inhibiting imprinting of capacitor structures of a memory
US6809949B2 (en) * 2002-05-06 2004-10-26 Symetrix Corporation Ferroelectric memory
US6590798B1 (en) * 2002-05-08 2003-07-08 Texas Instruments Incorporated Apparatus and methods for imprint reduction for ferroelectric memory cell
KR100448921B1 (ko) * 2002-05-21 2004-09-16 삼성전자주식회사 고속 강유전체 메모리 장치 및 그것의 기입 방법
US20040190322A1 (en) * 2003-03-28 2004-09-30 Baumann Robert C Circuit and method for reducing the effects of memory imprinting
JP4270994B2 (ja) * 2003-09-29 2009-06-03 株式会社東芝 不揮発性半導体記憶装置
US6950328B2 (en) * 2003-12-11 2005-09-27 Infineon Technologies Ag Imprint suppression circuit scheme
NO322040B1 (no) * 2004-04-15 2006-08-07 Thin Film Electronics Asa Bimodal drift av ferroelektriske og elektrete minneceller og innretninger
JP4117683B2 (ja) * 2004-07-20 2008-07-16 セイコーエプソン株式会社 強誘電体メモリ装置及びその駆動方法
KR100665841B1 (ko) * 2004-12-14 2007-01-09 삼성전자주식회사 강유전체 메모리장치의 구동회로
KR100665844B1 (ko) * 2005-01-04 2007-01-09 삼성전자주식회사 강유전체 메모리 장치 및 그의 구동방법
JP2008527584A (ja) * 2005-01-04 2008-07-24 シン フイルム エレクトロニクス エイエスエイ 受動マトリクス・アドレッシング方式の強誘電体又はエレクトレット・メモリ・デバイスの動作方法
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
JP2008135136A (ja) * 2006-11-29 2008-06-12 Fujitsu Ltd 強誘電体メモリおよび強誘電体メモリの動作方法
US7729156B2 (en) * 2007-12-26 2010-06-01 Texas Instruments Incorporated Cycling to mitigate imprint in ferroelectric memories
US8495438B2 (en) * 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
KR101497545B1 (ko) * 2008-09-12 2015-03-03 삼성전자주식회사 프리 페이지 검출 방법 및 장치와 이를 이용한 에러 정정 코드 디코딩 방법 및 장치
JP5185098B2 (ja) * 2008-12-22 2013-04-17 株式会社東芝 強誘電体メモリ
US9123429B2 (en) * 2009-07-27 2015-09-01 Sidense Corp. Redundancy system for non-volatile memory
EP2357783B1 (fr) * 2010-02-16 2013-06-05 STMicroelectronics (Rousset) SAS Procédé de détection d'un fonctionnement potentiellement suspect d'un dispositif électronique et dispositif électronique correspondant.
CN104067247A (zh) * 2012-01-16 2014-09-24 索尼公司 存储控制装置，存储装置，信息处理系统及其处理方法
US9001575B2 (en) 2012-03-30 2015-04-07 Micron Technology, Inc. Encoding program bits to decouple adjacent wordlines in a memory device
US8756558B2 (en) * 2012-03-30 2014-06-17 Texas Instruments Incorporated FRAM compiler and layout
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
US8971105B2 (en) 2013-03-13 2015-03-03 Micron Technology, Inc. Methods and apparatuses for controlling memory write sequences
JP6136767B2 (ja) 2013-08-29 2017-05-31 富士通セミコンダクター株式会社 半導体記憶装置及びその書き込み方法
US9361965B2 (en) * 2013-10-11 2016-06-07 Texas Instruments Incorporated Circuit and method for imprint reduction in FRAM memories
JP6444668B2 (ja) * 2014-09-10 2018-12-26 ローム株式会社 データ保持制御回路、データ書込方法、データ読出方法、強誘電体記憶部の特性テスト方法、半導体チップ
US9721639B1 (en) * 2016-06-21 2017-08-01 Micron Technology, Inc. Memory cell imprint avoidance

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137864A1 (en) * 2002-01-23 2003-07-24 Anthony Holden System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
US20050099855A1 (en) * 2002-01-23 2005-05-12 Anthony Holden System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
US6982908B2 (en) * 2002-08-02 2006-01-03 Samsung Electronics Co., Ltd. Magnetic random access memory device capable of providing a constant current to a reference cell
US20040264237A1 (en) * 2003-06-27 2004-12-30 Perner Frederick A. Apparatus and method for determining the logic state of a magnetic tunnel junction memory device
US20070035983A1 (en) * 2005-07-13 2007-02-15 Samsung Electronics Co., Ltd. Ferroelectric random access memory device and method for controlling writing sections therefor
US8514631B2 (en) * 2008-06-06 2013-08-20 Spansion Llc Determining a logic state based on currents received by a sense amplifer
US20150155046A1 (en) * 2013-12-03 2015-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of writing data in nonvolatile memory device
US20160163383A1 (en) * 2014-04-11 2016-06-09 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse

Also Published As

Publication number Publication date
TWI632548B (zh) 2018-08-11
EP3472838A1 (en) 2019-04-24
CN109313921A (zh) 2019-02-05
US10475500B2 (en) 2019-11-12
TW201907398A (zh) 2019-02-16
US11501817B2 (en) 2022-11-15
KR102349353B1 (ko) 2022-01-10
US9721639B1 (en) 2017-08-01
EP3472838A4 (en) 2020-03-04
EP3926629A1 (en) 2021-12-22
KR20210022158A (ko) 2021-03-02
JP7118012B2 (ja) 2022-08-15
JP2021166114A (ja) 2021-10-14
KR20190017999A (ko) 2019-02-20
CN112967742A (zh) 2021-06-15
KR102220990B1 (ko) 2021-03-02
US20210280231A1 (en) 2021-09-09
US20200090728A1 (en) 2020-03-19
TW201802807A (zh) 2018-01-16
US10083732B2 (en) 2018-09-25
US20180366176A1 (en) 2018-12-20
US20170365323A1 (en) 2017-12-21
JP2019525375A (ja) 2019-09-05
US10978128B2 (en) 2021-04-13
EP3472838B1 (en) 2021-08-04
CN109313921B (zh) 2021-04-02
WO2017222786A1 (en) 2017-12-28
SG11201811065SA (en) 2019-01-30

Similar Documents

Publication Publication Date Title
TWI663596B (zh) 記憶體單元之印痕避免
TWI636457B (zh) 陣列資料位元反轉
TWI668690B (zh) 用於鐵電記憶體單元感測之偏移補償
CN109074840B (zh) 铁电存储器单元感测
TWI673713B (zh) 操作記憶體單元之方法及電子記憶體設備
JP6979443B2 (ja) セルベースのリファレンス電圧の生成