JP2019501529A - 放射放出半導体チップの製造方法および放射放出半導体チップ - Google Patents
放射放出半導体チップの製造方法および放射放出半導体チップ Download PDFInfo
- Publication number
- JP2019501529A JP2019501529A JP2018531621A JP2018531621A JP2019501529A JP 2019501529 A JP2019501529 A JP 2019501529A JP 2018531621 A JP2018531621 A JP 2018531621A JP 2018531621 A JP2018531621 A JP 2018531621A JP 2019501529 A JP2019501529 A JP 2019501529A
- Authority
- JP
- Japan
- Prior art keywords
- radiation
- stack
- pit
- semiconductor chip
- generating active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 230000005855 radiation Effects 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 31
- 238000000407 epitaxy Methods 0.000 claims description 15
- 229910002704 AlGaN Inorganic materials 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910017083 AlN Inorganic materials 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- -1 nitride compound Chemical class 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000004630 atomic force microscopy Methods 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本発明は、放射放出半導体チップの製造方法であって、成長基板（１）を設けるステップと、バッファ層（３）に複数のＶピット（４）が生成されるように、成長基板（１）の上にバッファ層（３）をエピタキシャル成長させるステップと、Ｖピット（４）の構造が放射生成活性半導体積層体（５）の中に継続するように、バッファ層（３）の上に放射生成活性半導体積層体（５）をエピタキシャル成長させるステップと、Ｖピット（４）の構造がさらなる積層体（９）の中に継続するように、放射生成活性半導体積層体（５）の上にさらなる積層体（９）をエピタキシャル成長させるステップと、さらなる積層体（９）が放射生成活性半導体積層体（５）の主面（１２）の上に残るように、Ｖピット（４）のファセット（８）からさらなる積層体（９）を選択的に除去するステップと、Ｖピット（４）を完全に、または部分的に満たすｐ型ドープ半導体層（１５）をエピタキシャル成長させるステップと、を有する方法に関する。さらに、本発明は、この方法によって製造することのできる放射放出半導体チップに関する。
【選択図】図７
【選択図】図７
Description
本発明は、放射放出半導体チップの製造する方法および放射放出半導体チップに関する。
放射放出半導体チップを製造する方法は、例えば特許文献１に開示されている。
本出願の目的は、高められた効率を有する放射放出半導体チップと、そのような半導体チップを製造する方法とを提供することである。
これらの目的は、特許請求項１のステップを有する方法と、特許請求項９の特徴を有する放射放出半導体チップとによって達成される。
本方法および本半導体チップの有利な実施形態および発展形態は、それぞれの従属請求項に開示されている。
放射放出半導体チップを製造する方法においては、最初に成長基板を設ける。成長基板は、例えばサファイア、ＳｉＣ、ＧａＮ、ＡｌＮ、またはシリコンを有することができる、またはこれらの材料のうちの１種類からなることができる。
本方法の一実施形態によれば、成長基板の上にバッファ層をエピタキシャル成長させる。この場合、バッファ層に複数のＶピットが形成される。
バッファ層は、例えば、１マイクロメートル〜１５マイクロメートルの範囲内（両端値を含む）の厚さを有する。
エピタキシャル成長させた層における凹部は、ＶピットまたはＶ欠陥と称され、角錐または角錐台の形で形成される。角錐または角錐台は、まっすぐな角錐またはまっすぐな角錐台として形成されることが好ましい。このような欠陥は、断面視においてＶ形状を有する。これは、欠陥の呼称のためである。Ｖピットは、六角形の底面と、６つのファセットから構成される側面とを有することが特に好ましい。さらには、Ｖピットが、例えば１２のファセットを持つ側面を有することも可能である。Ｖピットのファセットの数は、６の倍数とすることができる。
さらなる実施形態によれば、Ｖピットのファセットそれぞれは、連続的な面からのみならず、互いに角度をなす少なくとも２つの面からも形成されており、それぞれのファセットが少なくとも１つの突出部（kink）を有する。このようなＶピットは、Ｖ字の少なくとも一方の脚が、傾斜の異なる少なくとも２つの部分を有する断面視を有する。
Ｖピットの（好ましくは最大開口部のＶピットにおける）底面は、例えば、２０ナノメートル〜１０００ナノメートルの範囲内（両端値を含む）の直径を有する。
Ｖピットの高さは、好ましくは１５ナノメートル〜８００ナノメートルの範囲内（両端値を含む）、特に好ましくは１００ナノメートル〜４００ナノメートルの範囲内（両端値を含む）である。
本方法の一実施形態によれば、バッファ層の上に、放射を生成する放射生成活性半導体積層体をエピタキシャル成長させる。この場合、Ｖピットの構造は、放射生成活性半導体積層体の中に継続する。この場合、Ｖピットのファセットは、一般には、さらなる放射生成活性半導体積層体の材料によって覆われる。しかしながら、放射生成活性半導体積層体は、バッファ層の主面の上よりもＶピットのファセットの上において大幅に小さい厚さを有することが好ましい。例えば、放射生成活性半導体積層体は、Ｖピットのファセットの上における（ファセットの表面に垂直である）厚さが、バッファ層の主面の上における厚さの５０％未満である。これに代えて、またはこれに加えて、放射生成活性半導体積層体は、Ｖピットのファセットの上とバッファ層の主面の上とで異なる組成をさらに有することができる。
さらなる実施形態によれば、放射生成活性半導体積層体の上にさらなる積層体をエピタキシャル成長させ、このさらなる積層体の中にもＶピットの構造が同様に継続する。この場合、Ｖピットのファセットは、一般に、さらなる積層体の材料によって覆われる。しかしながら、Ｖピットのファセットの上のさらなる積層体も、放射生成活性半導体積層体の主面の上より大幅に小さい厚さを有する、および／または、放射生成活性半導体積層体の主面の上とは異なる組成を有する、ことが好ましい。
さらなる積層体は、電子をブロックする積層体（電子ブロック積層体）として形成されることが特に好ましい。言い換えれば、さらなる積層体は、電子に対する障壁を形成して、したがって完成した半導体チップにおいて、放射生成積層体からさらなる積層体の中に電子が失われることを防止するべきである。
特に好ましい実施形態によれば、次のステップにおいて、Ｖピットのファセットから、さらなる積層体を選択的に除去し、この場合、放射生成活性半導体積層体の主面の上にはさらなる積層体が残る。除去した後にも、さらなる積層体が放射生成活性半導体積層体の主面を完全に覆っていることが特に好ましい。しかしながら、ファセットからさらなる積層体を選択的に除去するとき、さらなる積層体の主面全体にわたり実質的に均一に材料を除去することも可能である。放射生成活性半導体積層体の半導体材料が露出するように、さらなる積層体の材料がＶピットのファセットから完全に除去されることが特に好ましい。
次のステップにおいては、ｐ型ドープ半導体層をエピタキシャル成長させ、ｐ型ドープ半導体層は、Ｖピットを完全に、または部分的に満たすことができる。この場合、ｐ型ドープ半導体層の材料が、Ｖピット内の放射生成活性半導体積層体の材料に直接接触していることが特に好ましい。
この場合、ｐ型ドープ半導体層がさらなる積層体の主面を完全に覆い、かつｐ型ドープ半導体層が、さらなる積層体を起点とする特定の厚さを形成するように、ｐ型ドープ半導体層をエピタキシャル成長させることが特に好ましい。ｐ型ドープ層は、例えば、さらなる積層体の主面を起点として１ナノメートル〜５００ナノメートルの範囲内（両端値を含む）の厚さを有する。
バッファ層、放射生成活性半導体積層体、さらなる積層体、およびｐ型ドープ半導体層は、窒化物化合物半導体材料を含む、または窒化物化合物半導体材料からなることが特に好ましい。窒化物化合物半導体材料は、窒素を含む化合物半導体材料であり、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ系（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）の材料などである。例えば次の材料、すなわち、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮは、窒化物化合物半導体材料である。
一実施形態によれば、放射生成活性半導体積層体は、障壁層によって互いに隔てられている複数の量子膜（quantum film）を有する。量子膜と障壁層は、交互に配置されることが好ましい。量子膜は、ＩｎＧａＮを含む、またはＩｎＧａＮからなり、一方で障壁層は、ＧａＮを含む、またはＧａＮからなることが特に好ましい。これに代えて、障壁層がＡｌＧａＮを有する、またはＡｌＧａＮからなることもできる。
量子膜は、放射を生成する量子構造（例えば、量子ドット、量子細線、または量子井戸など）を有することが好ましい。
一実施形態によれば、さらなる積層体は、交互に配置されるＡｌＧａＮ層およびＩｎＧａＮ層から形成される、または、交互に配置されるＡｌＧａＮ層およびＧａＮ層から形成される、または、交互に配置されるＩｎＧａＮ層およびＧａＮ層から形成される。
本方法の特に好ましい実施形態によれば、Ｖピットのファセットの上のさらなる積層体の厚さは、放射生成活性半導体積層体の主面の上より薄く形成される。Ｖピットのファセットの上のさらなる積層体は、５ナノメートル〜２００ナノメートルの範囲内（両端値を含む）の厚さを有することが特に好ましい。放射生成活性半導体積層体の主面の上では、さらなる積層体は、エピタキシャル成長させた後、かつ選択的に除去する前に、１０ナノメートル〜４００ナノメートルの範囲内（両端値を含む）の厚さを有する。
一般には、さらなる積層体を、Ｖピットのファセットの上においてより薄く形成することが可能であり、なぜならＶピットのファセットは、放射生成活性半導体積層体の主面とは異なる形態および表面再構成（surface reconstruction）を有するためである。例えば、エピタキシャル層は、１つの（０００１）面方位を有するサファイア基板の主面の上に成長させる。サファイア基板のこのような主面は、ｃ面とも称される。これに対応して、続いてエピタキシャル成長させる層の主面（例えば放射生成活性半導体積層体の主面など）は、（０００１）面方位の主面を有する。ファセットの形態および表面再構成が異なる結果として、一般には、Ｖピットのファセットの上へのエピタキシ時に、さらなる積層体の材料が、放射生成活性半導体積層体の主面の上より薄く、および／または、放射生成活性半導体積層体の主面の上とは異なる組成で、形成される。
（０００１）主面は、窒化物化合物半導体材料の場合には、このような半導体材料の結晶構造の理由で一般には極性である。このようにして成長させた窒化物化合物半導体材料におけるＶピットのファセットは、一般には｛１−１０１｝面方位を有し、したがって半極性である。
一実施形態によれば、各Ｖピットは、６つのファセットによって境界が画成されており、これらのファセットは、非極性面または半極性面によって、好ましくは半極性｛１０−１１｝面によって、形成されている。
主面とＶピットのファセットとで形態および表面再構成が異なることにより、Ｖピットのファセットに堆積されるさらなる積層体のアルミニウム含有量および／またはインジウム含有量が、活性積層体の主面に堆積されるさらなる積層体のアルミニウム含有量と比較して低減されることが好ましい。
例えば、Ｖピットのファセットの上のインジウム含有量の値は、０．１％〜６０％の範囲内（両端値を含む）の値、好ましくは０．５％〜１０％の範囲内（両端値を含む）の値を有し、一方で放射生成活性半導体積層体の主面の上のさらなる積層体のインジウム含有量は、１％〜３０％の範囲内（両端値を含む）の値を有する。
例えば、Ｖピットのファセットの上のアルミニウム含有量の値は、１％〜１００％の範囲内（両端値を含む）の値、好ましくは５％〜２５％の範囲内（両端値を含む）の値を有し、一方で放射生成活性半導体積層体の主面の上のさらなる積層体のアルミニウム含有量は、１％〜１００％の範囲内（両端値を含む）の値を有する。
本方法の特に好ましい実施形態によれば、エピタキシ反応炉（epitaxy reactor）内でのエッチングによって、さらなる積層体をそのままの位置でＶピットのファセットから選択的に除去する。言い換えれば、成長したバッファ層および成長した放射生成活性半導体積層体を有する成長基板と、成長したさらなる積層体を、エピタキシ反応炉内でのエッチングによって除去する。エピタキシ反応炉内での成長工程とエッチング工程とにわたり被加工物がそのままであることが特に好ましい。これにより、半導体チップの製造が簡略化される。
エッチング工程におけるさらなる積層体からの材料除去をエピタキシ反応炉内で達成する目的で、エピタキシ反応炉内の成長工程に関連するプロセスパラメータを相応に変更する。例えば、エピタキシ反応炉内で、エッチング時における水素量を、エピタキシャル成長時における水素量と比較して増大させる。例えば、エピタキシ反応炉内でのエピタキシャル成長時における水素量は、含有量０と、水素化物（水素には一致しない）の合計の４倍の含有量との間の値を有し、一方でエッチング時におけるエピタキシ反応炉内の水素含有量は、水素化物（水素には一致しない）の合計の例えば少なくとも１０分の１である。
窒化物化合物半導体材料をエピタキシャル堆積させる場合、一般にエピタキシ反応炉内に気体の前駆体材料が存在し、前駆体材料が窒素を含み、さらなる前駆体材料が周期表のＩＩＩ族の元素（例えばガリウム、アルミニウム、またはインジウムなど）を含む。本方法の一実施形態によれば、ＩＩＩ族の元素に対する窒素の割合を、エッチング工程時に成長工程と比較して減らす。例えば、成長用に利用可能であるＩＩＩ族の元素に対する、成長用に利用可能である窒素の割合は、表面上へのエピタキシ工程時には０．２より大きい値、好ましくは１より大きい値を有し、一方でエッチング時には１より小さい値、好ましくは０．１より小さい値を有する。
温度および圧力を適合させることによっても、成長ではなく、さらなる積層体が除去されるように、エピタキシ反応炉内の条件を変化させることができる。
さらには、Ｖピットの半導体ファセットからさらなる積層体を選択的に除去するときに、さらなる積層体によって形成されている領域におけるＶピットのファセットが、放射生成活性半導体積層体の主面の法線に対して、残りのファセットより小さい傾斜を有するように、さらなる積層体におけるＶピットの開口部の縁部に直接隣接する、さらなる積層体の領域を、斜めに除去することが可能である。
一実施形態によれば、放射放出半導体チップは、エピタキシャル成長基板と、放射生成活性積層体と、さらなる積層体とを備えている。
さらに、半導体チップは、ｐ型ドープ半導体層を備えていることが好ましく、この場合、複数のＶピットが、さらなる積層体から、さらなる積層体および放射生成活性半導体積層体を貫いて延びている。この場合、Ｖピットは、さらなる積層体を起点として放射生成積層体の中を通って次第に細くなる。
この場合、ｐ型ドープ半導体層の材料は、Ｖピットを、特に好ましくは完全に、または部分的に、満たしており、Ｖピットのファセットにおいて放射生成活性半導体積層体に直接接触している。
バッファ層をエピタキシャル成長させる成長基板の主面を、構造化することが特に好ましい。成長基板の構造化部は、例えば、ドーム形状の半球体として形成されている構造要素を備えていることができる。ドーム形状の半球体は、０．４マイクロメートル〜３．９マイクロメートルの範囲内（両端値を含む）の直径を有する底面を有することが特に好ましい。半球体の高さは、特に好ましくは０．５マイクロメートル〜３マイクロメートルの範囲内である。
本半導体チップの特に好ましい実施形態によれば、バッファ層は、少なくとも、放射生成活性半導体積層体に隣接する領域において、ｎ型にドープされて形成されている。
本出願の１つの着想は、さらなる積層体（一般にｐ型ドープ層と放射生成活性半導体積層体との間で電子をブロックするために配置されるが、正孔の注入も阻止する）を、Ｖピットのファセットから完全に除去し、したがってｐ型ドープ半導体層から放射生成ゾーン内への正孔の良好な注入を可能にすることである。したがって、放射生成活性半導体積層体の量子膜に、量子膜の主延在方向に垂直に、より均一に正孔が供給される。特に、ｐ型ドープ層からの距離が大きい量子膜に、より良好に正孔が供給される。このようにすることで、半導体チップの特定の放射生成量を達成するために必要である電流密度が下がり、これは有利である。特に、個々の量子膜における電流密度が下がり、その結果として、公称電流において、放射生成活性半導体積層体における放射につながらない電荷キャリアの損失プロセスの確率が低下する。公称電流は、例えば、少なくとも５Ａ／ｃｍ２の電流密度を有する。これにより、半導体チップの効率が高まる。
さらに、Ｖピットのファセットからさらなる積層体を除去することによって、量子膜への正孔の注入における直列抵抗が下がり、結果として順方向電圧が低下する。
本明細書において本方法のみに関連して記載されている特徴および実施形態は、本半導体チップにおいて形成することもでき（技術的に実現可能である場合）、逆も同様である。
本発明のさらなる有利な実施形態および発展形態は、以下に図面を参照しながら説明する例示的な実施形態から認識される。
同じ要素、類似する要素、等価の要素には、図面において同じ参照数字を付してある。図面と、図面に示した要素の互いの間の比率は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素（特に層の厚さ）を誇張してあることがある。
図１〜図６の例示的な実施形態に係る方法においては、最初のステップにおいて、サファイアなどの成長基板１を設ける（図１）。サファイア基板１の第１の主面を、発明の概要のセクションですでに説明したように、例えばドームに似た構造要素によって構造化する。
次のステップ（図２に概略的に示してある）においては、成長基板１の上にバッファ層３をエピタキシャルに堆積させる。この実施形態の場合、バッファ層３は、ＧａＮを有する、またはＧａＮから形成される。エピタキシャル成長させるとき、バッファ層３に複数のＶピット４が形成される。図を明瞭にする目的で、図２には一例として１つのＶピット４のみを示してある。
本実施形態の場合、バッファ層３は、少なくとも成長基板１とは反対側の領域においてｎ型にドープして形成する。Ｖピット４は、バッファ層３を貫いて成長基板１まで延びることができる、または、図２に概略的に示したように、バッファ層３の部分的な領域を貫くのみである。
次のステップにおいては、バッファ層３の上に放射生成活性半導体積層体５をエピタキシャルに堆積させる（図示していない）。本実施形態の場合、放射生成活性半導体積層体５は、交互に配置される障壁層７および量子膜６から形成される。この場合、障壁層６は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、またはＡｌＩｎＧａＮから形成される、またはこれらの材料のうちの１種類を有し、一方で量子膜６は、ＩｎＧａＮを含む、またはＩｎＧａＮからなる。
放射生成活性半導体積層体５をエピタキシャル成長させるとき、Ｖピット４が放射生成活性半導体積層体５の中に継続する。この場合、Ｖピットのファセット８も、放射生成活性半導体積層体５の量子膜６および障壁層７によって同様に完全に覆われる。
次のステップ（図３に概略的に示してある）においては、放射生成活性半導体積層体５の上にさらなる積層体９をエピタキシャルに堆積させる。本実施形態の場合、さらなる積層体９は、交互に配置されるＡｌＧａＮ層１０およびＩｎＧａＮ層１１から形成される。ＡｌＧａＮ層１０またはＩｎＧａＮ層１１の代わりに、ＧａＮ層を使用することもできる。このさらなる積層体９は、本実施形態の場合、電子をブロックする積層体である。
さらなる積層体９は、エピタキシャル成長させるとき、Ｖピット４のファセット８の上にも堆積させる。しかしながら、Ｖピット４のファセット８の上のさらなる積層体９は、放射生成活性半導体積層体５の主面１２の上よりも低いアルミニウム含有量および小さい厚さを有することができる。
次のステップ（図４に概略的に示してある）においては、Ｖピット４のファセット８からさらなる積層体９を再び除去し、その一方で、放射生成活性半導体積層体５の主面１２の上にはさらなる積層体９が残る。この場合、放射生成活性半導体積層体５の主面１２の上では、さらなる積層体９の厚さを低減することが可能である。
例えばエピタキシ反応炉内のプロセスパラメータを変更することによって、反応炉内でそのままの位置でＶピット４のファセット８からさらなる積層体９を除去することができる。
さらには、図５に概略的に示したように、Ｖピット４のファセット８からさらなる積層体９を選択的に除去するとき、さらなる積層体９によって形成されている領域１４におけるＶピット４のファセット８が、放射生成活性半導体積層体５の主面１２の法線に対して、残りのファセット８よりも小さい傾斜を有するように、さらなる積層体９におけるＶピット４の開口部の縁部に直接隣接する、さらなる積層体９の領域１３を、より強く除去することが可能である。
次のステップ（図６に概略的に示してある）においては、さらなる半導体積層体９の上にｐ型ドープ半導体層１５をエピタキシャル成長させる。ｐ型ドープ半導体層１５は、Ｖピット４を完全に満たす。Ｖピット４のファセット８からさらなる積層体９の材料が除去されているため、ｐ型ドープ半導体層１５の材料が放射生成活性半導体積層体５に直接接触する。さらに、ｐ型ドープ半導体層１５は、放射生成積層体５の上方に特定の厚さを有する。
図７の例示的な実施形態に係る半導体チップは、例えばサファイアから形成されている成長基板１を有する。成長基板１の主面１６にバッファ層３（ＧａＮを有する）が堆積されており、主面１６は、すでに上述したように構造化することができる。バッファ層３は、少なくとも、成長基板１の主面１６とは反対側の領域において、ｎ型にドープされて形成されている。
交互に配置されている量子膜６および障壁層７を有する放射生成活性半導体積層体５が、バッファ層３の上に形成されている。障壁層７は例えばＧａＮから形成されており、量子膜６はＩｎＧａＮから形成されている。
交互に並ぶＡｌＧａＮ層１０およびＩｎＧａＮ層１１またはＧａＮ層１１から形成されているさらなる積層体９が、放射生成活性半導体積層体５の上に配置されている。
図７の例示的な実施形態に係る半導体チップは、複数のＶピット４およびｐ型ドープ半導体層１５を備えており、ｐ型ドープ半導体層１５の材料がＶピット４を満たしている。本実施形態の場合、Ｖピット４は、さらなる積層体９および放射生成積層体５を完全に貫いており、さらにバッファ層３を部分的に貫いており、この場合、Ｖピット４の断面は、ｐ型ドープ層１５を起点としてバッファ層３まで連続的に次第に細くなっている。
ｐ型ドープ半導体層１５の材料は、Ｖピット４のファセット８において放射生成活性半導体積層体５に直接接触している。図７における矢印は、ｐ型ドープ層１５から放射生成活性半導体積層体５における量子膜６への正孔＋の改善された供給を概略的に表すように意図されている。
図８は、複数のＶピット４の領域におけるさらなる積層体９の表面の走査型力顕微鏡画像の概略図を一例として示しており、図９は、図８の線ＡＡ’に沿った高さの輪郭を一例として示している。この場合、図８における矢印は、図９の高さの輪郭における矢印と同じ、走査型力顕微鏡画像の表面上の位置を示している。図８の画像内の円で囲まれた領域は、図５を参照しながらすでに説明したように、Ｖピット４の周囲の、さらなる積層体９の横方向に除去された領域を示している。
本発明は、例示的な実施形態を参照しながら記載した説明によって制限されない。むしろ本発明は、特に請求項における特徴の任意の組合せを含めて、任意の新規の特徴および特徴の任意の組合せを包含しており、これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に開示されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１６１０３３４６．４号の優先権を主張し、この文書の開示内容は参照により本明細書に組み込まれている。
１ 成長基板
２ 構造要素
３ バッファ層
４ Ｖピット
５ 放射生成活性半導体積層体
６ 量子膜
７ 障壁層
８ Ｖピットのファセット
９ さらなる積層体
１０ ＡｌＧａＮ層
１１ ＩｎＧａＮ層
１２ 活性積層体の主面
１３ さらなる積層体の領域
１４ ファセットの領域
１５ ｐ型ドープ半導体層
１６ 基板の主面
＋ 正孔
２ 構造要素
３ バッファ層
４ Ｖピット
５ 放射生成活性半導体積層体
６ 量子膜
７ 障壁層
８ Ｖピットのファセット
９ さらなる積層体
１０ ＡｌＧａＮ層
１１ ＩｎＧａＮ層
１２ 活性積層体の主面
１３ さらなる積層体の領域
１４ ファセットの領域
１５ ｐ型ドープ半導体層
１６ 基板の主面
＋ 正孔
Claims (13)
- 放射放出半導体チップの製造方法であって、
− 成長基板（１）を設けるステップと、
− バッファ層（３）に複数のＶピット（４）が生成されるように、前記成長基板（１）の上に前記バッファ層（３）をエピタキシャル成長させるステップと、
− 前記Ｖピット（４）の構造が放射生成活性半導体積層体（５）の中に継続するように、前記バッファ層（３）の上に前記放射生成活性半導体積層体（５）をエピタキシャル成長させるステップと、
− 前記Ｖピット（４）の構造がさらなる積層体（９）の中に継続するように、前記放射生成活性半導体積層体（５）の上に前記さらなる積層体（９）をエピタキシャル成長させるステップと、
− 前記さらなる積層体（９）が前記放射生成活性半導体積層体（５）の主面（１２）の上に残るように、前記Ｖピット（４）のファセット（８）から前記さらなる積層体（９）を選択的に除去するステップと、
− 前記Ｖピット（４）を完全に、または部分的に満たすｐ型ドープ半導体層（１５）をエピタキシャル成長させるステップと、
を含む放射放出半導体チップの製造方法。 - − 前記放射生成活性半導体積層体（５）が、障壁層（７）によって互いに隔てられている複数の量子膜（６）を有し、
− 前記量子膜（６）がＩｎＧａＮを有し、かつ、前記障壁層（７）がＧａＮまたはＡｌＧａＮを有する、
請求項１に記載の放射放出半導体チップの製造方法。 - 前記ファセット（８）における前記ｐ型ドープ半導体層（１５）が前記放射生成活性半導体積層体（５）に直接接触するように、前記さらなる積層体（９）が前記Ｖピット（４）の前記ファセット（８）から完全に除去される、
請求項１または２に記載の放射放出半導体チップの製造方法。 - 前記さらなる積層体（９）が、交互に配置されるＡｌＧａＮ層（１０）およびＩｎＧａＮ層（１１）から形成される、または、交互に配置されるＡｌＧａＮ層およびＧａＮ層から形成される、または、交互に配置されるＩｎＧａＮ層およびＧａＮ層から形成される、
請求項１から３のいずれか１項に記載の放射放出半導体チップの製造方法。 - 前記Ｖピット（４）の前記ファセット（８）の上の前記さらなる積層体（９）の厚さが、前記放射生成活性半導体積層体（５）の主面（１２）の上よりも薄く形成される、
請求項４に記載の放射放出半導体チップの製造方法。 - 前記Ｖピット（４）の前記ファセット（８）に堆積される前記さらなる積層体（９）のアルミニウム含有量および／またはインジウム含有量が、前記放射生成活性半導体積層体（５）の前記主面（１２）に堆積される前記さらなる積層体（９）のアルミニウム含有量および／またはインジウム含有量と比較して低減される、
請求項４または５に記載の放射放出半導体チップの製造方法。 - 前記さらなる積層体（９）が、エピタキシ反応炉内でのエッチングによって、そのままの位置で前記Ｖピット（４）の前記ファセット（８）から選択的に除去される、
請求項１から６のいずれか１項に記載の放射放出半導体チップの製造方法。 - 前記エピタキシ反応炉内で、前記エッチング工程時における水素量が、エピタキシャル成長時における水素量と比較して増大される、
請求項７に記載の放射放出半導体チップの製造方法。 - 放射放出半導体チップであって、
− エピタキシャル成長基板（１）と、
− 放射生成活性半導体積層体（５）と、
− 前記放射生成活性半導体積層体（５）の上のさらなる積層体（９）と、
− ｐ型ドープ半導体層（１５）と、
を備え、
− 複数のＶピット（４）が、前記さらなる積層体（９）から、前記さらなる積層体（９）および前記放射生成活性半導体積層体（５）を貫いて延びており、前記複数のＶピット（４）が、前記さらなる積層体（９）を起点として前記放射生成活性半導体積層体（５）を通って次第に細くなっており、
− 前記ｐ型ドープ半導体層（１５）の材料が、前記Ｖピット（４）を完全に、または部分的に満たしており、前記Ｖピット（４）の前記ファセット（８）における前記ｐ型ドープ半導体層（１５）の材料が、前記放射生成活性半導体積層体（５）に直接接触している、
放射放出半導体チップ。 - バッファ層（３）をエピタキシャル成長させる前記成長基板（１）の主面（１６）が、構造化されている、
請求項９に記載の放射放出半導体チップ。 - 前記成長基板（１）が、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ、またはシリコンを有する、
請求項９または１０に記載の放射放出半導体チップ。 - − 各Ｖピット（４）が、ファセット（８）によって境界が画成されており、前記ファセット（８）の数が６の倍数であり、
− 各ファセット（８）が、非極性面または半極性面によって形成されている、
請求項９から１１のいずれか１項に記載の半導体チップ。 - 前記バッファ層（３）が、少なくとも、前記放射生成活性半導体積層体（５）に隣接する領域において、ｎ型にドープされて形成されている、
請求項９から１２のいずれか１項に記載の放射放出半導体チップ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102016103346.4A DE102016103346A1 (de) | 2016-02-25 | 2016-02-25 | Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip |
| DE102016103346.4 | 2016-02-25 | ||
| PCT/EP2017/054016 WO2017144512A1 (de) | 2016-02-25 | 2017-02-22 | Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019501529A true JP2019501529A (ja) | 2019-01-17 |
Family
ID=58098634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018531621A Pending JP2019501529A (ja) | 2016-02-25 | 2017-02-22 | 放射放出半導体チップの製造方法および放射放出半導体チップ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10950752B2 (ja) |
| JP (1) | JP2019501529A (ja) |
| KR (1) | KR20180115677A (ja) |
| CN (1) | CN108475709A (ja) |
| DE (1) | DE102016103346A1 (ja) |
| TW (1) | TW201801346A (ja) |
| WO (1) | WO2017144512A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018122684A1 (de) * | 2018-09-17 | 2020-03-19 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips |
| EP3766833A4 (en) | 2018-09-28 | 2021-07-21 | Lg Chem, Ltd. | SULFUR CARBON COMPOSITE AND MANUFACTURING METHOD FOR IT |
| CN110224048B (zh) * | 2019-05-15 | 2020-05-05 | 华南师范大学 | 一种紫外led外延结构 |
| DE102019122945A1 (de) | 2019-08-27 | 2021-03-04 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterchip und verfahren zur herstellung eines halbleiterchips |
| DE102019217229A1 (de) * | 2019-11-07 | 2021-05-12 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer halbleiterchip und herstellungsverfahren für optoelektronische halbleiterchips |
| US20230130445A1 (en) * | 2021-10-25 | 2023-04-27 | Meta Platforms Technologies, Llc | Semipolar micro-led |
| CN114373837B (zh) * | 2021-11-22 | 2024-04-05 | 北京大学 | 一种AlGaN基深紫外发光二极管器件结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243251A (ja) * | 1998-02-26 | 1999-09-07 | Toshiba Corp | 半導体レーザ装置 |
| JP2010232597A (ja) * | 2009-03-30 | 2010-10-14 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 |
| JP2013512567A (ja) * | 2009-11-25 | 2013-04-11 | ブリッジラックス インコーポレイテッド | 注入効率が向上したｌｅｄ |
| JP2013187484A (ja) * | 2012-03-09 | 2013-09-19 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
| US20140225059A1 (en) * | 2013-02-08 | 2014-08-14 | Bridgelux, Inc. | LED with Improved Injection Efficiency |
| US20150115223A1 (en) * | 2013-10-28 | 2015-04-30 | Seoul Viosys Co., Ltd. | Semiconductor device and method of manufacturing the same |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11343351A (ja) | 1998-05-29 | 1999-12-14 | Idemitsu Petrochem Co Ltd | ポリプロピレン系キャストフィルムおよびその製造方法 |
| JP3594826B2 (ja) * | 1999-02-09 | 2004-12-02 | パイオニア株式会社 | 窒化物半導体発光素子及びその製造方法 |
| EP1401027B1 (en) * | 2001-05-30 | 2009-04-08 | Cree, Inc. | Group III nitride based light emitting diode with a superlattice structure |
| JP3909811B2 (ja) | 2001-06-12 | 2007-04-25 | パイオニア株式会社 | 窒化物半導体素子及びその製造方法 |
| US7446345B2 (en) | 2005-04-29 | 2008-11-04 | Cree, Inc. | Light emitting devices with active layers that extend into opened pits |
| US7952109B2 (en) * | 2006-07-10 | 2011-05-31 | Alcatel-Lucent Usa Inc. | Light-emitting crystal structures |
| US20110084308A1 (en) | 2007-08-08 | 2011-04-14 | Ter-Hoe Loh | Semiconductor arrangement and a method for manufacturing the same |
| KR101629733B1 (ko) | 2008-11-14 | 2016-06-21 | 소이텍 | 반도체 물질들을 포함하는 구조체들의 품질을 개선하는 방법들 |
| JP5758293B2 (ja) * | 2009-06-24 | 2015-08-05 | 日亜化学工業株式会社 | 窒化物半導体発光ダイオード |
| DE102009060750A1 (de) | 2009-12-30 | 2011-07-07 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| US8426844B2 (en) | 2010-08-04 | 2013-04-23 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package, and display device therewith |
| GB2483689A (en) | 2010-09-16 | 2012-03-21 | Sharp Kk | A method of reducing the density of threading dislocations in light emitting devices, by the selective creation of cavities |
| JP6005346B2 (ja) * | 2011-08-12 | 2016-10-12 | シャープ株式会社 | 窒化物半導体発光素子およびその製造方法 |
| KR101804408B1 (ko) * | 2011-09-05 | 2017-12-04 | 엘지이노텍 주식회사 | 발광소자 |
| US8698163B2 (en) * | 2011-09-29 | 2014-04-15 | Toshiba Techno Center Inc. | P-type doping layers for use with light emitting devices |
| US9178114B2 (en) * | 2011-09-29 | 2015-11-03 | Manutius Ip, Inc. | P-type doping layers for use with light emitting devices |
| JP5881393B2 (ja) * | 2011-12-06 | 2016-03-09 | 国立大学法人山口大学 | 窒化物半導体発光素子およびその製造方法 |
| DE102012217640B4 (de) | 2012-09-27 | 2020-02-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
| DE102012217644A1 (de) * | 2012-09-27 | 2014-03-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| JP5998953B2 (ja) * | 2013-01-25 | 2016-09-28 | 豊田合成株式会社 | 半導体発光素子、半導体発光素子の製造方法 |
| DE102013103602A1 (de) * | 2013-04-10 | 2014-10-16 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung |
| KR102100936B1 (ko) * | 2013-07-10 | 2020-04-16 | 서울바이오시스 주식회사 | 정전방전 보호 기능을 갖는 발광 다이오드 칩 |
| KR20150025264A (ko) * | 2013-08-28 | 2015-03-10 | 삼성전자주식회사 | 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법 |
| KR102335105B1 (ko) * | 2014-11-14 | 2021-12-06 | 삼성전자 주식회사 | 발광 소자 및 그의 제조 방법 |
| CN105355741B (zh) * | 2015-11-02 | 2017-09-29 | 厦门市三安光电科技有限公司 | 一种led外延结构及制作方法 |
| DE102016208717B4 (de) * | 2016-05-20 | 2022-03-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements |
| KR102320022B1 (ko) * | 2017-03-09 | 2021-11-02 | 서울바이오시스 주식회사 | 반도체 발광 소자 |
-
2016
- 2016-02-25 DE DE102016103346.4A patent/DE102016103346A1/de active Pending
-
2017
- 2017-02-22 KR KR1020187019271A patent/KR20180115677A/ko not_active Application Discontinuation
- 2017-02-22 US US16/067,955 patent/US10950752B2/en active Active
- 2017-02-22 JP JP2018531621A patent/JP2019501529A/ja active Pending
- 2017-02-22 CN CN201780005734.0A patent/CN108475709A/zh active Pending
- 2017-02-22 WO PCT/EP2017/054016 patent/WO2017144512A1/de active Application Filing
- 2017-02-24 TW TW106106418A patent/TW201801346A/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243251A (ja) * | 1998-02-26 | 1999-09-07 | Toshiba Corp | 半導体レーザ装置 |
| JP2010232597A (ja) * | 2009-03-30 | 2010-10-14 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 |
| JP2013512567A (ja) * | 2009-11-25 | 2013-04-11 | ブリッジラックス インコーポレイテッド | 注入効率が向上したｌｅｄ |
| JP2013187484A (ja) * | 2012-03-09 | 2013-09-19 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
| US20140225059A1 (en) * | 2013-02-08 | 2014-08-14 | Bridgelux, Inc. | LED with Improved Injection Efficiency |
| US20150115223A1 (en) * | 2013-10-28 | 2015-04-30 | Seoul Viosys Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US10950752B2 (en) | 2021-03-16 |
| TW201801346A (zh) | 2018-01-01 |
| CN108475709A (zh) | 2018-08-31 |
| US20200243716A1 (en) | 2020-07-30 |
| KR20180115677A (ko) | 2018-10-23 |
| DE102016103346A1 (de) | 2017-08-31 |
| WO2017144512A1 (de) | 2017-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019501529A (ja) | 放射放出半導体チップの製造方法および放射放出半導体チップ | |
| JP6589987B2 (ja) | 窒化物半導体発光素子 | |
| JP5726255B2 (ja) | 歪みが低減された発光層を備えるｉｉｉ−窒化物発光デバイス | |
| EP2747220B1 (en) | Nitride semiconductor ultraviolet light emitting element | |
| JP5050574B2 (ja) | Ｉｉｉ族窒化物系半導体発光素子 | |
| EP2843714B1 (en) | Semiconductor light emitting device including hole injection layer and method of fabricating the same. | |
| JP5048076B2 (ja) | 電流拡散層を含む発光ダイオードの製造方法 | |
| US20170069793A1 (en) | Ultraviolet light-emitting device and production method therefor | |
| US9356191B2 (en) | Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same | |
| US20050179045A1 (en) | Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof | |
| JP6686172B2 (ja) | 窒化物半導体発光素子 | |
| TW201222869A (en) | Gallium nitride LED devices with pitted layers and methods for making the same | |
| WO2017076116A1 (zh) | 一种led外延结构及制作方法 | |
| JP5861947B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2016063176A (ja) | 半導体発光素子 | |
| JP6486401B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| KR20190133417A (ko) | 발광 소자 및 이의 제조 방법 | |
| JP2022533787A (ja) | パッシベーション層を含む発光ダイオード前駆体 | |
| JP2008071910A (ja) | 窒化物半導体発光ダイオード素子およびその製造方法 | |
| TWI545798B (zh) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP2008227103A (ja) | ＧａＮ系半導体発光素子 | |
| JP4897285B2 (ja) | 半導体装置用基材およびその製造方法 | |
| TWI796539B (zh) | 包含基於ingan之p型注入層之光電半導體結構 | |
| KR100663911B1 (ko) | 발광 다이오드 | |
| JP2016225525A (ja) | 窒化物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180705 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190719 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200121 |