TW201801346A - 用於製造輻射發射式半導體晶片的方法及輻射發射式半導體晶片 - Google Patents

用於製造輻射發射式半導體晶片的方法及輻射發射式半導體晶片 Download PDF

Info

Publication number
TW201801346A
TW201801346A TW106106418A TW106106418A TW201801346A TW 201801346 A TW201801346 A TW 201801346A TW 106106418 A TW106106418 A TW 106106418A TW 106106418 A TW106106418 A TW 106106418A TW 201801346 A TW201801346 A TW 201801346A
Authority
TW
Taiwan
Prior art keywords
layer sequence
semiconductor layer
pits
radiation
sequence
Prior art date
Application number
TW106106418A
Other languages
English (en)
Inventor
華納 伯格布爾
湯瑪斯 蘭恩哈特
爵根 歐夫
利茲 拉歐卡德
菲利浦 德瑞契索
Original Assignee
歐斯朗奧托半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歐斯朗奧托半導體股份有限公司 filed Critical 歐斯朗奧托半導體股份有限公司
Publication of TW201801346A publication Critical patent/TW201801346A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本發明提供一種用於製造輻射發射式半導體晶片的方法,具有以下步驟:製備一生長基板(1),在該生長基板(1)上磊晶生長一緩衝層(3),在該緩衝層(3)中產生多個V-坑(4),在該緩衝層(3)上磊晶生長一產生輻射的活性半導體層序列(5),該等V-坑(4)之結構持續在該活性半導體層序列(5)中延伸,在該活性半導體層序列(5)上磊晶生長另一層序列(9),該等V-坑(4)之結構持續在該另一層序列(9)中延伸,由該等V-坑(4)之多角形平面(8)選擇性地去除該另一層序列(9),該活性半導體層序列(5)之主面(12)上的該另一層序列(9)仍保留著,以及磊晶生長一種p-摻雜的半導體層(15),其完全地或部份地填入該等V-坑(4)中。
此外,本發明提供一種以本方法製成的半導體晶片。

Description

用於製造輻射發射式半導體晶片的方法及輻射發射式半導體晶片
本發明涉及一種用於製造輻射發射式半導體晶片的方法及輻射發射式半導體晶片。
本專利申請案主張德國專利申請案DE 10 2016 103 346.4之優先權,其已揭示的內容收納於此以作為參考。
用於製造輻射發射式半導體晶片的方法例如已描述在文件WO 2011/080219中。
本申請案的目的是提供一種效率較高的輻射發射式半導體晶片及一種用於製造此種半導體晶片的方法。
上述目的藉由具有專利請求項1之步驟的方法及具有專利請求項9之特徵的輻射發射式半導體晶片來達成。
本方法及半導體晶片之有利的實施方式及其它形式描述在各附屬的請求項中。
在用於製造此種半導體晶片的方法中,首先製備一種生長基板。此生長基板例如可具有藍寶石、SiC、GaN、AlN或矽或由該等材料構成。
依據本方法之一實施形式,在該生長基板上磊晶生長一緩衝層。該緩衝層中因此產生多個V-坑。
例如,該緩衝層具有一種介於1微米(含)和15微米(含)之間的厚度。
磊晶生長的層中之凹口稱為V-坑或亦稱為V-缺陷,其形成為棱錐體或平截頭棱錐體的形式。棱錐體或平截頭棱錐體於此較佳形成為正立的棱錐體或正立的平截頭棱錐體。此種缺陷在剖面圖中具有V的形式。缺陷的名稱源出於此。特別佳的是,V-坑具有一六角形的基面和一外罩面,其由六個多角形平面組成。此外,V-坑亦可具有一種例如具有12個多角形平面的外罩面。V-坑之多角形平面的數目可以是六的很多倍。
依據另一實施形式,V-坑之該等多角形平面分別不是只由一連續的面形成而是由至少二個面形成,其相互之間具有一種角度,使各別的多角形平面具有至少一彎曲處。此種V-坑具有一種剖面圖,其中該V的至少一腰具有至少二個不同斜度的部份區段。
例如,V-坑,較佳為敞開最大的V-坑,之基面具有一種介於20奈米(含)和1000奈米(含)之間的直徑。
V-坑之高度較佳的是介於15奈米(含)和800奈米(含)之間,特別佳的是介於100奈米(含)和400奈米(含)之間。
依據本方法之一實施形式,在緩衝層上磊晶生長一種產生輻射的活性半導體層序列。於此,V-坑的 結構持續在活性半導體層序列中延伸。V-坑的多角形平面於此通常以另一產生輻射的活性半導體層序列來覆蓋。當然,V-坑之多角形平面上之產生輻射的活性半導體層序列優選為具有較緩衝層之主面小很多的厚度。例如,V-坑之多角形平面上之該活性半導體層序列具有一種厚度,其垂直於多角形平面之表面的值小於其在緩衝層之主面上的厚度之50%。另一方式或額外地,V-坑之多角形平面上之該活性半導體層序列另外可具有一種已改變之作為緩衝層之主面上的組成。
依據另一實施形式,在活性半導體層序列上磊晶生長另一層序列,其中同樣持續著V-坑之結構。於此,V-坑之多角形平面通常亦以該另一層序列之材料來覆蓋。當然,此處該V-坑之多角形平面上的該另一層序列亦較佳具有小很多的厚度及/或具有不同於該活性半導體層序列之主面上者的組成。
該另一層序列特別較佳形成為阻擋電子的層序列。換言之,該另一層序列應形成電子的位障且因此可防止:在已製成的半導體晶片中該另一層序列中的電子由產生輻射的層序列消失。
依據一特別優選的實施形式,在下一步驟中該另一層序列選擇性地由V-坑之多角形平面去除,此處該另一層序列仍保留在該活性半導體層序列之主面上。特別優選的是,該另一層序列於此亦在去除之後完全覆蓋該活性半導體層序列之主面。然而,在由多角形平面選擇性去除該另一層序列時可在該另一層序列之主面上 進行一種基本上均勻的材料剝蝕。特別較佳的是,該另一層序列之材料由V-坑之多角形平面完全去除,使產生輻射的活性半導體層序列之半導體材料裸露出來。
在下一步驟中,磊晶生長一種p-摻雜的半導體層,其可完全具有或部份地具有V-坑。於此,p-摻雜的半導體層之材料特別較佳與V-坑內部中該活性半導體層序列之材料直接相接觸。
p-摻雜的半導體層於此特別較佳以磊晶生長而成,使其完全覆蓋該另一層序列之主面且由該另一層序列開始形成某種程度的厚度。例如,該p-摻雜層由該另一層序列的主面開始具有一種介於1奈米(含)和500奈米(含)之間的厚度。
特別優選的是,緩衝層、產生輻射的活性半導體層序列、該另一層序列和該p-摻雜的半導體層具有氮化物化合物半導體材料或由氮化物化合物半導體材料構成。氮化物化合物半導體材料是一種含有氮之化合物半導體材料,就像由系統InxAlyGa1-x-yN其中0
Figure TW201801346AD00001
x
Figure TW201801346AD00002
1,0
Figure TW201801346AD00003
y
Figure TW201801346AD00004
1且x+y
Figure TW201801346AD00005
1構成的材料。例如,以下的材料:GaN,InGaN,AlGaN涉及氮化物化合物半導體材料。
依據一實施形式,活性半導體層序列具有多個量子膜,其藉由位障層而互相分開。較佳的是,該等量子膜和位障層交替地配置著。特別佳的是,該等量子膜具有InGaN或由InGaN構成,位障層則具有GaN或由GaN構成。
另一方式是,位障層亦可具有AlGaN或由AlGaN構成。
該等量子膜較佳具有例如量子點、量子線或量子井之類的產生輻射之量子結構。
依據一實施形式,該另一層序列是由交替配置的AlGaN-層和InGaN-層形成或由交替配置的AlGaN-層和GaN-層形成或由交替配置的InGaN-層和GaN-層形成。
依據本方法之一特別優選的實施形式,V-坑之多角形平面上之該另一層序列之厚度形成為較該活性半導體層序列之主面上者還薄。特別優選的是,V-坑之多角形平面上之該另一層序列具有一種介於5奈米(含)和200奈米(含)之間的厚度。在該活性半體體層序列之主面上,該另一層序列在磊晶生長之後及選擇性去除之前具有一種介於10奈米(含)和400奈米(含)之間的厚度。
通常,V-坑之多角形平面上之該另一層序列可較薄地形成,此乃因其具有的形態和表面再構造不同於活性半導體層序列之主面。例如,磊晶層生長在藍寶石基板之主面上,其具有(0001)-方位。藍寶石基板之此種主面亦稱為c-面。
對應地,隨後之磊晶生長的層之已形成的主面,例如,活性半導體層序列之主面,亦具有(0001)-方位之主面。多角形平面之不同的形態和表面再構造通常會造成:該另一層序列之材料在磊晶於V-坑之多角形平面上時形成為較該活性半導體層序列之主面上者還薄及/或具有不同的組成。
(0001)-主面在氮化物化合物半導體材料中通常由於此種半導體材料之晶體結構而具有極性。在此種方式生長的氮化物化合物半導體材料中V-坑之多角形平面通常具有{1-101}-方位且因此形成為具有半極性。
依據一實施形式,每一V-坑都以六個多角形平面為邊界,其由非極性的或半極性的面形成,優選為半極性的{10-11}-面形成。
由於V-坑之主面和多角形平面之間不同的形態和表面再構造,施加在V-坑之多角形平面上的該另一層序列之鋁含量及/或銦含量相對於施加在活性層序列之主面上的該另一層序列之鋁含量會改變,優選為較低。
例如,V-坑之多角形平面上的銦含量之值具有一種介於0.1%(含)和60%(含)之間的值,優選為介於0.5%(含)和10%(含)之間,該活性半導體層序列之主面上的該另一層層序列之銦含量優選為具有一種介於1%(含)和30%(含)之間的值。
例如,V-坑之多角形平面上的鋁含量之值具有一種介於1%(含)和100%(含)之間的值,優選為介於5%(含)和25%(含)之間,該活性半導體層序列之主面上的該另一層層序列之鋁含量優選為具有一種介於1%(含)和100%(含)之間的值。
依據本方法之一特別優選的實施形式,該另一層序列藉由在磊晶反應器中蝕刻而當場(in situ)選擇性地由V-坑之多角形平面去除。換言之,該生長基板係 與已生長的緩衝層和已生長的活性半導體層序列以及已生長的另一層序列一起在磊晶反應器中藉由蝕刻而去除。特別優選的是,工件於此在生長過程和蝕刻過程之間保留在磊晶反應器中。這樣可使半導體晶片的製造簡化。
在蝕刻過程中為了在磊晶反應器中使材料由該另一層序列剝蝕,則在磊晶反應器中須使製程參數相對於生長過程作適當的變化。例如,蝕刻期間的氫含量係相對於磊晶反應器內部中磊晶生長期間之氫含量而提高。例如,磊晶反應器內部中在磊晶生長期間氫含量具有一種介於0(含)和氫化物(不是氫)的和(sum)之很多倍(含)之間的值。磊晶反應器內部中氫含量在蝕刻期間例如具有氫化物(不是氫)的和(sum)之至少十分之一。
為了磊晶沉積氮化物化合物半導體材料,磊晶反應器中通常存在氣體形式的先導材料,其中一先導材料包含氮且另一先導材料包含一種由週期系統之群組III構成的元素,例如鎵、鋁或銦。依據本方法之一實施形式,蝕刻期間氮相對於群組III的元素之比(ratio)較生長過程期間還低。例如,可用於生長之氮相對於磊晶過程期間表面上可用於生長之群組III的元素之比具有一種大於0.2之值,優選為大於1,其在蝕刻時具有小於1之值,優選為小於0.1。
溫度和壓力的調整亦可改變磊晶反應器中的條件,以去除另一層序列來取代一種生長。
此外,該另一層序列之在該另一層序列中直接與V-坑之開口的邊緣鄰接之各區域在該另一層序列之選擇式去除中由V-坑之半導體多角形平面傾斜地剝蝕,使V-坑之多角形平面在由該另一層序列形成的區域中相對於活性半導體層序列之主面的法線所具有的傾斜度大於該多角形平面的其餘部份。
依據一實施形式,輻射發射式半導體晶片包含一磊晶之生長基板、一產生輻射的活性層序列及另一層序列。
此外,半導體晶片較佳包含p-摻雜的半導體層,此處多個V-坑由該另一層序列開始經由該另一層序列和產生輻射的半導體層序列而延伸。V-坑於此由該另一層序列開始經由該產生輻射的半導體層序列而變細。
p-摻雜的半導體層之材料於此特別較佳完全填入V-坑或亦可部份地填入且在V-坑之多角形平面上直接與該產生輻射的半導體層序列相接觸。
特別較佳的是,該生長基板之磊晶生長著緩衝層之主面結構化地形成。該生長基板之結構例如可包含結構元件,其形成為圓屋頂形式的圓頂建築。圓屋頂形式的圓頂建築特別較佳具有直徑介於0.4微米(含)和3.9微米(含)之間的基面。圓頂之高度特別較佳介於0.5微米和3微米之間。
依據半導體晶片之一特別優選的實施形式,緩衝層至少在鄰接於活性半導體層序列之區域中形成為n-摻雜。
本發明的理念是由V-坑之多角形平面完全去除該另一層序列,其通常配置在p-摻雜層和產生輻射的半導體層序列之間以阻擋電子但亦可防止電洞的注入,因此可使電洞較有利地由p-摻雜的半導體層注入至輻射產生區中。於是,電洞垂直於活性半導體層序列之主延伸方向而均勻地供應至活性半導體層序列之量子膜。特別是,電洞較有利地被供應至距p-摻雜層為較大距離的量子膜。以此方式,達成半導體晶片之特定發射效益所需的電流密度可有利地減低。特別是,各別的量子膜中的電流密度可減低,結果是:產生輻射的活性半導體層序列中在額定電流時電荷載體之非輻射的損耗過程之機率下降。該額定電流例如具有至少5A/cm2之電流密度。這樣可使半導體晶片達成較高的效率。
此外,由V-坑之多角形平面去除該另一層序列會在電洞注入至量子膜中時造成較低的串聯電阻且因此使前向電壓下降。
目前只與本方法結合而描述的特徵和實施形式在半導體晶片形成時的範圍內在技術上亦是有意義的且反之亦同。
本發明之其它有利的實施方式和其它形式由以下與圖式結合而描述的各實施例即可得知。
1‧‧‧生長基板
2‧‧‧結構元件
3‧‧‧緩衝層
4‧‧‧V-坑
5‧‧‧產生輻射的半導體層序列
6‧‧‧量子膜
7‧‧‧位障層
8‧‧‧V-坑之多角形平面
9‧‧‧另一層序列
10‧‧‧AlGaN-層
11‧‧‧InGaN-層
12‧‧‧活性層序列之主面
13‧‧‧該另一層序列之區域
14‧‧‧多角形平面之區域
15‧‧‧p-摻雜的半導體層
16‧‧‧基板之主面
+‧‧‧電洞
第1圖至第6圖顯示用於詳述本方法之一實施例的示意剖面圖。
第7圖顯示一實施例之半導體晶片的示意剖面圖。
第8圖例示性地顯示另一層序列之蝕刻表面的掃描式顯微鏡照片之示意圖。
第9圖例示性地顯示第8圖中沿著線AA’之照片的高度輪廓。
各圖式中相同、相同形式或作用相同的各元件設有相同的參考符號。各圖式和各圖式中所示的各元件之間的大小比例未必依比例繪出。反之,為了更清楚及/或更易於理解,各別元件,特別是層厚度,可予放大地顯示出。
依據第1圖至第6圖之實施例的方法,第一步驟中製備一種生長基板1,其例如由藍寶石構成(第1圖)。藍寶石基板1之第一主面例如以圓頂式的結構元件2來結構化,就像已在本說明書的一般部份中所述那樣。
在第2圖中示意地顯示出的下一步驟中,在該生長基板1上磊晶沉積一緩衝層3。緩衝層3目前具有GaN或由GaN形成。在磊晶生長時,在緩衝層3中形成多個V-坑4。為了清楚之故,第2圖的剖面圖中只例示地顯示一V-坑4。
緩衝層3目前至少在遠離該生長基板1之區域中形成為n-摻雜。V-坑4可經由緩衝層3延伸至該生長基板1或就像目前第2圖所示意的那樣只穿過緩衝層3之部份區域。
下一步驟中,在緩衝層3上磊晶沉積一種產生輻射的活性半導體層序列5(未顯示)。產生輻射的半導體層序列5目前由交替配置的位障層6和量子膜7形成。位障層6於此係由GaN,AlGaN或InGaN或AlInGaN形成或具有該等材料之一,量子膜7具有InGaN或由InGaN構成。
在產生輻射的活性半導體層序列5之磊晶生長期間,V-坑4持續在產生輻射的半導體層序列5中延伸。V-坑之多角形平面8於此同樣以活性半導體層序列5之量子膜6和位障層7來完全覆蓋。
在第3圖中示意地顯示出的下一步驟中,在產生輻射的半導體層序列5上磊晶沉積另一層序列9。另一層序列5目前由交替配置的AlGaN-層10和InGaN-層11形成。亦可使用GaN-層來取代AlGaN或InGaN-層11。該另一層序列9目前是阻擋電子用的層序列。
該另一層序列9在磊晶生長時亦沉積在V-坑4之多角形平面8上。當然,V-坑4之多角形平面8上的該另一層序列9所具有的鋁含量和厚度可小於產生輻射的活性半導體層序列5之主面12上者。
在第4圖中示意地顯示出的下一步驟中,該另一層序列9又由V-坑4之多角形平面8去除,但該另一層序列9仍保留在產生輻射的半導體層序列5之主面12上。於此,在產生輻射的半導體層序列5之主面12上之該另一層序列9的厚度可減少。
由V-坑4之多角形平面8去除該另一層序列9例如可當場在磊晶反應器內部中藉由使反應器中的製程參數改變來達成。
此外,如第5圖之示意圖所示,該另一層序列9之在該另一層序列9中直接與V-坑4之開口的邊緣鄰接的區域13可在由V-坑4之多角形平面8選擇性地去除該另一層序列時受到更強的剝蝕,使V-坑4之多角形平面8在由該另一層序列9形成的區域14中相對於活性半導體層序列5之主面12的法線所具有的傾斜度大於該多角形平面8的其餘部份。
在第6圖中示意地顯示出的下一步驟中,p-摻雜的半導體層15磊晶生長在該另一半導體層序列9上。p-摻雜的半導體層15於此完全填入V-坑4中。由於該另一層序列9之材料由V-坑4之多角形平面8去除,則p-摻雜的半導體層15之材料於此可與產生輻射的半導體層序列5直接相接觸。此外,p-摻雜的半導體層15在產生輻射的半導體層序列5上具有某種程度的厚度。
第7圖之實施例所示的半導體晶片具有一生長基板1,其例如由藍寶石形成。在該生長基板1之已如上所述可被結構化而形成的主面16上施加一緩衝層3,其具有GaN。緩衝層3至少在遠離該生長基板1之主面16的區域中形成為n-摻雜。
在緩衝層3上以交替配置的量子膜6和位障層7形成一種產生輻射的活性半導體層序列5。位障層7例如由GaN形成,但量子膜6由InGaN形成。
在產生輻射的活性半導體層序列5上配置另一層序列9,其由交替的AlGaN-層10和InGaN或GaN-層11形成。
第7圖之實施例所示的半導體晶片包含多個V-坑4和一p-摻雜的半導體層15,其材料完全填入至V-坑4中。V-坑4目前完全穿過該另一層序列9和該產生輻射的半導體層序列5且部份穿過該緩衝層3,此處各V-坑4之橫剖面由p-摻雜的半導體層15開始朝向緩衝層3各別連續地變細。
p-摻雜的半導體層15之材料於此在V-坑4之多角形平面8上直接與產生輻射的半導體層序列5接觸。第7圖中的箭頭示意地表示由p-摻雜的半導體層15較有利地供應電洞+至活性半導體層序列5中的量子膜6。
第8圖例示地顯示多個V-坑4之區域中另一層序列9之表面的掃描式顯微鏡照片之示意圖,第9圖舉例地顯示沿著第8圖之線AA’的高度輪廓。第8圖中的箭頭於此表示掃描式顯微鏡照片之表面上相同於第9圖之高度輪廓中的箭頭之位置。第8圖之照片中亮的圓形面於此表示該另一層序列9之在V-坑4的周圍已側面剝蝕的區域,就像其已依據第5圖所述者那樣。
本發明不限於依據各實施例所作的描述。反之,本發明包含每一新的特徵和各特徵的每一種組合,特別是包含各專利請求項中各別特徵之每一種組合,當相關的特徵或相關的組合本身未明顯地顯示在各專利請求項中或各實施例中時亦屬本發明。
1‧‧‧生長基板
3‧‧‧緩衝層
4‧‧‧V-坑
5‧‧‧產生輻射的半導體層序列
8‧‧‧V-坑之多角形平面
9‧‧‧另一層序列
15‧‧‧p-摻雜的半導體層
16‧‧‧基板之主面
+‧‧‧電洞

Claims (13)

  1. 一種用於製造輻射發射式半導體晶片的方法,具有以下步驟:製備一生長基板(1),在該生長基板(1)上磊晶生長一緩衝層(3),在該該緩衝層(3)中產生多個V-坑(4),在該緩衝層(3)上磊晶生長一產生輻射的活性半導體層序列(5),該等V-坑(4)之結構持續在該活性半導體層序列(5)中延伸,在該活性半導體層序列(5)上磊晶生長另一層序列(9),該等V-坑(4)之結構持續在該另一層序列(9)中延伸,由該等V-坑(4)之多角形平面(8)選擇性地去除該另一層序列(9),該活性半導體層序列(5)之主面(12)上的該另一層序列(9)仍保留著,以及磊晶生長一種p-摻雜的半導體層(15),其完全地或部份地填入該等V-坑(4)中。
  2. 如請求項1的方法,其中該活性半導體層序列(5)具有多個量子膜(6),其由位障層(7)互相隔開,且該等量子膜(6)具有InGaN且該位障層(7)具有GaN或AlGaN。
  3. 如請求項1或2的方法,其中該另一層序列(9)完全由該等V-坑(4)之該多角形平面(8)去除,使該p-摻雜的半導體層(15)在該多角形平面(8)上直接與該活性半導體層序列(5)接觸。
  4. 如請求項1至3中任一項的方法,其中該另一層序列(9)是由交替配置的AlGaN-層(10)和InGaN-層(11)形成或由交替配置的AlGaN-層和GaN-層形成或由交替配置的InGaN-層和GaN-層形成。
  5. 如請求項4的方法,其中該等V-坑(4)之該多角形平面(8)上之該另一層序列(9)之厚度形成為較該活性半導體層序列(5)之主面(12)上者還薄。
  6. 如請求項4或5的方法,其中施加在該等V-坑(4)之該多角形平面(8)上的該另一層序列(9)之鋁含量及/或銦含量較施加在該活性半導體層序列(5)之主面(12)上的該另一層序列(9)之鋁含量及/或銦含量還低。
  7. 如請求項1至6中任一項的方法,其中該另一層序列(9)藉由在磊晶反應器中蝕刻而當場(in situ)選擇性地由該等V-坑(4)之該多角形平面(8)去除。
  8. 如請求項7的方法,其中蝕刻過程期間的氫含量係相對於磊晶反應器內部中磊晶生長期間之氫含量而提高。
  9. 一種輻射發射式半導體晶片,包含:一磊晶的生長基板(1),一產生輻射的活性半導體層序列(5),和產生輻射的該活性半導體層序列(5)上的另一層序列(9),以及一p-摻雜的半導體層(15),此處 多個V-坑(4)由該另一層序列(9)開始經由該另一層序列(9)和產生輻射的該活性半導體層序列(5)而延伸,該等V-坑(4)由該另一層序列(9)開始經由產生輻射的該活性半導體層序列(5)而變細,且該p-摻雜的半導體層(15)之材料完全地或部份地填入該等V-坑(4)中且在該等V-坑(4)之多角形平面(8)上直接與產生輻射的該活性半導體層序列(5)接觸。
  10. 如請求項9的半導體晶片,其中該生長基板(1)之磊晶生長著緩衝層(3)之主面(16)被結構化。
  11. 如請求項9或10的半導體晶片,其中該生長基板(1)具有藍寶石、SiC,GaN,AlN或矽。
  12. 如請求項9至11中任一項的半導體晶片,其中該等V-坑(4)之每一者都以多角形平面(8)為邊界,該多角形平面(8)的數目是六的很多倍,且該等多角形平面(8)之每一者都由非極性的或半極性的面形成。
  13. 如請求項9至12中任一項的半導體晶片,其中該緩衝層(3)至少在鄰接於該活性半導體層序列(5)之區域中形成為n-摻雜。
TW106106418A 2016-02-25 2017-02-24 用於製造輻射發射式半導體晶片的方法及輻射發射式半導體晶片 TW201801346A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??102016103346.4 2016-02-25
DE102016103346.4A DE102016103346A1 (de) 2016-02-25 2016-02-25 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip

Publications (1)

Publication Number Publication Date
TW201801346A true TW201801346A (zh) 2018-01-01

Family

ID=58098634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106418A TW201801346A (zh) 2016-02-25 2017-02-24 用於製造輻射發射式半導體晶片的方法及輻射發射式半導體晶片

Country Status (7)

Country Link
US (1) US10950752B2 (zh)
JP (1) JP2019501529A (zh)
KR (1) KR20180115677A (zh)
CN (1) CN108475709A (zh)
DE (1) DE102016103346A1 (zh)
TW (1) TW201801346A (zh)
WO (1) WO2017144512A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018122684A1 (de) * 2018-09-17 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP3766833A4 (en) 2018-09-28 2021-07-21 Lg Chem, Ltd. SULFUR CARBON COMPOSITE AND MANUFACTURING METHOD FOR IT
CN110224048B (zh) * 2019-05-15 2020-05-05 华南师范大学 一种紫外led外延结构
DE102019122945A1 (de) 2019-08-27 2021-03-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und verfahren zur herstellung eines halbleiterchips
DE102019217229A1 (de) * 2019-11-07 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und herstellungsverfahren für optoelektronische halbleiterchips
US20230130445A1 (en) * 2021-10-25 2023-04-27 Meta Platforms Technologies, Llc Semipolar micro-led
CN114373837B (zh) * 2021-11-22 2024-04-05 北京大学 一种AlGaN基深紫外发光二极管器件结构及其制备方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243251A (ja) * 1998-02-26 1999-09-07 Toshiba Corp 半導体レーザ装置
JPH11343351A (ja) 1998-05-29 1999-12-14 Idemitsu Petrochem Co Ltd ポリプロピレン系キャストフィルムおよびその製造方法
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
EP1401027B1 (en) * 2001-05-30 2009-04-08 Cree, Inc. Group III nitride based light emitting diode with a superlattice structure
JP3909811B2 (ja) 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US20110084308A1 (en) 2007-08-08 2011-04-14 Ter-Hoe Loh Semiconductor arrangement and a method for manufacturing the same
KR101629733B1 (ko) 2008-11-14 2016-06-21 소이텍 반도체 물질들을 포함하는 구조체들의 품질을 개선하는 방법들
JP2010232597A (ja) 2009-03-30 2010-10-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
JP5758293B2 (ja) * 2009-06-24 2015-08-05 日亜化学工業株式会社 窒化物半導体発光ダイオード
US8525221B2 (en) * 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
DE102009060750A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US8426844B2 (en) 2010-08-04 2013-04-23 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and display device therewith
GB2483689A (en) 2010-09-16 2012-03-21 Sharp Kk A method of reducing the density of threading dislocations in light emitting devices, by the selective creation of cavities
JP6005346B2 (ja) * 2011-08-12 2016-10-12 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US9178114B2 (en) * 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
JP6026116B2 (ja) * 2012-03-09 2016-11-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
DE102012217640B4 (de) 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102012217644A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP5998953B2 (ja) * 2013-01-25 2016-09-28 豊田合成株式会社 半導体発光素子、半導体発光素子の製造方法
US20140225059A1 (en) * 2013-02-08 2014-08-14 Bridgelux, Inc. LED with Improved Injection Efficiency
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
KR102100936B1 (ko) * 2013-07-10 2020-04-16 서울바이오시스 주식회사 정전방전 보호 기능을 갖는 발광 다이오드 칩
KR20150025264A (ko) * 2013-08-28 2015-03-10 삼성전자주식회사 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법
DE102014115599A1 (de) * 2013-10-28 2015-04-30 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
KR102335105B1 (ko) * 2014-11-14 2021-12-06 삼성전자 주식회사 발광 소자 및 그의 제조 방법
CN105355741B (zh) * 2015-11-02 2017-09-29 厦门市三安光电科技有限公司 一种led外延结构及制作方法
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
KR102320022B1 (ko) * 2017-03-09 2021-11-02 서울바이오시스 주식회사 반도체 발광 소자

Also Published As

Publication number Publication date
US10950752B2 (en) 2021-03-16
CN108475709A (zh) 2018-08-31
US20200243716A1 (en) 2020-07-30
KR20180115677A (ko) 2018-10-23
DE102016103346A1 (de) 2017-08-31
JP2019501529A (ja) 2019-01-17
WO2017144512A1 (de) 2017-08-31

Similar Documents

Publication Publication Date Title
TW201801346A (zh) 用於製造輻射發射式半導體晶片的方法及輻射發射式半導體晶片
US9024294B2 (en) Group III nitride nanorod light emitting device
US8455284B2 (en) Group III nitride nanorod light emitting device and method of manufacturing thereof
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JP5050574B2 (ja) Iii族窒化物系半導体発光素子
US9293646B2 (en) Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
TW201222869A (en) Gallium nitride LED devices with pitted layers and methods for making the same
JP2007142437A (ja) 半導体素子およびその製造方法
US20140057417A1 (en) Method for Producing an Optoelectronic Semiconductor Chip
WO2017076116A1 (zh) 一种led外延结构及制作方法
EP2506316B1 (en) Method for manufacturing a semiconductor element
TWI294189B (en) Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
TWI405354B (zh) 半導體結構及發光二極體
US20100105159A1 (en) Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
US10995403B2 (en) Method of forming aluminum nitride film and method of manufacturing semiconductor light-emitting element
TWI297959B (zh)
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR20080015190A (ko) 표면 요철 형성방법 및 그를 이용한 질화물계 반도체발광소자의 제조방법
TWI455255B (zh) 圖案化基板結構、其製作方法及其發光元件
JP2006024903A (ja) 窒化ガリウム系半導体積層構造体
KR101682169B1 (ko) 발광 다이오드 제조 방법 및 그를 통해 제조된 발광 다이오드
TWI796590B (zh) 發光二極體以及形成發光二極體的方法
TWI796539B (zh) 包含基於ingan之p型注入層之光電半導體結構
KR20150078642A (ko) 전위 차단막을 이용한 질화물 반도체 발광소자 및 그 제조 방법