JP2019204885A - 半導体発光装置及びその製造方法 - Google Patents

半導体発光装置及びその製造方法 Download PDF

Info

Publication number
JP2019204885A
JP2019204885A JP2018099340A JP2018099340A JP2019204885A JP 2019204885 A JP2019204885 A JP 2019204885A JP 2018099340 A JP2018099340 A JP 2018099340A JP 2018099340 A JP2018099340 A JP 2018099340A JP 2019204885 A JP2019204885 A JP 2019204885A
Authority
JP
Japan
Prior art keywords
ausn
semiconductor light
emitting device
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018099340A
Other languages
English (en)
Other versions
JP7218048B2 (ja
Inventor
和久 新野
Kazuhisa Shinno
和久 新野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2018099340A priority Critical patent/JP7218048B2/ja
Priority to US16/410,881 priority patent/US20190363233A1/en
Priority to EP19175494.4A priority patent/EP3573114A1/en
Priority to CN201910428116.8A priority patent/CN110534636A/zh
Publication of JP2019204885A publication Critical patent/JP2019204885A/ja
Application granted granted Critical
Publication of JP7218048B2 publication Critical patent/JP7218048B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体発光素子と基板との接合不良を実質的に解消した半導体発光装置及びその製造方法を提供する。【解決手段】ＬＥＤ素子１はｐ側電極１１−１、…、１１−６及びｎ側電極１２を有する。サブマウント基板２は、ｐ側配線パターン層２１及びｎ側配線パターン層２２を有する。ｐ側配線パターン層２１にはＡｕＳｎ層４１−１、…、４１−６が形成され、ｎ側配線パターン層２２にはＡｕＳｎ層４２が形成されている。各ＡｕＳｎ層４１−１、…、４１−６、４２は、１次元配置されたＡｕＳｎ層要素４０よりなる。ＬＥＤ素子１をサブマウント基板２上に接合して熱圧着すると、ＡｕＳｎ層４１−１、…、４１−６、４２の各ＡｕＳｎ層要素４０がＬＥＤ素子１のｐ側電極１１−１、…、１１−６及びｎ側電極１２のＡｕと共に共晶化し、ＡｕＳｎ共晶接合層４１’−１、…、４１’−６、４２’の各ＡｕＳｎ共晶接合層要素４０’を形成する。【選択図】 図１

Description

本発明は半導体発光素子を基板上に実装した半導体発光装置及びその製造方法に関する。
一般に、発光ダイオード（ＬＥＤ）素子をサブマウント基板上に実装する際には、ＬＥＤ素子を放熱性能がよいＡｕＳｎ共晶接合層によってサブマウント基板上に接合する。
図１０は従来の半導体発光装置の製造方法を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。
図１０の（Ａ）−１、（Ａ）−２に示すように、ＬＥＤ素子１はｐ型半導体層（図示せず）に接続された細長いｐ側電極１１−１、１１−２、…、１１−６及びｎ型半導体層（図示せず）に接続された細長いｎ側電極１２を有する。この場合、ｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２は短辺の２倍以上の長辺を有する矩形をなしている。これにより、熱抵抗を小さくできかつ順方向電圧のばらつきを小さくできる。しかも、ｐ側電極１１−１、１１−２、…、１１−６を広く分布させることによりｐ側電極１１−１、１１−２、…、１１−６から電流をＬＥＤ素子１内の活性層（図示せず）全体に亘って流してｎ側電極１２に供給でき、この結果、発光効率を向上できると共に発光分布を均一化できる。また、ｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２は最表面をＡｕとするメッキ接着層上に形成されたＡｕよりなる。
他方、図１０の（Ｂ）−１、（Ｂ）−２に示すように、たとえばＡｌＮよりなるサブマウント基板２は、ｐ側配線パターン層２１及びｎ側配線パターン層２２を有する。ｐ側配線パターン層２１にはＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６に対応したＡｕＳｎ層３１−１、３１−２、…、３１−６が形成され、他方、ｎ側配線パターン層２２にはＬＥＤ素子１のｎ側電極１２に対応したＡｕＳｎ層３２が形成されている。尚、配線パターン層２１、２２は最表面をＡｕとするメッキ層であり、パッド等が設けられる。
次に、図１０の（Ｃ）−１、（Ｃ）−２に示すように、図１０の（Ａ）−１、（Ａ）−２のＬＥＤ素子１を図１０の（Ｂ）−１、（Ｂ）−２のサブマウント基板２上に搭載して熱圧着すると、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２がＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２のＡｕと共に共晶化し、ＡｕＳｎ共晶接合層３１’−１、３１’−２、…、３１’−６、３２’を形成する。この結果、ＬＥＤ素子１がサブマウント基板２に接合されて半導体発光装置３が完成する。つまり、ｐ側電極１１−１、１１−２、…、１１−６はｐ側配線パターン層２１に電気的に接続され、ｎ側電極１２はｎ側配線パターン層２２に電気的に接続される。
しかしながら、上述の図１０に示す従来の半導体発光装置３においては、以下に説明するように、ＡｕＳｎ共晶接合層の接合不良が発生するという課題がある。
図１０の（Ｂ）−１、（Ｂ）−２に示すＡｕＳｎ層３１−１、３１−２、…、３１−６、３２は、通常、リフトオフ法によって形成される。すなわち、図１１の（Ａ）に示すごとく、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２のパターン層形成用のフォトレジストパターン層３０を形成し、その上全体に、スパッタリング法又は蒸着法によってＡｕＳｎ層を形成し、最後にフォトレジストパターン層３０を除去してＡｕＳｎ層３１−１、３１−２、…、３１−６、３２を形成する。しかし、この場合、フォトレジストパターン層３０の除去の際に、ＡｕＳｎ層の破断に伴うＡｕＳｎ層３１−１、３１−２、…、３１−６、３２のエッジにばりＥが発生し易い。また、図１１の（Ｂ）に示すごとく、ＬＥＤ素子１をばりＥを有するＡｕＳｎ層３１−１、３１−２、…、３１−６、３２を有するサブマウント基板２に接合し、図１１の（Ｃ）に示すごとく、熱圧着する際には、ばりＥは一部溶解するも、加重傾きによりＡｕＳｎ共晶接合層３１’−１、３１’−２、…、３１’−６、３２’の量の過多、過少が発生する。従って、ＬＥＤ素子１とサブマウント基板２との間に大きな空隙Ｇが発生し、ＬＥＤ素子１とサブマウント基板２とが部分的にしか接合せず、接合面積が小さくなることがある。また、接合しても、ＡｕＳｎが溶解前に高温に曝される時間が長くなって表面酸化が進み、接合の共晶不具合を生ずる。この結果、やはりＬＥＤ素子１とサブマウント基板２との間に接合不良を引き起こすという課題がある。
また、ＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２並びにこれらに対応するＡｕＳｎ層３１−１、３１−２、…、３１−６、３２は細長いので、図１２の（Ａ）に示すごとく、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２は傾斜したり、また、図１２の（Ｂ）に示すごとく、中央部が凹んだり、さらに、図１２の（Ｃ）に示すごとく、中央部が盛り上がったりする。この場合にも、図１１の場合と同様、接合面積が小さくなり、熱圧着後にやはりＬＥＤ素子１とサブマウント基板２との間に接合不良を起こすという課題がある。
尚、上述の接合不良は熱抵抗のばらつき及び順方向電圧のばらつきを招き、この結果、ＬＥＤ素子１の発光むらを招く。
さらに、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２にばり、傾斜、凹み、盛り上がり等が生じると、図１３の（Ａ）の矢印Ｘに示すごとく、熱圧着後にＡｕＳｎ共晶接合層３１’−１、３１’−２、…、３１’−６、３２’がＬＥＤ素子１の外側へはみ出したり、また、図１３の（Ｂ）の矢印Ｙに示すごとく、熱圧着後にＬＥＤ素子１が傾いて配線パターン層２１、２２と電気的短絡し、不良製品となる課題もある。
上述の課題を解決するために、本発明に係る半導体発光装置は、第１、第２の電極を有する半導体発光素子と、各第１、第２の電極に電気的に接続された第１、第２の配線パターン層を有する基板とを具備し、少なくとも、第１の電極と第１の配線パターン層とは複数の第１の導電性接合層要素によって接合されたか、または、第２の電極と第２の配線パターン層とは複数の第２の導電性接合層要素によって接合されたか、のいずれか一方であるものである。
また、本発明に係る半導体発光装置の製造方法は、第１、第２の電極を有する半導体発光素子を準備する第１の工程と、第１、第２の配線パターン層を有する基板を準備する第２の工程と、少なくとも、第１の電極及び第１の配線パターン層のいずれか一方に複数の第１の導電性接合層要素を形成するか、又は、第２の電極及び第２の配線パターン層のいずれか一方に複数の第２の導電性接合層要素を形成するか、のいずれか一方を行う第３の工程と、第１の電極と第１の配線パターン層とを接合すると共に第２の電極と第２の配線パターン層とを接合する第４の工程とを具備するものである。
本発明によれば、半導体発光素子と基板との接合不良を実質的に解消できる。
本発明に係る半導体発光装置の製造方法の第１の実施の形態を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。 図１のＡｕＳｎ層要素及びＡｕＳｎ共晶接合層要素の断面図である。 図１のＡｕＳｎ層要素の断面図である。 図１のサブマウント基板の変更例を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。 図４のＣｒ層の形成を説明するための断面図である。 本発明に係る半導体発光装置の製造方法の第２の実施の形態を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。 図６の作用を説明するための２次元配置のＡｕＳｎ層要素を示す図であって、（Ａ）は上面図、（Ｂ）は断面図である。 比較例の作用を説明するための単一ＡｕＳｎ層を示す図であって、（Ａ）は上面図、（Ｂ）は断面図である。 図６のサブマウント基板の変更例を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図である。 従来の半導体発光装置の製造方法を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。 課題を説明するための図１０のＡｕＳｎ層及びＡｕＳｎ共晶接合層の断面図である。 課題を説明するための図１０のＡｕＳｎ層の断面図である。 課題を説明するための図であって、（Ａ）は図１０の半導体発光装置の上面図、（Ｂ）は図１０の半導体発光装置の断面図である。
図１は本発明に係る半導体発光装置の製造方法の第１の実施の形態を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。
図１の（Ａ）に示すＬＥＤ素子１は図１０の（Ａ）に示すＬＥＤ素子１と同一である。他方、図１の（Ｂ）に示すサブマウント基板２上の各ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２は、離散した１列すなわち１次元配置された厚さ１〜５μｍのＡｕＳｎ層要素４０よりなる。たとえば、ＡｕＳｎ層要素４０はたとえば上面視でｐ側電極１１−１、１１−２、…、１１−６、ｎ側電極１２の短辺を一辺とする正方形であり、この場合、各ＡｕＳｎ層要素４０の間の距離は小さい方がよい。
また、図１の（Ｃ）−１、（Ｃ）−２に示すように、図１の（Ａ）−１、（Ａ）−２のＬＥＤ素子１をフェイスダウンして図１の（Ｂ）−１、（Ｂ）−２のサブマウント基板２上に搭載して熱圧着すると、ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０がＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２のＡｕと共に共晶化し、ＡｕＳｎ共晶接合層４１’−１、４１’−２、…、４１’−６、４２’の各ＡｕＳｎ共晶接合層要素４０’を形成する。この結果、ＬＥＤ素子１がサブマウント基板２に接合されて半導体発光装置４が完成する。つまり、ｐ側電極１１−１、１１−２、…、１１−６はｐ側配線パターン層２１に電気的に接続され、ｎ側電極１２はｎ側配線パターン層２２に電気的に接続される。
図１に示す半導体発光装置４においては、以下に説明するように、ＡｕＳｎ共晶接合層の接合不良を解消できる。
図１の（Ｂ）−１、（Ｂ）−２に示すＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０は、リフトオフ法によって形成される。すなわち、図２の（Ａ）に示すごとく、ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２のＡｕＳｎ層要素４０のパターン層形成用のフォトレジストパターン層４３を形成し、その上全体に、スパッタリング法又は蒸着法によって厚さ約１〜５μｍのＡｕＳｎ層を形成し、最後に、フォトレジストパターン層４３を除去してＡｕＳｎ層４１−１、４１−２、…、４１−６、４２のＡｕＳｎ層要素４０を形成する。この場合も、フォトレジストパターン層４３の除去の際に、ＡｕＳｎ層要素４０の破断に伴うＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０のエッジにばりＥが発生し易い。また、図２の（Ｂ）に示すごとく、ＬＥＤ素子１をばりＥを有するＡｕＳｎ層４１−１、４１−２、…、４１−６、４２のＡｕＳｎ層要素４０を有するサブマウント基板２に接合し、図２の（Ｃ）に示すごとく、熱圧着する際には、ばりＥは一部溶解するも、加重傾きによりＡｕＳｎ共晶接合層要素４０’の量の過多、過少が発生する。従って、ＬＥＤ素子１とサブマウント基板２との間に空隙Ｇ’が発生し、ＬＥＤ素子１とサブマウント基板２とが部分的にしか接合しないことがある。また、接合しても、ＡｕＳｎが溶解前に高温に曝される時間が長くなって表面酸化が進み、接合の共晶不具合を生ずる。しかし、各ＡｕＳｎ層要素４０は図１１のＡｕＳｎ層３１−１、３１−２、…、３１−６、３２に比較して著しく小さいので、これらの空隙Ｇ’は累積しても図１１の（Ｃ）の空隙Ｇに比較して小さく、また、未接合の共晶不具合も少ない。この結果、接合面積が実質的に増大し、ＬＥＤ素子１とサブマウント基板２との間の接合不良を実質的に解消できる。
また、ＬＥＤ素子１のｐ側電極１１−１、１１−２、…、１１−６及びｎ側電極１２が細長くとも、ＡｕＳｎ層要素４０は短いので、図３の（Ａ）に示すごとく、ＡｕＳｎ層要素４０の傾斜は短く、また、図３の（Ｂ）に示すごとく、ＡｕＳｎ層要素４０の中央部の凹みも小さく、さらに、図３の（Ｃ）に示すごとく、ＡｕＳｎ層要素４０の中央部の盛り上がりも小さい。従って、これら小さい傾斜、凹み、盛り上がり等は累積しても図１２に示す傾斜、凹み、盛り上がりより小さく、この結果、接触面積が実質的に増大し、熱圧着後のＬＥＤ素子１とサブマウント基板２との間に接合不良は起きにくい。
このようにして、熱抵抗のばらつき及び順方向電圧のばらつきも小さくでき、この結果、ＬＥＤ素子１の発光むらを小さくできる。
さらに、ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２におけるばり、傾斜、凹み、盛り上がりが小さくなるので、熱圧着後にＡｕＳｎ共晶接合層４１’−１、４１’−２、…、４１’−６、４２’がＬＥＤ素子１の外側へはみ出しを防止でき、また、熱圧着後にＬＥＤ素子１と配線パターン層２１、２２との電気的短絡も防止できる。
図４は図１のサブマウント基板２の変更例を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図であって、図１の（Ｂ）−１、（Ｂ）−２に対応する。
図４においては、図１の（Ｂ）−１、（Ｂ）−２に対して、１列のＡｕＳｎ層要素４０の両端に、ＡｕＳｎに対して非濡れ性のＣｒ層４３を設けてある。これにより、熱圧着時にＡｕＳｎ共晶接合層４１’−１、４１’−２、…、４１’−６、４２’はＣｒ層４３によってはじかれるので、熱圧着後にＬＥＤ素子１の外側にはみ出すのを確実に防止することができる。
Ｃｒ層４３の形成は、図５に示すように、ＡｕＳｎ層要素４０の形成前に行う。すなわち、図５の（Ａ）に示すように、サブマウント基板２上に、厚さ約０．１μｍのＣｒ層をメッキ工程によって形成し、フォトリソグラフィ及びエッチング工程によってパターン化してＣｒ層４３を形成する。その後、図５の（Ｂ）に示すごとく、図１の（Ｂ）−１、（Ｂ）−２に示すＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０は、リフトオフ工程によって形成される。すなわち、ＡｕＳｎ層４１−１、４１−２、…、４１−６、４２のＡｕＳｎ層要素４０のパターン層形成用のフォトレジストパターン層４３を形成し、その上全体に、スパッタリング法又は蒸着法によって厚さ約１〜５μｍのＡｕＳｎ層を形成し、最後に、フォトレジストパターン層４３を除去してＡｕＳｎ層４１−１、４１−２、…、４１−６、４２の各ＡｕＳｎ層要素４０を形成する。
図６は本発明に係る半導体発光装置の製造方法の第２の実施の形態を説明するための図であって、（Ａ）−１はＬＥＤ素子の上面図、（Ａ）−２は（Ａ）−１のＡ−Ａ線断面図、（Ｂ）−１はサブマウント基板の上面図、（Ｂ）−２は（Ｂ）−１のＢ−Ｂ線断面図、（Ｃ）−１は半導体発光装置の上面図、（Ｃ）−２は（Ｃ）−１のＣ−Ｃ線断面図である。
図６の（Ａ）に示すＬＥＤ素子１においては、図１の（Ａ）のｐ側電極１１−１、１１−２、…、１１−６の代りに、１枚の広いｐ側電極１１を設ける。他方、図６の（Ｂ）に示すサブマウント基板２上には、ｐ側電極１１に対応したＡｕＳｎ層４１を設け、ＡｕＳｎ層は厚さ約１〜５μｍの離散した２次元状に配置されたＡｕＳｎ層要素４０よりなる。この場合も、ＡｕＳｎ層要素４０はたとえば上面視で正方形である。また、図６の（Ｃ）−１、（Ｃ）−２に示すように、図６の（Ａ）−１、（Ａ）−２のＬＥＤ素子１を図６の（Ｂ）−１、（Ｂ）−２のサブマウント基板２上に搭載して熱圧着すると、ＡｕＳｎ層４１、４２の各ＡｕＳｎ層要素４０がＬＥＤ素子１のｐ側電極１１及びｎ側電極１２のＡｕと共に共晶化し、ＡｕＳｎ共晶接合層４１’、４２’の各ＡｕＳｎ共晶接合層要素４０’を形成する。この結果、ＬＥＤ素子１がサブマウント基板２に接合されて半導体発光装置４’が完成する。つまり、ｐ側電極１１−１、１１−２、…、１１−６はｐ側配線パターン層２１に電気的に接続され、ｎ側電極１２はｎ側配線パターン層２２に電気的に接続される。
図６に示す半導体発光装置４’においても、図１に示す半導体発光装置４の場合と同様に、ＡｕＳｎ共晶接合層の接合不良も解消できる。従って、熱抵抗のばらつき及び順方向電圧のばらつきも小さくでき、この結果、ＬＥＤ素子１の発光むらを小さくできる。
さらに、ＡｕＳｎ層４１、４２におけるばり、傾斜、凹み、盛り上がりが小さくなるので、熱圧着後にＡｕＳｎ共晶接合層４１’、４２’がＬＥＤ素子１の外側へはみ出しを防止でき、また、熱圧着後にＬＥＤ素子１と配線パターン層２１、２２との電気的短絡も防止できる。たとえば、凹みの場合を図７に示すと、各ＡｕＳｎ層要素４０の凹み量は小さい。これに対し、単一のＡｕＳｎ層で構成すると、図８に示すごとく凹み量は大きくなる。
図９は図６のサブマウント基板２の変更例を示し、（Ａ）は上面図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図であって、図６の（Ｂ）−１、（Ｂ）−２に対応する。
図９においては、図６の（Ｂ）−１、（Ｂ）−２に対して、各行各列のＡｕＳｎ層要素４０の両端に、ＡｕＳｎに対して非濡れ性のＣｒ層４３を設けてある。これにより、熱圧着時にＡｕＳｎ共晶接合層４１’、４２’はＣｒ層４３によってはじかれるので、熱圧着後にＬＥＤ素子１の外側にはみ出すのを確実に防止することができる。
尚、Ｃｒ層４３の形成は、図５の場合と同様に、ＡｕＳｎ層要素４０の形成前に行う。
上述の実施の形態においては、ＡｕＳｎ層要素をサブマウント基板２の配線パターン層上に設けているが、ＬＥＤ素子１の電極上に設けてもよい。また、ＡｕＳｎ層要素の形成は、リフトオフ工程以外にスクリーン印刷工程を用いても行える。
また、上述の実施の形態においては、ＬＥＤ素子１とサブマウント基板２との接合をＡｕＳｎ共晶接合層要素によって行っているが、他の導電性接合層要素たとえばＡｇ粒子焼結体要素、Ａｕ粒子焼結体要素を用いてもよい。その場合には、非濡れ性Ｃｒ層はＡｇ粒子焼結体要素又はＡｕ粒子焼結体要素に対する非濡れ性の層とする。
また、サブマウント基板を用いずに通常の基板を直接用いてもよい。
さらに、本発明はＬＥＤ素子以外の半導体発光素子たとえばレーザダイオード（ＬＤ）素子にも適用できる。
さらにまた、本発明は上述の実施の形態の自明の範囲でいかなる変更にも適用できる。
本発明は紫外線発光装置、特に、深紫外線発光装置に利用できる。
１：ＬＥＤ素子
１１−１、１１−２、…、１１−６、１１：ｐ側電極
１２：ｎ側電極
２：サブマウント基板
２１：ｐ側配線パターン層
２２：ｎ側配線パターン層
３：半導体発光装置
３１−１、３１−２、…、３１−６、３２：ＡｕＳｎ層
３１’−１、３１’−２、…、３１’−６、３２’：ＡｕＳｎ共晶接合層
４、４’：半導体発光装置
４０：ＡｕＳｎ層要素
４０’：ＡｕＳｎ共晶接合層要素
４１−１、４１−２、…、４１−６、４２：ＡｕＳｎ層
４１’−１、４１’−２、…、４１’−６、４２’：ＡｕＳｎ共晶接合層
さらに、ＡｕＳｎ層３１−１、３１−２、…、３１−６、３２にばり、傾斜、凹み、盛り上がり等が生じると、図１３の（Ａ）、（Ｂ）の矢印Ｘに示すごとく、熱圧着後にＡｕＳｎ共晶接合層３１’−１、３１’−２、…、３１’−６、３２’がＬＥＤ素子１の外側へはみ出したり、また、図１３の（Ｂ）に示すごとく、熱圧着後にＬＥＤ素子１が傾いて配線パターン層２１、２２と電気的短絡し、不良製品となる課題もある。

Claims (14)

  1. 第１、第２の電極を有する半導体発光素子と、
    前記各第１、第２の電極に電気的に接続された第１、第２の配線パターン層を有する基板と
    を具備し、
    少なくとも、前記第１の電極と前記第１の配線パターン層とは複数の第１の導電性接合層要素によって接合されたか、または、
    前記第２の電極と前記第２の配線パターン層とは複数の第２の導電性接合層要素によって接合されたか、のいずれか一方である半導体発光装置。
  2. さらに、前記複数の第１の導電性接合層要素の両端及び／又は前記複数の第２の導電性接合層要素の両端に該第１及び／又は第２の導電性接合層要素に対する非濡れ性層を設けた請求項１に記載の半導体発光装置。
  3. 前記複数の第１の導電性接合層要素及び／又は前記複数の第２の導電性接合層要素は１次元状又は２次元状に配置された請求項１又は２に記載の半導体発光装置。
  4. 前記第１の電極は複数存在し、前記第２の電極は１個存在し、該各第１、第２の電極は短辺の２倍以上の長辺を有する矩形状をなしている請求項１〜３のいずれかに記載の半導体発光装置。
  5. 前記導電性接合層要素はＡｕＳｎ共晶接合層要素である請求項１〜４のいずれかに記載の半導体発光装置。
  6. 前記導電性接合層要素はＡｇ粒子焼結体要素又はＡｕ粒子焼結体要素である請求項１〜４のいずれかに記載の半導体発光装置。
  7. 前記第１の電極はｐ側電極であり、前記第２の電極はｎ側電極である請求項１〜６のいずれかに記載の半導体発光装置。
  8. 第１、第２の電極を有する半導体発光素子を準備する第１の工程と、
    第１、第２の配線パターン層を有する基板を準備する第２の工程と、
    少なくとも、
    前記第１の電極及び前記第１の配線パターン層のいずれか一方に複数の第１の導電性接合層要素を形成するか、又は、
    前記第２の電極及び前記第２の配線パターン層のいずれか一方に複数の第２の導電性接合層要素を形成するか、
    のいずれか一方を行う第３の工程と、
    前記第１の電極と前記第１の配線パターン層とを接合すると共に前記第２の電極と前記第２の配線パターン層とを接合する第４の工程と
    を具備する半導体発光装置の製造方法。
  9. さらに、前記第３の工程の前に、前記複数の第１の導電性接合層要素の両端及び／又は前記複数の第２の導電性接合層要素の両端に該第１及び／又は第２の導電性接合層要素に対する非濡れ性層を形成する工程を具備する請求項８に記載の半導体発光装置の製造方法。
  10. 前記複数の第１の導電性接合層要素及び／又は前記複数の第２の導電性接合層要素は１次元状又は２次元状に配置された請求項８又は９に記載の半導体発光装置の製造方法。
  11. 前記第１の電極は複数存在し、前記第２の電極は１個存在し、該各第１、第２の電極は短辺の２倍以上の長辺を有する矩形状をなしている請求項８〜１０のいずれかに記載の半導体発光装置の製造方法。
  12. 前記導電性接合層要素はＡｕＳｎ層要素である請求項８〜１１のいずれかに記載の半導体発光装置の製造方法。
  13. 前記導電性接合層要素はＡｇ粒子焼結体要素又はＡｕ粒子焼結体要素である請求項８〜１１のいずれかに記載の半導体発光装置の製造方法。
  14. 前記第１の電極はｐ側電極であり、前記第２の電極はｎ側電極である請求項８〜１３のいずれかに記載の半導体発光装置の製造方法。
JP2018099340A 2018-05-24 2018-05-24 半導体発光装置及びその製造方法 Active JP7218048B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018099340A JP7218048B2 (ja) 2018-05-24 2018-05-24 半導体発光装置及びその製造方法
US16/410,881 US20190363233A1 (en) 2018-05-24 2019-05-13 Semiconductor light emitting apparatus having multiple conductive bonding layer elements and its manufacturing method
EP19175494.4A EP3573114A1 (en) 2018-05-24 2019-05-20 Semiconductor light emitting apparatus having multiple conductive bonding layer elements and its manufacturing method
CN201910428116.8A CN110534636A (zh) 2018-05-24 2019-05-22 具有多个导电接合层元件的半导体发光装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018099340A JP7218048B2 (ja) 2018-05-24 2018-05-24 半導体発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019204885A true JP2019204885A (ja) 2019-11-28
JP7218048B2 JP7218048B2 (ja) 2023-02-06

Family

ID=66625791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018099340A Active JP7218048B2 (ja) 2018-05-24 2018-05-24 半導体発光装置及びその製造方法

Country Status (4)

Country Link
US (1) US20190363233A1 (ja)
EP (1) EP3573114A1 (ja)
JP (1) JP7218048B2 (ja)
CN (1) CN110534636A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6803595B1 (ja) * 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251021A (ja) * 2006-03-17 2007-09-27 Nichia Chem Ind Ltd 発光装置
US20080054290A1 (en) * 2006-09-05 2008-03-06 Epistar Corporation Light emitting device and the manufacture method thereof
JP2010226086A (ja) * 2009-02-27 2010-10-07 Toyoda Gosei Co Ltd 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子
JP2012519954A (ja) * 2009-03-04 2012-08-30 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー コンプライアントなボンディング構造を使用して半導体装置をボンディングする方法
US20140203451A1 (en) * 2013-01-22 2014-07-24 Samsung Electronics Co., Ltd. Electronic device package and packaging substrate for the same
JP2017523613A (ja) * 2014-07-31 2017-08-17 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
JP2017212273A (ja) * 2016-05-24 2017-11-30 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP4617902B2 (ja) * 2005-01-31 2011-01-26 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2008072039A (ja) * 2006-09-15 2008-03-27 Matsushita Electric Ind Co Ltd 発光素子
JP4846515B2 (ja) * 2006-10-18 2011-12-28 株式会社東芝 光半導体装置及び光半導体装置の製造方法
CN101359704B (zh) * 2007-07-30 2010-06-09 晶元光电股份有限公司 发光元件及其制造方法
WO2009057241A1 (ja) * 2007-11-01 2009-05-07 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置
EP2219232A1 (en) * 2007-11-15 2010-08-18 Panasonic Corporation Semiconductor light emitting device
JP5375041B2 (ja) * 2008-11-13 2013-12-25 日亜化学工業株式会社 発光装置およびその製造方法
KR101171361B1 (ko) * 2010-11-05 2012-08-10 서울옵토디바이스주식회사 발광 다이오드 어셈블리 및 그의 제조 방법
JP5518273B1 (ja) * 2012-09-14 2014-06-11 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
JP6023660B2 (ja) * 2013-05-30 2016-11-09 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
JP6358671B2 (ja) 2016-12-20 2018-07-18 株式会社大一商会 遊技機

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251021A (ja) * 2006-03-17 2007-09-27 Nichia Chem Ind Ltd 発光装置
US20080054290A1 (en) * 2006-09-05 2008-03-06 Epistar Corporation Light emitting device and the manufacture method thereof
JP2010226086A (ja) * 2009-02-27 2010-10-07 Toyoda Gosei Co Ltd 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子
JP2012519954A (ja) * 2009-03-04 2012-08-30 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー コンプライアントなボンディング構造を使用して半導体装置をボンディングする方法
US20140203451A1 (en) * 2013-01-22 2014-07-24 Samsung Electronics Co., Ltd. Electronic device package and packaging substrate for the same
JP2017523613A (ja) * 2014-07-31 2017-08-17 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
JP2017212273A (ja) * 2016-05-24 2017-11-30 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
JP7218048B2 (ja) 2023-02-06
US20190363233A1 (en) 2019-11-28
CN110534636A (zh) 2019-12-03
EP3573114A1 (en) 2019-11-27

Similar Documents

Publication Publication Date Title
JP5848976B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP5329787B2 (ja) 実装基板およびｌｅｄモジュール
KR101025844B1 (ko) ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
JP4871978B2 (ja) 半導体装置、及び光プリントヘッド
JPWO2013150715A1 (ja) 半導体レーザ装置およびその製造方法
JP2007173269A (ja) フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の製造方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ
CN113675305B (zh) 发光二极管芯片和显示装置
JP2009505393A (ja) 交流型発光素子
JP2011181699A (ja) 発光デバイス
JP6216789B2 (ja) デバイス構造体
EP3595022B1 (en) Optical semiconductor element
JP2019204885A (ja) 半導体発光装置及びその製造方法
JP6125166B2 (ja) マルチビーム半導体レーザ装置
JP5950257B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
TW201526312A (zh) 發光裝置、發光裝置製造方法
JP5280119B2 (ja) 半導体レーザ装置
JPWO2020004567A1 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP2007235003A (ja) 発光素子収納用パッケージ
JP7237687B2 (ja) 配線基板、電子装置及び電子モジュール
JP2013197445A (ja) 半導体光源、投影表示装置及び半導体光源の製造方法
JP5779214B2 (ja) マルチビーム半導体レーザ装置
JP2012227446A (ja) 発光装置
JP6103401B2 (ja) 配線基板およびｌｅｄモジュール
JP6508152B2 (ja) 半導体レーザ装置およびその製造方法
JPH0831654B2 (ja) 半導体レーザ装置用サブマウント

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221223

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230124

R150 Certificate of patent or registration of utility model

Ref document number: 7218048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150