CN110534636A - 具有多个导电接合层元件的半导体发光装置及其制造方法 - Google Patents

具有多个导电接合层元件的半导体发光装置及其制造方法 Download PDF

Info

Publication number
CN110534636A
CN110534636A CN201910428116.8A CN201910428116A CN110534636A CN 110534636 A CN110534636 A CN 110534636A CN 201910428116 A CN201910428116 A CN 201910428116A CN 110534636 A CN110534636 A CN 110534636A
Authority
CN
China
Prior art keywords
electrode
semiconductor light
layer
emitting apparatus
wiring diagram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910428116.8A
Other languages
English (en)
Other versions
CN110534636B (zh
Inventor
新野和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN110534636A publication Critical patent/CN110534636A/zh
Application granted granted Critical
Publication of CN110534636B publication Critical patent/CN110534636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Abstract

具有多个导电接合层元件的半导体发光装置及其制造方法。一种半导体发光装置包括：半导体发光元件，该半导体发光元件具有第一电极和第二电极；基板，该基板具有分别电连接到该第一电极和该第二电极的第一布线图案层和第二布线图案层；以及多个导电接合层元件，该多个导电接合层元件设置在该第一电极与该第一布线图案层之间和/或该第二电极与该第二布线图案层之间。

Description

具有多个导电接合层元件的半导体发光装置及其制造方法
技术领域
本所公开的主题涉及具有安装在基板上的半导体发光元件的半导体发光装置及其制造方法。
背景技术
通常，在半导体发光装置中，发光二极管(LED)元件由高散热AuSn共晶接合层接合到安装基板。
现在将参照图1A、图1B、图2A、图2B、图3A以及图3B说明用于制造半导体发光装置的现有技术方法。
首先，参照图1A和为沿着图1A中的线B-B截取的剖面图的图1B，LED元件1具有：细长p侧电极11-1、11-2...11-6，这些p侧电极电连接到p型半导体区域(未示出)；和细长n侧电极12，该n侧电极电连接到n型半导体区域(未示出)。在这种情况下，从顶部看的电极11-1、11-2...11-6以及12各具有矩形形状，该矩形形状具有短边和长度为短边的两倍以上的长边。由此，可以降低热阻，并且可以抑制前向电压的波动。而且，因为p侧电极11-1、11-2...11-6广泛地散布在LED元件1的底部上，所以来自p侧电极11-1、11-2...11-6的电流可以传播穿过LED元件1内的整个有源区域(未示出)，到达n侧电极12，这可以提高发光效率并使得发光分布均匀。注意，包括最上Au层的接合层(未示出)通过电镀处理或溅射处理形成在p侧电极11-1、11-2...11-6和n侧电极12上。
另一方面，参照图2A和为沿着图2A中的线B-B截取的剖面图的图2B，由AlN制成的安装基板2具有p侧布线图案层21和n侧布线图案层22。p侧布线图案层21具有分别与LED元件1的p侧电极11-1、11-2...11-6对应的AuSn层31-1、31-2...31-6，并且n侧布线图案层22具有与LED元件1的n侧电极12对应的AuSn层32。注意，包括最上Au层的接合层(未示出)形成在p侧布线图案层21和n侧布线图案层22上，并且在上面形成焊盘(未示出)。
最后，参照图3A和为沿着图3A中的线B-B截取的剖面图的图3B，图1A和图1B的LED元件1在热压处理中面朝下在图2A和图2B的安装基板2上，使得安装基板2的AuSn层31-1、31-2...31-6以及32的最上Au层与LED元件1的p侧电极11-1、11-2...11-6和n侧电极12共晶，以形成AuSn共晶接合层31’-1、31’-2...31’-6以及32’。因此，LED元件1的p侧电极11-1、11-2...11-6电连接到安装基板2的p侧布线图案层21，并且LED元件1的n侧电极12电连接到安装基板2的n侧布线图案层22。由此，LED元件1由AuSn共晶接合层31’-1、31’-2...31’-6以及32’接合到安装基板2，这完成半导体发光装置3。
然而，在图3A和图3B的半导体发光装置3中，AuSn共晶接合层31’-1、31’-2...31’-6以及32’具有以下接合缺陷。
图2A和图2B的AuSn层31-1、31-2...31-6以及32通常通过剥离处理形成。即，如图4A例示，用于形成AuSn层31-1、31-2...31-6以及32的光刻胶图案30-1通过光刻处理形成在安装基板2(p侧布线图案层21)上，然后，由溅射处理或蒸发处理在整个表面上沉积AuSn层30-2。然后，如图4B例示，去除光刻胶图案层30-1，以形成AuSn层31-1、31-2...31-6以及32。然而，在这种情况下，在去除光刻胶图案层30-1以使AuSn层30-2断裂时，将在AuSn层31-1、31-2...31-6以及32的边缘上产生毛刺BR。
而且，如图4C例示的在有毛刺BR的安装基板2(p侧布线图案层21)上接合LED元件1，然后，进行热压处理，使得如图4D例示的仅消除了毛刺BR的顶部。然而，因为存在LED元件1(p侧电极11-6)的压力梯度，所以AuSn共晶接合层31’-1、31’-2...31’-6以及32’的量将不均匀。因此，AuSn共晶接合层31’-1、31’-2...31’-6以及32’将变得不均匀，以在LED元件1(p侧电极11-6)与安装基板2(p侧布线图案层21)之间产生大的间隙G。即，仅LED元件1(p侧电极11-6)的一部分可以与安装基板2(p侧布线图案层21)接触，使得其间的接合区域将小。即使在LED元件1(p侧电极11-6)与安装基板2(p侧布线图案层21)完全接触时，AuSn将由于毛刺的存在而将暴露到高温，并且将在消除毛刺BR之前热氧化，这将是共晶反应中的障碍。由此，在热压处理之后在LED元件1与安装基板2之间将发生有缺陷的接合。
进一步地，因为p侧电极11-1、11-2...11-6和n侧电极12及其对应的AuSn层31-1、31-2...31-6和32是细长的，所以AuSn层31-1、31-2...31-6以及32将如图5A例示的在长度方向倾斜，或者AuSn层31-1、31-2...31-6以及32的中心部分将如图5B例示的深凹陷，或者AuSn层31-1、31-2...31-6以及32的中心部分将如图5C例示的高凸出。在任意情况下，将减小LED元件1与安装基板2之间的接合区域，导致在热压处理之后在LED元件1与安装基板2之间也将发生有缺陷的接合。
上述有缺陷的接合将招致热阻的波动和前向电压的波动，这将招致不规则的发光特性。
再进一步地，当在AuSn层31-1、31-2...31-6以及32的边缘上产生毛刺BR或AuSn层31-1、31-2...31-6以及32在长度方向倾斜、深凹陷或高凸出时，热压处理之后的AuSn共晶接合层31’-1、31’-2...31’-6以及32’将如由图6A和图6B中的X例示的从LED元件1突出。特别地，在AuSn层31-1、31-2...31-6以及32在长度方向倾斜的情况下，LED元件1将如图6B例示的发生倾斜。因此，LED元件1将短接到安装基板2的布线图案层21或22，使得半导体发光装置3将不工作。
发明内容
本所公开的主题寻求解决上述问题中的一个或更多个问题。
根据本所公开的主题，一种半导体发光装置包括：半导体发光元件，该半导体发光元件具有第一电极和第二电极；基板，该基板具有分别电连接到第一电极和第二电极的第一布线图案层和第二布线图案层；以及多个导电接合层元件，该多个导电接合层元件设置在第一电极与第一布线图案层之间和/或第二电极与第二布线图案层之间。
一种用于制造半导体发光装置的方法包括以下步骤：制备半导体发光元件，该半导体发光元件具有第一电极和第二电极；制备基板，该基板具有分别电连接到第一电极和第二电极的第一布线图案层和第二布线图案层；在第一电极和第一布线图案层中的一方上和/或在第二电极与第二布线图案层之间形成多个导电接合层元件；以及进行热压处理，将第一电极接合到第一布线图案层，并且将第二电极接合到第二布线图案层。
根据本所公开的主题，可以基本消除半导体发光元件与基板之间的接合缺陷。
附图说明
本所公开主题的上述和其他优点和特征与现有技术相比将从特定实施方式的以下描述更清楚，该描述连同附图来采取，附图中：
图1A、图2A以及图3A是用于说明用于制造半导体发光装置的现有技术方法的顶视图；
图1B、图2B以及图3B分别是沿着图1A、图2A以及图3A的线B-B截取的剖面图；
图4A、图4B、图4C以及图4D是用于说明由于如图1A、图1B、图2A、图2B、图3A以及图3B例示的现有技术方法引起的问题的剖面图；
图5A、图5B以及图5C是用于说明由于如图1A、图1B、图2A、图2B、图3A以及图3B例示的现有技术方法引起的另一个问题的剖面图；
图6A是用于说明由于如图1A、图1B、图2A、图2B、图3A以及图3B例示的现有技术方法引起的又一个问题的顶视图；
图6B是沿着图6A的线B-B截取的剖面图；
图7A、图8A以及图9A是用于说明根据本所公开主题的、用于制造半导体发光装置的方法的第一实施方式的顶视图；
图7B、图8B以及图9B分别是沿着图7A、图8A以及图9A的线B-B截取的剖面图；
图10A、图10B、图10C以及图10D是用于说明由于如图7A、图7B、图8A、图8B、图9A以及图9B例示的方法实现的效果的剖面图；
图11A、图11B以及图11C是用于说明由于如图7A、图7B、图8A、图8B、图9A以及图9B例示的方法引起的另一个效果的剖面图；
图12A和图12B是例示了图8A和图8B的安装基板的修改的顶视图和剖面图；
图13A、图13B以及图13C是用于说明用于制造图12A和图12B的安装基板的方法的剖面图；
图14A、图15A以及图16A是用于说明根据本所公开主题的、用于制造半导体发光装置的方法的第二实施方式的顶视图；
图14B、图15B以及图16B分别是沿着图14A、图15A以及图16A的线B-B截取的剖面图；
图17A是用于说明由于如图14A、图14B、图15A、图15B、图16A以及图16B例示的方法实现的效果的顶视图；
图17B是沿着图17A的线B-B截取的剖面图；
图18A是用于说明由于比较例实现的效果的顶视图；
图18B是沿着图18A的线B-B截取的剖面图；
图19A和图19B是例示了图15A和图15B的安装基板的修改的顶视图和剖面图；以及
图20A和图20B是用于例示图7A和图8B的AuSn层的修改的剖面图。
具体实施方式
现在将参照图7A、图7B、图8A、图8B、图9A以及图9B说明用于制造半导体发光装置的方法的第一实施方式。
首先，参照图7A和为沿着图7A中的线B-B截取的剖面图的图7B，提供与图1A和图1B例示的相同的LED元件1。
另一方面，参照图8A和为沿着图8A中的线B-B截取的剖面图的图8B，由AlN制成的安装基板2具有p侧布线图案层21和n侧布线图案层22。p侧布线图案层21具有分别与LED元件1的p侧电极11-1、11-2...11-6对应的AuSn层41-1、41-2...41-6，并且n侧布线图案层22具有与LED元件1的n侧电极12对应的AuSn层42。AuSn层41-1、41-2...41-6以及42各由一维设置的一系列大约1至5μm厚的不连续AuSn层元件40构造。例如，各个AuSn层元件40从顶部看为正方形，并且具有长度与LED元件1的电极11-1、11-2...11-6以及12的短边相同的边。在这种情况下，AuSn层元件40之间的间隔优选地尽可能小。
最后，参照图9A和为沿着图9A中的线B-B截取的剖面图的图9B，图7A和图7B的LED元件1在热压处理中面朝下在图8A和图8B的安装基板2上，使得安装基板2的AuSn层41-1、41-2...41-6以及42的最上Au层与LED元件1的p侧电极11-1、11-2...11-6和n侧电极12共晶，以形成各由多个AuSn共晶层元件40’形成的AuSn共晶接合层41’-1、41’-2...41’-6以及42’。因此，LED元件1的p侧电极11-1、11-2...11-6电连接到安装基板2的p侧布线图案层21，并且LED元件1的n侧电极12电连接到安装基板2的n侧布线图案层22。由此，LED元件1由AuSn共晶接合层41’-1、41’-2...41’-6以及42’接合到安装基板2，这完成半导体发光装置4。
在图9A和图9B的半导体发光装置4中，然而AuSn共晶接合层41’-1、41’-2...41’-6以及42’可以避免接合缺陷。
图8A和图8B的AuSn层41-1、41-2...41-6以及42的AuSn层元件40通过剥离处理形成。即，如图10A例示，用于形成AuSn层41-1、41-2...41-6以及42的光刻胶图案43-1由光刻处理形成在安装基板2(p侧布线图案层21)上，然后，通过溅射处理或蒸发处理在整个表面上沉积大约1至5μm厚的AuSn层43-2。然后，如图10B例示，去除光刻胶图案层43-1，以形成AuSn层41-1、41-2...41-6以及42的AuSn层元件40。即使在这种情况下，在去除光刻胶图案层43-1以使AuSn层43-2断裂时，将在AuSn层41-1、41-2...41-6以及42的AuSn层元件40的边缘上产生毛刺BR。
而且，如图10C例示的在具有毛刺BR的安装基板2(p侧布线图案层21)上接合LED元件1，然后，进行热压处理，使得如图10D例示的仅消除毛刺BR的顶部。然而，因为存在LED元件1(p侧电极11-6)的压力梯度，所以AuSn共晶接合层元件40’的量将不均匀。因此，AuSn共晶接合层41’-1、41’-2...41’-6以及42’的AuSn共晶层元件40’将变得不均匀，以至在LED元件1与安装基板2之间产生小的间隙G’。即，仅LED元件1(p侧电极11-6)的一部分可以与安装基板2接触，使得其间的接合区域将小。即使在LED元件1与安装基板2完全接触时，AuSn将由于毛刺的存在而将暴露到高温，并且在消除毛刺BR之前热氧化，这将是共晶反应中的障碍。然而，因为图10C的各个AuSn层元件40’远小于图4C的AuSn层31-1、31-2...31-6以及32，所以图10D的间隙G’远小于图4D的间隙G。因此，可以减小未接合的AuSn共晶接合层元件40’来基本增大AuSn共晶接合层元件40’的接合区域。由此，在热压处理之后在LED元件1与安装基板2之间将几乎不发生有缺陷的接合。
进一步地，虽然p侧电极11-1、11-2...11-6和n侧电极12是细长的，但因为AuSn层元件40短，所以AuSn层元件40将如图11A例示的不在长度方向倾斜，或者AuSn层元件40的中心部分将如图11B例示的浅凹陷，或者AuSn层元件40的中心部分将如图11C例示的稍微凸出。在任意情况下，将增大LED元件1与安装基板2之间的接合区域，使得在热压处理之后在LED元件1与安装基板2之间将几乎不发生有缺陷的接合。
由此，可以改善热阻的波动和前向电压的波动，这也将改善发光特性。
再进一步地，因为在AuSn层41-1、41-2...41-6以及42的边缘上产生的毛刺BR小或AuSn层41-1、41-2...41-6以及42浅凹陷、稍微凸出或不在长度方向倾斜，所以热压处理之后的AuSn共晶接合层41’-1、41’-2...41’-6以及42’将几乎不从LED元件1突出。另外，因为AuSn层41-1、41-2...41-6以及42的毛刺BR小，所以LED元件1将不倾斜。因此，LED元件1将不短接到安装基板2的p侧布线图案层21或22，使得半导体发光装置4将工作。
图12A是例示了图8A和图8B的安装基板2的修改的顶视图，并且图12B是沿着图12A中的线B-B截取的剖面图。
在图12A和图12B中，与一系列AuSn层元件40的端部相邻地设置缺乏亲和性而排斥AuSn的AuSn疏远(phobic)Cr层43。因此，在热压处理中，AuSn共晶接合层41’-1、41’-2...41’-6以及42’离开Cr层43，由此无疑防止AuSn共晶接合层41’-1、41’-2...41’-6以及42’在热压处理之后从LED元件1突出。
Cr层43在形成AuSn层元件40之前形成。即，如图13A例示，通过电镀处理以及光刻和蚀刻处理在安装基板2的p侧布线图案层21上形成大约0.1μm厚的Cr层43。之后，通过剥离处理形成AuSn层41-1、41-2...41-6以及42的AuSn层元件40。即，如图13B例示，通过光刻处理将用于形成AuSn层41-1、41-2...41-6以及42的光刻胶图案43-1形成在安装基板2(p侧布线图案层21)上，然后，通过溅射处理或真空沉积处理在整个表面上沉积大约1至5μm厚的AuSn层43-2。然后，如图13C例示，去除光刻胶图案层43-1，以形成AuSn层41-1、41-2...41-6以及42的AuSn层元件40。即使在这种情况下，在去除光刻胶图案层43-1以使AuSn层43-2断裂时，将在AuSn层41-1、41-2...41-6以及42的AuSn层元件40的边缘上产生小毛刺BR。
现在将参照图14A、图14B、图15A、图15B、图16A以及图16B说明用于制造半导体发光装置的方法的第二实施方式。
首先，参照图14A和为沿着图14A中的线B-B截取的剖面图的图14B，设置一个宽p侧电极11，而不是图7A和图7B的p侧电极11-1、11-2...11-6。
另一方面，参照图15A和为沿着图8A中的线B-B截取的剖面图的图15B，与LED元件1的p侧电极11对应的AuSn层41设置在p侧布线图案层21上。AuSn层41由二维设置的大约1至5μm厚的不连续AuSn层元件40构造。而且，在这种情况下，各个AuSn层元件40从顶部看为正方形，并且AuSn层元件40之间的间隔优选地尽可能小。
最后，参照图16A和为沿着图16A中的线B-B截取的剖面图的图16B，图14A和图14B的LED元件1在热压处理中面朝下在图15A和图15B的安装基板2上，使得安装基板2的AuSn层41和42的AuSn层元件40的最上Au层与LED元件1的p侧电极11和n侧电极12共晶，以形成各由多个AuSn共晶层元件40’形成的AuSn共晶接合层41’和42’。因此，LED元件1的p侧电极11电连接到安装基板2的p侧布线图案层21，并且LED元件1的n侧电极12电连接到安装基板2的n侧布线图案层22。由此，LED元件1由AuSn共晶接合层41’和42’接合到安装基板2，这完成半导体发光装置4。
即使在图16A和图16B的半导体发光装置4’中，因为可以消除AuSn共晶接合层41’和42’的接合缺陷，所以可以改善热阻的波动和前向电压的波动，这也将改善发光特性。
而且，因为在AuSn层41和42的边缘上产生的毛刺BR小或AuSn层41和42浅凹陷、稍微凸出或不在长度方向倾斜，所以热压处理之后的AuSn共晶接合层41’-1、41’-2...41’-6以及42’将几乎不从LED元件1突出。另外，因为AuSn层41-1、41-2...41-6以及42的毛刺BR小，所以LED元件1将不倾斜。因此，LED元件1将不短接到安装基板2的布线图案层21或22，使得半导体发光装置4将工作。
例如，如图17A和图17B例示，各个AuSn层元件40浅凹陷。与此相反，如果AuSn层元件40如图18A和图18B例示的由单个AuSn层元件40a构造，则单个AuSn层元件40a将大幅凹陷。
图19A是例示了图15A和图15B的安装基板2的修改的顶视图，并且图19B是沿着图19A中的线B-B截取的剖面图。
在图19A和图19B中，与AuSn层元件40的行和列的端部相邻地设置缺乏亲和性而排斥AuSn的AuSn疏远Cr层43。因此，在热压处理中，AuSn共晶接合层41’和42’离开Cr层43，由此无疑防止AuSn共晶接合层41’和42’在热压处理之后从LED元件1突出。
以与图13A、图13B以及图13C中相同的方式，在形成AuSn层元件40之前形成Cr层43。
在上述实施方式中，导电接合元件可以仅设置在LED元件1的p侧电极11-1、11-2...11-6与安装基板2的p侧布线图案层21之间，或者导电接合元件可以仅设置在LED元件1的n侧电极12与安装基板2的n侧布线图案层22之间。
而且，在上述实施方式中，AuSn层元件40设置在安装基板2的布线图案层21和22上；然而，如图20A和图20B例示，AuSn层元件40可以设置在LED元件1的p侧电极11-1、11-2...11-6(或11)以及n侧电极12上。而且，AuSn层元件40可以由丝网印刷处理来形成，而不是由剥离处理形成。
另外，在上述实施方式中，LED元件1和安装基板2由AuSn共晶接合层元件40’接合；然而，LED元件1和安装基板2由其他导电接合元件(诸如Ag颗粒烧结元件或Au颗粒烧结元件)接合。在这种情况下，可以使用缺乏亲和性而排斥Ag的Ag疏远层或缺乏亲和性而排斥Au的Au疏远层，而不是使用Cr层43。
进一步地，LED元件1可以在没有安装基板2的情况下直接接合到传统基板。
仍然进一步地，可以使用其他半导体发光元件，诸如激光二极管(LD)元件，而不是使用LED元件1。
根据本所公开主题的半导体发光装置可以应用于紫外光发射设备，特别是深度紫外光发射设备。
将对本领域技术人员明显的是，可以在不偏离本所公开主题的精神或范围的情况下在本所公开主题中进行各种修改和变更。由此，假如本所公开主题的修改和变更在所附权利要求及其等同物的范围内，则预期本所公开主题覆盖它们。借此以引证的方式将上面以及在本说明书的背景技术章节中描述的所有有关或现有技术参考全文并入。
本申请要求2018年5月24日提交的日本专利申请No.JP2018-099340的优先权，在此以引证的方式将该申请公开全文并入。

Claims (12)

1.一种半导体发光装置，该半导体发光装置包括：
半导体发光元件，该半导体发光元件具有第一电极和第二电极；
基板，该基板具有分别电连接到所述第一电极和所述第二电极的第一布线图案层和第二布线图案层；以及
多个导电接合层元件，该多个导电接合层元件设置在所述第一电极与所述第一布线图案层之间和/或所述第二电极与所述第二布线图案层之间。
2.根据权利要求1所述的半导体发光装置，所述半导体发光装置还包括导电接合层元件疏远层，该导电接合层元件疏远层缺乏亲和性而排斥所述导电接合层元件，并且与所述多个导电接合层元件的端部相邻。
3.根据权利要求1所述的半导体发光装置，其中，所述多个导电接合层元件一维或二维地设置。
4.根据权利要求1所述的半导体发光装置，其中，所述第一电极被定义为多个第一电极，
所述第一电极和第二电极从顶部看为矩形，并且所述第一电极和所述第二电极各具有短边和长度为所述短边的两倍以上的长边。
5.根据权利要求1所述的半导体发光装置，其中，所述导电接合层元件包括AuSn共晶接合层元件、Ag颗粒烧结元件或Au颗粒烧结元件。
6.根据权利要求1所述的半导体发光装置，其中，所述第一电极包括p侧电极，并且其中，所述第二电极包括n侧电极。
7.一种用于制造半导体发光装置的方法，该方法包括以下步骤：
制备半导体发光元件，该半导体发光元件具有第一电极和第二电极；
制备基板，该基板具有分别电连接到所述第一电极和所述第二电极的第一布线图案层和第二布线图案层；
在所述第一电极和所述第一布线图案层中的一方上和/或在所述第二电极与所述第二布线图案层之间形成多个导电接合层元件；以及
进行热压处理，将所述第一电极接合到所述第一布线图案层，并且将所述第二电极接合到所述第二布线图案层。
8.根据权利要求7所述的用于制造半导体发光装置的方法，所述方法还包括以下步骤：形成导电接合层元件疏远层，该导电接合层元件疏远层缺乏亲和性而排斥所述多个导电接合层元件，并且与所述多个导电接合层元件的端部相邻。
9.根据权利要求7所述的用于制造半导体发光装置的方法，其中，所述多个导电接合层元件一维或二维地设置。
10.根据权利要求7所述的用于制造半导体发光装置的方法，其中，所述第一电极被定义为多个第一电极，
所述第一电极和第二电极从顶部看为矩形，并且所述第一电极和所述第二电极各具有短边和长度为所述短边的两倍以上的长边。
11.根据权利要求7所述的用于制造半导体发光装置的方法，其中，所述导电接合层元件包括AuSn共晶接合层元件、Ag颗粒烧结元件或Au颗粒烧结元件。
12.根据权利要求7所述的用于制造半导体发光装置的方法，其中，所述第一电极包括p侧电极，并且其中，所述第二电极包括n侧电极。
CN201910428116.8A 2018-05-24 2019-05-22 具有多个导电接合层元件的半导体发光装置及其制造方法 Active CN110534636B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-099340 2018-05-24
JP2018099340A JP7218048B2 (ja) 2018-05-24 2018-05-24 半導体発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN110534636A true CN110534636A (zh) 2019-12-03
CN110534636B CN110534636B (zh) 2024-07-02

Family

ID=66625791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910428116.8A Active CN110534636B (zh) 2018-05-24 2019-05-22 具有多个导电接合层元件的半导体发光装置及其制造方法

Country Status (4)

Country Link
US (1) US20190363233A1 (zh)
EP (1) EP3573114A1 (zh)
JP (1) JP7218048B2 (zh)
CN (1) CN110534636B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115917774A (zh) * 2020-09-16 2023-04-04 爱路蒂泰克株式会社 半导体发光元件芯片集成装置及其制造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101111946A (zh) * 2005-01-31 2008-01-23 信越半导体株式会社 发光元件及发光元件的制造方法
JP2008072039A (ja) * 2006-09-15 2008-03-27 Matsushita Electric Ind Co Ltd 発光素子
CN101165929A (zh) * 2006-10-18 2008-04-23 株式会社东芝 光半导体器件及光半导体器件的制造方法
CN101359704A (zh) * 2007-07-30 2009-02-04 晶元光电股份有限公司 发光元件及其制造方法
US20100117114A1 (en) * 2008-11-13 2010-05-13 Ryo Suzuki Semiconductor light-emitting apparatus and method of fabricating the same
US20100219444A1 (en) * 2009-02-27 2010-09-02 Toyoda Gosei Co., Ltd. Manufacturing method of mounting part of semiconductor light emitting element, manufacturing method of light emitting device, and semiconductor light emitting element
CN101855734A (zh) * 2007-11-15 2010-10-06 松下电器产业株式会社 半导体发光装置
CN102341924A (zh) * 2009-03-04 2012-02-01 飞利浦拉米尔德斯照明设备有限责任公司 使用顺应性结合结构结合半导体装置的方法
CN103238225A (zh) * 2010-11-05 2013-08-07 首尔Opto仪器股份有限公司 发光二极管组件及其制造方法
WO2014041769A1 (ja) * 2012-09-14 2014-03-20 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
CN105247695A (zh) * 2013-05-30 2016-01-13 斯坦雷电气株式会社 半导体发光元件和半导体发光器件
JP2017212273A (ja) * 2016-05-24 2017-11-30 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP5272287B2 (ja) * 2006-03-17 2013-08-28 日亜化学工業株式会社 発光装置
TWI318013B (en) * 2006-09-05 2009-12-01 Epistar Corp A light emitting device and the manufacture method thereof
WO2009057241A1 (ja) * 2007-11-01 2009-05-07 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置
KR20140094752A (ko) * 2013-01-22 2014-07-31 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
CN106663730B (zh) * 2014-07-31 2019-11-19 首尔伟傲世有限公司 发光二极管
JP6358671B2 (ja) 2016-12-20 2018-07-18 株式会社大一商会 遊技機

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101111946A (zh) * 2005-01-31 2008-01-23 信越半导体株式会社 发光元件及发光元件的制造方法
JP2008072039A (ja) * 2006-09-15 2008-03-27 Matsushita Electric Ind Co Ltd 発光素子
CN101165929A (zh) * 2006-10-18 2008-04-23 株式会社东芝 光半导体器件及光半导体器件的制造方法
CN101359704A (zh) * 2007-07-30 2009-02-04 晶元光电股份有限公司 发光元件及其制造方法
CN101855734A (zh) * 2007-11-15 2010-10-06 松下电器产业株式会社 半导体发光装置
US20100117114A1 (en) * 2008-11-13 2010-05-13 Ryo Suzuki Semiconductor light-emitting apparatus and method of fabricating the same
US20100219444A1 (en) * 2009-02-27 2010-09-02 Toyoda Gosei Co., Ltd. Manufacturing method of mounting part of semiconductor light emitting element, manufacturing method of light emitting device, and semiconductor light emitting element
CN102341924A (zh) * 2009-03-04 2012-02-01 飞利浦拉米尔德斯照明设备有限责任公司 使用顺应性结合结构结合半导体装置的方法
CN103238225A (zh) * 2010-11-05 2013-08-07 首尔Opto仪器股份有限公司 发光二极管组件及其制造方法
WO2014041769A1 (ja) * 2012-09-14 2014-03-20 パナソニック株式会社 発光ダイオード素子および発光ダイオード装置
CN105247695A (zh) * 2013-05-30 2016-01-13 斯坦雷电气株式会社 半导体发光元件和半导体发光器件
JP2017212273A (ja) * 2016-05-24 2017-11-30 日亜化学工業株式会社 発光装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115917774A (zh) * 2020-09-16 2023-04-04 爱路蒂泰克株式会社 半导体发光元件芯片集成装置及其制造方法

Also Published As

Publication number Publication date
JP7218048B2 (ja) 2023-02-06
JP2019204885A (ja) 2019-11-28
CN110534636B (zh) 2024-07-02
EP3573114A1 (en) 2019-11-27
US20190363233A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
TWI360900B (en) Semiconductor light emitting device, lighting modu
JP4925726B2 (ja) 発光ダイオードの製造方法
US8101960B2 (en) Nitride light emitting device and manufacturing method thereof
JP5329787B2 (ja) 実装基板およびｌｅｄモジュール
KR20100047324A (ko) 발광 다이오드 어레이
KR101220130B1 (ko) 발광소자
DE102005031613A1 (de) LED und LED-Array mit einer jeweiligen Kleberschicht
US7564069B2 (en) Light-emitting diode including pit therein
US7935979B2 (en) Wire bonding to connect electrodes
KR20210035301A (ko) 발광다이오드 칩 및 그 제조 방법
CN110534636A (zh) 具有多个导电接合层元件的半导体发光装置及其制造方法
JP2023100814A (ja) 発光ダイオードデバイス及びその製作方法
JP6186999B2 (ja) ライン光源装置
DE102012105772A1 (de) Halbleiter-Leuchtdiodenvorrichtungs-Verpackung
WO2020074351A1 (de) Optoelektronisches halbleiterbauteil
JP2015177023A (ja) 発光装置
CN102047451A (zh) 具有氮化镓基薄层半导体器件的led元件
EP2930749A1 (en) Light-emitting device and method of producing the same
US9911905B2 (en) Method of producing an optoelectronic component
US11063184B2 (en) Light emitting diode and fabrication method thereof
WO2009035218A2 (en) Gan-based light emitting diode and method for fabricating the same
DE102011077614A1 (de) Verfahren zur Herstellung einer Leuchtvorrichtung und Leuchtvorrichtung
JP2016100449A (ja) Ｌｅｄチップ、半導体発光装置、及び、ｌｅｄチップの製造方法
JP6262037B2 (ja) 発光装置
CN110600596A (zh) 垂直型发光二极管结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant