JP2017523613A - 発光ダイオード - Google Patents

発光ダイオード Download PDF

Info

Publication number
JP2017523613A
JP2017523613A JP2017504022A JP2017504022A JP2017523613A JP 2017523613 A JP2017523613 A JP 2017523613A JP 2017504022 A JP2017504022 A JP 2017504022A JP 2017504022 A JP2017504022 A JP 2017504022A JP 2017523613 A JP2017523613 A JP 2017523613A
Authority
JP
Japan
Prior art keywords
light emitting
emitting diode
electrode
semiconductor layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017504022A
Other languages
English (en)
Other versions
JP6760921B2 (ja
Inventor
ヒュン イン，チ
ヒュン イン，チ
ミン キム，サン
ミン キム，サン
ソク パク，テ
ソク パク，テ
ジ パク，ウン
ジ パク，ウン
スク チョ，ホン
スク チョ，ホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140098641A external-priority patent/KR102256590B1/ko
Priority claimed from KR1020140131604A external-priority patent/KR102288376B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2017523613A publication Critical patent/JP2017523613A/ja
Application granted granted Critical
Publication of JP6760921B2 publication Critical patent/JP6760921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Abstract

本発明は、信頼性が向上した発光ダイオードに関する。具体的に、前記発光ダイオードは、常温はもちろん、高温及び／又は高湿環境で向上した信頼性を有し、発光特性の低下を防止することができる。また、本発明は、電流拡散を向上できる構造体を含み、前記構造体を通じた光反射を用いて光抽出効率が向上した発光ダイオードに関する。【選択図】図２

Description

本発明は、発光ダイオードに関し、より詳細には、信頼性が向上した発光ダイオードに関する。
発光ダイオードは、電子と正孔との再結合で発生する光を発する無機半導体素子であって、最近、ディスプレイ、自動車ランプ、一般照明などの多くの分野で使用されている。発光ダイオードは、電極、電極と電気的に連結されたバンプ、及びバンプ周辺の絶縁層を含んでもよい。このとき、バンプと絶縁層との間に一定の間隔が発生し、発光ダイオードの信頼性が問題となり得る。また、各電極の水平配置により、高電流の駆動時、特定領域に電流が密集するという問題が発生し得る。
本発明が解決しようとする課題は、信頼性及び構造的安定性が向上した発光ダイオードを提供することにある。
本発明が解決しようとする他の課題は、高温及び／又は高湿環境で発光特性の低下が防止される発光ダイオードを提供することにある。
本発明が解決しようとする更に他の課題は、基板とバンプとの間の結合力が強化された発光ダイオードを提供することにある。
本発明が解決しようとする更に他の課題は、光効率が向上し、活性層内の領域による発光強度の偏差が解消された発光ダイオードを提供することにある。
本発明が解決しようとする更に他の課題は、発光ダイオード内の電流拡散を向上できる構造体を含み、前記構造体を通じた光反射を用いて光抽出効率が向上した発光ダイオードを提供することにある。
本発明の一実施例に係る発光ダイオードは、基板と、前記基板上に位置し、下部半導体層、前記下部半導体層の一領域上に配置された上部半導体層及び前記下部半導体層と前記上部半導体層との間に配置された活性層を含む発光セルと、前記上部半導体層上に配置された第１電極と、前記下部半導体層上に配置された第２電極と、前記第１電極の一部を露出させる第１開放領域を含む第１絶縁層と、前記第１絶縁層上に配置された第２絶縁層と、前記第１開放領域を介して第１電極とオーミック接触する第１バンプと、を含み、前記第１バンプは、上部に第１凹部及び第１凸部を含み、前記第１バンプは、上面に前記第１凹部の底面を含む第１領域と、上面に前記第１凸部の上面を含む第２領域とを含み、前記第１領域の少なくとも一部の領域は前記第１開放領域上に配置され、前記第２領域の少なくとも一部は前記第２絶縁層上に配置されてもよい。
さらに、前記第１凹部の底面の面積は、前記第１開放領域を介して露出した前記第１電極の面積に比例してもよい。
また、前記第１凹部の深さは、前記第１電極上に配置された前記第１絶縁層及び前記第２絶縁層の厚さに比例してもよい。
いくつかの実施例において、前記第１凸部の上面の面積と前記第１凹部の底面の面積との和は、少なくとも前記第１開放領域を介して露出した前記第１電極の面積より大きくてもよい。
また、前記第１電極と前記第１バンプとの間に前記第１絶縁層及び前記第２絶縁層の一部が配置されてもよい。
前記第１開放領域を取り囲む前記第１絶縁層及び前記第２絶縁層の側面と第１バンプの下端側面の少なくとも一部とは当接していてもよい。
さらに、前記第１凸部は前記第１凹部を取り囲んでもよい。
一方、前記第１絶縁層は、前記第２電極の一部を露出させる第２開放領域を含み、前記第２開放領域を介して前記第２電極とオーミック接触する第２バンプをさらに含み、前記第２バンプは、上部に第２凹部及び第２凸部を含み、前記第２バンプは、上面に前記第２凹部の底面を含む第３領域と、上面に前記第２凸部の上面を含む第４領域とを含み、前記第３領域の少なくとも一部の領域は前記第２開放領域上に配置され、前記第４領域の少なくとも一部は第２絶縁層上に配置されてもよい。
また、前記第２凹部の底面の面積は、前記第２開放領域を介して露出した前記第２電極の面積に比例してもよい。
前記第２凹部の深さは、前記第２電極上に配置された前記第１絶縁層及び前記第２絶縁層の厚さに比例してもよい。
一方、前記第２凸部の上面の面積と前記第２凹部の底面の面積との和は、少なくとも前記第２開放領域を介して露出した前記第２電極の面積より大きくてもよい。
いくつかの実施例において、前記第２電極と前記第２バンプとの間に前記第１絶縁層及び前記第２絶縁層の一部が配置されてもよい。
さらに、前記第２開放領域を取り囲む前記第１絶縁層及び前記第２絶縁層の側面と第２バンプの下端の側面の少なくとも一部とは当接していてもよい。
前記第２凸部は前記第２凹部を取り囲んでもよい。
また、前記第２絶縁層はシリコン窒化物層を含んでもよい。
一方、前記発光セルは、紫外線波長領域の光を放出してもよい。
前記基板は、前記発光セルが配置された一面と、前記一面の反対側である他面とを含み、前記他面は凹凸部を含んでもよい。
前記基板は透明サファイア基板であってもよい。
また、前記第１絶縁層は分布ブラッグ反射器を含んでもよい。
本発明の更に他の実施例に係る発光ダイオードは、基板と、前記基板上に配置された下部半導体層と、前記下部半導体層の一領域上に配置された第１上部半導体層及び前記下部半導体層と前記第１上部半導体層との間に配置された活性層を含む発光セルと、前記下部半導体層の他の領域上に配置された第３上部半導体層及び前記下部半導体層と前記第３上部半導体層との間に配置された活性層を含む第２電流分散部と、前記発光セル上に配置され、前記第１上部半導体層と電気的に連結された第１電極と、前記発光セルと離隔して配置され、前記下部半導体層と電気的に連結された第２電極と、を含み、前記第２電極は、延長されて前記第２電流分散部の少なくとも一部を覆い、前記発光セルの少なくとも一部を取り囲み、前記第２電極と前記第３上部半導体層との接触抵抗は、前記第２電極と前記下部半導体層との接触抵抗より大きくてもよい。
前記下部半導体層の他の領域を中心に、前記下部半導体層の一領域と対向する前記下部半導体層の更に他の領域内に配置される第１電流分散部をさらに含み、前記第１電流分散部は、前記下部半導体層の更に他の領域上に配置される第２上部半導体層、及び前記下部半導体層と前記第２上部半導体層との間に配置された活性層を含んでもよい。
前記第２電極と前記第２上部半導体層との接触抵抗は、前記第２電極と前記下部半導体層との接触抵抗より大きくてもよい。
前記第２電極は前記第１電流分散部上に配置されてもよい。
前記第２電流分散部は、前記発光セルより前記第１電流分散部と隣接するように配置されてもよい。
前記第１電流分散部は、前記発光セルと同一の高さを有してもよい。
前記第１電流分散部及び前記第２電流分散部のそれぞれの上部面の面積の和は、第２電極面積の１０％から４０％であってもよい。
前記第２電流分散部は複数の分散体を含み、前記各分散体は、互いに均一な間隔を有して離隔してもよい。
前記第１電極及び前記第２電極上に配置され、前記第１電極を露出させる第１開放領域、及び前記第２電極を露出させる第２開放領域を含む絶縁層をさらに含んでもよい。
前記絶縁層は、シリコン窒化物層及びシリコン酸化物層のうち少なくとも一つを含んでもよい。
前記絶縁層は分布ブラッグ反射器を含んでもよい。
前記第１開放領域を介して第１電極と電気的に連結される第１バンプと、前記第２開放領域を介して第２電極と電気的に連結される第２バンプと、をさらに含んでもよい。
前記第１バンプは、上部に第１凹部及び第１凸部を含み、前記第１バンプは、上面に前記第１凹部の底面を含む第１領域及び上面に前記第１凸部の上面を含む第２領域として形成され、前記第１領域の少なくとも一部の領域は前記第１開放領域上に配置され、前記第２領域の少なくとも一部は絶縁層上に配置されてもよい。
前記第１凹部の底面の面積は、前記第１開放領域を介して露出した前記第１電極の面積に比例してもよい。
前記第１凹部の深さは、前記第１電極上に配置された絶縁層の厚さに比例してもよい。
前記第１凸部の上面の面積と前記第１凹部の底面の面積との和は、少なくとも前記第１開放領域を介して露出した前記第１電極の面積より大きくてもよい。
前記第１凸部は前記第１凹部を取り囲んでもよい。
前記第１電極と前記第１バンプとの間及び前記第２電極と前記第２バンプとの間に絶縁層の一部が配置されてもよい。
前記第１開放領域を取り囲む前記絶縁層の側面及び前記第１バンプの側面の少なくとも一部は当接していてもよい。
前記第２電極は、前記発光セルの活性層から放出される光を反射させる反射層を含んでもよい。
本発明に係る発光ダイオードは、常温はもちろん、高温及び／又は高湿環境で信頼性が向上し、発光特性の低下を防止することができる。また、前記発光ダイオードは、基板とバンプとの間の結合力が強化され、基板とバンプとの結合領域に荷重が繰り返して加えられる場合にも、発光ダイオードと基板との分離を防止することができる。また、本発明に係る発光ダイオードは、電流分散構造体の役割をする電流分散部を含む。よって、電流分散部が主に金属電極を介した電流の流れを誘導すると同時に、電流を分散させることによって発光ダイオード内の電流拡散を向上させることができる。そのため、発光ダイオードの光効率を向上させることができ、発光強度の偏差を減少させることができる。また、前記電流分散部は、別途の追加工程なしで製造できるので、製造費用及び時間を節減することができる。
発光ダイオードを説明するための平面図である。 本発明の一実施例に係る発光ダイオードを説明するための平面図及び断面図である。 本発明の一実施例に係る発光素子を説明するための断面図である。 本発明の他の実施例に係る発光ダイオードを説明するための平面図及び断面図である。 本発明の一実施例に係る発光ダイオードパッケージを説明するための斜視図である。 本発明の改善された効果を説明するためのグラフである。 発光ダイオードを説明するための概略的な断面図である。 本発明の一実施例に係る発光ダイオードを説明するための平面図及び断面図である。 本発明の他の実施例に係る発光ダイオードを説明するための平面図及び断面図である。 本発明の一実施例に係る発光素子を説明するための断面図である。 本発明の一実施例に係る発光ダイオードパッケージを説明するための斜視図である。
以下、添付の各図面を参照して本発明の各実施例を詳細に説明する。次に紹介する各実施例は、本発明の属する技術分野の通常の技術者に本発明の思想を十分に伝達するために例として提供されるものである。よって、本発明は、以下で説明する各実施例に限定されるものではなく、他の形態に具体化されてもよい。そして、各図面において、構成要素の幅、長さ、厚さなどは、便宜上、誇張して表現される場合もある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載した場合、各部分が他の部分の「直上部」又は「直上に」ある場合のみならず、各構成要素と他の構成要素との間に更に他の構成要素がある場合も含む。明細書全体にわたって同一の参照番号は同一の構成要素を示す。
図１は、発光ダイオードを説明するための平面図である。
図１を参照すると、発光ダイオードは、Ｈ字状のコンタクト層１４を含んでいる。続いて、前記コンタクト層１４上には電流印加のためのバンプが形成されてもよく、バンプ形成領域を除いた上部層１６上に絶縁層が形成されてもよい。しかし、バンプ及び絶縁層の形成工程において、バンプと絶縁層との間には一定の間隔が存在する。このような間隔は、発光ダイオードの製造工程上の理由で存在するが、これによって、発光ダイオードの信頼性が問題となり得る。発光ダイオード、特に紫外線発光ダイオードは、高温及び／又は高湿に脆弱であり、これによって、発光ダイオードの信頼性が問題となる。発光ダイオードに存在する前記間隔は、湿気及び／又は外部空気の通路として用いられるという問題がある。
一方、発光ダイオードは、ｎ型及びｐ型バンプを有し、前記各バンプは、サブマウント基板上に実装される。しかし、ｎ型及びｐ型バンプとサブマウント基板との結合領域に荷重が繰り返して加えられる場合、前記各バンプとサブマウント基板との間の結合力が弱化され、発光ダイオードと基板とが分離されるという問題が発生し得る。よって、上述した問題を解決し、信頼性及び構造的安定性が向上した発光ダイオードの開発が要求される。
一方、発光ダイオードは、電極が配置される位置、又は前記電極が外部リードと連結される方式などによって、水平型発光ダイオード、垂直型発光ダイオード又はフリップチップ（ｆｌｉｐ−ｃｈｉｐ）型発光ダイオードなどに分類されてもよい。
水平型発光ダイオードは、製造方法が比較的簡単であり、最も幅広く使用される。このような水平型発光ダイオードは、成長基板が下部にそのまま形成されている。前記発光ダイオードの成長基板としてサファイア基板が最も幅広く使用されるが、サファイア基板は、熱伝導性が低いため発光ダイオードの熱放出が難しい。これによって、発光ダイオードの接合温度が高くなり、内部量子効率が低下する。
上述した水平型発光ダイオードの問題を解決するために、垂直型発光ダイオード又はフリップチップ型発光ダイオードが開発されている。
図２は、本発明の一実施例に係る発光ダイオードを説明するための平面図及び断面図である。
図２の（ａ）は、前記発光ダイオードの平面図で、図２の（ｂ）は、図２の（ａ）平面図のＡ−Ａ線断面図である。
図２を参照すると、前記発光ダイオードは、成長基板１００、下部半導体層１１５、活性層１１３、及び上部半導体層１１１を含む。下部半導体層１１５上にはコンタクト層１２１、パッド層１２３及び電極層１２５が配置される。第２電極１２０ｂは、コンタクト層１２１、パッド層１２３及び電極層１２５を含んでもよい。
前記第２電極１２０ｂが配置され、第２電極１２０ｂ上に第２バンプ１３０ｂが配置される。上部半導体層１１１上に反射層１２７及び障壁層１２９が配置されると、反射層１２７及び障壁層１２９を通じて第１電極１２０ａが形成され得る。前記第１電極１２０ａ上に第１バンプ１３０ａが配置される。第１バンプ１３０ａ及び第２バンプ１３０ｂが配置された領域を除いて、前記発光ダイオードの全面は第１絶縁層１２８及び第２絶縁層１２９で覆われてもよい。一方、下部半導体層１１５、活性層１１３及び上部半導体層１１１を通じて発光セル１１０が形成され得る。
成長基板１００は、六方晶系結晶構造を有する基板であって、窒化ガリウム系エピ層を成長させるための成長基板、例えば、サファイア、炭化シリコン、窒化ガリウム基板であってもよい。特に、深紫外線発光ダイオードを提供するために、成長基板１００はサファイア基板であってもよい。成長基板１００は、一面、前記一面の反対面である他面、及び前記一面と他面とを連結する側面を含む。前記一面は、各半導体層が成長される面であって、前記他面は、活性層１１３で生成された光が外部に放出される面である。成長基板１００の側面は、前記一面及び他面に垂直な面であってもよいが、傾斜した面を含んでもよい。成長基板１００の一面に下部半導体層１１５を形成する前にサファイア基板との格子不整合を減少させるために、ＡｌＮ(窒化アルミニウム)又はＧａＮ（窒化ガリウム）を含むバッファ層（図示せず）を形成してもよい。
また、成長基板１００は、全体的に四角形の形状であってもよいが、基板の形状がこれに限定されることはない。一方、本実施例において、成長基板１００の厚さは、１００μｍを超えてもよく、特に１５０μｍから４００μｍの範囲内の値を有してもよい。成長基板１００が厚いほど光の抽出効率が向上する。一方、成長基板１００の側面はブレーキング面を含んでもよい。
下部半導体層１１５は、成長基板１００の一面上に位置する。下部半導体層１１５は、成長基板１００の一面の全面を覆ってもよいが、これに限定されるものではなく、成長基板１００の縁部に沿って一面が露出するように下部半導体層１１５が成長基板１００の上部領域内に限定されて位置してもよい。
上部半導体層１１１は、下部半導体層１１５の一領域の上部に位置し、下部半導体層１１５と上部半導体層１１１との間に活性層１１３が位置する。上部半導体層１１１は、Ｈ字状又はダンベル状を有することによって、高い電流密度条件で優れた光出力特性を示すことができる。
下部半導体層１１５及び上部半導体層１１１は、III−Ｖ系列化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎなどの窒化物系半導体を含んでもよい。下部半導体層１１５は、ｎ型不純物（例えば、Ｓｉ）がドープされたｎ型半導体層を含んでもよく、上部半導体層１１１は、ｐ型不純物（例えば、Ｍｇ）がドープされたｐ型半導体層を含んでもよい。また、その反対であってもよい。さらに、下部半導体層１１５及び／又は上部半導体層１１１は、単一層であってもよく、多重層を含んでもよい。例えば、下部半導体層１１５及び／又は上部半導体層１１１は、クラッド層及びコンタクト層を含んでもよく、超格子層を含んでもよい。
活性層１１３は、多重量子井戸（ＭＱＷ）構造を含んでもよく、前記多重量子井戸構造で所望のピーク波長の光を放出するように、前記多重量子井戸構造をなす元素及びその組成が調節され得る。例えば、活性層１１３の井戸層は、ＩｎxＧａ(1-x)Ｎ（０＝ｘ＝１）などの三成分系半導体層であってもよく、ＡｌxＩｎyＧａ(1-x-y)Ｎ（０＝ｘ＝１、０＝ｙ＝１、０＝ｘ＋ｙ＝１）などの四成分系半導体層であってもよい。このとき、ｘ又はｙの値を調整し、所望のピーク波長の光を放出させることができる。但し、本発明がこれに限定されることはない。
上述した各半導体層１１１、１１３、１１５は、有機金属化学蒸着法（ＭＯＣＶＤ；Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着法（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマ化学蒸着法（ＰＥＣＶＤ；Ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、分子線成長法（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、水素化物気相成長法（ＨＶＰＥ；Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などを含む多様な蒸着及び成長方法を通じて形成され得る。
以下、III−Ｖ系列化合物半導体を含む各半導体層１１１、１１３、１１５と関連する周知の技術内容の説明は省略する。
一方、コンタクト層１２１、パッド層１２３及び電極層１２５を含む第２電極１２０ｂは、上部半導体層１１１の周囲を取り囲んでもよい。図２において、第２電極１２０ｂが上部半導体層１１１の周囲全体を取り囲む場合を示したが、必ずしもこれに限定されることはない。第２電極１２０ｂは、第２バンプ１３０ｂが位置した場所から上部半導体層１１１の両側に延長し、上部半導体層１１１の約５０％以上を取り囲んでもよい。コンタクト層１２１は、Ｃｒ、Ｔｉ、Ａｌ及びＡｕのうち少なくとも一つを含んでもよく、Ｃｒ／Ｔｉ／Ａｌ／Ｔｉ／Ａｕ多層構造であってもよい。パッド層１２３は、Ｔｉ又はＡｕを含んでもよく、Ｔｉ／Ａｕ多層構造であってもよい。電極層１２５は、Ｔｉ又はＡｕを含んでもよく、Ｔｉ／Ａｕ多層構造であってもよい。
また、第２電極１２０ｂは、上部半導体層１１１から均一に離隔して位置してもよい。これによって、電流が集中することを防止することができる。さらに、第２電極１２０ｂと上部半導体層１１１との間の下部半導体層１１５の表面に凹凸部（図示せず）が形成されてもよい。前記凹凸部により、上部半導体層１１１の表面に沿って電流が流れることを防止することができ、電流をさらに分散させることができる。
一方、反射層１２７及び障壁層１２９は第１電極１２０ａを形成してもよく、前記第１電極１２０ａは、上部半導体層１１１上に位置し、上部半導体層１１１に電気的に連結される。反射層１２７は、Ｎｉ、Ａｕ及びＡｌのうち少なくとも一つを含んでもよく、Ｎｉ／Ａｕ多層構造であってもよい。障壁層１２９は、Ｔｉ又はＡｕを含んでもよく、Ｔｉ／Ａｕ多層構造であってもよい。前記第１電極１２０ａは、高い反射度を有しながら上部半導体層１１１とのオーミック接触を形成してもよい。
第２バンプ１３０ｂは、第２電極１２０ｂ上に位置する。第２バンプ１３０ｂは、上部半導体層１１１から離隔して位置する。第１バンプ１３０ａは、反射層１２７及び障壁層１２９を含む第１電極１２０ａ上に位置する。
第１バンプ１３０ａは、第１領域Ａ１及び第２領域Ａ２を含んでもよい。第１バンプ１３０ａは、上部に第１凹部及び第１凸部を含んでもよい。前記第１領域Ａ１は前記第１凹部を含んでもよく、よって、第１領域Ａ１の上面は第１凹部の底面に対応し得る。前記第２領域Ａ２は前記第１凸部を含んでもよく、よって、第２領域Ａ２の上面は第１凸部の上面に対応し得る。
第２バンプ１３０ｂは、第３領域Ａ３及び第４領域Ａ４を含んでもよい。第２バンプ１３０ｂは、上部に第２凹部及び第２凸部を含んでもよい。前記第３領域Ａ３は、前記第２凹部を含んでもよく、よって、第３領域Ａ３の上面は第２凹部の底面に対応し得る。前記第４領域Ａ４は、前記第２凸部を含んでもよく、よって、第４領域Ａ４の上面は第２凸部の上面に対応し得る。
前記第２バンプ１３０ｂ及び第１バンプ１３０ａは、同一の金属材料で形成されてもよい。また、前記第１及び第２バンプ１３０ａ、１３０ｂは、多層構造で形成されてもよく、例えば、接着層、拡散防止層及びボンディング層を含んでもよい。前記接着層は、例えば、Ｔｉ、Ｃｒ又はＮｉを含んでもよく、拡散防止層は、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＴｉＷ、Ｍｏ、Ｐｔ又はこれらの複合層で形成されてもよく、ボンディング層はＡｕ又はＡｕＳｎを含んでもよい。
一方、第１絶縁層１２８は、第１バンプ１３０ａ及び第２バンプ１３０ｂが配置された領域を除いて、前記下部半導体層１１５、活性層１１３、上部半導体層１１１、第２電極１２０ｂ、反射層１２７及び障壁層１２９を覆って保護する。第１絶縁層１２８は、シリコン酸化物層やシリコン窒化物層の単一層として形成されてもよい。さらに、第１絶縁層１２８は、屈折率が互いに異なる各酸化物層を積層した分布ブラッグ反射器（ＤＢＲ）で形成されてもよい。よって、第１絶縁層１２８は、第１電極１２０ａと上部半導体層１１１との間の領域で光を反射させることができ、発光ダイオードの光抽出効率をさらに向上させることができる。また、第１絶縁層１２８上に第２絶縁層１２９が配置されてもよい。第２絶縁層１２９は、シリコン酸化物層やシリコン窒化物層の単一層として形成されてもよく、特に、本実施例において、第２絶縁層１２９はシリコン窒化物層であってもよい。シリコン窒化物層は、シリコン酸化物層に比べて、防湿特性に相対的に優れるので、第２絶縁層１２９がシリコン窒化物層である場合は、発光ダイオードの防湿特性を向上させることができる。
第１絶縁層１２８及び第２絶縁層１２９は、それぞれ２０００Åから７０００Åの厚さを有してもよい。第１絶縁層１２８及び第２絶縁層１２９のそれぞれの厚さが２０００Å未満である場合は、防湿特性の向上が難しく、７０００Åを超える場合は、各絶縁層１２８、１２９の全体の厚さが過度に厚くなる。また、第１絶縁層１２８及び第２絶縁層１２９の全体の厚さは１μｍ以下であってもよいが、前記厚さに制限されることはない。
本実施例において、第１及び第２バンプ１３０ａ、１３０ｂは、前記第１及び第２絶縁層１２８、１２９の一部を覆うように形成されてもよい。よって、第１バンプ１３０ａの第２領域Ａ２の少なくとも一部は第２絶縁層１２９上に配置されてもよい。さらに、第２バンプ１３０ｂの第４領域Ａ４の少なくとも一部は第２絶縁層１２９上に配置されてもよい。すなわち、第１及び第２絶縁層１２８、１２９の一部は、第１バンプ１３０ａと第１電極１２０ａとの間又は第２バンプ１３０ｂと第２電極１２０ｂとの間に配置されてもよい。
図２を再び参照すると、第１及び第２開放領域１４０ａ、１４０ｂは、第１及び第２絶縁層１２８、１２９の一部が開放され、第１及び第２開放領域１４０ａ、１４０ｂをそれぞれ取り囲む第１及び第２絶縁層１２８、１２９の側面が露出してもよい。また、前記露出した第１及び第２絶縁層１２８、１２９の側面は第１バンプ１３０ａ及び／又は第２バンプ１３０ｂと当接していてもよい。
また、図２の（ａ）平面図を再検討すると、第１開放領域１４０ａの面積は、第１バンプ１３０ａの第１凹部の底面と第１凸部の上面との和より小さいことが分かる。また、第２開放領域１４０ｂの面積は、第２バンプ１３０ｂの第２凹部の底面と第２凸部の上面との和より小さいことが分かる。すなわち、本実施例において、第１及び第２バンプ１３０ａ、１３０ｂは、それぞれ第１開放領域１４０ａ又は第２開放領域１４０ｂを完全に覆うことができる。
また、第１バンプ１３０ａの上面の長さは、第２開放領域１４０ｂに露出した第１電極１２０ａの上面の長さより１４μｍから１８μｍさらに長く、第１バンプ１３０ａの上面の長さと前記第２開放領域１４０ｂに露出した前記第１電極１２０ｂ上面の長さとは、互いに重畳する長さであってもよい。
また、前記発光ダイオードは、第１バンプ１３０ａ及び第２バンプ１３０ｂの側面を覆う樹脂（図示せず）をさらに含んでもよい。前記発光ダイオードが前記樹脂をさらに含む場合、第１バンプ１３０ａと第２バンプ１３０ｂは前記樹脂に埋め込まれた形態に配置されてもよく、このとき、第１バンプ１３０ａと第２バンプ１３０ｂの上面は露出してもよい。
本発明は、第１及び第２絶縁層１２８、１２９と第１及び第２バンプ１３０ａ、１３０ｂとの間の間隔がない。よって、本発明の第１及び第２電極１２０ａ、１２０ｂは完璧にシーリングされ得る。これによって、外部の湿気などが発光ダイオードの内部に浸透することを防止できるので、発光ダイオードの信頼性を向上させることができる。また、本実施例において、第１及び第２絶縁層１２８、１２９の多重層で発光ダイオードの全面を覆うので、湿気などの流入をさらに効果的に遮断することができる。
また、第１及び第２バンプ１３０ａ、１３０ｂのそれぞれの凹部の底面の面積は、第１及び第２開放領域１４０ａ、１４０ｂに露出する第１電極１２０ａ及び第２電極１２０ｂのそれぞれの面積に比例し、前記凹部の深さは、第１電極１２０ａ又は第２電極１２０ｂ上に配置された第１及び第２絶縁層１２８、１２９の厚さに比例してもよい。
本実施例において、第１及び第２バンプ１３０ａ、１３０ｂのそれぞれの上部に配置された凹部及び凸部により、印刷回路基板又はサブマウント基板上に発光ダイオードを実装するときに、より強い結合力を示すことができる。
図３は、本発明の一実施例に係る発光素子を説明するための断面図である。
図３を参照すると、発光ダイオード４００は、上述した本発明の一実施例に係る発光ダイオードであって、発光ダイオード４００はサブマウント基板２００上に実装される。
サブマウント基板２００は、基板２３０、及び基板２３０上に配置された電極パターン２２０を含む。基板２３０は、熱伝導性に優れたＢｅＯ、ＳｉＣ、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＡｌＮ及びセラミック基板のうちのいずれか一つであってもよいが、これに限定されなく、熱伝導率が大きい絶縁物質はもちろん、熱伝導率が大きい電気伝導性に優れた金属性物質を含む基板であってもよい。
電極パターン２２０は、第２バンプ１３０ｂ及び第１バンプ１３０ａの形状に対応するように形成されると、電極パターン２２０のそれぞれに第２バンプ１３０ｂ及び第１バンプ１３０ａがそれぞれボンディングされる。このとき、第２バンプ１３０ｂ及び第１バンプ１３０ａは、熱又は超音波を用いたり、熱と超音波を同時に用いたりしてボンディングされてもよく、ソルダーペーストを使用してボンディングされてもよい。
第１及び第２バンプ１３０ａ、１３０ｂと電極パターン２２０は、ボンディング領域２１０を通じて、上述した多様なボンディング方法を通じてボンディングされ得る。
図４は、本発明の他の実施例に係る発光ダイオードを説明するための平面図及び断面図である。図４の実施例に示された発光ダイオードは、図２の実施例に示された発光ダイオードと、第１及び第２開放領域の形態を除いて同一である。よって、重複する説明は省略する。
図４を参照すると、第１開放領域１４０ａ及び第２開放領域１４０ｂのそれぞれは複数の開放領域を含んでもよい。すなわち、図４に示したように、第１開放領域１４０ａは、第１電極１２０ａの一部を露出させる複数の開放領域を含み、第２開放領域１４０ｂは、第２電極１２０ｂの一部を露出させる複数の開放領域を含んでもよい。本実施例において、前記形態を有する開放領域１４０ａ、１４０ｂを通じて、発光ダイオードの駆動電圧を低下させることができる。
本実施例において、第１開放領域１４０ａは５個の開放領域を含み、第２開放領域１４０ｂは３個の開放領域を含んでいるが、開放領域の個数及び配置形態はこれに制限されない。
図５は、本発明の一実施例に係る発光ダイオードパッケージを説明するための斜視図である。
図５を参照すると、前記発光素子パッケージは、第１フレーム３１１、第２フレーム３１３、及び前記第１及び第２フレーム３１１、３１３の間に位置する絶縁層３１５を含む基板３００と、前記基板３００の上面に形成されたキャビティ３１７内に実装された発光ダイオード４００、サブマウント基板２００、及びワイヤ３３０とを含む。
発光ダイオード４００は、上述した本発明の各実施例に係る発光ダイオードである。
第１及び第２フレーム３１１、３１３は、金属フレーム又はセラミックフレームであってもよい。第１及び第２フレーム３１１、３１３が金属フレームである場合は、第１及び第２フレーム３１１、３１３は電気的特性と放熱に優れたＡｌ、Ａｇ、Ｃｕ、Ｎｉなどを含む単一金属又は合金を含んでもよい。
絶縁層３１５は接着部を含んでもよく、第１及び第２フレーム３１１、３１３を両側に固定させる機能を有する。ワイヤ３３０を通じて、各パッドを電源に連結し、発光ダイオード４００に電源を供給することができる。
図６は、本発明の改善された効果を説明するためのグラフである。
図６は、１０００時間信頼性テスト以後の結果を示すグラフである。図１に示された発光ダイオード（比較例）と図２に示された発光ダイオード（実施例）は同一のサイズを有し、Ｓｉ基板上にＴＤＫ(登録商標)フリップボンダーを用いた超音波ボンディングを実施した。超音波ボンディング時、ボンディングテーブルの温度は２００℃で、ノズルの温度は１５０℃であった。
図６を参照すると、Ｙ軸は、発光ダイオードのパワー維持率（Ｐｏ Ｒｅｔｅｎｔｉｏｎ）を示す。Ｘ軸のＲ１、Ｒ２及びＲ３は、実施例の結果の平均値であり、点線の図形で表示した。Ｘ軸のＬ１、Ｌ２及びＬ３は、比較例の結果の平均値を示し、実線の図形で表示した。
Ｒ１及びＬ１は、常温での測定結果であり、円形で表示した。Ｒ２及びＬ２は、高温（６０℃）での測定結果であり、三角形で表示した。Ｒ３及びＬ３は、高温多湿（６０℃、９０％）での測定結果であり、四角形で表示した。図６を再び参照した結果、実施例によると、全ての場合において発光ダイオードのパワー維持率が高いことが分かる。
本発明の各実施例に係る発光ダイオードは、防湿特性に優れるので、信頼性が向上するだけでなく、強いフリップボンディングが可能であり、構造的安定性が高い。
図７は、フリップチップ型発光ダイオードの概略図である。図７を参照すると、発光ダイオードは、成長基板１１、第１導電型半導体層１３、活性層１５、第２導電型半導体層１７、第１電極１９、第２電極２０、第１パッド３０ａ、第２パッド３０ｂ及び絶縁層３１を含んでもよい。第１導電型半導体層１３、活性層１５及び第２導電型半導体層１７を通じて発光セルが形成され得る。第１導電型半導体層１３及び第２導電型半導体層１７は、それぞれ第１パッド３０ａ及び第２パッド３０ｂに電気的に連結されてもよい。
図７の発光ダイオードは、各電極１９、２０の水平配置により、高電流駆動時に電流集中現象が発生するという問題を有する。これによって、発光強度の偏差が発生するだけでなく、光効率が減少するという問題が生じる。よって、発光ダイオード内の電流を分散させ、電流を拡散させ得る発光ダイオードの開発が要求される。
以下、図８から図１１を通じて、本発明の更に他の実施例に係る発光ダイオードを説明する。
図８は、本発明の一実施例に係る発光ダイオードを説明するための平面図及び断面図である。
図８の（ａ）は、前記発光ダイオードの平面図で、図８の（ｂ）は、図８の（ａ）のＡ−Ａ線断面図である。
図８を参照すると、本発明の一実施例に係る発光ダイオードは、成長基板５００及び発光セル５１０を含み、発光セル５１０は、下部半導体層５１５、活性層５１３及び第１上部半導体層５１１を含む。下部半導体層５１５上には、下部半導体層５１５の一部を含む第１電流分散部５２０及び第２電流分散部５３０が配置される。また、下部半導体層５１５上には第２電極５４０が配置され、第２電極５４０は、第２コンタクト層５４１及び第２パッド層５４３を含む。また、第２電極５４０上に第２バンプ５７０が配置される。
第１上部半導体層５１１上に第１電極５５０が配置され、第１電極５５０は、第１コンタクト層５５１及び第１パッド層５５３を含む。第１電極５５０上には第１バンプ５８０が配置される。また、第１及び第２バンプ５８０、５７０の配置のための第１及び第２開放領域５５０ａ、５４０ａを除いた、発光ダイオードの全面には絶縁層５６０が配置される。
図８を再び参照すると、成長基板５００は、六方晶系結晶構造を有する基板であって、窒化ガリウム系エピ層を成長させるための成長基板、例えば、サファイア、炭化シリコン、窒化ガリウム基板であってもよい。成長基板５００は、一面、前記一面の反対面である他面、及び前記一面と他面とを連結する側面を含んでもよい。前記一面は、各半導体層が成長される面であってもよく、これと異なり、前記他面は、活性層５１３で生成された光が外部に放出される面である。成長基板５００の側面は、前記一面及び他面と垂直な面であってもよいが、傾斜した面を含んでもよい。成長基板５００の一面に下部半導体層５１５を形成する前に異種基板との格子不整合を減少させるために、ＡｌＮ又はＧａＮを含むバッファ層（図示せず）を形成してもよい。また、成長基板５００は、全体的に四角形の形状であってもよいが、成長基板５００の形状はこれに限定されることはない。
一方、本実施例において、成長基板５００の厚さは１００μｍを超えてもよく、特に１５０μｍから４００μｍの範囲内の値を有してもよい。成長基板５００が厚いほど光抽出効率が向上し得る。一方、成長基板５００の側面は、ブレーキング面を含んでもよい。
下部半導体層５１５は、成長基板５００の一面上に配置される。下部半導体層５１５は、成長基板５００の一面の全面を覆ってもよいが、これに限定されることはなく、成長基板５００の縁部に沿って一面が露出するように下部半導体層５１５が成長基板５００の上部領域内に限定的に位置してもよい。
第１上部半導体層５１１は、下部半導体層５１５の一領域の上部に位置し、下部半導体層５１５と第１上部半導体層５１１との間に活性層５１３が位置する。さらに、第２及び第３上部半導体層５２１、５３１は、下部半導体層５１５の他の領域の上部に位置してもよく、第２及び第３上部半導体層５２１、５３１のそれぞれと下部半導体層５１５との間に活性層５１３が位置してもよい。
第１上部半導体層５１１は、Ｈ字状又はダンベル状を有してもよく、これによって、高い電流密度条件で優れた光出力特性を具現することができる。
下部半導体層５１５と各上部半導体層５１１、５２１、５３１は、III−Ｖ系化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎなどの窒化物系半導体を含んでもよい。下部半導体層５１５は、ｎ型不純物（例えば、Ｓｉ）がドープされたｎ型半導体層を含んでもよく、各上部半導体層５１１、５２１、５３１は、ｐ型不純物（例えば、Ｍｇ）がドープされたｐ型半導体層を含んでもよい。また、その反対であってもよい。さらに、下部半導体層５１５及び／又は各上部半導体層５１１、５２１、５３１は単一層であってもよく、多重層を含んでもよい。例えば、下部半導体層５１５及び／又は各上部半導体層５１１、５２１、５３１は、クラッド層及びコンタクト層を含んでもよく、超格子層を含んでもよい。
活性層５１３は、多重量子井戸構造（ＭＱＷ）を含んでもよく、前記多重量子井戸構造で所望のピーク波長の光を放出するように、前記多重量子井戸構造をなす元素及びその組成が調節され得る。例えば、活性層５１３の井戸層は、ＩｎxＧａ(1-x)Ｎ（０≦ｘ≦１）などの三成分系半導体層であってもよく、ＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）などの四成分系半導体層であってもよい。このとき、ｘ又はｙの値を調整し、所望のピーク波長の光を放出させることができる。但し、本発明がこれに限定されることはない。
上述した各半導体層５１１、５１３、５１５、５２１、５３１は、有機金属化学蒸着法（ＭＯＣＶＤ；Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着法（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマ化学蒸着法（ＰＥＣＶＤ；Ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、分子線成長法（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、水素化物気相成長法（ＨＶＰＥ；Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などを含む多様な蒸着及び成長方法を通じて形成され得る。
以下、III−Ｖ系列化合物半導体を含む各半導体層５１１、５１３、５１５、５２１、５３１と関連する周知の技術内容の説明は省略する。
一方、下部半導体層５１５の一領域上に第１電流分散部５２０及び第２電流分散部５３０が配置されてもよい。第１電流分散部５２０は、第２バンプ５７０が形成される領域に配置されてもよい。第１電流分散部５２０は、下部半導体層５１５の一部を含む各半導体層５１５、５２３、５２１を含んでもよい。すなわち、第１電流分散部５２０は、下部半導体層５１５の他の領域上に配置された第２上部半導体層５２１、及び前記下部半導体層５１５と第２上部半導体層５２１との間に配置された活性層５２３を含んでもよい。第１電流分散部５２０は、第２バンプ５７０を介して電流が注入されるとき、電流を拡散させる機能を行うことができる。すなわち、第１電流分散部５２０は、電流が下部半導体層５１５に向かって直線的に流れることを遮断し、これを通じて電流を分散させ、電流の拡散を向上させることができる。第１電流分散部５２０は、発光セル５１０と並んだ高さを有してもよい。すなわち、第１電流分散部５２０は、発光セル５１０と同一の高さを有するので、第１電流分散部５２０上に配置される第２バンプ５７０と発光セル５１０上に配置される第１バンプ５８０との間の段差を克服することができる。
第２電流分散部５３０は、第１電流分散部５２０と発光セル５１０との間に配置されてもよい。第２電流分散部５３０は、下部半導体層５１５の一部を含む各半導体層５３１、５３３、５１５を含んでもよい。すなわち、第２電流分散部５３０は、下部半導体層５１５の更に他の領域上に配置された第３上部半導体層５３１、及び前記下部半導体層５１５と第３上部半導体層５３１との間に配置された活性層５３３を含んでもよい。
第２電流分散部５３０は、第２バンプ５７０を介して注入された電流が発光セル５１０に向かって流れるとき、前記電流を分散させることによって電流拡散を向上させることができる。第２電流分散部５３０は、発光セル５１０と並んだ高さを有してもよい。本実施例において、第２電流分散部５３０の形態及び配置は、図示した形態に制限されるものではない。よって、発明の目的に応じて、第２電流分散部５３０は多様な形態に配置され得る。また、第２電流分散部５３０は、第１電流分散部５２０より発光セル５１０に近く配置されてもよく、発光セル５１０から遠く配置されてもよい。第２電流分散部５３０を通じて、第２電極５４０と下部半導体層５１５とのコンタクト領域の面積及び配置を制御することができる。
第１電流分散部５２０及び第２電流分散部５３０が含む各半導体層は、上述した発光セル５１０が含む半導体層と同一の工程を通じて形成されてもよい。また、本実施例において、第１電流分散部５２０及び第２電流分散部５３０は傾斜した側面を含む形態に示したが、第１及び第２電流分散部５２０、５３０の形態はこれに制限されるものではない。但し、本実施例において、第１及び第２電流分散部５２０、５３０は平らな上部面を含んでもよい。
一方、発光セル５１０が配置された領域を除いた下部半導体層５１５、第１及び第２電流分散部５２０、５３０上に第２電極５４０が配置されてもよい。第２電極５４０は、第２コンタクト層５４１及び第２パッド層５４３を含んでもよい。第２電極５４０は、発光セル５１０が含む第１上部半導体層５１１の周囲を取り囲んでもよい。図８において、第２電極５４０が第１上部半導体層５１１の周囲全体を取り囲む場合を示したが、必ずしもこれに限定されることはない。第２電極５４０は、第２バンプ５７０が位置した場所から第１上部半導体層５１１の両側に延長し、第１上部半導体層５１１の約５０％以上を取り囲んでもよい。第２コンタクト層５４１は、Ｃｒ、Ｔｉ、Ａｌ及びＡｕのうち少なくとも一つを含んでもよく、Ｃｒ／Ｔｉ／Ａｌ／Ｔｉ／Ａｕ多層構造であってもよい。第２コンタクト層５４１が上述した多層構造である場合、前記記載した順に、Ｃｒは約１００Å、Ｔｉは約２００Å、Ａｌは約６００Å、Ｔｉは約２００Å、Ａｕは約１０００Åの厚さを有してもよいが、これに制限されることはない。第２パッド層５４３は、Ｔｉ又はＡｕを含んでもよく、Ｔｉ／Ａｕ多層構造であってもよい。
一方、第２電極５４０は反射層をさらに含んでもよい。前記反射層は、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｈ、Ｗ、Ｔｉ、Ａｌ、Ａｇ及びＡｕのうち少なくとも一つを含んでもよく、上述した各元素のうち少なくとも一つを含む多重層として形成されてもよいが、これに制限されることはない。
第２電極５４０は、前記反射層を通じて、前記発光セル５１０が含む活性層５１３から放出される光を反射させることができる。具体的に、本発明に係る発光ダイオードは電流分散部５２０、５３０を含み、前記各電流分散部５２０、５３０により、活性層５１３から第２電極５４０に入射される光の臨界角が変わり得る。よって、第２電極５４０に入射される光の散乱が多く起こり得る。第２電極５４０は反射層を含み得るので、前記入射される光を光抽出面に反射させることができ、これによって、発光ダイオードの光抽出効率を向上させることができる。
第２電極５４０と第１電流分散部５２０が含む第２上部半導体層５２１との接触抵抗は、第２電極５４０と下部半導体層５１５との接触抵抗より高くてもよい。第２電極５４０と第２電流分散部５３０が含む第３上部半導体層５３１との接触抵抗は、第２電極５４０と下部半導体層５１５との接触抵抗より高くてもよい。本実施例において、下部半導体層５１５は、ｎ型でドープされた半導体層であってもよく、各上部半導体層５１１、５２１、５３１は、ｐ型でドープされた各半導体層であってもよい。よって、金属を含む第２電極５４０と下部半導体層５１５との接触抵抗は、各上部半導体層５１１、５２１、５３１との接触抵抗に比べて低くてもよい。これによって、各上部半導体層５１１、５２１、５３１は、発光ダイオード内で一種の抵抗の役割をすることができる。
図７による発光ダイオードにおいて、金属電極を介した電流の注入時、前記金属電極と接触する半導体層は伝導性を有するので、前記電流は、前記金属電極と前記半導体層の全てを介して流れる。本実施例において、第１及び第２電流分散部５２０、５３０が含む各上部半導体層５２１、５３１は、上述したように一種の抵抗の役割をするので、下部半導体層５１５と第２電極５４０とのコンタクト領域の面積を制御することができる。そのため、本実施例に係る発光ダイオードは、発光セル５１０の少なくとも一部を取り囲む第２電極５４０に主に電流が流れるように誘導できるので、電流の拡散を向上させることができる。
本実施例において、第２電流分散部５３０及び第１電流分散部５２０が形成された領域は、第２電極５４０と下部半導体層５１５との接触が遮断されるので、第２電極５４０と下部半導体層５１５とのコンタクト領域が減少し得る。よって、前記コンタクト領域が減少する場合、発光ダイオードの駆動電圧が増加し得るので、適切な駆動電圧を維持するために、第２電極５４０の全体面積に対して、第２電流分散部５３０及び第１電流分散部５２０の上部面の面積の和が占める面積は１０％から４０％であってもよい。第２電流分散部５３０及び第１電流分散部５２０の上部面の面積の和が第２電極５４０の面積の１０％未満である場合は、本発明が具現しようとする電流拡散の向上などの効果が発現されにくい場合があり、第２電流分散部５３０及び第１電流分散部５２０の上部面の面積の和が４０％を超える場合は、発光ダイオードの駆動電圧が上昇し得る。よって、本発明に係る発光ダイオードは、上述した範囲内で第１及び第２電流分散部５２０、５３０を配置するので、発光ダイオード内の電流拡散を向上させると同時に、必要な駆動電圧を満足させることができる。
また、本実施例は、第２電極５４０が第２電流分散部５３０を覆う形態で示しているが、本発明がこれに制限されるものではない。よって、本発明に係る第２電極５４０は第２電流分散部の一部のみを覆ってもよい。
一方、発光セル５１０上に第１電極５５０が配置されてもよい。第１電極５５０は、第１コンタクト層５５１及び第１パッド層５５３を含んでもよい。第１電極５５０は、第１上部半導体層５１１上に位置し、第１上部半導体層５１１に電気的に連結されてもよい。第１コンタクト層５５１は、Ｎｉ、Ａｕ及びＡｌのうち少なくとも一つを含んでもよく、Ｎｉ／Ａｕ多層構造であってもよい。第１コンタクト層５５１が上述した多層構造である場合、Ｎｉは約１５０Å、Ａｕは約３００Åの厚さを有して形成されてもよい。第２パッド層５５３は、Ｔｉ、Ａｕ及びＣｒのうち少なくとも一つを含んでもよく、Ｔｉ／Ａｕ／Ｃｒ／Ａｕ多層構造であってもよい。第２パッド層５５３が上述した多層構造である場合、前記記載した順に、Ｔｉは約３００Å、Ａｕは約２μｍ、Ｃｒは約２００Å、Ａｕは約２．５μｍの厚さを有して形成されてもよい。第１電極５５０は、高い反射度を有しながら、第１上部半導体層５１１とのオーミック接触を形成してもよい。
第１バンプ５８０は第１電極５５０上に配置される。第２バンプ５７０は第２電極５４０上に配置される。第１バンプ５８０は、第１領域Ａ１及び第２領域Ａ２を含んでもよい。第１バンプ５８０は、上部に第１凹部及び第１凸部を含んでもよい。前記第１領域Ａ１は前記第１凹部を含んでもよく、よって、第１領域Ａ１の上面は第１凹部の底面に対応し得る。前記第２領域Ａ２は前記第１凸部を含んでもよく、よって、第２領域Ａ２の上面は第１凸部の上面に対応し得る。
第２バンプ５７０は、第３領域Ａ３及び第４領域Ａ４を含んでもよい。第２バンプ５７０は、上部に第２凹部及び第２凸部を含んでもよい。第３領域Ａ３は前記第２凹部を含んでもよく、よって、第３領域Ａ３の上面は第２凹部の底面に対応し得る。前記第４領域Ａ４は前記第２凸部を含んでもよく、よって、第４領域Ａ４の上面は第２凸部の上面に対応し得る。
第２バンプ５７０及び第１バンプ５８０は同一の金属材料で形成されてもよい。また、前記第１及び第２バンプ５８０、５７０は多層構造で形成されてもよく、例えば、接着層、拡散防止層及びボンディング層を含んでもよい。前記接着層は、例えば、Ｔｉ、Ｃｒ又はＮｉを含んでもよく、拡散防止層は、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＴｉＷ、Ｍｏ、Ｐｔ又はこれらの複合層として形成されてもよく、ボンディング層はＡｕ又はＡｕＳｎを含んでもよい。第１及び第２バンプ５８０、５７０は、Ｔｉ／Ａｕ／Ｃｒ／Ａｕ多層構造であってもよく、この場合、Ｔｉは約３００Å、Ａｕは約２μｍ、Ｃｒは約２００Å、Ａｕは約２．５μｍの厚さで形成されてもよい。
一方、絶縁層５６０は、第１バンプ５８０及び第２バンプ５７０が配置された領域を除いて、前記下部半導体層５１５、第１及び第２電流分散部５２０、５３０、第１及び第２電極５５０、５４０を覆って保護する。絶縁層５６０は、シリコン酸化物層及び／又はシリコン窒化物層を含んでもよい。さらに、絶縁層５６０は、屈折率が互いに異なる各酸化物層を積層した分布ブラッグ反射器（ＤＢＲ）として形成されてもよい。この場合、絶縁層５６０は、第１上部半導体層５１１と下部半導体層５１５との間の傾斜面及び下部半導体層５１５の露出部の光を反射させることができ、発光ダイオードの光抽出効率をさらに向上させることができる。本実施例において、絶縁層５６０は、シリコン酸化物層とシリコン窒化物層の多重層又はシリコン酸化物層の単一層として形成されてもよく、絶縁層５６０が多重層である場合、シリコン酸化物層は約２４００Å、シリコン窒化物層は約５０００Åの厚さを有してもよく、絶縁層５６０がシリコン酸化物層の単一層である場合、シリコン酸化物層は約６０００Åの厚さを有してもよいが、これに制限されることはない。
シリコン窒化物層は、シリコン酸化物層に比べて防湿特性に相対的に優れるので、絶縁層５６０が多重層である場合、発光ダイオードの防湿特性をより向上させることができる。
本発明において、第１バンプ５８０及び第２バンプ５７０は、図示したように、絶縁層５６０の一部を覆うように形成されてもよい。よって、第１バンプ５８０の第２領域Ａ２の少なくとも一部は絶縁層５６０上に配置されてもよい。さらに、第２バンプ５７０の第４領域Ａ４の少なくとも一部は絶縁層５６０上に配置されてもよい。すなわち、絶縁層５６０の一部は、第１バンプ５８０と第１電極５５０との間及び／又は第２バンプ５７０と第２電極５４０との間に配置されてもよい。
図８を再び参照すると、絶縁層５６０は、第１電極５５０を露出させる第１開放領域５５０ａ、及び第２電極５４０を露出させる第２開放領域５４０ａを含んでもよい。第１及び第２開放領域５５０ａ、５４０ａをそれぞれ取り囲む絶縁層５６０の側面が露出してもよく、前記露出した側面は第１バンプ５８０及び／又は第２バンプ５７０と当接していてもよい。
また、図８（ａ）を再び参照すると、第１開放領域５５０ａの面積は、第１バンプ５８０の第１凹部の底面と第１凸部の上面との和より小さいことが分かる。また、第２開放領域５４０ａの面積は、第２バンプ５７０の第２凹部の底面と第２凸部の上面との和より小さいことが分かる。すなわち、本実施例において、第１及び第２バンプ５８０、５７０は、それぞれ第１開放領域５５０ａ及び第２開放領域５４０ａを完全に覆うことができる。
本発明に係る第１及び第２バンプ５８０、５７０は、絶縁層５６０と共に、第１及び第２電極５５０、５４０を覆ってもよい。これによって、外部湿気などが発光ダイオードの内部に浸透することを防止できるので、発光ダイオードの信頼性を向上させることができる。また、本発明に係る第１及び第２バンプ５８０、５７０のそれぞれの上部に配置された凹部及び凸部により、印刷回路基板又はサブマウント基板上により強い結合力を有して実装され得る。
図９は、本発明の他の実施例に係る発光ダイオードを説明するための断面図である。本実施例に係る発光ダイオードは、第２電流分散部５３０の形状及び配置を除いて上述した一実施例に係る発光ダイオードと、同一である。よって、同一の構成要素に対する重複する説明は省略する。
図９を参照すると、第２電流分散部５３０は少なくとも一つ以上の分散体を含み、前記分散体は、上下方向に長い面を有する直四角形の形態を有する。これによって、発光ダイオード内の電流は、第２電流分散部５３０の形成領域で分散されるので、電流拡散を向上させることができる。
第２電流分散部５３０が含む各分散体は、図示したように、同一の形状を有して一定の間隔で配置されるだけでなく、互いに異なる形状と間隔を有して配置されてもよい。第２電流分散部５３０が含む各分散体は、発光セル５１０より第１電流分散部５２０に近く配置されてもよい。すなわち、第２電流分散部５３０が含む各分散体のうち発光セル５１０と最も隣接した分散体と発光セル５１０との間隔は、第２電流分散部５３０が含む各分散体のうち第１電流分散部５２０と最も隣接した分散体と第１電流分散部５２０との間隔より広くてもよい。
図１０は、本発明の一実施例に係る発光素子を説明するための断面図である。
図１０を参照すると、発光ダイオードは、上述した本発明の各実施例に係る発光ダイオードであり、発光ダイオードはサブマウント基板２００上に実装される。
サブマウント基板２００は、基板２３０、及び基板２３０上に配置された電極パターン２２０を含む。基板２３０は、熱伝導性に優れたＢｅＯ、ＳｉＣ、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＡｌＮ及びセラミック基板のうちいずれか一つであってもよい。しかし、基板２３０は、これに限定されなく、熱伝導率が高い絶縁物質はもちろん、熱伝導率が高いと共に、電気伝導性に優れた金属性物質を含む基板であってもよい。
電極パターン２２０は、第２バンプ５７０及び第１バンプ５８０の形状に対応するように形成され、電極パターン２２０のそれぞれに第２バンプ５７０及び第１バンプ５８０がそれぞれボンディングされる。このとき、ボンディングは、熱又は超音波を用いたり、熱と超音波を同時に用いて行われ得る。その他に、電極パターン２２０のそれぞれと第１バンプ５８０又は第２バンプ５７０はソルダーペーストを使用してボンディングされてもよい。
但し、これに制限されることはなく、第１及び第２バンプ５８０、５７０と電極パターン２２０は、ボンディング領域２１０で上述したボンディング方法を含む多様な方法を通じてボンディングされてもよい。
図１１は、本発明の一実施例に係る発光ダイオードパッケージを説明するための斜視図である。
図１１を参照すると、前記発光ダイオードパッケージは、第１フレーム３１１、第２フレーム３１３、及び前記第１及び第２フレーム３１１、３１３の間に位置する絶縁層３１５を含む基板３００と、前記基板３００の上面に形成されたキャビティ３１７内に実装された発光ダイオード６００、サブマウント基板２００及びワイヤ３３０とを含む。発光ダイオード６００は、上述した本発明の各実施例に係る発光ダイオードである。
第１及び第２フレーム３１１、３１３は、金属フレーム又はセラミックフレームであってもよい。第１及び第２フレーム３１１、３１３が金属フレームである場合は、電気的特性と放熱に優れた性能を有するＡｌ、Ａｇ、Ｃｕ及びＮｉなどを含む単一金属又は合金を含んでもよい。
絶縁層３１５は、接着部を含んでもよく、第１及び第２フレーム３１１、３１３を両側に固定させる機能を有する。ワイヤ３３０を通じて、各パッドと電源を連結し、発光ダイオード６００に電源を供給することができる。
以上の説明は、本発明の技術思想を例示的に説明したものに過ぎなく、本発明の属する技術分野で通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲内で多様な修正、変更及び置換が可能であろう。よって、本発明に開示した実施例及び添付の各図面は、本発明の技術思想を限定するためのものではなく、説明するためのものであって、このような実施例及び添付の図面によって本発明の技術思想の範囲が限定されることはない。本発明の保護範囲は、下記の特許請求の範囲によって解釈しなければならなく、それと同等な範囲内にある全ての技術思想は本発明の権利範囲に含まれるものと解釈すべきであろう。

Claims (39)

  1. 基板と、
    前記基板上に位置し、下部半導体層、前記下部半導体層の一領域上に配置された上部半導体層、及び前記下部半導体層と前記上部半導体層との間に配置された活性層を含む発光セルと、
    前記上部半導体層上に配置された第１電極と、
    前記下部半導体層上に配置された第２電極と、
    前記第１電極の一部を露出させる第１開放領域を含む第１絶縁層と、
    前記第１絶縁層上に配置された第２絶縁層と、
    前記第１開放領域を介して第１電極とオーミック接触する第１バンプと、を含み、
    前記第１バンプは、上面に第１凹部及び第１凸部を含み、
    前記第１バンプは、前記上面に前記第１凹部の底面を含む第１領域と、上面に前記第１凸部の上面を含む第２領域と、を含み、
    前記第１領域の少なくとも一部の領域は前記第１開放領域上に配置され、前記第２領域の少なくとも一部は第２絶縁層上に配置される発光ダイオード。
  2. 前記第１凹部の底面の面積は、前記第１開放領域を介して露出した前記第１電極の面積に比例する、請求項１に記載の発光ダイオード。
  3. 前記第１凹部の深さは、前記第１電極上に配置された前記第１絶縁層及び前記第２絶縁層の厚さに比例する、請求項１に記載の発光ダイオード。
  4. 前記第１凸部の上面の面積と前記第１凹部の底面の面積との和は、少なくとも前記第１開放領域を介して露出した前記第１電極の面積より大きい、請求項１に記載の発光ダイオード。
  5. 前記第１電極と前記第１バンプとの間に前記第１絶縁層及び前記第２絶縁層の一部が配置された、請求項１に記載の発光ダイオード。
  6. 前記第１開放領域を取り囲む前記第１絶縁層及び前記第２絶縁層の側面と、第１バンプの下端側面の少なくとも一部とは、当接している、請求項１に記載の発光ダイオード。
  7. 前記第１凸部は前記第１凹部を取り囲む、請求項１に記載の発光ダイオード。
  8. 前記第１絶縁層は、前記第２電極の一部を露出させる第２開放領域を含み、前記第２開放領域を介して前記第２電極とオーミック接触する第２バンプをさらに含み、
    前記第２バンプは、前記上面に第２凹部及び第２凸部を含み、
    前記第２バンプは、前記上面に前記第２凹部の底面を含む第３領域と、上面に前記第２凸部の上面を含む第４領域と、を含み、
    前記第３領域の少なくとも一部の領域は前記第２開放領域上に配置され、前記第４領域の少なくとも一部は第２絶縁層上に配置される、請求項１に記載の発光ダイオード。
  9. 前記第２凹部の底面の面積は、前記第２開放領域を介して露出した前記第２電極の面積に比例する、請求項８に記載の発光ダイオード。
  10. 前記第２凹部の深さは、前記第２電極上に配置された前記第１絶縁層及び前記第２絶縁層の厚さに比例する、請求項８に記載の発光ダイオード。
  11. 前記第２凸部の上面の面積と前記第２凹部の底面の面積との和は、少なくとも前記第２開放領域を介して露出した前記第２電極の面積より大きい、請求項８に記載の発光ダイオード。
  12. 前記第２電極と前記第２バンプとの間に前記第１絶縁層及び前記第２絶縁層の一部が配置された、請求項８に記載の発光ダイオード。
  13. 前記第２開放領域を取り囲む前記第１絶縁層及び前記第２絶縁層の側面と、第２バンプの下端の側面の少なくとも一部とは、当接している、請求項８に記載の発光ダイオード。
  14. 前記第２凸部は前記第２凹部を取り囲む、請求項８に記載の発光ダイオード。
  15. 前記第２絶縁層はシリコン窒化物層を含む、請求項１に記載の発光ダイオード。
  16. 前記発光セルは紫外線波長領域の光を放出する、請求項１に記載の発光ダイオード。
  17. 前記基板は、前記発光セルが配置された一面と、前記一面の反対側である他面と、を含み、
    前記他面は凹凸部を含む、請求項１に記載の発光ダイオード。
  18. 前記基板は透明サファイア基板である、請求項１に記載の発光ダイオード。
  19. 前記第１絶縁層は分布ブラッグ反射器を含む、請求項１に記載の発光ダイオード。
  20. 基板と、
    前記基板上に配置された下部半導体層と、
    前記下部半導体層の一領域上に配置された第１上部半導体層、及び前記下部半導体層と前記第１上部半導体層との間に配置された活性層を含む発光セルと、
    前記下部半導体層の他の領域上に配置された第３上部半導体層、及び前記下部半導体層と前記第３上部半導体層との間に配置された活性層を含む第２電流分散部と、
    前記発光セル上に配置され、前記第１上部半導体層と電気的に連結された第１電極と、
    前記発光セルと離隔して配置され、前記下部半導体層と電気的に連結された第２電極と、を含み、
    前記第２電極は、延長されて前記第２電流分散部の少なくとも一部を覆い、前記発光セルの少なくとも一部を取り囲み、
    前記第２電極と前記第３上部半導体層との接触抵抗は、前記第２電極と前記下部半導体層との接触抵抗より大きい発光ダイオード。
  21. 前記下部半導体層の他の領域を中心に、前記下部半導体層の一領域と対向する前記下部半導体層の第３領域内に配置される第１電流分散部をさらに含み、
    前記第１電流分散部は、前記下部半導体層の第３領域上に配置される第２上部半導体層、及び前記下部半導体層と前記第２上部半導体層との間に配置された活性層を含む、請求項２０に記載の発光ダイオード。
  22. 前記第２電極と前記第２上部半導体層との接触抵抗は、前記第２電極と前記下部半導体層との接触抵抗より大きい、請求項２１に記載の発光ダイオード。
  23. 前記第２電極は前記第１電流分散部上に配置される、請求項２１に記載の発光ダイオード。
  24. 前記第２電流分散部は、前記発光セルより前記第１電流分散部と隣接して配置された、請求項２１に記載の発光ダイオード。
  25. 前記第１電流分散部は前記発光セルと同一の高さを有する、請求項２１に記載の発光ダイオード。
  26. 前記第１電流分散部及び前記第２電流分散部のそれぞれの上部面の面積の和は、第２電極の面積の１０％から４０％である、請求項２１に記載の発光ダイオード。
  27. 前記第２電流分散部は複数の分散体を含み、
    前記各分散体は、互いに均一な間隔を有して離隔した、請求項２０に記載の発光ダイオード。
  28. 前記第１電極及び前記第２電極上に配置され、前記第１電極を露出させる第１開放領域及び前記第２電極を露出させる第２開放領域を含む絶縁層をさらに含む、請求項２０に記載の発光ダイオード。
  29. 前記絶縁層は、シリコン窒化物層及びシリコン酸化物層のうち少なくとも一つを含む、請求項２８に記載の発光ダイオード。
  30. 前記絶縁層は分布ブラッグ反射器を含む、請求項２８に記載の発光ダイオード。
  31. 前記第１開放領域を介して第１電極と電気的に連結される第１バンプと、
    前記第２開放領域を介して第２電極と電気的に連結される第２バンプと、をさらに含む、請求項２８に記載の発光ダイオード。
  32. 前記第１バンプは、上部に第１凹部及び第１凸部を含み、
    前記第１バンプは、上面に前記第１凹部の底面を含む第１領域、及び上面に前記第１凸部の上面を含む第２領域として形成され、
    前記第１領域の少なくとも一部の領域は前記第１開放領域上に配置され、前記第２領域の少なくとも一部は絶縁層上に配置される、請求項３１に記載の発光ダイオード。
  33. 前記第１凹部の底面の面積は、前記第１開放領域を介して露出した前記第１電極の面積に比例する、請求項３１に記載の発光ダイオード。
  34. 前記第１凹部の深さは、前記第１電極上に配置された絶縁層の厚さに比例する、請求項３１に記載の発光ダイオード。
  35. 前記第１凸部の上面の面積と前記第１凹部の底面の面積との和は、少なくとも前記第１開放領域を介して露出した前記第１電極の面積より大きい、請求項３１に記載の発光ダイオード。
  36. 前記第１凸部は前記第１凹部を取り囲む、請求項３１に記載の発光ダイオード。
  37. 前記第１電極と前記第１バンプとの間及び前記第２電極と前記第２バンプとの間に絶縁層の一部が配置された、請求項３１に記載の発光ダイオード。
  38. 前記第１開放領域を取り囲む前記絶縁層の側面と、前記第１バンプの側面の少なくとも一部とは、当接している、請求項３１に記載の発光ダイオード。
  39. 前記第２電極は、前記発光セルの活性層から放出される光を反射させる反射層を含む、請求項２０に記載の発光ダイオード。
JP2017504022A 2014-07-31 2015-07-30 発光ダイオード Active JP6760921B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2014-0098641 2014-07-31
KR1020140098641A KR102256590B1 (ko) 2014-07-31 2014-07-31 발광 다이오드
KR1020140131604A KR102288376B1 (ko) 2014-09-30 2014-09-30 발광 다이오드
KR10-2014-0131604 2014-09-30
PCT/KR2015/008010 WO2016018109A1 (ko) 2014-07-31 2015-07-30 발광 다이오드

Publications (2)

Publication Number Publication Date
JP2017523613A true JP2017523613A (ja) 2017-08-17
JP6760921B2 JP6760921B2 (ja) 2020-09-23

Family

ID=55217887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017504022A Active JP6760921B2 (ja) 2014-07-31 2015-07-30 発光ダイオード

Country Status (4)

Country Link
US (2) US9812616B2 (ja)
JP (1) JP6760921B2 (ja)
CN (2) CN110676367B (ja)
WO (1) WO2016018109A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427941A (zh) * 2017-08-25 2019-03-05 Lg伊诺特有限公司 半导体器件
JP2019204885A (ja) * 2018-05-24 2019-11-28 スタンレー電気株式会社 半導体発光装置及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6760921B2 (ja) * 2014-07-31 2020-09-23 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
EP3561870A4 (en) * 2016-12-23 2020-11-25 Lumens Co., Ltd. MICRO-LED MODULE AND ITS MANUFACTURING PROCESS
US11145598B2 (en) * 2017-12-28 2021-10-12 Texas Instruments Incorporated Lattice bump interconnect
US10833034B2 (en) * 2018-07-26 2020-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
CN110459659B (zh) * 2019-06-20 2020-07-07 华灿光电（浙江）有限公司 发光二极管外延片及其制造方法、制造芯片的方法
JP2021044278A (ja) * 2019-09-06 2021-03-18 キオクシア株式会社 半導体装置
CN111463233B (zh) * 2020-04-16 2022-09-13 錼创显示科技股份有限公司 微型发光元件显示装置
TWI726685B (zh) 2020-04-16 2021-05-01 錼創顯示科技股份有限公司 微型發光元件顯示裝置
CN114093996A (zh) * 2021-11-19 2022-02-25 淮安澳洋顺昌光电技术有限公司 半导体发光器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043623A (ja) * 2000-07-27 2002-02-08 Nichia Chem Ind Ltd 光半導体素子とその製造方法
JP2010056322A (ja) * 2008-08-28 2010-03-11 Toshiba Corp 半導体発光素子及びその製造方法
JP2010171142A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2014096592A (ja) * 2012-11-09 2014-05-22 Seoul Viosys Co Ltd 発光素子及びそれを製造する方法
US20140183590A1 (en) * 2012-12-28 2014-07-03 Iljin Led Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273408A (ja) * 2000-07-31 2003-09-26 Nichia Chem Ind Ltd 発光装置
JP4830768B2 (ja) * 2006-05-10 2011-12-07 日亜化学工業株式会社 半導体発光装置及び半導体発光装置の製造方法
CN101150156B (zh) * 2006-09-22 2012-05-30 晶元光电股份有限公司 发光元件及其制造方法
KR101316119B1 (ko) 2007-03-06 2013-10-11 서울바이오시스 주식회사 발광다이오드 및 그 제조방법
CN101350381B (zh) * 2007-07-18 2011-03-02 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
US20110186899A1 (en) 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
JP2011204838A (ja) * 2010-03-25 2011-10-13 Citizen Holdings Co Ltd 半導体発光装置の製造方法
CN101859859B (zh) * 2010-05-04 2012-12-19 厦门市三安光电科技有限公司 高亮度氮化镓基发光二极管及其制备方法
DE112011102506B4 (de) * 2010-07-28 2021-03-25 Seoul Viosys Co., Ltd. Lichtemittierende Diode und lichtemittierende Diodeneinheit
CN201773864U (zh) * 2010-09-08 2011-03-23 厦门市三安光电科技有限公司 具有高反射镜的氮化镓基倒装发光二极管
EP3926698B1 (en) * 2011-09-16 2023-01-04 Seoul Viosys Co., Ltd. Light emitting diode
CN103367344B (zh) * 2012-04-11 2016-04-27 光宝电子(广州)有限公司 连板料片、发光二极管封装品及发光二极管灯条
KR101957816B1 (ko) 2012-08-24 2019-03-13 엘지이노텍 주식회사 발광 소자
KR101552670B1 (ko) 2012-10-18 2015-09-11 일진엘이디(주) 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자
CN103441198A (zh) * 2013-09-09 2013-12-11 聚灿光电科技(苏州)有限公司 一种led高亮度倒装芯片以及制作方法
JP6760921B2 (ja) * 2014-07-31 2020-09-23 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043623A (ja) * 2000-07-27 2002-02-08 Nichia Chem Ind Ltd 光半導体素子とその製造方法
JP2010056322A (ja) * 2008-08-28 2010-03-11 Toshiba Corp 半導体発光素子及びその製造方法
JP2010171142A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2014096592A (ja) * 2012-11-09 2014-05-22 Seoul Viosys Co Ltd 発光素子及びそれを製造する方法
US20140183590A1 (en) * 2012-12-28 2014-07-03 Iljin Led Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427941A (zh) * 2017-08-25 2019-03-05 Lg伊诺特有限公司 半导体器件
JP2019041109A (ja) * 2017-08-25 2019-03-14 エルジー イノテック カンパニー リミテッド 半導体素子
JP7209331B2 (ja) 2017-08-25 2023-01-20 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
CN109427941B (zh) * 2017-08-25 2023-02-17 苏州立琻半导体有限公司 半导体器件
JP2019204885A (ja) * 2018-05-24 2019-11-28 スタンレー電気株式会社 半導体発光装置及びその製造方法
JP7218048B2 (ja) 2018-05-24 2023-02-06 スタンレー電気株式会社 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
CN106663730A (zh) 2017-05-10
WO2016018109A1 (ko) 2016-02-04
US10177281B2 (en) 2019-01-08
JP6760921B2 (ja) 2020-09-23
CN110676367B (zh) 2023-03-24
US20180182925A1 (en) 2018-06-28
US9812616B2 (en) 2017-11-07
CN110676367A (zh) 2020-01-10
US20170263821A1 (en) 2017-09-14
CN106663730B (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
JP6760921B2 (ja) 発光ダイオード
EP2565944B1 (en) Semiconductor light emitting device
CN102668135B (zh) 发光二极管
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
US10236414B2 (en) Semiconductor light emitting device and method of manufacturing the same
US7259447B2 (en) Flip-chip type nitride semiconductor light emitting diode
JP2013232479A (ja) 半導体発光装置
JP7224020B2 (ja) 半導体素子、半導体素子パッケージ、およびこれを含む照明システム
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
JP2005026395A (ja) 半導体発光素子及び半導体発光装置
JP5948915B2 (ja) 半導体発光素子
JP4862386B2 (ja) 半導体発光ダイオード
KR102256590B1 (ko) 발광 다이오드
JP5125795B2 (ja) 半導体発光素子および発光装置
KR102550006B1 (ko) 발광 다이오드
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR20150107400A (ko) 발광 다이오드
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
KR20180025833A (ko) Uv led 패키지
KR20140118042A (ko) 발광 다이오드 및 그것을 채택하는 발광 소자
KR20150136264A (ko) 발광 소자
KR20160029942A (ko) 반도체 발광소자
KR20180100287A (ko) Uv led 패키지
KR20130064407A (ko) 발광 다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200903

R150 Certificate of patent or registration of utility model

Ref document number: 6760921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250