JP5518273B1 - 発光ダイオード素子および発光ダイオード装置 - Google Patents

Abstract

発光ダイオード素子は、主面および裏面を有する第１導電型の第１の半導体層２と、第１の半導体層の主面における第１の領域に位置する、第２導電型の第２の半導体層４と、第１の半導体層２と第２の半導体層４との間に位置する活性層３と、第２の半導体層４の、活性層３が位置する側と反対側の面に設けられた第１の電極５と、第１の半導体層の主面における第２の領域に設けられた第２の電極６と、第１の半導体層２の裏面において、裏面に垂直な方向から見て、第１の電極と第２の電極との間に位置する第３の領域ａ３と、第３の領域ａ３に隣接し、第２の電極の少なくとも一部と重なる第４の領域ａ４と、第３の領域ａ３に隣接し、第１の電極の一部と重なる第５の領域ａ５とを覆う導電層とを備え、第１の半導体層２は、第１の半導体層２の裏面において、裏面に垂直な方向から見て、導電層に覆われておらず、第１の電極の他の部分と重なる第６の領域を有し、第１導電型の第１の半導体層２には、主面および裏面の間を貫通する貫通電極が設けられていない。

Description

本願は、発光ダイオード素子に関し、高出力な発光ダイオード素子に関する。

Ｖ族元素として窒素（Ｎ）を含む窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体）の研究は盛んに行われ、青色発光ダイオード（ＬＥＤ）素子、緑色発光ダイオード素子、ＧａＮ系半導体を用いた半導体レーザが実用化されている（たとえば、特許文献１、２参照）。

現在、製品として販売されている発光ダイオード素子は、ｃ面基板上にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどのＧａＮ系半導体層をエピタキシャル成長して作製され、発光ダイオード素子（ＬＥＤチップ）はサブマウント上に実装される。発光ダイオード素子の平面サイズ（基板主面の平面的なサイズ：以下、単に「チップサイズ」と称する）は、発光ダイオード素子の用途に応じて異なるが、典型的なチップサイズは、たとえば３００μｍ×３００μｍ、あるいは１ｍｍ×１ｍｍである。

発光ダイオード素子の電極の配置には、大きく分けて２つのタイプがある。一つは、ｐ型電極およびｎ型電極を、それぞれ、発光ダイオード素子の表面および裏面に形成する「両面電極タイプ」である。もう一つは、ｐ型電極およびｎ型電極の両方を、発光ダイオード素子の表面側に形成する「表面電極タイプ」である。

特許文献３は、以下のような発光ダイオード素子を開示している。特許文献３に開示された発光ダイオードは、主面および裏面を有し、主面がｍ面である窒化ガリウム系化合物からなるｎ型導電層２と、ｎ型導電層２の主面における第１の領域２ａに設けられ、ｐ型導電層４、および、ｎ型導電層２とｐ型導電層４との間に位置する活性層３を含む半導体積層構造２１と、ｐ型導電層４上に設けられたｐ型電極５と、ｎ型導電層２の主面における第２の領域２ｂに設けられ、スルーホール８の内壁と接する導電体部９と、ｎ型導電層２の主面における第２の領域２ｂに設けられ、導電体部９と接するｎ型表面電極６とを備える。

特許文献４は、ｎ型半導体層、活性層およびｐ型半導体層を含む半導体膜と、ｐ型半導体層の表面からｐ型半導体層、活性層およびｎ型半導体層の一部を除去することにより表出したｎ型半導体層の表出面に形成されたｎ電極と、ｐ型半導体層の表面に形成されたｐ電極と、を含む半導体発光素子を開示している。特許文献４によれば、ｎ型半導体層上またはｎ型半導体層内であってｐ電極の上方に設けられ且つｎ型半導体層の導電率よりも高い導電率を有する電流誘導部を有する。

特開２００１−３０８４６２号公報 特開２００３−３３２６９７号公報 国際公開第２０１１／０１０４３６号（特に図１８） 特開２０１２−１２４３３０号公報（特に図６）

従来の発光装置では、発熱の抑制が求められていた。

本願の限定的ではない、例示的なある一態様は、発熱が抑制された高出力の発光ダイオード素子および発光ダイオード装置を提供する。

本発明の一態様による発光ダイオード素子は、主面および裏面を有する第１導電型の第１の半導体層と、前記第１の半導体層の前記主面における第１の領域に位置する、第２導電型の第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に位置する活性層と、前記第２の半導体層の、前記活性層が位置する側と反対側の面に設けられた第１の電極と、前記第１の半導体層の前記主面における第２の領域に設けられた第２の電極と、前記第１の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記第１の電極と前記第２の電極との間に位置する第３の領域と、前記第３の領域に隣接し、前記第２の電極の少なくとも一部と重なる第４の領域と、前記第３の領域に隣接し、前記第１の電極の一部と重なる第５の領域とを覆う導電層とを備え、前記第１の半導体層は、前記第１の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記導電層に覆われておらず、前記第１の電極の他の部分と重なる第６の領域を有し、第１導電型の第１の半導体層には、前記主面および前記裏面の間を貫通する貫通電極が設けられていない。

本願の一態様によれば、発熱が抑制された高出力の発光ダイオード素子および発光ダイオード装置が実現し得る。

（ａ）は、両面電極タイプの発光ダイオード素子が実装された発光ダイオード装置を示す断面図であり、（ｂ）は、その発光ダイオード素子の斜視図である。 （ａ）は、表面電極タイプの発光ダイオード素子が実装された発光ダイオード装置の断面図であり、（ｂ）は、その発光ダイオード素子を主面から見た平面図である。 （ａ）は、実施形態１の発光ダイオード装置の断面図であり、（ｂ）および（ｃ）は実施形態１の発光ダイオード素子を裏面から見た平面図および主面から見た平面図である。 実施形態１の発光ダイオード素子の発光特性をシミュレーションによって求めた結果であり、（ａ）は外部量子効率の電流依存性を示す図であり、（ｂ）は光出力の電流依存性を示す図であり、（ｃ）は最大活性層温度の電流依存性を示す図であり、（ｄ）は電圧の電流依存性を示す図であり、（ｅ）は図３（ｂ）および（ｃ）のＡ−Ａ’の断面に沿った活性層内の伝導帯の底のエネルギーを示す図である。 実施形態１の発光ダイオード素子において、導電層の長さを固定したまま、導電層の厚さを５μｍ、１０μｍ、２０μｍ、３０μｍ、５０μｍと変化させた場合の発光特性をシミュレーションによって求めた結果であり、（ａ）は外部量子効率の電流依存性を示す図であり、（ｂ）は光出力の電流依存性を示す図であり、（ｃ）は電圧の電流依存性を示す図である。 図５に示す結果を、導電層の厚さについて整理した図であり、（ａ）は外部量子効率の厚さ依存性を示す図であり、（ｂ）は光出力の厚さ依存性を示す図であり、（ｃ）は電圧の厚さ依存性を示す図である。 実施形態１の発光ダイオード素子において、導電層の厚さを固定したまま、ｎ型半導体層の裏面の垂直方向からみて導電層とｐ型電極との重なる部分の長さを０μｍから３００μｍまで変化させた場合の発光特性をシミュレーションによって求めた結果であり、（ａ）は外部量子効率の電流依存性を示す図であり、（ｂ）は光出力の電流依存性を示す図であり、（ｃ）は電圧の電流依存性を示す図である。 導電層として、ＧａＮ、ＩＴＯおよび金属を用い、導電層とｐ型電極５との重なりの長さ（ａ５の長さ）を変化させてシミュレーションを行い、電流１Ａで動作するときの発光特性を示した図で、（ａ）は外部量子効率の重なり長さ依存性を示した図であり、（ｂ）は光出力の重なり長さ依存性を示した図であり、（ｃ）は電圧の重なり長さ依存性を示した図である。（ｄ）は、外部量子効率の重なりの長さの割合（ａ５／（ａ５＋ａ６））依存性を示した図であり、（ｅ）は光出力の重なりの長さの割合依存性を示した図である。 （ａ）は、実施形態１および２の変形例による発光ダイオード装置の断面図であり、（ｂ）および（ｃ）は変形例による発光ダイオード素子を裏面から見た平面図および主面から見た平面図である。 （ａ）は、実施形態１および２の他の変形例による発光ダイオード装置の断面図であり、（ｂ）および（ｃ）は他の変形例による発光ダイオード素子を裏面から見た平面図および主面から見た平面図である。 （ａ）は、実施形態１および２の他の変形例による発光ダイオード装置の断面図であり、（ｂ）および（ｃ）は他の変形例による発光ダイオード素子を裏面から見た平面図および主面から見た平面図である。 実施形態１および２の他の変形例による発光ダイオード装置の断面図である。 実施形態１および２の他の変形例による発光ダイオード素子を裏面から見た平面図である。 実施形態１および２の他の変形例による発光ダイオード素子を主面から見た平面図である。 実施形態１および２の他の変形例による発光ダイオード装置の断面図である。 実施形態１および２の他の変形例による発光ダイオード素子を裏面から見た平面図である。 実施形態１および２の他の変形例による発光ダイオード素子を主面から見た平面図である。 実施形態１および２の他の変形例による発光ダイオード装置の断面図である。 実施形態１および２の他の変形例による発光ダイオード素子を裏面から見た平面図である。 実施形態１および２の他の変形例による発光ダイオード素子を主面から見た平面図である。 実施形態２の発光ダイオード装置の断面図である。

まず、両面電極タイプおよび表面電極タイプの基本構成について説明する。

図１（ａ）は、両面電極タイプの発光ダイオード素子１１４が実装基板１１２に実装された発光装置１２０を示す断面図であり、図１（ｂ）は、発光ダイオード素子１１４の斜視図である。発光装置１２０は、たとえば、ＧａＮによって構成されるｎ型基板１０１上に、ＧａＮによって構成されるｎ型半導体層１０２、ＩｎＧａＮおよびＧａＮの量子井戸によって構成される活性層１０３、ＧａＮによって構成されるｐ型半導体層１０４が積層された構造を備える。ｐ型半導体層１０４上にはｐ型電極１０５が形成され、ｎ型基板１０１の裏面にｎ型電極１１７が形成されている。この例では、活性層１０３から出た光がｎ型基板１０１の裏面から取り出されるため、ｎ型電極１１７は、光を遮蔽しないようにｎ型基板１０１の裏面の一部領域に形成される。両面電極タイプの発光ダイオード素子を実装する場合、図１（ａ）に示すように、ｐ型電極１０５が実装基板１１２側に位置するようにフェースダウンで配置する。ｎ型基板１０１の裏面にはボンディングパッド１２２が設けられ、ボンディングパッド１２２は、ワイヤ１２３によって実装基板１１２と電気的に接続される。

図２（ａ）は、表面電極タイプの発光ダイオード素子１１５が実装基板１１２に実装された発光装置１２１を示す断面図であり、図２（ｂ）は、実装基板１１２側から見た発光ダイオード素子１１５の平面図である。発光装置１２１は、ｎ型ＧａＮ半導体あるいはＳｉＣによって構成される基板１０１の主面上に、ＧａＮによって構成されるｎ型半導体層１０２、ＩｎＧａＮおよびＧａＮの量子井戸によって構成される活性層１０３、ＧａＮによって構成されるｐ型半導体層１０４が積層された構造を備える。ｐ型半導体層１０４上にはｐ型電極１０５が形成され、ｐ型半導体層１０４、活性層１０３、およびｎ型半導体層１０２の一部が除去されて露出したｎ型半導体層１０２上にｎ型電極１０６が形成されている。ｐ型電極１０５は、ｐ型半導体層１０４上に形成されている。この例では、活性層１０３で発生した光は基板１０１の裏面から取り出される。このため、このタイプの発光ダイオード素子を実装する場合、ｐ型電極１０５およびｎ型電極１０６が実装基板１１２側に位置するように、フェースダウンで実装する。

本願発明者らは、従来の上記発光ダイオード装置が高出力タイプの発光ダイオード素子を備える場合について検討した。発光ダイオード素子が高出力タイプである場合、大電流が流れることによって発光ダイオード素子が発熱し、高温になる。たとえば、両面電極タイプの発光ダイオード素子１１４の場合、高出力動作時に素子が発熱し、４００Ｋ近い温度になる。このため、熱により、ｎ型電極１１７と実装基板を接続しているボンディングワイヤ１２３が外れる場合があることが分かった。

表面電極タイプの発光ダイオード素子１１５の場合、高電流動作時に、ｎ型電極１０６周辺に電流が集中し、発熱するため、発光効率が低下することがあることが分かった。また、ｎ型半導体層の抵抗により、ｎ型電極１０６よりも遠い位置の活性層部分にはバイアスがかかりにくく、十分な電流が流れず、十分な発光強度を得られない場合があることが分かった。このため、発光装置１２１において、入力する電力に対する外部へ出射する光の効率が悪くなる。このような課題は、表面電極タイプの発光ダイオード素子１１５において、導電性の低い基板を用いたときや、ｎ型半導体層の厚さを２０μｍ以下に薄膜化したときに顕著に生じることが分かった。

このように、両面電極タイプでは、電流密度が均一で大電力を投入しやすい構造であるが、実装での信頼性上の課題があり、表面電極タイプは、バンプで実装するので実装での信頼性は良いが、電流密度が不均一で大電力投入時に効率が悪くなる、もしくは、光取り出しが悪くなり効率が悪くなるという課題がある。また、非極性面成長の窒化物半導体の場合は、結晶品質の低下を防ぐために、ｎ型導電層の不純物濃度があげられない。よって非極性面成長の窒化物半導体では、ｎ型導電層の不純物濃度が低く、抵抗があがりやすく、発熱しやすい。

本願発明者らはこのような課題に鑑み、新規な構造を有する発光ダイオード素子および発光ダイオード装置を想到した。本発明の一態様は以下の通りである。

本発明の一態様による発光ダイオード素子は、主面および裏面を有する第１導電型の第１の半導体層と、前記第１の半導体層の前記主面における第１の領域に位置する、第２導電型の第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に位置する活性層と、前記第２の半導体層の、前記活性層が位置する側と反対側の面に設けられた第１の電極と、前記第１の半導体層の前記主面における第２の領域に設けられた第２の電極と、前記第１の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記第１の電極と前記第２の電極との間に位置する第３の領域と、前記第３の領域に隣接し、前記第２の電極の少なくとも一部と重なる第４の領域と、前記第３の領域に隣接し、前記第１の電極の一部と重なる第５の領域とを覆う導電層とを備え、前記第１の半導体層は、前記第１の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記導電層に覆われておらず、前記第１の電極の他の部分と重なる第６の領域を有し、第１導電型の第１の半導体層には、前記主面および前記裏面の間を貫通する貫通電極が設けられていない。

前記導電層は金属によって構成されており、前記第５の領域の幅をａ５、前記第６の領域の幅をａ６とした場合、以下の関係式を満足していてもよい。

前記導電層は導電性透明材料によって構成されており、前記第５の領域の幅をａ５、前記第６の領域の幅をａ６とした場合、以下の関係式を満足していてもよい。

前記第１導電型の第１の半導体層の厚さは、２０μｍ以下であってもよい。

前記導電層の最大厚さは４μｍ以上１００μｍ以下であってもよい。

前記第１の半導体層は、前記裏面における前記第６の領域に設けられた凹凸構造を有していてもよい。

前記導電層は、前記第１の半導体層が位置する側と反対側の面に設けられた凹凸構造を有していてもよい。

前記第１の半導体層は、前記活性層側に位置している、第１導電型のエピタキシャル成長層と、前記導電層側に位置する第１導電型の半導体基板とを含んでいてもよい。

前記第３、第４および第５の領域における前記半導体基板と前記導電層との合計の厚さの平均値は、前記第６の領域における前記半導体基板の厚さの平均値よりも大きくてもよい。

前記第３、第４および第５の領域における前記半導体基板と前記導電層との合計の厚さの最小値は、前記第６の領域における前記半導体基板の厚さの最小値よりも大きくてもよい。

前記第１の半導体層の前記裏面から見て、前記第４の領域と前記第２の電極とは一致していてもよい。

前記第１の半導体層、前記第２の半導体層および前記活性層はＧａＮ系非極性半導体またはＧａＮ系反極性半導体によって構成されていてもよい。

前記第１導電型はｎ型であってもよい。

本発明の一態様による発光ダイオード装置は、実装面を有し、前記実装面に設けられた第１の端子及び第２の端子を有する実装基板と、上記いずれかに記載の発光ダイオード素子であって、前記第１の電極及び第２の電極が前記第１の端子および前記第２の端子に対応するように配置された発光ダイオード素子とを備える。

以下、図面を参照しながら本発明の発光ダイオード素子および発光ダイオード装置の実施形態を詳細に説明する。以下の実施形態では、ｎ型が第１導電型であり、ｐ型が第２導電型である。しかし、第１導電型がｐ型であり、第２導電型がｎ型であってもよい。

（実施形態１）
図３（ａ）は、本発明による発光ダイオード装置の実施形態１を示す断面図である。図３（ａ）に示すように、本実施形態の発光ダイオード装置２０は、実装基板１２の上に発光ダイオード素子（チップ）１４がフェースダウンで実装され、構成されている。ｎ型半導体層とｐ型半導体層は、何れが先に作製されてもよいが、この例では、ｎ型半導体層が先に作製され、ｐ型半導体層側に電極が設けられる例を挙げて説明する。

発光ダイオード素子１４は、ｎ型のＧａＮによって構成されるｎ型半導体層（第１の半導体層）２と、半導体積層構造２１とを備える。ｎ型半導体層２は、主面（おもて面）２ｆおよび裏面２ｂを有する。一般に、半導体分野では、半導体基板の一対の面のうち、半導体積層構造が形成される側の面を主面といい、反対側の面を裏面という。このため、本願明細書でも、半導体積層構造２１が位置する側の面を主面２ｆと呼ぶ。上述したように、発光ダイオード素子（チップ）１４がフェースダウンで実装されるため、裏面２ｂが図において上に位置するが、裏面２ｂおよび主面２ｆは、図における上下方向の位置や、実際の発光ダイオード装置における上下の位置を意味していない。

ＧａＮによって構成されるｎ型半導体層２は、たとえば、ｎ型ＧａＮ基板に、エピタキシャル成長を用いて形成され、ｎ型ＧａＮ基板を除去することにより形成される。後述するように、ｎ型半導体層２は、成長したｎ型半導体層とｎ型ＧａＮ基板の一部とを含んでいてもよい。

半導体積層構造２１で発生した光は、ｎ型半導体層２の裏面２ｂから取り出される。ｎ型半導体層２をできるだけ薄くし、ｎ型半導体層２による吸収損失を低減することにより、光取り出し効率を向上させることができる。たとえば、ｎ型半導体層２の厚さは、１μｍ以上３０μｍ以下である。厚さが２μｍから１５μｍであれば、光取り出し効率をより向上させることができ、厚さが２μｍから５μｍであれば、光取り出し効率をさらに向上させることができる。

一方、ｎ型半導体層２が薄いと、上述したようにｎ型電極周辺における電流集中が生じ、発熱による発光効率が低下し得る。この課題は、ｎ型半導体層２の厚さが２０μｍ以下において顕著となるが、発光ダイオード装置２０が以下において詳述する導電層９を備えることによって解決し得る。つまり、発光ダイオード装置２０は、特に、ｎ型半導体層２の厚さが２０μｍ以下である場合に、ｎ型半導体層２の厚さを小さくして吸収損失を低減しつつ、電流集中による発熱を抑制することができ、光取り出し効率の向上を図ることができる。

図３（ａ）に示すように、ｎ型半導体層２の主面２ｆは第１の領域ａ１および第２の領域ａ２を含む。主面２ｆには凹部２ｒが設けられており、凹部２ｒの底に第２の領域ａ２が位置している。すなわち、主面２ｆは、凹部２ｒが設けられた場合の底面を含む。第１の領域ａ１と第２の領域ａ２とは重なっていない。これらの領域は、以下で説明する半導体構造や、電極の位置を特定するために規定されており、主面２ｆにこれらの領域の境界線等が設けられていることを意味してはいない。しかし、半導体層や電極の外形がこれらの領域の境界に位置している。

半導体積層構造２１は、活性層３とｐ型半導体層（第２の半導体層）４とを含む。ｐ型半導体層４はＧａＮによって構成され、ｎ型半導体層２の主面２ｆにおける第１の領域ａ１に位置している。また、活性層３は、ｎ型半導体層２とｐ型半導体層４との間に位置している。半導体積層構造２１は、ｎ型半導体層２と活性層３との間、あるいは、活性層３とｐ型半導体層４との間に他の半導体層を含んでいてもよい。

活性層３は、たとえば、ＩｎＧａＮおよびＧａＮの積層から構成される量子井戸構造を有する。ｎ型半導体層２、活性層３、ｐ型半導体層４は、いずれもエピタキシャル成長層であり、たとえば、ｃ面、ｍ面、ａ面、＋ｒ面、−ｒ面、（１１−２２）面、（１１−２−２）面、（１０−１１）面、（１０−１−１）面、（２０−２１）面、（２０−２−１）面を有する。これらの面から１０°程度以内でオフセットした面を有していてもよい。上述した結晶面の中でも、活性層３がＧａＮ系の半導体によって構成され、非極性面あるいは半極性面を有する場合、高効率で高出力な発光ダイオード素子および発光ダイオード装置を実現し得る。

図３（ｃ）は、発光ダイオード素子１４を主面２ｆ側から見た平面図である。図３（ｃ）において示すＡ−Ａ’における断面が図３（ａ）に示されている。図３（ａ）および（ｃ）に示すように、ｐ型半導体層４の活性層３が位置する側と反対側の面４ｆ、つまりｐ型半導体層４上にｐ型電極（第１の電極）５が設けられている。ｐ型電極５は、ｎ型半導体層２の主面２ｆにおける第１の領域ａ１内に位置している。また、ｎ型半導体層２の主面２ｆの第２の領域ａ２には、ｎ型電極（第２の電極）６が設けられている。本実施形態において、ｐ型電極５はたとえばＮｉ／Ａｕ層によって構成され、ｎ型電極６はたとえばＴｉ／Ａｌ層によって構成される。ただし、ｐ型電極５およびｎ型電極６の構成はこれらに限定されない。

図３（ｂ）は、発光ダイオード素子１４を裏面２ｂ側から見た平面図である。図３（ｂ）において示すＡ−Ａ’における断面が図３（ａ）に示されている。図３（ａ）および（ｂ）に示すように、ｎ型半導体層２の裏面２ｂには、導電層９が設けられている。導電層９は、たとえば、ｎ型のＧａＮやＳｉＣやＳｉを含む半導体によって構成される。より具体的には、導電層９はｎ型半導体層２の成長および半導体積層構造２１を形成するためのｎ型ＧａＮ基板によって構成されていてもよい。導電層９は導電性を有しており、より具体的には、ｎ型半導体層２と同程度あるいはこれより低い抵抗値を有している。導電層９は、裏面２ｂと平行な方向の抵抗が、ｎ型半導体層２の抵抗と同等であってもよい。

導電層９は、ｎ型半導体層２の裏面２ｂにおける、第３の領域ａ３、第４の領域ａ４および第５の領域ａ５を覆ってｎ型半導体層２に設けられている。ここで、第３の領域ａ３は、ｎ型半導体層２の裏面２ｂに垂直な方向（ｙ方向）から見て、ｐ型電極５と、ｎ型電極６との間に位置する。すなわち、第３の領域ａ３は、ｎ型半導体層２の裏面２ｂに垂直な方向（ｙ方向）から見て、ｐ型電極５と、ｎ型電極６との間に位置するｎ型半導体層２の部分２ｅに接している。第４の領域ａ４は、裏面２ｂに垂直な方向（ｙ方向）から見て、第３の領域ａ３に隣接し、ｎ型電極６の少なくとも一部と重なっている。第５の領域ａ５は、裏面２ｂに垂直な方向（ｙ方向）から見て、第３の領域ａ３に隣接し、ｐ型電極５の電極の一部と重なっている。これらの領域も上述したように、裏面２ｂにおける導電層９の位置を特定するために規定されており、裏面２ｂにこれらの領域の境界が形成されていることを意味しない。

図３（ａ）および（ｂ）に示すように、裏面２ｂにおいて、第３の領域ａ３は第４の領域ａ４および第５の領域ａ５に挟まれており、第３の領域ａ３、第４の領域ａ４および第５の領域ａ５は連続している。ｎ型半導体層２と導電層９とは電気的に導通している。ｎ型半導体層２は、裏面２ｂにおいて、裏面２ｂに垂直な方向から見て、導電層９に覆われておらず、ｐ型電極５の一部と重なる第６の領域ａ６を有する。つまり、裏面２ｂに垂直な方向から見て、裏面２ｂのうち、ｐ型電極５と重なる領域には、導電層９に覆われた第５の領域ａ５と、導電層９に覆われていない第６の領域ａ６とが含まれる。

なお、図３（ａ）および（ｂ）に示すように、ｎ型半導体層２には、主面２ｆおよび裏面２ｂの間、特に、主面２ｆの第２の領域ａ２および裏面２ｂの第４の領域ａ４の間を貫通する貫通電極は設けられていない。

導電層９の最大厚さは１μｍ以上１００μｍ以下である。ｎ型半導体層２の裏面２ｂに垂直な方向から見て、導電層９は、ｎ型電極６のほぼ全体と重なっていてもよい。つまり、第４の領域ａ４は、ｎ型半導体層２の裏面２ｂに垂直な方向から見て、第２の領域ａ２とほぼ一致していてもよい。

一方、ｎ型半導体層２の裏面２ｂに垂直な方向から見て、導電層９は、ｐ型電極５と半分以下の幅で重なっていてもよい。具体的には第３の領域ａ３と第５の領域ａ５との境界に対して垂直な方向（図３（ｂ）において−ｘ方向）に、０μｍより大きく、かつ、ｐ型電極５の垂直な方向における幅の１／２よりも短い長さで重なっていてもよい。たとえば、発光ダイオード素子１４のサイズが、ｎ型半導体層２の裏面２ｂに垂直な方向からみて、１ｍｍ×１ｍｍ程度である場合、導電層９がｐ型電極５と重なる長さは１μｍ以上３００μｍ以下であってもよい。これにより、ｎ型半導体層２の半分以上が、導電層９に覆われず露出する。

図３（ａ）に示すように、上述の構造を備えた発光ダイオード素子１４は、フェースダウンで実装基板１２に実装される。具体的には、実装基板１２に設けられた端子１３ａおよび１３ｂとｐ型電極５およびｎ型電極６とがそれぞれ対向するように発光ダイオード素子１４が配置される。端子１３ａとｐ型電極５とはバンプ１０によって接合され、電気的に接続される。同様に、端子１３ｂとｎ型電極６ともバンプ１０によって接合され、電気的に接続される。

本実施形態の発光ダイオード素子１４および発光ダイオード装置２０によれば、ｎ型半導体層２の主面２ｆ側に設けられたｐ型電極５とｎ型電極６との間の部分２ｅに接して導電層９が設けられているため、活性層３とｎ型電極６との間を流れる電流の経路の断面を大きくすることができる。よって、ｎ型電極６周辺の電流密度が高くなって発熱するのが抑制され、熱によるｎ型半導体層２の抵抗が増大するのが抑制される。また、活性層３の温度の上昇にともなう発光効率の低下が抑制される。これにより、活性層３の大電流を注入することが可能となり、高効率、高出力の発光ダイオード素子１４および発光ダイオード装置２０が実現する。

また、本実施形態によれば、導電層９を設けることによって、ｎ型半導体層２を薄くしても、活性層３とｎ型電極６との間に電流が流れる経路の断面を大きくすることができる。このため、ｎ型半導体層２を薄くすることによって、活性層３で生成した光がｎ型半導体層で吸収される確率を小さくし、光取り出し効率を向上させることができる。

また、主面２ｆにｎ型電極６およびｐ型電極５を設け、これらの電極と実装基板とをバンプで接続させているので、ワイヤボンディングで実装する場合に発生していたワイヤ外れの心配がなく、実装上の信頼性を高めることが可能となる。

しがたって、本実施形態によれば、表面電極構造を採用することにより、実装上の高い信頼性を確保し、かつ、従来技術によれば、表面電極構造では困難であった大電流の投入および良好な光取り出しを実現することができる。

なお、本実施形態では、半導体積層構造２１は活性層３とｐ型半導体層４とを含んでいたが、キャリアの活性層３からのあふれ出し（オーバーフロー）を防いで発光効率を向上させる効果のあるオーバーフローストッパー層を活性層３とｐ型半導体層４との間に挿入してもよい。オーバーフローストッパー層は、たとえばＡｌＧａＮ層によって構成される。また、より多くの光がｎ型半導体層２の裏面から取り出せるように、ｐ型電極５の表面にたとえば銀によって構成される反射電極を設けてもよい。本実施形態ではこれらを必要に応じて構成に取り込むことができる。

以下、図３（ａ）から（ｃ）を参照しながら、本実施形態の発光ダイオード素子の製造方法の一例を説明する。

まず、主面がｃ面であるｎ型ＧａＮ基板を用意する。本実施形態では、基板の上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により半導体層を順次形成していく。ｎ型ＧａＮ基板上に、ｎ型半導体層２として厚さ２〜１５μｍのＧａＮ層を形成する。具体的には、ＧａＮによって構成されるｎ型基板１に、たとえば１１００℃でＴＭＧ（Ｇａ（ＣＨ₃）₃）、ＴＭＡ（Ａｌ（ＣＨ₃）₃）およびＮＨ₃を供給することによってＧａＮ層を堆積する。このとき、ｎ型半導体層２として、ＧａＮ層ではなく、Ａｌ_uＧａ_vＩｎ_wＮ層（ｕ≧０、ｖ≧０、ｗ≧０）を形成してもよい。またｎ型ＧａＮ基板ではなく、他の基板を用いてもよい。

次に、ｎ型半導体層２の上に、活性層３を形成する。活性層３は、たとえば厚さ９ｎｍのＧａ_0.9Ｉｎ_0.1Ｎ井戸層と厚さ９ｎｍのＧａＮバリア層とが交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ_0.9Ｉｎ_0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行うために、成長温度を８００℃に下げてもよい。

活性層３の上に、ＴＭＧ、ＴＭＡ、ＮＨ₃およびｐ型不純物としてＣｐ₂Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのＧａＮによって構成されるｐ型半導体層４を形成する。ｐ型半導体層４は、表面に不図示のｐ−ＧａＮコンタクト層を有していてもよい。ｐ型半導体層４としては、ＧａＮ層ではなくたとえばｐ−ＡｌＧａＮ層を形成してもよい。

上記のＭＯＣＶＤ法によるエピタキシャル成長工程が終了した後、塩素系ドライエッチングを行うことにより、ｐ型半導体層４および活性層３の一部を除去して凹部２ｒを形成し、ｎ型半導体層２における第２の領域ａ２を露出させる。

次いで、ｎ型半導体層２の第２の領域ａ２に、たとえば厚さ１０ｎｍのＴｉ層と厚さ１００ｎｍのＡｌ層によって構成されるｎ型電極６を形成する。一方、第１の領域ａ１内のｐ型半導体層４上に、たとえば厚さ７ｎｍのＮｉ層と厚さ７０ｎｍのＡｕ層によって構成されるｐ型電極５を形成する。

その後、必要に応じて５０℃から６５０℃程度の温度で５分から２０分程度の熱処理を行う。この熱処理により、半導体層と電極との間のコンタクト抵抗を低減することができる。

次に、導電層９となる一部のｎ型ＧａＮ基板を残して、ｎ型ＧａＮ基板をエッチング法やレーザ加工で除去する。

これにより発光ダイオード素子１４が完成する。発光ダイオード素子１４は公知の方法によって実装基板１２に実装し、発光ダイオード装置２０を完成させることができる。上述の製造方法における各導電層および電極層の形成は、公知の製造技術によって実行することができ、また、一例である。

以下、本実施形態の発光ダイオード素子の特性をシミュレーションによって計算した結果を、従来構造の発光ダイオード素子の特性とともに示す。

シミュレーションに使用した実施例である発光ダイオード素子の構造を説明する。発光ダイオード素子の構造は図３（ａ）から（ｃ）に示す通りである。ｐ型電極５のｘ軸方向の長さは４００μｍであり、ｎ型電極６のｘ方向の長さは６０μｍである。また、ｐ型電極５とｎ型電極６との間隙（第３の領域ａ３のｘ方向の長さ）は、４０μｍである。発光ダイオード素子のｚ軸方向の長さは１ｍｍである。計算した値を２倍にすることによって、１ｍｍ×１ｍｍの素子の特性として以下の図に示した。

ｎ型半導体層２および導電層９はそれぞれＧａＮによって構成され、不純物濃度は２×１０¹⁸ｃｍ^-3である。ｎ型半導体層２の厚さは５μｍであり、導電層９の厚さは３０μｍである。

導電層９はｎ型電極６と完全に重なっており（第４の領域ａ４のｘ方向の長さが６０μｍ）ｐ型電極５とはｘ方向に１００μｍ重なっている（第５の領域ａ５のｘ方向の長さが１００μｍ）。

比較例の発光ダイオード素子は導電層９を有していない点を除いて、本実施形態の実施例と同じ構造を有している。

図４（ａ）は外部量子効率（ＥＱＥ）の電流依存性を示す図であり、図４（ｂ）は光出力の電流依存性を示す図であり、図４（ｃ）は最大活性層温度の電流依存性を示す図であり、図４（ｄ）は電圧の電流依存性を示す図である。図４（ｅ）は図３（ｂ）および（ｃ）のＡ−Ａ’の断面に沿った活性層内の伝導帯の底のエネルギーを示した図であり、横軸は、第３の領域ａ３と第５の領域ａ５との境界からｘ軸の負の方向に幅を取った値を示している。

図４（ａ）および図４（ｂ）からわかるように、従来の構造では、電流が大きくなるにしたがって、効率および光出力が低下しているが、実施例によれば、大電流域においても高い効率と光出力を維持している。これは、従来の構造では、電流が大きくなるにしたがって、ｎ型電極とその周辺のｎ型半導体層における電流密度が上昇し、ジュール熱によりその領域の温度が上がって、キャリアの移動度が低下し、高抵抗化するからである。チップ温度の上昇は、活性層内の内部量子効率の低下を引き起こす。また、ｎ型導電層が高抵抗化すると、同じ電流を流すためにより大きい電圧を必要とするので、投入電力が上昇し、それが熱に変換されるので、温度上昇を加速する。図４（ｃ）は、１．５Ａの電流を流す場合、１００Ｋ程度の温度の差が生じることを示している。

図４（ｅ）は、エネルギーの値が大きいほど、活性層にバイアスがかかり、発光量が増えることを意味している。本実施例では、導電層９を有することにより、ｎ型電極６とｐ型電極５の間の抵抗が小さなり、活性層３に電圧を印加しやすくなることが分かる。つまり、本実施例では、ｎ型半導体層２の特定の位置に導電層９を設けることによって、従来構造ではｎ型半導体層内に流れていた電流を、導電層９に分散させることができる。このため、ｎ型半導体層２内の電流密度が低下し、発熱が抑制され、ｎ型半導体層２が高抵抗化することが抑制される。よって、より大電流を流しても効率および光出力の低下が抑制される。また、図４（ｄ）に示されるように、素子抵抗が低いため、駆動電圧を低くすることができる。

また、導電層９に覆われていないｎ型半導体層２に接する活性層３からの光の多くは、ｎ型半導体層２の裏面２ｂから取り出されるので、半導体層内での吸収が少なく、光取り出効率が高い。

つまり、本実施例の発光ダイオード素子によれば、ｎ型電極６とｐ型電極５との間の部分２ｅおよびこれに隣接する活性層３の裏面側に形成されるｎ型半導体層２と導電層９を合わせた平均厚さを大きくできるため、発光ダイオード素子に大電流を流すことができる。一方、残りの活性層３の裏面側に形成されるｎ型半導体層２の平均厚さを小さくし、光取り出しを向上させることが可能となる。

図５は、導電層９の長さを固定したまま、導電層９の厚さを５μｍ、１０μｍ、２０μｍ、３０μｍ、５０μｍと変化させたときのシミュレーション結果を示す。図５（ａ）は外部量子効率（ＥＱＥ）の電流依存性を示し、図５（ｂ）は光出力の電流依存性を示し、図５（ｃ）は電圧の電流依存性を示す。

図５より、本実施例によれば、導電層９を設けることによって、従来の導電層を有しない従来の構造よりも、大電流領域での効率および光出力が大幅に高く、素子抵抗が小さく、駆動電圧が低い、良好な特性が得られることがわかる。特に、導電層９の厚さが５μｍであっても、これらの特性が大きく向上している。

図６は、図５に示す結果を、横軸に導電層９の厚さをとり、電流１Ａで動作するときの発光特性を示した図である。図６（ａ）は外部量子効率（ＥＱＥ）の厚さ依存性を示し、図６（ｂ）は光出力の厚さ依存性を示し、図６（ｃ）は電圧の厚さ依存性を示す。図６より、導電層９が存在することにより急激に特性が向上することが分かる。これらの図から、導電層９の厚さは４μｍ程度あれば、特性向上の効果が顕著に得られることが分かる。また、特性向上の効果は、厚さが２０μｍ程度で飽和してくるが、導電層９が厚くなっても本実施形態の発光ダイオード素子において、特に特性上の問題は生じない。このため、導電層９の厚さに特に上限はない。しかし、導電層９の形成に実用上時間を要する、あるいは、厚い導電層９の形成が難しくなる等の製造工程上の課題を考慮した場合、導電層の厚さを１００μｍ以下に制限してもよい。発光ダイオード素子の上述した特性の向上が十分に得られ、かつ、製造コストの上昇を抑制するという観点から導電層９の厚さは、５μｍ以上３０μｍ以下であってもよい。

図７は、導電層９の厚さを固定したまま、導電層９とｐ型電極５との重なる部分の長さを０μｍから３００μｍまで変化させたときのシミュレーション結果である。図７（ａ）は外部量子効率ＥＱＥの電流依存性を示し、図７（ｂ）は光出力の電流依存性を示し、図７（ｃ）は電圧の電流依存性を示す。導電層９とｐ型電極５との重なる部分も５０μｍ程度で、大電流時における外部量子効率および光出力が大きく向上し、また、電圧の上昇も抑制できることが分かる。

図８は、図７で示した結果に加えて、さらに細かく導電層９とｐ型電極５との重なりの長さ（ａ５の長さ）についてシミュレーションを行い、電流１Ａで動作するときの発光特性を示した図である。図８（ａ）から（ｃ）では、横軸を重なりの長さ（ａ５の長さ）で記載している。図８（ｄ）および図８（ｅ）では、より一般化するために、重なりの長さの割合（ａ５／（ａ５＋ａ６））で記載している。また、図８（ａ）および図８（ｄ）は外部量子効率（ＥＱＥ）の重なり長さ依存性を示し、図８（ｂ）および図８（ｅ）は光出力の重なり長さ依存性を示し、図８（ｃ）は電圧の重なり長さ依存性を示している。

図８（ａ）、（ｂ）、（ｄ）および（ｅ）では、３種類の異なる材料を導電層９に用いた場合の計算結果を重ねて示している。計算において、ＧａＮの吸収係数は１．２ｃｍ^-1、ＩＴＯの吸収係数は２０００ｃｍ^-1、金属は光を完全遮蔽するとして、計算している。導電層に透明電極および金属を用いる形態は以下の第２の実施形態において詳述する。

以下の表１は、重なりの長さ（ａ５の長さ）、重なりの長さの割合（ａ５／（ａ５＋ａ６））、発光素子の直列抵抗、１Ａにおける動作電圧、外部量子効率（ＥＱＥ）、光出力の数値を示す。

図８および表１より、本発明の構成を用いると、導電層９の材料によらず、導電層９が０μｍよりも大きくｐ型導電層５と重なることによって、従来の導電層を設けない構造と比較して、臨界的に大電流領域での効率および光出力が向上し、素子抵抗が小さく、駆動電圧が低くなり、良好な特性が得られることがわかる。しかしながら重なり長さが長くなるにつれ、外部量子効率および光出力は最大値となり、やがて減少する。これは、導電層９がＧａＮあるいはＩＴＯなどの透明導電性材料の場合においては、導電層９による光吸収によって光取り出しが減少するためである。また、導電層９が金属などの光を遮蔽する材料の場合、より急激に外部量子効率および光出力は低下する。これらの結果から、導電層９のｐ型電極５との重なりは少なくとも０μｍより大きければ、発光特性が改善されることがわかる。

導電層９が透明導電性材料の場合には、

の範囲であれば、外部量子効率および光出力が高い発光ダイオード素子が実現できる。

導電層９が金属材料の場合には、

の範囲であれば、外部量子効率および光出力が高い発光ダイオード素子が実現できる。

（実施形態２）
本発明による発光ダイオード装置の実施形態２を説明する。本実施形態の発光ダイオード装置は、導電層が透明導電性材料または導電材料で構成されている点で実施形態１と異なる。図１５は、実施の形態２の発光ダイオード装置２０’の構成を示す説明図である。なお、実施形態１の発光ダイオード装置２０と同一の構成については、同一の符号を付してその説明を省略する。本実施形態の発光ダイオード装置２０’は、発光ダイオード素子以外は、実施形態１の発光ダイオード装置２０と同じ構成である。本実施形態の発光ダイオード素子１４’は、導電層以外は発光ダイオード素子１４と同じ構成である。

本実施形態の導電層９’は、たとえば、ＩＴＯ（Indium Tin Oxide）等などの透明導電性材料や、半導体装置の製造に一般に用いられる、金、銀、銅、チタン、ニッケル、アルミニウム等の金属や、はんだ、インジウム、銀などを含んだ導電性材料などによって構成される。

発光ダイオード素子１４’は、実施形態１の発光ダイオード素子１４と同様に製造することができる。ｐ型電極５およびｎ型電極６の形成までの製造工程を実施形態１の発光ダイオード素子１４と同様に行う。

次に、ｐ型電極５およびｎ型電極６のある主面２ｆを下にし、ｎ型ＧａＮ基板を上にして、未完成の発光ダイオード素子１４’を実装基板１２に実装する。続いて、たとえば、レーザリフトオフ加工を用いて、ｎ型ＧａＮ基板を除去する。

その後、ｎ型半導体層２の第３の領域３ａ、第４の領域ａ４および第５の領域ａ５を覆うように、金属、導電性材料または透明導電性材料によって構成される導電層９’を形成する。導電層９’は、用いる材料に応じた適切な方法によって形成することができる。ＩＴＯを用いる場合、ゾル・ゲル法、シートの張り合わせ、スパッタリングなどによって導電層９’を形成することができる。半田やインジウム、銀などを混ぜた導電材料を用いる場合、加熱して軟化させて、所望の位置に配置することによって導電層９を形成することができる。また、金属によって構成される導電層９’を形成する場合、スパッタリングや蒸着などの方法を用いることができる。

導電層９’の厚さは、用いる材料に応じて適切な値を選択してもよく、抵抗率が０．０１Ω・ｃｍより小さくなるように設定すればよい。ＩＴＯを用いる場合、ＧａＮ層で導電層９を形成する場合と同程度に設定することができる。金属を用いる場合、導電層９’の厚さは、ＧａＮ層よりも二桁ほど小さい値でよい。これにより、発光ダイオード装置２０’が完成する。

本実施形態によれば、ｎ型半導体層２および積層構造２１を形成する基板は、除去される。このため、たとえば、安価なサファイア基板上に、ｎ型半導体層２および積層構造２１を形成し、安価な導電材料を用いて導電層９’を形成することができる。このため、大電流を流すことのできる高出力発光ダイオード素子を低コストで製造することができる。

また、導電層９’として透明導電材料を用いる場合、導電層９’で覆われた裏面の領域からも光を取り出すことができる。このため外部への光の取り出し効率をさらに向上させることができる。

（その他の実施形態）
以下、本発明による発光ダイオード素子および発光ダイオード装置のその他の実施形態を説明する。

図９（ａ）は、実施形態１および実施形態２の変形例である発光ダイオード素子２４および発光ダイオード装置３０を示す断面図である。図９（ｂ）は、発光ダイオード素子２４をｎ型半導体層２の裏面２ｂ側から見た平面図である。図９（ｃ）は、発光ダイオード素子２４をｎ型半導体層２の主面２ｆ側から見た平面図である。これらの図において、実施形態１、２と同じ構成要素には、同じ参照符号を付して説明を省略する。

本変形例の発光ダイオード装置３０は、発光ダイオード素子以外は、実施形態１または実施形態２の発光ダイオード装置２０、２０’と同じ構成である。本変形例の発光ダイオード素子２４は、ｎ型半導体層２の裏面２ｂにおける第６の領域ａ６に凹凸構造２ｊが設けられており、導電層２９のｎ型半導体層２が位置する側と反対側の面９ｂに凹凸構造９ａが設けられている点以外は、実施形態１または実施形態２の発光ダイオード素子１４、１４’と同じ構成である。本実施例の導電層２９は、凹凸構造９ａが設けられている点を除き、実施形態１または実施形態２の導電層９、９’と同じ構成である。

凹凸構造２ｊ、９ａにおける段差は１μｍ以下または５μｍ以下であり、導電層２９およびｎ型半導体層２の厚さよりも小さい。凹凸構造２ｊ、９ａは、エッチング法等によって、ｎ型半導体層２の裏面２ｂの第６の領域ａ６および導電層２９の面９ｂに形成する。凹凸構造２ｊおよび凹凸構造９ａの一方のみを設けてもよい。凹凸構造の単位構造は、光が出射する側に凸の半球、略三角錐、略六角錐など、光の取り出しに適した所望の形状を選択し得る。

本変形例の発光ダイオード素子２４および発光ダイオード装置３０によれば、凹凸構造によって光取り出しの効率を高めることができる。

図１０（ａ）は、実施形態１および実施形態２の他の変形例である発光ダイオード素子３４および発光ダイオード装置４０を示す断面図である。図１０（ｂ）は、発光ダイオード素子３４をｎ型半導体層２の裏面２ｂ側から見た平面図である。図１０（ｃ）は、発光ダイオード素子３４をｎ型半導体層２の主面２ｆ側から見た平面図である。これらの図において、実施形態１、２と同じ構成要素には、同じ参照符号を付して説明を省略する。

本変形例の発光ダイオード装置４０は、発光ダイオード素子以外は、実施形態１または実施形態２の発光ダイオード装置２０、２０’と同じ構成である。本変形例の発光ダイオード素子３４は、ｎ型半導体層以外は、実施形態１または実施形態２の発光ダイオード素子１４、１４’と同じ構成である。本実施例のｎ型半導体層３２は、第１導電型のエピタキシャル成長層２ｉおよび第１導電型の半導体基板１を含む。

ｎ型半導体層３２は、発光ダイオード素子３４の製造工程において、裏面２ｂからｎ型基板１をエッチング法やレーザ加工で除去する際に、ｎ型基板１の一部を残すことによって得られる。ｎ型基板１を残すため、エピタキシャル成長層２ｉを薄くしてもｎ型半導体層３２全体の強度を保つことができる。よって、エピタキシャル成長層２ｉを薄くし、成長時間を短縮することができるという利点や、発光ダイオード装置２０の製造途中におけるチップやウエハの強度を保ち取り扱いやすいなどの利点がある。

本変形例において、導電層３９は、実施形態１で説明したように、ｎ型のＧａＮやＳｉＣやＳｉを含む半導体から構成されていてもよいし、実施形態２で説明したように、透明導電性材料、金属、導電性材料などで構成されていてもよい。導電層３９をｎ型基板１で構成してもよい。この場合、ｎ型半導体層３２のｎ型基板１と導電層３９とは、エッチングやレーザ加工によって一体的に形成される。このように、ｎ型半導体層３２の裏面２ｂ側と導電層３９とが一体に形成されている場合、第３の領域ａ３、第４の領域ａ４および第５の領域ａ５は、実際の境界面上に存在するのでなく、これらの領域以外の裏面の領域を延長した仮想的な面上に存在することになる。

図１０（ａ）に示すように、第３の領域ａ３、第４の領域ａ４、第５の領域ａ５において一体的に形成されるｎ型半導体層３２のｎ型基板１および導電層３９の合計の厚さｔ１は、第６の領域ａ６におけるｎ型基板１の厚さｔ２よりも大きい。これにより、実施形態１で説明したように、活性層３とｎ型電極６との間を流れる電流の経路の断面を大きくすることができ、実施形態１で説明した効果を得ることができる。

また、本変形例において、さらに、図９を参照して説明したように凹凸構造２ｊ、９ａを導電層３９およびｎ型半導体層３２に設けてもよい。この場合、凹凸構造２ｊ、９ａによって厚さの小さい部分が導電層３９およびｎ型半導体層３２に生じる。第３の領域ａ３、第４の領域ａ４、第５の領域ａ５において一体的に形成される導電層３９およびｎ型基板１の合計の厚さの最小値ｔ１’は、第６の領域ａ６におけるｎ型基板１の厚さの最小値ｔ２’よりも大きい。また、第３の領域ａ３、第４の領域ａ４、第５の領域ａ５における導電層３９およびｎ型基板１の合計の厚さの平均値を、第６の領域ａ６におけるｎ型基板１の厚さの平均値よりも大きくしてもよい。これにより、実施形態１で説明したように、活性層３とｎ型電極６との間を流れる電流の経路の断面を大きくすることができ、実施形態１で説明した効果を得ることができる。裏面に凹凸構造が設けられた従来の発光ダイオード素子は、導電層３９に対応する構成要素を備えておらず、基板が均一な厚さで残されている。このため、上述した厚さの関係を満たしていない。また、全体に厚く基板が残されるため、基板における光の吸収が課題となる。

図１１（ａ）は、実施形態１および実施形態２のさらに他の変形例である発光ダイオード素子４４および発光ダイオード装置５０を示す断面図である。図１１（ｂ）は、発光ダイオード素子４４をｎ型半導体層４２の裏面２ｂ側から見た平面図である。図１１（ｃ）は、発光ダイオード素子４４をｎ型半導体層４２の主面２ｆ側から見た平面図である。これらの図において、実施形態１、２と同じ構成要素には、同じ参照符号を付し説明を省略する。本変形例の発光ダイオード装置５０は、発光ダイオード素子以外は、実施形態１、２または上述した変形例の発光ダイオード装置２０、２０’、３０または４０と同じ構成である。本変形例の発光ダイオード素子４４は、導電層以外は、実施形態１、２または上述した変形例の発光ダイオード素子１４、１４’、２４または３４と同じ構成である。本変形例のｎ型半導体層４２は、実施形態１、２または前述した何れかの変形例のｎ型半導体層２、３２と同じ構成である。

本変形例の導電層４９は、実施形態１および実施形態２の導電層９、９’と異なる形状を有する。具体的には、導電層４９は、ｎ型半導体層４２が位置する側と反対側に位置する面９ｂが凸状曲面によって構成されている。導電層４９は、実施形態１、２または前述した何れかの変形例の導電層９、９’、２９、３９と同じ材料によって構成されていてもよい。導電層４９が透明導電材料によって構成される場合には、凸状曲面によって、導電層４９からの光取り出し量を増大させることができる。また、不透明な材料で導電層４９が構成される場合、発光ダイオード素子４４から外部へ出射した光が放射パターンに影響しにくいという利点がある。

本変形例では導電層４９は凸状曲面を有しているが、凸状三角錐面、凸状六角錐面等の他の形状の面９ｂを有していてもよい。

図１２Ａは、実施形態１および実施形態２のさらに他の変形例である発光ダイオード素子５４および発光ダイオード装置６０を示す断面図である。図１２Ｂは、発光ダイオード素子５４をｎ型半導体層５２の裏面２ｂ側から見た平面図である。図１２Ｃは、発光ダイオード素子５４をｎ型半導体層５２の主面２ｆ側から見た平面図である。図１３Ａは、同様に他の変形例である発光ダイオード素子６４および発光ダイオード装置７０を示す断面図である。図１３Ｂは、発光ダイオード素子６４をｎ型半導体層６２の裏面２ｂ側から見た平面図である。図１３Ｃは、発光ダイオード素子６４をｎ型半導体層６２の主面２ｆ側から見た平面図である。これらの図において、実施形態１、２または何れかの変形例と同じ構成要素には、同じ参照符号を付し、説明を省略している。

本変形例の発光ダイオード装置６０、７０は、発光ダイオード素子以外は、実施形態１、２または前述した何れかの変形例の発光ダイオード装置２０、２０’、３０、４０または５０と同じ構成である。本変形例の発光ダイオード素子５４、６４は、ｎ型電極およびｐ型電極の形状以外、実施形態１、２または前述した何れかの変形例の発光ダイオード素子１４、１４’、２４、３４または４４と同じ構成である。本変形例のｎ型半導体層５２、６２および導電層５９、６９は、実施形態１、２または前述した何れかの変形例のｎ型半導体層および導電層と同様の構成を有する。

図１２Ａから図１２Ｃに示す発光ダイオード素子５４は、主面２ｆから見て円形形状を有するｎ型電極５６を４つ備える。また、ｐ型電極５５は、ｎ型電極５６の周囲から所定の間隙を隔ててｎ型電極５６を囲み、主面２ｆの全体を覆っている。

図１２Ｂに示すように、ｎ型半導体層５２の裏面２ｂにおいて、各ｎ型電極５６と重なる位置においてｎ型電極５６と等しい形状の第４の領域ａ４が配置される。ｐ型電極５５とｎ型電極５６との間に位置する第３の領域ａ３は、第４の領域ａ４を囲むリング形状を有し、第４の領域ａ４の外側に配置される。ｐ型電極５５の一部と重なる第５の領域ａ５は、第３の領域ａ３を囲むリング状を有し、第３の領域ａ３の外側に配置される。導電層５９は第４の領域ａ４第３の領域ａ３および第５の領域ａ５を位置している。図１２Ｂに示すように、この場合、第３の領域ａ３と第５の領域ａ５との境界は円であり、円の接線に対して垂直な方向、つまり円の半径方向に、矢印で示すように第５の領域ａ５の幅が規定される。発光ダイオード素子５４の活性層３で生成した光は裏面２ｂの導電層９の周囲の領域から外部へ出射する。

図１３Ａから図１３Ｃに示す発光ダイオード素子６４は、主面２ｆから見てストライプ形状を有する部分を含むｎ型電極６６を２つ備える。また、ｐ型電極６５は、ｎ型電極６６の周囲から所定の間隙を隔ててｎ型電極６６を囲み、主面２ｆのほぼ全体を覆っている。

ｎ型半導体層６２の裏面２ｂに形成される導電層６９も、裏面２ｂから見てｎ型電極６６と重なる位置に配置される第４の領域ａ４、第４の領域ａ４を囲む第３の領域ａ３および第３の領域ａ３を囲む第５の領域ａ５を覆うように形成されている。

これらの変形例の発光ダイオード素子および発光ダイオード装置によれば、ｎ型電極５６、６６を複数有し、主面２ｆに分散して配置することができる。このためチップ面積が増大した場合でも、チップ全体に均一にかつ大電流を流すことが可能となる。ｎ型電極５６、６６の形状、数、配置位置はこれらの変形例に限られず、種々の変更が可能である。

図１４Ａは、実施形態１および実施形態２のさらに他の変形例である発光ダイオード素子７４および発光ダイオード装置８０を示す断面図である。図１４Ｂは、発光ダイオード素子７４をｎ型半導体層７２の裏面２ｂ側から見た平面図である。図１４Ｃは、発光ダイオード素子７４をｎ型半導体層７２の主面２ｆ側から見た平面図である。これらの図において、実施形態１、２または前述した何れかの変形例と同じ構成要素には、同じ参照符号を付している。

本変形例の発光ダイオード装置８０は、発光ダイオード素子７４以外は、実施形態１、２または前述した何れかの変形例の発光ダイオード装置２０、２０’、３０、４０または５０と同じ構成である。本変形例の発光ダイオード素子７４は、導電層の形状以外、実施形態１、２または前述した何れかの変形例の発光ダイオード素子と同じ構成である。本変形例のｎ型半導体層７２、ｎ型電極７６およびｐ型電極７５は、実施形態１、２または前述した何れかの変形例のｎ型半導体層、ｎ型電極およびｐ型電極と同様の構成を有する。

本変形例の導電層７９は、裏面２ｂから見て、ｎ型電極７６と完全には重なっておらず、裏面２ｂのｎ型電極７６と重なる領域のうち、第７の領域ａ７には導電層７９が位置していない。このような導電層７９を設けても、導電層７９は、ｎ型電極７６とｐ型電極７５との間に位置するｎ型半導体層７２の部分２ｅに位置する第３の領域ａ３を完全に覆い、ｎ型半導体層７２のｎ型電極７６が形成された領域およびｐ型電極７５が形成された領域の一部をそれぞれ覆っている。このため、活性層３とｎ型電極７６との間を流れる電流の経路の断面を大きくすることができ、実施形態１で説明した効果を得ることができる。また、本変形例によれば、導電層７９が不透明材料によって構成される場合でも、活性層３で発生し、ｎ型半導体層７２内で反射を繰り返した光を、ｎ型半導体層７２の裏面２ｂにおいて、導電層７９を挟んで第６の領域ａ６と反対に位置する第７の領域ａ７から出射させることができる。よって、裏面２ｂから出射する光がより均一になる。

以上、本発明を実施形態１、２、および、種々の変形例を含むその他の実施形態として説明したが、本発明は、これらの実施形態や変形例を適宜２つ以上組合せて実施してもよい。また、上記実施形態では、半導体としてＧａＮ系半導体を例に挙げて説明したが、ＧａＮ系半導体以外の半導体によって構成される発光ダイオード素子および発光ダイオード装置にも好適に用いられ得る。また、上記実施形態において、発光ダイオード素子は、ｎ型半導体層から光を出射しているが、各半導体層の導電型が逆であってよい。つまり、ｎ型半導体層が実装基板側に位置し、ｐ型半導体層から光を出射してもよい。

以上説明したように、本願に開示された発光ダイオード素子および発光ダイオード装置によれば、導電層を設けることによって、ｎ型電極周辺のｎ型半導体層の電流密度を低下させることができるため、発熱を抑制し、熱によるｎ型導電層の抵抗の増加を抑制することができ、素子に大電流を流すことが可能となる。また、活性層の温度の上昇にともなう発光効率の低下が抑制できる。

また、導電層により活性層とｎ型電極との間に電流が流れる経路の断面を大きくすることができる。このため、ｎ型半導体層を薄くすることによって、活性層で生成した光がｎ型導電層で吸収される確率を小さくし、光取り出し効率を向上させることができる。また、主面に、ｎ型電極とｐ型電極を設け、これらの電極と実装基板とをバンプで接続させているので、ワイヤボンディングで実装する場合に発生していたワイヤ外れの心配がなく、実装上の信頼性を向上させることができる。

上述したように、本発明の実施の形態では、ｎ型半導体層の不純物濃度が低い非極性面成長の場合も、導電層を設けることにより、発熱を抑制し、出力を向上させることができる。

本願に開示された発光ダイオード素子および発光ダイオード装置は、表示装置、照明装置、ＬＣＤバックライト、フラッシュランプ、車のヘッドランプの光源として好適に用いられる。

１ ｎ型基板
２、３２、４２、５２、６２、７２ ｎ型半導体層
ａ１ 第１の領域
ａ２ 第２の領域
ａ３ 第３の領域
ａ４ 第４の領域
ａ５ 第５の領域
ａ６ 第６の領域
ａ７ 第７の領域
２ｂ 裏面
２ｆ 主面
２ｅ 部分
２ｉ エピタキシャル成長層
２ｊ、９ａ 凹凸構造
２ｒ 凹部
３ 活性層
４ ｐ型導電層
５、５５、６５、７５ ｐ型電極
６、５６、６６、７６ ｎ型電極
９、９’、２９、３９、４９、５９、７９ 導電層
９ｂ 面
９ｂ 凹凸構造
１０ バンプ
１１ バンプ
１２ 実装基板
１４、１４’、２４、３４、４４、５４、６４、７４ 発光ダイオード素子
２０、２０’、３０、４０、５０、６０、７０、８０ 発光ダイオード装置
２１ 半導体積層構造
２２ ボンディングパッド
２３ ワイヤ

Claims (14)

1. 主面および裏面を有する第１導電型の第１の半導体層と、
   前記第１の半導体層の前記主面における第１の領域に位置する、第２導電型の第２の半導体層と、
   前記第１の半導体層と前記第２の半導体層との間に位置する活性層と、
   前記第２の半導体層の、前記活性層が位置する側と反対側の面に設けられた第１の電極と、
   前記第１の半導体層の前記主面における第２の領域に設けられた第２の電極と、
   前記第１の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記第１の電極と前記第２の電極との間に位置する第３の領域と、前記第３の領域に隣接し、前記第２の電極の少なくとも一部と重なる第４の領域と、前記第３の領域に隣接し、前記第１の電極の一部と重なる第５の領域とを覆う導電層と、
   を備え、
   前記導電層は、前記第１の半導体層に接触しており、
   前記第１の半導体層は、前記第１の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記導電層に覆われておらず、前記第１の電極の他の部分と重なる第６の領域を有し、
   前記第１導電型の第１の半導体層には、前記主面および前記裏面の間を貫通する貫通電極が設けられていない、発光ダイオード素子。
2. 前記導電層は金属によって構成されており、
   前記第５の領域の幅をａ５、前記第６の領域の幅をａ６とした場合、
   以下の関係式を満足する、
   請求項１に記載の発光ダイオード素子。
   

   
3. 前記導電層は導電性透明材料によって構成されており、
   前記第５の領域の幅をａ５、前記第６の領域の幅をａ６とした場合、
   以下の関係式を満足する、
   請求項１に記載の発光ダイオード素子。
   

   
4. 前記第１導電型の第１の半導体層の厚さは、２０μｍ以下である、請求項１に記載の発光ダイオード素子。
5. 前記導電層の最大厚さは４μｍ以上１００μｍ以下である、請求項１に記載の発光ダイオード素子。
6. 前記第１の半導体層は、前記裏面における前記第６の領域に設けられた凹凸構造を有する請求項１に記載の発光ダイオード素子。
7. 前記導電層は、前記第１の半導体層が位置する側と反対側の面に設けられた凹凸構造を有する請求項１に記載の発光ダイオード素子。
8. 前記第１の半導体層は、前記活性層側に位置している第１導電型のエピタキシャル成長層と、前記導電層側に位置する第１導電型の半導体基板とを含む請求項１に記載の発光ダイオード素子。
9. 前記第３、第４および第５の領域における前記半導体基板と前記導電層との合計の厚さの平均値は、前記第６の領域における前記半導体基板の厚さの平均値よりも大きい、請求項８に記載の発光ダイオード素子。
10. 前記第３、第４および第５の領域における前記半導体基板と前記導電層との合計の厚さの最小値は、前記第６の領域における前記半導体基板の厚さの最小値よりも大きい、請求項８に記載の発光ダイオード素子。
11. 前記第１の半導体層の前記裏面から見て、前記第４の領域と前記第２の電極とは一致する請求項１に記載の発光ダイオード素子。
12. 前記第１の半導体層、前記第２の半導体層および前記活性層はＧａＮ系非極性半導体またはＧａＮ系半極性半導体によって構成されている請求項１に記載の発光ダイオード素子。
13. 前記第１導電型はｎ型である請求項１に記載の発光ダイオード素子。
14. 実装面を有し、前記実装面に設けられた第１の端子および第２の端子を有する実装基板と、
    請求項１に記載の発光ダイオード素子であって、前記第１の電極および第２の電極が前記第１の端子および前記第２の端子に対応するように配置された発光ダイオード素子と、
    を備える発光ダイオード装置。

Images