JP6971456B2 - 発光素子および発光素子パッケージ - Google Patents

発光素子および発光素子パッケージ Download PDF

Info

Publication number
JP6971456B2
JP6971456B2 JP2016094424A JP2016094424A JP6971456B2 JP 6971456 B2 JP6971456 B2 JP 6971456B2 JP 2016094424 A JP2016094424 A JP 2016094424A JP 2016094424 A JP2016094424 A JP 2016094424A JP 6971456 B2 JP6971456 B2 JP 6971456B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
electrode
semiconductor layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016094424A
Other languages
English (en)
Other versions
JP2016213467A (ja
JP2016213467A5 (ja
Inventor
ソン,ヒュンドン
カン,キマン
キム,スンファン
ロ,ソンウォン
イ,ジヌク
ホン,ウンジュ
ホン,イラン
Original Assignee
スージョウ レキン セミコンダクター カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150065485A external-priority patent/KR20160132658A/ko
Priority claimed from KR1020150065483A external-priority patent/KR102328472B1/ko
Application filed by スージョウ レキン セミコンダクター カンパニー リミテッド filed Critical スージョウ レキン セミコンダクター カンパニー リミテッド
Publication of JP2016213467A publication Critical patent/JP2016213467A/ja
Publication of JP2016213467A5 publication Critical patent/JP2016213467A5/ja
Application granted granted Critical
Publication of JP6971456B2 publication Critical patent/JP6971456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/644Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

実施例は発光素子および発光素子パッケージに関するものである。
発光素子(Light Emitting Diode:LED)は電流が印加されると光を放出する発光素子の一つである。発光素子は高効率の光を放出することができるため、エネルギー節減効果に優れている。
最近、発光素子の輝度問題が大きく改善され、液晶表示装置のバックライトユニット(Backlight Unit)、電光掲示板、表示器、家電製品などのような各種機器に適用されている。
特に、窒化物系列の半導体発光素子は電子親和力、電子移動度、電子飽和速度および電界破壊電圧特性が優秀であるため、高効率、高出力を実現することができ、ヒ素(As)、水銀(Hg)のような有害物質を含まないため、環境親和的な素子として多くの注目を集めている。
実施例は表面特性と電気特性が向上した発光素子および発光素子パッケージを提供する。
また、高温の熱処理にも電気特性が低下しない発光素子および発光素子パッケージを提供する。
また、実施例は発熱問題を改善して動作電圧特性と素子動作特性を向上させ得る発光素子および発光素子パッケージを提供する。
実施例によれば、第1半導体層、活性層、および第2半導体層を含む発光構造体;前記発光構造体の一側に配置されて前記第1半導体層と電気的に連結される第1電極;前記発光構造体の一側に配置されて前記第2半導体層と電気的に連結される第2電極;および前記第2電極と前記第2半導体層間に配置され、Alを含む第1層と前記第1層のAlと反応して形成された少なくとも一つのMAl合金を含む第2層および前記第2層上部に配置され、Auを含む第3層を含むオーミック接合を含む、発光素子を提供する。
実施例によれば、第1半導体層、活性層、および第2半導体層を含む発光構造体;前記発光構造体の一側に配置されて前記第1半導体層と電気的に連結される第1電極;前記発光構造体の一側に配置されて前記第2半導体層と電気的に連結される第2電極;および前記第2電極と前記第2半導体層間に配置され、Alを含む第1層と前記第1層のAlと反応して形成された少なくとも一つのMAl合金を含む第2層および前記第2層上部に配置され、Auを含む第3層を含む第1オーミック接合を含み、前記発光構造体には前記第1電極を通じてサブマウントと接合しない非接合領域上に非線形インピーダンス(non−ohmic)特性を含む第1領域が配置される発光素子を提供する。
実施例によれば、発光素子の表面特性と電気特性が向上する。
また、高温の熱処理にも電気特性が低下しない。
また、発熱問題を改善して動作電圧特性と素子動作特性を向上させることができる。
本発明の一実施例に係る発光素子の概念図。 本発明の一実施例に係るオーミック接合の断面図。 本発明の他の実施例に係るオーミック接合の断面図。 本発明のさらに他の実施例に係るオーミック接合の断面図。 本発明のさらに他の実施例に係るオーミック接合の断面図。 本発明のさらに他の実施例に係るオーミック接合の断面図。 本発明の一実施例に係るオーミック接合の工程図。 本発明の他の実施例に係るオーミック接合の工程図。 従来技術と本発明の一実施例により形成される第2層の電気伝導性を比較するためのグラフ。 従来技術と本発明の一実施例により形成されるオーミック接合の表面を図示した図面。 従来技術と本発明の一実施例により形成されるオーミック接合の表面を図示した図面。 従来技術と本発明の一実施例により形成されるオーミック接合の表面を拡大した図面。 本発明の一実施例に係るオーミック接合の中間層の機能を説明するための図面。 本発明の他の実施例に係る発光素子の平面図。 図14に係る発光素子をA−A’方向で切断した図面。 本発明の他の実施例に係る発光素子の断面図。 本発明のさらに他の実施例に係る発光素子の断面図。 本発明のさらに他の実施例に係る発光素子の断面図。 本発明のさらに他の実施例に係る発光素子の断面図。 本発明の実施例に係る発光素子パッケージの断面図。 本発明の実施例に係る発光素子パッケージの動作電圧特性グラフ。 本発明の一実施例に係る発光素子製造方法の工程図。 本発明の一実施例に係る発光素子製造方法の工程図。 本発明の一実施例に係る発光素子製造方法の工程図。 本発明の一実施例に係る発光素子製造方法の工程図。 本発明の一実施例に係る発光素子製造方法の工程図。 本発明の一実施例に係る発光素子製造方法の工程図。
本発明は、多様な変更を加えることができ、様々な実施例を有することができるところ、特定実施例を図面に例示して説明することにする。しかし、これは本発明を特定の実施形態に限定しようとするものではなく、本発明の思想および技術範囲に含まれるすべての変更、均等物ないし代替物を含むものと理解されるべきである。
第2、第1などのように序数を含む用語は、多様な構成要素を説明するために用いることができるが、前記構成要素は前記用語によって限定されない。前記用語は、一つの構成要素を他の構成要素から区別する目的でのみ用いられる。例えば、本発明の権利範囲を逸脱せず、第2構成要素は第1構成要素と命名することができ、同様に第1構成要素も第2構成要素と命名することができる。および/またはという用語は、複数の関連した記載された項目の組合せまたは複数の関連した記載された項目のうち、ある項目を含む。
ある構成要素が他の構成要素に「連結されて」いるとか「接続されて」いると言及された時には、その他の構成要素に直接的に連結されているかまたは接続されていることもあるが、中間に他の構成要素が存在することもあると理解されるべきである。反面、ある構成要素が他の構成要素に「直接連結されて」いるとか「直接接続されて」いると言及された時には、中間に他の構成要素が存在しないと理解されるべきである。
本出願で用いられた用語は、単に特定の実施例を説明するために用いられたものに過ぎず、本発明を限定しようとする意図ではない。単数の表現は、文脈上明白に異なることを意味しない限り、複数の表現を含む。本出願で、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定しようとするものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものなどの存在または付加可能性をあらかじめ排除しないものと理解されるべきである。
特に断らない限り、技術的または科学的な用語を含んでここで用いられるすべての用語は、本発明が属する技術分野で通常の知識を有した者によって一般的に理解されるものと同じ意味を有している。一般的に用いられる辞書に定義されているような用語は、関連技術の文脈上有する意味と一致する意味を有すると解釈されるべきであり、本出願で明白に定義しない限り、理想的または過度に形式的な意味で解釈されない。
以下、添付された図面を参照して実施例を詳細に説明するが、図面符号にかかわらず、同一または対応する構成要素は同じ参照番号を付与し、これに対する重複する説明は省略することにする。
図1は本発明の一実施例に係る発光素子の概念図である。
図1を参照すれば、本発明の一実施例に係る発光素子1は複数の半導体層を含む発光構造体20、発光構造体20と電気的に連結される第1電極52と第2電極54を含んで構成され得る。
発光構造体20は第1半導体層22、活性層24および第2半導体層26を含んで構成され得る。
第1半導体層22はIII−V族、II−VI族などの化合物半導体であり得、第1ドーパントがドープされ得る。第1半導体層22はAlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を満足することができる。例示的に第1半導体層22はAlGaN、InAlGaN、AlGaAs、GaP、GaAs、GaAsP、AlGaInPのうち、いずれか一つ以上を含むことができる。
第1半導体層22がp型半導体層である場合、第1導電型ドーパントはMg、Zn、Ca、Sr、Baなどのようなp型ドーパントであり得る。第1半導体層2は単層または多層で形成され得るが、これに限定されない。
紫外線(UV)、深紫外線(Deep UV)または無分極発光素子の場合、第1半導体層22はInAlGaNおよびAlGaNのうち、少なくとも一つを含むことができる。万一、第1半導体層22がp型半導体層である場合、第1半導体層22は格子の差を減らすために、アルミニウムの濃度が勾配を有するgraded AlGaNを含むことができ、10nm〜100nmの厚さを有することができる。
第1半導体層22と第2半導体層26の間に配置された活性層24は、単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸(MQW、Multi Quantum Well)構造、量子ドット構造または量子細線構造のうちいずれか一つを含むことができる。
活性層24はIII−V族元素の化合物半導体材料を利用して井戸層と障壁層、例えば、InGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs、GaP(InGaP)/AlGaPのうち、いずれか一つ以上のペア(pair)構造で形成され得るが、これに限定されない。井戸層は障壁層のエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する物質で形成され得る。
第2半導体層26はIII−V族、II−VI族などの化合物半導体で具現され得、第2ドーパントがドープされ得る。第2半導体層26はAlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を満足することができる。例示的に第2半導体層26はAlGaN、InAlGaN、AlGaAs、GaP、GaAs、GaAsP、AlGaInPのうち、いずれか一つ以上を含むことができる。
第2半導体層26がn型半導体層である場合、第2導電型ドーパントは、Si、Ge、Sn、Se、Teなどのようなn型ドーパントを含むことができる。第2半導体層26は単層または多層で形成され得るが、これに限定されない。
紫外線(UV)、深紫外線(Deep UV)または無分極発光素子の場合、第2半導体層26はInAlGaNおよびAlGaNのうち、少なくとも一つを含むことができる。第2半導体層26がAlGaNからなる場合、Alの含量は50%であり得る。第2半導体層26がn型半導体層である場合、第2半導体層26はAl0.5GaNからなることができ、0.6μm〜2.6μm例えば、1.6μmの厚さを有することができる。
実施例によれば、発光構造体20の上面は凹凸部11aを有することができる。しかし、必ずしもこれに限定されるものではない。一例として、第2半導体層26の上面は平坦面であり得る。
第1電極52と第2電極54は発光構造体20の一側に配置される。ここで一側は、発光構造体20の主発光面と反対側であり得る。本発明の一実施例に係る発光素子1は第1電極52と第2電極54が同一平面上に配置されるフリップチップ(Flip Chip)または薄膜フリップチップ(TFFC)であり得る。
本発明に係る発光素子はフリップチップ(Flip Chip)の形態に限定されず、水平チップ(Lateral Chip)と垂直型チップ(Vertical Chip)の形態にも適用することができる。水平チップと垂直型チップ構造体では発光構造体と第1電極、第2電極の配置関係が互いに異なり、オーミック接合は発光構造体の第2半導体層と第2電極の間に配置される。
第1電極52は発光構造体20の第1半導体層22と電気的に連結され、第2電極54は第2半導体層26と電気的に連結され得る。
第1電極52は反射層30を通じて第1半導体層22と電気的に連結され得、第2電極54はコンタクトホールを通じて第2半導体層26と電気的に連結され得る。コンタクトホールに充填される第2電極54の延長部31は中間層32により活性層24および第1半導体層22と電気的に絶縁される。
第1電極52と第2電極54は発光構造体20の一側で互いに隣り合うように配置される。このとき、第1電極52と第2電極54は電気的な絶縁のために所定間隔で離隔され得る。第1電極52と第2電極54の厚さは同一の場合もあるが、必ずしもこれに限定されるものではない。
支持層170は発光構造体20、第1電極52および第2電極54のうち、少なくともいずれか一つの側面を囲むように形成される。支持層170は第1電極52と第2電極54の間に配置される絶縁部71を含むことができる。支持層170は硬化した高分子樹脂であり得る。高分子樹脂の種類は制限されない。
オーミック接合140は第2電極54と第2半導体層26間に配置される。オーミック接合140の一側表面は第2電極54と電気的に連結されており、他側の表面を通じて第2半導体層26と電気的に連結される。オーミック接合140の側面は中間層32によって囲まれ得るが必ずしもこれに限定されるものではない。
図2は本発明の一実施例に係るオーミック接合の断面図である。
図2を参照すれば、本発明の一実施例に係るオーミック接合は第2半導体層26から第1層41、第2層42、第3層43が順に積層されて構成され得る。
第1層41はAlおよびAlを含む合金を材料とすることができる。第1層41の厚さは例えば、50〜500nmであり得るが、必ずしもこれに限定されるものではなく、第2層42を形成する金属Mの厚さに応じて多様な厚さを有することができる。
第2層42は第1層41のAlと反応して形成された少なくとも一つのMAl合金を含んで構成され得る。第2層42の厚さは例えば、5〜500nmであり得るが、必ずしもこれに限定されるものではなく、第1層41の厚さに応じて多様な厚さを有することができる。
第2層42のMはAlの融点よりも高い融点を有する金属であり得る。Mは700度以上の熱処理温度でAlと反応して第2層42を形成する。融点以上の温度で熱処理工程をするとき、第1層41のAlが拡散してMと化合物を形成することによって第2層42を形成する。
MはCu、PdおよびAgのうちから選択されるいずれか一つの金属であり得る。しかし、必ずしもこれに限定されるものではなく、Alの融点よりも高い融点を有する金属であって、Alと化合反応して形成される合金がAl−Au合金の電気伝導度より大きい金属であり得る。
また、MはAlと化合反応して形成される合金の電気伝導度がAl−Au合金の電気伝導度よりも大きく、電気抵抗偏差が5Ω以下である金属であり得る。
第3層43は第2層42上部に配置され、AuおよびAuを含む合金を材料とすることができる。第3層43の厚さは例えば、20〜500nmであり得るが、必ずしもこれに限定されるものではない。
図3は本発明の他の実施例に係るオーミック接合の断面図である。
図3を参照すれば、本発明の他の実施例に係るオーミック接合は、第2半導体層26から第1層41、第2層42、中間層44、第3層43が順に積層されて構成され得る。
図3の実施例に係るオーミック接合は、図2の実施例に中間層が追加される構成であり、図2と重複する説明は省略することにする。
中間層44は第2層42上部に配置されて第2層42の酸化現象を防止することができる。中間層44は例えば、Cr、Ni、TiおよびAu中から選択される少なくとも一つの金属または合金からなり得る。中間層44は酸素との反応性が低い金属または金属の合金が第2層42上部に配置されて第2層42と酸素との結合を防止する。
図4は本発明のさらに他の実施例に係るオーミック接合の断面図である。
図4を参照すれば、本発明の他の実施例に係るオーミック接合は、第2半導体層260から第1層410、第2層420、第3層430が順に積層されて構成され得る。
第1層410はAlおよびAlを含む合金を材料とすることができる。第1層410の厚さは例えば、50〜500nmであり得るが、必ずしもこれに限定されるものではなく、第2層420を形成する金属Cuの厚さに応じて多様な厚さを有することができる。
第2層420は第1層410のAlと反応して形成された少なくとも一つのCuAl合金(1≦x≦9、1≦y≦4)を含んで構成され得る。第2層420の厚さは例えば、5〜500nmであり得るが、必ずしもこれに限定されるものではなく、第1層410の厚さに応じて多様な厚さを有することができる。
Cuは700度以上の熱処理温度でAlと反応して第2層420を形成する。融点以上の温度で熱処理工程をするとき、第1層410のAlが拡散してCuと化合物を形成することによって第2層420を形成する。
第2層420を形成するCuAl合金でyはxより大きいか同じ値を有することができる。第2層420は例えば、CuAl、CuAl、CuAl、CuAlおよびCuAlのうちから選択される少なくとも一つの合金を含んで構成され得る。
しかし、必ずしもこれに限定されるものではなく、第2層420は20μΩ・cm以下の電気抵抗(抵抗率)を有し、電気抵抗(抵抗率)偏差が5μΩ・cm以下であるすべてのCuAl合金とその他の不純物を含んで構成され得る。
第3層430は第2層420上部に配置され、AuおよびAuを含む合金を材料とすることができる。第3層430の厚さは例えば、20〜500nmであり得るが、必ずしもこれに限定されるものではない。
図5は本発明のさらに他の実施例に係るオーミック接合の断面図である。
図5を参照すれば、本発明のさらに他の実施例に係るオーミック接合は、第2半導体層260から第1層410、第2層420、中間層440、第3層430が順に積層されて構成され得る。
図5の実施例に係るオーミック接合は図4の実施例に中間層が追加される構成であり、図4と重複する説明は省略することにする。
中間層440は第2層420上部に配置されて第2層420の酸化現象を防止することができる。中間層440は例えば、Cr、Ni、TiおよびAuのうちから選択される少なくとも一つの金属または合金からなり得る。中間層440は酸素との反応性が低い金属または金属の合金が第2層420上部に配置されて第2層420と酸素との結合を防止する。
図6は本発明のさらに他の実施例に係るオーミック接合の断面図である。
図6を参照すれば、本発明のさらに他の実施例に係るオーミック接合は、第2半導体層260から底面層450、第1層410、第2層420、中間層440、第3層430が順に積層されて構成され得る。
図6の実施例に係るオーミック接合は図5の実施例に底面層が追加される構成であり、図5と重複する説明は省略することにする。
底面層450は第1層420と第2半導体層430の間に配置されて高温熱処理時に第1層のAlが半導体層に拡散することを防止することができる。底面層450は例えば、Alの融点よりも高い融点を有するCr、Ti、Nb、V、W、Ta、Re、Mo、Mn、Pt、Pd、Rh、YおよびZrのうち、少なくとも一つの金属を含んで構成することができ、単層ではない複数個の層を第1層420と第2半導体層430の間に配置することもできる。
図7は本発明の一実施例に係るオーミック接合の工程図である。
図7を参照すれば、本発明の一実施例に係るオーミック接合は、第2半導体26層上に第1層41、M金属層(M)、第3層43を積層した後で熱処理を実施して形成する。このとき、第1層41、M金属層(M)、第3層43はスパッタリング法、真空蒸着法、メッキ、成膜法などの方式によって蒸着され得るが、必ずしもこれに限定されるものではない。
熱処理工程はAl融点以上の高温で進行され、例えば、700度以上の温度で進行され得るが、必ずしもこれに限定されず、温度および接触抵抗との関係を考慮して決定され得る。
熱処理工程によって第1層41のAlはM層(M)に拡散されて少なくとも一つのMAl合金を含む第2層42を形成する。
図8は本発明の他の実施例に係るオーミック接合の工程図である。
図8を参照すれば、M層(M)上部に中間層440が追加で積層されている状態で熱処理工程が進行される。中間層440は熱処理工程時にMAl合金が酸素と結合することを遮断することによって第2層420の黒化(fog)現象を防止する。
図9は従来技術と本発明の一実施例により形成される第2層の電気伝導性を比較するためのグラフである。
図9(a)を参照すれば、従来技術に係るオーミック接合は熱処理時にAl−Au合金が生成されるが、Al−Au合金の場合、最大電気抵抗(抵抗率)が50μΩ・cmで合金間の電気抵抗(抵抗率)偏差が40μΩ・cmであり、オーミック接合の電気伝導度を減少させる。
図9(b)を参照すれば、本発明の一実施例に係るオーミック接合の場合、Cu層を第1層上部に積層させ熱処理を実施してCuAl合金が含まれる第2層を形成する。第2層はCuAl、CuAl、CuAl、CuAlおよびCuAlのうち、少なくとも一つの合金を含むが、各合金の電気抵抗(抵抗率)は20μΩ・cm以下であり、合金間の電気抵抗(抵抗率)偏差は5μΩ・cm以下で現れる。本発明の一実施例に係るCuAl合金の場合、AlまたはAuの電気抵抗とそれほど差がないため、オーミック接合の電気伝導度の減少を防止することができる。
図10および図11は従来技術と本発明の一実施例により形成されるオーミック接合の表面を図示した図面である。
図10(a)を参照すれば、従来技術に係るオーミック接合の表面はAl−Au合金の不均衡な分布によって、表面部分が異なる色を呈することを確認することができる。このような現象はAuまたはAlよりも約30倍高い電気抵抗を有するAuAl合金の影響によるものである。
図10(b)を参照すれば、本発明の一実施例に係るオーミック接合は高温熱処理時に電気抵抗偏差が小さい合金を形成することによって、表面部分の色の変化が発生しないことを確認することができる。
図11(a)を参照すれば、従来技術に係るオーミック接合の表面は高温熱処理時にAlの拡散によって表面の状態が揃っていないことに反して、図11(b)を参照すれば、本発明の一実施例に係るオーミック接合の表面は高温熱処理時にAlの拡散を収容して第2層を形成することによって、表面が平坦に形成されたことを確認することができる。
図12は従来技術と本発明の一実施例により形成されるオーミック接合の表面を拡大した図面である。
図12(a)を参照すれば、従来技術に係るオーミック接合の表面は高温熱処理時に表面に拡散されるAlによって、ごつごつに形成されていることを確認することができる。図12(b)を参照すれば、本発明の一実施例に係るオーミック接合の表面は高温熱処理時にAlの拡散を収容して第2層を形成することによって表面が平坦に形成されたことを確認することができる。
図13は本発明の一実施例に係るオーミック接合の中間層の機能を説明するための図面である。
図13(a)を参照すれば、中間層なしに熱処理を遂行する場合、第2層と酸素との結合によって黒化現象が発生したことを確認することができる。図13(b)は5%の酸素が注入された環境で高温熱処理を遂行したオーミック接合の表面を示し、図13(c)は20%の酸素が注入された環境で高温熱処理を遂行したオーミック接合の表面を示す。図13(b)と図13(c)では中間層が第2層と酸素との結合を遮断して黒化現象を防止することになる。
図14は本発明の他の実施例に係る発光素子の平面図で、図15は図14に係る発光素子をA−A’方向に切断した図面である。図14および図15を参照すれば、本発明の他の実施例に係る発光素子は発光構造体120、電極層152、154およびバンプ1151、1152を含んで構成され得る。
発光構造体120は基板110上に配置され得る。発光構造体120は第1半導体層122、活性層124および第2半導体層126を含んで構成され得る。
第1半導体層122はIII−V族、II−VI族などの化合物半導体であり得、第1ドーパントがドープされ得る。第1半導体層122はAlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を満足することができる。例示的に第1半導体層122はAlGaN、InAlGaN、AlGaAs、GaP、GaAs、GaAsP、AlGaInPのうち、いずれか一つ以上を含むことができる。
第1半導体層122がp型半導体層である場合、第1導電型ドーパントはMg、Zn、Ca、Sr、Baなどのようなp型ドーパントであり得る。第1半導体層122は単層または多層で形成され得るが、これに限定されない。
第1半導体層122と第2半導体層126の間に配置された活性層124は単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸(MQW、Multi Quantum Well)構造、量子ドット構造または量子細線構造のうちいずれか一つを含むことができる。
活性層124はIII−V族元素の化合物半導体材料を利用して井戸層と障壁層、例えば、InGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs、GaP(InGaP)/AlGaPのうち、いずれか一つ以上のペア(pair)構造で形成されるが、これに限定されない。井戸層は障壁層のエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する物質で形成され得る。
第2半導体層126はIII−V族、II−VI族などの化合物半導体で具現され得、第2ドーパントがドープされ得る。第2半導体層126はAlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を満足することができる。例示的に第2半導体層126はAlGaN、InAlGaN、AlGaAs、GaP、GaAs、GaAsP、AlGaInPのうち、いずれか一つ以上を含むことができる。
第2半導体層126がn型半導体層である場合、第2導電型ドーパントはSi、Ge、Sn、Se、Teなどのようなn型ドーパントを含むことができる。第2半導体層126は単層または多層で形成され得るが、これに限定されない。
第1オーミック接合1140は第2電極154と第2半導体126層間に配置される。第1オーミック接合1140の一側表面は第2電極154と電気的に連結されており、他側の表面を通じて第2半導体層126と電気的に連結される。第1オーミック接合1140の側面は中間層によって囲まれ得るが必ずしもこれに限定されるものではない。
第1オーミック接合1140はAlを含む第1層と前記第1層のAlと反応して形成された少なくとも一つのMAl合金を含む第2層および前記第2層上部に配置され、Auを含む第3層を含んで構成され得る。本発明の他の実施例で第1オーミック接合1140は図1〜図13で説明した実施例に係るオーミック接合が使用され得る。
発光構造体120には電極層152、154を通じてサブマウントと接合しない非接合領域1141上に非線形インピーダンス(non−ohmic)特性を含む第1領域131が配置され得る。本発明の実施例で非接合領域1141は第1バンプ1151と第2バンプ1152間の離隔した領域を含んで構成され得る。
第1領域131は非接合領域1141と同一垂直線上に配置され得、第1半導体層122と第1電極152が接する接合面に配置され得る。第1領域131は例えば、非接合領域1141と同一垂直線上にある第2オーミック接合1130上に配置され得る。第1領域131は非接合領域1141と同一垂直線上にある第2オーミック接合1130の一部または全部にかけて配置され得る。
第1領域131の長さは非接合領域1141の長さと同一であるか短くなり得る。第1領域131の長さが非接合領域1141の長さより長く配置されると発光構造体120と第2オーミック接合1130で発光に寄与する部分が減らされ、発光効率が低下する問題がある。したがって、第1領域131の長さは非接合領域1141より短く配置することによって発熱を防止するとともに発光効率を最大にすることができる。
第1領域131は酸化物、窒化物および金属のうち少なくとも一つを含んで構成され得、活性層124から出てくる光の波長に対して高い透過率と高い反射率を有する物質を含んで構成され得る。
第1領域131は非線形インピーダンス特性を含む領域であり、第1半導体層122と第1電極152の間にオーミックコンタクトが具現されないようにすることによって発光に寄与しない。すなわち、発光素子の動作時にオーミック特性を有さない第1領域131は発熱が発生しない領域となって発光素子の動作特性を向上させ、素子の寿命を延長させることができる。
電極層152、154は発光構造体120と電気的に接触する。第1電極152と第2電極154は発光構造体120の一側に配置され、ここで一側は発光構造体120の主発光面と反対側であり得る。本発明の他の実施例に係る発光素子1300は第1電極152と第2電極154が同一平面上に配置されるフリップチップ(Flip Chip)または薄膜フリップチップ(TFFC)であり得る。
本発明の他の実施例に係る発光素子はフリップチップ(Flip Chip)の形態に限定されず、水平チップ(Lateral Chip)と垂直型チップ(Vertical Chip)の形態にも適用することができる。水平チップと垂直型チップ構造体では発光構造体と第1電極、第2電極の配置関係が異なる。
第1電極152は発光構造体120の第1半導体層122と電気的に連結され、第2電極154は第2半導体層126と電気的に連結され得る。
または第1電極152は反射層(図示されず)を通じて第1半導体層122と電気的に連結され得、第2電極154はコンタクトホールを通じて第2半導体層126と電気的に連結され得る。コンタクトホールに充填される第2電極126の延長部140は中間層1210により活性層124および第1半導体層122と電気的に絶縁される。
第1電極152と第2電極154は発光構造体120の一側で互いに隣り合うように配置される。このとき、第1電極152と第2電極154は電気的絶縁のために所定間隔で離隔され得る。第1電極152と第2電極154の厚さは同一の場合もあるが、必ずしもこれに限定されるものではない。
第2オーミック接合1130は第1電極152と発光構造体120の間に配置される。オーミック接合層130の一側表面は第1電極152と電気的に連結されており、他側の表面を通じて第1半導体層122と電気的に連結される。第2オーミック接合層1130の側面は中間層1210によって囲まれ得るが必ずしもこれに限定されるものではない。
第1バンプ1151と第2バンプ1152はサブマウントの電極と接するように第1電極152と第2電極154上に所定間隙離隔して配置され得る。
第1バンプ1151は第1電極152と電気的に連結され、第2バンプ1152は第2電極154と電気的に連結される。第1バンプ1151と第2バンプ1152は中間層1210が配置されない領域を通じてそれぞれ第1電極152と第2電極154に接することができる。
第1バンプ1151と第2バンプ1152の厚さは第1電極152と第2電極154の厚さより厚いこともあるが、必ずしもこれに限定されるものではない。第1バンプ1151と第2バンプ1152の厚さは相互間の離隔距離によって異なり得る。第1バンプ1151と第2バンプ1152は外部電源と接続するために、外部に露出され得る厚さを有することができる。
図16は本発明の他の実施例に係る発光素子の断面図である。図16を参照すれば、本発明の他の実施例に係る発光素子は基板110、発光構造体120、第1電極152、第2電極154、第1バンプ1151および第2バンプ1152を含んで構成され得る。本実施例で図14および図15と重複する説明は省略することにする。
図16で第1バンプ1151と第2バンプ1152は所定間隔を有して相互離隔し、第1電極152と第2電極154上に配置されている。第1バンプ1151と第2バンプ1152の長さはそれぞれ第1電極152と第2電極154と所定の誤差を有して同一であり、第1バンプ1151と第2バンプ1152の間には非接合領域1141が配置されている。非接合領域1141と同一垂直線上にある第2オーミック接合層1130には非線形インピーダンス特性を含む第1領域131が配置されている。第1領域131は非接合領域1141と同一垂直線上で第2オーミック接合1130の全領域に配置されている。図16で第1電極152、第2電極154、第1バンプ1151、第2バンプ1152、第1領域131の側面が垂直面で図示されているが、必ずしもこれに限定されるものではない。
図17は本発明のさらに他の実施例に係る発光素子の断面図である。図17を参照すれば、本発明のさらに他の実施例に係る発光素子は基板110、発光構造体120、第1電極152、第2電極154、第1バンプ1151および第2バンプ1152を含んで構成され得る。本実施例で図14および図15と重複する説明は省略することにする。
図17で第1バンプ1151と第2バンプ1152は所定間隔を有して相互離隔し、第1電極152と第2電極154上に配置されている。第1バンプ1151と第2バンプ1152の長さはそれぞれ第1電極152と第2電極154と所定の誤差を有して同一であり、第1バンプ1151と第2バンプ1152の間には非接合領域1141が配置されている。非接合領域1141と同一垂直線上にある第2オーミック接合1130には非線形インピーダンス特性を含む第1領域131が配置されている。第1領域131は非接合領域1141と同一垂直線上で第2オーミック接合1130の一部領域に配置されている。第1領域131は第2オーミック接合1130上で第1半導体層に隣接した領域に配置されている。図17で第1電極152、第2電極154、第1バンプ1151、第2バンプ1152、第1領域131の側面が垂直面で図示されているが、必ずしもこれに限定されるものではない。
図18は本発明のさらに他の実施例に係る発光素子の断面図である。図18を参照すれば、本発明のさらに他の実施例に係る発光素子は基板110、発光構造体120、第1電極152、第2電極154、第1バンプ1151および第2バンプ1152を含んで構成され得る。本実施例で図14および図15と重複する説明は省略することにする。
図18で第1バンプ1151と第2バンプ1152は所定間隔を有して相互離隔し、第1電極152と第2電極154上に配置されている。第1バンプ1151と第2バンプ1152の長さはそれぞれ第1電極152と第2電極154より短く形成されており、第1バンプ1151と第2バンプ1152の間には非接合領域1141が配置されている。非接合領域1141と同一垂直線上にある第2オーミック接合1130には非線形インピーダンス特性を含む第1領域131が配置されている。第1領域131は非接合領域1141と同一垂直線上で第2オーミック接合1130の全領域に配置されている。図18で第1電極152、第2電極154、第1バンプ1151、第2バンプ1152、第1領域131の側面が垂直面で図示されているが、必ずしもこれに限定されるものではない。
図19は本発明のさらに他の実施例に係る発光素子の断面図である。図19を参照すれば、本発明のさらに他の実施例に係る発光素子は基板110、発光構造体120、第1電極152、第2電極154、第1バンプ1151および第2バンプ1152を含んで構成され得る。本実施例で図14および図15と重複する説明は省略することにする。
図19で第1バンプ1151と第2バンプ1152は所定間隔を有して相互離隔し、第1電極152と第2電極154上に配置されている。第1バンプ1151と第2バンプ1152の長さはそれぞれ第1電極152と第2電極154より短く形成されており、第1バンプ1151と第2バンプ1152の間には非接合領域1141が配置されている。非接合領域1141と同一垂直線上にある第2オーミック接合1130には非線形インピーダンス特性を含む第1領域131が配置されている。第1領域131は非接合領域1141と同一垂直線上で第2オーミック接合1130の一部領域に配置されている。第1領域131は第2オーミック接合1130上で第1半導体層に隣接した領域に配置されている。図19で第1電極152、第2電極154、第1バンプ1151、第2バンプ1152、第1領域131の側面が垂直面で図示されているが、必ずしもこれに限定されるものではない。
図20は本発明の実施例に係る発光素子パッケージの断面図である。図20を参照すれば、本発明の実施例に係る発光素子パッケージはサブマウントおよび発光素子を含んで構成され得る。本実施例で図1〜図19と重複する説明は省略することにする。
サブマウントは本体1110、第1金属層1115、第2金属層1116、反射層1130、第3電極1122、第4電極1124を含んで構成され得る。
サブマウント1400は第1バンプ1151および第2バンプ1152の下に配置される。サブマウントの本体1110はポリフタルアミド(PolyPhthal Amide、PPA)、液晶高分子(Liquid Crystal Polymer、LCP)、ポリアミド9T(PolyAmide9T、PA9T)、などのような樹脂、金属、感光性ガラス(photo sensitive glass)、サファイア、セラミック、印刷回路基板(Printed Circuit Board)などを含むことができる。しかし、実施例に係るサブマウントの本体1110はこのような物質で限定されない。
第1金属層1115および第2金属層1116は本体1110上面に互いに離隔して配置される。ここで本体1110の上面は発光素子1300に対向する面であり得る。
第1金属層1115と第1バンプ1151は互いに垂直方向に整列され、第2金属層1116と第2バンプ1152は互いに垂直方向に整列することができる。ここで垂直方向は本体1110から発光素子1300に向かう方向であり得る。
第1金属層1115および第2金属層1116は伝導性金属、例えば、アルミニウム(Al)またはロジウム(Rh)であり得る。
反射層1130は第1金属層1115、第2金属層1116、および本体1110の上面を覆う。反射層1130は発光素子から入射する光を反射させる。
反射層1130は第1金属層1115および第2金属層1116それぞれの上面と側面を覆い、第1金属層1115と第2金属層1116の間の本体1110部分を覆う。
反射層1130は屈折率がそれぞれ異なる少なくとも二つの層を少なくとも一回以上交互に積層する複層構造を有する分散ブラッグ反射層(Distributed Bragg Reflective layer)であり得、発光素子1300から入射される光を反射させる。すなわち反射層1130は屈折率が相対的に大きい第1層および屈折率が相対的に低い第2層が交互に積層された構造であり得る。
第1層はTiOのような第1誘電体層を含み、第2層はSiOのような第2誘電体層を含むことができる。例えば、反射層130はTiO/SiO層が少なくとも一回以上積層された構造であり得る。また、分散ブラッグ反射層は第1金属層1115および第2金属層1116が酸化することを防止することができる。そして、第1層および第2層のそれぞれの厚さはλ/4であり、λは発光素子から発生する光の波長を意味する。
第3電極1122は反射層1130を貫通して第1金属層1115と接触し、第4電極1124は反射層1130を貫通して第2金属層1116と接触することができる。
第3電極1122は第1金属層1115上に配置され、下面が第1金属層1115と接触し、表面が反射層1130から露出され得る。
第4電極1124は第2金属層1116上に配置され、下面が第2金属層1116と接触し、表面が反射層1130から露出され得る。
発光素子1300のバンプ1151、1152はワイヤーボンディング、共晶ボンディング(eutectic bonding)などの多様な方式を通じてサブマウントの接着層1143、1154に連結されてサブマウントに実装され得る。
図21は本発明の実施例に係る発光素子パッケージの動作電圧特性グラフである。図21で四角マークが表示された線はワイヤースタッドバンプ(stud bump)方式を用いた発光素子パッケージの動作電圧特性で、円形のマークが表示された線は共晶ボンディング方式を用いた発光素子パッケージの動作電圧特性で、三角マークが表示された線は本発明の実施例に係る発光素子パッケージの動作電圧特性である。グラフを見ると、ワイヤースタッドバンプ方式の場合、共晶ボンディング方式に比べてサブマウントとバンプの間の接触面積が狭いため、熱放出効率が低く、動作電圧が環境温度によって急激に減少されることを確認することができる。
本発明の実施例に係る発光素子パッケージは、初期動作電圧特性は共晶ボンディング方式に比べて多少大きく現れるが、動作電圧特性が周辺環境の温度にほとんど影響されないことを確認することができる。このような効果は、発光素子の動作時に主要発熱部に該当する非接合領域を非線形インピーダンス特性を有する領域に代替して発光に寄与しないようにすることによって発熱特性が改善されたので現れる。
図22は本発明の一実施例に係る発光素子製造方法の工程図である。
まず、図22aを参照すれば、基板110上に発光構造体120を形成する。発光構造体120は第2半導体層126、活性層124、および第1半導体層122を順次形成する。
ここで、基板110はサファイア(Al)、SiC、GaAs、GaN、ZnO、Si、GaP、InP、Geのうち、少なくとも一つで形成され得るが、必ずしもこれに限定されるものではない。基板(S)は窒化物半導体に反りを発生させないだけでなく、スクライビング(scribing)工程およびブレイキング(breaking)工程を通じて別途のチップとしてよく分離させることができる程度の機械的強度を有することができる。
その後、図22bのように、第2オーミック接合1130上に第1領域131を配置する。第1領域131は第2オーミック接合1130上に被せられるかまたは第2オーミック接合1130形成前に配置され得る。
その後、図22cのように、発光構造体120にコンタクトホール(H)を形成し、発光構造体120の外面に中間層1210を形成する。コンタクトホール(H)の内側は中間層1210によって第1半導体層122および活性層124と絶縁される。
その後、図22dのように、第1半導体層122と接続される第1電極152、および第2半導体層126と接触する第2電極154を形成する。このとき、第2電極154と第2半導体126層間には第1オーミック接合1140が形成される。第1オーミック接合1140の一側表面は第2電極154と電気的に連結されており、他側の表面を通じて第2半導体層126と電気的に連結される。第1オーミック接合1140の側面は中間層によって囲まれる。
その後、図22eのように、第1電極152上に形成される第1パッド1151、および第2電極154上に形成される第2パッド1152を形成する。第1パッド1151および第2パッド1152は第1電極152と同じ材質であり得る。
その後、第1パッド1151および第2パッド1152が形成された発光素子の一面に支持層1170を充填した後、硬化させる。支持層1170は、第1パッド1151と第2パッド1152の間、第1電極152と第2電極154の側面、および発光構造物の側面に少なくとも一部が形成され得る。
その後、図22fのように、基板を除去し、発光構造体120、第1電極152、第2電極154、第1パッド1151、第2パッド1152のうち、少なくとも一部に光学層(図示されず)を形成して発光素子パッケージを製作することができる。光学層は波長変換体を含むことができる。基板は所定の波長を有するレーザーを照射して分離することができる。基板はレーザーリフトオフ工法(LLO)で除去することができるが、必ずしもこれに限定されるものではない。
本図面では一つの発光素子だけを図示したが、一つの基板に複数個の発光素子を連続的に形成した後、複数個に分離するウェハーレベルパッケージで製作することもできる。
本発明に係る発光素子は、複数個を基板上にアレイすることができ、発光素子パッケージの光経路上に光学部材である導光板、プリズムシート、拡散シートなどが配置され得る。このような発光素子パッケージ、基板、光学部材はバックライトユニットで機能することができる。
また、発光素子パッケージを含む表示装置、指示装置、照明装置として具現され得る。
ここで、表示装置はボトムカバーと、ボトムカバー上に配置される反射板と、光を放出する発光モジュールと、反射板の前方に配置されて発光モジュールから発散される光を前方に案内する導光板と、導光板の前方に配置されるプリズムシートを含む光学シートと、光学シート前方に配置されるディスプレイパネルと、ディスプレイパネルと連結されてディスプレイパネルに画像信号を供給する画像信号出力回路と、ディスプレイパネルの前方に配置されるカラーフィルターを含むことができる。ここで、ボトムカバー、反射板、発光モジュール、導光板、および光学シートはバックライトユニット(Backlight Unit)をなすことができる。
また、照明装置は基板と実施例に係る発光素子パッケージを含む光源モジュール、光源モジュールの熱を発散させる放熱体、および外部から提供された電気的信号を処理または変換して光源モジュールに提供する電源提供部を含むことができる。例えば、照明装置は、ランプ、ヘッドランプ、または街灯を含むことができる。
ヘッドランプは基板上に配置される発光素子パッケージを含む発光モジュール、発光モジュールから照射される光を一定方向、例えば、前方に反射させるリフレクター(reflector)、リフレクターによって反射される光を前方に屈折させるレンズ、およびリフレクターによって反射されてレンズに向かう光の一部分を遮断または反射して設計者所望の配光パターンをなすようにするシェード(shade)を含むことができる。
以上、実施例を中心に説明したが、これは単に例示に過ぎず、本発明を限定するものではなく、本発明が属する分野の通常の知識を有した者であれば、本実施例の本質的な特性を逸脱しない範囲で以上で例示されていない多様な変形と応用ができることはいうまでもない。例えば、実施例に具体的に示された各溝性要素は変形して実施できるものである。そして、このような変形と応用に関連された差異点は、添付された特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
110:発光構造体
111:第2半導体層
112:活性層
113:第1半導体層
120:中間層
130:第2電極
140:第1電極
150:オーミック接合
151、1510:第1層
152、1520:第2層
153、1530:第3層
154、1540:中間層

Claims (19)

  1. 第1半導体層、活性層、および第2半導体層を含む発光構造体;
    前記発光構造体の一側に配置されて前記第1半導体層と電気的に連結される第1電極;
    前記発光構造体の前記一側に配置されて前記第2半導体層と電気的に連結される第2電極;
    前記第2電極と前記第2半導体層間に配置され、Alを含む第1層と前記第1層のAlと反応して形成された少なくとも一つのMAl合金を含む第2層および前記第2層上部に配置され、Auを含む第3層を含むオーミック接合;および
    前記発光構造体、前記第1電極、及び、前記第2電極、のうちの少なくとも一つの側面を囲む支持層を含み、
    前記オーミック接合は、前記第1層、前記第2層、及び、前記第3層、が前記第2半導体層上に順に積層されることによって構成され、
    前記一側は、前記発光構造体の主発光面と反対側であり、
    前記第1電極及び前記第2電極は、前記発光構造体の前記一側で所定の距離で互いに離隔され、
    前記支持層は、前記第1電極及び前記第2電極の間に配置された絶縁部を含
    前記Mは、Alの融点よりも高い融点を有する発光素子。
  2. 前記Mは、Cu、PdおよびAgのうちから選択されるいずれか一つの金属である、請求項1に記載の発光素子。
  3. 前記MAlはCuAl(1≦x≦9、1≦y≦4)である、請求項1に記載の発光素子。
  4. 前記CuAl合金でyはxより大きいか同じ値を有する、請求項に記載の発光素子。
  5. 前記CuAlは20μΩ・cm以下の電気抵抗(抵抗率)を有する、請求項に記載の発光素子。
  6. 前記第2層はCuAl、CuAl、CuAl、CuAlおよびCuAlのうちから選択される少なくとも一つの合金を含む、請求項に記載の発光素子。
  7. 前記MAl合金の電気伝導度はAl−Au合金の電気伝導度より大きい、請求項1に記載の発光素子。
  8. 前記第2層上部に配置されて前記第2層の酸化現象を防止する中間層をさらに含む、請求項1に記載の発光素子。
  9. 前記中間層はCr、Ni、TiおよびAuのうちから選択される少なくとも一つの金属または合金を含む、請求項に記載の発光素子。
  10. 第1半導体層、活性層、および第2半導体層を含む発光構造体;
    前記発光構造体の一側に配置されて前記第1半導体層と電気的に連結される第1電極;
    前記発光構造体の前記一側に配置されて前記第2半導体層と電気的に連結される第2電極;
    前記第2電極と前記第2半導体層間に配置され、Alを含む第1層と前記第1層のAlと反応して形成された少なくとも一つのMAl合金を含む第2層および前記第2層上部に配置され、Auを含む第3層を含む第1オーミック接合;および
    前記発光構造体、前記第1電極、及び、前記第2電極、のうちの少なくとも一つの側面を囲む支持層を含み、
    前記発光構造体には前記第1電極を通じてサブマウントと接合しない非接合領域上に非線形インピーダンス(non−ohmic)特性を含む第1領域が配置され、
    前記第1オーミック接合は、前記第1層、前記第2層、及び、前記第3層、が前記第2半導体層上に順に積層されることによって構成され、
    前記一側は、前記発光構造体の主発光面と反対側であり、
    前記第1電極及び前記第2電極は、前記発光構造体の前記一側で所定の距離で互いに離隔され、
    前記支持層は、前記第1電極及び前記第2電極の間に配置された絶縁部を含
    前記Mは、Alの融点よりも高い融点を有する発光素子。
  11. 前記第1電極および第2電極上には所定間隙離隔して第1バンプと第2バンプがそれぞれ配置されて前記サブマウントの電極と接する、請求項10に記載の発光素子。
  12. 前記非接合領域は前記第1バンプと第2バンプの間の離隔した領域を含む、請求項11に記載の発光素子。
  13. 前記第1領域は前記非接合領域と同一垂直線上に配置される、請求項12に記載の発光素子。
  14. 前記第1領域の長さは前記非接合領域の長さと同一であるか短い、請求項13に記載の発光素子。
  15. 前記第1電極および第2電極上には中間層が配置され、前記中間層が開放された部分を通じて前記第1バンプと第2バンプはそれぞれ前記第1電極と第2電極に接する、請求項11に記載の発光素子。
  16. 前記発光構造体は前記第1電極との接合面に配置される第2オーミック接合を含み、前記第1領域は前記第2オーミック接合に配置される、請求項11に記載の発光素子。
  17. 前記第1領域はp型半導体層の第2オーミック接合に配置される、請求項16に記載の発光素子。
  18. 前記第1領域は酸化物、窒化物および金属のうち、少なくとも一つを含んで構成される、請求項10に記載の発光素子。
  19. 請求項1〜請求項18のいずれか一項に記載された発光素子およびサブマウントを含む、発光素子パッケージ。
JP2016094424A 2015-05-11 2016-05-10 発光素子および発光素子パッケージ Active JP6971456B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2015-0065485 2015-05-11
KR1020150065485A KR20160132658A (ko) 2015-05-11 2015-05-11 발광 소자 및 발광 소자 패키지
KR10-2015-0065483 2015-05-11
KR1020150065483A KR102328472B1 (ko) 2015-05-11 2015-05-11 오믹 접합 및 이를 포함하는 발광 소자

Publications (3)

Publication Number Publication Date
JP2016213467A JP2016213467A (ja) 2016-12-15
JP2016213467A5 JP2016213467A5 (ja) 2019-06-13
JP6971456B2 true JP6971456B2 (ja) 2021-11-24

Family

ID=55963236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016094424A Active JP6971456B2 (ja) 2015-05-11 2016-05-10 発光素子および発光素子パッケージ

Country Status (4)

Country Link
US (1) US9673368B2 (ja)
EP (1) EP3093892B1 (ja)
JP (1) JP6971456B2 (ja)
CN (1) CN106159053B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018119688B4 (de) * 2018-08-14 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
KR100550735B1 (ko) * 2002-11-16 2006-02-08 엘지이노텍 주식회사 P형 질화갈륨계 화합물 반도체의 전극 구조 및 전극구조의 형성 방법
JP2006506827A (ja) 2002-11-16 2006-02-23 エルジー イノテック カンパニー リミテッド 光デバイス及びその製造方法
JP2005050859A (ja) * 2003-07-29 2005-02-24 Renesas Technology Corp 半導体装置の製造方法
JP2005277372A (ja) 2004-02-25 2005-10-06 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP4733371B2 (ja) 2004-08-18 2011-07-27 三菱化学株式会社 n型窒化物半導体用のオーミック電極およびその製造方法
KR101135417B1 (ko) * 2004-08-18 2012-04-17 제이엑스 닛코닛세키에너지주식회사 전기 이중층 커패시터의 전극용 탄소재의 원료탄 조성물
KR100576872B1 (ko) * 2004-09-17 2006-05-10 삼성전기주식회사 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
JP4837295B2 (ja) * 2005-03-02 2011-12-14 株式会社沖データ 半導体装置、led装置、ledヘッド、及び画像形成装置
US7791198B2 (en) * 2007-02-20 2010-09-07 Nec Electronics Corporation Semiconductor device including a coupling region which includes layers of aluminum and copper alloys
US7759670B2 (en) * 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
US8148733B2 (en) 2007-06-12 2012-04-03 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
JP2010238802A (ja) * 2009-03-30 2010-10-21 Showa Denko Kk 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法
US8552455B2 (en) * 2009-09-07 2013-10-08 Seoul Opto Device Co., Ltd. Semiconductor light-emitting diode and a production method therefor
JP2011119519A (ja) * 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子及び半導体発光装置
KR100999787B1 (ko) * 2009-12-29 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
TWI474516B (zh) * 2012-08-30 2015-02-21 Lextar Electronics Corp 覆晶式發光二極體結構及其製造方法
KR20140103397A (ko) 2013-02-15 2014-08-27 삼성전자주식회사 반도체 발광 소자
KR102075655B1 (ko) * 2013-06-24 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
WO2015029281A1 (ja) * 2013-08-26 2015-03-05 パナソニックIpマネジメント株式会社 半導体発光素子及び半導体発光素子の製造方法
JP6355492B2 (ja) 2013-10-03 2018-07-11 アルパッド株式会社 複合樹脂及び電子デバイス

Also Published As

Publication number Publication date
JP2016213467A (ja) 2016-12-15
EP3093892B1 (en) 2020-12-23
CN106159053B (zh) 2019-12-13
US9673368B2 (en) 2017-06-06
CN106159053A (zh) 2016-11-23
US20160336497A1 (en) 2016-11-17
EP3093892A1 (en) 2016-11-16

Similar Documents

Publication Publication Date Title
US10608144B2 (en) Electrode pad structure of a light emitting diode
JP6757313B2 (ja) 発光素子
JP6056150B2 (ja) 半導体発光素子
KR101627010B1 (ko) 반도체 발광소자
JP4899825B2 (ja) 半導体発光素子、発光装置
JP5633477B2 (ja) 発光素子
JP5235878B2 (ja) 半導体発光素子
WO2011071100A1 (ja) 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
JP2011138820A (ja) 発光素子
CN110676367A (zh) 发光二极管
JP5377725B1 (ja) 半導体発光素子
JP2014216470A (ja) 半導体発光素子
JP5518273B1 (ja) 発光ダイオード素子および発光ダイオード装置
JP2020533778A (ja) 発光素子パッケージ
JP2006024750A (ja) 発光素子
JP2014157948A (ja) 半導体発光素子及び発光装置
JP5266349B2 (ja) 発光装置
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
JP6971456B2 (ja) 発光素子および発光素子パッケージ
JP5865870B2 (ja) 半導体発光素子
TWI672826B (zh) 發光元件
KR102328472B1 (ko) 오믹 접합 및 이를 포함하는 발광 소자
JP2010226013A (ja) 発光素子及びその製造方法
CN114464713A (zh) 发光元件
JP2014116397A (ja) 発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210512

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211026

R150 Certificate of patent or registration of utility model

Ref document number: 6971456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150