JP2019191036A5 - - Google Patents

Description

このように構成し、信号入力回路に外部から信号を入力すれば、検査用出力回路を介して前記信号を外部でモニタすることができる。また、検査用入力回路に外部から信号を入力すれば、信号出力回路を介して前記信号を外部でモニタすることができる。したがって、半導体装置がパッケージ化されていても、信号入力回路及び／又は信号出力回路の機能が正常か否かを外部より確認できる。

また、請求項１記載の半導体装置によれば、検査用入力回路をトライステート出力とするので、通常の信号入力回路→結合素子→信号出力回路の経路で信号を伝送する際に、外部より検査用入力回路の出力をハイインピーダンス状態に制御すれば、検査用入力回路が出力する信号の影響を簡単に排除できる。

Claims (10)

1. 外部より信号が入力される信号入力回路（５，３８）と、
   外部に信号を出力する信号出力回路（７，４１）と、
   前記信号入力回路と前記信号出力回路との間に接続される結合素子（６，７２）とを備え、これらが半導体チップ（２〜４，２１，２２，３２〜３４，５１〜５３，７３，８４，８５，９２）上に形成されてパッケージ化されている半導体装置において、
   前記信号入力回路より前記結合素子を介すことなく検査信号を外部に出力させるための検査用出力回路（８，４２），及び／又は前記信号出力回路に前記結合素子を介すことなく外部より検査信号を入力するための検査用入力回路（９，２３，４２，６４）を備え、
   前記検査用入力回路（２３）は、トライステート出力である半導体装置。
2. 外部より信号が入力される信号入力回路（５，３８）と、
   外部に信号を出力する信号出力回路（７，４１）と、
   前記信号入力回路と前記信号出力回路との間に接続される結合素子（６，７２）とを備え、これらが半導体チップ（２〜４，２１，２２，３２〜３４，５１〜５３，７３，８４，８５，９２）上に形成されてパッケージ化されている半導体装置において、
   前記信号入力回路より前記結合素子を介すことなく検査信号を外部に出力させるための検査用出力回路（８，４２），及び／又は前記信号出力回路に前記結合素子を介すことなく外部より検査信号を入力するための検査用入力回路（９，２３，４２，６４）を備え、
   前記検査用入力回路（６４）は、前記信号出力回路に供給される電源電圧とは異なるハイレベル信号を出力可能に構成される半導体装置。
3. 外部より信号が入力される信号入力回路（５，３８）と、
   外部に信号を出力する信号出力回路（７，４１）と、
   前記信号入力回路と前記信号出力回路との間に接続される結合素子（６，７２）とを備え、これらが半導体チップ（２〜４，２１，２２，３２〜３４，５１〜５３，７３，８４，８５，９２）上に形成されてパッケージ化されている半導体装置において、
   前記信号入力回路より前記結合素子を介すことなく検査信号を外部に出力させるための検査用出力回路（８，４２），及び／又は前記信号出力回路に前記結合素子を介すことなく外部より検査信号を入力するための検査用入力回路（９，２３，４２，６４）を備え、
   前記信号入力回路に入力される信号をバイパスして前記結合素子に出力するための送信側スイッチ（８２），及び／又は前記信号出力回路に入力される信号をバイパスして外部に出力するための受信側スイッチ（８３）を備える半導体装置。
4. 前記送信側スイッチ及び／又は前記受信側スイッチは、前記半導体チップ（８４，８５）上に形成されている請求項３記載の半導体装置。
5. 外部より信号が入力される信号入力回路（５，３８）と、
   外部に信号を出力する信号出力回路（７，４１）と、
   前記信号入力回路と前記信号出力回路との間に接続される結合素子（６，７２）とを備え、これらが半導体チップ（２〜４，２１，２２，３２〜３４，５１〜５３，７３，８４，８５，９２）上に形成されてパッケージ化されている半導体装置において、
   前記信号入力回路より前記結合素子を介すことなく検査信号を外部に出力させるための検査用出力回路（８，４２），及び／又は前記信号出力回路に前記結合素子を介すことなく外部より検査信号を入力するための検査用入力回路（９，２３，４２，６４）を備え、
   前記信号入力回路，前記信号出力回路及び前記結合素子それぞれが、異なる半導体チップ（２〜４，２２，３２〜３４，７３，８４，８５，９２）に形成されており、
   前記信号入力回路，前記信号出力回路及び前記結合素子それぞれが、異なるパッケージにモールドされている半導体装置。
6. 前記結合素子がトランス（６）である請求項１から５の何れか一項に記載の半導体装置。
7. 前記信号入力回路，前記信号出力回路及び前記結合素子のうち、少なくとも２つが同一の半導体チップ（５１〜５３）に形成されている請求項１から４の何れか一項に記載の半導体装置。
8. 前記結合素子と、前記信号入力回路及び前記信号出力回路との少なくとも２つが、１つのパッケージにモールドされている請求項７記載の半導体装置。
9. 前記検査用出力回路が前記信号入力回路と同じ半導体チップ（２，３２，５１，５３，８４）に形成されている，及び／又は前記検査用入力回路が前信号出力回路と同じ半導体チップ（４，２２，３４，５２，５３，８５）に形成されている請求項１から８の何れか一項に記載の半導体装置。
10. 前記結合素子は、前記信号入力回路を介して入力される信号を、電気的に絶縁した状態で前記信号出力回路に伝達する請求項１から９の何れか一項に記載の半導体装置。