JP2003332440A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003332440A5 JP2003332440A5 JP2002131172A JP2002131172A JP2003332440A5 JP 2003332440 A5 JP2003332440 A5 JP 2003332440A5 JP 2002131172 A JP2002131172 A JP 2002131172A JP 2002131172 A JP2002131172 A JP 2002131172A JP 2003332440 A5 JP2003332440 A5 JP 2003332440A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- interface
- chip
- internal
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (10)
- 電子素子と、
該電子素子に結合された第1のチップであって、該第1のチップは多重の選択的機能を有し、該選択的機能の1つは前記チップと前記電子素子との間の電気的結合により選択される該チップと、
を備えるチップパッケージ。 - 前記電子素子が他のチップを備える請求項1に記載のチップパッケージ。
- 前記電子素子がテスト素子を含む請求項1に記載のチップパッケージ。
- 内部回路と、
ESD保護回路を有する第1のインターフェースと、
ESD保護回路を有さない第2のインターフェースと、
該第1のインターフェースと内部回路との電気的結合または該第2のインターフェースと該内部回路との電気的結合を選択可能なモード・セレクタと、
を備えるチップ。 - 内部回路と、
駆動回路を有する第1のインターフェースと、
駆動回路を有さない第2のインターフェースと、
該第1のインターフェースと内部回路との電気的結合または該第2のインターフェースと該内部回路との電気的結合を選択可能なモード・セレクタと、
を備えるチップ - 内部回路と、
レシーバ回路を有する第1のインターフェースと、
レシーバ回路を有さない第2のインターフェースと、
該第1のインターフェースと内部回路との電気的結合または該第2のインターフェースと該内部回路との電気的結合を選択可能なモード・セレクタと、
を備えるチップ - 内部回路と、
テスト回路を有する第1のインターフェースと、
テスト回路を有さない第2のインターフェースと、
該第1のインターフェースと内部回路との電気的結合または該第2のインターフェースと該内部回路との電気的結合を選択可能なモード・セレクタと、
を備えるチップ - 内部回路と外部回路との間の電気的経路を含み、該電気的経路がESD保護回路に電気的に結合されていないチップ。
- 内部回路と外部回路との間の電気的経路を含み、該電気的経路がレシーバ回路に電気的に結合されていないチップ。
- 内部回路と外部回路との間の電気的経路を含み、該電気的経路が駆動回路に電気的に結合されていないチップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002131172A JP5085829B2 (ja) | 2002-05-07 | 2002-05-07 | 集積回路チップ構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002131172A JP5085829B2 (ja) | 2002-05-07 | 2002-05-07 | 集積回路チップ構造 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010097554A Division JP2010239137A (ja) | 2010-04-21 | 2010-04-21 | 高性能サブシステムの設計および組立体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003332440A JP2003332440A (ja) | 2003-11-21 |
JP2003332440A5 true JP2003332440A5 (ja) | 2005-09-29 |
JP5085829B2 JP5085829B2 (ja) | 2012-11-28 |
Family
ID=29695855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002131172A Expired - Fee Related JP5085829B2 (ja) | 2002-05-07 | 2002-05-07 | 集積回路チップ構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5085829B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1969264A (zh) | 2004-06-10 | 2007-05-23 | 日本电气株式会社 | 信息终端、设定信息配发服务器、权利信息配发服务器、网络连接设定程序及方法 |
KR100630685B1 (ko) * | 2004-06-22 | 2006-10-02 | 삼성전자주식회사 | 다른 칩을 경유하여 입력 신호를 전달하는 집적회로 장치및 집적회로 멀티 칩 패키지 |
JP2006080145A (ja) * | 2004-09-07 | 2006-03-23 | Nec Electronics Corp | チップオンチップ型半導体集積回路装置 |
WO2008087740A1 (ja) * | 2007-01-19 | 2008-07-24 | Liquid Design Systems, Inc. | 半導体装置 |
JP5801531B2 (ja) | 2009-10-16 | 2015-10-28 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ及びその製造方法 |
KR101211044B1 (ko) | 2010-05-27 | 2012-12-12 | 에스케이하이닉스 주식회사 | 멀티칩 구조를 가지는 반도체 집적 회로 |
KR101190744B1 (ko) | 2010-05-27 | 2012-10-12 | 에스케이하이닉스 주식회사 | 멀티칩 구조를 가지는 반도체 집적 회로 |
TWI483378B (zh) * | 2013-01-04 | 2015-05-01 | Tsai Yu Huang | 三維晶片堆疊結構 |
JP5908545B2 (ja) * | 2014-08-14 | 2016-04-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 高性能サブシステムの設計および組立体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58118123A (ja) * | 1982-01-06 | 1983-07-14 | Hitachi Ltd | 半導体集積回路 |
JPS63126263A (ja) * | 1986-11-17 | 1988-05-30 | Hitachi Ltd | 半導体集積回路装置 |
JP2531827B2 (ja) * | 1990-04-25 | 1996-09-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
EP0767492A3 (en) * | 1995-10-02 | 1998-09-09 | Altera Corporation | Integrated circuit test system |
JP3152635B2 (ja) * | 1996-09-09 | 2001-04-03 | 三洋電機株式会社 | マスタスライス方式の基本セル、半導体集積回路装置、フリップフロップ回路、排他的論理和回路、マルチプレクサ及び加算器 |
JP2000022072A (ja) * | 1998-07-07 | 2000-01-21 | Matsushita Electric Ind Co Ltd | マルチチップモジュール |
-
2002
- 2002-05-07 JP JP2002131172A patent/JP5085829B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200511612A (en) | Mount for semiconductor light emitting device | |
WO2003063248A8 (en) | Semiconductor die package with semiconductor die having side electrical connection | |
JP2004063767A5 (ja) | ||
WO2004034428A3 (en) | Semiconductor device package | |
JP2006339640A (ja) | 静電気放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード | |
WO2005122249A3 (en) | Semiconductor device module with flip chip devices on a common lead frame | |
TW200627561A (en) | Chip package | |
JP2007525842A5 (ja) | ||
WO2005003801A3 (en) | Semiconductor device and magneto-resistive sensor integration | |
WO2006107507A3 (en) | Wafer level package including a device wafer integrated with a passive component | |
WO2007011544A3 (en) | Electronically connecting substrate with electrical device | |
TW200737383A (en) | Substrate with built-in chip and method for manufacturing substrate with built-in chip | |
EP1873832A4 (en) | MEMORY DEVICE AND INTEGRATED SEMICONDUCTOR SWITCHING | |
EP1732130A3 (en) | Circuit assembly with surface-mount IC package and heat sink | |
TW200507239A (en) | ESD protection circuit having control circuit | |
TW200802828A (en) | Semiconductor device | |
JP2010219122A5 (ja) | ||
TW200727756A (en) | Circuit board and electronic assembly | |
TW200504952A (en) | Method of manufacturing semiconductor package and method of manufacturing semiconductor device | |
TW200511534A (en) | Tape circuit substrate and semiconductor chip package using the same | |
JP2003332440A5 (ja) | ||
CA2409912A1 (en) | Improvements in grounding and thermal dissipation for integrated circuit packages | |
JP2006352064A5 (ja) | ||
JP2008533722A (ja) | パワー半導体パッケージ | |
TWI385779B (zh) | 多層系統晶片模組結構 |