DE60309761T2 - Methode und Vorrichtung zum Testen von Hochgeschwindigkeits-Verbindungsschaltungen - Google Patents

Methode und Vorrichtung zum Testen von Hochgeschwindigkeits-Verbindungsschaltungen Download PDF

Info

Publication number
DE60309761T2
DE60309761T2 DE60309761T DE60309761T DE60309761T2 DE 60309761 T2 DE60309761 T2 DE 60309761T2 DE 60309761 T DE60309761 T DE 60309761T DE 60309761 T DE60309761 T DE 60309761T DE 60309761 T2 DE60309761 T2 DE 60309761T2
Authority
DE
Germany
Prior art keywords
test
input
output
capture
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60309761T
Other languages
English (en)
Other versions
DE60309761D1 (de
Inventor
Lee D. Parker Whetsel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE60309761D1 publication Critical patent/DE60309761D1/de
Publication of DE60309761T2 publication Critical patent/DE60309761T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318577—AC testing, e.g. current testing, burn-in
    • G01R31/31858—Delay testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • QUERVERWEIS AUF EIN VERWANDTES PATENT
  • Bestimmte Aspekte dieser Anmeldung beziehen sich auf das Zwischenverbindungsschaltungs-Testen, wie es im US-Patent 5.056.094, Delay Fault Testing Method and Apparatus, beschrieben ist.
  • HINTERGRUND DER ERFINDUNG
  • Diese Anmeldung bezieht sich im Allgemeinen auf das Testen von gleichstrom- und wechselstromgekoppelten Hochgeschwindigkeits-Zwischenverbindungsschaltungen, die sich zwischen integrierten Schaltungen befinden, durch die Erweiterung des Befehlssatzes und der Architektur des IEEE-1149.1-TAP- und Boundary-Scan-Standards (JTAG).
  • Die Bandbreite der Übermittlung digitaler Signale zwischen integrierten Schaltungen auf Leiterplatten ist zunehmend. Neue digitale Zwischenverbindungsschaltungs-Technologien mit höherer Geschwindigkeit werden entwickelt, um diesen Bedarf zu unterstützen. Die traditionelle JTAG-Boundary-Scan-Architektur (d. h. der IEEE-1149.1-Standard) besitzt Beschränkungen, die sie daran hindern, diese digitalen Zwischenverbindungsschaltungen mit höherer Geschwindigkeit testen zu können.
  • Das Testen einer gleichstrom- und wechselstromgekoppelten Hochgeschwindigkeits-Zwischenverbindungsschaltung zwischen integrierten Schaltungen durch den JTAG ist, zurückzuführen auf die Beschränkungen in der Art, in der die JTAG-Architektur das Testen der Zwischenverbindungsschaltungen ausführt, eingeschränkt. Die wachsende Verwendung dieser Hochgeschwindigkeits-Zwischenverbindungsschaltung erfordert Erweiterungen für den JTAG, um ein zuverlässiges Testen dieser Zwischenverbindungsschaltungen zu erreichen.
  • Eine Wechselstrom-Extext-Arbeitsgruppe hat einige Arbeit geleistet, wobei sie sich dem Testen gleichstrom- und wechselstromgekoppelter Hochgeschwindigkeits-Zwischenverbindungsschaltungen oder -netzwerke zugewandt hat.
  • Ein Artikel von Lofstrom, Keith, "Early Capture for Boundary Scan Timing Measurements," International Test Conference, 20-25. Oktober 1996, Dokument 15.3, S. 417-422, offenbart das Messen analoger Signalformen und Verzögerungen durch eine Erweiterung der IEEE-1149.X-Standards. Die Erweiterung fängt Abtastwert-Daten an einer Abfallflanke des TMS während des Aktualisierungs-DR-Zustands ein.
  • Außerdem erörtert United-States-Patent US 6.286.119 einen Zwischenverbindungs-Verzögerungstest unter Verwendung der Testzugangs-Port-Steuereinheit gemäß dem IEEE-1149.1-Standard. Das Starten eines Tests und das Einfangen der Testreaktion in Reaktion auf denselben Aktualisierungs-DR-Zustand tritt in einer speziellen Verzögerungstestbetriebsart auf. Um zu vermeiden, dass die beim Verzögerungstest eingefangene Testreaktion durch den normalen Einfang-DR-Zustand verfälscht wird, wird die Wirkung des Einfang-DR-Zustands verborgen.
  • Gemäß der vorliegenden Erfindung werden eine Vorrichtung und ein Verfahren geschaffen, wie sie in den Ansprüchen dargelegt sind.
  • KURZBESCHREIBUNG DER ANSICHTEN DER ZEICHNUNG
  • 1 ist ein Blockschaltplan einer herkömmlichen JTAG-Zwischenverbindungsschaltungs-Testoperation und ein in Beziehung stehendes Taktdiagramm.
  • 2 ist ein Blockschaltplan einer ersten Beispieleinschränkung der herkömmlichen JTAG-Zwischenverbindungsschaltungs-Testoperation und ein in Beziehung stehendes Taktdiagramm.
  • 2A ist ein Blockschaltplan einer zweiten Beispieleinschränkung der herkömmlichen JTAG-Zwischenverbindungsschaltungs-Testoperation und ein in Beziehung stehendes Taktdiagramm.
  • 3 ist ein Blockschaltplan einer Ausbreitungstestoperation einer Gleichstrom-Zwischenverbindungsschaltung gemäß der vorliegenden Offenbarung und ein Taktdiagramm.
  • 4 ist ein Blockschaltplan einer Ausbreitungstestoperation einer Wechselstrom-Zwischenverbindungsschaltung gemäß der vorliegenden Offenbarung und ein Taktdiagramm.
  • 5 ist ein Blockschaltplan der elementaren JTAG-Architektur einer integrierten Schaltung.
  • 6 ist ein Blockschaltplan einer Verbesserung der elementaren JTAG-Architektur, um den Ausbreitungstestbefehl der vorliegenden Offenbarung zu erlauben.
  • 7 ist ein Taktplan des Ausbreitungstestbefehls der vorliegenden Offenbarung.
  • 8A ist ein Blockschaltplan eines ersten Implementierungsbeispiels einer Verzögerungsschaltung der vorliegenden Offenbarung.
  • 8B ist ein Blockschaltplan eines zweiten Implementierungsbeispiels einer Verzögerungsschaltung der vorliegenden Offenbarung.
  • 8C ist ein Blockschaltplan eines dritten Implementierungsbeispiels einer Verzögerungsschaltung der vorliegenden Offenbarung.
  • 8D ist ein Blockschaltplan eines dritten Implementierungsbeispiels einer Verzögerungsschaltung der vorliegenden Offenbarung.
  • 8E ist ein Taktplan der Programmierung der feinen und groben Verzögerung der Verzögerungsschaltung nach 8D.
  • 9 ist das Zustandsdiagramm einer herkömmlichen JTAG-TAP-Steuereinheit.
  • 10 ist ein Zustandsdiagramm, das die durch den Ausbreitungstestbefehl an bestimmten Zuständen der graphischen Darstellung des herkömmlichen JTAG-TAP geschaffenen Änderungen zeigt.
  • 11 ist ein Blockschaltplan einer herkömmlichen TAP-Takt-DR-Durchschaltsteuerungsschaltung zum Erzeugen des Takt-DR-Signals während der Verschiebungs-DR- und Einfang-DR-TAP-Zustände und eine erklärende Wahrheitstabelle.
  • 12 ist ein Blockschaltplan einer Modifikation der herkömmlichen TAP-Takt-DR-Durchschaltsteuerungsschaltung, um den Ausbreitungstestbefehl der vorliegenden Offenbarung zu unterstützen.
  • 13 ist ein Blockschaltplan einer Aktualisierungs-DR-Zustands-Erfassungsschaltung, die zum TAP hinzugefügt ist, um den Ausbreitungstest der vorliegenden Offenbarung zu unterstützen.
  • 14 ist ein Blockschaltplan einer Abklingtestoperation der Wechselstrom-Zwischenverbindungsschaltung gemäß der vorliegenden Offenbarung und ein Taktdiagramm.
  • 15 ist ein Blockschaltplan einer Verbesserung der elementaren JTAG-Architektur, um den Abklingtestbefehl der vorliegenden Offenbarung zu erlauben.
  • 16 ist ein Taktdiagramm des Abklingtestbefehls der vorliegenden Offenbarung.
  • 17 ist ein Ablaufplan der Auswirkung des Abklingtestbefehls auf bestimmte Zustände der graphischen Darstellung des herkömmlichen JTAG-TAP.
  • 18A ist ein Blockschaltplan der Modifikationen an den "vollen" Eingangs-Boundary-Scan-Zellen, um den Zellen zu ermöglichen, den Abklingtestbefehl der vorliegenden Offenbarung auszuführen.
  • 18B ist ein Blockschaltplan der Modifikationen an den Nur-Beobachtungs-Eingangs-Boundary-Scan-Zellen, um den Zellen zu ermöglichen, den Abklingtestbefehl der vorliegenden Offenbarung auszuführen.
  • 18C ist ein Blockschaltplan einer Schaltung, die in den Blockschaltplänen nach den 18A und 18B verwendet wird.
  • 19 ist ein Blockschaltplan eines ersten Operationsbeispiels des Abklingtestbefehls.
  • 20 ist ein Blockschaltplan eines zweiten Operationsbeispiels des Abklingtestbefehls.
  • 21 ist ein Blockschaltplan eines dritten Operationsbeispiels des Abklingtestbefehls.
  • 22 ist ein Blockschaltplan einer Zyklustestoperation der Wechselstrom-Zwischenverbindungsschaltung gemäß der vorliegenden Offenbarung und ein in Beziehung stehendes Taktdiagramm.
  • 23 ist ein Blockschaltplan einer Verbesserung der elementaren JTAG-Architektur, um den Zyklustestbefehl der vorliegenden Offenbarung bereitzustellen.
  • 24A ist ein Beispiel eines Taktdiagramms der Operation des Zyklustestbefehls, wie er in einem Testausführungs-/Ruhezustand nach dem Aktualisierungs-IR-Zustand ausgeführt wird.
  • 24B ist ein Beispiel eines Taktdiagramms der Operation des Zyklustestbefehls, wie er in einem Testausführungs-/Ruhezustand nach dem Aktualisierungs-DR-Zustand ausgeführt wird.
  • 24C ist ein Beispiel eines Taktdiagramms der Beendigung des Zyklustestbefehls durch das Einscannen und Aktualisieren eines weiteren Befehls.
  • 25 ist ein Ablaufplan der Auswirkung des Zyklustestbefehls auf bestimmte Zustände der graphischen Darstellung des herkömmlichen JTAG-TAP.
  • 26A ist Blockschaltplan einer zum TAP hinzugefügten Schaltungsanordnung, um die Testausführungs-/Ruhe- und Aktualisierungs-DR-Zustände zu erfassen, um die Ausbreitungs- und Zyklustestbefehle der vorliegenden Offenbarung zu unterstützen.
  • 26B ist ein Blockschaltplan einer zum TAP hinzugefügten Einfang-DR-Zustands-Erfassungsschaltung, um den Zyklustestbefehl der vorliegenden Offenbarung zu unterstützen.
  • 27A ist ein Blockschaltplan der Modifikationen an den "vollen" Eingangs-Boundary-Scan-Zellen, um den Zellen zu ermöglichen, den Zyklustestbefehl der vorliegenden Offenbarung auszuführen.
  • 27B ist ein Blockschaltplan der Modifikationen an den Nur-Beobachtungs-Eingangs-Boundary-Scan-Zellen, um den Zellen zu ermöglichen, den Zyklustestbefehl der vorliegenden Offenbarung auszuführen.
  • 27C ist ein Blockschaltplan einer Schaltung, die in den Blockschaltplänen nach den 27A und 27B verwendet wird.
  • 28 ist ein Blockschaltplan der Modifikationen an den Ausgangs-Boundary-Scan-Zellen, um den Zellen zu ermöglichen, den Zyklustestbefehl der vorliegenden Offenbarung auszuführen.
  • 29 ist ein Blockschaltplan einer differentiellen wechselstromgekoppelten Beispiel-Zwischenverbindungsschaltung zwischen integrierten Schaltungen, die unter Verwendung der Ausbreitungs-, Abkling- und Zyklustestbefehle der vorliegenden Offenbarung testbar gemacht wird.
  • 30 ist ein Blockschaltplan des Testens wechselstromgekoppelter Zwischenverbindungsschaltungen zwischen einem herkömmlichen 1149.1-Testbereich und einem 1149.1-Testbereich, der vergrößert worden ist, damit er die Ausbreitungs- und Abklingtestbefehle der vorliegenden Offenbarung enthält.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • 1 veranschaulicht eine Gleichstrom-Zwischenverbindungsschaltung 103, die unter Verwendung des vorhandenen JTAG-Standards getestet wird. Die Gleichstrom-Zwischenverbindungsschaltung 103 enthält ein Abschlusselement (d. h. einen Pull-Down-Widerstand 106). Viele andere Konfigurationen von Abschlusselementen in Gleichstrom-Zwischenverbindungsschaltungen sind möglich. In der funktionalen Betriebsart wird ein funktionales Signal von einer Kernschaltungsanordnung von einer ersten IC ausgegeben, wobei es durch die JTAG-Boundary-Zelle 101 der ersten IC und durch den Ausgangspuffer 104 der ersten IC geleitet wird. Das funktionale Signal wird durch eine externe Gleichstrom-Zwischenverbindungsschaltung 103 über den Eingangpuffer 105 und die JTAG-Boundary-Zelle 102 der zweiten IC zum Eingang einer funktionalen Kernschaltungsanordnung einer zweiten IC übertragen.
  • Die JTAG-Boundary-Zellen sind während der funktionalen Betriebsart transparent, was durch das Laden eines Umgehungsbefehls in die Befehlsregister (IR) der JTAG-Architekturen der ersten und zweiten ICs erreicht wird. Wenn jedoch ein Extest-Befehl in die Befehlsregister (IR) der JTAG-Architekturen geladen wird, werden die Boundary-Zellen durch den JTAG-Testzugangs-Port (TAP) und das Befehlsregister (IR) gesteuert, damit sie unabhängig von der Kernschaltungsanordnung der IC arbeiten, um das Testen der Gleichstrom-Zwischenverbindungsschaltung zu erlauben. Der Extest-Befehl und seine Operation innerhalb der JTAG-Architektur sind wohlbekannt, wobei die Einzelheiten im Dokument des IEEE-1149.1-Standards bereitgestellt sind.
  • Das Taktdiagramm nach 1 ist vorgesehen, um die Operation der JTAG-Extest-Operation zu veranschaulichen, die in der Gleichstrom-Zwischenverbindungsschaltung 103 auftritt. Das Taktdiagramm zeigt die Zustandsbewegungen der JTAG-TAP-Steuereinheit während der Anstiegsflanken des Testtakts (TCK-Anstiegsflanken) an. Die Operation der TAP-Steuereinheit ist wohlbekannt, wobei die Einzelheiten im Dokument des IEEE-1149.1-Standards bereitgestellt sind.
  • Im Taktdiagramm ist zu sehen, dass die Extest-Operation die Schritte des Verschiebens der Daten während des Verschiebungs-DR-TAP-Zustands (SDR-TAP-Zustands), dann des Aktualisierens der Daten während des Aktualisierungs-DR-TAP-Zustands (UDR-TAP-Zustands) und dann des Einfangens der Daten am Ende des Einfang-DR-TAP-Zustands (CDR-TAP-Zustands) beim Übergang in den Verschiebungs-DR-TAP-Zustand (SDR-TAP-Zustand) enthält. Die Daten werden von der Boundary-Zelle 101 bei der Abfallflanke des TCK im Aktualisierungs-DR-Zustand aktualisiert, wie angegeben ist, wobei sie in der Boundary-Zelle 102 am Ende des Einfang-DR-Zustands bei der Anstiegsflanke des TCK eingefangen werden, wie angegeben ist. Die Aktualisierungs- und Einfangoperationen sind durch 2,5 TCK-Perioden getrennt. Diese Trennung stört die Extest-Operation nicht, weil der vom Ausgang (OUT') der Zelle 101 aktualisierte und angesteuerte Datenwert am Eingang (IN') der Zelle 102 über die Einfangoperation der Zelle 102 hinaus gehalten wird.
  • Folglich kann der Extest-Befehl, indem er die Datenwerte durch die Gleichstrom-Zwischenverbindungsschaltung leitet, testen, um festzustellen, ob sie strukturell fehlerfrei ist. Die 2,5-TCK-Trennung berücksichtigt jedoch nicht das Verzögerungstesten der Gleichstrom-Zwischenverbindungsschaltung (d. h. das Testen, dass ein von der Zelle 101 aktualisiertes Signal in einer kurzen Zeitdauer in der Zelle 102 eingefangen wird).
  • 2 veranschaulicht das Beispiel nach 1, wobei anstelle der Gleichstrom-Zwischenverbindungsschaltung 103 eine Wechselstrom-Zwischenverbindungsschaltung 108 verwendet wird. Die Wechselstrom-Zwischenverbindungsschaltung 108 enthält zusammen mit einem Kondensator 107, der sich in Reihe in der Verbindung zwischen dem Ausgang (OUT) des Puffers 104 und des Eingangs (IN) des Puffers 105 befindet, das widerstandsbehaftete Abschlusselement 106, wie es die Gleichstrom-Zwischenverbindungsschaltung 102 enthält. Der Kondensator 107 dient dazu, die Gleichstromkomponente des durch die Zwischenverbindungsschaltung übertragenen Signals zu blockieren, während er die Wechselstromkomponente des durch die Zwischenverbindungsschaltung übertragenen Signals hindurchleitet. Wie beim Beispiel der Gleichstrom-Zwischenverbindungsschaltung 102 sind in der Wechselstrom-Zwischenverbindungsschaltung 108 viele andere Typen der Verbindungen des widerstandsbehafteten Abschlusselements möglich.
  • Das Taktdiagramm nach 2 wird verwendet, um das Problem anzugeben, das der Extest-Befehl beim Testen der Wechselstrom-Zwischenverbindungsschaltung 108 nach 2 besitzt. Wie beim Taktbeispiel nach 1 werden die Daten während des Verschiebungs-DR-TAP-Zustands verschoben, dann in der Mitte des Aktualisierungs-DR-TAP-Zustands aktualisiert und dann am Ende des Einfang-DR-TAP-Zustands eingefangen. In diesem Beispiel wird eine logische Eins aktualisiert und von der Zelle 101 bei der Abfall-TCK-Flanke des Aktualisierungs-DR-Zustands ausgegeben (OUT'), um den Eingang (IN') der Zelle 102 anzusteuern. Das RC-Netzwerk in der Wechselstrom-Zwischenverbindungsschaltung beginnt jedoch, nachdem es durch die von der Zelle 101 ausgegebene logische Eins geladen worden ist, sich zu entladen, da der Pull-Down-Widerstand 106 die Spannung des Kondensators 107 zur Masse abfließen lässt. Nach 5 RC-Zeitkonstanten erreicht die am Eingang (IN) des Puffers 105 vorhandene Spannung das Massepotential. Es wird angenommen, dass die 5 RC-Zeitkonstanten innerhalb der 2,5-TCK-Perioden auftreten, wie im Taktdiagramm nach 2 gezeigt ist. Folglich wird der Eingang (IN') in die Zelle 102, während er nach der Aktualisierung auf eine logische Eins angesteuert wird, auf eine logische Null angesteuert, wenn die Einfangoperation 2,5 TCKs später auftritt.
  • 2A veranschaulicht eine Wechselstrom-Zwischenverbindungsschaltung 201 mit einem Pull-Up-Element 202, das das Testen während eines aktualisierten logischen Null-Signals aus einem Grund verhindert, der zu dem ähnlich ist, der in 2 bei einer Wechselstrom-Zwischenverbindungsschaltung 108 veranschaulicht ist, die ein Pull-Down-Element 106 besitzt, das das Testen unter Verwendung eines aktualisierten Testsignals einer logischen Eins verhindert. Der Grund ist, dass die Wechselstrom- Zwischenverbindungsschaltung 201 aus einem angesteuerten logischen Null-Zustand in einen logischen Eins-Zustand geht, bevor die Einfangoperation 2,5 TCKs nach der Aktualisierungsoperation der logischen Null auftreten kann.
  • Aus dieser Beschreibung ist ersichtlich, dass die Wechselstrom-Zwischenverbindungsschaltungen mit kleinen RC-Zeitkonstanten durch die Operation des JTAG-Extest-Befehls untestbar gemacht werden. Dieses Problem ist bekannt, wobei unter dem IEEE-Standard P1149.6 (siehe Literaturhinweis 1) bestimmte Lösungen entwickelt werden. Einige der Lösungen, die für den IEEE-P1149.6 betrachtet werden, erfordern, dass eine signifikante Menge einer Schaltungsanordnung zu den Boundary-Zellen der JTAG-Architektur hinzugefügt wird. Die durch die vorliegende Offenbarung vorgeschlagene Lösung versucht, das Problem zu lösen, ohne viel, wenn überhaupt, Schaltungsanordnung zu den Boundary-Zellen der JTAG-Architektur hinzufügen zu müssen. Außerdem erfordert die Lösung dieser Offenbarung keine spezielle Manipulation des externen JTAG-Testbusses, wie sie z. B. im Lofstrom-Artikel erforderlich ist.
  • Die Lösung der vorliegenden Offenbarung basiert auf der Verwendung von drei neuen Testbefehlen, die zum JTAG-Befehlssatz hinzugefügt werden können: ein Ausbreitungstestbefehl, ein Abklingtestbefehl und ein Zyklustestbefehl. Diese hinzugefügten Befehle können unter Verwendung des normalen Betriebs des externen JTAG-Testbusses ausgeführt werden.
  • Die Beschreibung des Ausbreitungstestbefehls:
  • Der Ausbreitungstestbefehl ermöglicht das Testen der Ausbreitung eines Signals von einem Vorrichtungsausgang zu einem Vorrichtungseingang durch eine Wechselstrom- oder gleichstromgekoppelte Zwischenverbindungsschaltung. Während die in dieser Offenbarung beschriebenen Vorrichtungen als integrierte Schaltungen auf einem Substrat gezeigt sind, sollte es selbstverständlich sein, dass die Vorrichtungen außerdem Unterschaltungskerne innerhalb einer integrierten Schaltung sein könnten.
  • 3 veranschaulicht die Gleichstrom-Zwischenverbindungsschaltung 103, die unter Verwendung des Ausbreitungstestbefehls getestet wird. Der Ausbreitungstestbefehl erfordert keine zusätzliche Schaltungsanordnung in den Ausgangs-Boundary-Zellen 101 oder den Eingangs-Boundary-Zellen 102 der JTAG- Architektur, d. h., es können die herkömmlichen Eingangs- und Ausgangszellen verwendet werden. Der Ausbreitungstestbefehl verwendet ein zusätzliches Taktsignal innerhalb der JTAG-Architektur, das im Taktdiagramm nach 3 als der Test-Strobe-Einfang (CTS) bezeichnet wird.
  • Wie im Taktdiagramm nach 3 zu sehen ist, betreibt der Ausbreitungstestbefehl die Ausgangszellen 101 in der gleichen Weise wie der Extest-Befehl nach 1, d. h. die Daten werden während des Verschiebungs-DR in die Ausgangszellen verschoben und während des Aktualisierungs-DR von den Ausgangszellen aktualisiert. Der Ausbreitungstestbefehl modifiziert jedoch die Art, in der die Eingangszellen 102 gesteuert werden.
  • Wie im Taktdiagramm nach 3 zu sehen ist, ist gezeigt, dass das neue Test-Strobe-Einfang-Signal (CTS-Signal) aktiv wird, um die Eingangszellen 102 innerhalb eines Zeitfensters kurz nach dem Aktualisieren der Daten aus den Ausgangszellen 101 zu steuern. Folglich verursacht das CTS-Strobe, dass die Eingangszellen 102 die Daten viel früher als der normale Einfang einfangen, der am Ende des Einfang-DR-Zustands auftritt. Ferner wird durch den Ausbreitungstestbefehl erzwungen, dass der normale Einfang, der im Einfang-DR-Zustand auftritt, während des Ausbreitungstestbefehls ein Leerbefehl (NO-OP) ist, um zu verhindern, dass die normale Einfangoperation die durch das CTS-Signal eingefangenen Daten überschreibt.
  • 4 veranschaulicht die Wechselstrom-Zwischenverbindungsschaltung 108, die unter Verwendung des Ausbreitungstestbefehls getestet wird. Wie im Taktdiagramm nach 4 abermals zu sehen ist, ist gezeigt, dass das neue Test-Strobe-Einfang-Signal (CTS-Signal) aktiv wird, um die Daten in den Eingangszellen 102 innerhalb eines Zeitfensters kurz nach der Aktualisierung der Daten von den Ausgangszellen 101 einzufangen. Folglich schafft der Test-Strobe-Einfang (CTS) die Fähigkeit, das ausgebreitete Signal einzufangen, bevor es über das RC-Netzwerk zur Masse entladen wird. Der Ausbreitungstestbefehl sperrt abermals (d. h. verursacht einen NO-OP-TAP-Zustand) die normale JTAG-Einfangoperation, die 2,5 TCKs nach der Aktualisierung auftritt, um das Überschreiben der durch das CTS-Signal eingefangenen Daten zu verhindern.
  • In beiden 3 und 4 ist zu sehen, dass der Ausbreitungstestbefehl ein Verfahren zum Testen von Hochgeschwindigkeits-Zwischenverbindungsschaltungen schafft. Das Verfahren basiert auf dem Bereitstellen eines CTS-Taktes innerhalb eines Zeitfensters kurz nach dem Auftreten der normalen JTAG-Aktualisierungsoperation. Die folgende Beschreibung der 5-13 zeigt ein Beispiel, wie die JTAG-Architektur zu erweitern ist, um den CTS-Takt aufzunehmen.
  • 5 veranschaulicht eine herkömmliche JTAG-Architektur (abzüglich des Umgehungsregisters), die die TAP-Steuereinheit 501, das Befehlsregister 502 und das Boundary-Register 503 enthält. Das Boundary-Register ist mit den Eingangs- und Ausgangspuffern 504 und 505 verbunden. Das Boundary-Register enthält die Boundary-Zellen, die Nur-Beobachtungs-Zellen 506 oder Beobachtungs- und Steuerzellen 507 sein können. Die Bezeichnungskonventionen IN/IN' und OUT/OUT' bilden in die vorhergehenden Beispiele ab. Während der JTAG-Extest-Operationen gibt der TAP Takt-DR-, Aktualisierungs-DR- und Verschiebungs-DR-Signale an das Boundary-Register 503 aus, um die vorher erwähnten Verschiebungs-, Aktualisierungs- und Einfangschritte zu erlauben, die hinsichtlich der Beispiele nach den 1 und 2 erwähnt worden sind.
  • 6 veranschaulicht die JTAG-Architektur nach 5, die modifiziert worden ist, um den Ausbreitungstestbefehl zu unterstützen. Die Modifikationen enthalten das Hinzufügen der CTS-Takterzeugungs-Schaltungsanordnung und Änderungen am Befehlsregister 602 und am TAP 601. Das Befehlsregister 602 wird von einem herkömmlichen Befehlsregister 502 insofern geändert, als es die Fähigkeit enthält, den Ausbreitungstestbefehl zu erkennen. Wenn der Ausbreitungstestbefehl in das Befehlsregister geladen wird, werden vom Befehlsregister neue Steuersignale an den Steuerbus 606 ausgegeben. Der Steuerbus 606 überträgt diese Steuersignale zur CTS-Takterzeugungs-Schaltungsanordnung und zum TAP 601.
  • Die CTS-Takterzeugungs-Schaltungsanordnung enthält eine Verzögerungsschaltung 603, um eine verzögerte Version des TCK-Signals (DTCK-Signal) zu schaffen, ein Gatter 604 für die Durchschaltsteuerung des DTCK-Signals, um das CTS-Signal zu erzeugen, und ein Gatter 605 für die Durchschaltsteuerung des CTS-Signals, um das Boundary-Register 503 über den Takt-DR'-Eingang anzusteuern, das den obenerwähnten frühen Einfang-Strobe erzeugt. Das Gatter 605 erlaubt außerdem dem Takt-DR-TAP-Zustandssignal, den Takt-DR'-Eingang des Boundary-Registers herkömmlich anzusteuern.
  • Wenn der Ausbreitungstestbefehl in das Befehlsregister geladen wird, wird ein Test-Strobe-Einfang-Freigabesignal (CTSENA-Signal) vom Bus 606 aktiv, um das DTCK-Signal zum CTS-Signal durchzuschalten, wann immer sich der TAP im Aktualisierungs-DR-Zustand befindet. Um anzugeben, wann sich der TAP im Aktualisierungs-DR-Zustand befindet, wird das Aktualisierungs-DR-Zustands-Ausgangssignal zum TAP 601 hinzugefügt und in das Gatter 604 eingegeben. Die zum TAP hinzugefügte Schaltungsanordnung, um anzugeben, wann sich der TAP im Aktualisierungs-DR-Zustand befindet, ist in 13 gezeigt. Um zu erlauben, dass die herkömmliche Einfangoperation, die während des Einfang-DR-Zustands auftritt, zu einem Leerbefehl gezwungen wird, wie in den 3 und 4 gezeigt ist, wird ein Einfangsignal vom Steuerbus 606 in den TAP eingegeben, während der Ausbreitungstestbefehl der aktuelle Befehl ist. Das Einfangssignal und die hinzugefügte TAP-Schaltungsanordnung, die es erfordert, werden später bezüglich den 11 und 12 beschrieben.
  • 7 veranschaulicht das Taktdiagramm während des Ausbreitungstestbefehls. Wann immer der TAP in den Aktualisierungs-DR-Zustand eintritt, geht der Aktualisierungs-DR-Zustands-Indikator 701 hoch, der zusammen mit dem CTSENA-Signal den DTCK zum CTS durchschaltet. Bei der Abfallflanke des TCK während des Aktualisierungs-DR-Zustands tritt der herkömmliche Aktualisierungs-DR-Takt 702 auf, der veranlasst, dass die Boundary-Zellen 101 nach den 3 und 4 die Daten auf die Gleichstrom-/Wechselstrom-Zwischenverbindungsschaltungen ausgeben. Nach dem Aktualisierungs-DR-Takt tritt der CTS-Takt 703 im Ergebnis des DTCK-Signals auf. Das Test-Strobe-Einfang-Fenster nach den 3 und 4 ist durch die Zeit zwischen der Anstiegsflanke des Aktualisierungs-DR-Takts 702 und der Anstiegsflanke des CTS-Takts 703 definiert.
  • Die 8A-D veranschaulichen verschiedene Beispiele der Verzögerungsschaltungen 603. 8A veranschaulicht eine Verzögerungsschaltung 603 zum Bereitstellen einer festen DTCK-Verzögerung. 8B veranschaulicht eine Verzögerungsschaltung 603, die unter Verwendung einer JTAG-Datenregister-Scan-Operation programmierbar ist, um ein Datenregister zu laden, um eine program mierbare DTCK-Verzögerung bereitzustellen. 8C veranschaulicht eine Verzögerungsschaltung 603, die unter Verwendung einer JTAG-Befehls-Scan-Operation für das Befehlsregister programmierbar ist, um eine programmierbare DTCK-Verzögerung bereitzustellen. In den 8B und 8C bewegen jede der auswählbaren Verzögerungen 0-3 die Anstiegsflanke des CTS nach 7 zunehmend zeitlich weiter von der Anstiegsflanke des Aktualisierungs-DR nach 7 weg, was das Einstellen des CTS-Einfangpunkts erlaubt, wie es erforderlich ist, um eine gegebene Gleichstrom-/Wechselstrom-Zwischenverbindungsschaltung zu testen.
  • 8D veranschaulicht eine Verzögerungsschaltung 603, die eine grobe und eine feine Einstellung der CTS-Verzögerung enthält, um mehr Steuerung der Anordnung des CTS-Einfangpunktes innerhalb des Test-Strobe-Einfang-Fensters nach den 3 und 4 zu schaffen. Wie im Taktdiagramm nach 8E zu sehen ist, kann die grobe Verzögerungseinstellung über die JTAG-Scan-Operation programmiert werden, um eine grobe Einstellung des CTS-Einfangpunktes (der CTS-Anstiegsflanke) in Bezug auf den TCK zu schaffen. Ferner kann eine feine Verzögerungseinstellung ähnlich programmiert werden, um eine feine Einstellung des CTS-Einfangpunktes innerhalb jeder der groben Einstellungen der Einfangspunkte bereitzustellen. Das Bereitstellen einer robusteren Verzögerungseinstellschaltung 603, wie sie 8D gezeigt ist, berücksichtigt das Ausführen der Ausbreitungstestoperationen über ausgedehnte Gleichstrom-/Wechselstrom-Zwischenverbindungsschaltungen, wie sie z. B. verwendet werden können, um in einer Rückwandplatinen-Umgebung Leiterplatten miteinander zu verbinden.
  • 9 veranschaulicht das Zustandsdiagramm der TAP-Steuereinheit entsprechend dem herkömmlichen JTAG/1149.1-Standard, das im Stand der Technik wohlbekannt ist.
  • 10 veranschaulicht das Modifizieren des Verhaltens des Zustandsdiagramms der TAP-Steuereinheit für den Ausbreitungstestbefehl, um die oben in den 3, 4 und 7 beschriebene Ausbreitungsteststeuerung auszuführen. Wenn der Ausbreitungstestbefehl in das Befehlsregister geladen wird, verursacht der Steuereingang vom Bus 606 in den TAP 601, dass der herkömmliche Einfang-DR-Zustand des TAP in 9 als eine Leeroperation (No-Op-Operation) im TAP nach 10 arbeitet, d. h., die im Einfang-DR-Zustand üblicherweise ausgeführte Einfangoperation ist gesperrt. Dies erreicht die in den Taktdiagrammen nach den 3 und 4 gezeigte Leerfunktion, die, wie erwähnt worden ist, das Überschreiben der während des CTS-Fensters eingefangenen Daten verhindert.
  • Ferner verursacht, wenn der Ausbreitungstestbefehl in das Befehlsregister geladen ist, der Steuereingang vom Bus 606 in die CTS-Takterzeugungs-Schaltungsanordnung (CTSENA) zusammen mit einem vom TAP 601 ausgegebenen Aktualisierungs-DR-Zustands-Indikatorsignal, dass eine CTS-Taktausgabe auftritt, wenn sich der TAP 601 im Aktualisierungs-DR-Zustand befindet. Die im Aktualisierungs- u. Einfangzustand nach 10 ausgeführte Aktualisierungsoperation ist die gleiche wie die in 9 ausgeführte herkömmliche Aktualisierungsoperation. Der Unterschied zwischen dem Aktualisierungs- u. Einfangzustand nach 10 und dem Aktualisierungs-DR-Zustand nach 9 besteht darin, dass der Aktualisierungs- u. Einfangzustand zusätzlich zur herkömmlichen Aktualisierungsoperation eine Einfangoperation ermöglicht. Dies erreicht die Aktivierung des CTS-Taktes innerhalb des CTS-Fensters der Taktdiagramme nach den 3 und 4, was, wie erwähnt worden ist, für das Einfangen der Daten in die Eingangszellen 102 kurz nach Aktualisierung der Daten von den Ausgangszellen 101 sorgt.
  • 11 veranschaulicht das in 5.5 der 1993er Überarbeitung des IEEE-Standards 1149.1-1990 dargestellte NAND-Gatter 1101 für das Erzeugen des herkömmlichen Takt-DR-TAP-Ausgangssignals. Es ist außerdem eine erklärende Wahrheitstabelle, nicht vom 1149.1-Standard, vorgesehen, um zu veranschaulichen, wie das NAND-Gatter 1101 während des Verschiebungs-DR-Zustandes (DCBA = 0010) und des Einfang-DR-Zustandes (DCBA = 0110) freigegeben wird, um dem TCK-Signal zu erlauben, das Takt-DR-Signal anzusteuern. Die Wahrheitstabelle gibt an, dass, wenn sich der TAP im Verschiebungs-DR- oder Einfang-DR-Zustand befindet, das NAND-Gatter 1101 geeignete ABD-Zustandseingaben empfängt, die dem TCK erlauben, durch das Gatter hindurchzugehen, um den Takt-DR-Ausgang des Gatters anzusteuern. Alle anderen TAP-Zustände tasten den TCK aus oder blockieren ihn beim Ansteuern des Takt-DR-Ausgangs.
  • 12 veranschaulicht eine bevorzugte Art, das Takt-DR-NAND-Gatter 1101 nach 11 zu modifizieren, um die Anforderung zu unterstützen, das Takt-DR-TAP-Ausgangssignal während des Einfang-DR-Zustands auszutasten (d. h. den Leerbefehl nach den 3 und 4 bereitzustellen), wenn der Ausbreitungstestbefehl in das Befehlsregister geladen ist. Wie in 12 zu sehen ist, ersetzt das 5-Eingangs-NAND-Gatter 1201 das 4-Eingangs-NAND-Gatter 1101 nach 11. Es ist außerdem ein 2-Eingangs-NAND-Gatter 1202 hinzugefügt. Das 2-Eingangs-NAND-Gatter 1202 gibt das C-TAP-Zustandssignal und ein Einfangsteuersignal vom Bus 606 vom Befehlsregister ein.
  • Wenn der Ausbreitungstestbefehl in das Befehlsregister geladen ist, wird das Einfangsignal hoch gesetzt, um zu erlauben, dass der C-TAP-Zustand in das NAND-Gatter 1201 eingegeben wird. Das Eingeben des C-TAP-Zustandes in das NAND-Gatter 1201 verursacht, dass das NAND-Gatter 1201 den TCK während des Verschiebungs-DR-Zustands zum Takt-DR weiterleitet, aber es blockiert das Weiterleiten des TCK während des Einfang-DR-Zustandes zum Takt-DR (siehe die Wahrheitstabelle Ausbreitungstest, Einfang = 1). Dies schafft den in den Taktdiagrammen nach den 3 und 4 gezeigten Leerzustand. Wenn der herkömmliche JTAG-Extest-Befehl in das Befehlsregister geladen wird, wird das Einfangsignal auf tief gesetzt, um zu verhindern, dass der C-TAP-Zustand an der TAP-Zustands-Durchschaltsteuerungs-Operation des Gatters 1201 teilnimmt. Folglich arbeitet, während der Einfang tief ist, das NAND-Gatter 1201, um den TCK während der Verschiebungs-DR- und Einfang-DR-Zustände zum Takt-DR weiterzuleiten, wie es das NAND-Gatter 1101 nach 11 tut (siehe die Wahrheitstabelle Extest, Einfang = 0).
  • 13 veranschaulicht ein zum TAP 601 hinzugefügtes Gatter 1301, um anzugeben, wenn sich der TAP 601 im Aktualisierungs-DR-Zustand befindet (DCBA = 0101). Wenn er sich im Aktualisierungs-DR-Zustand befindet, gibt das Gatter 1301 ein Hoch am Aktualisierungs-DR-Zustandssignal aus, das, wie in 6 gezeigt ist, in das Gatter 604 eingegeben wird, um zusammen mit dem CTSENA-Signal bei der Durchschaltsteuerung des DTCK zum CTS teilzunehmen.
  • Die Beschreibung des Abklingtestbefehls:
    Der Abklingtestbefehl ermöglicht das Testen des Abklingens eines von einem Vorrichtungsausgang durch eine wechselstromgekoppelte Zwischenverbindungsschaltung zu einem Vorrichtungseingang ausgebreiteten Signals.
  • 14 veranschaulicht die Wechselstrom-Zwischenverbindungsschaltung 108, die unter Verwendung des Abklingtestbefehls getestet wird. Im Taktdiagramm nach 14 arbeitet der Abklingtestbefehl zum Taktdiagramm des Ausbreitungstestbefehls nach den 3 und 4 völlig gleich, mit Ausnahme, dass der Abklingtestbefehl erlaubt, dass die normale Einfangoperation am Ende des Einfang-DR-Zustands auftritt, anstatt einen Leerzustand zu erzwingen, wie er im Ausbreitungstestbefehl auftritt. Der Abklingtestbefehl erfordert keine Modifikationen an den herkömmlichen Ausgangs-Boundary-Zellen 101, aber er erfordert Modifikationen an den herkömmlichen Eingangs-Boundary-Zellen 102. Die Eingangszelle 1401 gibt eine modifizierte Eingangszelle 102 an. Der Abklingtestbefehl verwendet die meisten der vorher beschriebenen Hinzufügungen zu und Modifikationen an der JTAG-Schaltung, die durch den Ausbreitungstestbefehl benötigt werden, erneut.
  • Im Taktdiagramm nach 14 werden die von den Ausgangszellen 101 bei der Abfallflanke des TCK im Aktualisierungs-DR-Zustand (UDR-Zustand) aktualisierten Daten während des CTS-Fensters in die Eingangszellen 102 eingefangen, wie vorher beschriebenen worden ist. Anders als vorher beschriebenen worden ist, tritt bei der Anstiegs-TCK-Flanke am Ende des Einfang-DR-Zustands (CDR-Zustands) (2,5 TCKs nach der Aktualisierungs-Abfall-TCK-Flanke) eine zweite Dateneinfangoperation auf.
  • Aus dem obigen ist ersichtlich, dass der Abklingtestbefehl einen Test schafft, der die folgenden Schritte enthält: (1) Anlegen (Aktualisieren) eines Signals an den Eingang eines Wechselstrom-Netzwerks, (2) Ausführen einer ersten Beobachtung (eines ersten Einfangs) am Ausgang des Wechselstrom-Netzwerks, um das Übergangsverhalten des Wechselstrom-Netzwerks auf das angelegte Signal zu bestimmen, und (3) Ausführen einer zweiten Beobachtung (eines zweiten Einfangs) am Ausgang des Wechselstrom-Netzwerks, um das Gleichgewichtsverhalten des Wechselstrom-Netzwerks auf das angelegte Signal zu bestimmen.
  • Im Taktdiagramm nach 14 wird angenommen, das 2,5 TCK-Perioden eine ausreichende Zeit sind, damit die Wechselstrom-Zwischenverbindungsschaltung in einem stationären Zustand für die zweite Beobachtung (den zweiten Einfang) ankommt, d. h. die Zeit von 2,5 TCK-Perioden übersteigt die Zeit von 5 RC-Zeitkonstanten. Falls jedoch 2,5 TCKs nicht genug Zeit sind, um dem Wechselstrom-Netzwerk zu erlauben, in einem stationären Zustand anzukommen, kann der TAP in einen Testausführungs-/Ruhezustand (9) übergehen, um weitere TCK-Perioden hinzuzufügen, oder die Frequenz des TCK kann verringert werden, um längere TCK-Perioden bereitzustellen.
  • 15 veranschaulicht die Modifikationen an der JTAG-Architektur nach 5, um den Abklingtestbefehl auszuführen. Wie durch das Vergleichen der Architekturen nach den 6 und 15 ersichtlich ist, werden die meisten Modifikationen für die Abklingtestbefehle durch den Ausbreitungstestbefehl geschaffen.
  • Die Unterschiede zwischen der Ausbreitungstestbefehl-Architektur und der Abklingtestbefehl-Architektur enthalten: (1) das Befehlsregister 1503 ist so konstruiert, dass es den Abklingtestbefehl erkennt und ein neues Testsignal 1501 an den Steuerbus 606 ausgibt, wenn der Abklingtestbefehl geladen wird, (2) das Testsignal 1501 wird in die Eingangs-Boundary-Zellen 1401 des Boundary-Registers 1502 eingegeben, und (3) das Einfangsignal nach 12 vom Bus 606 zum TAP 601 wird auf tief gesetzt, um die in der Wahrheitstabelle "für den Extest, Einfang = 0" nach 12 gezeigte Operation zu erzwingen (d. h. die normale Einfangoperation tritt während des Einfang-DR-Zustands auf).
  • 16 veranschaulicht ein Taktdiagramm der Operation des Abklingtestbefehls. Wie zu sehen ist, tritt während des Aktualisierungs-DR-Zustands eine Aktualisierung 1601 auf, der kurz danach ein erster Einfang-1 1602 folgt. Ein zweiter Einfang-2 1603 tritt im Einfang-DR-Zustand 2,5 TCK oder mehr nach der Aktualisierung 1601 auf. Die Zeit-Abstandshalter 1604 geben an, dass der TAP direkt vom Aktualisierungs-DR über den Auswahl-DR zum Einfang-DR gehen kann (siehe ein TAP-Zustandsdiagramm) oder dass er vom Aktualisierungs-DR zum Ausführungstest/Ruhe und dann über den Auswahl-DR zum Einfang-DR gehen kann, um mehr TCK-Perioden für das Wechselstrom-Netzwerk bereitzustellen, damit es in einem stationären Zustand ankommt, wie vorher beschriebenen worden ist. Wie zu sehen ist, ist das Abklingtest-Taktdiagramm nach 16 das gleiche wie das Ausbreitungstest-Taktdiagramm nach 7, mit Ausnahme, dass in 16 ein zweiter Einfang 1603 auftritt.
  • 17 veranschaulicht, wie der Abklingtestbefehl das Verhalten des Zustandsdiagramms der TAP-Steuereinheit modifiziert, um die oben im Zusammenhang mit den 14, 15 und 16 beschriebene Abklingteststeuerung auszuführen. Der Einfang-2-Zustand in 17 ersetzt den in 9 gezeigten Einfang-DR-Zustand, arbeitet aber in derselben Weise. Der während des Einfang-2-Zustands ausgeführte Einfang ist der gleiche wie der zweite Einfang 1603 des Zwei-Einfang-Prozesses, der beim Abklingtest verwendet wird. Der Aktualisierungs- u. Einfang-1-Zustand in 17 ersetzt den Aktualisierungs-DR-Zustand in den 9 und 10. Die im Aktualisierungs- u. Einfang-1-Zustand nach 17 ausgeführte Aktualisierungsoperation ist die gleiche wie die Aktualisierungsoperation, die bei der herkömmlichen Aktualisierungsoperation ausgeführt wird, die in den 9 und 10 ausgeführt wird. Es gibt eigentlich keinen Unterschied zwischen dem Aktualisierungs- u. Einfang-1-Zustand nach 17 und dem Aktualisierungs- u. Einfang-Zustand nach 10, außer der Anzeige, dass der während des Aktualisierungs- u. Einfang-1-Zustands ausgeführte Einfang der erste Einfang 1602 des im Abklingtest verwendeten Zwei-Einfang-Prozesses ist.
  • Im Betrieb, wenn der Abklingtestbefehl in das Befehlsregister geladen wird, setzt der TAP die Bedingungen für den Test, indem er zum Auswahl-DR-Zustand, zum Einfang-2-Zustand, zum Verschiebungs-DR-Zustand, zum Austritt-1-DR-Zustand und zum Aktualisierungs- u. Einfang-1-Zustand weitergeht. Das Eintreten in den Aktualisierungs- u. Einfang-1-Zustand führt die Aktualisierungsoperation 1601 und die Einfang-1-Operation 1602 aus, die in 16 gezeigt sind. Nach dem Ausführen der Operationen des Aktualisierungs- u. Einfang-1-Zustands geht der TAP zurück zum Auswahl-DR-Zustand und zum Einfang-2-Zustand, um den Test abzuschließen. Der Einfang-2-Zustand schafft die Einfang-2-Operation 1603 nach 16. Die Zeit-Abstandshalter 1604 geben an, dass der TAP von Aktualisierung u. Einfang-1 über Auswahl-DR direkt zum Einfang-2 gehen kann oder dass er von Aktualisierung u. Einfang-1 zu Ausführungstest/Ruhe und dann über Auswahl-DR zu Einfang-2 gehen kann, um mehr TCK-Perioden für das Wechselstrom-Netzwerk bereitzustellen, damit es in einem stationären Zustand ankommt, wie vorher beschrieben worden ist.
  • Wenn der Abklingtestbefehl in das Befehlsregister geladen wird, veranlasst der Steuereingang vom Bus 606 in den TAP 601 (d. h. das Einfangsignal nach 12) den TAP, eine Einfangfunktion im Einfang-2-Zustand auszuführen, um die zweite Einfangfunktion 1603 auszuführen, die in den Taktdiagrammen nach den 14 und 16 gezeigt ist. Ferner veranlasst, wenn der Abklingtestbefehl in das Befehlsregister geladen ist, der Steuereingang vom Bus 606 in die CTS-Takterzeugungs-Schaltungsanordnung (CTSENA) zusammen mit dem vom TAP 601 ausgegebenen Aktualisierungs-DR-Zustands-Indikatorsignal, dass eine CTS-Taktausgabe auftritt, wenn sich der TAP 601 im Aktualisierungs-DR-Zustand befindet.
  • Die 18A und 18B veranschaulichen zwei Typen der modifizieren Eingangszellen 1401 nach 14, die durch den Abklingtestbefehl verwendet werden können. 18A veranschaulicht eine vollständige Steuer- und Beobachtungs-Eingangs-Boundary-Zelle 1801, die modifiziert worden ist, um den Abklingtestbefehl zu unterstützen. Die Steuer- und Beobachtungszelle 1801 ist zur herkömmlichen Steuer- und Beobachtungszelle 507 nach 5 ähnlich. Ein Unterschied zwischen der Zelle 1801 und der Zelle 507 besteht darin, dass die Zelle 1801 eine Schaltungsmodifikation am Einfang- und Verschiebungsabschnitt 1803 der Zelle enthält. Der Aktualisierungsspeicherabschnitt 1804 und der Ausgangs-Multiplexer-Abschnitt (Ausgangs-MUX-Abschnitt) 1805 der Zelle 1801 sind die gleichen wie in der Zelle 507. Ein weiterer Unterschied zwischen der Zelle 1801 und der Zelle 507 besteht darin, dass die Zelle 1801 das neue Testeingangssignal 1501 vom Befehlsregisterbus 606 nach 5 enthält, das durch den Abklingtestbefehl benötigt wird. Außerdem ist gezeigt, dass die Zelle 1801 anstatt mit dem Takt-DR-Signal vom TAP nach 5 mit dem vom Gatter 605 nach 6 ausgegebenen Takt-DR'-Signal, das vorher beschriebenen worden ist, verbunden ist.
  • 18B veranschaulicht eine Nur-Beobachtungs-Eingangs-Boundary-Zelle 1802, die modifiziert worden ist, um den Abklingtestbefehl zu unterstützen. Die Nur-Beobachtungs-Zelle 1802 ist zur herkömmlichen Nur-Beobachtungs-Zelle 506 nach 5 ähnlich. Die Unterschiede zwischen der Zelle 1802 und der Zelle 506 bestehen darin, dass die Zelle 1802 zusammen mit den vorher erwähnten neuen Test- und Takt-DR'-Signalen die gleiche Schaltungsmodifikation am Einfang- und Verschiebungsabschnitt 1803 der Zelle enthält, wie sie in der Zelle nach 18A erwähnt worden ist.
  • Sowohl beide Zellen 1801 und 1802 als auch die Zellen 506 und 507 können als Eingangs-Boundary-Zellen in ICs verwendet werden. Der Unterschied zwischen den Steuer- und Beobachtungszellen 1801 und 507 und den Nur-Beobachtungs-Zellen 1802 und 506 besteht darin, dass die Steuer- und Beobachtungszellen das Beobachten externer IC-Daten und das Steuern interner IC-Daten ermöglichen, wohingegen die Nur-Beobachtungs-Zellen nur das Beobachten externer IC-Daten bereitstellen.
  • 18C veranschaulicht eine bevorzugte Beispielimplementierung der modifizierten Einfang- und Verschiebungsschaltung 1803. Die Schaltung 1803 umfasst ein XOR-Gatter 1806, einen MUX 1807, einen MUX 1808 und ein D-FF 1809. Wenn der Testeingang tief ist, z. B. im Ergebnis des Ladens des herkömmlichen JTAG-Extest-Befehls in das Befehlsregister, arbeitet die Schaltung 1803 genau wie die herkömmliche Einfang- und Verschiebungsschaltung nach 507. In diesem Zustand wird IN' über die MUXs 1807 und 1808 in das D-FF 1809 eingefangen und dann vom TDI zum TDO verschoben. Wenn der Testeingang im Ergebnis dessen, dass der Abklingtest in das Befehlsregister geladen ist, hoch gesetzt ist, ist die Operation der Schaltung 1803 modifiziert, um zu erlauben, dass die Ausgabe des XOR 1806 in das D-FF 1809 eingefangen wird. Die Ausgabe des XOR ist die Summe des aktuellen Zustands des D-FF 1809 und des Datenwertes des IN'-Eingangs.
  • Eine Folge der Testschritte baut den Abklingtest auf und führt ihn aus. Diese Schritte enthalten: (1) das Laden des Abtast-/Vorlade-Befehls, um eine Vorlade-Scan-Operation auszuführen, um die anfänglichen Testdaten in die Eingangs-Boundary-Zellen 1801 und 1802 und die Ausgangs-Boundary-Zelle 101 zu setzen, die mit einer zu testenden Wechselstrom-Zwischenverbindungsschaltung verbunden sind, und (2) das Laden des Abklingtestbefehls, um: (a) eine Scan-Operation auszuführen, um die Testdaten in die Eingangs- und Ausgangszellen zu verschieben, (b) eine Aktualisierungsoperation 1601 auszuführen, um die Daten von der Ausgangszelle in die Wechselstrom- Zwischenverbindungsschaltung einzugeben, (c) eine erste Einfangoperation 1602 auszuführen, um die Eingangszelle mit dem von der Wechselstrom-Zwischenverbindungsschaltung ausgegebenen Übergangsverhalten zu laden, (d) eine zweite Einfangoperation 1603 auszuführen, um die Eingangszelle mit dem von der Wechselstrom-Zwischenverbindungsschaltung ausgegebenen Gleichgewichtsverhalten zu laden, und (e) eine Scan-Operation auszuführen, um die Daten aus den Eingangs- und Ausgangszellen zu schieben.
  • Im obigen Schritt 1 sind die in die Eingangs- und Ausgangszellen vorgeladenen Daten die Daten, die die Zellen für das erste Testdatenmuster initialisieren, das durch die Wechselstrom-Zwischenverbindungsschaltung zu übertragen ist. Falls z. B. die Wechselstrom-Zwischenverbindungsschaltung 108 nach 14 getestet wird, wird die Ausgangszelle initialisiert, um eine logische Null an das Wechselstrom-Zwischenverbindungsschaltungs-Netzwerk 108 auszugeben, wann immer der Abklingtest im Schritt 2 geladen wird. Das Ausgeben einer logischen Null an das Wechselstrom-Netzwerk setzt das Netzwerk in den erwarteten stationären Zustand (d. h. eine logische Null am Netzwerkausgang). Durch das Herstellen des stationären Zustands einer logischen Null im Netzwerk kann eine logische Eins während der Abklingtestoperation von der Ausgangszelle 101 durch das Netzwerk zur Eingangszelle 1401 übertragen werden.
  • Das Taktdiagramm nach 14 veranschaulicht den obigen Prozess des: (1) Vorladens einer logischen Null, um den Ausgang (Zeitpunkt 1402) von der Ausgangszelle 101 zu initialisieren, wenn der Abklingtest geladen wird, (2) Einscannens einer Aktualisierung einer logischen Eins (Zeitpunkt 1403) von der Ausgangszelle 101, um das Netzwerk anzusteuern, (3) Ausführens des ersten Einfangs (Zeitpunkt 1404) des Netzwerkübergangs-Ausgangsverhaltens zur logischen Eins, und dann (4) Ausführens des zweiten Einfangs (Zeitpunkt 1405), um das Gleichgewichts-Ausgangsverhalten des Netzwerks zur logischen Eins zu erhalten.
  • Die Einfangoperation, die im D-FF 1809 der Zelle 1401 nach 14 am Anfang der Abklingtest-Scan-Operation (d. h. während des ersten Eintritts in den Einfang-2-Zustand) auftritt, ist ein Ignorierungs-Zustand. Dieser Ignorierungs-Zustand wird aus dem D-FF 1809 herausgeschoben, wie eine logische Null hineingeschoben wird. Die in das D-FF 1809 geschobene logische Null stellt den erforderlichen Anfangszustand für die erste Einfangoperation her, die im Aktualisierungs- u. Einfang-1-Zustand nach 17 ausgeführt wird.
  • In der Schaltung 18C lädt durch das Scannen des D-FF 1809 mit einer logischen Null im Verschiebungs-DR-Zustand vor dem Eintreten in den Aktualisierungs- u. Einfang-1-Zustand nach 17 der erste Einfang im Taktdiagramm nach 14 (Zeitpunkt 1404), der während des Aktualisierungs- u. Einfang-1-Zustands auftritt, eine logische Eins vom XOR 1806 in das D-FF 1809. Diese logische Eins ist die Summe der während des Verschiebungs-DR in das D-FF 1809 eingescannten logischen Null und der Übergangs-Logik-Eins vom Wechselstrom-Netzwerk am IN'. Der zweite Einfang im Taktdiagramm nach 14 (Zeitpunkt 1405), der während des Einfang-2-Zustands auftritt, lädt außerdem eine logische Eins vom XOR 1806 in das D-FF 1809. Diese logische Eins ist die Summe der während des ersten Einfangs im D-FF 1809 eingefangenen logischen Eins und der stationären logischen Null vom Wechselstrom-Netzwerk am IN' Während des Verschiebungs-DR-Zustands, der dem Einfang-2-Zustand folgt, wird die eingefangene logische Eins für die Prüfung aus dem D-FF 1809 geschoben.
  • Falls eine logische Eins aus dem D-FF 1809 geschoben wird, ist der Test bestanden, weil dieser Logikwert verifiziert, dass die oben beschriebene Übergangs-Logik-Eins durch die erste Einfangoperation eingefangen worden ist und dass eine stationäre logische Null durch die zweite Einfangoperation eingefangen worden ist. Falls eine logische Null aus dem D-FF 1809 geschoben wird, ist der Test fehlgeschlagen. Dieser Fehlschlag kann verursacht werden, indem entweder: (1) während der ersten Einfangoperation (XOR = 0) eine logische Null eingefangen worden ist, was bedeutet, dass es dem Wechselstrom-Netzwerk fehlgeschlagen ist, die aus der Zelle 101 ausgegebene (OUT') logische Eins zu IN' nach 14 richtig zu übertragen, oder (2) während der zweiten Einfangoperation (XOR = 0) eine logische Eins eingefangen worden ist, was bedeutet, dass es dem Wechselstrom-Netzwerk fehlgeschlagen ist, richtig in den erwarteten stationären Zustand der logischen Null zu gehen (d. h., in ihn zu entladen).
  • Wie oben beschrieben worden ist, ist die Schaltung 1803 so konstruiert, dass sie einen ersten und einen zweiten logischen Wert einfängt und, falls die einge fangenen Werte verschieden sind, was ein Bestehen anzeigt, eine logische Eins heraus-scannt. Falls jedoch die ersten und zweiten Einfangwerte die gleichen sind, was ein Fehlschlagen anzeigt, scannt die Schaltung 1803 eine logische Null heraus. Es sollte selbstverständlich sein, dass die Schaltung 1803 so konstruiert sein könnte, dass sie auf Wunsch eine logische Null für ein Bestehen und eine logische Eins für ein Fehlschlagen heraus-scannt. Ferner könnten andere Schaltungskonstruktionen anstelle der Schaltung 1803 verwendet werden, die auf erste und zweite Einfangoperationen antworten könnten, um Gut- oder Schlecht-Zustände (Zustände des Bestehens oder Fehlschlagens) anzuzeigen. Die Schaltung 1803 wird in erster Linie verwendet, um zu lehren, dass eine sehr kleine zusätzliche Schaltungsanordnung (d. h. das XOR 1806 und der MUX 1807) zu den herkömmlichen Eingangs-Boundary-Zellen 1401 hinzugefügt werden muss, um das gewünschte Gut- oder Schlecht-Ergebnis des Abklingtestbefehls zu erreichen.
  • Wie beschrieben worden ist, wird das Wechselstrom-Zwischenverbindungsschaltungs-Netzwerk 108 nach 14 getestet, indem das Netzwerk in eine stationäre logische Null initialisiert und dann eine logische Eins durch das Netzwerk geleitet wird, um die Netzwerkantwort bei einem Übergangsignal einer logischen Eins, gefolgt von einem stationären Signal einer logischen Null, zu sehen. Es sollte selbstverständlich sein, dass andere Wechselstrom-Zwischenverbindungsschaltungs-Netzwerke getestet werden können, indem das Netzwerk in einen geeigneten stationären Zustand initialisiert wird und dann ein Signal durch das Netzwerk geleitet wird, um das Netzwerk zu veranlassen, mit der Übergangsdarstellung des Signals, gefolgt von einem Rückkehren in den stationären Zustand des Netzwerks, zu antworten. Das Wechselstrom-Netzwerk 201 nach 2A kann z. B. getestet werden, indem das Netzwerk in eine stationäre logische Eins initialisiert wird und dann eine logische Null durch das Netzwerk geleitet wird, um das Netzwerk mit dem Übergangsignal der logischen Null, gefolgt von einem stationären Signal der logischen Eins, antworten zu sehen.
  • 19 veranschaulicht einen Beispielablauf des Abklingtestbefehls, der verwendet wird, um ein wechselstromgekoppeltes Zwischenverbindungsschaltungs-Netzwerk 108 zu testen, das sich zwischen einer Ausgangszelle 101 und einer Eingangszelle 1401 befindet. Das wechselstromgekoppelte Netzwerk 108 wird als gut angenommen, wobei es die folgende Abklingtestoperation besteht.
  • In 19 ist gezeigt, dass der Verlauf der Abklingtestoperation in drei Schritten 1901, 1902 und 1903 auftritt. Der Schritt eins 1901 initialisiert die Ausgangszelle 101 und die Eingangszelle 1401 mit aktuellen Zustandsdaten (einer logischen Null) und setzt das Netzwerk in den stationären Zustand der logischen Null. Der stationäre Zustand ist der Zustand, in den der Ausgang des Netzwerks nach einer bestimmten Zeitdauer, d. h. nach 5 RC-Zeitkonstanten, geht. Der Schritt zwei 1902 aktualisiert zum Zeitpunkt 1906 ein logisches Eins-Signal von der Ausgangszelle 101 und führt zum Zeitpunkt 1904 den ersten Einfang des Übergangs des in die Eingangszelle 1401 aktualisierten Signals aus. Der Schritt drei 1903 führt zum Zeitpunkt 1905 den zweiten Einfang des stationären Zustands des aktualisierten Signals aus und schiebt das Testergebnis für die Prüfung aus der Eingangszelle 1401.
  • Im Schritt zwei 1902 wird die in die Eingangszelle 1401 während des Schrittes eins 1901 geladene logische Null über das XOR 1806 mit der vom Netzwerk eingegebenen (IN) logischen Übergangs-Eins summiert, was veranlasst, dass zum Zeitpunkt 1904 eine logische 1 in das D-FF 1809 der Eingangszelle eingefangen wird. Im Schritt drei 1903 wird die während des Schrittes zwei 1902 in der Eingangszelle 1401 eingefangene logische Eins abermals über das XOR 1806 mit der vom Netzwerk eingegebenen logischen Null des stationären Zustands summiert, um zu veranlassen, dass zum Zeitpunkt 1905 abermals eine logische 1 in das D-FF 1809 der Eingangszelle eingefangen wird. Die aus dem D-FF 1809 der Eingangszelle 1401 im Schritt drei 1903 geschobene logische Eins zeigt an, dass das Netzwerk 108 die Abklingtestoperation bestanden hat.
  • 20 veranschaulicht einen Beispielablauf des Abklingtestbefehls, der verwendet wird, um ein fehlerhaftes wechselstromgekoppeltes Zwischenverbindungsschaltungs-Netzwerk 108 zu testen, das sich zwischen einer Ausgangszelle 101 und einer Eingangszelle 1401 befindet. Der Fehler im wechselstromgekoppelten Netzwerk 108 nach 20 ist der offene Stromkreis 2004 zwischen dem Pull-Down-Widerstand R und dem Eingang (IN) in die Eingangszelle 1401. Bis auf den Fehler 2004 des offenen Stromkreises ist das Wechselstrom-Netzwerk 108 nach 20 das gleiche wie das in 19. In 20 ist abermals gezeigt, dass der Verlauf der Abklingtestoperation in drei Schritten 1901, 1902 und 1903 auftritt. Der Schritt eins 1901 initialisiert die Ausgangszelle 101 und die Eingangszelle 1401 mit aktuellen Zustandsdaten (einer logischen Null) und setzt das Netzwerk in den stationären Zustand der logischen Null. Der Schritt zwei 1902 aktualisiert zum Zeitpunkt 1906 ein logisches Eins-Signal von der Ausgangszelle 101 und führt zum Zeitpunkt 1904 den ersten Einfang des Übergangs des in die Eingangszelle 1401 aktualisierten Signals aus. Der Schritt drei 1903 führt zum Zeitpunkt 1905 den zweiten Einfang des stationären Zustands des aktualisierten Signals aus und verschiebt das Testergebnis für die Prüfung aus der Eingangszelle 1401.
  • Im Schritt zwei 1902 wird die während des Schrittes eins 1901 in die Eingangszelle 1401 geladene logischen Null über das XOR 1806 mit der vom Netzwerk eingegebenen logischen Übergangs-Eins summiert, was veranlasst, dass im D-FF 1809 der Eingangszelle eine logische 1 eingefangen wird 1904. Im Schritt drei 1903 wird die während des Schrittes zwei 1902 in der Eingangszelle 1401 eingefangene logische Eins abermals über das XOR 1806 mit dem vom Netzwerk eingegebenen stationären Zustand summiert, der in 20, zurückzuführen auf den offenen Stromkreis bei 2004, eine logische Eins ist. Die zweite Einfangoperation zum Zeitpunkt 1905 des Schrittes drei veranlasst, dass eine logische 0 in das D-FF 1809 der Eingangszelle eingefangen wird. Die aus dem D-FF 1809 der Eingangszelle 1401 im Schritt drei 1903 geschobene logische Null zeigt an, dass für das Netzwerk 108 die Abklingtestoperation fehlgeschlagen ist.
  • 21 veranschaulicht einen Beispielablauf des Abklingtestbefehls, der verwendet wird, um ein wechselstromgekoppeltes Zwischenverbindungsschaltungs-Netzwerk 108 zu testen, das sich zwischen einer Ausgangszelle 101 und einer Eingangszelle 1401 befindet, das einen falschen R- und/oder C-Wert enthält. In diesem Beispiel führt das Ergebnis des falschen R/C-Wertes zu einem Netzwerk mit einer längeren als der erwarteten RC-Zeitkonstanten. Bis auf den falschen R/C-Wert ist das Wechselstrom-Netzwerk 108 nach 21 strukturell richtig.
  • In 21 ist abermals gezeigt, dass der Verlauf der Abklingtestoperation in drei Schritten 1901, 1902 und 1903 auftritt. Der Schritt eins 1901 initialisiert die Ausgangszelle 101 und die Eingangszelle 1401 mit aktuellen Zustandsdaten (einer logischen Null) und setzt das Netzwerk in den stationären Zustand der logischen Null. Der Schritt zwei 1902 aktualisiert zum Zeitpunkt 1906 ein logisches Eins-Signal von der Ausgangszelle 101 und führt zum Zeitpunkt 1904 den ersten Einfang des Übergangs des in die Eingangszelle 1401 aktualisierten Signals aus. Der Schritt drei 1903 führt zum Zeitpunkt 1905 den zweiten Einfang des stationären Zustands des aktualisierten Signals aus und verschiebt das Testergebnis für die Prüfung aus der Eingangszelle 1401.
  • Im Schritt zwei 1902 wird die während des Schrittes eins 1901 in die Eingangszelle 1401 geladene logischen Null über das XOR 1806 mit der vom Netzwerk eingegebenen logischen Übergangs-Eins summiert, was veranlasst, dass im D-FF 1809 der Eingangszelle eine logische 1 eingefangen wird 1904. Im Schritt drei 1903 wird die während des Schrittes zwei 1902 in der Eingangszelle 1401 eingefangene logische Eins abermals über das XOR 1806 mit dem vom Netzwerk eingegebenen stationären Zustand summiert, der in 21, zurückzuführen auf den falschen R- und/oder C-Wert, eine logische Eins ist. Die zweite Einfangoperation bei 1905 des Schrittes drei veranlasst, dass eine logische 0 in das D-FF 1809 der Eingangszelle eingefangen wird. Die aus dem D-FF 1809 der Eingangszelle 1401 im Schritt drei 1903 geschobene logische Null zeigt an, dass für das Netzwerk 108 die Abklingtestoperation fehlgeschlagen ist.
  • Die Abklingtestoperationen nach den 20 und 21 haben beide fehlgeschlagene Ausgaben (logischen Nullen) von der Eingangszelle 1401 erzeugt. Um das Bestimmen des Grundes für das Fehlschlagen der Netzwerke nach 20 und 21 zu unterstützen, kann eine zusätzliche Abklingtestoperation ausgeführt werden. Das Bestimmen des Grundes für einen Fehlschlag erlaubt, dass der Fehlschlag identifiziert wird, um zu erlauben, dass die Reparaturen schneller ausgeführt werden. Der zusätzliche Abklingtest ist der gleiche wie die anderen Abklingtests nach den 20 und 21, mit Ausnahme, dass die zweite Einfangoperation (bei 1905) des dritten Schrittes 1903 entweder: (1) durch das Verlängern der TCK-Taktperiode oder (2) durch den Übergang des TAP aus dem Aktualisierungs- u. Einfang-1-Zustand in den Testausführungs-/Ruhezustand vor dem Eintreten in den Einfang-2-Zustand verzögert wird. Diese beiden Verfahren des Verzögern des Auftretens der zweiten Einfangoperation sind vorher bezüglich den 14 und 16 beschrieben worden.
  • Die Verlängerung der Zeit zwischen der Aktualisierung zum Zeitpunkt 1906 und dem zweiten Einfang zum Zeitpunkt 1905 beseitigt nicht das Aufdecken des Fehlschlags im Beispiel nach 20, weil der offene Stromkreis 2004 verhindert, dass das RC-Netzwerk in einen stationären Zustand entladen wird. Die Verlängerung der Zeit zwischen der Aktualisierung zum Zeitpunkt 1906 und dem zweiten Einfang zum Zeitpunkt 1905 beseitigt jedoch das Aufdecken des Fehlschlags im Beispiel nach 21, indem mehr Zeit gewährt wird, damit sich das RC-Netzwerk in seinen stationären Zustand entlädt. Folglich kann die zusätzliche Abklingtestoperation zwischen den Fehlschlägen nach den 20 und 21 bestimmen und den Reparaturprozess unterstützen.
  • Der vorher beschriebene Ausbreitungstest kann die von der Ausgangszelle 101 durch die Netzwerke 108 nach den 19-21 zur Eingangszelle 1401 geleiteten Übergangsignale testen, er kann aber nicht die Rückkehr der Netzwerke 108 in ihren stationären Zustand testen. Folglich besteht der Vorteil des Abklingtestbefehls gegenüber dem Ausbreitungstestbefehl darin, dass er sowohl die Übergangszustände als auch die stationären Zustände der Netzwerke 108 testen kann.
  • Die Beschreibung des Zyklustestbefehls:
  • Der Zyklustestbefehl ermöglicht das Testen der von einem Vorrichtungsausgang zu einem Vorrichtungseingang durch eine Wechselstrom- oder gleichstromgekoppelte Zwischenverbindungsschaltung ausgebreiteten Signalzyklen. 22 veranschaulicht ein Wechselstrom-Zwischenverbindungsschaltungs-Netzwerk 2203, das unter Verwendung des Zyklustestbefehls getestet wird. Das Wechselstrom-Netzwerk 2203 unterscheidet sich vom vorhergehenden Wechselstrom-Netzwerk 108 in sofern, als es zwei Abschlusswiderstände 2205, 2206 enthält, einen zur Versorgung oder einer ersten Spannung und den andern zur Masse oder einer zweiten Spannung, die kleiner als die erste ist. Die stationäre Spannung des Knotens (IN) zwischen den zwei Widerständen ist eine Spannung, die kleiner als die erste Spannung, aber größer als die zweite Spannung ist, wie durch die Widerstandswerte bestimmt ist.
  • Der Zyklustestbefehl erfordert Modifikationen an den herkömmlichen Eingangs-Boundary-Zellen 102 und den herkömmlichen Ausgangs-Boundary-Zellen 101. Die Ausgangszelle 2201 nach 22 ist modifiziert, damit sie eine Hin- und Herschalt-Ausgangsbetriebsart enthält, während die Eingangszelle 2202 modifiziert ist, damit sie die vorhergehende Modifikation, die durch den Abklingtestbe fehl benötigt wird, und die Ergänzung eines Gut-/Schlecht-Flag-Speichers enthält. Diese Zellenmodifikationen werden bezüglich den 27 und 28 ausführlicher beschrieben.
  • Im Taktdiagramm nach 22 beginnt der Zyklustestbefehl den Betrieb, wenn der TAP zum Zeitpunkt 2208 in den Testausführungs-/Ruhezustand (RTI-Zustand) eintritt, was dadurch angegeben ist, dass das RTI-Signal hoch geht. Das RTI-Signal kommt vom TAP und gibt an, wenn sich der TAP im Testausführungs-/Ruhezustand befindet. Das RTI-Signal wird in 26A beschrieben. Vor dem Eintreten in den RTI-Zustand hat eine Scan-Operation die Ausgangszellen 2201 und die Eingangszellen 2202 mit einem anfänglichen Logikzustand geladen. Die Scan-Operation kann unter Verwendung des JTAG-Abtast-/Vorlade-Befehls ausgeführt werden. Im Taktdiagramm wird dieser Logikzustand, eine logische Null, zum Zeitpunkt 2210 von der Ausgangszelle 2201 ausgegeben, wenn der Zyklustestbefehl zum Zeitpunkt 2207 bei der Abfallflanke des TCK im TAP-Aktualisierungs-IR-Zustand (TAP-UIR-Zustand) in das Befehlsregister geladen und vom Befehlsregister aktualisiert wird.
  • Während der Operation des Zyklustestbefehls sind die Ausgangszellen 2201 freigegeben, um abwechselnde (hin- und herschaltende) Signale für den Eingang (über OUT) des Netzwerks 2203 anzusteuern, während die Eingangszellen 2202 freigegeben sind, um die Übergänge der abwechselnden Signale am Ausgang (über IN) des Netzwerks 2203 einzufangen. Im Taktdiagramm schaltet der Ausgang (OUT') aus der Ausgangszelle 2201 bei der Anstiegsflanke eines Test-Strobe-Hin- und -Herschalt-Signals (TTS-Signals) zu den Zeitpunkten 2212, 2214, 2216 und 2218 hin und her.
  • Das TTS-Signal ist ein neues Signal, das durch den TCK taktgesteuert wird, das zur JTAG-Architektur hinzugefügt ist, um den Zyklustestbefehl zu ermöglichen, wie in 23 beschrieben wird. Als eine Folge des hin- und herschaltenden Ausgangs (OUT') aus der Ausgangszelle 2201 schaltet der Eingang (IN) in den Eingangspuffer zu den Zeitpunkten 2213, 2215, 2217 und 2219 hin und her. Die Eingangszelle 2202 fängt die Übergangsdateneingaben in die Eingangszelle 2202 während der Anstiegsflanke des CTS während jedes Hin- und Herschalt- und Einfangfensters 2209 auf.
  • Die Signalform des IN-Signals im Taktdiagramm ist für den Typ des Ausgangs des Netzwerks 2203 repräsentativ, der erwartet werden kann, wenn hin- und herschaltende Eingaben an den Eingang des Netzwerks 2203 angelegt werden. Die gestrichelte Linie, die durch das IN-Signal verläuft, zeigt den Schwellenpunkt des Eingangspuffers nach 22 an. Folglich fängt am Anfang des Hin- und Herschalt- und Einfangfensters 2209 des Zyklus 1 die Eingangszelle 2202 bei 2213 einen Übergang einer logischen Eins auf, während am Anfang des Hin- und Herschalt- und Einfangfensters 2209 des Zyklus 2 die Eingangszelle 2202 bei 2215 einen Übergang einer logischen Null einfängt. Wie zu sehen ist, ändern sich während jedes Hin- und Herschalt- und Einfangfensters 2209 die Ausgangsdaten von der Ausgangszelle 2201, wobei diese Änderungen durch das Netzwerk 2203 übertragen werden, um durch die Eingangszelle 2202 eingefangen zu werden. Das Auftreten der Hin- und Herschalt- und Einfangfenster 2209 wird fortgesetzt, während sich der TAP im RTI-Zustand befindet, was das Auftreten irgendeiner Anzahl von Hin- und Herschalt- und Einfangfenster-Zyklen ermöglicht.
  • 23 veranschaulicht die Modifikationen an der JTAG-Architektur nach 5, um den Zyklustestbefehl auszuführen. Die Modifikationen des Zyklustests verwendeten die vorher beschriebene Schaltungsanordnung der CTS 604, 605 und der Verzögerung 603. Die neue Schaltungsanordnung für den Zyklustestbefehl enthält: (1) ein UND-Gatter 2305 zum Erzeugen eines Hin- und Herschalt-Steuersignals für das Boundary-Scan-Register 2302, (2) ein UND-Gatter 2306 zum Erzeugen eines Flag-Steuersignals für das Boundary-Scan-Register, (3) ein NAND-Gatter 2307 und ein UND-Gatter 2308 zum Erzeugen eines Hin- und Herschalt-Testsignals (TTS) für das Boundary-Scan-Register, (4) eine Verzögerungsschaltung 2309 zum Erzeugen eines Vor-DTCK-Signals (PDTCK-Signals) für das Gatter 2307, (5) das Befehlsregister 2303, das so konstruiert ist, dass es den Zyklustestbefehl erkennt und die Steuersignale (d. h. die vorher beschriebenen Test- und CTSENA-Signale und die neuen Signale Zyklus und CTSENA) auf dem Bus 606 ausgibt, um den Zyklustestbefehl freizugeben, und (6) den TAP 2304, der modifiziert ist, um das RTI-Signal und ein UDR/RTI-Signal auszugeben.
  • In den 27A und 27B werden die Signale Test und Zyklus vom Befehlsregister-Steuerbus 606 und das Flag-Signal vom Gatter 2306 in den modifizierten Abschnitt der Einfang- und Verschiebungsschaltung 2703 der "vollen" Eingangszelle 2701 und der Nur-Beobachtungs-Eingangszelle 2702 nach den 27A und 27B eingegeben. Mit Ausnahme der Schaltung 2703 sind die Eingangszellen 2701 und 2702 die gleichen wie die Eingangszellen 1801 und 1802 nach 18. Die Einfang- und Verschiebungsschaltung 2703 nach 27 ist zur Einfang- und Verschiebungsschaltung 1803 nach 18 ähnlich, mit Ausnahme, dass die Schaltung 2703 einen Gut-/Schlecht-Flag, der ein D-FF 2705 und ein UND-Gatter 2704 umfasst, und einen Vier-Eingangs-Multiplexer 2706, der anstelle des Zwei-Eingangs-Multiplexers 1808 verwendet wird, enthält. Wenn die Test-, Zyklus- und Flag-Signale tief gesetzt sind, ist die Schaltung 2703 programmiert, um entweder in der herkömmlichen JTAG-Einfang- und Verschiebungsbetriebsart (z. B. der Extest-Befehls-Betriebsart) oder in der Ausbreitungstestbefehls-Betriebsart der vorliegenden Offenbarung zu arbeiten. Wenn das Testsignal hoch ist und die Zyklus- und Flag-Signale tief sind, ist die Schaltung 2703 programmiert, um in der Abklingtestbetriebsart der vorliegenden Offenbarung zu arbeiten.
  • Wenn das Testsignal tief ist und die Zyklus- und Flag-Signale hoch sind, ist die Schaltung 2703 programmiert, um in der Zyklustestbefehls-Betriebsart der vorliegenden Offenbarung zu arbeiten. Folglich stellt die Schaltung 2703 eine Beispielimplementierung einer Einfang- und Verschiebungsschaltung dar, die programmierbar ist, um alle Testbefehle der vorliegenden Offenbarung und die herkömmlichen JTAG-Testbefehle auszuführen. Es wird in 23 angegeben, dass, falls Zyklus tief ist, Flag durch das Gatter 2306 tief gezwungen wird, falls aber Zyklus hoch ist, Flag dem Wert der TAP-Einfang-DR-Zustandsausgabe (TAP-CDR-Zustandsausgabe) folgt.
  • Wenn der Zyklustestbefehl in das Befehlsregister 2303 geschoben und vom Befehlsregister 2303 aktualisiert wird, verbleibt das Testsignal für die Schaltung 2703 tief, um der IN'-Eingabe zu erlauben, durch den Multiplexer 1807 zum Multiplexer 2706 hindurchzugehen. Wenn der Zyklustestbefehl aktualisiert wird, geht außerdem das Zyklussignal für die Schaltung 2703 von einem Tief zu einem Hoch über, um den Setz-Eingang vom D-FF 2705 zu deaktivieren. Während das Zyklussignal tief ist, zwingt (setzt) es das D-FF 2705 in einen Zustand einer logischen 1, den Bestanden-Zustand. Folglich wird am Anfang eines Zyklustestbefehls das D-FF 2705 in den Bestanden-Zustand gesetzt. Vor dem Laden des Zyklustestbefehls ist das D-FF 1809 (durch einen Abtast-/Vorlade- Befehl) in einen geeigneten Anfangszustand vorgeladen worden, um den Zyklustestbefehl zu beginnen.
  • Der in das D-FF 1809 geladene geeignete Anfangszustand ist das Gegenteil des erwarteten Signalzustands, der während des Hin- und Herschalt- und Einfang-Fensters 2209 des Zyklus 1 nach 22 am IN'-Eingang der Schaltung 2703 empfangen wird. Wie in der Schaltung 2703 sehen ist, gibt, falls der Anfangszustand im D-FF 1809 und der am IN'-Eingang empfangene erwartete Zustand zueinander entgegengesetzt sind, das XOR 1806 eine logische 1 aus, die (in Reaktion auf den CTS im Takt-DR') im Gut-/Schlecht-Flag-D-FF 2705 zu speichern ist, die ein Bestehen anzeigt. Falls jedoch der Anfangszustand im D-FF 1809 und der am IN'-Eingang empfangene erwartete Zustand die gleichen sind, gibt das XOR 1806 eine logische 0 aus, die im Gut-/Schlecht-Flag-D-FF 2705 zu speichern ist, die ein Fehlschlagen anzeigt und veranlasst, dass der Gut-/Schlecht-Flag in einem Schlecht-Zustand einer logischen 0 aufgefangen wird.
  • Das Hin- und Herschalt- und Einfang-Fenster 2209 des Zyklus 1 im Taktdiagramm nach 22 stellt die obige anfängliche Testoperation der XOR-Verknüpfung einer logischen 1 vom IN' mit einer anfänglichen logischen 0 vom D-FF 1809 dar. Während des nächsten Hin- und Herschalt- und Einfang-Fensters 2209 des Zyklus 2 wird die Operation wiederholt, diesmal durch die XOR-Verknüpfung einer logischen 0 vom IN' (des hin- und hergeschalteten Wertes) mit einer im D-FF 1809 gespeicherten logischen 1, die sich aus der Eingabe der logischen 1 in den IN' während der anfänglichen Testoperation im Zyklus 1 ergibt. Der Prozess der XOR-Verknüpfung der Eingaben in den IN' mit den Inhalten des D-FF 1809 wird fortgesetzt, während sich der TAP im Testausführungs-/Ruhezustand befindet. Solange wie der Wert am IN' zum Wert im D-FF 1809 entgegengesetzt ist, wird der Gut-/Schlecht-Flag fortgesetzt mit dem Gut-Wert (d. h. der logischen 1) geladen. Wann immer der Wert am IN' gleich dem Wert im D-FF 1809 ist, wird der Gut-/Schlecht-Flag mit dem Schlecht-Wert (der logischen 0) geladen, wobei dieser Schlecht-Wert bis zum Ende des Zyklustests aufrechterhalten wird.
  • 28 veranschaulicht eine modifizierte Ausgangszelle 2801 des Boundary-Registers 2302, die die Hin- und Herschaltfunktion ausführt, die während des Zyklustests im Hin- und Herschalt- und Einfang-Fenster 2209 auftritt. Die Aus gangszelle 2801 ist eine bevorzugte Implementierung der vorher beschriebenen Ausgangszelle 2201. Die Modifikation enthält das Einfügen eines 2-Eingangs-Multiplexers 2804 zwischen das Einfang-Nerschiebungs-D-FF 2803 und das Aktualisierungs-D-FF 2805. Ein Eingang des Multiplexeres 2804 ist mit dem Ausgang des D-FF 2803 verbunden, während der andere mit dem invertierten Ausgang des D-FF 2805 verbunden ist. Der Ausgang des Multiplexeres 2804 ist mit dem Eingang des D-FF 2805 verbunden. Der Multiplexer 2804 wird durch ein vom Gatter 2305 nach 23 eingegebenes Hin- und Herschalt-Signal gesteuert.
  • Während der Zyklustestbefehle ist das Zyklussignal auf dem Bus 606 hoch, um dem Hin- und Herschalt-Signal zu erlauben, dem vom TAP 2304 ausgegebenen RTI-Signal zu folgen. Das RTI-Ausgangssignal vom TAP 2304 ist hoch gesetzt, wenn sich der TAP im Testausführungs-/Ruhezustand befindet, wie durch das Gatter 2601 nach 26A bestimmt wird, das zum TAP 2304 hinzugefügt ist. Wann immer sich der TAP im Testausführungs-/Ruhezustand befindet (RTI ist hoch) und der Zyklustestbefehl der gegenwärtig geladene Befehl ist (Zyklus ist hoch), wird das Hin- und Herschalt-Signal hoch gesetzt. Zusätzlich zur Freigabe des Hin- und Herschalt-Ausgangs des Gatters 2305 gibt das RTI-Signal außerdem den TTS-Taktausgang des Gatters 2307 und den CTS-Taktausgang des Gatters 604 frei.
  • In 26A erlaubt das ODER-Gatter 2602, dass das Umschalten zwischen dem RTI-Ausgang des Gatters 2601 und dem Aktualisierungs-DR-Ausgang (UDR-Ausgang) des Gatters 1301 auftritt. Das Umschalten wird durch das Zyklussignal gesteuert. Während der Zyklustestbefehle (Zyklus ist hoch) überträgt der UDR/RTI-Ausgang des Gatters 2602 das RTI-Signal zum Gatter 604, um die CTS-Takte für die Zyklustestoperationen während des Testausführungs-/Ruhezustands freizugeben. Während der Ausbreitungstest- oder Abklingtestbefehle (Zyklus ist tief) überträgt der UDR/RTI-Ausgang des Gatters 2602 das UDR-Signal zum Gatter 604, um die CTS-Takte für die Ausbreitungs- und Abklingtestoperationen während des Aktualisierungs-DR-Zustands freizugeben.
  • In 28 schaltet der OUT'-Ausgang während jeder TTS-Takteingabe (über Aktualisierungs-DR') vom Gatter 2307 hin- und her, wenn Hin- und Herschalten hoch ist und der Betriebsarteingang gesetzt ist, um den Ausgang des D-FF 2805 über den Multiplexer 2806 mit dem OUT'-Ausgang der Ausgangszelle 2801 zu koppeln. Wenn Hin- und Herschalten tief ist, koppelt der Multiplexer 2804 den Ausgang für das D-FF 2803 mit dem Eingang des D-FF 2805, um zu erlauben, dass die herkömmlichen JTAG-Befehlsoperationen (d. h. die Extest-Operationen) in der Ausgangszelle 2801 auftreten. Folglich macht die Hinzufügung des Multiplexeres 2804 die Ausgangszelle 2801 entweder für die Operation des herkömmliches JTAG-Befehls oder für die Operation des Zyklustestbefehls der vorliegenden Offenbarung programmierbar.
  • Am Ende der Zyklustestoperation geht der TAP 2304 von Testausführung/Ruhe dazu über, eine Datenregister-Scan-Operation auszuführen, um die Werte der Gut-/Schlecht-Flags der Schaltungen 2703 nach 27C zu entladen.
  • 25 veranschaulicht, wie die Zustände des TAP 2304 während des Zyklustestbefehls verwendet werden. Der Testausführungs-/Ruhezustand nach 9 wird in 25 verwendet, um die oben beschriebenen Hin- und Herschalt- und Einfangoperationen auszuführen, während der Einfang-DR-Zustand nach 9 in 25 als ein Einfang-Flags-Zustand verwendet wird, um die Gut-/Schlecht-Flags einzufangen. Wenn ein entsprechend den Zuständen nach 25 arbeitender TAP in den Einfang-Flags-Zustand eintritt, wird das Flag-Signal vom Gatter 2306 nach 23 hoch angesteuert, indem der TAP-Einfang-DR-Zustands-Indikatorausgang (TAP-CDR-Zustands-Indikatorausgang) hoch geht.
  • 26B veranschaulicht ein Beispielgatter, das zum TAP 2304 hinzugefügt ist, um das CDR-Signal zu erfassen und auszugeben, wenn sich der TAP 2304 im Einfang-DR-Zustand befindet. Wie in Schaltung 2703 nach 27C zu sehen ist, wählt, wenn der Flag-Eingang hoch ist und der Verschiebungs-DR-Eingang tief ist, der Multiplexer 2706 den Gut-/Schlecht-Wert im D-FF 2705 aus, der im D-FF 1809 einzufangen ist, um herausgeschoben zu werden. Während dieses Zyklustestbefehls fangen die Datenregister-Scan-Operationen folglich die Gut-/Schlecht-Flag-Werte ein und schieben sie heraus, anstatt die herkömmliche Operation des Einfangens und Herausschiebens der Werte an den IN'-Eingängen der Eingangszellen 2701 und 2702 auszuführen.
  • 24A veranschaulicht ein Taktdiagramm des Einleitens der Zyklustestbefehl-Operation durch das Einscannen des Befehls und das Aktualisieren des Be fehls vom Befehlsregister 2303. Zum Zeitpunkt 2401 und bei der Abfallflanke des TCK im Aktualisierungs-IR-Zustand des TAP 2304 wird der Zyklustestbefehl vom Befehlsregister aktualisiert. In Reaktion auf die Aktualisierung gehen die Zyklus-, TTSENA- und CTSENA-Signale auf dem Befehlsregister-Ausgangsbus 606 hoch. Aus dem Aktualisierungs-IR-Zustand geht der TAP in den Testausführungs-/Ruhezustand, der zum Zeitpunkt 2402 den RTI-Signalausgang des TAP hoch setzt. Der UPD/RTI-Signalausgang des TAP wird zum Zeitpunkt 2402 außerdem hoch gesetzt, obwohl dies nicht gezeigt ist. Der Hin- und Herschaltausgang aus dem Gatter 2305 geht hoch, wenn RTI hoch geht, was die Ausgangszellen 2801 des Boundary-Registers 2302 in ihre Hin- und Herschalt-Betriebsart setzt.
  • In Reaktion darauf, dass RTI (und UPD/RTI) hoch sind, leitet das Gatter 604 den DTCK-Takt zum CTS-Ausgang, während das Gatter 2307 den PDTCK-Takt zum TTS-Ausgang leitet. Sowohl das CTS als auch das TTS werden über die Gatter 605 (Takt-DR') und 2308 (Aktualisierungs-DR') in das Boundary-Register eingegeben. Die vorher erwähnte Verzögerungsschaltung 2309 ist im Schaltungsbeispiel nach 23 enthalten, um eine kleine Verzögerung zwischen dem TCK und dem PDTCK zu schaffen, um sicherzustellen, dass beim TTS-Takt keine Störimpulse auftreten, wenn er durch das RTI-Signal ein- und ausgetastet wird. Die Verzögerungsschaltung 2309 könnte den Typ besitzen, der vorher in 8A beschrieben worden ist, wobei sie einfach eine Verzögerung zwischen dem TCK und dem PDTCK schafft, z. B. die Verzögerung vom Zeitpunkt 2303 zum Zeitpunkt 2404.
  • Während des Testausführungs-/Ruhezustands tritt zu den Zeitpunkten 2405 und 2406 die erste Hin- und Herschalt- und Einfang-Zyklus-Operation an den Anstiegsflanken des TTS bzw. des CTS auf. Die zweite Hin- und Herschalt- und Einfang-Zyklus-Operation tritt zu den Zeitpunkten 2407 und 2408 bei den nächsten Anstiegsflanken des TTS und des CTS auf. Wenn der TAP vom Testausführungs-/Ruhezustand in den Auswahl-DR-Zustand übergeht, geht das RTI-Signal (und UPD/RTI) zum Zeitpunkt 2409 tief, was die weitere TTS- und CTS-Takt-Signalisierung austastet. Abermals erlaubt die (durch die Verzögerungsschaltung 2309 geschaffene) kleine Verzögerung zwischen dem TCK und dem PDTCK dem RTI, zum Zeitpunkt 2409 vor der Anstiegsflanke des PDTCK zum Zeitpunkt 2412 tief zu gehen, um das Auftreten eines Takt-Störimpulses im TTS zu verhindern, wenn es ausgetastet wird. Wenn der TAP zum Einfang-DR-Zustand übergeht, gibt der TAP seinen Takt-DR-Ausgang frei. Bei der Anstiegsflanke des Takt-DR-Ausgangs zum Zeitpunkt 2410 werden die Gut-/Schlecht-Flags 2705 der Eingangszellen 2701 und 2702 in das D-FF 1809 eingefangen. Wenn der TAP in den Verschiebungs-DR-Zustand eintritt, werden die eingefangenen Gut-/Schlecht-Flag-Daten bei jeder Anstiegsflanke des TCK zum Zeitpunkt 2411 für die Prüfung herausgeschoben.
  • 24B zeigt, dass es möglich ist, eine zweite Hin- und Herschalt- und Einfang-Testsequenz auszuführen, die der ersten folgt, die in 24A gezeigt ist. In 24B ist der TAP gezeigt, der vom Verschiebungs-DR-Zustand nach 24A über den Zustand Austritt-1-DR nach 25 in den Aktualisierungs-DR-Zustand übergeht. Im Aktualisierungs-DR-Zustand werden die Eingangs- und Ausgangszellen mit neuen Testinitialisierungsdaten bei der Anstiegsflanke des Aktualisierungs-DR-Taktes des TAP zum Zeitpunkt 2413 aktualisiert, um die zweite Hin- und Herschalt- und Einfang-Testsequenz zu beginnen. Beim Übergang vom Aktualisierungs-DR-Zustand zum Testausführungs-/Ruhezustand geht das RTI-Signal hoch, um die zweite Hin- und Herschalt- und Einfang-Testsequenz zu beginnen. Die Operation des Rests der zweiten Hin- und Herschalt- und Einfang-Testsequenz nach 24B ist zur ersten nach 24A völlig gleich. Es kann irgendeine Anzahl nachfolgender Hin- und Herschalt- und Einfang-Testsequenzen ausgeführt werden.
  • Während in den Testsequenzen nach den 24A und 24B das Auftreten von zwei Hin- und Herschalt- und Einfang-Zyklusoperationen gezeigt ist, ist klar, dass der TAP während einer kleineren oder größeren Anzahl von TCK-Perioden im Testausführungs-/Ruhezustand verbleiben könnte, um das Auftreten einer entsprechend kleineren oder größeren Anzahl von Hin- und Herschalt- und Einfang-Zyklusoperationen zu ermöglichen.
  • 24C zeigt, dass nach dem Ausführen des Zyklustestbefehls ein weiterer Befehl in das Befehlsregister 2303 geladen werden kann, um eine weitere Aufgabe auszuführen. Wenn der andere Befehl zum Zeitpunkt 2414 bei der Abfallflanke des TCK aktualisiert wird, werden das Zyklus-, das TTSENA- und das CTSENA-Signal auf dem Bus 606 tief gesetzt, um die JTAG-Architektur in eine Betriebsart zu setzen, die von der Zyklustestbefehls-Betriebsart verschieden ist.
  • Während des anderen Befehls verursacht das Eintreten des Testausführungs-/Ruhezustands keine Aktivität in den TTS- und CTS-Taktsignalen.
  • 29 veranschaulicht ein differentielles wechselstromgekoppeltes Schnittstellennetz 2900, das zwischen einen ersten Vorrichtungsausgang OUT u. OUT* und einen zweiten Vorrichtungseingang IN u. IN* gekoppelt ist. Eine Ausgangs-Boundary-Zelle 2901 steuert den Eingang in einen differentiellen Ausgangspuffer 2905 der ersten Vorrichtung, der die Ausgangssignale auf den differentiellen Wechselstrom-Signalpfaden 2910 und 2911 erzeugt. Die Ausgangs-Boundary-Zelle 2901 kann irgendeinen vorher beschriebenen Typ besitzen, d. h. der Zelle 101 oder der Zelle 2201 (2801). Eine Eingangs-Boundary-Zelle 2902 empfängt die Ausgabe eines differentiellen Eingangspuffers der zweiten Vorrichtung, der die Signale auf den differentiellen Wechselstrom-Signalpfaden 2910 und 2911 empfängt. Die Eingangs-Boundary-Zelle 2902 kann irgendeinen vorher beschriebenen Typ besitzen, d. h. der Zelle 102, der Zelle 1401 (1801, 1802) oder der Zelle 2202 (2701, 2702).
  • Außerdem befindet sich eine Nur-Beobachtungs-Eingangs-Boundary-Zelle 2903 am IN-Eingang der zweiten Vorrichtung des differentiellen wechselstromgekoppelten Signalpfades 2910, während sich eine Nur-Beobachtungs-Eingangs-Boundary-Zelle 2904 am IN*-Eingang der zweiten Vorrichtung des differentiellen wechselstromgekoppelten Signalpfades 2911 befindet. Die Nur-Beobachtungs-Eingangszellen 2903 und 2904 können irgendeinen der vorher beschriebenen Nur-Beobachtungs-Zellen-Typen besitzen, d. h. der Zelle 506, der Zelle 1802 oder der Zelle 2702. Die verwendeten Eingangs- oder Ausgangs-Zellentypen hängen vom Typ des Tests ab, der auf das differentielle Netzwerk 2900 anzuwenden ist, d. h. ein herkömmlicher JTAG-Extest oder der Ausbreitungstest, der Abklingtest und/oder der Zyklustest der vorliegenden Offenbarung. Die Eingangszellen 2903, 2904 und 2902 sind in einem Scan-Pfad der zweiten Vorrichtung in Reihe geschaltet, obwohl dies nicht gezeigt ist, um zu erlauben, dass während der JTAG-Scan-Zugriffe und während der Steuerung durch die Testbefehle der vorliegenden Offenbarung zusammen auf sie zugegriffen wird.
  • Die Signalpfade 2910 und 2911 können durch verschiedene Verfahren abgeschlossen werden. Die Abschlussblöcke 2907 und 2908 der Signalpfade 2910 und 2911 können Mischungen aus Pull-Up-Abschlüssen 2912 und Pull-Down-Ab schlüssen 2913 sein. Alternativ kann ein Abschlussblock 2909 verwendet werden, der einen Kombinations-Pull-Up- und -Pull-Down-Abschluss 2914 oder einen einfachen Kopplungswiderstand 2915 verwendet. Andere Typen der Abschlussverfahren können ebenso verwendet werden.
  • Während des Ausbreitungstestbefehls gibt die Boundary-Zelle 2901 ein Testsignal an den Ausgangspuffer 2905 aus, das komplementäre Ausgangsübergänge in den OUT- und OUT*-Signalen verursacht. Das Übergangsverhalten des Netzwerks 2900 wird in den Boundary-Zellen 2903 und 2904 des IN-Signalpfades 2910 bzw. des IN*-Signalpfades 2911 eingefangen. Außerdem wird die Ausgabe des Übergangsverhaltens des Eingangspuffers 2906 gleichzeitig in der Boundary-Zelle 2902 eingefangen. Ausgang. Die Operationen der Ausbreitungstest-Ausgabe und des Ausbreitungstest-Einfangs treten im Test-Strobe-Einfang-Fenster auf, wie vorher im Beispiel des Ausbreitungstests eines wechselstromgekoppelten einseitig geerdeten Netzwerks nach 4 beschrieben worden ist. Der einzige Unterschied besteht darin, dass im differentiellen wechselstromgekoppelten Netzwerk anstelle der einzigen Eingangs-Boundary-Zelle 102 nach 4 drei Eingangs-Boundary-Zellen 2902, 2903 und 2904 verwendet werden. Die Eingangszelle 2903 testet den richtigen Betrieb des Signalpfades 2910, die Eingangszelle 2904 testet den richtigen Betrieb des Signalpfades 2911 und die Eingangszelle 2902 testet den richtigen Betrieb beider Signalpfade und des Eingangspuffers 2906. Während die Eingangszelle 2902 in der zweiten Vorrichtung allein verwendet werden könnte, stellen die zusätzlichen Eingangszellen 2903 und 2904 der zweiten Vorrichtung in dem Fall diagnostische Informationen bereit, in dem durch die Eingangszelle 2902 ein Fehlschlag angegeben worden ist. Ein Festhalten bei null oder eins, ein offener Stromkreis oder ein verschlechterter Signalpfad 2910 oder 2905, zurückzuführen auf einen fehlerhaften oder falschen Wert von R und/oder C, können z. B. direkt durch die Eingangszellen 2903 und 2904 erfasst werden, wie vorher in den einseitig geerdeten Netzwerken 108 und 2203 beschrieben worden ist.
  • Während des Abklingtestbefehls gibt die Boundary-Zelle 2901 ein Testsignal an den Ausgangspuffer 2905 aus, das komplementäre Ausgangsübergänge in den OUT- und OUT*-Signalen verursacht. Der erste Einfang des Abklingtests erhält das Übergangsverhalten des Netzwerks 2900 in den Zellen 2903, 2904 und 2902. Der zweite Einfang des Abklingtests erhält das Gleichgewichtsverhalten des Netzwerks 2900 in den Zellen 2903, 2904 und 2902. Die ersten und zweiten Einfangoperationen treten auf, wie vorher im einseitig geerdeten Wechselstromnetz nach den 14 und 16 beschrieben worden ist. Abermals ist der einzige Unterschied zwischen dem wechselstromgekoppelten einseitig geerdeten Netzwerk nach 14 und dem differentiellen wechselstromgekoppelten Netzwerk nach 29, dass anstelle der einzigen Eingangs-Boundary-Zelle 1401 drei Eingangs-Zellen 2902, 2903 und 2904 verwendet werden. Wie oben erwähnt worden ist, stellt die Verwendung der drei Eingangszellen 2902, 2903 und 2904 eine größere Diagnostik bereit, falls das Netzwerk 2900 durch den Abklingtest fällt.
  • Während des Zyklustestbefehls gibt die Boundary-Zelle 2901 Hin- und Herschalt-Testsignale an den Ausgangspuffer 2905 aus, der das Auftreten von komplementären Ausgangsübergängen in den OUT- und OUT*-Signalen verursacht. Die Einfangoperationen des Zyklustests erhalten das Übergangsverhalten des Netzwerks 2900 in den Zellen 2903, 2904 und 2902. Abermals ist der einzige Unterschied zwischen dem einseitig geerdeten Wechselstromnetz nach 22 und dem differentiellen wechselstromgekoppelten Netzwerk nach 29, dass anstelle der einzigen Eingangs-Boundary-Zelle 2202 drei Eingangs-Zellen 2902, 2903 und 2904 verwendet werden. Außerdem stellt die Verwendung der drei Eingangszellen 2902, 2903 und 2904 abermals eine größere Diagnostik bereit, falls das Netzwerk 2900 durch den Zyklustest fällt.
  • 30 veranschaulicht einen herkömmlichen 1149.1-Testbereich 3001, der an einen 1149.1-Testbereich 3002, der vergrößert ist, wie z. B. im Block 3005, um die Ausbreitungs- und Abkling-Testbefehle der vorliegenden Offenbarung auszuführen, angeschlossen ist 3003, 3004. Die Bereiche könnten Unterschaltungen in einer IC, ein Die in einem MCM, ICs auf einer Leiterplatte, Leiterplatten auf einer Rückwandplatine oder andere mögliche Verwirklichungen von wenigstens zwei Bereichen mit Zwischenverbindungsschaltungen, von denen einer nur 1149.1 besitzt, während der andere 1149.1, das durch die Ausbreitungs- und Abklingtests der vorliegenden Offenbarung vergrößert ist, besitzt, sein.
  • 30 veranschaulicht, dass die Ausbreitungs- und Abkling-Testbefehle des vergrößerten 1149.1-Bereichs 3002 mit einem nicht vergrößerten 1149.1-Bereich 3001 verwendet werden können, falls der nicht vergrößerte Bereich 3001 an den vergrößerten Bereich 3002 ausgibt. Falls beide Bereiche mit dem Extest-Befehl geladen sind, sind die digitalen Verbindungen 3004 zwischen den Bereichen testbar, wobei jedoch, wie vorher erwähnt worden ist, die wechselstromgekoppelten 3003 Zwischenverbindungsschaltungen zwischen den Bereichen nicht testbar sein können. Eine erste Art, um die wechselstromgekoppelten Zwischenverbindungsschaltungen 3003 zu testen, besteht darin, den Bereich 3001 mit dem Extest-Befehl zu laden und den Bereich 3002 mit dem Ausbreitungstestbefehl zu laden. Das Ausführen der 1149.1-Daten-Scans (d. h. die Sequentialisierung des Bereichs 3001 durch die Datenregister-Scan-Protokollzustände nach 9, während der Schritt in der Sperre den Bereich 302 durch die Datenregister-Scan-Protokollzustände nach 10 sequentialisiert) verursacht, dass der Bereich 3001 die Testdaten während des Aktualisierungs-DR-Zustands ausgibt, während der Bereich 3002 den Einfangprozess während des Aktualisierungs-DR-Zustands einleitet (d. h. im Test-Strobe-Einfang-Fenster nach 4). Dies kann deutlicher gesehen werden, indem angenommen wird, dass sich die Boundary-Zelle 101 nach 4 im Bereich 3001 befindet, während sich die Boundary-Zelle 102 nach 4 im Bereich 3002 befindet, und indem das Taktdiagramm nach 4 betrachtet wird. Folglich kann ein Bereich, der den Ausbreitungstestbefehl enthält, arbeiten, um die Testsignale von einem Bereich zu empfangen, der den Extest-Befehl enthält, um die Ausbreitungstestoperation auszuführen.
  • Eine zweite Art, um die wechselstromgekoppelten Zwischenverbindungsschaltungen 3003 zu testen, besteht darin, den Bereich 3001 mit dem Extest-Befehl zu laden und den Bereich 3002 mit dem Abklingtestbefehl zu laden. Das Ausführen der 1149.1-Daten-Scans, wie oben beschrieben worden ist, veranlasst den Bereich 3001, während des Aktualisierungs-DR-Zustands die Testdaten auszugeben, während der Bereich 3002 den ersten Einfang (Einfang-1) während des Aktualisierungs-DR-Zustands (d. h. im Test-Strobe-Einfang-Fenster nach 14) einleitet und den zweiten Einfang (Einfang-2) im Einfang-DR-Zustand ausführt. Dies kann deutlicher gesehen werden, indem angenommen wird, dass sich die Boundary-Zelle 101 nach 14 im Bereich 3001 befindet, während sich die Boundary-Zelle 1401 nach 14 im Bereich 3002 befindet, und indem das Taktdiagramm nach 14 betrachtet wird. Folglich kann ein Bereich, der den Abklingtestbefehl enthält, die Testsignale von einem Bereich empfangen, der den Extest-Befehl enthält, und die Abklingtestoperation ausführen.

Claims (3)

  1. Testzugangs-Port, mit: einem Testtakt-Eingang; einem Testbetriebsartauswahl-Eingang; einem Testdateneingabe-Eingang; einem Testdatenausgabe-Ausgang; einer Steuereinheit (601), die mit dem Testtakt-Eingang und mit dem Testbetriebsartauswahl-Eingang verbunden ist und ein Aktualisierungs-DR-Signal, ein Takt-DR-Signal und ein Verschiebungs-DR-Signal erzeugt und einen Eingang für einen Steuerbus (606) besitzt; einem Befehlsregister (602), das mit dem Testdateneingabe-Eingang und mit dem Testdatenausgabe-Ausgang verbunden ist und einen Steuerbus-Ausgang besitzt, der mit der Steuereinheit verbunden ist, wobei das Befehlsregister außerdem einen Betriebsartsignal-Ausgang besitzt, wobei der Befehlsregister-Steuerbus-Ausgang ein Test-Strobe-Einfang-Freigabesignal enthält; einem Boundary-Scan-Register (503), das mit funktionalen Datensignalen, dem Testdateneingabe-Eingang, dem Testdatenausgabe-Ausgang, dem Betriebsartsignal-Ausgang, dem Aktualisierungs-DR-Signal und dem Verschiebungs-DR-Signal verbunden ist und einen Eingang für modifizierten Takt-DR besitzt; einer Verzögerungsschaltung (603), die mit dem Testtakt-Eingang verbunden ist und einen Ausgang für verzögerten Takt besitzt; und einer Testschaltungsanordnung (604, 605), die mit dem Test-Strobe-Einfang-Freigabesignal, dem Ausgang für verzögerten Takt, dem Steuerbus, dem Aktualisierungs-DR-Signal, dem Takt-DR-Signal und dem Eingang für modifizierten Takt-DR verbunden ist, um die funktionalen Signale, die von dem Boundary-Scan-Register empfangen werden, zu testen; dadurch gekennzeichnet, dass: die Testschaltungsanordnung eine Abklingtest-Schaltungsanordnung (606, 607, 2305-2307) aufweist, um die RC-Zeitverzögerung der funktionalen Signale, die von dem Boundary-Scan-Register empfangen werden, zu testen.
  2. Testzugangs-Port nach Anspruch 1, bei dem das Boundary-Scan-Register einen Hin- und Herschalt-Eingang (Toggle-Eingang) und einen Flag-Eingang aufweist und die Testschaltungsanordnung umfasst: eine Zyklustest-Schaltungsanordnung (2305, 2306), die mit dem Hin- und Herschalt-Eingang und mit dem Flag-Eingang verbunden ist, um die hin und her geschalteten funktionalen Signale, die von dem Boundary-Scan-Register empfangen werden, zu testen.
  3. Verfahren zum Ausführen eines Tests, das umfasst: Anlegen eines Testdatensignals an den Eingang einer Zwischenverbindungsschaltung, die einen Ausgang besitzt, für eine Zeitdauer, die zu einem definierten Zeitpunkt während eines Aktualisierungs-DR-Zustands beginnt, der in einer JTAG-Testzugangsport-Steuereinheit auftritt und dem später ein Einfang-DR-Zustand folgt; Ausführen einer ersten Abtastung des Testdatensignals bei dem Zwischenverbindungsschaltungs-Ausgang wenigstens unter der teilweisen Steuerung einer JTAG-Testzugangsport-Steuereinheit zu einem auswählbaren Zeitpunkt, der nach der definierten Zeit und vor dem Einfang-DR-Zustand liegt; und Ausführen einer zweiten Abtastung des Testdatensignals bei dem Ausgang der Zwischenverbindungsschaltung unter einer wenigstens teilweisen Steuerung der JTAG-Testzugangsport-Steuereinheit während des ersten Einfang-DR-Zustands der Steuereinheit, der normalerweise nach dem Aktualisierungs-DR-Zustand auftritt.
DE60309761T 2002-02-11 2003-02-07 Methode und Vorrichtung zum Testen von Hochgeschwindigkeits-Verbindungsschaltungen Expired - Lifetime DE60309761T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US35658202P 2002-02-11 2002-02-11
US356582 2002-02-11
US38704302P 2002-06-10 2002-06-10
US387043 2002-06-10

Publications (2)

Publication Number Publication Date
DE60309761D1 DE60309761D1 (de) 2007-01-04
DE60309761T2 true DE60309761T2 (de) 2007-10-11

Family

ID=27737546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60309761T Expired - Lifetime DE60309761T2 (de) 2002-02-11 2003-02-07 Methode und Vorrichtung zum Testen von Hochgeschwindigkeits-Verbindungsschaltungen

Country Status (6)

Country Link
EP (1) EP1335210B1 (de)
JP (1) JP4216625B2 (de)
KR (1) KR101007766B1 (de)
CN (1) CN100523847C (de)
DE (1) DE60309761T2 (de)
TW (1) TWI264555B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421633B2 (en) * 2005-03-21 2008-09-02 Texas Instruments Incorporated Controller receiving combined TMS/TDI and suppyling separate TMS and TDI
JP3693986B2 (ja) 2002-09-05 2005-09-14 Ｎｅｃエレクトロニクス株式会社 バウンダリスキャンテスト回路
JP4388903B2 (ja) 2005-02-09 2009-12-24 富士通マイクロエレクトロニクス株式会社 Ｊｔａｇ試験方式
US7831877B2 (en) * 2007-03-08 2010-11-09 Silicon Image, Inc. Circuitry to prevent peak power problems during scan shift
EP2696490B1 (de) 2012-08-09 2018-01-10 Nxp B.V. AC/DC-Wandler-Schaltung
CN106896309B (zh) * 2015-12-17 2019-08-06 上海和辉光电有限公司 信号处理装置及方法、信号偏移检测系统及方法
US9990984B1 (en) * 2016-12-06 2018-06-05 Qualcomm Incorporated Pulse-stretcher clock generator circuit for high speed memory subsystems
JP6897628B2 (ja) * 2018-04-26 2021-07-07 株式会社デンソー 半導体装置
CN109683041A (zh) * 2018-12-27 2019-04-26 中电科仪器仪表有限公司 一种高速数字互连部件复杂参数测试的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231314A (en) * 1992-03-02 1993-07-27 National Semiconductor Corporation Programmable timing circuit for integrated circuit device with test access port
DE69637490T2 (de) * 1995-10-20 2009-06-04 Nxp B.V. Prüfbare schaltung und prüfverfahren
US5923676A (en) * 1996-12-20 1999-07-13 Logic Vision, Inc. Bist architecture for measurement of integrated circuit delays
KR100240662B1 (ko) 1997-09-25 2000-01-15 윤종용 제이태그에 의한 다이나믹램 테스트장치
US6286119B1 (en) * 1998-12-22 2001-09-04 Nortel Networks Limited Delay fault testing with IEEE 1149.1

Also Published As

Publication number Publication date
EP1335210A2 (de) 2003-08-13
JP4216625B2 (ja) 2009-01-28
KR20030068052A (ko) 2003-08-19
EP1335210B1 (de) 2006-11-22
CN100523847C (zh) 2009-08-05
CN1438492A (zh) 2003-08-27
KR101007766B1 (ko) 2011-01-14
DE60309761D1 (de) 2007-01-04
TWI264555B (en) 2006-10-21
JP2003344508A (ja) 2003-12-03
EP1335210A3 (de) 2004-09-15
TW200303425A (en) 2003-09-01

Similar Documents

Publication Publication Date Title
DE69533275T2 (de) Ein Steuergerät zur Durchführung der Abtastprüfung
DE60211659T2 (de) Verfahren und vorrichtung zur diagnose von ausfällen in einer integrierten schaltung unter verwendung von techniken des typs design-for-debug (dfd)
DE60225898T2 (de) Mehrfacherfassungs-dft-system zum detektieren oder auffinden von überschreitenden taktbereichsfehlern während der selbstprüfung oder scan-prüfung
DE19729163B4 (de) System und Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung
DE4221748C2 (de) Bypass-Abtastpfad und integrierte Schaltkreiseinrichtung mit mindestens einem solchen Bypass-Abtastpfad
DE4100671C2 (de)
DE10127337A1 (de) Verfahren und Vorrichtung zum Erzeugen von beim Testen von Halbleiter-ICs verwendeten Testmustern
DE2346617A1 (de) Verfahren zur pruefung der laufzeitverzoegerung einer funktionalen logischen einheit
DE2349324A1 (de) Verfahren und vorrichtung zum pruefen funktioneller logischer schaltungen
DE4434927C2 (de) Verfahren zum Testen einer Schaltungsplatine
DE19937232B4 (de) Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen
DE102004009693A1 (de) Technik zum Kombinieren eines Abtasttests und eines eingebauten Speicherselbsttests
DE602005003302T2 (de) Automatischer mit Geschwindigkeit ablaufender Test auf Fehler von Logikblöcken unter Verwendung von BIST-Logikschaltungen
DE69832015T2 (de) Halbleiterspeicher mit einer verbesserten Prüfschaltung
DE102016116717A1 (de) Scan-Ketten-Schaltung, die eine Injektion eines logischen Selbsttestmusters während der Laufzeit unterstützt
DE60309761T2 (de) Methode und Vorrichtung zum Testen von Hochgeschwindigkeits-Verbindungsschaltungen
DE19602517A1 (de) Flip-Flop-Steuerung
DE60109321T2 (de) Prüfung von asynchroner rücksetzschaltung
DE69724742T2 (de) Speicherfeldprüfschaltung mit Fehlermeldung
DE10129329A1 (de) Fehlersimulationsverfahren und Fehlersimulator für einen Halbleiter-IC
DE60110199T2 (de) Testzugriffs-portsteuerungsvorrichtung (tap) und verfahren zur beseitigung interner intermediärer abtastprüffehler
DE10045671A1 (de) Testvorrichtung und Testverfahren für eine integrierte Halbleiterschaltung
DE69830967T2 (de) Verfahren und System zur Prüfung einer integrierten Schaltung
DE69533018T2 (de) Struktur und Leistungsabtastprüfung
DE19903606B4 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition