JP2019140203A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2019140203A
JP2019140203A JP2018021067A JP2018021067A JP2019140203A JP 2019140203 A JP2019140203 A JP 2019140203A JP 2018021067 A JP2018021067 A JP 2018021067A JP 2018021067 A JP2018021067 A JP 2018021067A JP 2019140203 A JP2019140203 A JP 2019140203A
Authority
JP
Japan
Prior art keywords
gate
region
contact
insulating film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018021067A
Other languages
English (en)
Other versions
JP7113221B2 (ja
Inventor
篤志 大岡
Atsushi Ooka
篤志 大岡
信之 堀川
Nobuyuki Horikawa
信之 堀川
内田　正雄
Masao Uchida
正雄 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2018021067A priority Critical patent/JP7113221B2/ja
Priority to US16/255,875 priority patent/US10672878B2/en
Priority to CN201910089015.2A priority patent/CN110137240A/zh
Publication of JP2019140203A publication Critical patent/JP2019140203A/ja
Application granted granted Critical
Publication of JP7113221B2 publication Critical patent/JP7113221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ゲート絶縁膜の絶縁破壊を抑制し、安全性の高い炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、炭化珪素半導体基板に設けられた複数のユニットセル１００ｕを含み、各ユニットセル１００ｕはＭＩＳＦＥＴ構造を有する。複数のユニットセル１００ｕに隣接して配置されたゲート上部電極１５０は、ゲートパッド１５１とゲートグローバル配線１５２とを備え、平面視において、ゲート電極１０８はゲートパッド１５１と重なっていない。【選択図】図２Ａ

Description

本開示は、炭化珪素半導体装置に関する。
パワー半導体デバイスは、高耐圧で大電流を流す用途に用いられる半導体素子であり、低損失であることが望まれている。従来は、シリコン（Ｓｉ）基板を用いたパワー半導体デバイスが主流であったが、近年、炭化珪素（ＳｉＣ）基板を用いたパワー半導体デバイスが注目され、開発が進められている。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて材料自体の絶縁破壊電界が一桁高いので、ｐｎ接合部またはショットキー接合部における空乏層を薄くしても耐圧を維持することができるという特徴を有している。このため、炭化珪素を用いると、デバイスの厚さを小さくすることができ、また、ドーピング濃度を高めることができるので、炭化珪素は、オン抵抗が低く、高耐圧で低損失のパワー半導体デバイスを形成するための材料として期待されている。
近年、ハイブリッド車、電気自動車、燃料電池自動車など、モータを駆動源とする車両が開発されている。上述した特徴は、これらの車両のモータを駆動するインバータ回路のスイッチング素子に有利であるため、車載用の炭化珪素パワー半導体デバイスが開発されている。
ＳｉＣを用いた代表的な半導体素子として、金属−絶縁体−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）が挙げられる。金属−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）は、ＭＩＳＦＥＴの一種である。ＳｉＣを用いたＭＩＳＦＥＴは、通常、トランジスタ構造を有する複数のユニットセルが２次元に配列された活性領域を有している。これらのユニットセルは並列に接続されている。
炭化珪素パワー半導体デバイスをスイッチング素子として用いる場合、ＰＮ接合容量に起因する変位電流が生じ、電界効果型トランジスタのゲート絶縁膜が破壊するなどの課題が生じ得ることが知られている。特許文献１、２は、このような絶縁破壊の発生を抑制する構造を開示している。
国際公開第２０１２／００１８３７号公報 特開２０１５−７６４１４号公報
上述の従来技術の炭化珪素半導体装置では、絶縁破壊の発生を抑制するのに十分ではない場合がある。本開示の一態様は、ゲート絶縁膜の絶縁破壊を抑制し、信頼性の高い炭化珪素半導体装置を提供する。
本開示の炭化珪素半導体装置は、第１導電型のドリフト層を含む第１導電型の炭化珪素半導体基板と、前記ドリフト層の表面に離散的に形成された複数の第２導電型の第１ボディ領域と、前記複数の第１ボディ領域内にそれぞれ位置する複数の第１導電型のソース領域と、前記ドリフト層の表面に形成されており、前記表面から見て前記複数の第１ボディ領域に隣接し、帯形状部分を含む複数の第１部分、および、複数の前記第１部分と接続された第２部分を含む第２導電型の第２ボディ領域と、前記複数の第１ボディ領域と、前記ソース領域と、前記第２ボディ領域との上に位置するゲート絶縁膜と、前記複数の第１ボディ領域と、前記複数のソース領域の一部と、前記第２ボディ領域の前記第１部分とにおいて、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極、前記ゲート電極から露出したゲート絶縁膜および前記第２ボディ領域の第２部分上に位置する層間絶縁膜と、記ゲート絶縁膜および前記層間絶縁膜に設けられ、前記各ソース領域に位置する複数のソースコンタクトと、前記複数のソースコンタクトを介して前記ソース領域と電気的に接続し、前記層間絶縁膜の一部上に位置するソースパッドと、前記第２ボディ領域の複数の第１部分において、前記層間絶縁膜に設けられ、前記ゲート電極の一部を露出するゲートコンタクトと、前記第２ボディ領域の前記第２部分において、前記層間絶縁膜上に位置するゲートパッドと、前記第２ボディ領域の複数の第１部分において、前記ゲートコンタクトを介して前記ゲート電極と電気的に接続し、前記ゲートパッドと接続しているゲートグローバル配線とを備え、前記ドリフト層の表面からみて、前記ゲート電極は前記ゲートパッドと重なっていない。
本開示の一態様によれば、高速スイッチング動作時のゲート絶縁膜の絶縁破壊を抑制し、安全性の高い炭化珪素半導体装置を実現することが可能である。
図１Ａは、実施形態の炭化珪素半導体装置を示す平面図である。 図１Ｂは、炭化珪素半導体装置の炭化珪素半導体基板表面における各領域を示す平面図である。 図２Ａは、図１Ａの領域２Ａの拡大平面図であって、ソースパッドを取り除いた構造を示している。 図２Ｂは、図１Ａの２Ｂ−２Ｂ線における炭化珪素半導体装置の断面図である。 図２Ｃは、図１Ａの２Ｃ−２Ｃ線における炭化珪素半導体装置の断面図である。 図３Ａは、従来の設計思想に基づく炭化珪素半導体装置の図２Ａに対応する拡大平面図である。 図３Ｂは、従来の設計思想に基づく炭化珪素半導体装置の図２Ｂに対応する断面図である。 図３Ｃは、従来の設計思想に基づく炭化珪素半導体装置の図２Ｃに対応する断面図である。
本開示の炭化珪素半導体装置の概要は以下の通りである。
本開示の炭化珪素半導体装置は、第１導電型のドリフト層を含む第１導電型の炭化珪素半導体基板と、前記ドリフト層の表面に離散的に形成された複数の第２導電型の第１ボディ領域と、前記複数の第１ボディ領域内にそれぞれ位置する複数の第１導電型のソース領域と、前記ドリフト層の表面に形成されており、前記表面から見て前記複数の第１ボディ領域に隣接し、帯形状部分を含む複数の第１部分、および、複数の前記第１部分と接続された第２部分を含む第２導電型の第２ボディ領域と、前記複数の第１ボディ領域と、前記ソース領域と、前記第２ボディ領域との上に位置するゲート絶縁膜と、前記複数の第１ボディ領域と、前記複数のソース領域の一部と、前記第２ボディ領域の前記第１部分とにおいて、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極、前記ゲート電極から露出したゲート絶縁膜および前記第２ボディ領域の第２部分上に位置する層間絶縁膜と、前記ゲート絶縁膜および前記層間絶縁膜に設けられ、前記各ソース領域に位置する複数のソースコンタクトと、前記複数のソースコンタクトを介して前記ソース領域と電気的に接続し、前記層間絶縁膜の一部上に位置するソースパッドと、前記第２ボディ領域の複数の第１部分において、前記層間絶縁膜に設けられ、前記ゲート電極の一部を露出するゲートコンタクトと、前記第２ボディ領域の前記第２部分において、前記層間絶縁膜上に位置するゲートパッドと、前記第２ボディ領域の複数の第１部分において、前記ゲートコンタクトを介して前記ゲート電極と電気的に接続し、前記ゲートパッドと接続しているゲートグローバル配線とを備え、前記ドリフト層の表面からみて、前記ゲート電極は前記ゲートパッドと重なっていない。
前記層間絶縁膜および前記ゲート絶縁膜に設けられ、前記ドリフト層の表面からみて、前記ゲートパッドの外縁の一部に沿って伸び、前記第２ボディ領域の第２部分に位置する第１ボディコンタクトをさらに備え、前記ソースパッドは前記第１ボディコンタクトを介して前記第２ボディ領域の第２部分と電気的に接続されていてもよい。
前記第１ボディコンタクトは、前記ゲートグローバル配線に沿って伸び、前記第２ボディ領域の第１部分を露出する部分をさらに含んでいてもよい。
前記ドリフト層の表面からみて、前記第１ボディコンタクトは、前記ゲート電極と前記ゲートパッドとの間に位置していてもよい。
前記ゲート絶縁膜および前記層間絶縁膜に設けられ、前記複数のソースコンタクトと前記ゲートコンタクトの間であって、前記第２ボディ領域の第１部分に位置する、第２ボディコンタクトをさらに備え、
前記ソースパッドは前記第２ボディコンタクトを介して前記第２ボディ領域の第１部分と電気的に接続されていてもよい。
前記炭化珪素半導体装置は、前記複数の第１ボディ領域のソース領域内に形成され、前記第１ボディ領域に達する第２導電型の第１コンタクト領域と、前記第１コンタクト領域および前記ソース領域と電気的に接続されたソース電極と、前記第２ボディ領域内に形成された、第２導電型の第２コンタクト領域と、前記第２ボディ領域内に形成された、第２導電型の第３コンタクト領域と、前記第２コンタクト領域と電気的に接続された第１ベース電極と、前記第３コンタクト領域と電気的に接続された第２ベース電極とをさらに備え、前記ソースコンタクトは前記ソース電極を露出し、前記第１ボディコンタクトは前記第１ベース電極を露出し、前記第２ボディコンタクトは前記第２ベース電極を露出していてもよい。
前記第２コンタクト領域は前記第１ベース電極に三辺を囲まれた前記第２ボディ領域内の少なくとも一部に位置し、前記第３コンタクト領域は離散した前記第２ベース電極に挟まれた前記第２ボディ領域内の少なくとも一部に位置していてもよい。
以下、図面を参照しながら、本開示の炭化珪素半導体装置の実施形態を説明する。
図１Ａは、本実施形態の炭化珪素半導体装置２０１の平面図である。炭化珪素半導体装置２０１は、本実施形態では、金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）である。炭化珪素半導体装置２０１は、炭化珪素半導体基板１０１と、炭化珪素半導体基板１０１の第１主面１０１ａに設けられたゲート上部電極１５０とソース上部電極１６０とを備える。
炭化珪素半導体基板１０１は、第１主面１０１ａにおいて、１または複数の活性領域を含む。本実施形態では、炭化珪素半導体基板１０１は、活性領域１００Ａ、１００Ｂを含む。炭化珪素半導体装置２０１は、複数の縦型トランジスタが並列に接続された構造を備える。活性領域１００Ａ、１００Ｂは、各トランジスタを構成しているユニットセルが複数配置された領域である。本実施形態では、活性領域１００Ａ、１００Ｂは、それぞれ、矩形形状の頂点の１つを切り欠いた形状を有し、切り欠き部分が隣接するように、第１主面１０１ａに配置されている。
ゲート上部電極１５０は、ゲートパッド１５１と、複数のゲートグローバル配線１５２とを含む。本実施形態では、ゲート上部電極１５０は、ゲートグローバル配線１５２Ａ、１５２Ｂ、１５２Ｃを含む。ゲートパッド１５１は、外部からゲート電圧を印加するためのボンディングワイヤ等配線を接続するための領域であり、仕様等に応じた大きさを有する。ゲートグローバル配線１５２Ａ、１５２Ｂ、１５２Ｃは、それぞれゲートパッド１５１と接続されている。本実施形態では、ゲートグローバル配線１５２Ａ、１５２ＢはＬ字形状を有し、ゲートグローバル配線１５２ＣはＴ字形状を有している。第１主面１０１ａにおいて、ゲートパッド１５１は、活性領域１００Ａ、１００Ｂの切り欠き部分に配置されている。ゲートグローバル配線１５２Ａ、１５２Ｂはそれぞれゲートパッドに接続されており、活性領域、１００Ａ、１００Ｂの２つの辺に隣接して配置されている。ゲートグローバル配線１５２Ｃは、Ｔ字形状の中央のストライプが活性領域１００Ａ、１００Ｂに挟まれるように配置されている。
ソース上部電極１６０は、ソースパッドと外周ソース配線とを含む。本実施形態では、ソースパッド１６１Ａ、１６１Ｂおよび外周ソース配線１６２Ａ〜１６２Ｄを含む。ソースパッド１６１Ａ、１６１Ｂはそれぞれ活性領域１００Ａ、１００Ｂ上に配置され、外周ソース配線１６２Ａ〜１６２Ｄはゲート上部電極１５０の外側においてゲート上部電極１５０を囲むように配置されている。
後述するようにドレインパッド１７０が炭化珪素半導体基板１０１の第２主面１０１ｂに設けられている。ゲートパッド１５１に閾値を超えるゲート電圧を印加することによって、炭化珪素半導体装置２０１をオン状態にし、ソースパッド１６１Ａ、１６１Ｂと、ドレインパッド１７０との間に電流を流すことができる。
図２Ａは、図１Ａに示す領域２Ａにおける、炭化珪素半導体装置２０１の拡大平面図であり、ソース上部電極１６０を取り除いた構造を示す。図２Ｂおよび図２Ｃは、図１Ａにおける２Ｂ−２Ｂ’線断面および２Ｃ−２Ｃ’線断面をそれぞれ示す。図１Ｂは、炭化珪素半導体基板１０１のドリフト層の表面である第１主面１０１ａの平面図を示す。前述したように活性領域１００Ａ、１００Ｂ内に離散的に複数の第１ボディ領域１０３が位置している。各第１ボディ領域１０３内にソース領域１０４が設けられている。
炭化珪素半導体装置２０１は、活性領域１００Ａ、１００Ｂにおいて、複数のユニットセル１００ｕを含む。まず各ユニットセル１００ｕの構成を説明する。
複数のユニットセル１００ｕのそれぞれは、ＭＯＳＦＥＴとして機能し、互いに並列に接続されている。つまり、ユニットセル１００ｕにおいて、トランジスタが構成されており、炭化珪素半導体装置２０１は複数のトランジスタを含む。炭化珪素半導体基板１０１の第１主面１０１ａに垂直な方向からみて、複数のユニットセル１００ｕは、活性領域１００Ａ、１００Ｂに２次元に配列されている。
炭化珪素半導体基板１０１は、第１導電型の単結晶炭化珪素半導体からなり、互いに反対側に位置する第１主面１０１ａおよび第２主面１０１ｂを有する。炭化珪素半導体基板１０１は、第１主面１０１ａ側に第１導電型のドリフト層１０２を含んでいる。炭化珪素半導体基板１０１は、例えば、炭化珪素ウエハにドリフト層１０２がエピタキシャル成長によって形成されている。本実施形態では、第１導電型はｎ型であり、第２導電型はｐ型である。しかし、第１導電型がｐ型であり、第２導電型はｎ型であってもよい。
各ユニットセル１００ｕは、ドリフト層１０２を含む炭化珪素半導体基板１０１と、ドリフト層１０２の表面に選択的に形成された第２導電型の第１ボディ領域１０３と、第１ボディ領域１０３内の表面に選択的に形成されたソース領域１０４と、第１ボディ領域およびソース領域１０４上に位置するゲート絶縁膜１０７と、ゲート絶縁膜１０７上に位置するゲート電極１０８と、ドレイン電極１１０とを備えている。ドリフト層１０２とゲート絶縁膜１０７との間に、チャネル層として炭化珪素半導体層１０６が設けられていてもよい。
ドリフト層１０２において、ソース領域１０４は、高濃度で第１導電型の不純物を含む（ｎ＋型）。第１ボディ領域１０３への電気的接続のため、第１ボディ領域１０３よりも高い濃度で第２導電型の不純物を含む第２導電型の第１コンタクト領域１０５が設けられている。また、ドリフト層１０２の表面には、ソース領域１０４および第１コンタクト領域１０５とオーミック接合によって電気的に接続されたソース電極１０９が設けられている。従って、第１ボディ領域１０３は、第１コンタクト領域１０５を介してソース電極１０９と電気的に接続される。
第１ボディ領域１０３、ソース領域１０４および第１コンタクト領域１０５は、例えば、ドリフト層１０２に対して不純物を注入する工程と、ドリフト層１０２に注入された不純物を活性化させる高温熱処理（活性化アニール）工程とによって形成される。ソース電極１０９は、例えば、ドリフト層１０２におけるソース領域１０４および第１コンタクト領域１０５の上に例えば導電材料（Ｎｉ）層を形成した後、高温で熱処理することによって形成される。
ソース領域１０４とドリフト層１０２とは、チャネル層である炭化珪素半導体層１０６を介して接続されている。炭化珪素半導体層１０６は、例えば、エピタキシャル成長によってドリフト層１０２の上に形成された４Ｈ−ＳｉＣ層であり、第１導電型の不純物を含む。炭化珪素半導体層１０６の厚さは例えば７５ｎｍ以下であり、かつ、不純物濃度は１×１０１８ｃｍ−３以上であってもよい。
ソース領域１０４および第１コンタクト領域１０５は、それぞれ、ソース電極１０９とオーミック接触を形成している。炭化珪素半導体装置２０１が炭化珪素半導体層１０６を備えていない場合には、ゲート電圧を印加することにより、第１ボディ領域１０３の表面近傍にチャネルとなる反転層を形成させてトランジスタを動作させることができる。
ゲート絶縁膜１０７は、例えば、炭化珪素半導体層１０６の表面を熱酸化することによって形成された熱酸化膜（ＳｉＯ２膜）である。ゲート電極１０８は、例えば導電性のポリシリコンを用いて形成されている。隣接するユニットセル１００ｕのゲート電極１０８は互いに接続されている。
層間絶縁膜１１１は、活性領域１００Ａにおいて、ゲート電極１０８およびゲート電極から露出したゲート絶縁膜１０７上に位置している。ゲート絶縁膜１０７および層間絶縁膜１１１には、各ソース領域１０４の一部を露出する複数のソースコンタクト１１２Ｓが設けられている。より具体的には、ソースコンタクト１１２Ｓは、各ソース領域１０４および第１コンタクト領域１０５の上に位置するソース電極１０９を露出している。本開示において、ソースコンタクト１１２Ｓとは、ゲート絶縁膜１０７および層間絶縁膜１１１に設けられたコンタクトホールまたは開口を意味する。以下、ゲートコンタクトは層間絶縁膜１１１に、第１ウエルコンタクトおよび第２ウエルコンタクトはゲート絶縁膜１０７と層間絶縁膜１１１とに設けられたコンタクトホールまたは開口を意味する。
活性領域１００Ａ、１００Ｂにおいて、層間絶縁膜１１１上には、前述したソースパッド１６１Ａ、１６１Ｂが位置している。ソースパッド１６１Ａ、１６１Ｂは、層間絶縁膜１１１に設けられた複数のソースコンタクト１１２Ｓを介して複数のソース領域１０４および第１コンタクト領域１０５と電気的に接続している。より具体的には、ソース領域１０４とオーミック接触しているソース電極１０９とソースパッド１６１Ａ、１６１Ｂとがソースコンタクト１１２を介して電気的に接続している。
炭化珪素半導体基板１０１の第２主面１０１ｂには、第２主面１０１ｂとオーミック接触しているドレイン電極１１０が位置しており、ドレイン電極１１０を覆うドレインパッド１７０が設けられている。
次に炭化珪素半導体装置２０１のゲート上部電極１５０が位置する部分の構造を説明する。炭化珪素半導体装置２０１は、第１主面１０１ａにおいて活性領域１００Ａ、１００Ｂ、つまり、複数の第１ボディ領域１０３を囲むように隣接して位置する第２ボディ領域１１５を備える。第２ボディ領域１１５は、帯形状部分を含む複数の第１部分１１５Ｂ、１１５Ｃ、１１５Ｄと、第１部分１１５Ｂ、１１５Ｃ、１１５Ｄと接続された第２部分１１５Ａを含む。前述したように各ユニットセル１００ｕでは、ソースパッド１６１Ａ、１６１Ｂが層間絶縁膜１１１を介してゲート電極１０８を覆っているため、ユニットセル１００ｕが位置する活性領域１００Ａ、１００Ｂにおいて、ゲート上部電極１５０を設けることができない。このため、活性領域１００Ａ、１００Ｂに隣接する第２ボディ領域１１５に平面視して重なるようにゲート上部電極１５０が設けられる。
図２Ｂに示すように、第２ボディ領域１１５の第２部分１１５Ａ上にはゲート絶縁膜１０７が位置し、さらにゲート絶縁膜１０７上に層間絶縁膜１１１が位置している。炭化珪素半導体装置２０１が炭化珪素半導体層１０６を備えている場合には、第２ボディ領域１１５の第２部分１１５Ａとゲート絶縁膜１０７との間に炭化珪素半導体層１０６が位置している。ゲート電極１０８は、第２ボディ領域１１５の第２部分１１５Ａ上には位置していない。
層間絶縁膜１１１上には、ゲートパッド１５１が位置している。図２Ａに示すように、第１主面１０１ａに垂直な方向から平面視したとき、ゲート電極１０８は、ゲートパッド１５１と重なっていない。層間絶縁膜１１１およびゲート絶縁膜１０７には第１ボディコンタクト１１２Ｂが設けられている。図２Ａに示すように、平面視したとき、第１ボディコンタクト１１２Ｂは、ゲートパッド１５１とゲート電極１０８との間に位置している。第１ボディコンタクト１１２Ｂは、ゲートパッド１５１の外縁の一部に沿って伸びる帯形状を有している。好ましくは、第１ボディコンタクト１１２Ｂは、ゲートグローバル配線１５２Ａ、１５２Ｂ、１５２Ｃに沿って伸びる部分１１２ＢＥを含んでいる。
活性領域１００Ａ、１００Ｂにおいて層間絶縁膜１１１上に設けられていたソースパッド１６１Ａ、１６１Ｂは、第２ボディ領域１１５の第２部分１１５Ａの周縁上にまで伸びており、第１ボディコンタクト１１２Ｂを介して第２ボディ領域１１５の第２部分１１５Ａと電気的に接続されている。より具体的には炭化珪素半導体装置２０１は、第２ボディ領域１１５の第２部分１１５Ａ内に形成された第２導電型の第２コンタクト領域１１６Ａと、第１ベース電極１１９Ａとを備え、第１ベース電極１１９Ａは、第２コンタクト領域１１６Ａとオーミック接続されている。第２コンタクト領域１１６Ａは少なくとも第１ボディコンタクト１１２Ｂの下に位置していれば良いが、より好ましくは第２ボディ領域１１５の第２部分１１５Ａのうち、第１ベース電極１１９Ａに３辺を囲まれた領域全体にも位置している。これにより第２ボディ領域１１５の第２部分１１５Ａの抵抗を低減することができる。第１ボディコンタクト１１２Ｂは、第１ベース電極１１９Ａを露出しており、ソースパッド１６１Ａ、１６１Ｂが第１ボディコンタクト１１２Ｂを介して第１ベース電極１１９Ａと接触することにより、ソースパッド１６１Ａ、１６１Ｂが第２ボディ領域１１５と電気的に接続されている。
図２Ｃに示すように、第２ボディ領域１１５の第１部分１１５Ｃ上にはゲート絶縁膜１０７が位置し、ゲート絶縁膜上にゲート電極１０８が位置している。さらにゲート電極１０８上に層間絶縁膜１１１が位置している。炭化珪素半導体装置２０１が炭化珪素半導体層１０６を備えている場合には、第２ボディ領域１１５の第１部分１１５Ｃとゲート絶縁膜１０７との間に炭化珪素半導体層１０６が位置している。
層間絶縁膜１１１上には、ゲートグローバル配線１５２Ｃが位置している。層間絶縁膜１１１にはゲートコンタクト１１２Ｇが設けられている。図２Ａに示すように、ゲートコンタクト１１２Ｇはゲートグローバル配線１５２Ｃに沿って伸びている。本実施形態では、ゲートグローバル配線１５２Ｃは、ゲートコンタクト１１２Ｇを介してゲート電極１０８と電気的に接続されている。
また、活性領域１００Ａ、１００Ｂにおいて層間絶縁膜１１１上に設けられていたソースパッド１６１Ａ、１６１Ｂは、第２ボディ領域１１５の第１部分１１５Ｃの周縁上にまで伸びており、第２ボディコンタクト１１２ＢＢを介して第２ボディ領域１１５の第１部分１１５Ｃと電気的に接続されている。より具体的には炭化珪素半導体装置２０１は、第２ボディ領域１１５の第１部分１１５Ｃ内に形成された、第２導電型の第３コンタクト領域１１６Ｂと、第２ベース電極１１９Ｂとを備え、第２ベース電極１１９Ｂは、第３コンタクト領域１１６Ｂとオーミック接続されている。第３コンタクト領域１１６Ｂは少なくとも第２ボディコンタクト１１２ＢＢの下に位置していれば良いが、より好ましくは第２ボディ領域１１５の第１部分１１５Ｃのうち、離散した第２ベース電極１１９Ｂに挟まれた領域全体にも位置している。これにより第２ボディ領域１１５の第１部分１１５Ｃの抵抗を低減することができる。第２ボディコンタクト１１２ＢＢは、第２ベース電極１１９Ｂを露出しており、ソースパッド１６１Ａ、１６１Ｂが第２ボディコンタクト１１２ＢＢを介して第２ベース電極１１９Ｂと接触することにより、ソースパッド１６１Ａ、１６１Ｂが第２ボディ領域１１５の第１部分１１５Ｃと電気的に接続されている。
第１主面１０１ａに垂直な方向から平面視したとき、第２ボディコンタクト１１２ＢＢは、複数のソースコンタクト１１２Ｓとゲートコンタクト１１２Ｇとの間であって、前記第２ボディ領域１１５の第１部分１１５Ｃに位置している。
炭化珪素半導体装置２０１は、第２ボディ領域１１５の第１部分１１５Ｂ、１１５Ｄ上においても、第１部分１１５Ｃと同様の構造を備えている。
炭化珪素半導体装置２０１は、各構成要素の説明に合わせて説明した半導体装置の製造における要素技術を用いて、一般的な半導体装置の製造と同様の手順に従い製造することができる。ユニットセル１００ｕ以外の構造は、例えば、ユニットセル１００ｕに含まれる構成要素を作製する工程と同じ工程によって作製することができる。具体的には第２ボディ領域１１５は第１ボディ領域１０３と同じ工程で作製することができる。また、第２コンタクト領域１１６Ａおよび第３コンタクト領域１１６Ｂは、第１コンタクト領域１０５と同じ工程で作製することができる。第１ベース電極１１９Ａおよび第２ベース電極１１９Ｂは、ソース電極１０９と同時に作製することができる。
次に炭化珪素半導体装置２０１の動作を説明する。炭化珪素半導体装置２０１を高速でスイッチングすると、ＰＮ接合容量に起因する変位電流が生じる。ＰＮ接合は、ドリフト層１０２と第１ボディ領域１０３および第２ボディ領域１１５との界面において形成されるので、変位電流は第１ボディ領域１０３および第２ボディ領域１１５を流れることになる。変位電流が流れる領域の不純物濃度と深さ、および変位電流の大きさに応じて、第１ボディ領域１０３および第２ボディ領域１１５には電位が発生する。より具体的には、各ボディ領域内で発生する電位はＶ＝Ｃ×（ｄＶ／ｄｔ）×Ｒによって決まる。
変位電流が第１ボディ領域１０３を流れる場合、Ｃはドリフト層１０２と第１ボディ領域１０３によって形成されるＰＮ接合の容量、Ｒは第１ボディ領域１０３の抵抗とソース電極１０９のうち第１コンタクト領域１０５に接する部分のコンタクト抵抗の和によって規定される。一方、変位電流が第２ボディ領域１１５を流れる場合、Ｃはドリフト層１０２と第２ボディ領域１１５によって形成されるＰＮ接合の容量、Ｒは第２ボディ領域１１５の抵抗と第１ベース電極１１９Ａのコンタクト抵抗の和によって規定される。（ｄＶ／ｄｔ）はスイッチング速度、すなわちドレイン−ソース間電圧の単位時間あたりの変化量である。 第１ボディ領域１０３はユニットセル１００ｕごとに独立しており、個々の第１ボディ領域１０３は小さく、ＰＮ接合容量Ｃも小さくなるため、変位電流により発生する電位は相対的に小さい。また、第１ボディ領域１０３は第１コンタクト領域１０５を介してソースパッド１６１Ａに電気的に接続されている。このため、発生した変位電流はソースパッド１６１Ａへ逃がすことができる。このように高速スイッチングによる変位電流の影響は第１ボディ領域１０３では小さい。
一方、第２ボディ領域１１５のうち、第２部分１１５Ａはゲートパッド１５１が形成される領域であるため、面積が大きく、ＰＮ接合容量Ｃが大きくなるため、発生する変位電流も大きい。このため、第２ボディ領域１１５に生じる電位は相対的に大きい。
しかし、炭化珪素半導体装置２０１によれば、第２ボディ領域１１５のうち、第２部分１１５Ａにはゲートパッド１５１と平面視して重なるように、ゲート電極１０８及びゲート電極１０８直下に必ず形成されるゲート絶縁膜１０７は設けられていない。このため、第２ボディ領域１１５の第２部分１１５Ａで相対的に大きい電位が発生した場合においても、ゲート絶縁膜１０７が、第２ボディ領域１１５の第２部分１１５Ａとゲート電極１０８の間に生じる相対的に大きな電位差にさらされることがなくなり、ゲート絶縁膜１０７の絶縁破壊を根本的に抑制することが可能となる。これにより、ゲートパッド近傍におけるゲート絶縁膜の破壊によるデバイス故障を抑制し、高速スイッチング動作時の安全性を確保できる。
また、第１主面１０１ａに垂直な方向から平面視したとき、ゲートパッド１５１の外縁の一部に沿って、ゲート電極１０８とゲートパッド１５１の間に第１ボディコンタクト１１２Ｂが、層間絶縁膜１１１およびゲート絶縁膜１０７に設けられている。このため、第２ボディ領域１１５のうち、第２部分１１５Ａにおいて発生した変位電流を、第１ボディコンタクト１１２Ｂを介してソースパッド１６１Ａ、１６１Ｂへ逃がすことができる。このように第１ボディコンタクト１１２Ｂを連続した線状で形成することにより、変位電流が流れる経路の第１ベース電極１１９Ａのコンタクト抵抗を低減することができるため、ゲートパッド１５１と第２ボディ領域１１５の第２部分１１５Aに挟まれた層間絶縁膜１１１に印加される電位差を小さくすることができ、高速スイッチング動作時の安全性をより高めることができる。
この第１ボディコンタクト１１２Ｂが、ゲートグローバル配線１５２に沿って伸びていることによって、ゲートパッド１５１とゲートグローバル配線１５２との接続部近傍の第１ベース電極１１９Ａのコンタクト抵抗をさらに低減することができるため、ゲートパッド１５１と第２ボディ領域１１５の第２部分１１５Ａに挟まれた層間絶縁膜１１１に印加される電位差をさらに小さくすることができる。また、第１ボディコンタクト１１２Ｂの延伸に伴い、ゲート電極１０８及びゲート電極１０８直下ゲート絶縁膜１０７を変位電流が流れる経路から遠ざける効果もあるため、ゲートパッド１５１近傍のゲートグローバル配線１５２下方に位置するゲート絶縁膜１０７が破壊されるのを抑制することができる。
さらに第１主面１０１ａに垂直な方向から平面視したとき、ソースコンタクト１１２Ｓとゲートコンタクト１１２Ｇとの間であって、第２ボディ領域１１５の第１部分１１５Ｂ、１１５Ｃ、１１５Ｄにおいて第２ボディコンタクト１１２ＢＢが設けられていることによって、ゲートグローバル配線１５２の下方において発生する変位電流を、第２ボディコンタクト１１２ＢＢを介してソースパッド１６１Ａ、１６１Ｂへ逃がすことができる。ゲートグローバル配線１５２に沿って、第２ボディコンタクト１１２ＢＢが設けられていることにより、第２ボディ領域１１５の第１部分１１５Ｂ、１１５Ｃ，１１５Ｄに電位が生じる電位上昇を最小限に留めることができ、ゲート配線１５２下方におけるゲート絶縁膜１０７の絶縁破壊を抑制することができる。
このように、本開示の炭化珪素半導体装置は、ゲートパッドの下方で生じる変位電流により生じ得るゲート絶縁膜の破壊を抑制するために、ゲートパッドとゲート電極とを平面視したとき重ねて配置しないという新規なデバイス設計思想に基づいている。これにより、炭化珪素半導体装置を高速でスイッチングする場合に生じる変位電流によるゲート絶縁膜の破壊が生じやすい部分を炭化珪素半導体装置から根本的に排除し、炭化珪素半導体装置の高速スイッチング動作時の安全性を高めることが可能となる。
従来の設計思想によれば、ゲートパッドとゲート電極とは重ねて配置される。図３Ａ、図３Ｂおよび図３Ｃは、従来の設計思想に基づく構造を備えた炭化珪素半導体装置の、図２Ａ、図２Ｂおよび図２Ｃに対応する平面および断面を示す。図３Ａ、図３Ｂおよび図３Ｃに示すように、ゲートパッド１５１の外周近傍と重なるようにゲート電極１０８が配置され、第２ボディ領域１１５の第１部分１１５Ｂ、１１５Ｃ、１１５Ｄと第２部分１１５Ａの外縁部分とに一体的なゲートコンタクト１１２Ｇが形成される。このため、この構造によれば、第２ボディ領域１１５の第１部分１１５Ｂ、１１５Ｃ、１１５Ｄおよび第２部分１１５Ａのいずれにおいても、第２ボディ領域１１５の電位が上昇した場合、ゲート電極１０８直下のゲート絶縁膜１０７が、第２ボディ領域１１５とゲート電極１０８の間に生じる相対的に大きな電位差にさらされ、ゲート絶縁膜１０７が破壊する可能性が生じる。つまり、特許文献１、２に開示されているように、ゲート絶縁膜の絶縁破壊を抑制する構造を設けたとしても、ゲートパッドとゲート電極とが重なっている限り、構造上、ゲート絶縁膜の絶縁破壊が生じる可能性があり得る。特に面積が大きく、発生する変位電流の大きいゲートパッド１５１近傍については、本開示の設計思想は有効である。この点で、本開示の炭化珪素半導体装置は従来とは異なる発想でゲート絶縁膜の絶縁破壊を抑制しているといえる。
本開示の炭化珪素半導体装置は、前述の実施形態に限られず、種々の改変がなされてもよい。例えば、活性領域は２つに限らず、１つであってもよいし、３つ以上であってもよい。また、ゲートグローバル配線の数、位置、形状も上記実施形態に限られない。さらに、ユニットセルも第１主面において、格子状に配置されていてもよいし、千鳥格子状に配置されていてもよい。また、炭化珪素半導体装置は、活性領域を囲む一般的な終端構造をさらに備えていてもよい。
本実施形態における炭化珪素半導体装置は、上述したプレーナ構造の縦型ＭＩＳＦＥＴに限定されず、トレンチ構造の縦型ＭＩＳＦＥＴであってもよい。あるいは、炭化珪素半導体層と異なる導電型の炭化珪素基板を用いた絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）であってもよい。
本開示の炭化珪素半導体装置は、種々の用途の半導体装置およびそれを備えたインバータ回路等の種々の駆動装置に広く適用できる。例えば、車載用、産業機器用等の半導体装置に好適に用いることができる。
１００Ａ、１００Ｂ 活性領域
１００ｕ ユニットセル
１０１ 炭化珪素半導体基板
１０１ａ 第１主面
１０１ｂ 第２主面
１０２ ドリフト層
１０３ 第１ボディ領域
１０４ ソース領域
１０５ 第１コンタクト領域
１０６ 炭化珪素半導体層
１０７ ゲート絶縁膜
１０８ ゲート電極
１０９ ソース電極
１１０ ドレイン電極
１１１ 層間絶縁膜
１１２Ｂ 第１ボディコンタクト
１１２ＢＢ 第２ボディコンタクト
１１２ＢＥ 第２ボディコンタクトの延伸部分
１１２Ｇ ゲートコンタクト
１１２Ｓ ソースコンタクト
１１５ 第２ボディ領域
１１５Ａ 第２部分
１１５Ｂ〜１１５Ｄ 第１部分
１１６Ａ 第２コンタクト領域
１１６Ｂ 第３コンタクト領域
１１９Ａ 第１ベース電極
１１９Ｂ 第２ベース電極
１５０ ゲート上部電極
１５１ ゲートパッド
１５２、１５２Ａ〜１５２Ｃ ゲートグローバル配線
１５３Ｂ ゲートグローバル配線
１６０ ソース上部電極
１６１Ａ、１６１Ｂ ソースパッド
１６２Ａ〜１６２Ｄ 外周ソース配線
１７０ ドレインパッド
２０１ 炭化珪素半導体装置

Claims (7)

  1. 第１導電型のドリフト層を含む第１導電型の炭化珪素半導体基板と、
    前記ドリフト層の表面に離散的に形成された複数の第２導電型の第１ボディ領域と、
    前記複数の第１ボディ領域内にそれぞれ位置する複数の第１導電型のソース領域と、
    前記ドリフト層の表面に形成されており、前記表面から見て前記複数の第１ボディ領域に隣接し、帯形状部分を含む複数の第１部分、および、複数の前記第１部分と接続された第２部分を含む第２導電型の第２ボディ領域と、
    前記複数の第１ボディ領域と、前記ソース領域と、前記第２ボディ領域との上に位置するゲート絶縁膜と、
    前記複数の第１ボディ領域と、前記複数のソース領域の一部と、前記第２ボディ領域の前記第１部分とにおいて、前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ゲート電極、前記ゲート電極から露出したゲート絶縁膜および前記第２ボディ領域の第２部分上に位置する層間絶縁膜と、
    前記ゲート絶縁膜および前記層間絶縁膜に設けられ、前記各ソース領域に位置する複数のソースコンタクトと、
    前記複数のソースコンタクトを介して前記ソース領域と電気的に接続し、前記層間絶縁膜の一部上に位置するソースパッドと、
    前記第２ボディ領域の複数の第１部分において、前記層間絶縁膜に設けられ、前記ゲート電極の一部を露出するゲートコンタクトと、
    前記第２ボディ領域の前記第２部分において、前記層間絶縁膜上に位置するゲートパッドと、
    前記第２ボディ領域の複数の第１部分において、前記ゲートコンタクトを介して前記ゲート電極と電気的に接続し、前記ゲートパッドと接続しているゲートグローバル配線と、
    を備え、
    前記ドリフト層の表面からみて、前記ゲート電極は前記ゲートパッドと重なっていない、炭化珪素半導体装置。
  2. 前記層間絶縁膜および前記ゲート絶縁膜に設けられ、前記ドリフト層の表面からみて、前記ゲートパッドの外縁の一部に沿って伸び、前記第２ボディ領域の第２部分に位置する第１ボディコンタクトをさらに備え、前記ソースパッドは前記第１ボディコンタクトを介して前記第２ボディ領域の第２部分と電気的に接続されている、請求項１に記載の炭化珪素半導体装置。
  3. 前記第１ボディコンタクトは、前記ゲートグローバル配線に沿って伸び、前記第２ボディ領域の第１部分を露出する部分をさらに含む請求項２に記載の炭化珪素半導体装置。
  4. 前記ドリフト層の表面からみて、前記第１ボディコンタクトは、前記ゲート電極と前記ゲートパッドとの間に位置している、請求項２または３に記載の炭化珪素半導体装置。
  5. 前記ゲート絶縁膜および前記層間絶縁膜に設けられ、前記複数のソースコンタクトと前記ゲートコンタクトの間であって、前記第２ボディ領域の第１部分に位置する、第２ボディコンタクトをさらに備え、
    前記ソースパッドは前記第２ボディコンタクトを介して前記第２ボディ領域の第１部分と電気的に接続されている、請求項１に記載の炭化珪素半導体装置。
  6. 前記複数の第１ボディ領域のソース領域内に形成され、前記第１ボディ領域に達する第２導電型の第１コンタクト領域と、
    前記第１コンタクト領域および前記ソース領域と電気的に接続されたソース電極と、
    前記第２ボディ領域内に形成された、第２導電型の第２コンタクト領域と、
    前記第２ボディ領域内に形成された、第２導電型の第３コンタクト領域と、
    前記第２コンタクト領域と電気的に接続された第１ベース電極と、
    前記第３コンタクト領域と電気的に接続された第２ベース電極と、
    をさらに備え、
    前記ソースコンタクトは前記ソース電極を露出し、前記第１ボディコンタクトは前記第１ベース電極を露出し、前記第２ボディコンタクトは前記第２ベース電極を露出している、請求項１から５のいずれかに記載の炭化珪素半導体装置。
  7. 前記第２コンタクト領域は前記第１ベース電極に三辺を囲まれた前記第２ボディ領域内の少なくとも一部に位置し、
    前記第３コンタクト領域は離散した前記第２ベース電極に挟まれた前記第２ボディ領域内の少なくとも一部に位置している、請求項１から６のいずれかに記載の炭化珪素半導体装置。
JP2018021067A 2018-02-08 2018-02-08 炭化珪素半導体装置 Active JP7113221B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018021067A JP7113221B2 (ja) 2018-02-08 2018-02-08 炭化珪素半導体装置
US16/255,875 US10672878B2 (en) 2018-02-08 2019-01-24 Silicon carbide semiconductor device
CN201910089015.2A CN110137240A (zh) 2018-02-08 2019-01-29 碳化硅半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018021067A JP7113221B2 (ja) 2018-02-08 2018-02-08 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2019140203A true JP2019140203A (ja) 2019-08-22
JP7113221B2 JP7113221B2 (ja) 2022-08-05

Family

ID=67476163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018021067A Active JP7113221B2 (ja) 2018-02-08 2018-02-08 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US10672878B2 (ja)
JP (1) JP7113221B2 (ja)
CN (1) CN110137240A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018006450T5 (de) * 2017-12-19 2020-09-03 Mitsubishi Electric Corporation Siliciumcarbid-halbleiteranordnung und leistungswandler
USD856948S1 (en) * 2018-05-07 2019-08-20 Adura Led Solutions Llc Circuit board having arrangements of light-emitting diodes
USD933618S1 (en) * 2018-10-31 2021-10-19 Asahi Kasei Microdevices Corporation Semiconductor module
JP1633578S (ja) * 2018-11-07 2019-06-10
JP1665773S (ja) * 2018-11-07 2020-08-11
USD902164S1 (en) * 2019-01-24 2020-11-17 Toshiba Memory Corporation Integrated circuit card
CN112687654B (zh) * 2020-12-14 2024-02-23 株洲中车时代半导体有限公司 沟槽栅igbt器件
US11616123B2 (en) * 2021-02-12 2023-03-28 Alpha And Omega Semiconductor International Lp Enhancement on-state power semiconductor device characteristics utilizing new cell geometries
USD973030S1 (en) * 2021-02-23 2022-12-20 Dong Woon Anatech Co., Ltd Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178024A1 (ja) * 2014-05-23 2015-11-26 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1315212A4 (en) * 2000-11-21 2008-09-03 Matsushita Electric Ind Co Ltd SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
WO2008069074A1 (ja) * 2006-12-07 2008-06-12 Kabushiki Kaisha Toshiba 半導体装置及び半導体装置の製造方法
US7829416B2 (en) * 2007-08-07 2010-11-09 Panasonic Corporation Silicon carbide semiconductor device and method for producing the same
CN101842878B (zh) * 2007-10-24 2012-05-23 松下电器产业株式会社 半导体元件及其制造方法
US8476733B2 (en) * 2009-11-17 2013-07-02 Panasonic Corporation Semiconductor element and manufacturing method therefor
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
WO2011161721A1 (ja) * 2010-06-24 2011-12-29 三菱電機株式会社 電力用半導体装置
JP5692227B2 (ja) 2010-06-30 2015-04-01 三菱電機株式会社 電力用半導体装置
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP6135436B2 (ja) 2013-10-04 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置
JP2015159234A (ja) * 2014-02-25 2015-09-03 住友電気工業株式会社 半導体装置
JP2015211159A (ja) * 2014-04-28 2015-11-24 住友電気工業株式会社 炭化珪素半導体装置
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
JP6021032B2 (ja) * 2014-05-28 2016-11-02 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
JP6304909B2 (ja) * 2015-01-16 2018-04-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9691759B2 (en) * 2015-10-01 2017-06-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including semiconductor substrate, silicon carbide semiconductor layer, unit cells, source, and gate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178024A1 (ja) * 2014-05-23 2015-11-26 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20190245052A1 (en) 2019-08-08
US10672878B2 (en) 2020-06-02
CN110137240A (zh) 2019-08-16
JP7113221B2 (ja) 2022-08-05

Similar Documents

Publication Publication Date Title
JP7113221B2 (ja) 炭化珪素半導体装置
USRE49195E1 (en) Silicon carbide semiconductor device
JP4185157B2 (ja) 半導体素子及び電気機器
JP6415749B2 (ja) 炭化珪素半導体装置
JP5321377B2 (ja) 電力用半導体装置
WO2009147996A1 (ja) 電界効果半導体装置及びその製造方法
JP2009295641A5 (ja)
CN111952352A (zh) 超结半导体装置及超结半导体装置的制造方法
US20220399438A1 (en) Semiconductor device
JP2024019464A (ja) 半導体装置
JP7290973B2 (ja) 半導体装置
US10748838B2 (en) Silicon carbide semiconductor device
JP7127389B2 (ja) 炭化珪素半導体装置
JP4169879B2 (ja) 高耐圧トランジスタ
US11133385B2 (en) Semiconductor device
US20220344455A1 (en) Semiconductor device
JP7476502B2 (ja) 半導体装置
JP2022042526A (ja) 半導体装置
US11121221B2 (en) Semiconductor device
JP7451981B2 (ja) 半導体装置
JP7113386B2 (ja) 半導体装置
JP2022180233A (ja) 炭化珪素半導体装置
JP2024009372A (ja) 超接合半導体装置
JP2024071184A (ja) 炭化ケイ素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220322

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220509

R151 Written notification of patent or utility model registration

Ref document number: 7113221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151