JP2019102546A - チップオンフィルム型半導体装置 - Google Patents

チップオンフィルム型半導体装置 Download PDF

Info

Publication number
JP2019102546A
JP2019102546A JP2017229457A JP2017229457A JP2019102546A JP 2019102546 A JP2019102546 A JP 2019102546A JP 2017229457 A JP2017229457 A JP 2017229457A JP 2017229457 A JP2017229457 A JP 2017229457A JP 2019102546 A JP2019102546 A JP 2019102546A
Authority
JP
Japan
Prior art keywords
wiring
chip
semiconductor device
region
wiring group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017229457A
Other languages
English (en)
Other versions
JP7016147B2 (ja
Inventor
宣明 浅山
Yoshiaki Asayama
宣明 浅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2017229457A priority Critical patent/JP7016147B2/ja
Priority to CN201811386121.9A priority patent/CN109994448B/zh
Priority to TW107141551A priority patent/TWI686911B/zh
Priority to US16/203,219 priority patent/US10566273B2/en
Publication of JP2019102546A publication Critical patent/JP2019102546A/ja
Application granted granted Critical
Publication of JP7016147B2 publication Critical patent/JP7016147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】両面配線型テープキャリアを用いたチップオンフィルム型半導体装置であって、第１配線群の配線と半導体チップの半導体接続端子との接合状態を確実に確認することができ、これにより、品質的に良好な製品を提供することができるチップオンフィルム型半導体装置を提供する。【解決手段】光透過な絶縁フィルムと、絶縁フィルムの第１面上に形成される複数の配線を備える第１配線群と、絶縁フィルムの第１面とは反対側の第２面上に形成される複数の光非透過な配線を備える第２配線群と、第１面上に実装される半導体チップとを備え、第１配線群の配線と半導体チップの半導体接続端子とがそれぞれ接合部で接合されたチップオンフィルム型半導体装置は、第２面の、接合部に対応する箇所に、第２配線群の配線が存在しない非配線領域が設けられている。【選択図】図２

Description

本発明は、チップオンフィルム（ＣＯＦ：Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）型半導体装置の構造に関し、特に両面配線型テープキャリアの特徴的な配線デザインと、後の組立工程とに関連する。
チップオンフィルム型半導体装置は、例えば、携帯電話機等の携帯端末装置のディスプレイを駆動させるための半導体装置として使用されている。
一般的に、チップオンフィルム型半導体装置に使用されるテープキャリアは、絶縁フィルム上に複数の配線パターンが形成された構造となっている。
図１０は、片面配線型テープキャリア２１０を用いたチップオンフィルム型半導体装置２００の一例を示す概略断面図である。図１１は、図１０に示すチップオンフィルム型半導体装置２００をテープキャリアのチップ実装面とは反対側から視た概略底面図である。
片面配線型テープキャリア２１０を用いたチップオンフィルム型半導体装置２００は、図１０に示すように、絶縁フィルム１、第１配線群１ａ、第１保護層２ａ、半導体チップ３および樹脂４から構成されている。第１保護層２ａは、第１配線群１ａの配線１１〜１１１を絶縁、保護することを目的としたものである。半導体チップ３には、半導体接続端子３ａ〜３ａが設けられている。樹脂４は、第１配線群１ａの配線１１〜１１と半導体チップ３の半導体接続端子３ａ〜３ａとの接合部１０〜１０を保護、固定することを目的としたものである。
チップオンフィルム型半導体装置２００に使用される絶縁フィルム１、第１保護層２ａ、樹脂４については、光の透過性がある材料を採用する場合が多い。その理由は、絶縁フィルム１に半導体チップ３を実装して樹脂４を封止した後にでも、テープキャリアのチップ実装面（半導体チップ３を実装した面）とは反対側の面から、第１配線群１ａの配線１１〜１１と半導体接続端子３ａ〜３ａとの接合状態や接合ずれを、透過して確認することを可能とするためである。
第１配線群１ａの配線１１〜１１と半導体接続端子３ａ〜３ａとの接合状態や接合ずれを確認できることは、製品の生産時、品質的に安定した製品を製造するために非常に重要である。
片面配線型テープキャリア２１０の場合、図１０および図１１に示すように、チップ実装面とは反対側の面から、絶縁フィルム１を透過する。これにより、第１配線群１ａの配線１１〜１１と半導体接続端子３ａ〜３ａとの接合状態の確認が可能である。従って、製品の生産時に、第１配線群１ａの配線１１〜１１と半導体接続端子３ａ〜３ａとの接合状態をモニタリングすることは容易である。
この点に関し、特許文献１は、テープキャリアと表示パネルの実装において、表示パネルにリードが無いリード抜き部と、テープキャリアのダミー配線が重なるように実装を行い、表示パネル側からテープキャリアのダミー配線を観察して、異方性導電フィルム（ＡＣＦ）のつぶれ具合等から、ＡＣＦの接続状態を確認することが記載されている。
特開２００１−３１８６２０号公報
ところで、近年、携帯電話機等の携帯端末装置の小型化、表示画面の高精細化が進んでいることに伴い、テープキャリアも小型化、多出力化が要求されている。
これに対応するために、多出力化を図る方法として、配線パターンのファインピッチ化が進められてきた。しかし、配線加工技術およびアセンブリ技術に限界があった。このため、現在は、テープキャリアとして両面配線型テープキャリアを使用することにより多出力化が進められている。
図１２は、両面配線型テープキャリア３１０を用いた従来のチップオンフィルム型半導体装置３００の一例を示す概略断面図である。図１３は、図１２に示すチップオンフィルム型半導体装置３００をテープキャリアのチップ実装面とは反対側から視た概略底面図である。
両面配線型テープキャリア３１０を用いた従来のチップオンフィルム型半導体装置３００は、図１２および図１３に示すように、両面配線型テープキャリア３１０表面上の有効領域を最大限に活用するために、図１０および図１１の構成に加えて、チップ実装面とは反対側の面に第２配線群１ｂおよび第２保護層２ｂを備えている。第２保護層２ｂは、第２配線群１ｂの配線１２〜１２を絶縁、保護することを目的としたものである。第２保護層２ｂも第１保護層２ａと同じ材料で形成されている。
このような両面配線型テープキャリア３１０は、チップ実装面とは反対側の面にも、第２配線群１ｂが形成されている。両面配線型テープキャリア３１０は、半導体チップ３を実装した後に、透過性がない第２配線群１ｂの配線１２〜１２が存在する。第２配線群１ｂの配線１２〜１２は、接合部１０〜１０の少なくとも１つ（この例では全て）に対応する箇所（重なる箇所）の配設されている。このため、第２配線群１ｂの配線１２〜１２が邪魔になって、テープキャリアのチップ実装面とは反対側の面から、第１配線群１ａの配線１１〜１１と半導体接続端子３ａ〜３ａとの接合状態が確認できないという課題がある。
このように、両面配線型テープキャリア３１０のチップ実装面とは反対側の接合部１０〜１０に対応する箇所に第２配線群１ｂが存在する場合、第１配線群１ａの配線１１〜１１と半導体接続端子３ａ〜３ａとの接合状態、接合ズレが生産時にモニタリングできず、従って、品質的に良好な製品を提供することができない恐れがある。
本発明は、以上のような従来の課題に鑑み、両面配線型テープキャリアを用いたチップオンフィルム型半導体装置であって、第１配線群の配線と半導体チップの半導体接続端子との接合状態を確実に確認することができ、これにより、品質的に良好な製品を提供することができるチップオンフィルム型半導体装置を提供することを目的とする。
前記課題を解決するために、本発明に係るチップオンフィルム型半導体装置は、光透過な絶縁フィルムと、上記絶縁フィルムの第１面上に形成される複数の配線を備える第１配線群と、上記絶縁フィルムの上記第１面とは反対側の第２面上に形成される複数の光非透過な配線を備える第２配線群と、上記第１面上に実装される半導体チップとを備え、上記第１配線群の配線と上記半導体チップの半導体接続端子とがそれぞれ接合部で接合されたチップオンフィルム型半導体装置であって、上記第２面の、上記接合部に対応する少なくとも１つの箇所に、上記第２配線群の配線が存在しない非配線領域が設けられていることを特徴とする。
本発明によると、第１配線群の配線と半導体チップの半導体接続端子との接合状態を確実に確認することができ、これにより、品質的に良好な製品を提供することが可能となる。
両面配線型テープキャリアを用いた実施の形態１に係るチップオンフィルム型半導体装置の一例を示す概略断面図である。 図１に示すチップオンフィルム型半導体装置をテープキャリアのチップ実装面とは反対側から視た概略底面図である。 図２に示す接合部部分を拡大して示す拡大底面図である。 実施の形態２に係るチップオンフィルム型半導体装置の一例を示す概略断面図である。 実施の形態３に係るチップオンフィルム型半導体装置の一例の非配線領域および第２配線群部分を拡大して示す拡大底面図である。 実施の形態４に係るチップオンフィルム型半導体装置の一例をテープキャリアのチップ実装面とは反対側から視た概略底面図である。 図６に示す非配線領域および第２配線群部分を拡大して示す拡大底面図である。 実施の形態５に係るチップオンフィルム型半導体装置の一例をテープキャリアのチップ実装面とは反対側から視た概略底面図である。 図８に示す非配線領域および第２配線群部分を拡大して示す拡大底面図である。 片面配線型テープキャリアを用いたチップオンフィルム型半導体装置の一例を示す概略断面図である。 図１０に示すチップオンフィルム型半導体装置をテープキャリアのチップ実装面とは反対側から視た概略底面図である。 両面配線型テープキャリアを用いた従来のチップオンフィルム型半導体装置の一例を示す概略断面図である。 図１２に示すチップオンフィルム型半導体装置をテープキャリアのチップ実装面とは反対側から視た概略底面図である。
以下、本発明に係る実施の形態について図面を参照しながら説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。従って、それらについての詳細な説明は繰り返さない。
〔実施の形態１〕
図１は、両面配線型テープキャリア１１０を用いた実施の形態１に係るチップオンフィルム型半導体装置１００の一例を示す概略断面図である。図２は、図１に示すチップオンフィルム型半導体装置１００をテープキャリアのチップ実装面とは反対側から視た概略底面図である。
両面配線型テープキャリア１１０を用いた本実施の形態１に係るチップオンフィルム型半導体装置１００は、絶縁フィルム１、第１配線群１ａ（第１配線層）、第２配線群１ｂ（第２配線層）、第１保護層２ａ、第２保護層２ｂ、半導体チップ３および樹脂４から構成されている。第１保護層２ａは、第１配線群１ａを覆うように形成されている。第１保護層２ａは、第１配線群１ａの配線１１〜１１を絶縁、保護する事を目的としたものである。第２保護層２ｂは、第２配線群１ｂを覆うように形成されている。第２保護層２ｂは、第２配線群１ｂの配線１２〜１２を絶縁、保護することを目的としたものである。半導体チップ３は、第１面１０１上に実装さている。半導体チップ３には、半導体接続端子３ａ〜３ａが設けられている。第１配線群１ａの配線１１〜１１と半導体チップ３の半導体接続端子３ａ〜３ａとはそれぞれ接合部１０〜１０で接合されている。樹脂４は、第１配線群１ａの配線１１〜１１と半導体チップ３の半導体接続端子３ａ〜３ａとの接合部１０〜１０を保護、固定することを目的としたものである。なお、絶縁フィルム１、第１配線群１ａ、第２配線群１ｂ、第１保護層２ａ、第２保護層２ｂおよび樹脂４の材質等は、図１２および図１３に示す従来のものと同様のものであり、ここでは説明を省略する。
光透過な絶縁フィルム１の第１面１０１上には、複数の配線１１〜１１を備える第１配線群１ａが形成されている。絶縁フィルム１の第１面１０１とは反対側の第２面１０２上には、複数の光非透過な配線１２〜１２を備える第２配線群１ｂが形成されている。
そして、第２面１０２の、接合部１０〜１０に対応する少なくとも１つの箇所に、第２配線群１ｂの配線１２〜１２が存在しない非配線領域５（非配線部）が設けられている。
本実施の形態によれば、第２面１０２において接合部１０〜１０に対応する少なくとも１つの箇所に設けられる非配線領域５は、第２配線群１ｂの配線１２〜１２が存在しない領域である。従って、非配線領域５において第２配線群１ｂが形成されている第２面１０２から、第１配線群１ａの配線１１〜１１と半導体接続端子３ａ〜３ａとの接合状態を確実に確認することができる。これにより、品質的に良好な製品を提供することができる。すなわち、非配線領域５は、第２面１０２から絶縁フィルム１を透過して、少なくとも１つの接合部１０を認識するための領域とすることができる。
詳しくは、第２配線群１ｂの配線１２〜１２は、非配線領域５を除く第１配線群１ａの配線１１〜１１に対応する箇所（重なる箇所）に配設されている。非配線領域５は、第２配線群１ｂの一部の配線１２〜１２が１つの接合部または連続する２つ以上の接合部を避けるための領域である。第２面１０２には、第２配線群１ｂの配線パターンが非配線領域５から退避するように形成されている。これにより、非配線領域５において第２配線群１ｂが形成されている第２面１０２から、１つの接合部または連続する２つ以上の接合部（この例では連続する２つの接合部１０，１０）を確実に認識することができる。従って、第１配線群１ａの配線１１〜１１と半導体接続端子３ａ〜３ａとの接合状態を確実に確認することができる。
なお、第２保護層２ｂの光透過性が低く接合部１０〜１０を確認し難い場合は、高光度、高精細のカメラ（例えばＣＣＤカメラ）や、高感度のカメラ（例えば赤外線カメラ）で確認する方法と組合せることができる。こうすることで、接合部１０〜１０の認識しやすくすることができる。
また、非配線領域５は、複数箇所に設けられていてもよい。この場合、それぞれの非配線領域５において第２配線群１ｂが形成されている第２面１０２から、１つの接合部または連続する２つ以上の接合部を確実に認識することができる。
図３は、図２に示す接合部１０部分を拡大して示す拡大底面図である。図３に示すように、第２配線群１ｂが配設されるフィルム面（第２面１０２）から透過して第１配線群１ａを確認した場合、半導体接続端子３ａの幅ｄ１は、接合される第１配線群１ａの配線１１の幅ｄ２より大きい。そうすると、接合部１０において、半導体接続端子３ａが第１配線群１ａの配線１１からはみ出して確認される。図３において、幅方向Ｈにおける両側のはみ出し量をそれぞれα，βと記載している。これらのはみ出し量α，βを確認することにより、第１配線群１ａの配線１１が半導体接続端子３ａの幅方向Ｈにおける中央に接合しているか否かを確認することができる。はみ出し量α，βが等しい、もしくは、はみ出し量α，βの差が許容範囲内であれば、第１配線群１ａの配線１１が半導体接続端子３ａの中央または略中央に接合していると判断することができる。これにより、位置ずれ等が発生していない良好な接合状態と確認することができる。
さらに次のような接合状態の確認も可能である。すなわち、一般的に、半導体接続端子３ａは金（Ａｕ）からなるものを使用することができる。第１配線群１ａは、銅（Ｃｕ）からなる配線に錫（Ｓｎ）メッキが施されたものを使用することができる。この場合、熱と圧力とにより金（Ａｕ）と錫（Ｓｎ）との共晶を形成することができる。これにより、第１配線群１ａの配線１１と半導体接続端子３ａとを強固に接続することができる。その際、共晶量の過多によって、第１配線群１ａの配線１１と半導体接続端子３ａとの接合状態の判断を行うことが可能となる。
生産時のモニタリング上、複数箇所の非配線領域５〜５により、複数箇所の接合状態を確認すれば、より安定した製品の製造を行うことが可能となる。
半導体チップ３は、この例では、長方形状のものとさている。ところで、長方形状の半導体チップ３の長手方向Ｎにおける両端付近の接合部１０は、半導体チップ３と両面配線型テープキャリア１１０との熱膨張率の差の影響を受けやすい。そうすると、第１配線群１ａの配線１１〜１１と半導体接続端子３ａ〜３ａとの接合ずれが発生しやすい。
このため、非配線領域５は、半導体チップ３の長手方向Ｎにおける少なくとも一方の端部の所定の領域γ１（端から所定の距離内側の領域）（図２参照）の１または２以上の接合部１０に対応する箇所に設けることが望ましい。こうすることで、半導体チップ３の長手方向Ｎにおける端部付近にて接合状態を確認することができる。これにより、長方形状の半導体チップ３の長手方向Ｎにおける両端付近で熱膨張率の差の影響を受けやすい接合部１０の接合状態を確実に確認することができる。また、非配線領域５は、長手方向Ｎにおける中央部の所定の領域γ２（中央を含む領域）（図２参照）の１または２以上の接合部１０に対応する箇所に設けることが望ましい。こうすることで、半導体チップ３の長手方向Ｎにおける中央付近にて接合状態を確認することができる。これにより、接合部１０〜１０全体の接合状態について把握（推測）をすることが可能となる。
図２に示す例では、点線で示される半導体チップ３において、接合部１０〜１０が長辺に沿って並設されている。非配線領域５〜５は、半導体チップ３の長手方向Ｎにおける両端部の所定の領域γ１，γ１と中央部の所定の領域γ２とに設けられている。
半導体チップ３の長手方向Ｎにおける両端部の所定の領域γ１，γ１のうち少なくとも一方の非配線領域５は、半導体チップ３の短辺に一番近い接合部１０が確認できるように配設することが望ましい。
図２に示す例では、右端の非配線領域５は、半導体チップ３の短辺から一番近い接合部１０と二番目に近い接合部１０とが確認できるように配設されている。左端の非配線領域５は、半導体チップ３の短辺から二番目に近い接合部１０と三番目に近い接合部１０とが確認できるように配設されている。
この例では、半導体チップ３の短辺から一番目および二番目に近い接合部１０，１０並びに二番目および三番目に近い接合部１０，１０を確認できるようにしているが、確認部分は両端付近であれば、特に限定されるものではない。例えば、非配線領域５は、半導体チップ３の長手方向Ｎにおける少なくとも一方の端から接合部１０が１０個以内の箇所、もしくは、半導体チップ３の長手方向Ｎにおける少なくとも一方の端から半導体チップ３の長辺の長さＬ（図２参照）の１／１０以内の箇所に設けることが望ましい。
〔実施の形態２〕
図４は、実施の形態２に係るチップオンフィルム型半導体装置１００の一例を示す概略断面図である。
実施の形態２に係るチップオンフィルム型半導体装置１００は、図４に示すように、実施の形態１に係るチップオンフィルム型半導体装置１００において、第２保護層２ｂの非配線領域５の箇所を開口する開口部６を設けたものである。
第２保護層２ｂは、非配線領域５〜５で開口されている。これにより、非配線領域５において第２配線群１ｂが形成されている第２面１０２から、１つの接合部または連続する２つ以上の接合部（この例では連続する２つの接合部１０，１０）をさらに確実に確認することができる。
このように、非配線領域５に開口部６を設けることにより、接合部１０を確認するために関与する部材として透過性が高い絶縁フィルム１および樹脂４のみとなる。このため、高光度、高精細のカメラ（例えばＣＣＤカメラ）や、高感度のカメラ（例えば赤外線カメラ）を使用することなく接合部１０〜１０を確実に確認することができる。
〔実施の形態３〕
図５は、実施の形態３に係るチップオンフィルム型半導体装置１００の一例の非配線領域５および第２配線群１ｂ部分を拡大して示す拡大底面図である。
図５に示すように、非配線領域５は、接合部１０，１０を確認可能な付近で第２配線群１ｂの配線１２〜１２を曲げて形成している。こうすることで、ダミー配線や、未配線領域を設ける必要がなく、有効端子を最大限に配設することができる。
図５に示す例では、非配線領域５を避けるように配線１２〜１２を屈曲させた第２配線群１ｂの一例を示している。詳しくは、第２配線群１ｂの配線１２〜１２は、非配線領域５の周辺でのピッチＰａ〜Ｐａをそれ以外のピッチＰｂ〜Ｐｂよりも狭くしている。この場合、例えば、各ピッチＰａ〜Ｐａの寸法を同一もしくは略同一および／または異なる寸法とすることができる。各ピッチＰｂ〜Ｐｂの寸法を同一もしくは略同一寸法とすることができる。
〔実施の形態４〕
図６は、実施の形態４に係るチップオンフィルム型半導体装置１００の一例をテープキャリアのチップ実装面とは反対側から視た概略底面図である。図７は、図６に示す非配線領域５および第２配線群１ｂ部分を拡大して示す拡大底面図である。
図６および図７に示すように、少なくとも半導体チップ３に対応する第２配線群１ｂの配線１２〜１２は、直線状に互いに平行または略平行に形成されている。そして、第２配線群１ｂの配線１２〜１２のうち非配線領域５を形成する配線１２ａ，１２ａのピッチＰｃ（図７参照）は、非配線領域５を形成しない配線１２ｂ〜１２ｂのピッチＰｄ〜Ｐｄ（図７参照）より広くなっている。こうすることで、非配線領域５を形成しない配線１２ｂ〜１２ｂ全体のピッチＰｄ〜Ｐｄは狭くなるが、実施の形態３のように、非配線領域５を避けるための配線１２〜１２の曲がった部分をなくすことができ、これにより、配線作成時のエッチングを行いやすくすることができる。
図６および図７に示す例では、非配線領域５を避けるように配線１２〜１２全体を長手方向Ｎに平行移動させた第２配線群１ｂの一例を示している。詳しくは、第２配線群１ｂの配線１２〜１２は、非配線領域５に配線されないように、非配線領域５に隣接する２つの配線１２ａ，１２ａのピッチＰｃをそれ以外の（非配線領域５に隣接しない）配線１２ｂ〜１２ｂのピッチＰｄ〜Ｐｄよりも広くしている。この場合、例えば、各ピッチＰｄ〜Ｐｄの寸法を同一もしくは略同一寸法とすることができる。配線１２ａと配線１２ｂとの間のピッチＰｅの寸法をピッチＰｄの寸法と同一もしくは略同一寸法とすることができる。
〔実施の形態５〕
図８は、実施の形態５に係るチップオンフィルム型半導体装置１００の一例をテープキャリアのチップ実装面とは反対側から視た概略底面図である。図９は、図８に示す非配線領域５および第２配線群１ｂ部分を拡大して示す拡大底面図である。
図８に示すチップオンフィルム型半導体装置１００は、実施の形態４に係るチップオンフィルム型半導体装置１００において、ダミー配線７を加えたものある。
ところで、非配線領域５を形成する配線１２ａ，１２ａのピッチＰｃのように、配線１２〜１２のピッチに広い部分があると、配線１２〜１２上の第２保護層２ｂに応力が加わり、第２保護層２ｂにクラック等が発生する恐れがある。このため、実施の形態５に係るチップオンフィルム型半導体装置１００では、非配線領域５を形成する配線１２ａ，１２ａ間（具体的には中央部）の非配線領域５を除く領域にダミー配線７を設けている。こうすることで、配線１２〜１２上の第２保護層２ｂに加わる応力を分散させることができる。これにより、第２保護層２ｂのクラック等の発生を抑制することができる。
〔その他の実施の形態〕
第１配線群１ａおよび第２配線群１ｂの配線パターンは、実施の形態１から実施の形態５のものに限定されるものではなく、他の各種の配線パターンを採用することができる。
本発明は、以上説明した実施の形態に限定されるものではなく、他のいろいろな形で実施することができる。そのため、かかる実施の形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。
１ 絶縁フィルム
１ａ 第１配線群
１ｂ 第２配線群
２ａ 第１保護層
２ｂ 第２保護層（保護層の一例）
３ 半導体チップ
３ａ 半導体接続端子
４ 樹脂
５ 非配線領域
６ 開口部
７ ダミー配線
１１ 配線
１２ 配線
１２ａ 配線
１２ｂ 配線
１０ 接合部
１００ チップオンフィルム型半導体装置
１０１ 第１面
１０２ 第２面
１１０ 両面配線型テープキャリア
２００ チップオンフィルム型半導体装置
２１０ 片面配線型テープキャリア
３００ 従来のチップオンフィルム型半導体装置
３１０ 両面配線型テープキャリア
Ｈ 幅方向
Ｌ 長さ
Ｎ 長手方向
Ｐａ ピッチ
Ｐｂ ピッチ
Ｐｃ ピッチ
Ｐｄ ピッチ
ｄ１ 幅
ｄ２ 幅
α はみ出し量
β はみ出し量
γ１ 所定の領域
γ２ 所定の領域

Claims (6)

  1. 光透過な絶縁フィルムと、
    上記絶縁フィルムの第１面上に形成される複数の配線を備える第１配線群と、
    上記絶縁フィルムの上記第１面とは反対側の第２面上に形成される複数の光非透過な配線を備える第２配線群と、
    上記第１面上に実装される半導体チップと
    を備え、上記第１配線群の配線と上記半導体チップの半導体接続端子とがそれぞれ接合部で接合されたチップオンフィルム型半導体装置であって、
    上記第２面の、上記接合部に対応する少なくとも１つの箇所に、上記第２配線群の配線が存在しない非配線領域が設けられている
    ことを特徴とするチップオンフィルム型半導体装置。
  2. 上記非配線領域は、上記第２面から上記絶縁フィルムを透過して、上記接合部を認識するための領域である
    ことを特徴とする請求項１に記載のチップオンフィルム型半導体装置。
  3. 上記第２配線群を覆うように形成されている保護層をさらに備え、
    上記保護層は、上記非配線領域で開口されている
    ことを特徴とする請求項１又は請求項２に記載のチップオンフィルム型半導体装置。
  4. 上記半導体チップは長方形状のものであり、
    上記非配線領域は、上記半導体チップの長手方向における少なくとも一方の端部の所定の領域にある上記接合部に対応する箇所に設けられている
    ことを特徴とする請求項１から請求項３までの何れか１つに記載のチップオンフィルム型半導体装置。
  5. 上記非配線領域は、上記第２配線群の配線を曲げて形成している
    ことを特徴とする請求項１から請求項４までの何れか１つに記載のチップオンフィルム型半導体装置。
  6. 上記第２配線群の配線のうち上記非配線領域を形成する配線のピッチは、上記非配線領域を形成しない配線のピッチより広い
    ことを特徴とする請求項１から請求項４までの何れか１つに記載のチップオンフィルム型半導体装置。
JP2017229457A 2017-11-29 2017-11-29 チップオンフィルム型半導体装置 Active JP7016147B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017229457A JP7016147B2 (ja) 2017-11-29 2017-11-29 チップオンフィルム型半導体装置
CN201811386121.9A CN109994448B (zh) 2017-11-29 2018-11-20 覆晶薄膜型半导体装置
TW107141551A TWI686911B (zh) 2017-11-29 2018-11-21 覆晶薄膜型半導體裝置
US16/203,219 US10566273B2 (en) 2017-11-29 2018-11-28 Chip-on-film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017229457A JP7016147B2 (ja) 2017-11-29 2017-11-29 チップオンフィルム型半導体装置

Publications (2)

Publication Number Publication Date
JP2019102546A true JP2019102546A (ja) 2019-06-24
JP7016147B2 JP7016147B2 (ja) 2022-02-04

Family

ID=66633458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017229457A Active JP7016147B2 (ja) 2017-11-29 2017-11-29 チップオンフィルム型半導体装置

Country Status (4)

Country Link
US (1) US10566273B2 (ja)
JP (1) JP7016147B2 (ja)
CN (1) CN109994448B (ja)
TW (1) TWI686911B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209141A (ja) * 2002-01-11 2003-07-25 Matsushita Electric Ind Co Ltd フレキシブル配線基板及び半導体素子の実装方法
JP2004193277A (ja) * 2002-12-10 2004-07-08 Sharp Corp 配線基板およびこれを有する電子回路素子
JP2005049662A (ja) * 2003-07-30 2005-02-24 Hitachi Displays Ltd 液晶表示装置
WO2007105763A1 (ja) * 2006-03-14 2007-09-20 Sharp Kabushiki Kaisha 回路基板、電子回路装置及び表示装置
JP2009182229A (ja) * 2008-01-31 2009-08-13 Nitto Denko Corp 配線回路基板およびその製造方法
CN101515576A (zh) * 2008-02-18 2009-08-26 奇景光电股份有限公司 膜上芯片封装结构、及其制造与组装方法
US20140327148A1 (en) * 2013-05-06 2014-11-06 Samsung Electronics Co., Ltd. Chip on film package including distributed via plugs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4607281B2 (ja) 2000-05-10 2011-01-05 東芝モバイルディスプレイ株式会社 テープキャリアパッケージを備える平面表示装置
KR20030007904A (ko) 2000-06-06 2003-01-23 이케이씨 테크놀로지, 인코포레이티드 전자 재료 제조 방법
JP2005086098A (ja) * 2003-09-10 2005-03-31 Three M Innovative Properties Co チップオンフレックス（ｃｏｆ）テープ
JP2007335607A (ja) 2006-06-14 2007-12-27 Sharp Corp Ｉｃチップ実装パッケージ、及びこれを用いた画像表示装置
KR101726262B1 (ko) * 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
US10170429B2 (en) * 2016-11-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming package structure including intermetallic compound
JP7202784B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209141A (ja) * 2002-01-11 2003-07-25 Matsushita Electric Ind Co Ltd フレキシブル配線基板及び半導体素子の実装方法
JP2004193277A (ja) * 2002-12-10 2004-07-08 Sharp Corp 配線基板およびこれを有する電子回路素子
JP2005049662A (ja) * 2003-07-30 2005-02-24 Hitachi Displays Ltd 液晶表示装置
WO2007105763A1 (ja) * 2006-03-14 2007-09-20 Sharp Kabushiki Kaisha 回路基板、電子回路装置及び表示装置
JP2009182229A (ja) * 2008-01-31 2009-08-13 Nitto Denko Corp 配線回路基板およびその製造方法
CN101515576A (zh) * 2008-02-18 2009-08-26 奇景光电股份有限公司 膜上芯片封装结构、及其制造与组装方法
US20140327148A1 (en) * 2013-05-06 2014-11-06 Samsung Electronics Co., Ltd. Chip on film package including distributed via plugs

Also Published As

Publication number Publication date
US20190164874A1 (en) 2019-05-30
CN109994448B (zh) 2022-09-16
US10566273B2 (en) 2020-02-18
TW201935645A (zh) 2019-09-01
TWI686911B (zh) 2020-03-01
JP7016147B2 (ja) 2022-02-04
CN109994448A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
JP5390057B2 (ja) 安価型フレキシブルフィルムパッケージモジュール及びその製造方法
JP4740708B2 (ja) 配線基板、及び半導体装置
WO2016082354A1 (zh) 有机电致发光器件及其制备方法、显示装置
JP2009094152A (ja) 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JP2019102546A (ja) チップオンフィルム型半導体装置
JP6006527B2 (ja) 半導体装置
JP6641079B2 (ja) プリント基板の製造方法及び導電性部材の接合方法
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP4488073B2 (ja) 電気接続装置
JP6001917B2 (ja) 半導体装置
JP6006528B2 (ja) 半導体装置
TWI526908B (zh) 電容式觸控板及其製法
KR102082133B1 (ko) 연성 인쇄회로기판 및 표시소자
JP2005109377A (ja) 半導体装置およびその製造方法
JP5184578B2 (ja) プリント配線基板
JP2008147427A (ja) 電子部品装置及び電子部品の実装方法
JP2007067060A (ja) 回路基板および半導体装置
JP2016111195A (ja) フレキシブル配線板、フレキシブル回路板、複合回路板
JP2004289069A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP2009016572A (ja) 電子部品用パッケージ、それを備えるパッケージ部品および電子機器ならびにパッケージ部品の製造方法
JP2005203388A (ja) 半導体装置およびその製造方法
JP2005093468A (ja) 半導体装置およびその製造方法
JP2004289071A (ja) 配線基板及びその製造方法、半導体装置、電子デバイス並びに電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220118