JP2019095276A - 電子機器の異常検出装置 - Google Patents

Abstract

【課題】電子機器の異常伝達信号線の増加を抑制する異常検出装置を提供する。【解決手段】異常状態ラッチ部２００は、異常箇所信号をマスクする異常状態検出回路２０２と、異常箇所信号に基づき異常箇所信号が異常発生を表す時点で動作を開始し、所定期間経過後に動作を完了し且つリセット信号を出力するタイマー回路２０６と、リセット信号が出力された時点で異常状態検出回路２０２が出力する異常箇所信号をラッチするラッチ回路２０４とを備え、異常状態検出回路２０２は、ラッチ回路２０４がラッチ動作を実行した時に異常箇所信号をマスクし、異常状態検出回路２０２の出力を無効にし、タイマー回路２０６は、ラッチ回路２０４がラッチ動作を実行した時にタイマー回路２０６の入力をマスクして動作完了の状態を維持し、異常電圧信号生成回路１１４が生成する異常電圧信号は、ワイヤードオアされ、単一の信号線を介して電圧モニタ回路１１６に供給される。【選択図】図２

Description

本発明は、電子機器の異常を検出する異常検出装置に関する。

従来より、電子機器のプリント板の異常を検出するために、各プリント板からの異常信号を集中して受信する異常通知プリント板が用いられる場合があった。異常の検査対象のプリント板が出力する異常信号を、異常通知プリント板が受信する構成の概念図が図６に示されている。
図６には、異常の検査対象のプリント板として、第１プリント板１２ａ、第２プリント板１２ｂ、第３プリント板１２ｃ、第４プリント板１２ｄが示されている。これらプリント板１２ａ〜１２ｄは、それぞれ異常信号ＡＬＭ１、異常信号ＡＬＭ２、異常信号ＡＬＭ３、異常信号ＡＬＭ４を出力している。これら異常信号ＡＬＭ１、異常信号ＡＬＭ２、異常信号ＡＬＭ３、異常信号ＡＬＭ４は、デジタル信号である。
異常通知プリント板２０は、これら４本の異常信号（ＡＬＭ１、ＡＬＭ２、ＡＬＭ３、ＡＬＭ４）を入力している。いずれかの異常信号がアサートされることによって、異常通知プリント板２０は、いずれのプリント板で異常が検出されたのか（どこで異常が検出されたのか）検出することができる。そして、異常通知プリント板２０は、種々の手法で異常を外部に（例えばユーザや、管理者に）通知する。

異常通知プリント板２０は、異常状態ラッチ部２２と、異常通知部２４と、を備えている。異常状態ラッチ部２２は、アサートされた異常信号をラッチする。異常通知部２４はラッチされている異常信号に基づき異常が発生した箇所（異常箇所）を検出することができ、異常を発生したことを、その異常箇所と共に外部に通知する。このようにして、電子機器に異常が発生した場合、発生した異常を外部（例えば、ユーザや管理者）に通知することができる。

なお、図６に示す構成は、電子機器に内蔵される場合が多い。異常の検査対象である第１プリント板１２ａ〜第４プリント板１２ｄは、この電子機器の一部を構成しているからである。しかし、異常通知プリント板２０は、異常の検査対象である電子機器の外部に設けられていてもよい。
図６から明らかなように、異常の検出対象であるプリント板の個数の分、異常信号を伝達するための信号線が必要である。その結果、検出対象であるプリント板の数が増えれば、それに応じて信号線の数も増えてしまうという課題があった。

下記特許文献１には、配線数を減少することができる異常判定回路が開示されている。
下記特許文献２には、複数の冷却用のファンの回転速度を単一の検出信号で検出できる技術、及び、故障したファンを特定することができる技術が開示されている。
下記特許文献３には、電源システムの異常を通知する監視システム、特に、通知内容の確認の煩わしさを解消できるシステムが開示されている。
下記特許文献４には、モニタ対象装置を停止させる原因となる、一番最初に検出した異常を抽出できる技術が開示されている。

特開平８−１５２９２５号公報 特開２００９−２５１３５６号公報 特開２０１５−２２０９６６号公報 特開２００１−３０６１４０号公報

従来の電子機器においては、異常を検出する箇所や、異常を検出するプリント板の数が増えれば増えるほど、異常信号を伝達するための信号線が増える。したがって、電子機器が複雑になり、異常を検出すべき箇所が増えれば増えるほど、異常信号伝達のための配線数が増え、装置構成が一層複雑化してしまうという課題があった。

本発明は、上記課題に鑑みなされたものであり、電子機器における異常を伝達する信号線の数の増加を抑制し、省配線化を実現することができる、電子機器の異常検出装置を提供することを目的とする。

第１に、本発明者は、異常が発生したことを示す異常信号を伝達する信号線をワイアードオアすることによって信号線の数を抑制する技術的思想を見い出した。異常信号の電圧値を異常箇所毎に変えることによって、電圧値で異常が発生した異常箇所を特定することができる。
第２に、本発明者は、複数の異常が発生したときに、最初の異常に基づく異常信号を異常発生から所定期間の経過後にラッチし、ラッチ後に発生した異常をマスクする手段を設ける技術的思想を、見い出した。

このような技術的思想によれば、ノイズによる誤検出や，異常発生によって出力される異常信号がアサートされた後の電圧が変動していく途中で検出（誤検出）してしまうことを防止することができると考えたものである。
また、このような技術的思想によれば、最初の異常が発生し、最初の異常が発生した後の異常（２番目、３番目に発生する異常（の異常信号））をマスクすることによって、特に、最初に発生した異常の発生箇所などの記録手段を用いずに、最初の異常信号の特定が可能になると考えたものである。
このような技術的思想を考案することによって、本発明者は、本発明を完成するに至った。以下、本発明の具体的な構成を説明する。

（１）本発明に係る電子機器の異常検出装置（例えば、後述する異常検出装置１００）は、電子機器に異常が発生した場合に異常箇所を特定する異常箇所信号を出力する異常検出部（例えば、後述する異常検出部１１０）と、前記異常箇所信号をラッチする異常状態ラッチ部（例えば、後述する異常状態ラッチ部２００）と、ラッチされた前記異常箇所信号に基づき異常を通知する異常通知部（例えば、後述する異常通知部３００）と、を備える、電子機器の異常検出装置であって、前記異常検出部は、所定の異常箇所に異常が発生したことを示す異常信号を、前記異常箇所毎に応じて異なる電圧に変換して、前記異常箇所毎の異常電圧信号を生成する異常電圧信号生成回路（例えば、後述する異常電圧信号生成回路１１４）と、前記異常電圧信号生成回路が生成した前記異常電圧信号をモニタして、前記異常電圧信号に対応する電圧に基づき、前記異常箇所を特定する前記異常箇所信号を出力する電圧モニタ回路（例えば、後述する電圧モニタ回路１１６）と、を備え、前記異常状態ラッチ部は、前記異常箇所信号をマスクする異常状態検出回路（例えば、後述する異常状態検出回路２０２）と、前記異常箇所信号に基づき、前記異常箇所信号が異常の発生を表す時点で動作を開始し、所定期間の経過後に動作を完了すると共にリセット信号を出力するタイマー回路（例えば、後述するタイマー回路２０６）と、前記リセット信号が出力された時点で、前記異常状態検出回路が出力している前記異常箇所信号をラッチするラッチ回路（例えば、後述するラッチ回路２０４）と、を備え、前記異常状態検出回路は、前記ラッチ回路がラッチ動作を実行したときに、前記異常箇所信号をマスクして、前記異常状態検出回路の出力を無効にし、前記タイマー回路は、前記ラッチ回路がラッチ動作を実行したときに、前記タイマー回路の入力をマスクすることによって動作完了の状態を維持し、前記異常電圧信号生成回路が生成する前記異常箇所毎の前記異常電圧信号は、ワイヤードオアされ、単一の信号線を介して、前記電圧モニタ回路に供給されている、電子機器の異常検出装置である。

（２） （１）の発明において、前記異常電圧信号生成回路は、異常の検査対象であるプリント板に設けられた検査対象プリント板部と、異常を通知する異常通知プリント板に設けられた異常通知プリント板部と、を備え、前記検査対象プリント板部は、対応する前記異常信号ごとに異なる抵抗値の出力抵抗（例えば、後述する出力抵抗１５２ａ〜１５２ｄ）と、前記異常信号がＯＮの場合に前記出力抵抗と接地とを導通するスイッチ回路（例えば、後述するトランジスタ１５０ａ〜１５０ｄ）と、を備え、前記異常通知プリント板部は、前記検査対象であるプリント板に配置される複数の前記出力抵抗と、電源電圧との間に接続されたプルアップ抵抗（例えば、後述するプルアップ抵抗１５４）を備えていてもよい。

（３） （１）又は（２）の発明において、前記所定期間は、前記異常信号に生じるノイズを除去するために入力フィルタを挿入する場合、前記入力フィルタの時定数よりも長い期間であってもよい。

（４） （１）又は（２）の発明において、前記所定期間は、前記異常信号に基づき前記電子機器の電源をＯＦＦする場合、前記異常信号がＯＮになってから前記電子機器の電源をＯＦＦするまでの期間よりも短い期間であってもよい。

（５） （１）から（４）のいずれかの発明において、前記異常通知部は、ラッチされた前記異常箇所信号に基づき、異常箇所毎に点灯する発光部（例えば、後述するＬＥＤ１、ＬＥＤ２）を備えていてもよい。

（６） （１）から（４）のいずれかの発明において、前記異常通知部は、ラッチされた前記異常箇所信号に基づき、異常箇所を表示する表示部を備えていてもよい。

本発明によれば、異常信号を伝達する信号線の数の増加を抑制することができる。また、本発明によれば、異常信号に乗るノイズによる異常の誤検出を防止することができる。また、本発明によれば、一番最初に発生した異常信号を特定することができる。

本発明の異常検出装置の原理を示す構成図である。 本発明の実施形態に係る異常検出装置の構成を示す構成図である。 本発明の実施形態に係る異常検出装置の回路図である。 本発明の実施形態に係る異常検出装置の動作例１を示す状態遷移図である。 本発明の実施形態に係る異常検出装置の動作例２を示す状態遷移図である。 従来の異常信号の検出の原理を示す説明図である。

以下、本発明の実施形態について、図面に基づき説明する。
〔実施形態１〕
〔第１．原理〕
図１には、本実施形態１の異常検出装置１００の原理を示す構成図が示されている。まず、異常の検査対象において異常が検出された場合に、異常信号が出力されることは従来と同様である。図１にも、図６と同様に、異常信号ＡＬＭ１、異常信号ＡＬＭ２、異常信号ＡＬＭ３、異常信号ＡＬＭ４の４種の信号が利用される例が示されている。これらの信号は、例えば、図６と同様に、４枚のプリント板のそれぞれで発生する異常を表していてもよいが、任意の箇所の異常を表す信号としてもよい。
図１に示すように、異常検出装置１００は、主な構成として、異常検出部１１０と、異常状態ラッチ部２００と、異常通知部３００と、を備えている。

〔異常検出部１１０〕
異常検出部１１０は、異常信号ＡＬＭ１、異常信号ＡＬＭ２、異常信号ＡＬＭ３、異常信号ＡＬＭ４を受信し、異常箇所信号を出力する。異常検出部１１０は、異常電圧信号生成回路１１４と、電圧モニタ回路１１６とから構成される。

異常電圧信号生成回路１１４は、異常信号ＡＬＭ１、異常信号ＡＬＭ２、異常信号ＡＬＭ３、異常信号ＡＬＭ４を受信する。そして、異常が検出された場合、いずれかの異常信号（ＡＬＭ１〜ＡＬＭ４のいずれか）がアサートされる（ＯＮになる）ので、異常電圧信号生成回路１１４は、そのアサートされた異常信号ＡＬＭ１〜ＡＬＭ４に応じた電圧の信号である異常電圧信号を生成する。すなわち、異常信号ＡＬＭ１、異常信号ＡＬＭ２、異常信号ＡＬＭ３、異常信号ＡＬＭ４は、デジタル信号であるが、異常電圧信号生成回路１１４は、これらの信号の情報をアナログ信号である異常電圧信号に変換している。異常電圧信号は、異常電圧信号に対応する電圧によって、いずれの異常信号がアサートされたか（ＯＮになったか）を表すことができる。これにより、異常が発生した箇所を示すことができる。

電圧モニタ回路１１６は、異常電圧信号を受信し、異常が発生した箇所（異常箇所）を検出することができ、異常箇所を表す異常箇所信号を出力する。すなわち、電圧モニタ回路１１６は、アナログ信号である異常電圧信号の電圧を弁別し、異常箇所信号を生成する。具体的には、電圧モニタ回路１１６は、コンパレータ等を用いて電圧を識別することによって、異常箇所信号を生成して出力する。

〔異常状態ラッチ部２００〕
異常状態ラッチ部２００は、異常箇所信号をラッチする。異常箇所信号をラッチするのは、異常が発生した箇所を保持することによって、異常が発生した要因を調査しやすくするためである。異常信号ＡＬＭ１〜ＡＬＭ４は、異常が発生すればアサート（ＯＮ動作）されるが、異常が生じている関係上、その信号は不安定となりやすい。また、次の異常が連鎖的には発生する場合も多く、その場合、何が原因となったのかわかりにくくなる。そこで、最初に発生した異常（の箇所）を保持して（ラッチして）おけば、どの異常が根本的な原因になったのかを調査しやすい。そのため、一番最初に発生した異常によって作られた異常箇所信号をラッチしている。

〔異常通知部３００〕
異常通知部３００は、ラッチされた異常箇所信号に基づき、異常をその箇所と共に通知する。通知する相手方は任意の相手方でよい。異常通知部３００は、ユーザや管理者に通知してもよいし、インターネット等のネットワークを介して外部に通知を送信してもよい。異常通知部３００は、例えば、その電子機器の遠隔管理サーバに送信してもよい。
例えば、ユーザに通知する場合には、異常通知部３００は、ＬＥＤ等を点灯させることによって通知してもよく、異常の箇所に応じて点灯するＬＥＤを変えてもよいし、発光色彩を変化させてもよい。また、異常通知部３００が警報音や音声で異常をユーザに通知することも好ましい。また、異常通知部３００は、所定のディスプレイに異常箇所等を表示させてもよい。
この場合、例えば、ＬＥＤは、本発明における「発光部」の好適な一例に相当し、ディスプレイは、本発明における「表示部」の好適な一例に相当する。

〔第２．プリント板との関係その他〕
〔電子機器との関係〕
図１で示した異常検出装置１００の構成は、検査対象である電子機器の内部に配置することも好適であるし、一部の構成を、電子機器の外部に設けてもよい。つまり、実施形態１に係る異常検出装置１００は、検査される電子機器に内蔵してもよいし、外部に配置し、両者を所定の信号線で接続するように構成してもよい。また。例えば、異常状態ラッチ部２００や、異常通知部３００のみを電子機器の外部に取り付けるように構成してもよい。これに対して、異常検出部１１０は、異常信号を発生する電子機器の内部の近傍に配置しておくことが好ましい。

〔プリント板との関係〕
また、図１で示した異常検出装置１００の構成も、検査対象である電子機器のプリント板の任意の位置に配置されていてもよい。
しかし、異常信号ＡＬＭ１〜ＡＬＭ４を受信する異常検出部１１０（特にその中の異常電圧信号生成回路１１４）は、異常を検出して異常信号ＡＬＭ１〜ＡＬＭ４を送信するプリント板の近くに配置しておくことが好ましい場合が多いと考えられる。
図２に、図１に示した異常検出装置１００の各構成と、電子機器のプリント板との関係の好ましい一例を示す。図２に示す例は、電子機器が、その機能を実現するための第１プリント板１１２ａ、第２プリント板１１２ｂ、第３プリント板１１２ｃ、第４プリント板１１２ｄと、異常通知のための異常通知プリント板１２０と、を備えている例である。

〔異常検出部１１０の配置〕
図２の例では、異常検出部１１０の異常電圧信号生成回路１１４は、電子機器の本来の機能を実現する第１プリント板１１２ａ、第２プリント板１１２ｂ、第３プリント板１１２ｃ、第４プリント板１１２ｄと、異常通知プリント板１２０と、に跨がって配置されている。

〔ａ．プリント板部〕
図２に示すように、検査対象である第１プリント板１１２ａ上には、異常信号によってＯＮ動作し得るトランジスタ１５０ａと、そのトランジスタ１５０ａの一方端に接続している出力抵抗１５２ａと、が配置されている。また、トランジスタ１５０ａの他方端は、接地に接続している。これにより、出力抵抗１５２ａと接地とは導通している。すなわち、トランジスタ１５０ａは、本発明における「スイッチ回路」の好適な一例に相当し、出力抵抗１５２ａは、本発明における「出力抵抗」の好適な一例に相当する（以下同様）。

また、検査対象である第２プリント板１１２ｂ上には、異常信号によってＯＮ動作し得るトランジスタ１５０ｂと、そのトランジスタ１５０ｂの一方端に接続している出力抵抗１５２ｂと、が配置されている。また、トランジスタ１５０ｂの他方端は、接地に接続している。これにより、出力抵抗１５２ｂと接地とは導通している。

また、検査対象である第３プリント板１１２ｃ上には、異常信号によってＯＮ動作し得るトランジスタ１５０ｃと、そのトランジスタ１５０ｃの一方端に接続している出力抵抗１５２ｃと、が配置されている。また、トランジスタ１５０ｃの他方端は、接地に接続している。これにより、出力抵抗１５２ｃと接地とは導通している。

また、検査対象である第４プリント板１１２ｄ上には、異常信号によってＯＮ動作し得るトランジスタ１５０ｄと、そのトランジスタ１５０ｄの一方端に接続している出力抵抗１５２ｄと、が配置されている。また、トランジスタ１５０ｄの他方端は、接地に接続している。これにより、出力抵抗１５２ｄと接地とは導通している。

出力抵抗１５２ａ、１５２ｂ、１５２ｃ、１５２ｄは、互いに異なる抵抗値を備えている。このように、抵抗値を異ならせることによって、異常電圧信号生成回路１１４は、アサートされた（ＯＮされた）異常信号によって電圧値が異なる異常電圧信号を生成することができる。したがって、異常電圧信号の電圧値を調べることによって、どの異常信号がアサートされたかを容易に検出することができる。
また、前述のトランジスタ１５０ａ、１５０ｂ、１５０ｃ、１５０ｄと、出力抵抗１５２ａ、１５２ｂ、１５２ｃ、１５２ｄとは、本発明における「検査対象プリント板部」の好適な一例に相当する。

〔ｂ．異常通知プリント板部〕
図２に示すように、異常通知を行うためのプリント板である異常通知プリント板１２０の上には、一方端が電源に接続するプルアップ抵抗１５４が設けられている。このプルアップ抵抗１５４の他方端は、上述した出力抵抗１５２ａ、１５２ｂ、１５２ｃ、１５２ｄに接続している（図２参照）。
このような構成によって、いずれかの異常信号がアサートされると、その異常信号に接続する出力抵抗１５２ａ〜１５２ｄと、プルアップ抵抗１５４との抵抗値の比によって決定される電圧の信号を生成することができる。この信号が異常電圧信号である（図２参照）。

また、プルアップ抵抗１５４は、本発明における「プルアップ抵抗」の好適な一例に相当すると共に、本発明における「異常通知プリント板部」の好適な一例にも相当する。このような構成によって、異常信号をワイアードオアしてから、異常通知プリント板１２０に接続しているので、そのための信号線は１本だけで十分である（つまり、単一の信号線で十分である）。用いる信号線の数は、プリント配線板の個数（図２の例では４枚）の分必要ではなく、１本で十分であり、省配線化を図ることができる。

〔電圧モニタ回路１１６の配置〕
図２に示す例では、電圧モニタ回路１１６は、異常通知プリント板１２０上に配置されている。電圧モニタ回路１１６は、異常電圧信号を、異常が検出された箇所を示す異常箇所信号に変換する。

〔異常状態ラッチ部２００の配置〕
図２に示す例では、異常状態ラッチ部２００は、異常通知プリント板１２０上に配置されている。図２に示すように、異常状態ラッチ部２００は、異常箇所信号をマスクする異常状態検出回路２０２と、タイマー回路が出力するリセット信号に基づき異常箇所信号をラッチするラッチ回路２０４と、異常箇所信号が出力されて異常の発生を表した時点から動作を開始し、所定期間の経過後に動作を完了すると共にリセット信号を出力する（ＯＮ動作する）タイマー回路２０６と、を備えている。

この異常状態ラッチ部２００の特徴的な点は、異常箇所信号が異常の発生を表してからすぐにラッチするのではなく、所定期間の経過後にラッチしている点である。この結果、複数の異常が発生したときに、最初の異常信号（異常箇所信号）を、異常が発生してから所定期間の経過後にラッチし、その後の異常はマスクしている。このように、異常が発生してから所定期間の経過後にラッチを実行することによって、異常信号やその他の信号に乗るノイズによる誤検出、異常発生による異常信号の電圧変動を途中で検出（誤検出）してしまうこと等を防ぐことができる。異常が発生するということは、動作が正規の動作ではないので、通常はさまざまなイレギュラーな状態になると考えられるからである。

タイマー回路２０６は、異常箇所信号が異常の発生を表した時点から動作を開始し、所定期間が経過してから、リセット信号を出力（ＯＮ動作）する。ラッチ回路２０４は、このリセット信号に基づき、異常箇所信号をラッチして上記のような効果を得ている。
ラッチ回路２０４は、このように所定期間の経過後にラッチを行い、ラッチした異常箇所信号を異常通知部３００に供給している。

異常状態検出回路２０２は、ラッチ回路が異常箇所信号をラッチしたときに、異常箇所信号をマスクし、出力を無効（異常が発生していない状態）にする。これによって、ノイズ等の影響を排除することができる。
また、所定期間は、適用する電子機器に応じて種々の期間を採用することができる。例えば、所定期間は、５０μｓｅｃ〜２００μｓｅｃ程度が好ましいが、これよりも短くてもよいし、これによりも長くてもよい。
また例えば、異常信号に生じるノイズを除去するための入力フィルタ回路が挿入されている場合には、所定期間は、入力フィルタの時定数よりも長い期間であることが好ましい。
また例えば、異常信号に基づき電子機器の電源をＯＦＦする場合、所定期間は、異常信号がＯＮになってから電子機器の電源をＯＦＦするまでの期間よりも短い期間であることが好ましい。

〔異常通知部３００の配置〕
図２に示す例では、異常通知部３００は、異常通知プリント板１２０上に配置されている。図２に示すように、異常通知部３００は、異常状態ラッチ部２００のラッチ回路２０４がラッチする異常箇所信号に基づき、異常を通知する。通知対象は誰でもよく、またどこに対して通知してもよい。また通知方法も種々の方法を利用することができる。例えば各種の異常に対応したＬＥＤを点灯させてもよいし、インターネットを通じて異常を遠隔管理装置に送信してもよい。音で通知してもよいし、ディスプレイに表示してもよい。
なお、図２で示した配置の例は、好ましい一例であり、他のプリント板の配置を採用してもよい。例えば、プリント板を共通化して１枚にまとめてもよいし、分割して数を増やしてもよい。

〔第３．具体的な回路の例〕
異常検出装置１００の回路の例が図３に示されている。この図３の例は、説明をわかりやすくするために、２種の異常信号、すなわち、異常信号ＡＬＭ１と、異常信号ＡＬＭ２に関する部分のみを描いたものである。実際には、より多くの異常信号ＡＬＭ３、異常信号ＡＬＭ４・・・・が含まれてよい。また、図３の回路の動作例が図４及び図５のタイムチャートに示されている。

〔異常検出部１１０〕
まず、図３に示すように、異常検出部１１０の異常電圧信号生成回路１１４は、異常信号ＡＬＭ１によってＯＮ動作するトランジスタ１５０ａと、出力抵抗１５２ａとを含んでいる。また、異常電圧信号生成回路１１４は、異常信号ＡＬＭ２によってＯＮ動作するトランジスタ１５０ｂと、出力抵抗１５２ｂとを含んでいる。また、異常電圧信号生成回路１１４は、プルアップ抵抗１５４を備えている。これらは図２で説明した通りである。なお、図３において、Ｖ１は電源電圧を表す。プルアップ抵抗１５４と出力抵抗１５２ａ、１５２ｂとの接続点に表れる信号が異常電圧信号であることは、図２で示した通りである。
次に、図３に示すように、異常検出部１１０の電圧モニタ回路１１６は、異常電圧信号の電圧を弁別し、異常信号ＡＬＭ１がアサートされた（ＬレベルからＨレベルになった）のか、それとも、異常信号ＡＬＭ２がアサートされた（ＬレベルからＨレベルになった）のかを識別する。

上述したように、出力抵抗１５２ａと出力抵抗１５２ｂとは、抵抗値が異なっており、異常信号ＡＬＭ１がアサートされた場合には、異常電圧信号がおよそ０．６５×Ｖ１ボルトになり、また、異常信号ＡＬＭ２がアサートされた場合には、異常電圧信号がおよそ０．５５×Ｖ１ボルトになるように、それぞれの抵抗値は設定されている。
なお、本実施形態では、異常信号ＡＬＭ１がアサートされたことは、第１プリント板１１２ａに異常が発生したことを表しており、異常信号ＡＬＭ２がアサートされたことは、第２プリント板１１２ｂに異常が発生したことを表している。なお、別の箇所の異常を表していてもよい。

電圧モニタ回路１１６は、異常電圧信号の電圧を検査するための、コンパレータＣｏｍｐ１と、コンパレータＣｏｍｐ２と、を備えている（図３参照）。コンパレータＣｏｍｐ１は、異常電圧信号を０．７×Ｖ１と比較しており、異常電圧信号が０．７×Ｖ１ボルトよりも低い場合には、出力はＨとなる。コンパレータＣｏｍｐ２は、異常電圧信号を０．６×Ｖ１と比較しており、異常電圧信号が０．６×Ｖ１ボルトよりも低い場合には、出力はＨとなる。コンパレータＣｏｍｐ１、コンパレータＣｏｍｐ２の出力には、プルアップ抵抗１５６ａ、１５６ｂがそれぞれ接続され、電源電圧にプルアップされている。
このような回路の結果、コンパレータＣｏｍｐ１、コンパレータＣｏｍｐ２の出力信号は、下記のようになる。

（１）異常信号ＡＬＭ１がアサートされた（異常が発生し、出力信号がＨとなった）場合
コンパレータＣｏｍｐ１の出力信号＝Ｈ
コンパレータＣｏｍｐ２の出力信号＝Ｌ
（２）異常信号ＡＬＭ２がアサートされた（異常が発生し、出力信号がＨとなった）場合
コンパレータＣｏｍｐ１の出力信号＝Ｈ
コンパレータＣｏｍｐ２の出力信号＝Ｈ
なお、異常信号ＡＬＭ１と異常信号ＡＬＭ２とが同時にアサートされることは想定していない。異常が生じる場合には、２種の異常が完全に同一タイミングで発生することは希であるからである。

このコンパレータＣｏｍｐ１、コンパレータＣｏｍｐ２の出力信号は、異常箇所信号であるが、特に第１の異常箇所信号と称する。この第１の異常箇所信号においては、コンパレータＣｏｍｐ１の出力信号が異常の発生の有無を表し、コンパレータＣｏｍｐ２の出力信号が異常の発生箇所を表す。すなわち、コンパレータＣｏｍｐ２の出力信号がＨの場合には、異常信号ＡＬＭ２がアサートされたことを表し、第２プリント板１１２ｂにおいて異常が発生したことを表す。また、コンパレータＣｏｍｐ２の出力信号がＬの場合には、異常信号ＡＬＭ１がアサートされたことを表し、第１プリント板１１２ａにおいて異常が発生したことを表す。
なお、本実施形態では、２個のコンパレータＣｏｍｐ１、Ｃｏｐｍｐ２を用いる例を説明するが、異常信号の数が増えた場合には、さらにコンパレータを増やし、比較する基準電圧として、例えば、Ｖ１×０．５、Ｖ１×０．４・・・・等を用いてもよい。

〔異常状態ラッチ部２００〕
〔タイマー回路２０６〕
タイマー回路２０６には、コンパレータＣｏｍｐ１の出力信号が供給されており、この結果、異常が発生したか否かを検出することができる。コンパレータＣｏｍｐ１の出力信号は、まずＮＯＲゲートＮＯＲ１に供給される。ＮＯＲゲートＮＯＲ１には、ラッチ回路２０４の出力信号も供給されており、ラッチ回路２０４が異常箇所信号をラッチしていない場合であって異常が発生した場合に、ＮＯＲゲートＮＯＲ１の出力はＨとなり、トランジスタ１６０がＯＮ動作する。すると、定電流源１５８の電流で充電されていたキャパシタ１６２の電荷が徐々に放電され、キャパシタ１６２の電位が徐々に低下していく。コンパレータＣｏｍｐ３は、このキャパシタ１６２の電位とＶｒｅｆとを比較し、キャパシタ１６２の電位が徐々に下がり、Ｖｒｅｆより下回ると、その出力をＬとする。なお、コンパレータＣｏｍｐ３の出力端子はプルアップ抵抗１６４によって電源電位にプルアップされている。
コンパレータＣｏｍｐ３の出力がＬとなると、トランジスタ１６６がＯＮ動作し、リセット信号がＨとなる。トランジスタ１６６には、接地と接続している出力抵抗１６８が接続されている。

〔ラッチ回路２０４〕
上述したように、タイマー回路２０６は、異常が発生してから所定期間の経過後に、リセット信号（図３参照）をＨとする。このリセット信号はラッチ回路２０４に供給されており、ラッチ回路２０４は、リセット信号がＨとなったときの異常箇所信号をラッチする。ここで、ラッチする異常箇所信号は、異常状態検出回路２０２によってマスクされてから、ラッチ回路２０４に供給される。この異常箇所信号は、異常が発生した箇所を示しており、異常通知部３００はこの異常箇所信号を用いて、異常をユーザ等に通知することができる。
異常状態検出回路２０２が出力する異常箇所信号は、異常箇所を表す異常箇所信号であるが、電圧モニタ回路１１６が出力する（第１の）異常箇所信号とはフォーマットが異なるので、便宜上、第２の異常箇所信号と称する。異常箇所を表していることは同様であり、フォーマットのみが異なる。

第１の異常箇所信号は、異常の有無と異常の箇所とを別信号としている。これによって、タイマー回路２０６は、異常の箇所に依存せずに異常が発生すればタイマーをスタートさせることができる。一方、第２の異常箇所信号は、異常通知部３００が通知をしやすいように、異常が発生した箇所ごとの信号となっている。
第１の異常箇所信号と第２の異常箇所信号との変換は、異常状態検出回路２０２が実行する。
ラッチ回路２０４が、異常が発生した場合であって第２の異常箇所信号をラッチしていない場合には、マスク信号はＨとなり、異常状態検出回路２０２は、マスクされていない（第２の）異常箇所信号を出力している。

異常状態検出回路２０２が出力する第２の異常箇所信号は、まず、ラッチ回路２０４のＮＡＮＤゲートＮＡＮＤ１及びＮＡＮＤゲートＮＡＮＤ４に供給される。ＮＡＮＤゲートＮＡＮＤ１と、ＮＡＮＤゲートＮＡＮＤ４との他方端子には、リセット信号が供給されている。したがって、上述したように、タイマー回路２０６が所定期間の経過後にリセット信号をＨにした時点で、ＮＡＮＤゲートＮＡＮＤ１と、ＮＡＮＤゲートＮＡＮＤ４とは、第２の異常箇所信号を、反転して、後段に伝える。
ＮＡＮＤゲートＮＡＮＤ１の出力信号は、ＮＡＮＤゲートＮＡＮＤ２とＮＡＮＤゲートＮＡＮＤ３とからなるフリップフロップに加えられ、このフリップフロップでその値が反転されて保持される。保持された信号が図３におけるＬａｔｃｈ１である。このＬａｔｃｈ１は、異常信号ＡＬＭ１がアサートされた場合にＨとなる信号である。

ＮＡＮＤゲートＮＡＮＤ４の出力信号は、ＮＡＮＤゲートＮＡＮＤ５とＮＡＮＤゲートＮＡＮＤ６とからなるフリップフロップに加えられ、このフリップフロップでその値が反転されて保持される。保持された信号が図３におけるＬａｔｃｈ２である。このＬａｔｃｈ２は、異常信号ＡＬＭ２がアサートされた場合にＨとなる信号である。
これらのＬａｔｃｈ１とＬａｔｃｈ２とは、異常通知部３００に供給され、異常通知部３００における通知に用いられる。Ｌａｃｔｈ１と、Ｌａｔｃｈ２は、このように第２の異常箇所信号である。

また、Ｌａｔｃｈ１と、Ｌａｔｃｈ２とは、共に、ＯＲゲートＯＲ１に供給される。ＯＲゲートＯＲ１は、ラッチ回路２０４が、異常を検出した信号である第２の異常箇所信号をラッチしている場合に、その出力がＨとなるＯＲゲートである。異常が検出されていない場合には、出力はＬとなる、
この出力は、タイマー回路２０６の入力に加えられ（ＮＯＲゲートＮＯＲ１）、異常を表す異常箇所信号をラッチしていない場合に、タイマー回路２０６の動作の開始を許可する働きをしている。すなわち、ラッチ回路２０４が一旦異常を表す異常箇所信号をラッチすると、タイマー回路２０６は動作を開始しない。電子機器において異常が一旦検出された場合（一旦ラッチされた場合）には、基本的に検査や修理の対象となる。したがって、検査等を経ていない状態で、異常を何度もラッチするということは原則として想定されてはいない。
また、ＯＲゲートＯＲ１の出力信号は、インバーターＩＮＶ１を経て反転されてから、異常状態検出回路のマスク信号として用いられる。詳細は後述する。

〔異常状態検出回路２０２〕
異常状態検出回路２０２は、（第１の）異常箇所信号をマスクしてから、ラッチ回路２０４に供給する。第１の異常箇所信号は、ＸＯＲゲートＸＯＲ１と、ＸＯＲゲートＸＯＲ２とに供給される。
ＸＯＲゲートＸＯＲ１には、第１の異常箇所信号が２本（コンパレータＣｏｍｐ１とコンパレータＣｏｍｐ２の出力信号）供給されており、コンパレータＣｏｍｐ１の出力信号がＨであり、コンパレータＣｏｍｐ２の出力信号がＬである場合に、出力信号はＨとなる。すなわち、異常信号ＡＬＭ１がアサートされた場合に、ＸＯＲゲートＸＯＲ１の出力信号はＨとなる。
ＸＯＲゲートＸＯＲ２には、第１の異常箇所信号のうちコンパレータＣｏｍｐ２の出力信号と、接地（Ｌ）と、が供給されている。コンパレータＣｏｍｐ２の出力信号がＨの場合のみ、ＸＯＲゲートＸＯＲ２の出力信号がＨとなる。すなわち、異常信号ＡＬＭ２がアサートされた場合に、ＸＯＲゲートＸＯＲ２の出力信号はＨとなる。

このようにして、第１の異常箇所信号は、２個のＸＯＲゲートＸＯＲ１、ＸＯＲ２によって、異常信号ごとに分解される。これを、第２の異常箇所信号と呼ぶ。第２の異常箇所信号は、ＡＮＤゲートＡＮＤ１及びＡＮＤゲートＡＮＤ２によって、マスク信号に基づいてマスクされてから、ラッチ回路２０４に供給される。
マスク信号は、図３に示すように、ラッチ回路２０４において、所定の異常信号がラッチされた場合にＬとなり、異常状態検出回路２０２の出力信号（第２の異常箇所信号）を無効にする。ここで、無効とは、強制的に、第２の異常箇所信号をＬにすることを言う。
ＡＮＤゲートＡＮＤ１及びＡＮＤゲートＡＮＤ２の出力信号は、前述したように第２の異常箇所信号であり、これらの信号は、ラッチ回路２０４においてラッチされる対象となる。

〔異常通知部３００〕
異常通知部３００は、ラッチ回路２０４がラッチした第２の異常箇所信号を利用して、異常が見い出された箇所（異常を検出した異常信号ＡＬＭ１又はＡＬＭ２）を通知する。図３に示す例では、異常信号ＡＬＭ１又はＡＬＭ２に応じて、それぞれを表すＬＥＤ１、ＬＥＤ２を点灯させる。
第２の異常箇所信号の１本であるＬａｔｃｈ１がＨの場合、トランジスタ１７０がＯＮ動作し、抵抗１７２を介してＬＥＤ１に電流が流れる。その結果、ＬＥＤ１が点灯して、ユーザ等に、異常信号ＡＬＭ１がアサートされるような異常が発生したことを知らせることができる。

また、第２の異常箇所信号の他の１本であるＬａｔｃｈ２がＨの場合、トランジスタ１７４がＯＮ動作し、抵抗１７６を介してＬＥＤ２に電流が流れる。その結果、ＬＥＤ２が点灯して、ユーザ等に、異常信号ＡＬＭ２がアサートされるような異常が発生したことを知らせることができる。
図３の例ではＬＥＤ１を用いたが、ブザーやスピーカ等で通知してもよい。また、ディスプレイに異常が検出された箇所を表示してもよい。

〔第４．図３に示す回路の動作の例〕
図４、図５に、異常が検出された場合の動作を説明する状態遷移図（タイムチャート）が示されている。図４、図５には、図３の回路の各部の信号の名称と、その値の変化とが示されている。時間は、左から右に経過していくものとする。なお、図４、図５における異常電圧信号とは、異常信号ＡＬＭ１と異常信号ＡＬＭ２とをワイアードオアして電圧に変換した信号である。

〔異常発生時の動作例その１（図４：第１プリント板１１２ａの例）〕
ステップ１：
第１プリント板１１２ａにおいて異常が発生し、異常信号ＡＬＭ１がアサートされる。
ステップ２：
ワイアードオアされた異常信号の電圧が低下する。図４の例では、Ｖ１×０．７を下回り且つＶ１×０．６を下回らない例が示されている。
ステップ３：
ワイアードオアされた異常信号が、最初の検出閾値（Ｖ１×０．７）を下回った時点でコンパレータＣｏｍｐ１の出力がＨとなり、タイマー回路２０６が動作を開始する。
ステップ４：
タイマー回路２０６が動作を完了した後、その完了時点での状態（異常状態検出回路２０２の出力）を、ラッチ回路２０４がラッチする。

ステップ５：
ラッチ回路２０４がラッチを完了すると、タイマー回路２０６の入力がマスクされ（トランジスタ１６０がＯＦＦ動作する）、異常状態検出回路２０２の出力が無効化される（出力がＬに強制される）。
ステップ６：
その後、他の異常（又は主電源の遮断）が発生することよって、ワイアードオアされた異常信号の電圧が変動しても、ラッチ回路２０４のラッチした状態は変わらない（維持される）。
ステップ７：
ラッチされた異常箇所信号の内容に基づき、ＬＥＤ１が点灯する。
以上のような動作を実行する。したがって、最初の異常の発生に引き続き、他の異常が発生してもその影響を受けることがない。

〔異常発生時の動作例その２（図５：第２プリント板１１２ｂの例）〕
ステップ１：
第２プリント板１１２ｂにおいて異常が発生し、異常信号ＡＬＭ２がアサートされる。
ステップ２：
ワイアードオアされた異常信号の電圧が低下する。図５の例では、Ｖ１×０．６を下回る例が示されている。
ステップ３：
ワイアードオアされた異常信号が、最初の検出閾値（Ｖ１×０．７）を下回った時点でコンパレータＣｏｍｐ１の出力がＨとなり、タイマー回路２０６が動作を開始する。ワイアードオアされた異常信号が次の検出閾値（Ｖ１×０．６）も下回り、コンパレータＣｏｍｐ２の出力もＨとなる。
ステップ４：
タイマー回路２０６が動作を完了した後、その完了時点での状態（異常状態検出回路２０２の出力）を、ラッチ回路２０４がラッチする。

ステップ５：
ラッチ回路２０４がラッチを完了すると、タイマー回路２０６の入力がマスクされ（トランジスタ１６０がＯＦＦ動作する）、異常状態検出回路２０２の出力が無効化される（出力がＬに強制される）。
ステップ６：
その後、他の異常（又は主電源の遮断）が発生することよって、ワイアードオアされた異常信号の電圧が変動しても、ラッチ回路２０４によりラッチされた状態は変わらない（維持される）。
ステップ７：
ラッチされた異常箇所信号の内容に基づき、ＬＥＤ２が点灯する。
以上のような動作を実行する。したがって、最初の異常の発生に引き続き、他の異常が発生してもその影響を受けることがない。

〔第５．まとめ〕
（１）以上述べたように、本実施形態においては、各異常箇所の異常信号（デジタル信号）をワイヤードオアしてアナログ信号、特に電圧信号に変換した。これを実現するために、本実施形態は、異常箇所ごとに異なる抵抗値の抵抗（出力抵抗）と、異常発生時に抵抗を介してローレベル（接地に接続する）にする手段（トランジスタ）を備えている。
したがって、本実施形態は、電圧を弁別することによって、異常箇所を特定することが可能である。信号線が１本でよいので、いわゆる省配線化を実現することができる。
ここでは、アナログ信号として電圧信号に変換する例を説明したが、他のパラメータ、例えば、電流、周波数、位相、振幅等に変換して利用してもよい。

（２）また、本実施形態では、複数の異常発生した場合であっても、最初の異常信号を、異常発生から所定期間の経過後にラッチし、その後の異常はマスクする手段を設けている。
したがって、異常が発生してから所定期間が経過した後で異常信号（又は異常箇所信号など）をラッチすることによって、ノイズによる誤検出や、その後に第２、第３の異常が発生したことによるワイアードオアされた異常信号の電圧が変動している途中で、変動中の電圧値を検出（誤検出）してしまうことを防ぐことができる。
さらに、最初の異常が発生し、その後に第２、第３の異常が発生しても、その第２、第３の異常をマスクすることができるので、異常の箇所を記録する手段を特に設けることなく、最初の異常信号のみを特定することが可能である。

（３）本実施形態に係る異常検出装置１００は、さまざまな電子機器に利用することが可能であり、特に制限はない。また、異常検出装置１００は、電子機器に内蔵してもよいし、電子機器の外付けにしてもよい。また、一部を電子機器に内蔵してもよい。
（４）以上、本発明の実施形態について詳細に説明したが、前述した実施形態は、本発明を実施するにあたっての具体例を示したに過ぎない。本発明の技術的範囲は、前記実施形態に限定されるものではない。本発明は、その趣旨を逸脱しない範囲において種々の変更が可能であり、それらも本発明の技術的範囲に含まれる。

１０、１１０ 異常検出部
１２ａ、１１２ａ 第１プリント板
１２ｂ、１１２ｂ 第２プリント板
１２ｃ、１１２ｃ 第３プリント板
１２ｄ、１１２ｄ 第４プリント板
２０、１２０ 異常通知プリント板
２２、２００ 異常状態ラッチ部
２４、３００ 異常通知部
１００ 異常検出装置
１１４ 異常電圧信号生成回路
１１６ 電圧モニタ回路
１５０ａ、１５０ｂ、１５０ｃ、１５０ｄ トランジスタ
１５２ａ、１５２ｂ、１５２ｃ、１５２ｄ 抵抗
１５４ プルアップ抵抗
１５６ａ、１５６ｂ プルアップ抵抗
１５８ 定電流源
１６０、１６６、１７０、１７４ トランジスタ
１６２ キャパシタ
１６４ プルアップ抵抗
１６８、１７２、１７６ 抵抗
２０２ 異常状態検出回路
２０４ ラッチ回路
２０６ タイマー回路
ＡＮＤ１、ＡＮＤ２ ＡＮＤゲート
Ｃｏｍｐ１、Ｃｏｍｐ２、Ｃｏｍｐ３ コンパレータ
ＩＮＶ１ インバータ
ＬＥＤ１、ＬＥＤ２ ＬＥＤ
ＮＡＮＤ１、ＮＡＮＤ２、ＮＡＮＤ３、ＮＡＮＤ４、ＮＡＮＤ５、ＮＡＮＤ６ ＮＡＮＤゲート
ＮＯＲ１ ＮＯＲゲート
ＯＲ１ ＯＲゲート
ＸＯＲ１、ＸＯＲ２ ＸＯＲゲート

Claims (6)

1. 電子機器に異常が発生した場合に異常箇所を特定する異常箇所信号を出力する異常検出部と、前記異常箇所信号をラッチする異常状態ラッチ部と、ラッチされた前記異常箇所信号に基づき異常を通知する異常通知部と、を備える、電子機器の異常検出装置であって、
   前記異常検出部は、
   所定の異常箇所に異常が発生したことを示す異常信号を、前記異常箇所毎に応じて異なる電圧に変換して、前記異常箇所毎の異常電圧信号を生成する異常電圧信号生成回路と、
   前記異常電圧信号生成回路が生成した前記異常電圧信号をモニタして、前記異常電圧信号に対応する電圧に基づき、前記異常箇所を特定する前記異常箇所信号を出力する電圧モニタ回路と、を備え、
   前記異常状態ラッチ部は、
   前記異常箇所信号をマスクする異常状態検出回路と、
   前記異常箇所信号に基づき、前記異常箇所信号が異常の発生を表す時点で動作を開始し、所定期間の経過後に動作を完了すると共にリセット信号を出力するタイマー回路と、
   前記リセット信号が出力された時点で、前記異常状態検出回路が出力している前記異常箇所信号をラッチするラッチ回路と、を備え、
   前記異常状態検出回路は、前記ラッチ回路がラッチ動作を実行したときに、前記異常箇所信号をマスクして、前記異常状態検出回路の出力を無効にし、
   前記タイマー回路は、前記ラッチ回路がラッチ動作を実行したときに、前記タイマー回路の入力をマスクすることによって動作完了の状態を維持し、
   前記異常電圧信号生成回路が生成する前記異常箇所毎の前記異常電圧信号は、ワイヤードオアされ、単一の信号線を介して、前記電圧モニタ回路に供給されている、
   電子機器の異常検出装置。
2. 前記異常電圧信号生成回路は、
   異常の検査対象であるプリント板に設けられた検査対象プリント板部と、
   異常を通知する異常通知プリント板に設けられた異常通知プリント板部と、を備え、
   前記検査対象プリント板部は、
   対応する前記異常信号ごとに異なる抵抗値の出力抵抗と、
   前記異常信号がＯＮの場合に前記出力抵抗と接地とを導通するスイッチ回路と、を備え、
   前記異常通知プリント板部は、前記検査対象であるプリント板に配置される複数の前記出力抵抗と、電源電圧との間に接続されたプルアップ抵抗を備える、請求項１記載の電子機器の異常検出装置。
3. 前記所定期間は、前記異常信号に生じるノイズを除去するために入力フィルタを挿入する場合、前記入力フィルタの時定数よりも長い期間である、
   請求項１又は２記載の電子機器の異常検出装置。
4. 前記所定期間は、前記異常信号に基づき前記電子機器の電源をＯＦＦする場合、前記異常信号がＯＮになってから前記電子機器の電源をＯＦＦするまでの期間よりも短い期間である、
   請求項１又は２記載の電子機器の異常検出装置。
5. 前記異常通知部は、ラッチされた前記異常箇所信号に基づき、異常箇所毎に点灯する発光部を備える、
   請求項１から４のいずれか１項に記載の電子機器の異常検出装置。
6. 前記異常通知部は、ラッチされた前記異常箇所信号に基づき、異常箇所を表示する表示部を備える、
   請求項１から４のいずれか１項に記載の電子機器の異常検出装置。

Images