KR950006579B1 - 아이씨 시험 접속 제어회로 - Google Patents

아이씨 시험 접속 제어회로 Download PDF

Info

Publication number
KR950006579B1
KR950006579B1 KR1019910020067A KR910020067A KR950006579B1 KR 950006579 B1 KR950006579 B1 KR 950006579B1 KR 1019910020067 A KR1019910020067 A KR 1019910020067A KR 910020067 A KR910020067 A KR 910020067A KR 950006579 B1 KR950006579 B1 KR 950006579B1
Authority
KR
South Korea
Prior art keywords
signal
test
output
tester
flip
Prior art date
Application number
KR1019910020067A
Other languages
English (en)
Other versions
KR930010559A (ko
Inventor
배정환
Original Assignee
엘지일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지일렉트론주식회사, 문정환 filed Critical 엘지일렉트론주식회사
Priority to KR1019910020067A priority Critical patent/KR950006579B1/ko
Publication of KR930010559A publication Critical patent/KR930010559A/ko
Application granted granted Critical
Publication of KR950006579B1 publication Critical patent/KR950006579B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

내용 없음.

Description

아이씨 시험 접속 제어회로
제1도는 종래의 아이씨 테스트 회로도.
제2도는 본 발명 아이씨 시험 접속 제어회로도.
제3도는 본 발명 아이씨 시험 접속 제어회로에서의 각부 파형에 대한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 테스터 2-1~2-5 : 멀티플렉서
3-1,3-2 : 카운터 4-1,4-2 : 로직 비교기
10-1,10-2 : 스타트 신호 발생부 11-1,11-2 : 래치
12-1,12-2 : 테스트 구동 신호 발생부
본 발명은 아이씨의 시험 접속 장치에 관한 것으로, 특히 패키지된 아이씨의 테스트시 아이씨 칩을 아이씨 시험회로에 접속시켜 주는 시간을 감축시키고 칩의 이상시 이를 감지토록 하여 아이씨의 시험 생산성을 향상시킬 수 있도록 한 아이씨 시험 접속 제어회로에 관한 것이다.
일반적으로 사용되고 있는 종래의 아이씨 시험 접속회로는 제1도에 도시된 바와 같이, 피측정 아이씨(41)와 테스터(1)를 다수의 채널을 통해 상호 접속하고, 피측정 아이씨(41)의 테스트 결과상태에 따라 테스터(1)에 의해 발광 소자(LED1~LED3)가 구동되도록 구성되어 있다.
상기와 같이 구성되는 기존 아이씨 접속 회로의 동작 및 문제점을 상세히 설명하면 다음과 같다.
먼저, 테스트될 피측정 아이씨(41)가 아이씨 소켓(도면 미표시)에 접속된 후 스타트 스위치(SW20)를 누르면 시험구동 발생부(42)에서 피측정 아이씨(41)에 대한 테스트를 시작하는 신호가 발생되어 테스터(1)에 입력된다. 그리고 테스터(1)에 의해 피측정 아이씨(41)가 시험되는 동안 테스터(1)로 부터신호가 출력되어 TIP용 발광 소자(LED1)가 점등됨으로써 시험이 진행중임을 알리게 된다.
이후 시험이 완료되면, 그 시험결과에 따라서또는신호가 출력되어 해당 발광소자(LED2,LED3)가 점등되므로 시험된 피측정 아이씨(41)가 양품인지 불량품인지 확인 후 이를 제거하고, 또다른 아이씨 칩을 아이씨 테스트 소켓에 접속하고 시험 구동 신호 발생 스위치(SW20)를 다시 눌러 상기의 동작을 반복하게 된다.
그러나 상기와 같은 방식으로 아이씨를 테스트하면 아이씨 소켓에 접속된 피측정 아이씨(41)의 시험이 완료된 후 양품 및 불량품을 확인하고 아이씨 소켓에서 시험된 피측정 아이씨(41)를 제거하고 나서 시험될 새로운 피측정 아이씨(41)를 아이씨 소켓에 접속해야 하는 순서를 반복 진행해야 되므로 아이씨(41) 시험 완료후 새로운 피측정 아이씨(41)로 교체 접속되기 까지 불필요안 시간의 낭비가 많게 된다.
따라서, 본 발명은 상기와 같은 종래 회로의 결함을 감안하여, 멀티 플렉서를 통해 하나의 아이씨에 대한 테스트를 진행하는 도중에 다른 아이씨를 장착하여 하나의 아이씨에 대한 시험이 끝나면 곧바로 다음 아이씨에 대한 시험이 진행될 수 있도록 하여 새로운 아이씨 칩을 시험회로에 접속시키기 까지의 시간을 감소시킬 수 있어 아이씨 칩의 시험 생산성을 향상시킬 수 있으며, 알람 모드의 작동을 선택할 수 있어 아이씨 시험중 시험 장치, 시험 회로 또는 아이씨 칩에 이상이 발생할 경우 이를 감지하여 아이씨에 대한 시험을 정지시킴으로서 잘못된 상태하에서의 아이씨 시험의 진행을 방지할 수 있도록 창안한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 아이씨 시험 접속 제어회로도로서, 이에 도시한 바와 같이 아이씨 테스터(1)로부터의 테스트신호를 N개의 채널을 갖는 테스트 채널 멀티플렉서(2-3)를 통하여 2개의 테스트용 아이씨(8-1,8-2)에 입력하고, 상기 테스터(1)로 부터의 테스트 종료신호를 멀티플렉서(2-1)를 통하여은 앤드 게이트(14)로,는 앤드 케이트(15)로 입력하며, 테스터(1)의 양품 판정신호()는 멀티플렉서(2-2)를 통한 후은 플립플롭(5-1)의 클럭단(CLK)과 앤드케이트(16)로 각기 입력하고는 플립플롭(5-2)의 클럭단(CLK)과 앤드케이트(17)로 입력한다.
그리고, 테스터(1)의 불량판정신호(는 멀티플렉서(2-4)를 통한 후은 제1아이씨 FAIL 카운터(3-1)의 클럭단(CLK)으로 입력함과 아울러 플립플롭(6-1)을 통해 FAIL1 발광소자(FAIL1 LED)를 구동하게 되며,신호는 제2아이씨 FAIL 카운터(3-2)의 클럭단(CLK)으로 입력함과 아울러 플립플롭(6-2)을 통해 FAIL2 발광소자(FAIL2 LED)를 구동하게 된다.
한편, 테스터(1)로 부터의 테스트 진행신호()는 멀티플렉서(2-5)를 통한 후은 발광소자(TIP1 LED)를 구동하고,는 발광소자(TIP2 LED)를 구동하도록 구성한다. 그리고 리세트 스위치(13)의 일측은 그라운드시키고 그 타측은 상기 앤드 게이트(14,15)의 타측 입력단에 접속함과 아울러 앤드 게이트(16,17)의 타측 입력단과 접속하고, 상기 앤드 게이트(15)의 출력은 자동/수동 선택 스위치(SW1)의 일측 및 테스트 구동 신호 발생부(12-2)의 클리어단으로 입력하고, 스타트 스위치(SW3)의 절환에 의한 그라운드 신호는 상기 자동/수동 선택 스위치(SW1)을 통해 상기 제1아이씨 테스트 구동 신호 발생부(12-1)의 제어단으로 입력되도록 한다.
한편, 상기 제1아이씨 테스트 구동신호 발생부(12-1)의 출력은 제1래치(11-1)로 입력함과 아울러 제1아이씨에 대한 PASS 및 FAIL을 표시하는 발광소자(PASS1 LED, FAIL1 LED)를 구동하는 플립플롭(5-1,6-1)의 클리어단으로 입력한다.
그리고 제1래치(11-1)의 출력에 의해 구동하는 제1구동부(10-1)는 그 일측 출력을 스타트 신호 발생부(9-1)로 입력함과 아울러 오아 게이트(20)를 통해 제2래치(11-2)의 출력 인에이블단으로 입력하고 타측 출력을 각 멀티플렉서(2-1~2-5)의 입력단에 인가하여 그 멀티플렉서(2-1~2-5)의 접속방향을 제어하고, 상기 스타트 신호 발생부(9-1)의 출력은 앤드 게이트(18)를 통해 상기 테스터(1)의 스타트 제어입력단으로 입력시킨다.
한편, 앤드 게이트(14)의 출력은 자동/수동 선택 스위치(SW2)의 일측 및 제1테스트 구동 신호 발생부(12-1)의 클리어단(CLR)으로 입력하고, 스타트 스위치(SW4)의 절환에 의한 그라운드 신호는 상기 자동/수동 선택 스위치(SW2)를 통해 제2아이씨 테스트 구동 신호는 상기 자동/수동 선택 스위치(SW2)를 통해 제2아이씨 테스트 구동 신호 발생부(12-2)로 입력되도록 하며, 상기 제2테스트 구동신호 발생부(12-2)의 출력을 상기 제2래치(11-2)를 통해 제2구동부(10-2)로 입력함과 아울러 플립플롭(5-2,6-2)의 클리어단으로 입력하여 제2아이씨에 대한 상태 표시 발광소자(PASS2 LED, FAIL2 LED)가 소등되도록 하며, 상기 제2구동부(10-2)의 일측 출력을 스타트 신호 발생부(9-2)에 입력하여 그 출력단에 접속된 앤드 게이트(18)를 통해 스타트 신호가 상기 테스터(1)로 입력되도록 하는 한편, 상기 제2구동부(10-2)의 타측 출력은 오아 게이트(19)를 통해 제1래치(11-1)의 출력 인에이블 단자로 입력하고 또다른 타측 신호는 각 멀티플렉서(2-1~2-5)로 입력하여 그 일측 릴레이를 구동하도록 구성한다.
또한, 멀티플렉서(2-4)를 통해 출력되는신호에서 제1아이씨에 대한 FAIL 신호()를 제1아이씨 FAIL 카운터(3-1)의 클럭단(CLK) 및 플립플롭(6-1)의 클럭단(CLK)으로 입력하고, 상기 앤드 게이트(16)의 출력을 각기 제1아이씨 FAIL 카운터(3-1) 및 알람 발광 소자(ALARM1) 구동 플립플롭(7-1)의 클리어단(CLR)으로 입력히며, 상기 앤드 게이트(17)의 출력을 제2아이씨 FAIL 카운터(3-2)의 클리어단및 알람 발광소자(ALARM2) 구동 플립플롭(7-2)의 클리어단(CLR)으로 입력한다.
한편, 상기 카운터(3-1,3-2)의 출력을 프리세트된 로직 비교기(4-1,4-2)에 각기 입력하고 그 출력을 알람 모드 선택 스위치(SW5)의 일측에 입력함과 아울러 알람 발광소자(ALARM1,ALARM2)를 구동하는 플립플롭(7-1,7-2)의 클럭단자로 각기 입력하며, 상기 알람 모드 선택 스위치(SW5)의 타측은 그라운드에 접속하고 그 공통 접점의 신호를 오아게이트(19,20)으로 각기 입력한다.
한편, 상기 제1 및 제2아이씨 FAIL 카운터(3-1,3-2)와 로직 비교기(4-1,4-2), 그리고 알람 모드 선택 스위치(SW5)는 경고 신호 발생부(30)를 구성하며, 상기 로직 비교기(4-1),(4-2)는 카운터(3-1),(3-2)의 출력신호와 프리세트신호가 일치하면 하이신호를 발생하고, 다르면 로우를 발생한다.
그리고, 도면의 설명중 미설명 부호 31은 디스플레이부를 나타낸다.
상기과 같이 구성한 본 발명의 회로에 대하여 그 동작 및 작용효과를 제3도의 타이밍도와 함께 상세히 설명하면 다음과 같다.
먼저, 리세트 스위치(13)를 누르면 카운터(3-1,3-2)가 클리어되고 래치(11-1,11-2)의 출력 인에이블 단에 로우의 신호가 걸린다. 이러한 상태에서 수동 작동을 선택할 때에는 제1아이씨 테스트 소켓(8-1)에 아이씨 칩을 장착하고 스타트 스위치(SW3)를 누르면, 테스트 구동신호 발생부(12-1)에서 고전위의 테스트 구동신호가 발생되어 래치(11-1)를 통해 제1구동부(10-1)로 입력되며 상기 제1구동용 신호를 출력한다.
그리고 상기 제1구동부(10-1)로 부터의 제어 출력에 의해 멀티플랙서(2-1~2-5)는 일측의 릴레이(도면 미표시)가 작동되어 테스터(1)와 연결이 되고, 또한 상기 제1구동부(10-1)의 출력신호에 의해 트리거되어 스타트 신호발생부(9-1)는 모노 스테이블 구형파 로우를 발생시키고, 이 신호는 앤드 게이트(18)를 통하여 테스트(1)에 입력되어 테스트를 진행시킨다.
이때 상기 테스터(1)는신호를 출력하게 되고,의 신호에 의해 TIP1 발광소자(TIP1 LED)가 점등하게 된다. 또한 제1구동부(10-1)의 "H"출력이 오아 게이트(20)를 통하여 제2래치(11-2)의 출력 인에이블 단자DP "H"의 신호를 인가하여 상기 래치(11-2)의 데이타가 출력되지 않게 된다.
아이씨 소켓 1(8-1)의 칩이 테스트되는 동안 아이씨 소켓 2(8-2)에 새로운 아이씨 칩이 장착되고, 스타트 스위치(SW4)가 온이 되면 테스트 구동신호 발생부(12-2)에서 테스트 구동 하이신호가 발생되어 제2래치(11-2)에 데이타가 래치되기까지만 진행된다.
아이씨 소켓 1(8-1)의 시험이 완료되며또는의 신호가 출력되면또는신호에 의하여 PASS1 발광소자(PASS1 LED) 또는 FAIL1 발광소자(FAIL1 LED)가 점등되고, 엔드 오브 테스트신호가 출력되면신호는 앤드 게이트(14)를 통하여 소켓1 테스트 구동신호의 발생을 클리어하게 되고, 구동 신호는 제1래치(11-1)를 통하여 출력되면서 제1구동부(10-1)를 통하여 소켓 1의 시험회로 구성의 각 회로를 리세트 동작시키게 된다.
따라서 멀티플렉서(2-1~2-5)의 일측 릴레이(도면 미표시)는 다시 오픈이 되고 테스터(1)와 연결이 단절된다. 또한 제1구동부(10-1)의 로우 출력이 오아 게이트(20)를 통하여 제2래치(11-2)의 출력 인에이블단에 인가되어 상기 제2래치(11-2)에래치되어 있던 하이 값이 출력되어 제2구동부(10-2)를 통하여 하이레벨의 신호를 출력한다. 따라서 멀티플렉서(2-1~2-5)의 타측 릴레이가 작동되어 아이씨 소켓 2(8-2)가 테스터(1)와 연결이 된다.
또한 제2구동부(10-2)의 출력신호에 트리거되어 스타트 신호 발생부(9-2)는 모노 스테이블 구형파를 로우로 발생시키고, 이 신호는 앤드 게이트(18)를 통하여 테스터(1)에 인가되며 상기 테스터(1)는 이 신호를 받고 시험을 시작하여신호를 출력하고,에 의하여 TIP2 발광소자(TIP2 LED)가 점등한다. 또한 제2구동부(10-2)의 하이출력신호에 의하여 오아 게이트(19)를 통하여 제1래치(11-1)의 출력 인에이블 단자에 하이의 신호가 인가되어 사이 제1래치(11-1)의 값은 출력되지 않는다.
한편, 제2아이씨에 대한 시험이 완료되면 테스터(1)는또는의 신호를 출력하게 되고 멀티플렉서(2-2,2-4)의 작동에 의하여또는신호가 출력되고, 따라서 플립플롭(5-2) 또는 플립플롭(6-2)이 작동되어 PASS2 발광소자(PASS2 LED) 또는 FAIL2 발광소자(FAIL LED)가 점등된다. 또한 엔드 오브 테스트신호에 의하여가 앤드 게이트(15)를 통하여 소켓 2 테스트 구동신호 발생을 클리어하여 멀티플렉서(2-1~2-5)릴레이들을 오픈시키게 되며 아이씨에 대한 시험이 계속되는한 상기의 동작이 반복된다.
한편, 자동 작동의 선택시에는신호가 앤드 게이트(14)를 통하여 소켓 2 테스트 구동신호 발생을 트리거하게 되어 엔드 오브 테스트신호의 발생후 자동으로 아이씨 소켓 1(8-1)에 대한 시험이 시작된다. 또한신호는 앤드 게이트(15)를 통하여 소켓 1 테스트 구동 신호 발생을 트리거하게 되어신호 발생후 자동으로 아이씨 소켓 2(8-2)에 대한 시험이 시작된다.
그리고 알람모드 선택 스위치(SW5)를 일측에 연결시에는 상기 수동 또는 자동의 작동을 하면서의 발생시또는의 신호를 카운트하게 된다. 이 카운트된신호의 숫자와 프리세트된 숫자가 일치하게 되면 로직 비교기(4-1,4-2)는 "H"를 출력하게 되고, 이 "H"출력은 오아 게이트(19)를 통하여 제1래치(11-1)의 출력 인에이블단에 전달되어 래치 출력이 되지 않으므로 스타트 신호를 발생시킬 수 없게 되어 시험의 진행이 중지되게 된다.
그러나, 프리세트된 숫자만큼 카운트되기 전에신호가 발생되면 앤드 게이트(16) 또는 그라운드를 통하여 카운터(4-1,4-2)가 클리어되어 다시 제로부터신호를 카운트하게 된다.
이것은 정상적인 경우신호가 연속적으로 프리세트된 숫자만큼 발생되지 않아야 되는데,신호가 연속적으로 발생되면 시험장치, 시험회로 또는 아이씨 칩에 이상이 발생된 소지가 있는 것으로 간주하고 시험의 진행을 중지시킨 다음 그 원인을 파악하고자 하는 것이다. 그러나 알람 모드 선택 스위치(SW5)를 타측단자에 연결하게 되면 비교기(4-1,4-2)의 출력은 제1래치(11-1)나 제2래치(11-2)의 출력 인에이블단으로 전달되지 않으므로 시험 스타트 신호는 계속 발생될 수 있어 테스터(1)의 작동은 계속 진행된다.
다만 이 경우에는 비교기(4-1,4-2)의 출력에 의하여 플립플롭(7-1,7-2)이 동작하여 알람 발광소자(ALARM1, ALARM2)가 점등하여 경고의 신호만을 보내주게 된다.
이상에서와 같이 본 발명은 멀티프렉서를 통해 하나의 아이씨에 대한 테스틀 진행하는 도중에 다른 아이씨를 장착하여 하나의 아이씨에 대한 시험이 끝나면 곧바로 다음 칩에 대한 시험이 진행될 수 있도록 하여 새로운 아이씨 칩을 시험 회로에 접속시키기 까지의 시간을 감소시킬 수 있어 아이씨 칩의 시험 생산성을 향상시킬 수 있으며, 알람 모드의 작동을 선택할 수 있어 아이씨 시험중 시험 장치, 시험 회로 또는 아이씨 칩에 이상이 발생할 경우 이를 감지하여 아이씨에 대한 시험을 정지 시킴으로써 잘못된 상태하에서의 시험의 진행을 방지할 수 있다.

Claims (2)

  1. 테스트 채널 멀티플렉서(2-3)를 통해 제1, 제2아이씨 테스트 소켓(8-1, 8-2)의 아이씨를 선택적으로 테스트하는 테스터(1)와, 상기 테스터(1)의 테스트 종료신호(,), 양품판정신호(,), 불량판정신호(,) 및 테스트진행신호(,)를 각기 선택적으로 출력하는 멀티플렉서(2-1,2-2,2-4,2-5)와, 상기 테스트 종료신호(,)에 의해 클리어 제어를 받고 그 테스트 종료신호(,)에 의해 테스트 구동신호를 발생하는 제1, 제2아이씨 테스트 구동신호 발생부(12-1,12-2)와, 상기 제1, 제2아이씨 테스트 구동신호 발생부(12-1,12-1)의 출력신호를 제1, 제2래치(11-1,11-2)를 통해 입력받아 구동하여 그 제2, 제1래치(11-2,11-1)의 출력인에이블을 제어함과 아울러 상기 멀티플렉서(2-1~2-5)의 출력선택을 제어하는 제1, 제2구동부(10-1,10-2)와, 상기 제1, 제2구동부(10-1,10-2)의 출력신호에 의해 스타트신호를 발생하여 상기 테스터(10)에 입력하는 제1, 제2스타트신호 발생부(9-1,9-2)와, 상기 양품판정신호(,)에 의해 클리어 제어를 받고 상기 불량판정신호(,)를 카운트한 후 프리세트신호와 비교하여 경고신호를 발생함과 아울러 상기 제1, 제2래치(11-1,11-2)의 출력 인에이블을 제어하는 경고신호 발생부(30)와, 상기 제1, 제2아이씨 테스트 구동신호 발생부(12-1,12-2)의 출력신호에 의해 클리어 제어를 받고 상기 양품 판정시(,) 및 상기 불량판정신호(,)에 의해 각기 클럭 동작하는 플립플롭(5-1,5-2)(6-1,6-2)과, 상기 양품 판정신호(,)에 의해 클리어 제어를 받고 상기 경고신호 발생부(30)의 경고출력신호에 의해 클럭제어를 받는 플립플롭(7-1,7-2)과, 상기 테스트 진행신호(,) 및 상기 플립플롭(5-1,5-2,6-1,6-2,7-1,7-2)의 출력신호에 의해 그에 해당하는 상태를 표시하는 디스플레이부(31)로 구성하여 된 것을 특징으로 하는 아이씨 시험 접속 제어회로.
  2. 제1항에 있어서, 경고신호 발생부(30)는 양품 판정신호(,)에 의해 클리어제어를 받고 불량판정신호(,)의 클럭신호로 입력받아 카운트하는 제1, 제2아이씨 FAIL 카운터(3-1,30-2)와, 상기 제1, 제2아이씨 FAIL 카운터(3-1,3-2)의 출력신호를 프리세트신호와 비교하여 경고신호를 출력하는 로직 비교기(4-1,4-2)와, 상기 로직 비교기(4-1,4-2)의 출력신호를 선택하여 제1, 제2래치(11-1,11-2)의 출력 인에이블을 제어하는 알람모드 선택 스위치(SW5)로 구성하여 된 것을 특징으로 하는 아이씨 시험 접속 제어회로.
KR1019910020067A 1991-11-12 1991-11-12 아이씨 시험 접속 제어회로 KR950006579B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910020067A KR950006579B1 (ko) 1991-11-12 1991-11-12 아이씨 시험 접속 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020067A KR950006579B1 (ko) 1991-11-12 1991-11-12 아이씨 시험 접속 제어회로

Publications (2)

Publication Number Publication Date
KR930010559A KR930010559A (ko) 1993-06-22
KR950006579B1 true KR950006579B1 (ko) 1995-06-19

Family

ID=19322678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020067A KR950006579B1 (ko) 1991-11-12 1991-11-12 아이씨 시험 접속 제어회로

Country Status (1)

Country Link
KR (1) KR950006579B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109814021A (zh) * 2017-11-22 2019-05-28 发那科株式会社 电子设备的异常检测装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109814021A (zh) * 2017-11-22 2019-05-28 发那科株式会社 电子设备的异常检测装置

Also Published As

Publication number Publication date
KR930010559A (ko) 1993-06-22

Similar Documents

Publication Publication Date Title
US4772845A (en) Cable continuity testor including a sequential state machine
EP0388790B1 (en) Method and apparatus for testing high pin count integrated circuits
JP2641214B2 (ja) 回路試験方法
US3892954A (en) Programmable, tester for protection and safeguards logic functions
CA2192867A1 (en) Method and apparatus for pseudorandom boundary-scan testing
US6466885B2 (en) Line tester
US4385272A (en) Cable checker utilizing logic circuitry
KR950006579B1 (ko) 아이씨 시험 접속 제어회로
US4009437A (en) Net analyzer for electronic circuits
JP2608208B2 (ja) 半導体回路素子とその試験処理方法
US5130648A (en) Instrument for checking the operational state of an ic-circuit
US4846310A (en) Signal transmission apparatus for elevator
KR100745081B1 (ko) 버너제어시스템의 제어카드 시험장치 및 방법
KR970007090Y1 (ko) 집적소자의 시험장치
CN220552942U (zh) 板卡及测试设备
JPH04329651A (ja) 接続良否判定試験用回路内蔵集積回路
US6411115B2 (en) Apparatus for testing a semiconductor and process for the same
KR890008735Y1 (ko) 콘트롤러를 사용한 복수라인 검사회로
KR900007059B1 (ko) 백보드 어셈블리 검사장치의 단자간 연결상태 체크회로
US4862458A (en) Multiplexed built in test equipment
GB2066543A (en) Test circuit for optical display devices
JPS6126874A (ja) 半導体装置のバ−ンイン装置
SU650027A1 (ru) Устройство дл контрол межразъемного монтажа электричческих соединений
US4540857A (en) Circuit testing of telephone grids or the like
KR830001180B1 (ko) 자동판매기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee