CN220552942U - 板卡及测试设备 - Google Patents
板卡及测试设备 Download PDFInfo
- Publication number
- CN220552942U CN220552942U CN202321634865.4U CN202321634865U CN220552942U CN 220552942 U CN220552942 U CN 220552942U CN 202321634865 U CN202321634865 U CN 202321634865U CN 220552942 U CN220552942 U CN 220552942U
- Authority
- CN
- China
- Prior art keywords
- power supply
- power
- programmable logic
- logic device
- indication module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000004891 communication Methods 0.000 claims description 31
- 230000002159 abnormal effect Effects 0.000 abstract description 10
- 238000012545 processing Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 13
- 230000005856 abnormality Effects 0.000 description 7
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种板卡及测试设备,属于芯片测试技术领域,其中,板卡包括:设置在基板上的电源、上电时序控制模块、可编程逻辑器件、电源状态指示模块、上电时序指示模块及可编程逻辑器件上电指示模块;电源状态指示模块与电源电连接,用于指示电源的供电状态;上电时序指示模块与上电时序控制模块电连接,用于指示上电时序控制模块的上电控制状态;可编程逻辑器件上电指示模块与可编程逻辑器件电连接,用于指示可编程逻辑器件的上电状态。该板卡通过对电源、上电时序控制模块及可编程逻辑器件设置对应的指示模块,用户可以发现电路异常,以便于及时进行对应处理,防止了芯片损毁,进而节约了芯片测试成本。
Description
技术领域
本申请属于芯片测试技术领域,具体涉及一种板卡及测试设备。
背景技术
半导体自动化测试,指的是利用自动测试设备(Automatic Test Equipment,ATE)对被测器件(Device Under Test,DUT)的各项参数指标进行检测,剔除残次品以控制半导体器件的出厂品质。
在自动测试设备的整机上有着大量的不同作用的监控电路,每个电路都存在异常的风险。如果电路异常不及时处理,芯片就存在被烧毁的风险。
发明内容
本申请的目的是提供一种板卡及测试设备以对异常电路进行及时提醒,进而防止电路异常导致芯片损毁。
根据本申请实施例的第一方面,提供了一种板卡,该板卡可以包括:基板、电源、上电时序控制模块、可编程逻辑器件、电源状态指示模块、上电时序指示模块及可编程逻辑器件上电指示模块;
可编程逻辑器件、电源、电源状态指示模块、上电时序控制模块、上电时序指示模块及可编程逻辑器件上电指示模块设置在基板上;
电源、上电时序控制模块及可编程逻辑器件依次电连接;
电源状态指示模块与电源电连接,用于指示电源的供电状态;
上电时序指示模块与上电时序控制模块电连接,用于指示上电时序控制模块的上电控制状态;
可编程逻辑器件上电指示模块与可编程逻辑器件电连接,用于指示可编程逻辑器件的上电状态。
在本申请的一些可选实施例中,电源状态指示模块可以包括第一驱动电源、第一指示模块及第一MOS管;
第一驱动电源、第一指示模块及第一MOS管的D极串联连接;
第一MOS管的G极与电源电连接,第一MOS管的S极接地,第一MOS管的G极还与第一驱动电源电连接;
第一指示模块与第一MOS管的D极之间还设置有第一电阻。
在本申请的一些可选实施例中,上电时序指示模块可以包括第二驱动电源、第二指示模块及第二MOS管;
第二驱动电源、第二指示模块及第二MOS管的D极串联连接;
第二MOS管的G极与上电时序控制模块电连接,第二MOS管的S极接地,第二MOS管的G极还与第二驱动电源电连接,第二MOS管的D极还与可编程逻辑器件电连接;
第二指示模块与第二MOS管的D极之间还可以设置有第二电阻。
在本申请的一些可选实施例中,可编程逻辑器件上电指示模块可以包括:第三驱动电源、第三指示模块、第三MOS管及上拉电源;
第三驱动电源、第三指示模块及第三MOS管的D极串联连接;
第三MOS管的G极与可编程逻辑器件电连接,第三MOS管的S极接地,第三MOS管的G极还与上拉电源电连接;
第三指示模块与第三驱动电源之间还可以设置有第三电阻。
在本申请的一些可选实施例中,第一驱动电源还通过第一上拉电阻与第一MOS管的G极电连接;
第二驱动电源还通过第二上拉电阻与第二MOS管的G极电连接;或
上拉电源通过第三上拉电阻与第三MOS管的G极电连接。
在本申请的一些可选实施例中,板卡还可以包括:可编程逻辑器件通信链路状态指示模块;
可编程逻辑器件通信链路状态指示模块与可编程逻辑器件电连接。
在本申请的一些可选实施例中,可编程逻辑器件通信链路状态指示模块可以包括:第四驱动电源、第四指示模块及第四MOS管;
第四驱动电源、第四指示模块及第四MOS管的D极串联连接;
第四MOS管的G极与可编程逻辑器件电连接,第四MOS管的S极接地,第四MOS管的G极经过第四电阻与第四MOS管的S极电连接;
第四指示模块与第四驱动电源之间还可以设置有第五电阻。
在本申请的一些可选实施例中,可编程逻辑器件通信链路状态指示模块可以包括:第五驱动电源、第五指示模块及三极管;
第五驱动电源、第五指示模块及三极管的集电极串联连接;
三极管的基极经过第六电阻与可编程逻辑器件电连接;
三极管的发射接地;
第五指示模块与三极管的集电极之间还可以设置有第七电阻。
在本申请的一些可选实施例中,电源、上电时序控制模块、可编程逻辑器件、上电时序指示模块及可编程逻辑器件上电指示模块可以设置在基板的正面;
电源状态指示模块可以设置在基板的背面。
根据本申请实施例的第二方面,提供一种测试设备,该测试设备可以包括:实施例第一方面任一项所示的板卡。
本申请的上述技术方案具有如下有益的技术效果:
本申请实施例板卡通过对电源、上电时序控制模块及可编程逻辑器件设置对应的指示模块,用户可以发现电路异常,以便于及时进行对应处理,防止了芯片损毁,进而节约了芯片测试成本。并且通过设置指示模块可以使用户快速定位电路异常,排查问题,也节省了人力,提高了异常检测效率。
附图说明
图1是本申请一示例性实施例中板卡的结构示意图;
图2是本申请一示例性实施例中电源状态指示模块的结构示意图;
图3是本申请一具体实施例中电源状态指示模块的结构示意图;
图4是本申请一示例性实施例中上电时序指示模块的结构示意图;
图5是本申请一具体实施例中上电时序指示模块的结构示意图;
图6是本申请一示例性实施例中可编程逻辑器件上电指示模块的结构示意图;
图7是本申请一具体实施例中可编程逻辑器件上电指示模块的结构示意图;
图8是本申请另一示例性实施例中板卡的结构示意图;
图9是本申请一示例性实施例中可编程逻辑器件通信链路状态指示模块的结构示意图;
图10是本申请一具体实施例中可编程逻辑器件通信链路状态指示模块的结构示意图;
图11是本申请另一示例性实施例中可编程逻辑器件通信链路状态指示模块的结构示意图;
图12是本申请另一具体实施例中可编程逻辑器件通信链路状态指示模块的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本申请进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本申请的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本申请的概念。
在附图中示出了根据本申请实施例的层结构示意图。这些图并非是按比例绘制的,其中为了清楚的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
下面结合附图,通过具体的实施例及其应用场景对本申请实施例提供的板卡及测试设备进行详细地说明。
如图1所示,在本申请实施例的第一方面,提供了一种板卡,该板卡可以包括:基板、电源、上电时序控制模块、可编程逻辑器件、电源状态指示模块、上电时序指示模块及可编程逻辑器件上电指示模块;
可编程逻辑器件、电源、电源状态指示模块、上电时序控制模块、上电时序指示模块及可编程逻辑器件上电指示模块设置在基板上;
电源、上电时序控制模块及可编程逻辑器件依次电连接;
电源状态指示模块与电源电连接,用于指示电源的供电状态;
上电时序指示模块与上电时序控制模块电连接,用于指示上电时序控制模块的上电控制状态;
可编程逻辑器件上电指示模块与可编程逻辑器件电连接,用于指示可编程逻辑器件的上电状态。
本实施例板卡通过对电源、上电时序控制模块及可编程逻辑器件设置对应的指示模块,用户可以发现电路异常,以便于及时进行对应处理,防止了芯片损毁,进而节约了芯片测试成本。并且通过设置指示模块可以使用户快速定位电路异常,排查问题,也节省了人力,提高了异常检测效率。
示例地,板卡可以包括射频板卡、模拟板卡、数字板卡、电源板卡及通信板卡中至少一种或多种。
如图2所示,在一些实施例中,电源状态指示模块可以包括第一驱动电源、第一指示模块及第一MOS管;
第一驱动电源、第一指示模块及第一MOS管的D极串联连接;
第一MOS管的G极与电源电连接,第一MOS管的S极接地,第一MOS管的G极还与第一驱动电源电连接。
本实施例利用第一MOS管作为开关来对第一指示模块的通断进行控制灵活性高,成本低。
如图3所示,在一具体实施例中,第一指示模块与第一MOS管的D极之间还可以设置有第一电阻R10。
本实施例中采用LED指示灯示例性展示了第一指示模块,采用四路电源输出的DCDC电源示例性展示了电源,第一驱动电源(VCC)电压大小可以根据实际情况进行设计。DCDC电源的每一路电源正常输出时,电源会输出一个低电平PG信号,使第一MOS管打开,这时LED指示灯常亮。如果有其中一路电源出现异常,对应的PG信号会被拉高为高电平,然后第一MOS管关闭,对应的LED指示灯保持常灭。通过该LED指示灯的亮灭情况,用户可以快速观察该板卡上对应可编程逻辑器件的上电状态。
另外,与LED指示灯串联的第一电阻R10用于实现分压和限流,保证LED指示灯的电压和电流在正常工作范围,保护LED指示灯不被过压烧坏。图3中与第一驱动电源相连接的第一上拉电阻R11是用于将电平拉高为高电平,驱动第一MOS管导通,因为DCDC电源为开漏输出。当DCDC电源异常时,PG信号输出为低电平,关闭第一MOS管,LED指示灯熄灭。
如图4所示,在一些实施例中,上电时序指示模块可以包括第二驱动电源、第二指示模块及第二MOS管;
第二驱动电源、第二指示模块及第二MOS管的D极串联连接;
第二MOS管的G极与上电时序控制模块电连接,第二MOS管的S极接地,第二MOS管的G极还与第二驱动电源电连接,第二MOS管的D极还与可编程逻辑器件电连接。
本实施例利用第二MOS管作为开关来对第二指示模块的通断进行控制灵活性高,成本低。
如图5所示,在一具体实施例中,第二指示模块与第二MOS管的D极之间还可以设置有第二电阻R20。
本实施例中同样采用LED指示灯示例性展示了第二指示模块。电路左边连接的模块为上电时序控制模块,用于板卡上电多级时序控制,通过级联可以实现基板内电源的上电先后控制。当最后一个电源上电完成后会输出一个高电平控制信号(ctr),该信号使第二MOS管导通驱动LED指示灯亮度增强,同时给可编程逻辑器件(FPGA)一个上电结束信号,表示板卡正常上电完成。
如果上电结束指示LED指示灯亮度很微弱或者熄灭,则表示上电异常,用户可以确认问题原因。另外,与LED指示灯串联的第二电阻R20用于实现分压和限流,保证LED指示灯的电压和电流在正常工作范围,保护LED指示灯不被过压烧坏。图5中与第二驱动电源相连接的第二上拉电阻R21是用于将电平拉高为高电平,驱动第二MOS管导通,因为上电时序控制模块的输出为开漏输出。当上电输出电源异常时,该路控制信号(ctr)输出为低,关闭第二MOS管,LED指示灯熄灭。
如图6所示,在一些实施例中,可编程逻辑器件上电指示模块可以包括:第三驱动电源、第三指示模块、第三MOS管及上拉电源;
第三驱动电源、第三指示模块及第三MOS管的D极串联连接;
第三MOS管的G极与可编程逻辑器件电连接,第三MOS管的S极接地,第三MOS管的G极还与上拉电源电连接。
本实施例利用第三MOS管作为开关来对第三指示模块的通断进行控制灵活性高,成本低。
如图7所示,在一具体实施例中,第三指示模块与第三驱动电源之间还可以设置有第三电阻R30。
本实施例中同样采用LED指示灯示例性展示了第三指示模块。第三驱动电源为3.3V,上拉电源为1.8V。该电路模块应用于一些特殊的IO口的驱动指示,如FPGA的HP Bank,由于HP Bank的IO口电压最高不超过1.8V,因此该Bank的LED指示灯采用的第三MOS管驱动开启电压为1.8V,当现场可编程逻辑门阵列(FPGA)上电成功时,IO口输出1.8V高电平,LED指示灯等保持常亮。如果现场可编程逻辑门阵列通信或者上电异常,该IO会输出一个低电平,第三MOS管被关闭,LED指示灯等也保持常灭状态。通过第三MOS管控制LED指示灯开关可以保证在IO口电平发生变化时LED实时点亮,能够及实地观察到器件的状态指示,用户可以快速了解板卡状态。
另外,与LED指示灯串联的第三电阻R30用于实现分压和限流,保证LED指示灯的电压和电流在正常工作范围,保护LED指示灯不被过压烧坏。图7中上拉电源通过第三上拉电阻R31与第三MOS管的G极电连接,第三上拉电阻R31是用于将电平拉高为高电平。
如图8所示,在一些实施例中,该板卡还可以包括:可编程逻辑器件通信链路状态指示模块;
可编程逻辑器件通信链路状态指示模块与可编程逻辑器件电连接。
本实施例板卡可以用于板卡在位状态和可编程逻辑器件通信链路的状态指示。
如图9所示,在一些实施例中,可编程逻辑器件通信链路状态指示模块可以包括:第四驱动电源、第四指示模块及第四MOS管;
第四驱动电源、第四指示模块及第四MOS管的D极串联连接;
第四MOS管的G极与可编程逻辑器件电连接,第四MOS管的S极接地,第四MOS管的G极经过第四电阻与第四MOS管的S极电连接。
本实施例利用第四MOS管作为开关来对第四指示模块的通断进行控制灵活性高,成本低。
如图10所示,在一具体实施例中,第四指示模块与第四驱动电源之间还可以设置有第五电阻R50。
本实施例中同样采用LED指示灯示例性展示了第四指示模块。
本实施例电路可以用来对板卡的可编程逻辑器件通信链路进行状态指示,LED指示灯在上电成功后,可编程逻辑器件自检并进行代码加载完成通信链路的构建,如果通信链路构建成功,则可编程逻辑器件会输出一个高电平的信号(ctr),驱动LED指示灯常亮,LED指示灯熄灭表示通信链路有异常。在用户使用中,通过该LED指示灯的亮灭状态可以快速了解板卡的工作状态。
同时,该电路还可以用来对板卡在位状态进行指示。当板卡在位时,可编程逻辑器件会保持输出一个高电平信号(ctr)。该信号可以驱动第四MOS管开启,从而点亮LED指示灯,使LED指示灯保持常亮。如果LED指示灯熄灭,则说明板卡不在位。
图10中,第四电阻R40是用于使第四MOS管导通时,保持稳定的开启电压。另外,与LED指示灯串联的第五电阻R50用于实现分压和限流,保证LED指示灯的电压和电流在正常工作范围,保护LED指示灯不被过压烧坏。
如图11所示,在一些实施例中,可编程逻辑器件通信链路状态指示模块可以包括:第五驱动电源、第五指示模块及三极管;
第五驱动电源、第五指示模块及三极管的集电极串联连接;
三极管的基极经过第六电阻与可编程逻辑器件电连接;
三极管的发射接地。
本实施例利用三极管作为开关来对第五指示模块的通断进行控制灵活性高,成本低。
如图12所示,在一具体实施例中,第五指示模块与三极管的集电极之间还可以设置有第七电阻R70。
本实施例中同样采用LED指示灯示例性展示了第五指示模块。
本实施例中可编程逻辑器件(FPGA)的HP Bank,IO口的输出电压最高为1.8V。三极管的开启电压较低,当通信链路建立成功时,可编程逻辑器件输出一个1.8V电平信号(LED_ctr)驱动三极管导通,然后LED指示灯保持常亮。如果通信链路建立失败或者在使用中出现通信链路异常,LED指示灯会熄灭。这样可以使用户在调试过程中遇到问题时,可以快速判断可编程逻辑器件通信链路状态是否正常,可以节省很多时间成本和人力成本。同时用户在使用时也可以通过该LED指示灯的指示状态了解当前板卡的通信链路状态是否异常。
图12中,第六电阻R60是用于使三极管导通时,保持稳定的开启电压。另外,与LED指示灯串联的第七电阻R70用于实现分压和限流,保证LED指示灯的电压和电流在正常工作范围,保护LED指示灯不被过压烧坏。
在一些实施例中,电源、上电时序控制模块、可编程逻辑器件、上电时序指示模块及可编程逻辑器件上电指示模块可以设置在基板的正面;
电源状态指示模块可以设置在基板的背面。
本实施例为了方便调试观察,将上电时序指示模块和可编程逻辑器件上电指示模块等主要芯片的电源监控和通信监控的指示模块放在了基板的正面,具体位置可以靠近IC的附近。这样设置为了方便用户在测试时观察测试机整板的工作情况。此外,将所有的电源状态指示模块放在了基板的背面,具体可以将电源状态指示模块放在板边,按照通道的顺序排列,这样可以方便直接通过电源状态指示模块观察测试通道的工作情况。此种排列布局更加人性化,能够便于在用户进行整板调试时快速掌握板卡工作状态,也便于用户使用时观察定位整机的状态。
此外,为了便于观察通信链路状态,也可以将通信链路状态指示模块设置在基板的背面。
在本申请实施例的第二方面,提供一种测试设备,该测试设备可以包括:实施例第一方面任一项所示的板卡。
为描述的方便和简洁,上述描述的测试设备的具体结构,可以参考前述板卡实施例中的对应介绍,板卡所解决的技术问题和达到的技术效果,该测试设备同样可以实现,在此不再赘述。
上面结合附图对本申请的实施例进行了描述,但是本申请并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本申请的启示下,在不脱离本申请宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本申请的保护之内。
需要说明的,本申请仅仅针对板卡中,各个模块之间的连接关系进行保护,具体涉及处理、分析方法的内容采用现有技术即可实现,并不在本申请的保护之内。
Claims (10)
1.一种板卡,其特征在于,包括:基板、电源、上电时序控制模块、可编程逻辑器件、电源状态指示模块、上电时序指示模块及可编程逻辑器件上电指示模块;
所述可编程逻辑器件、所述电源、所述电源状态指示模块、上电时序控制模块、所述上电时序指示模块及所述可编程逻辑器件上电指示模块设置在所述基板上;
所述电源、所述上电时序控制模块及所述可编程逻辑器件依次电连接;
所述电源状态指示模块与所述电源电连接,用于指示所述电源的供电状态;
所述上电时序指示模块与所述上电时序控制模块电连接,用于指示所述上电时序控制模块的上电控制状态;
所述可编程逻辑器件上电指示模块与所述可编程逻辑器件电连接,用于指示所述可编程逻辑器件的上电状态。
2.根据权利要求1所述的板卡,其特征在于,所述电源状态指示模块包括第一驱动电源、第一指示模块及第一MOS管;
所述第一驱动电源、所述第一指示模块及所述第一MOS管的D极串联连接;
所述第一MOS管的G极与所述电源电连接,所述第一MOS管的S极接地,所述第一MOS管的G极还与所述第一驱动电源电连接;
所述第一指示模块与所述第一MOS管的D极之间设置有第一电阻。
3.根据权利要求2所述的板卡,其特征在于,所述上电时序指示模块包括第二驱动电源、第二指示模块及第二MOS管;
所述第二驱动电源、所述第二指示模块及所述第二MOS管的D极串联连接;
所述第二MOS管的G极与所述上电时序控制模块电连接,所述第二MOS管的S极接地,所述第二MOS管的G极还与所述第二驱动电源电连接,所述第二MOS管的D极还与所述可编程逻辑器件电连接;
所述第二指示模块与所述第二MOS管的D极之间设置有第二电阻。
4.根据权利要求3所述的板卡,其特征在于,所述可编程逻辑器件上电指示模块包括:第三驱动电源、第三指示模块、第三MOS管及上拉电源;
所述第三驱动电源、所述第三指示模块及所述第三MOS管的D极串联连接;
所述第三MOS管的G极与所述可编程逻辑器件电连接,所述第三MOS管的S极接地,所述第三MOS管的G极还与所述上拉电源电连接;
所述第三指示模块与所述第三驱动电源之间设置有第三电阻。
5.根据权利要求4所述的板卡,其特征在于,
所述第一驱动电源还通过第一上拉电阻与所述第一MOS管的G极电连接;
所述第二驱动电源还通过第二上拉电阻与所述第二MOS管的G极电连接;或
所述上拉电源通过第三上拉电阻与所述第三MOS管的G极电连接。
6.根据权利要求1所述的板卡,其特征在于,还包括:可编程逻辑器件通信链路状态指示模块;
所述可编程逻辑器件通信链路状态指示模块与所述可编程逻辑器件电连接。
7.根据权利要求6所述的板卡,其特征在于,所述可编程逻辑器件通信链路状态指示模块包括:第四驱动电源、第四指示模块及第四MOS管;
所述第四驱动电源、所述第四指示模块及所述第四MOS管的D极串联连接;
所述第四MOS管的G极与所述可编程逻辑器件电连接,所述第四MOS管的S极接地,所述第四MOS管的G极经过第四电阻与所述第四MOS管的S极电连接;
所述第四指示模块与所述第四驱动电源之间设置有第五电阻。
8.根据权利要求6所述的板卡,其特征在于,所述可编程逻辑器件通信链路状态指示模块包括:第五驱动电源、第五指示模块及三极管;
所述第五驱动电源、所述第五指示模块及所述三极管的集电极串联连接;
所述三极管的基极经过第六电阻与可编程逻辑器件电连接;
所述三极管的发射接地;
所述第五指示模块与所述三极管的集电极之间设置有第七电阻。
9.根据权利要求1-8任一项所述的板卡,其特征在于,所述电源、所述上电时序控制模块、所述可编程逻辑器件、所述上电时序指示模块及所述可编程逻辑器件上电指示模块设置在所述基板的正面;
所述电源状态指示模块设置在所述基板的背面。
10.一种测试设备,其特征在于,包括:权利要求1-9任一项所述的板卡。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321634865.4U CN220552942U (zh) | 2023-06-26 | 2023-06-26 | 板卡及测试设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321634865.4U CN220552942U (zh) | 2023-06-26 | 2023-06-26 | 板卡及测试设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220552942U true CN220552942U (zh) | 2024-03-01 |
Family
ID=90004345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321634865.4U Active CN220552942U (zh) | 2023-06-26 | 2023-06-26 | 板卡及测试设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220552942U (zh) |
-
2023
- 2023-06-26 CN CN202321634865.4U patent/CN220552942U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105070239A (zh) | 一种液晶显示面板 | |
CN107797050A (zh) | 一种定位服务器主板上电时序状态异常的方法 | |
US20210020085A1 (en) | Test circuit and display device | |
CN102331963A (zh) | 数字输入输出接口测试治具及测试方法 | |
CN102118904B (zh) | Led照明系统及其控制方法 | |
CN220552942U (zh) | 板卡及测试设备 | |
CN102404914B (zh) | 用于将高压电平转换到低压电平的集成电路 | |
CN207992362U (zh) | 检测电路 | |
CN213519210U (zh) | 像素电路和发光装置、以及显示屏 | |
US11874323B2 (en) | JTAG-based burning device | |
US9575114B2 (en) | Test system and device | |
CN105093096A (zh) | 一种fpga的测试装置 | |
CN211348585U (zh) | 一种具有短路断路检测的uv-led灯源控制电路 | |
CN104297614A (zh) | 一种段码类液晶显示模块短路测试装置和方法 | |
CN107481678A (zh) | 背光模组的背光驱动电流监测电路、方法和显示装置 | |
RU2344431C2 (ru) | Устройство для контроля монтажа | |
WO2022156195A1 (zh) | 测试板 | |
CN114675169A (zh) | 一种用于反熔丝型fpga器件的老炼筛选装置 | |
CN115469208A (zh) | 一种芯片扫描测试电路及芯片 | |
CN109507571B (zh) | 一种测试装置及测试系统 | |
CN105911485A (zh) | 一种电源板输入电压自动切换老化装置 | |
EP3823419A1 (en) | Dimming power supply device and light source device | |
CN104914349A (zh) | 一种数码管老化筛选与检测装置及其工作方法 | |
CN213517442U (zh) | 一种手写板擦写模块测试设备 | |
CN115541971B (zh) | 一种半导体测试机发送的通讯ttl电平检测系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |