JP2019091877A - 積層型キャパシタ - Google Patents
積層型キャパシタ Download PDFInfo
- Publication number
- JP2019091877A JP2019091877A JP2018123242A JP2018123242A JP2019091877A JP 2019091877 A JP2019091877 A JP 2019091877A JP 2018123242 A JP2018123242 A JP 2018123242A JP 2018123242 A JP2018123242 A JP 2018123242A JP 2019091877 A JP2019091877 A JP 2019091877A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- internal electrode
- internal
- electrodes
- multilayer capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 90
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 27
- 230000000694 effects Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 238000003475 lamination Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000003985 ceramic capacitor Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/242—Terminals the capacitive element surrounding the terminal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】キャパシタの小型化及び高容量化に従いながらも、高い実装自由度を確保することができる積層型キャパシタを提供する。【解決手段】本発明は、絶縁部を間に挟んで対向配置される第１及び第２内部電極を含む第１内部電極層と、第３内部電極を含む第２内部電極層と、を含み、且つ上記第１及び第２内部電極層が誘電体層を間に挟んで交互に配置される本体と、上記本体に上記第１及び第２内部電極とそれぞれ接続されるように配置される第１及び第２外部電極と、上記本体を貫通して上記第３内部電極と接続される連結電極と、上記本体に上記連結電極と接続されるように配置される第３外部電極と、を含む積層型キャパシタを提供する。【選択図】図２
Description
本発明は、積層型キャパシタに関するものである。
セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながら高容量が保証され、実装が容易であるという利点を有する。
積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの様々な電子製品の回路基板に装着されて、電気を充電又は放電させる重要な役割を果たすチップ形態のコンデンサである。
積層セラミックキャパシタは、用いられる用途及び容量に応じて、様々なサイズ及び積層形態を有する。
特に、最近の電子製品の傾向である小型軽量化及び多機能化に従って、上記電子製品に用いられる積層セラミックキャパシタにも、小型化、高容量化及び昇圧化が求められる。
そこで、製品の超小型化のために誘電体層及び内部電極層の厚さを薄くし、超高容量化のためにできる限り多くの数の誘電体層を積層した積層セラミックキャパシタが製造されている。
しかし、キャパシタの超小型化が進む一方で、かかる超小型キャパシタを実装することができる実装技術力は確保されていないのが現実であるため、実際の製品への適用は難しいという問題がある。
本発明の目的は、キャパシタの小型化及び高容量化に符合しながらも、高い実装自由度を確保することができる積層型キャパシタを提供することである。
本発明の一側面は、絶縁部を間に挟んで対向配置される第１及び第２内部電極を含む第１内部電極層と、第３内部電極を含む第２内部電極層と、を含み、且つ上記第１及び第２内部電極層が誘電体層を間に挟んで交互に配置される本体と、上記本体に上記第１及び第２内部電極とそれぞれ接続されるように配置される第１及び第２外部電極と、上記本体を貫通して上記第３内部電極と接続される連結電極と、上記本体に上記連結電極と接続されるように配置される第３外部電極と、を含む積層型キャパシタを提供する。
本発明の他の一側面は、絶縁部を間に挟んで対向配置される第１及び第２内部電極を含む第１内部電極層と、第３内部電極を含む第２内部電極層と、第４内部電極を含む第３内部電極層と、を含み、且つ上記第１から第３内部電極層が誘電体層を間に挟んで交互に配置される本体と、上記本体に上記第１及び第４内部電極と接続されるように配置される第１外部電極と、上記本体に上記第２内部電極と接続されるように配置される第２外部電極と、上記本体を貫通して上記第３内部電極と接続される連結電極と、上記本体に上記連結電極と接続されるように配置される第３外部電極と、を含み、上記第４内部電極は、上記第１及び第３内部電極と一部重なるように積層され、上記第２内部電極とは重ならないように積層される積層型キャパシタを提供する。
本発明のさらに他の一側面は、第１絶縁部を間に挟んで対向配置される第１及び第２内部電極を含む第１内部電極層と、第３内部電極を含む第２内部電極層と、第２絶縁部を間に挟んで対向配置されるダミー電極及び第４内部電極を含む第３内部電極層と、を含み、且つ上記第１から第３内部電極層が誘電体層を間に挟んで交互に配置される本体と、上記本体に上記第１内部電極と接続されるように配置される第１外部電極と、上記本体に上記第２及び第４内部電極と接続されるように配置される第２外部電極と、上記本体を貫通して上記第３内部電極と接続される連結電極と、上記本体に上記連結電極と接続されるように配置される第３外部電極と、を含み、上記ダミー電極は、上記第１から第３外部電極と絶縁される積層型キャパシタを提供する。
本発明の一実施形態によると、２つのキャパシタが接続されるのと同一の効果を有する積層型キャパシタを提供することにより、キャパシタの小型化につれて実装が難しくなるという問題を解決することができるとともに、実装面積を最小限に抑え、実装工程数を減少させることができるという効果を奏する。
また、内部電極の形状及び位置を制御することにより、容量が異なる２つのキャパシタが接続されるのと同一の効果を確保することができる。これにより、設計自由度を向上させることができる。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができるということを意味する。
図面において、Ｘ方向は第１方向又は長さ方向、Ｙ方向は第２方向又は幅方向、及びＺ方向は第３方向、厚さ方向もしくは積層方向と定義することができる。
図１は本発明の一実施形態による積層型キャパシタを概略的に示した斜視図であり、図２は図１のＩ−Ｉ'線に沿った断面図であり、図３ａは図２の第１内部電極層を形成するためのセラミックシートを示した図であり、図３ｂは図２の第２内部電極層を形成するためのセラミックシートを示した図であり、図３ｃは図２の積層型キャパシタを製造するための積層プロセスを示した図である。
図１及び図２を参照すると、本発明の一実施形態による積層型キャパシタ１００は、本体１１０と、第１から第３外部電極１４１、１４２、１４３と、を含む。
本体１１０は、キャパシタの容量形成に寄与する部分としての活性領域と、上下マージン部としての活性領域の上下部にそれぞれ形成される上部及び下部カバー１１２と、を含むことができる。
本発明の一実施形態において、本体１１０は、形状に特に制限はないが、実質的に六面体形状であることができる。
すなわち、本体１１０は、内部電極の配置による厚さ差と端部の研磨により、完全な六面体形状ではないが、実質的に六面体に近い形状を有することができる。
本発明の実施形態を明確に説明するために、六面体の方向を定義すると、本体１１０において、Ｚ方向において互いに対向する両面を第１面及び第２面１、２と定義し、第１面及び第２面１、２と接続され、Ｘ方向において互いに対向する両面を第３面及び第４面３、４と定義し、第１面及び第２面１、２と接続され、第３面及び第４面３、４と接続され、且つＹ方向において互いに対向する両面を第５面及び第６面５、６と定義する。この際、第１面１は、実装面となり得る。
図３ｃを参照すると、上記活性領域は、複数の誘電体層１１１を有し、誘電体層１１１を間に挟んで複数の第１内部電極層１２０及び第２内部電極層１３０が交互に積層される構造からなることができる。
活性領域は、第１内部電極１２１と第３内部電極１３１が重なることで容量を形成する第１活性領域と、第２内部電極１２２と第３内部電極１３１が重なることで容量を形成する第２活性領域と、を含むことができる。これにより、２つのキャパシタが接続されるのと同一の効果を奏するため、実装時の工程を簡略化するとともに、実装面積を減らすことができるという効果を奏する。また、後述するように、第１活性領域による容量と第２活性領域による容量を異ならせて設計することができるため、より多様な容量を実現することができるという長所がある。
誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されるものではない。
この際、誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計に合わせて任意に変更することができ、本体１１０のサイズ及び容量を考えて、焼成後の１層の厚さが０．１〜１０μｍとなるように構成することができるが、本発明はこれに限定されるものではない。
第１内部電極層１２０は、絶縁部１２３を間に挟んで対向配置される第１及び第２内部電極１２１、１２２を含む。
図３ａを参照すると、第１及び第２内部電極１２１、１２２は、誘電体層１１１上に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成されることができる。第１内部電極１２１は、本体１１０の第３面３に露出し、第２内部電極１２２は、本体１１０の第４面４に露出するように形成されることができる。また、上記第１内部電極１２１及び第２内部電極１２２は、中間に配置される絶縁部１２３によって互いに電気的に絶縁されることができる。すなわち、第１内部電極１２１は、本体１１０の長さ方向（Ｘ方向）における両面のうち一面に露出し、上記第２内部電極１２２は、第１内部電極１２１が露出した面と対向する他面に露出することができる。
かかる第１及び第２内部電極１２１、１２２は、本体に形成された第１及び第２外部電極１４１、１４２とそれぞれ電気的に接続される。
第２内部電極層１３０は第３内部電極１３１を含む。第２内部電極層１３０は、第３内部電極１３１を第１及び第２外部電極１４１、１４２と絶縁させるべく、第３面及び第４面３、４と離隔した空間１３２を含むことができる。
図３ｂを参照すると、第３内部電極１３１は、誘電体層１１１上に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成することができ、本体１１０の外側に露出しないように形成することができる。すなわち、第３内部電極１３１は、本体１１０の第３面、第４面、第５面、及び第６面から所定距離離隔して形成されることができる。
第３内部電極１３１は、連結電極１５１により、本体１１０に形成された第３外部電極１４３と電気的に接続される。
第１から第３内部電極１２１、１２２、１３１の厚さは、用途に応じて決定されることができ、例えば、セラミックからなる本体１１０のサイズ及び容量を考えて０．２〜１．０μｍの範囲内にあるように決定することができるが、本発明はこれに限定されるものではない。
また、第１から第３内部電極１２１、１２２、１３１に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であってもよいが、本発明はこれに限定されるものではない。
上部及び下部カバー１１２は、内部電極を含まない点を除いては、上記活性領域の誘電体層１１１と同一の材料及び構成を有することができる。
すなわち、上部及び下部カバー１１２は、単一の誘電体層又は２つ以上の誘電体層を上記活性領域の上下面にそれぞれＺ方向に積層することで形成したものと見なすことができ、基本的に物理的又は化学的ストレスによる第１から第３内部電極１２１、１２２、１３１の損傷を防止する役割を果たすことができる。
第１及び第２外部電極１４１、１４２は、第１及び第２内部電極１２１、１２２とそれぞれ接続されるように本体１１０に配置される。従来の積層型キャパシタは、ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ ｓｅｒｉｅｓ ｉｎｄｕｃｔａｎｃｅ）を低減させるためのものであって、第１及び第２外部電極が内部電極を介して電気的に接続される形態を有していた。これに対し、本発明の積層型キャパシタには、第１及び第２内部電極１２１、１２２が絶縁部１２３によって絶縁されるため、電気的に接続されない状態で第１及び第２外部電極１４１、１４２を用いることができ、様々な活用が可能となるという長所がある。
第１及び第２外部電極１４１、１４２は、本体１１０の長さ方向（Ｘ方向）の両面において対向配置されることができる。
連結電極１５１は、本体１１０を貫通して第３内部電極１３１と接続される。
図３ａから図３ｃに示す連結電極が形成される位置１５１ａを参照すると、連結電極１５１は、絶縁部１２３及び第３内部電極１３１を貫通し、且つ第１及び第２内部電極１２１、１２２と離隔して形成されることができる。
この際、連結電極１５１は、本体１１０を厚さ方向（Ｚ方向）に貫通し、複数個形成されることができる。
また、連結電極１５１の形状は、円形に図示したが、四角形又は三角形などの形状を有することができ、その形状を特に限定する必要はない。
また、連結電極１５１は、本体１１０の幅方向（Ｙ方向）を基準に、１０〜６５％を占めるように形成することができるが、これに限定されるものではない。
連結電極１５１は、本体１１０にビアを形成した後、ビアに導電性物質を充填することで形成することができる。ビアを形成するためには、穿孔機（Ｍｅｃｈａｎｉｃａｌ Ｐｉｎ Ｐｕｎｃｈｅｒ）などを用いた物理的貫通法を利用するか、又はレーザードリル（Ｌａｓｅｒ Ｄｒｉｌｌ）を用いることができる。但し、本体１１０の厚さが厚すぎる場合にレーザードリルを用いると、ビアの周辺が破損して電極連結性が弱くなるという問題があるため、物理的貫通法を利用することが好ましい。
第３外部電極１４３は、連結電極１５１と接続されるように本体１１０に配置される。第３外部電極１４３は、第３内部電極１３１と接続された連結電極１５１と接続されることにより、第３内部電極１３１と電気的に接続されることができる。
第３外部電極１４３は、本体１１０の厚さ方向（Ｚ方向）における両面１、２のうち少なくとも一面に配置されることができ、図１に示すように、両面１、２に形成されることもできる。
また、第３外部電極１４３は、上記本体１１０の長さ方向（Ｘ方向）の両面３、４を除外した面を囲むように形成され、上記第１及び第２外部電極１４１、１４２と離隔して形成されることができる。
この際、第１から第３外部電極１４１、１４２、１４３は、互いに絶縁されることができる。但し、回路に適用することで互いに接続される場合まで除外するものではないことに留意する必要がある。
本発明の積層型キャパシタは、第１から第３外部電極をいかなる電極又は端子に設計するかにより、様々な容量を有するキャパシタを実現することができる。
図１２は本発明の一実施形態による３端子積層型キャパシタの基本的な回路図である。上述のように、活性領域は、第１内部電極１２１と第３内部電極１３１が重なることで容量を形成する第１活性領域と、第２内部電極１２２と第３内部電極１３１が重なることで容量を形成する第２活性領域と、を含むことができ、第１活性領域によって形成された容量Ｃ１を有するキャパシタと、第２活性領域によって形成された容量Ｃ２を有するキャパシタとが接続されるのと同一の効果を示す。
図１２を参照して説明すると、第２外部電極１４２はフローティング（ｆｌｏａｔｉｎｇ）させ、且つ第１外部電極１４１を入力端子、第３外部電極１４３を出力端子に設定することにより、容量Ｃ１を有するキャパシタを実現することができる。
また、第１外部電極１４１はフローティング（ｆｌｏａｔｉｎｇ）させ、且つ第２外部電極１４２を入力端子、第３外部電極１４３を出力端子に設定することにより、容量Ｃ２を有するキャパシタを実現することができる。
図１３は本発明の一実施形態による積層型キャパシタを２つのキャパシタが並列に接続されるのと同一の効果を有するように構成した回路を示したものであり、図１４は本発明の一実施形態による積層型キャパシタを２つのキャパシタが直列に接続されるのと同一の効果を有するように構成した回路を示したものである。
図１３のように、第１及び第２外部電極１４１、１４２をＧＮＤ（接地）端子、第３外部電極１４３を信号用端子に設定すると、容量Ｃ１及びＣ２を有する２つのキャパシタが並列接続されることで、総容量がＣ１＋Ｃ２であるキャパシタを実現することができるようになる。
また、図１４のように、第３外部電極はフローティング（ｆｌｏａｔｉｎｇ）させ、且つ第１外部電極１４１を入力端子、第２外部電極１４２を出力端子に設定すると、容量Ｃ１及びＣ２を有する２つのキャパシタが直列接続されることで、総容量がＣ１×Ｃ２／（Ｃ１＋Ｃ２）であるキャパシタを実現することができる。
さらに、後述する様々な実施形態に示すとおり、容量が異なる２つのキャパシタが接続されるのと同一の効果を確保することができる。これにより、設計自由度をさらに向上させることができる。
図４は本発明の他の一実施形態による積層型キャパシタのＩ−Ｉ'線に沿った断面図であり、図５ａは図４の第１内部電極層を形成するためのセラミックシートを示した図であり、図５ｂは図４の第２内部電極層を形成するためのセラミックシートを示した図であり、図５ｃは図４の積層型キャパシタを製造するための積層プロセスを示した図である。
図４、及び図５ａから図５ｃを参照すると、本発明の他の一実施形態による積層型キャパシタ２００は、第１内部電極２２１と第３内部電極２３１が重なる面積が、第２内部電極２２２と第３内部電極２３１が重なる面積と異なり得る。
図５ａに示すように、第１内部電極２２１の面積と第２内部電極２２２の面積を異ならせることにより、所望の容量に合わせて、第１内部電極２２１と第３内部電極２３１が重なる面積、及び第２内部電極２２２と第３内部電極２３１が重なる面積を制御することができるため、容量が異なる２つのキャパシタが接続されるのと同一の効果を奏することができる。
図５ａから図５ｃに示す連結電極が形成される位置２５１ａを参照すると、連結電極２５１は、絶縁部２２３及び第３内部電極２３１を貫通し、且つ第１及び第２内部電極２２１、２２２と離隔して形成されることができる。
また、連結電極２５１は、第１内部電極２２１の面積と第２内部電極２２２の面積が異なるため、第３面３又は第４面４の方に偏った位置に形成されることができる。これにより、連結電極２５１と接続される第３外部電極２４３も、第３面３又は第４面４の方に偏った位置に形成されることができる。
図６は本発明のさらに他の一実施形態による積層型キャパシタ３００のＩ−Ｉ'線に沿った断面図であり、図７ａは図６の第１内部電極層を形成するためのセラミックシートを示した図であり、図７ｂは図６の第２内部電極層を形成するためのセラミックシートを示した図であり、図７ｃは図６の積層型キャパシタを製造するための積層プロセスを示した図である。
図６、及び図７ａから図７ｃを参照すると、第３内部電極３３１と上記第１外部電極３４１の離隔距離Ｌ１は、第３内部電極３３１と第２外部電極３４２の離隔距離Ｌ２と異なり得る。
すなわち、第２内部電極層３３０は、第３内部電極３３１が第１及び第２外部電極３４１、３４２と絶縁されるようにすべく、第３面及び第４面と離隔した空間３３２、３３２'を含むことができる。また、上記離隔した空間３３２、３３２'のサイズは互いに異なり得る。
これにより、所望の容量に合わせて、第１内部電極３２１と第３内部電極３３１が重なる面積、及び第２内部電極３２２と第３内部電極３３１が重なる面積を制御することができる。
本発明のさらに他の一側面による積層型キャパシタ４００は、絶縁部を間に挟んで対向配置される第１及び第２内部電極を含む第１内部電極層と、第３内部電極を含む第２内部電極層と、第４内部電極を含む第３内部電極層と、を含み、且つ上記第１から第３内部電極層が誘電体層を間に挟んで交互に配置される本体と、上記本体に上記第１及び第４内部電極と接続されるように配置される第１外部電極と、上記本体に上記第２内部電極と接続されるように配置される第２外部電極と、上記本体を貫通して上記第３内部電極と接続される連結電極と、上記本体に上記連結電極と接続されるように配置される第３外部電極と、を含み、上記第４内部電極は、上記第１及び第３内部電極と一部重なるように積層され、上記第２内部電極とは重ならないように積層される。
図８は本発明のさらに他の一側面による積層型キャパシタ４００のＩ−Ｉ'線に沿った断面図であり、図９ａは図８の第１内部電極層を形成するためのセラミックシートを示した図であり、図９ｂは図８の第２内部電極層を形成するためのセラミックシートを示した図であり、図９ｃは図８の第３内部電極層を形成するためのセラミックシートを示した図であり、図９ｄは図８の積層型キャパシタを製造するための積層プロセスを示した図である。
図８を参照すると、第１外部電極４４１は、第１及び第４内部電極４２１、４２１'と接続されるように配置され、第２外部電極４４２は、第２内部電極４２２と接続されるように配置される。
連結電極４５１は本体４１０を貫通して第３内部電極４３１と接続され、第３外部電極４４３は連結電極４５１と接続されるように配置することで、第３内部電極４３１と第３外部電極４４３が電気的に接続できるようにする。
図９ａを参照すると、第１内部電極層４２０は、絶縁部４２３を間に挟んで対向配置される第１及び第２内部電極４２１、４２２を含む。
図９ｂを参照すると、本発明のさらに他の一側面による積層型キャパシタ４００の第２内部電極層４３０は、上述した本発明の一実施形態による第２内部電極層１３０と同一の構成要素を有することができる。また、本発明のさらに他の一実施形態による第２内部電極層３３０とも同一の構成要素を有することができる。
図９ｃを参照すると、第３内部電極層４２０'は第４内部電極４２１'を含む。第４内部電極４２１'は、第１及び第３内部電極４２１、４３１と一部重なるように積層され、上記第２内部電極４２２とは重ならないように積層される。すなわち、第３内部電極層４２１'は、第１内部電極層４２０から第２内部電極４２２が除外された形態と同一である。これにより、容量が異なる２つのキャパシタが接続されるのと同一の効果を奏することができる。
本発明のさらに他の一側面による積層型キャパシタ５００は、第１絶縁部を間に挟んで対向配置される第１及び第２内部電極を含む第１内部電極層と、第３内部電極を含む第２内部電極層と、第２絶縁部を間に挟んで対向配置されるダミー電極及び第４内部電極を含む第３内部電極層と、を含み、且つ上記第１から第３内部電極層が誘電体層を間に挟んで交互に配置される本体と、上記本体に上記第１内部電極と接続されるように配置される第１外部電極と、上記本体に上記第２及び第４内部電極と接続されるように配置される第２外部電極と、上記本体を貫通して上記第３内部電極と接続される連結電極と、上記本体に上記連結電極と接続されるように配置される第３外部電極と、を含み、上記ダミー電極は、上記第１から第３外部電極と絶縁される。
図１０は本発明のさらに他の一側面による積層型キャパシタ５００のＩ−Ｉ'線に沿った断面図であり、図１１ａは図１０の第１内部電極層を形成するためのセラミックシートを示した図であり、図１１ｂは図１０の第２内部電極層を形成するためのセラミックシートを示した図であり、図１１ｃは図１０の第３内部電極層を形成するためのセラミックシートを示した図であり、図１１ｄは図１０の積層型キャパシタを製造するための積層プロセスを示した図である。
図１０を参照すると、第１外部電極５４１は、第１内部電極５２１と接続されるように配置され、第２外部電極５４２は、第２及び第４内部電極５２２、５２２'と接続されるように配置される。
連結電極５５１は本体５１０を貫通して第３内部電極５３１と接続され、第３外部電極５４３は連結電極５５１と接続されるように配置することで、第３内部電極５３１と第３外部電極５４３が電気的に接続できるようにする。
図１１ａを参照すると、第１内部電極層５２０は、第１絶縁部５２３を間に挟んで対向配置される第１及び第２内部電極５２１、５２２を含む。
図１１ｂを参照すると、本発明のさらに他の一側面による積層型キャパシタ５００の第２内部電極層５３０は、上述した本発明の一実施形態による第２内部電極層１３０と同一の構成要素を有することができる。また、本発明のさらに他の一実施形態による第２内部電極層３３０とも同一の構成要素を有することができる。
図１１ｃを参照すると、第３内部電極層５２０'は、第２絶縁部５２３'を間に挟んで対向配置されるダミー電極５２１'及び第４内部電極５２２'を含む。ダミー電極５２１'は、第１から第３外部電極５４１、５４２、５４３と絶縁される。第１内部電極層５２０の第１内部電極５２１とは異なり、第３面と離隔した空間５２４'が形成されるため、第１外部電極５４１と絶縁されることができる。
ダミー電極５２１'は、第１から第３外部電極５４１、５４２、５４３と絶縁され、且つ容量形成に寄与しないため、本発明のさらに他の一側面による積層型キャパシタ５００は、容量が異なる２つのキャパシタが接続されるのと同一の効果を奏することができる。
また、本発明のさらに他の一側面による積層型キャパシタ４００のように、内部電極が形成されない領域４２２'を形成して容量を制御する場合には、積層数が増加するにつれて、内部電極の厚さによる積層不良の問題が発生するおそれがある。これに対し、ダミー電極５２１'を形成して容量を制御する場合には、内部電極の厚さによる積層不良の問題を解消することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００ 積層型キャパシタ
１１０ 本体
１１１ 誘電体層
１１２ カバー
１２０ 第１内部電極層
１２１ 第１内部電極
１２２ 第２内部電極
１２３ 絶縁部
１３１ 第３内部電極
１５１ 連結電極
１４１ 第１外部電極
１４２ 第２外部電極
１４３ 第３外部電極
１１０ 本体
１１１ 誘電体層
１１２ カバー
１２０ 第１内部電極層
１２１ 第１内部電極
１２２ 第２内部電極
１２３ 絶縁部
１３１ 第３内部電極
１５１ 連結電極
１４１ 第１外部電極
１４２ 第２外部電極
１４３ 第３外部電極
Claims (18)
- 絶縁部を間に挟んで対向配置される第１及び第２内部電極を含む第１内部電極層と、第３内部電極を含む第２内部電極層と、を含み、且つ前記第１及び第２内部電極層が誘電体層を間に挟んで交互に配置される本体と、
前記本体に前記第１及び第２内部電極とそれぞれ接続されるように配置される第１及び第２外部電極と、
前記本体を貫通して前記第３内部電極と接続される連結電極と、
前記本体に前記連結電極と接続されるように配置される第３外部電極と、を含む、積層型キャパシタ。 - 前記第１から第３外部電極は互いに接続されていない、請求項１に記載の積層型キャパシタ。
- 前記第１内部電極と前記第３内部電極が重なる面積は、前記第２内部電極と前記第３内部電極が重なる面積と異なる、請求項１または２に記載の積層型キャパシタ。
- 前記第１内部電極の面積は前記第２内部電極の面積と異なる、請求項１から３のいずれか一項に記載の積層型キャパシタ。
- 前記第３内部電極と前記第１外部電極の離隔距離は、前記第３内部電極と前記第２外部電極の離隔距離と異なる、請求項１から４のいずれか一項に記載の積層型キャパシタ。
- 前記連結電極は、前記絶縁部及び第３内部電極を貫通し、前記第１及び第２内部電極と離隔して形成される、請求項１から５のいずれか一項に記載の積層型キャパシタ。
- 前記連結電極は、前記本体を厚さ方向に貫通し、複数個形成される、請求項１から６のいずれか一項に記載の積層型キャパシタ。
- 前記第３外部電極は、前記本体の厚さ方向における両面のうち少なくとも一面に配置される、請求項１から７のいずれか一項に記載の積層型キャパシタ。
- 前記第１及び第２外部電極は、前記本体の長さ方向における両面に対向配置される、請求項１から８のいずれか一項に記載の積層型キャパシタ。
- 前記第３外部電極は、前記本体の長さ方向における両面を除外した面を囲むように形成され、前記第１及び第２外部電極と離隔して形成される、請求項９に記載の積層型キャパシタ。
- 絶縁部を間に挟んで対向配置される第１及び第２内部電極を含む第１内部電極層と、第３内部電極を含む第２内部電極層と、第４内部電極を含む第３内部電極層と、を含み、且つ前記第１から第３内部電極層が誘電体層を間に挟んで交互に配置される本体と、
前記本体に前記第１及び第４内部電極と接続されるように配置される第１外部電極と、
前記本体に前記第２内部電極と接続されるように配置される第２外部電極と、
前記本体を貫通して前記第３内部電極と接続される連結電極と、
前記本体に前記連結電極と接続されるように配置される第３外部電極と、を含み、
前記第４内部電極は、前記第１及び第３内部電極と一部重なるように積層され、前記第２内部電極とは重ならないように積層される、積層型キャパシタ。 - 第１絶縁部を間に挟んで対向配置される第１及び第２内部電極を含む第１内部電極層と、第３内部電極を含む第２内部電極層と、第２絶縁部を間に挟んで対向配置されるダミー電極及び第４内部電極を含む第３内部電極層と、を含み、且つ前記第１から第３内部電極層が誘電体層を間に挟んで交互に配置される本体と、
前記本体に前記第１内部電極と接続されるように配置される第１外部電極と、
前記本体に前記第２及び第４内部電極と接続されるように配置される第２外部電極と、
前記本体を貫通して前記第３内部電極と接続される連結電極と、
前記本体に前記連結電極と接続されるように配置される第３外部電極と、を含み、
前記ダミー電極は、前記第１から第３外部電極と絶縁されている、積層型キャパシタ。 - 前記第１から第３外部電極は互いに絶縁されている、請求項１２に記載の積層型キャパシタ。
- 前記連結電極は、前記第１絶縁部及び第２絶縁部ならびに第３内部電極を貫通し、前記第１内部電極、第２内部電極、及び第４内部電極ならびにダミー電極と離隔して形成される、請求項１２または１３に記載の積層型キャパシタ。
- 前記連結電極は、前記本体を厚さ方向に貫通し、複数個形成される、請求項１２から１４のいずれか一項に記載の積層型キャパシタ。
- 前記第３外部電極は、前記本体の厚さ方向における両面のうち少なくとも一面に配置される、請求項１２から１５のいずれか一項に記載の積層型キャパシタ。
- 前記第１及び第２外部電極は、前記本体の長さ方向の両面に対向配置される、請求項１２から１６のいずれか一項に記載の積層型キャパシタ。
- 前記第３外部電極は、前記本体の長さ方向における両面を除外した面を囲むように形成され、前記第１及び第２外部電極と離隔して形成される、請求項１７に記載の積層型キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022171650A JP7476280B2 (ja) | 2017-11-10 | 2022-10-26 | 積層型キャパシタ |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2017-0149825 | 2017-11-10 | ||
| KR1020170149825A KR102427927B1 (ko) | 2017-11-10 | 2017-11-10 | 3단자 적층형 커패시터 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022171650A Division JP7476280B2 (ja) | 2017-11-10 | 2022-10-26 | 積層型キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019091877A true JP2019091877A (ja) | 2019-06-13 |
| JP7166808B2 JP7166808B2 (ja) | 2022-11-08 |
Family
ID=66431427
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018123242A Active JP7166808B2 (ja) | 2017-11-10 | 2018-06-28 | 積層型キャパシタ |
| JP2022171650A Active JP7476280B2 (ja) | 2017-11-10 | 2022-10-26 | 積層型キャパシタ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022171650A Active JP7476280B2 (ja) | 2017-11-10 | 2022-10-26 | 積層型キャパシタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10629378B2 (ja) |
| JP (2) | JP7166808B2 (ja) |
| KR (1) | KR102427927B1 (ja) |
| CN (2) | CN109767916B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021079566A1 (ja) * | 2019-10-24 | 2021-04-29 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102427927B1 (ko) | 2017-11-10 | 2022-08-02 | 삼성전기주식회사 | 3단자 적층형 커패시터 |
| KR20200075287A (ko) * | 2018-12-18 | 2020-06-26 | 삼성전기주식회사 | 커패시터 부품 |
| KR20200129380A (ko) | 2019-05-08 | 2020-11-18 | 주식회사 엘지화학 | 전고체전지의 전극 제조방법 및 이를 이용하여 제조된 전고체전지 전극 |
| TWI776290B (zh) * | 2020-11-27 | 2022-09-01 | 財團法人工業技術研究院 | 電容器以及包含所述電容器的濾波器與重佈線層結構 |
| KR20230032065A (ko) * | 2021-08-30 | 2023-03-07 | 삼성전자주식회사 | 반도체 장치 |
| KR20230097815A (ko) | 2021-12-24 | 2023-07-03 | 삼성전기주식회사 | 적층형 전자 부품 |
| US20230352241A1 (en) * | 2022-05-02 | 2023-11-02 | Knowles (UK) Ltd. | Multilayer Electrical Component |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050048695A (ko) * | 2003-11-19 | 2005-05-25 | 주식회사 이노칩테크놀로지 | 적층형 세라믹 필터 및 그 제조방법 |
| JP2010178004A (ja) * | 2009-01-29 | 2010-08-12 | Panasonic Corp | 積層デバイスとこれを用いた電子機器 |
| JP2015037177A (ja) * | 2013-08-09 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 |
| US20150302991A1 (en) * | 2014-04-16 | 2015-10-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and circuit board for mounting the same |
| JP2015216201A (ja) * | 2014-05-09 | 2015-12-03 | 株式会社村田製作所 | 積層コンデンサ及びその使用方法 |
| US20170207028A1 (en) * | 2016-01-18 | 2017-07-20 | Apple Inc. | Self shielding coaxial capacitor structures |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3114712B2 (ja) | 1998-12-11 | 2000-12-04 | 株式会社村田製作所 | 積層型ｌｃノイズフィルタ |
| JP2000252131A (ja) * | 1999-03-01 | 2000-09-14 | Tdk Corp | 積層チップ部品 |
| US6327134B1 (en) * | 1999-10-18 | 2001-12-04 | Murata Manufacturing Co., Ltd. | Multi-layer capacitor, wiring board, and high-frequency circuit |
| JP2001189234A (ja) * | 1999-12-28 | 2001-07-10 | Tdk Corp | 積層コンデンサ |
| JP4332634B2 (ja) * | 2000-10-06 | 2009-09-16 | Ｔｄｋ株式会社 | 積層型電子部品 |
| KR100586947B1 (ko) | 2004-01-05 | 2006-06-07 | 삼성전기주식회사 | 인덕턴스 감소 구조를 갖는 적층 세라믹 커패시터 |
| JP2006100708A (ja) | 2004-09-30 | 2006-04-13 | Taiyo Yuden Co Ltd | ３端子型積層コンデンサ実装回路基板および３端子型積層コンデンサ |
| US7573697B2 (en) * | 2005-08-31 | 2009-08-11 | Ngk Spark Plug Co., Ltd. | Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board |
| JP2008118078A (ja) | 2006-11-08 | 2008-05-22 | Murata Mfg Co Ltd | ３端子コンデンサ |
| KR100925623B1 (ko) * | 2007-08-31 | 2009-11-06 | 삼성전기주식회사 | 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판 |
| JP2011165776A (ja) | 2010-02-05 | 2011-08-25 | Murata Mfg Co Ltd | ３端子コンデンサ及びその実装方法 |
| US9786434B2 (en) * | 2013-10-22 | 2017-10-10 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and printed circuit board having the same |
| KR101548813B1 (ko) * | 2013-11-06 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101630031B1 (ko) * | 2014-04-02 | 2016-06-13 | 삼성전기주식회사 | 적층 칩 전자부품 및 그 실장 기판 |
| CN205789510U (zh) * | 2016-06-01 | 2016-12-07 | 深圳市新智中科技有限公司 | 一种陶瓷电容 |
| KR102427927B1 (ko) | 2017-11-10 | 2022-08-02 | 삼성전기주식회사 | 3단자 적층형 커패시터 |
-
2017
- 2017-11-10 KR KR1020170149825A patent/KR102427927B1/ko active IP Right Grant
-
2018
- 2018-06-26 US US16/018,767 patent/US10629378B2/en active Active
- 2018-06-28 JP JP2018123242A patent/JP7166808B2/ja active Active
- 2018-10-19 CN CN201811220725.6A patent/CN109767916B/zh active Active
- 2018-10-19 CN CN202311329728.4A patent/CN117174486A/zh active Pending
-
2022
- 2022-10-26 JP JP2022171650A patent/JP7476280B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050048695A (ko) * | 2003-11-19 | 2005-05-25 | 주식회사 이노칩테크놀로지 | 적층형 세라믹 필터 및 그 제조방법 |
| JP2010178004A (ja) * | 2009-01-29 | 2010-08-12 | Panasonic Corp | 積層デバイスとこれを用いた電子機器 |
| JP2015037177A (ja) * | 2013-08-09 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 |
| US20150302991A1 (en) * | 2014-04-16 | 2015-10-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and circuit board for mounting the same |
| JP2015216201A (ja) * | 2014-05-09 | 2015-12-03 | 株式会社村田製作所 | 積層コンデンサ及びその使用方法 |
| US20170207028A1 (en) * | 2016-01-18 | 2017-07-20 | Apple Inc. | Self shielding coaxial capacitor structures |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021079566A1 (ja) * | 2019-10-24 | 2021-04-29 | ||
| US11869719B2 (en) | 2019-10-24 | 2024-01-09 | Murata Manufacturing Co., Ltd. | Composite capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7166808B2 (ja) | 2022-11-08 |
| CN109767916B (zh) | 2023-11-03 |
| US20190148068A1 (en) | 2019-05-16 |
| US10629378B2 (en) | 2020-04-21 |
| JP7476280B2 (ja) | 2024-04-30 |
| KR102427927B1 (ko) | 2022-08-02 |
| KR20190053692A (ko) | 2019-05-20 |
| CN117174486A (zh) | 2023-12-05 |
| CN109767916A (zh) | 2019-05-17 |
| JP2022186940A (ja) | 2022-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7166808B2 (ja) | 積層型キャパシタ | |
| JP7114839B2 (ja) | 積層型キャパシタ及びその実装基板 | |
| KR101867982B1 (ko) | 커패시터 및 그 실장 기판 | |
| JP5574303B2 (ja) | 積層セラミックキャパシタ | |
| KR20230093188A (ko) | 적층형 커패시터, 그 실장 기판 및 적층형 커패시터의 제조방법 | |
| KR101792385B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102067174B1 (ko) | 3단자 적층형 커패시터 | |
| CN108417391B (zh) | 电容器组件 | |
| JP2018110212A (ja) | キャパシタ部品 | |
| JP2018182298A (ja) | 積層型キャパシタ及びその実装基板 | |
| KR20150089277A (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| JP2018014482A (ja) | 積層型キャパシタ及びその実装基板 | |
| KR102436224B1 (ko) | 커패시터 부품 | |
| JP2014216637A (ja) | 積層セラミック電子部品及びその実装基板 | |
| KR20180068911A (ko) | 커패시터 및 그 실장 기판 | |
| KR20190023594A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP7091582B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP6626966B2 (ja) | 積層型コンデンサ | |
| KR101462785B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| KR102391585B1 (ko) | 커패시터 부품 | |
| JP2024086932A (ja) | 積層型キャパシタ | |
| KR102109639B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR20170060936A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2022083958A (ja) | 積層型キャパシター及びその実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221026 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7166808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |