JP2019067525A - 表示装置、電子機器、及び表示装置の製造方法 - Google Patents

表示装置、電子機器、及び表示装置の製造方法 Download PDF

Info

Publication number
JP2019067525A
JP2019067525A JP2017188934A JP2017188934A JP2019067525A JP 2019067525 A JP2019067525 A JP 2019067525A JP 2017188934 A JP2017188934 A JP 2017188934A JP 2017188934 A JP2017188934 A JP 2017188934A JP 2019067525 A JP2019067525 A JP 2019067525A
Authority
JP
Japan
Prior art keywords
insulating layer
lower electrode
layer
electrode
organic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017188934A
Other languages
English (en)
Other versions
JP6957294B2 (ja
Inventor
信貴 浮ケ谷
Nobutaka Ukigaya
信貴 浮ケ谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017188934A priority Critical patent/JP6957294B2/ja
Priority to US16/134,810 priority patent/US10636851B2/en
Publication of JP2019067525A publication Critical patent/JP2019067525A/ja
Priority to US16/823,148 priority patent/US11387299B2/en
Application granted granted Critical
Publication of JP6957294B2 publication Critical patent/JP6957294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 下部電極から２つの絶縁層の界面を介して有機層にリーク電流が流れるのを抑制する。【解決手段】 位置形態は、隣接する２つの下部電極の向かい合う端部の一方の上から他方の上まで連続する絶縁層と、前記下部電極及び前記絶縁層の上に配される第１有機層と、前記下部電極及び前記絶縁層の上に前記第１有機層を介して配され、発光層を有する第２有機層と、前記有機層を覆う第２電極と、を有し、前記絶縁層の上面は、前記２つの下部電極の間で、凹部を有し、前記凹部のアスペクト比が０．５以上である表示装置を提供する。【選択図】 図３

Description

本発明は表示装置、電子機器、及び表示装置の製造方法に関する。
表示装置として、例えば有機発光表示装置がある。有機発光表示装置の有機発光素子は、陰極から注入された電子と、陽極から注入された正孔とが有機発光層で再結合して光を発生する。発生した光は陰極側、あるいは陽極側から取り出される。
有機発光素子を用いたアクティブマトリクス表示装置においては、基板上に、駆動トランジスタ及び多層配線構造を含む、画素駆動回路が形成されており、そのような基板の上に有機発光素子が配されている。このような表示装置において、陰極に透光性を有する導電材料を用い、有機発光層で発生した光を陽極で反射させ、陰極側から光を取り出す上面発光型表示装置が知られている。
近年の有機発光素子を用いた表示装置の画素の高密度化にともない、近接する隣接画素間において共通して設けられた有機層を介したリーク電流の問題が顕在化している。これにより非発光画素が、発光画素からの影響で僅かに発光してしまい、混色や効率の低下の原因となっている。
これに対処する方法として、例えば特許文献１が開示されている。特許文献１では、有機発光素子の間に設けられた絶縁層に溝を掘り込み、溝の内部において低抵抗な有機層である正孔注入層、あるいは正孔輸送層の膜厚を薄くしている。また特許文献１において開示された実施形態として、上記有機発光素子の間に設けられた絶縁層が積層された場合において、それらの積層された絶縁層を貫通した溝を設けている。
特開２０１２−２１６３３８号公報
先行文献１に記載の第一絶縁層と第二絶縁層を貫通する溝を用いたことによるリーク電流制御の方法では、溝において第一絶縁層と第二絶縁層の間にできる界面と有機層が接する。よって、その界面に沿った電位勾配に応じ、その界面を経由し有機層内を電流がリークする可能性がある。
本発明の一様態は、隣り合う有機発光素子の間に積層された絶縁層を有する表示装置において、絶縁層間の界面を介したリーク電流が抑制された表示装置を提供することである。
一様態は、第１絶縁層の上に配された第１下部電極及び第２下部電極と、前記第１下部電極と前記第２下部電極の間、前記第１下部電極の端部の上、及び前記第２下部電極の端部の上に配された第２絶縁層と、前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に配された第１有機層と、前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層を介して配され、発光層を有する第２有機層と、前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層及び前記第２有機層を介して配された上部電極と、を有し、
前記第１下部電極、前記第２下部電極、前記第１有機層、前記第２有機層、及び前記上部電極を通る断面において、前記第２絶縁層は、前記第１上部電極の前記端部の上の第１部分、前記第２下部電極の前記端部の上の第２部分、及び前記第１部分から前記第２部分まで連続する第３部分を有し、前記第２絶縁層の前記第３部分の上面は、前記第１下部電極と前記第２下部電極の間で、凹部を有し、前記凹部の、前記第１下部電極が前記第１絶縁層に積層される第１方向における長さは、前記第１方向と垂直な第２方向における長さの０．５倍以上である表示装置に関する。
また、別の様態は、第１絶縁層の上に配された第１下部電極及び第２下部電極と、前記第１下部電極と前記第２下部電極の間、前記第１下部電極の端部の上、及び前記第２下部電極の端部の上に配された第２絶縁層と、前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に配された第１有機層と、前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層を介して配され、発光層を有する第２有機層と、前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層及び前記第２有機層を介して配された上部電極と、を有し、
前記第１下部電極、前記第２下部電極、前記第１有機層、前記第２有機層、及び前記上部電極を通る断面において、前記第２絶縁層は、前記第１上部電極の前記端部の上の第１部分、前記第２下部電極の前記端部の上の第２部分、及び前記第１部分から前記第２部分まで連続する第３部分を有し、前記第２絶縁層の前記第３部分の上面は、前記第１下部電極と前記第２下部電極の間で、凹部を有し、前記第２絶縁層の前記第３部分と前記第１有機層の間において、前記凹部の内側に空隙がある表示装置に関する。
別の一様態は、第１絶縁層を形成し、前記第１絶縁層上に第１下部電極及び第２下部電極を形成し、前記第１絶縁層において、前記第１下部電極及び前記第２下部電極の間の一部を除去して、前記第１絶縁層に凹部を形成し、前記第１下部電極、前記第１絶縁層、及び前記第２下部電極の上に、前記第１下部電極の端部の上から前記第１絶縁層の凹部の上を介して前記第２下部電極の端部の上まで連続し、前記第１絶縁層の凹部と接する第２絶縁層を形成し、前記前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に第１有機層を形成し、前記前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層を介して、発光層を含む第２有機層を形成し、前記前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層及び前記第２有機層を介して上部電極を形成する、表示装置の製造方法に関する。
本発明の一様態は、絶縁層上に配される複数の発光素子と、隣りあう発光素子間に配される絶縁層を有する表示装置において、該絶縁層間の界面を介するリーク電流を抑制することができる。
実施の形態１に係る表示装置の一例の等価回路図 実施の形態１に係る表示装置の一例の画素領域の平面図 実施の形態１に係る表示装置の一例の有機発光素子の断面図 実施の形態１に係る表示装置の一例の画素部の断面図 実施の形態１に係る表示装置の一例の画素部の断面図 実施の形態１に係る表示装置の一例の画素領域の平面図 実施の形態１に係る表示装置の一例の製造工程フロー図 実施の形態１に係る表示装置の一例の製造工程フロー図 実施の形態１に係る表示装置の一例の製造工程フロー図 実施の形態１に係る表示装置の一例の製造工程フロー図 実施の形態１に係る表示装置の一例の蒸着工程の概略図 実施の形態２に係る表示装置の一例の有機発光素子の断面図 実施の形態２に係る表示装置の一例の画素部の断面図 実施の形態３に係る表示装置の一例の有機発光素子の断面図 実施の形態３に係る表示装置の一例の画素部の断面図 実施の形態３に係る表示装置の一例の画素領域の平面図 実施の形態３に係る表示装置の一例の製造工程フロー図 実施の形態３に係る表示装置の一例の製造工程フロー図 実施の形態３に係る表示装置の一例の製造工程フロー図 実施の形態４に係る表示装置の一例の画素領域の平面図 実施の形態１に係る表示装置の一例のリーク特性グラフ 実施の形態５に係る電子機器の一例を説明する図
以下、図面を参照しながら本実施の形態にかかる表示装置の詳細を説明する。なお以下の実施の形態は、いずれも本発明の一例を示すのであり、数値、形状、材料、構成要素、構成要素の配置および接続形態などは、本発明を限定するものではない。また以下の実施の形態においては、上述で記載した陽極は第一電極、陰極は第二電極に相当する。
（実施の形態１）
図１乃至図８は本実施の形態に係る表示装置の構成を示すものである。図１は表示装置の一例の等価回路図である。基板１００上にレイアウトされた画素領域２０には、複数の発光素子ＥＬが配列されている。各発光素子ＥＬは、例えば赤色、緑色、青色の副画素２に対応している。画素領域２０の周辺には周辺回路領域が設けられている。周辺回路領域には、例えば映像表示用のドライバである信号線駆動回路４０及び走査線駆動回路５０が設けられている。
画素領域２０には、複数の副画素２が配され、各副画素２は、例えば画素駆動回路３０及び発光素子ＥＬを有する。画素駆動回路３０は、後述する第一電極の下層に設けられたアクティブ型の駆動回路である。画素駆動回路３０は、例えば、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２、及び保持容量Ｃｓを有する。
発光素子ＥＬは、第一の電源ライン（Ｖｃｃ）と第二の電源ライン（Ｖｇｎｄ）との間において駆動トランジスタＴｒ２に直列に接続される。発光素子ＥＬとしては、例えば有機発光素子を用いることができる。保持容量Ｃｓの一方の電極は駆動トランジスタＴｒ２及び書き込みトランジスタＴｒ１の間に接続され、他方の電極は第一の電源ライン（Ｖｃｃ）に接続されている。
副画素２において、列方向には信号線が複数配置され、行方向には走査線が複数配置される。各信号線と各走査線との交点が、発光素子ＥＬのいずれか一つに対応する。
各信号線は、周辺回路領域に設けられた信号線駆動回路４０に接続され、信号駆動回路部４０から信号線を介して書き込みトランジスタＴｒ１のソース電極に画像信号が供給される。各走査線は、周辺回路領域に設けられた走査線駆動回路５０に接続され、この走査線駆動回路５０から走査線を介して書き込みトランジスタのゲート電極に走査信号が順次供給される。
図２は本実施の形態に係る画素領域の一部の平面構成図を示している。基板１００上には複数の発光素子ＥＬがデルタ状に配列されている。隣り合う発光素子ＥＬどうしは異なる色を表示する画素に対応している。ここでは、発光する色がそれぞれ赤色、緑色、及び青色である副画素２を、副画素Ｒ、副画素Ｇ、及び副画素Ｂと示す。
なお、ここに示す画素配列方式は一例であって、マトリクス状であっても良いし、そのほかの配列でも構わない。また、ここに示す各色の画素は同一の面積で記載するが、表示装置の解像度や発光効率などを考慮して各色で異なる面積としても良い。図２において、副画素２は六角形の形状を有しており、高密度に配置するのに適している。また、ここに示す副画素２の形状は、六角形に限定されず、正方形や長方形などの四角形、あるいはそのほかの多角形や円形状から適宜選び、組み合わせることが出来る。
隣り合う３つの発光素子ＥＬは一つの画素を構成する３つの副画素に対応している。図２では、赤色の副画素Ｒと青色の副画素Ｂが、方向Ｘにおいて隣り合い、赤色の副画素Ｒと緑色の副画素Ｇが、方向Ｓにおいて隣り合う例を示す。青色の副画素Ｂと緑色の副画素Ｇは、方向Ｔにおいて隣り合う。複数の副画素２において、それぞれの副画素２のピッチは、例えば約５μｍである。方向Ｘ、方向Ｓ、及び方向Ｔは、互いに異なる方向であり、ここでは、互いの成す角は６０度である。
なお、ここでは３つの副画素２で１つの画素を構成する例について説明しているが、必ずしも３つである必要はない。表示装置の解像度に応じて、例えば緑色の副画素Ｇを１つの画素に２つ有するようにして、１つの画素における副画素２を４つとしても良い。あるいは表示装置の効率に応じて、例えば白色の副画素Ｗを有するようにして、一つの画素における副画素２を４つとしても良い。なお、ここで示す副画素２のピッチ、あるいは画素ピッチは上記に限定されるものではなく、表示装置として必要な画素密度に応じて任意に設定可能である。
発光素子ＥＬ毎に、画素駆動回路３０に接続されるプラグ１０３を有する。図２において、プラグ１０３は、２行の副画素２の１行目のプラグ１０３は図２において上側に配され、２行目のプラグ１０３は図２において下側に配される。図２において、副画素２の表示素子ＥＬはデルタ状に配されているが、画素駆動回路３０は、行列状に配されている場合が多い。よって、プラグ１０３の位置を行によって変えることで、表示素子ＥＬと画素駆動回路３０を接続するための配線の長さを短くし、配線の占有面積を小さくすることができる。また、他の配線とのリークや寄生容量を考慮したアライメントの自由度を向上することができる。
図３は、図２に示した隣り合う２つの副画素に跨る線分Ａ−Ａ‘における断面構成図を表したものである。基板１００上には上述のように画素領域と周辺回路領域があり、画素領域は、発光素子ＥＬ、光学系２１０、及び各発光素子ＥＬ２に対応する画素駆動回路３０を含む駆動回路層１０１を有する。駆動回路層１０１は、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２、保持容量Ｃｓ、及び配線層を有する。また駆動回路層１０１は、各トランジスタへの迷光を抑制するための遮光層を適宜有していてもよい。
駆動回路層１０１上には、平坦化された第一絶縁層１０２が設けられている。第一絶縁層１０２上には、上述した発光素子が設けられている。１０２発光素子は、例えば有機発光素子であり、下部電極（ここでは陽極）としての第一電極１１０、第二絶縁層１２０、有機層１３０、及び上部電極（ここでは陰極）としての第二電極１４０がこの順に積層された構成を有する。
有機層１３０は、正孔注入層及び正孔輸送層の少なくともいずれか一方を含む有機層１３１と、発光層を含む有機層１３２を有する。有機層１３１は、第一電極１１０、第二絶縁層１２０の上に配され、有機層１３２は、有機層１３１を介して第一電極１１０、第二絶縁層１２０の上に配されている。また、第二電極１４０は、有機層１３１及び有機層１３２を介して、第一電極１１０及び第二絶縁層１２０の上に配されている。
また、隣り合う第一電極１１０間（図中、破線で囲んだ範囲Ｐ）において、第二絶縁層１２０の上面は、凹部２００を有する。よって、第二絶縁層１２０の上に配される有機層１３１は、凹部２００の内側において１３１局所的に薄膜な部分を有している。または、凹部２００の内側において有機層１３１は不連続の部分（局所的に途切れる部分）を有していてもよい。これにより、発光素子間で有機層１３１の抵抗を増大させることができ、第一電極１１０から有機層１３１を伝播して有機発光素子間や隣り合う有機発光素子に流れるリーク電流を、低減、または防止することができる。
なお凹部２００の内側において局所的に膜厚が薄くなる部分の膜厚や面積は適宜調整することが可能である。また上述では有機層１３１を例にとって説明しているが、その他の有機層１３２も同様に膜厚を異ならせていても良い。
第一電極１１０間の第一絶縁層１０２の表面は、第一電極１１０のエッチング工程でプラズマに曝されるため、深部に比べて低密度な面となることがある。このような、低密度の第一絶縁層１０２の面と、その上に積層された第二絶縁層１２０との界面では、欠陥（低密度な部分）が生じやすく、絶縁層内部に比べて相対的に絶縁性が低い。このことが、第一絶縁層１０２と第二絶層１２０の界面でのリーク電流の原因のひとつと考えられる。
このようなリーク電流により、発光画素からの影響で、非発光画素や画素間が僅かに発光してしまうため、混色や効率の低下の原因となる。
これは、表示装置の画素の高密度化（高精細化）を行うと、より顕著になる。例えば、特許文献１において、高密度化を行う場合、第一電極と溝との距離が短くなる。すると、第１絶縁膜２１と第２絶縁膜２２の界面での抵抗成分が小さくなり、その界面を介したリーク電流による不具合が顕在化しやすくなる。
よって、本実施の形態では、第一絶縁層１０２と第二絶縁層１２０の界面が、有機層１３１と接しないような構成とする。
図４に、第一電極１１０、有機層１３０、及び第二電極１４０を通る断面における、図３の一部の拡大図を示す。凹部２００の内側において、有機層１３１の抵抗を増大させ、リーク電流を低減するためには、凹部のアスペクト比が０．５以上であることが好ましい。すなわち、凹部２００の、第一電極１１０が第一絶縁層１０２に積層される方向Ｚにおける長さＤ１が、凹部２００の、積層方向Ｚに垂直な方向Ｙにおける長さＳ１の０．５倍以上であることが好ましい。また、凹部２００の、第一電極１１０が第一絶縁層１０２に積層される方向Ｚにおける長さＤ１が、凹部２００の、積層方向Ｚに垂直な方向Ｙにおける長さＳ１の１倍以上であることがより好ましい。
図４において、第二絶縁層１２０は、隣り合う第一電極１１０の間に配され、第二絶縁層１２０は、第一電極１１０の上に開口を有する。よって、図３の断面において、第二絶縁層１２０は、第一電極１１０（左側）の端部の上に配される第１部分１２０ａ、第一電極１１０（右側）の端部の上に配される第２部分１２０ｂ、及び第１部分１２０ａから第２部分１２０ｂまで連続する第３部分１２０ｃを有する。第１部分１２０ａ及び第２部分１２０ｂは、平面視において第一電極１１０と重なる部分であり、重ならない部分は第３部分１２０ｃである。
このように、第二絶縁層１２０は、隣り合う第一電極１１０の互いに向かい合う端部の一方の端部の上から他方の端部上まで連続している。すなわち、第二絶縁層１２０は、隣り合う第一電極１１０の互いに向かい合う端部と、その間の第一絶縁層１０２の上面を覆っている。よって、第二絶縁層１２０の上面が凹部２００を有するような構成とした場合にも、第二絶縁層１２０の上に配される有機層１３１が、第一絶縁層１０２と第二絶縁層１２０の界面と接することはない。したがって、第一絶縁層１０２と第二絶縁層１２０の界面が第一電極１１０と有機層１３１の間のリークパスとなることはない。
図３において、有機発光素子は、第二電極１４０上に設けられた防湿層１５０で保護されている。このような防湿層１５０上には、平坦化層１６０、カラーフィルタ層１７０が配されている。なお、ここで示すカラーフィルタ層１７０は、防湿層１５０の上に積層した形態であるが、本発明はこれに限定されるものではない。また、カラーフィルタ層１７０において、画素間にブラックマトリクス（遮光部）を配置しても良い。
また別の形態とし、上記の基板と対向する別基板上にカラーフィルタ層１７０を設け、これら基板を貼り合わせた形態であっても良い。このように基板を貼り合わせる場合には、別基板上に防湿材料を設けることができるので、上述のように第二電極上に防湿層を積層しなくても良い。
表示装置は、例えば有機層１３２で発生した光が第二電極１４０側から取り出される、いわゆるトップエミッション方式の表示装置（上面発光型の表示装置）である。
上面発光型の表示装置においては、高い反射率を有する陽極が用いられ、キャビティ構造を形成している。キャビティ構造では、各有機層の膜厚が発光波長によって規定され、多重干渉条件を満たすよう設定される。これにより外部への光取り出し効率を改善することや、発光スペクトルの制御をすることが可能である。
反射性の高い導電性材料としては、例えばアルミニウム、銀やそれら合金を適用することができる。さらに、微細な加工をする上ではアルミニウムおよびその合金を好適に用いることができる。また反射性金属上に透過性の高い導電材料を形成することで、キャビティ効果を強める構造や、あるいはキャリアの注入性能を改善することができる。
図３に示す表示装置では、有機層１３２が発光層を有し、該発光層は、各有機発光素子の間で共通である。また正孔注入層、あるいは正孔輸送層を含む有機層１３１は、画素毎にパターニングされることなく、共通層として成膜されたものである。有機層１３１及び有機層１３２は、ここでは１層ずつの積層であるが、複数の発光色の有機層毎に複数積層されていてもよく、例えば白色を発光するように構成されている。この白色光がカラーフィルタ層を透過することにより、赤色、緑色、青色の各色に分離されて出射する。
以下、各部の構成について詳細に説明する。平坦化された第一絶縁層１０２は、内部に微細な接続孔が設けられることから、加工精度の良い材料を用いて形成することが好ましい。接続孔には導電性金属よりなるプラグ１０３が埋め込まれる。駆動回路層１０１に設けられた画素回路が有するトランジスタは、プラグ１０３を介して第一電極１１０に電気的に接続されている。第一絶縁層１０２の材料としては、例えばアクリルやポリイミドなどの有機材料、あるいは酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、または酸窒化シリコン）（ＳＩＯＮ）などの無機材料を用いて形成することができる。
第一電極１１０は、画素毎に電気的に分離して設けられているとともに、反射層としての機能も兼ねている。第一電極１１０の反射率を高めることにより、有機発光素子の発光効率を高めることが可能となる。
第一電極１１０の厚さは、例えば３０ｎｍ〜１０００ｎｍ以下である。第一電極１１０の構成としては、下地となる第一絶縁層１０２側から、バリアメタル層１１１、反射金属層１１２、正孔注入効率を調整するための注入効率調整層１１３が順に積層されてなる。
バリアメタル層１１１は単層であっても、積層であっても良い。例えば第一絶縁層１０２側からチタン膜（Ｔｉ膜）を１０〜１００ｎｍ、窒化チタン膜を１０〜１００ｎｍ積層した構成とすることができる。反射金属層１１２は可視光領域における反射率が７０％以上であることが好ましい。例えばアルミニウム（Ａｌ）、銀（Ａｇ）、あるいはそれらを含む合金を好適に用いて形成することが出来る。また反射金属層１１２においては、高い反射率を得るために膜厚を５０ｎｍ以上とすることが望ましい。
一方、第一電極１１０の膜厚の上限は、表面のラフネスや、その上に形成される有機層１３０や第二電極１４０が第一電極１１０の段差部の上を跨る領域で起こりうる段切れや高抵抗化を抑制することを考慮して、厚さの上限を決めることが好ましい。このため、第一電極１１０の膜厚は、例えば第一電極１１０と第二電極１４０の間に設ける有機層１３０の膜厚よりも小さくすることが好ましい。
また反射性金属層１１２に、例えばアルミニウムや、アルミニウム合金を用いる場合には、表面酸化や仕事関数が高くないこと等による正孔注入効率が低下を考慮して、反射性金属層上に注入効率調整層１１３を設けることが好ましい。注入効率調整層１１３は、例えばチタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタンタル（Ｔａ）等の高融点金属およびそれら合金材料や、ＩＴＯ、ＩＺＯなどの透明電極材料を適宜選択して用いることができる。
なお注入効率調整層１１３として、Ｔｉなどの高融点金属を用いる場合には、第一電極１１０の反射率低下を考慮して５０ｎｍ以下とすることが好ましい。
有機層１３０は、第一電極１１０および第二絶縁層１２０の上に、複数の有機発光素子に共通に設けられている。有機層１３０は、例えば、第一電極の側から順に、正孔注入層及び正孔輸送層を有する有機層１３１と、発光層及び電子輸送層を有する有機層１３２と、を積層した構成とすることができる。また、正孔注入層または正孔輸送層の一方を有さない構成や、更に電子注入層を有する構成で合ってもよい。有機層１３０としては、公知の有機材料を適宜組み合わせて用いることが可能である。
正孔注入層としては、正孔注入性の観点から、抵抗値の低い材料を選択することが好ましい。よって、有機層１３１の導電率は、有機層１３２の導電率より高い。有機層１３１の導電性が比較的高いため、有機層１３１を介したリーク電流により、画素間や隣り合う非発光画素での発光が生じることがある。このため、有機層１３１の膜厚を画素間で小さくする、または有機層１３１を画素間で不連続とすることで、リーク電流を低減することができる。
第二電極１４０は、第一電極１１０、第二絶縁層１２０の上に、有機層１３０を介して配され、複数の有機発光素子において第二電極１４０は共通している。第二電極１４０は透光性を有する導電膜であり、例えばＩＴＯ、ＩＺＯ、ＺｎＯ、Ａｇ、及びＭｇＡｇ合金の単層、あるいはこれらのうち２種以上を含む積層膜により構成することができる。また第二電極１４０を構成する材料層は、電子注入性を考慮して、例えばフッ化リチウム、カルシウムから構成される複数層とすることが可能である。第二電極１４０は、画素領域の周囲において、駆動回路層１０１に含まれる配線層に電気的に接続されている（図示なし）。
なお、第二電極１４０の透過率を高めるために薄膜化する場合、第二電極のシート抵抗が相対的に高くなることを考慮して、画素領域内において、駆動回路層１０１に含まれる配線層と電気的に接続することも可能である。
防湿層１５０は、第二電極１４０の上に、複数の有機発光素子に共通して設けられる。防湿層１５０は、例えば厚み０．１μｍ〜１０μｍの窒化ケイ素）（ＳｉＮｘ）膜にとすることができる。
カラーフィルタ層１７０は、防湿層の上に設けられている。カラーフィルタ層１７０は、有機発光素子のそれぞれにおいて発生した光を、副画素毎に、赤色光、緑色光、青色光として取り出すものである。なお、発光色ごとに配置されたカラーフィルタパターン間において、画素間での混色を抑制するための遮光部を設けても良い。
図４に示すように、第二絶縁層１２０は、第一電極１１０の端部の上面及び側面を被覆するように設けられる。かつ、第二絶縁層１２０は、第一電極１１０と第一絶縁層１０２とを跨るように堆積されており、第一電極１１０と第一絶縁層１０２との界面を被覆している。ここでは、隣り合う第一電極１１０間において、第二絶縁層１２０の上面に形成される凹部２００の底部は、第一電極１１０の底部よりも浅い部分を有する。
上述の通り、有機層１３１の抵抗を増大させ、リーク電流を低減するためには、凹部２００のアスペクト比が０．５以上、より好ましくは１．０以上であることが好ましい。凹部２００のアスペクト比とは、凹部２００の、積層方向Ｚに垂直な方向Ｙにおける長さＳ１に対する、凹部２００の、第一電極１１０が第一絶縁層１０２に積層される方向Ｚにおける長さＤ１の比（Ｄ１／Ｓｉ）を指す。このため、例えば、隣り合う第一電極１１０間において、第二絶縁層１２０の下地となる第一絶縁層１０２に溝を形成し、第一絶縁層１０２の表面の高さを、第一電極１１０の底部よりも深くしておくことができる。たとえば、第一絶縁層１０２の溝の深さ（図中Ｄ２）は１ｎｍ〜１００ｎｍの範囲とすることができる。これにより、後述する凹部２００のアスペクト比を大きくとりやすくすることができる。
なお、図４では、隣り合って配された第一電極１１０間のスペースをＳ０、それら第一電極１１０の側面を被覆する第二絶縁層１２０間のスペースの幅をＳ１と表記する。
本実施の形態では、第一電極１１０間において第二絶縁層１２０の上面が有する凹部２００のアスペクト比は、０．５以上である。
このため、例えば、隣り合って配された第一電極１１０間のスペースの幅（Ｓ０）に対して、それら第一電極１１０の側面を被覆する第二絶縁層１２０間のスペースの幅（Ｓ１）を十分に狭くする。すなわち、第二絶縁層１２０の上面の凹部２００の深さ）（Ｄ１）に対して、そのスペースの幅（Ｓ１）との関係（アスペクト比）は、上述のように、下記の＜式１＞の関係を満たすことが望ましい。ここで、第二絶縁層１２０間のスペースの幅Ｓ１としては、第二絶縁層１２０の上面が凹部２００を形成するように傾斜し始める部分間の距離とする。
Ｄ１／Ｓ１ ≧ ０．５ ・・・ ＜式１＞
さらに好ましくは、Ｄ１／Ｓ１≧１の関係を満たすことが望ましい。
例えば、本実施の形態で説明するような高精細な表示装置の場合においては、幅Ｓ０を１００〜５００ｎｍとする場合、幅Ｓ１は１０〜５００ｎｍの範囲から設定する。なお、幅Ｓ１と幅Ｓ３がＳ１＞Ｓ３を満たす場合、幅Ｓ１は幅Ｓ０より大きくてもよい。
また第二絶縁層１２０間のスペースの幅Ｓ１は、共通層として設けられる有機層１３１（有機層１３２よりも低抵抗な有機層）の膜厚よりも大きいことが好ましい。少なくとも図中幅Ｓ３で示した低抵抗な有機層１３１（例えば正孔注入層）どうしの間隔を確保するように形成する。
このように第二絶縁層１２０間のスペースの幅Ｓ１の下限を設定することで、第二絶縁層１２０の上面が有する凹部２００の内側を利用し、隣り合って配された第一電極１１０間において。低抵抗な有機層１３１を局所的に高抵抗化することが容易になる。有機層１３１の局所的な高抵抗化を効率よく行うため、凹部２００の内壁は、幅Ｓ１より小さいことが好ましい。
さらに第二絶縁層１２０間のスペースの幅Ｓ１は、第一電極１１０と第二電極１４０に挟まれた有機層１３０の総厚よりも狭くすることが好ましい。このように第二絶縁層１２０間のスペースの幅Ｓ１の上限を設定することで、第二絶縁層１２０の上面が有する凹部２００の上に積層される有機層の凹部の深さ（図中Ｄ３）を、第二絶縁層１２０の凹部２００の深さＤ１より浅くすることができる。
したがって、第二絶縁層１２０の上面が有する高アスペクトな凹部２００の上で、第二電極１４０が局所的に高抵抗化、段切れするのを抑制することができる。例えば、凹部２００のアスペクト比を１以上とすることで、第二絶縁層１２０の凹部２００の上における第二電極１４０が局所的に高抵抗化、または段切れするのを抑制することができる。これにより、たとえばシェーディング（第二電極１４０の面内での電圧降下による輝度ムラ）などの表示性能の劣化を抑制できる。
また図３に示すような第二電極１４０上に防湿層１５０を積層した形態において、上述のようにその下地となる第二電極１４０の表面の起伏が低減される。これより、該起伏に起因する防湿層１５０の欠陥の大きさや発生確率を抑制することができる。なお、ここで説明するところの防湿層１５０の欠陥とは、例えば、段差部の近傍に含まれる低密度な部分、あるいは防湿層どうしの間にできる界面（ス）である。
このように防湿層１５０の欠陥を抑制することで、従来よりも防湿層１５０の膜厚を小さくした構造を選択することができるため、発光位置からカラーフィルタ層１７０までの間隔を縮めることが可能となる。このため、たとえば表示装置の混色を低減でき、また視野角特性を改善する（より広い視野角に対して、相対的な色度の変化を小さくする）ことができるようになる。
さらには、このようにして防湿層１５０の表面の起伏が低減されることで、防湿層１５０上に配されるカラーフィルタ層１７０のパターニング精度を向上させることも出来るので、より高精細な表示を可能とすることができる。
図５に、第一電極１１０を被覆する第二絶縁層１２０の断面構成図の一例を示した。例えば、図）５（ａ）に示すように、第二絶縁層１２０は、第一電極１１０の端部の上の膜厚をｔ１、側面における膜厚をｔ２とした場合、それらの膜厚を同等とすることができる（ｔ１＝ｔ２）。
あるいは図）５（ｂ）に示すように、第二絶縁層１２０は、第一電極１１０の端部の上の膜厚ｔ１より、第一電極１１０の側面における膜厚ｔ２を大きくしても良い（ｔ１＜ｔ２）。これにより、例えば、端部の上の膜厚ｔ１の上限に制約がある場合でも所定の凹部を設けることが可能である。また、図）５（ａ）よりも狭い間口の凹部を形成することができる。
また、図）５（ｃ）に示すように、第二絶縁層１２０は、第一電極１１０の端部の上の膜厚ｔ１より、第一電極１１０の側面における膜厚ｔ２を小さくても良い（ｔ１＞ｔ２）。これにより、例えば、第二絶縁層１２０の凹部２００の向かい合った側面の上の有機層１３１間の間隔を確保しやすくなる。
図５（ａ）〜（ｃ）のいずれにおいても、隣り合う第一電極１１０間において第二絶縁層１２０の上面が有する凹部２００は、高いアスペクト比を有し、かつ凹部２００の上部の幅（間口）を狭くすることができる。
図６に、本実施の形態に係る表示装置において、隣り合う第一電極１１０間で第二絶縁層１２０の上面が有する凹部２００の平面構成図の一例を示す。
本実施の形態において、凹部２００の幅や深さは、第二絶縁層１２０の下地の形状に依存している。
例えば、図）６（ａ）に示すように、全ての第一電極１１０間において、共通の幅（Ｓ１、Ｓ２）を有する凹部２００を設けてもよい（図６（ａ）においてＳ１＝Ｓ２）。あるいは図６（ｂ）に示すように、表示領域内において、幅が異なる凹部２００を組み合わせて配置しても良い（図６（ｂ）においてＳ１＜Ｓ２）。この場合には、例えば第一電極１１０の幅を第二絶縁層１２０のそれぞれの凹部２００の幅に対応するように異ならせておけば良い。なお、凹部２００のアスペクト比は、凹部２００の幅に応じて異なっていても良く、少なくとも一部の凹部２００において、式（１）の関係を満たすようにすれば良い。全ての凹部２００が式（１）のアスペクト比の関係を満たすように構成することで、より有機層１３１によるリーク電流を好適に低減することができる。
また、深さが異なる凹部を組み合わせて配置しても良い。この場合には、例えば第一電極１１０の間で、第一電極１１０の上面から第一絶縁層１０２の上面までの距離を、それぞれの凹み深さに対応するように異ならせれば良い。具体的には、第一電極１１０の上面から第一絶縁層１０２の上面までの距離が大きいほど、該第一電極１１０の端部の上面と側面を覆って形成される凹部２００の深さは大きくなる。
なお、凹部２００のアスペクト比は、凹部２００の深さに応じて異なっていても良いが、少なくとも一部の凹部２００において、式（１）の関係を満たすようにすれば良い。
また上述したような凹部２００の幅と深さを任意に組み合わせても良い。例えば、上述したように幅や、深さが一様ではない凹部２００を、表示領域における画素形状や配列、第二電極１４０の抵抗分布などを考慮して、適宜選択して配置してもよい。また、異なる発光色の画素間においてリーク電流による表示特性の劣化（混色による色再現範囲の低下）を抑制するため、異なる発光色の画素間に相対的に高いアスペクト比の凹部２００を設けても良い。
第二絶縁層１２０の厚さは、例えば１ｎｍ〜５００ｎｍとすることができる。第二絶縁層１２０を構成する材料としては、例えばアクリルやポリイミドなどの有機材料、あるいは酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、または酸窒化シリコン）（ＳＩＯＮ）などの無機材料を用いることができる。また第二絶縁層１２０に適用する材料は、有機層が水分の影響により劣化することから、含水率が低い材料から選択することが好ましい。このような第二絶縁層１２０は、第一電極１１０の端部を露出させないことで、第一電極１１０と第二電極１４０との絶縁性を確保することができる。
また第二絶縁層１２０は、第一電極１１０上の発光領域を規定する。第二絶縁層１２０は、隣接して配列された第一電極１１０間に延在するように設けられ、第一電極１１０の端部（周縁部）を被覆し、第一電極１１０上の発光領域に対応する部分に開口を有している。
なお、第二電極１４０の局所的な高抵抗化の不具合を抑制するため、第二絶縁層１２０の表面の起伏の一部を緩斜面にする形態をとっても良い。例えば、第一電極１１０上の第二絶縁層１２０の開口部１２６の側面において、その側面を緩斜面としても良いし、階段状にしても良い。あるいは複数の角度を有する側面としても良い。
上記の開口部１２６の側面の傾斜の角度や、多段構造のステップ高さや幅は、例えば第二電極１４０のステップカバレッジ性や抵抗分布を考慮し、表示性能に支障のない範囲において任意に設定すればよい。
図２１に、第二絶縁層の凹部２００のアスペクト比に依存したリーク電流比（画素間方向に流れる電流／有機層膜厚方向に流れる電流）のグラフを示す。縦軸は、リーク電流比（画素間方向に流れる電流／有機層膜厚方向に流れる電流）、横軸は、凹部２００のアスペクト比をそれぞれ示す。凹部２００のアスペクト比が０．５以上の範囲でリーク電流比の低下率は大きくなり、アスペクト比が１、０以上で、リーク電流比は、半分以下となり、さらに効果的に抑制できることがわかる。
なお、このグラフにて示した結果は、一例であり、第一電極１１０間の距離、有機層１３１の膜厚、有機層１３１の抵抗率、有機層１３１の材料、及びその組み合わせなどに依存してリーク電流比は変化する。この場合でも、アスペクト比を０、５以上、より好ましくは１、０以上とすることで、画素間リーク電流を十分に抑制することができる。
次に、本実施の形態の表示装置の製造方法の一例について図７（ａ）〜（ｃ）、図８（ａ）、（ｂ）、図９（ａ）、（ｂ）、及び図１０（ａ）、（ｂ）を用いて説明する。
まず、図７（ａ）に示すように、上述した基板上に画素駆動回路を含む駆動回路のトランジスタや容量等が、公知のＭＯＳプロセスにより形成される。
次いで、例えばプラズマＣＶＤ法、高密度プラズマ法やそれらの製法を組み合わせることにより、例えば酸化膜（ＳｉＯｘ）、酸窒化膜（ＳｉＯＮ）などの絶縁膜を成膜して第一絶縁層１０２を形成する。第一絶縁層１０２は、成膜された後に、画素領域を含む表面をＣＭＰ法により平坦化されていてもよい。
次に、第一絶縁層１０２において、フォトリソグラフィ法及びドライエッチング法により、所定の位置に複数の開口が形成される。各開口に、例えばタングステン（Ｗ）が配され、ＣＭＰ法あるいはエッチバック法によって余分な部分が除去され、導電性材料（タングステン）よりなるプラグ１０３が形成される。
次に、図７（ｂ）に示すように、第一絶縁層１０２の上に、例えばスパッタリング法により、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミ合金、及びチタン（Ｔｉ）からなる積層金属膜を形成する。
図７（ｃ）に示すように、この積層金属膜を、フォトリソグラフィ法及びドライエッチング法あるいはウエットエッチング法により、所定の形状にパターニングして、前述のプラグ１０３に接続された複数の第一電極１１０を表示領域に形成する。
第一電極１１０の間における第一絶縁層１０２の表面は、第一電極１１０の底部よりも深い位置（第一絶縁層１０２の表面より基板に近いほど深い）となるようにエッチングするのが好ましい。なお、第一電極１１０と第一絶縁層１０２は別々にエッチングしてもよいが、一括でエッチングすることが好ましい。これにより、第一電極１１０の側面位置と第一絶縁層１０２の凹部２０１の内壁の位置を精度よく合せることができる。
これにより高密度に配列された第一電極１１０間においても、所望の凹部２０１を第一絶縁層１０２に形成することが可能である。例えば、第一絶縁層１０２の凹部２０１の深さは１ｎｍ〜１００ｎｍの範囲から任意に選択することができる。この凹部２０１の深さを深くすることで、次工程で形成する第二絶縁層１２０の上面が有する凹部２００の深さを深く出来るため、凹部２００のアスペクトを高めやすくなる。
次に、図８（ａ）に示すように、第一電極１１０の上に、プラズマＣＶＤ法により、例えば酸化膜（ＳｉＯｘ）、酸窒化膜（ＳｉＯＮ）、窒化ケイ素膜（ＳｉＮｘ）などの絶縁層を成膜して第二絶縁層１２０を形成する。なお反射金属層１１２であるアルミ合金膜を含む第一電極１１０の上に直に堆積する第二絶縁層１２０の成膜温度は、アルミ合金の表面ラフネスの変動を抑制するために、４００℃以下とすることが好ましい。このようにして第一電極１１０間において、第一電極１１０の側面、及び凹部２０１を有する第一絶縁層１０２の露出面を被覆する第二絶縁層１２０の上面には、下地となる面に沿った凹部２００が形成される。
第二絶縁層１２０の上面の凹部２００を挟む各第一電極１１０の側面から、凹部２００の内壁までの距離は、第二絶縁層１２０の、第一電極１１０の側面における膜厚に相当する。よって、２つの第一電極１１０とそれにそれぞれ対応する凹部２００の内壁との間で、その距離をほぼ等しくすることが可能である。すなわちセルフアラインで（高い位置精度で）第一電極１１０間に凹部２００を形成することができるため、表示領域面内において各画素でのリーク電流をほぼ等しく抑制することができる。
第二絶縁層１２０の膜厚は、例えば１ｎｍ〜５００ｎｍとすることができる。例えば、第一の絶縁層１０２の膜厚は、その表面に沿って形成される凹部２００を所望の幅、あるいは深さとするよう選択することが可能である。このような構成、及び製法をとることにより、隣り合う第一電極１１０間に設けられた凹部２００に沿って、第二絶縁層１２０となる絶縁体を堆積することで、その上に有機層１３１が堆積される面（上面）に凹部２００を設けることができる。
すなわち、本実施の形態の凹部２００は、第一絶縁層１０２や第一電極１１０をエッチングすることにより形成される、第一電極間の凹部よりも、幅の小さい凹部を形成することが可能である。このことは後述する有機層１３１の成膜工程において、凹部２００の内側で有機層１３１を局所的に薄くすることにとって有利である。また、有機層１３０上の形成される第二電極１４０の局所的な抵抗の増加や平坦性を向上するため、有機層１３０の上面の凹凸を低減する上でも、有利である。
基板上において第二絶縁層１２０の表面が有する最大段差は、上述の第一電極１１０間の凹部とすることが好ましい。すなわち、凹部２００の底部が第一電極１１０の底部よりも浅い場合、第二絶縁層１２０の凹部２００の底面と第二絶縁層１２０の上面との距離が最大段差となることが好ましい。なお、凹部２００の底部が第一電極１１０の底部よりも浅いとは、凹部２００の底面の方が第一電極１１０の底面と比べて、基板より第二電極１４０側にあることを意味する。この場合、第二絶縁層１２０の凹部２００は、第二絶縁層１２０の最上面と同じ高さにある面に設けられることが好ましい。
これにより次工程以降で形成される第二電極１４０や防湿層１５０は、画素間リークを抑制するために必要な最小段差に対してのカバレッジ性を有する工程とすれば良くなる。よって、第二電極１４０や防湿層１５０のカバレッジマージンを確保しやすくなる。例えば、これにより第二電極１４０や防湿層１５０の欠陥を低減できるため、表示性能の劣化を抑制することができる。
なお第二絶縁層１２０の成膜方法は、上記に限定されるものではなく、絶縁層を形成する公知の方法を任意に適用することが可能である。たとえば、上記以外の製造方法として、高密度プラズマＣＶＤ法、ＡＬＤ法、スパッタ法等、また、塗布材料をスピンコートやスリットコート法などから選択して形成しても良い。また第二絶縁層１２０は、複数の層を積層して形成するようにしても良い。複数の層は、同一材料を積層しても良いし、異種材料を組み合わせて積層しても良い。
次に、図８（ｂ）に示すように、第二絶縁層１２０となる絶縁層を、フォトリソグラフィ法及びドライエッチング法により、所定の形状にパターニングして、第一電極１１０上に対応する開口部を形成する。同時に、後工程で形成する第二電極１４０を第一電極１１０と同層の金属層に接続するための開口部も形成する（不図示）。
次に、洗浄することで、次工程である有機層の形成前の基板上（第一電極１１０及び第二絶縁層１２０上）における異物を除去する。このような洗浄工程後は、脱水処理を実施して基板表面の水分を除去する。
続いて、図９（ａ）に示すように、例えば真空蒸着法により、有機発光素子を構成する有機材料として、例えば正孔注入層、正孔輸送層などの相対的に低抵抗な有機層を順次堆積し、有機層１３１を形成する。真空蒸着法としては、例えば、回転蒸着法、ライン型蒸着法、及び転写型蒸着法などを用いることが可能である。
図１１に、蒸着について説明する模式図を示す。例えば、低抵抗な有機層の蒸着期間において、第二絶縁層１２０の凹部２００の内壁の傾斜角θが最大となる部分で、蒸着源９００から凹部２００へ入射する有機材料の入射角φの最大値を、傾斜角θよりも大きくする。低抵抗な有機層とは、例えば、正孔注入層や正孔輸送層等がある。なお図１１において示すように、真空蒸着においては、蒸着源９００から蒸発する有機物が凹部２００へ向かう軌跡９９０はほぼ直線状となる。このため、凹部２００の内部ではシャドーウィングが生じて膜厚分布ができる。
このようにして形成される正孔注入層、正孔輸送層などの低抵抗な有機層を含む有機層１３１は、第二絶縁層１２０表面に形成された凹部２００の内側において、凹みの深さ方向に沿って膜厚が薄くなる部分を有している。つまり凹部２００内において、低抵抗な有機層１３１には、局所的に高抵抗な部分が形成される。このような高抵抗な部分を設けることで、低抵抗な有機層１３１を介したリーク電流を抑制することが可能である。
続いて、図９（ｂ）に示すように、例えば真空蒸着法により、有機発光素子を構成する有機材料として、例えば発光層、電子輸送層などの有機層を順次堆積し、有機層１３２を形成する。引き続き減圧雰囲気から大気に開放することなく、真空蒸着法により第二電極１４０を形成する。有機層１３２は、発光層のみでも良く、また、発光層に電子輸送層及び電子注入層の少なくとも一方が積層された構成であってもよい。
また、ここでは、有機層１３１及び有機層１３２の上に第二電極１４０が形成される例を示すが、本実施の形態の発光装置はこれに限定されない。例えば、有機層１３２に、正孔注入層及び正孔輸送層の少なくとも一方を有する有機層、及び有機層１３２の発光層が発光する色と発光する色が異なる発光層を有する有機層が積層されていてもよい。また、更に、これに、正孔注入層及び正孔輸送層の少なくとも一方を有する有機層、及びこれら発光層と発光する色の異なる発光層を有する有機層が積層されていてもよい。各発光層を有する有機層は、更に電子輸送層や電子注入層を有していてもよい。
なお上述する真空蒸着法としては、例えば、回転蒸着法、ライン型蒸着法、転写型蒸着法などを用いることが可能である。なお、例えば、発光層、電子輸送層などを有する有機層１３２は、画素間で共通のため、凹部２００の内側で膜厚を局所的に薄くする必要がない。よって、正孔注入層、正孔輸送層などの低抵抗な有機層とは、異なる膜厚分布を有していても良く、凹部２００の影響を緩和する膜厚分布となることが好ましい。
また上記の真空蒸着法ではメタルマスクを用いることで、所定の領域に選択的に各材料層を堆積することができる。
次に、図１０（ａ）に示すように、例えばプラズマＣＶＤ法、スパッタ法、ＡＬＤ法など、あるいはそれらを組み合わせて第二電極１４０を被覆するように防湿層１５０を成膜する。なお防湿層１５０の成膜温度は、有機層１３１及び有機層１３２を構成する有機材料の分解温度以下、例えば、１２０℃以下とすることが好ましい。
次に、図１０（ｂ）に示すように、防湿層１５０の上に、例えば赤色フィルタの材料を塗布し、フォトリソグラフィによりパターニングすることで赤色フィルタ部を形成する。続いて、赤色フィルタと同様にして、緑色フィルタ、及び青色フィルタを順次形成することで、カラーフィルタ層１７０を形成する。
なおカラーフィルタ層１７０を形成する過程の処理温度は、有機層１３１及び有機層１３２を構成する有機材料の分解温度以下、たとえば１２０℃以下とすることが好ましい。なお、カラーフィルタ層１７０と防湿層１５０の間に、互いの密着性を良くするための平坦性を有する透明な平坦化層１６０を設けても良い。
次に、表示装置における端子取り出し用パッド部を、フォトリソグラフィ法及びドライエッチング法により、所定の形状にパターニングして形成する。
上記の本実施の形態に係る表示装置は、隣り合う第一電極１１０の互いに向かい合う端部の一方の端部の上から他方の端部上まで連続する第二絶縁層１２０を有する。すなわち、第一絶縁層１０２の、第一電極１１０の間の上面は、第２絶縁層に覆われ、有機層１３１と接することがない。よって、第一絶縁層１０２と第二絶縁層１２０の間の界面を介して有機層１３１に流れるリーク電流を抑制、防止することができる。
また、第二絶縁層１２０の上面が有する、有機発光素子の間の凹部２００のアスペクト比が０．５以上とする。これにより、凹部２００の内部で低抵抗な有機層１３１の膜厚を薄くすることができるため、隣接画素間における絶縁層１２０上の、有機層１３１を介したリーク電流を抑制することができる。
また、凹部２００のアスペクト比を１以上とすることで、凹部２００の上において、第二電極１４０の膜厚が局所的に小さくなることにより高抵抗化する、または不連続となることを抑制することができる。
（実施の形態２）
本実施の形態では、図１２及び図１３を用い、実施の形態１と異なる部分についてのみ説明する。実施形態１と同様の構成、機能、材料、効果については、説明を省略する。
図１２は、実施の形態１で示した図２において隣り合う２つの副画素に跨る線分Ａ−Ａ‘に相当する部分の断面模式図を表したものである。基板１００上には上述のように画素領域と周辺回路領域があり、各領域に対応するように画素回路を含む駆動回路層１０１が設けられている。駆動回路層１０１には各種トランジスタ、容量部、及び配線層を含んでいる。また駆動回路層にはトランジスタへの迷光を抑制するための遮光層を適宜設けることも可能である。
駆動回路層１０１上には、第一絶縁層１０２が設けられている。第一絶縁層１０２上には、発光素子ＥＬとして有機発光素子が配されている。第一絶縁層１０２上のこれら有機発光素子は、たとえばアノードとしての第一電極１１０、第二絶縁層１２０、有機層１３１、発光層を含む有機層１３２、およびカソードとしての第二電極１４０がこの順に積層された構成を有していてもよい。
隣り合う第一電極１１０間において、第一絶縁層１０２の上面は凹部２００を有し、凹部２００の内側には空隙１２５がある。第二絶縁層１２０の凹部の上に、空隙１２５を挟んで有機層１３０が配されている。これら有機発光素子は、第二電極１４０上に設けられた防湿層１５０で保護されている。このような防湿層１５０上には、平坦化層１６０及びカラーフィルタ層１７０が配されていてもよい。
以下、各部の構成について詳細に説明する。図１３に、図１２中、破線で囲まれた領域Ｐを拡大した断面模式図を示す。領域Ｐは、隣り合う第一電極１１０の互いに向かい合う端部の一方から他方までの領域である。
第二絶縁層１２０は、第一電極１１０の端部の上面及び側面を被覆するように設けられる。かつ、第二絶縁層１２０は、隣り合う第一電極１１０の互いに向かい合う端部の一方の上から他方の上まで連続して配されており、第一電極１１０と第一絶縁層１０２との界面を被覆している。よって、第一絶縁層１０２と第二絶縁層１２０の界面からのリーク電流が有機層１３１に流れるのを低減、防ぐことができる。
ここでは、隣り合う第一電極１１０間において、第二絶縁層１２０の上面が有する凹部２００の底部が、第一電極１１０の底部よりも浅い部分を有する例を示す。また、隣り合う第一電極１１０間において、第二絶縁層１２０の下地となる第一絶縁層１０２の表面の高さが、第一電極１１０の底部よりも深い（溝を有する）例を示す。例えば、第一絶縁層１０２の溝の深さ（図中Ｄ２）は、１ｎｍ〜１００ｎｍの範囲から任意に選択することができる。
図１３に示すように、第一電極１１０間において、第二絶縁層１２０の上面が有する凹部の内側のスペースには空隙１２５が存在する。第二絶縁層１２０上に積層される低抵抗な有機層１３１の膜厚は、第二絶縁層１２０の凹部２００の内壁面上において、凹部２００の深さ方向に沿って薄くなる部分を有する。好ましくは、凹部２００の内側で低抵抗な有機層は不連続な部分を有する。
一方、第二絶縁層１２０の凹部２００の上端近傍では、凹部２００の内壁面よりも膜厚が厚い低抵抗な有機層１３１の部分と、その低抵抗な有機層１３１上に配される有機層１３２とが積層されている。隣り合う第一電極１１０の間の距離が短いと、第二絶縁層１２０の上面が有する凹部２００の幅Ｓ１が小さくなる。よって、上に配される有機層１３０が、凹部２００に沿わず、凹部２００の内側に空隙を有して、その上に形成される。
この結果、第二絶縁層１２０の凹部２００の上において、有機層１３０が凹部２００を跨いで延在し、凹部２００の間口が有機層１３０で閉じた空隙１２５が設けられている。
このように第二絶縁層１２０の上面が有する凹部２００の内側を利用し、低抵抗な有機層１３１の膜厚を、隣接して配置された第一電極１１０間において低減し、有機層１３１を局所的に高抵抗化することができる。なお、空隙１２５が凹部２００の内側にある構造となるのは、第一電極１１０の間が短い場合に限られない。その他にも、第一電極１１０の間の位置に、第一絶縁層１０２の溝が形成されていることで、凹部２００の深さが深くなる場合や、隣り合う第一電極１１０の高さが高い場合等がある。
また、第一電極１１０と第二電極１４０との間に上述する空隙１２５が存在することによって、第二絶縁層１２０の凹部２００による第一電極１１０と第二電極１４０との間の離間距離の低減を抑制することができる。よって、第一電極１１０と第二電極１４０の間の電界強度が、凹部２００で局所的に強まることを抑制、防ぐことができる。これにより画素間方向へのリーク電流の低減を、より効果的に実施することができる。
上記の本実施の形態に係る表示装置も、隣り合う第一電極１１０の互いに向かい合う端部の一方の端部の上から他方の端部上まで連続する第二絶縁層１２０を有する。すなわち、第一絶縁層１０２の、第一電極１１０の間の上面は、第２絶縁層に覆われ、有機層１３１と接することがない。よって、第一絶縁層１０２と第二絶縁層１２０の間の界面を介して有機層１３１に流れるリーク電流を抑制、防止することができる。
（実施の形態３）
本実施の形態では、図１４〜図１９を用いて、実施の形態１及び２と異なる部分についてのみ説明し、同様の構成、機能、材料、効果については説明を省略する。
図１４に、実施の形態１で示した図２において隣り合う２つの副画素に跨る線分Ａ−Ａ‘に相当する部分の断面模式図を示す。図１４に示すように、各副画素には第一電極１１０が設けられており、それぞれの第一電極１１０に印加される電圧あるいは電流は独立して制御することができる。また隣り合った第一電極１１０の間には、導電部材１１５が配置されている。
導電部材１１５に印加される電圧あるいは電流は、隣接して配列されている第一電極１１０とは独立して制御することができる。なお、導電部材１１５は、表示領域内で共通の電位としても良いし、表示領域内で複数の導電部材１１５を設けて、それぞれの導電部材１１５を独立して制御できるようにしても良い。
また導電部材１１５に印加される電圧は、定電圧としても良いが、変調させても良い。導電部材１１５の電位を制御することで、隣接する画素間のリーク電流を低減することができる。このため、例えば、導電部材１１５に印加する電圧は、第一電極１１０と同じ極性として、第一電極１１０と導電部材１１５との電界を低減することで、画素間方向のリーク電流を低減することができる。なお導電部材に印可できる電圧は、上記の限定されることはなく、任意に設定することができる。
なお、導電部材１１５は、表示領域内において一定の幅で配置しても良いし、複数の幅を有していても良い。例えば、副画素Ｒと副画素Ｇとの間に配置される導電部材１１５の幅を、副画素Ｒと副画素Ｂの間に配置される導電部材１１５の幅と異ならせても良い。第一電極１１０間に設けられた導電部材１１５は、複数本で配置してもかまわない。
また第一電極１１０間に設けられた導電部材１１５は、第一電極１１０間の中央に配置しなくても良い。例えば、画素間のリーク電流による表示劣化の影響が副画素毎に異なる場合、その程度に応じて導電部材１１５のレイアウトを調整することが可能である。
図１４に示すように、第一絶縁層１０２上において、隣り合う第一電極１１０の間には、導電部材１１５が配され、これら第一電極１１０の周囲及び導電部材１１５の上を第二絶縁層１２０が被覆している。
なお、導電部材１１５の幅は、第一電極１１０の幅よりも十分に狭くして、表示領域において第一電極の面積占有率を高くすることが好ましい。
第二絶縁層１２０は、第一電極１１０と第一絶縁層１０２の界面、及び導電部材１１５と第一絶縁層１０２の界面をそれぞれ覆う。具体的には、第二絶縁層１２０は、隣り合う第一電極１１０の導電部材１１５を間に挟んで隣り合う端部のうち、片方の端部の上から導電部材１１５の上を介して他方の端部の上まで、連続している。第二絶縁層１２０は、第一電極１１０の端部の上面及び側面と、導電部材１１５の上面及び側面を被覆している。
また、第一電極１１０上の第二絶縁層１２０の高さと、導電部材１１５上の第二絶縁層１２０の高さは、ほぼ等しくても良い。これにより、後述する第一電極１１０の端部の上面及び側面と、導電部材１１５の上面及び側面とを被覆する第二絶縁層１２０の上面が有する凹部２００において、そのアスペクトを高くすることができる。よって、凹部２００の内側において、第二絶縁層１２０上において、有機層１３１の膜厚が薄くなる部分を形成しやすくなる。
これら有機発光素子は、第二電極１４０上に設けられた防湿層１５０で保護されている。このような防湿層１５０上にはカラーフィルタ層１７０が設けられている。
以下、各部の構成について詳細に説明する。
第一絶縁層１０２上に、第一電極１１０と導電部材１１５が配されている。図１４において、導電部材１１５は、第一電極１１０と同じ材料で同時に形成することができる。また、導電部材１１５を、第一電極の発光領域よりも反射率を抑制する構成としてもよい。これにより、表示装置内における迷光が導電部材１１５の表面で反射することによって、意図しない光が表示装置から出射され、表示品位を損なうことを抑制することができる。例えば第一電極１１０の発光領域における注入効率調整層１１３の膜厚よりも、導電部材１１５上の注入効率調整層１１３の膜厚を厚くすることができる。また、第一電極１１０にはない反射抑制可能な材料を導電部材１１５の上面に設けることもできる（不図示）。
なお、導電部材１１５は、画素領域において不連続に配されていてもよい。また、画素領域での電圧降下を抑制する必要がある場合には、導電部材１１５と接続されるプラグが、画素領域内に配されていてもよい。一方、導電部材１１５と接続されるプラグを、第一電極１１０が配列された画素領域の外周で配置することで、第一電極１１０を高密度に配列することができる。
第二絶縁層１２０は、第一電極１１０の端部の上面及び側面を被覆するように設けられる。かつ、第二絶縁層１２０は、第一電極１１０と第一絶縁層１０２とを跨るように配され、すなわち、第一電極１１０と第一絶縁層１０２との界面を被覆するように配される。また、第二絶縁層１２０は導電部材１１５と第一絶縁層１０２とを跨るように配され、すなわち、導電部材１１５と第一絶縁層１０２との界面を被覆するように配される。コン結果、第一電極１１０と導電部材１１５の間において、第二絶縁層１２０の上面は凹部２００を有する。
凹部２００の内壁面は、連続的な斜面であっても良いし、段差を有していても良い。また凹部２００の内壁面は、基板面に対して順テーパー角でも良いが、その一部あるいは全部において逆テーパー角であっても良い。また凹部２００の内壁面の傾斜角は、例えば異なる発光色の画素間で異なっていても良い。
図１４において、第二絶縁層１２０は、第一電極１１０と導電部材１１５間において、第二絶縁層１２０の表面に沿って形成される凹部２００の底部は、第一電極１１０の底部よりも相対的に浅い部分を有する。また、第一電極１１０と導電部材１１５の間において、第二絶縁層１２０の下地となる第二絶縁層１２０の表面の高さは、第一電極１１０及び導電部材１１５の底部よりも深い（溝を形成する）例を示す。
第一電極１１０と導電部材１１５の間にある第一絶縁層１０２の上面の深さは、少なくとも第二絶縁層１２０が第一電極１１０と第一絶縁層１０２の界面を被覆できる範囲において、より深くしても良い。例えば、溝の深さは、１ｎｍ〜１００ｎｍの範囲から任意に選択することができる。これにより、溝の上に配される第二絶縁層１２０の条目の凹部２００のアスペクト比を大きくすることができる。
図１５に、図１４に係る画素間を拡大した断面模式図を示す。図１５（ａ）に示すように、隣り合う第一電極１１０と導電部材１１５の間のスペースは、幅Ｓ４を有し、第二絶縁層１２０の凹部２００の内壁間のスペースは、幅Ｓ５を有する。第二絶縁層１２０の上面が有する凹部２００の深さＤ１に対して、凹部２００のスペースの幅Ｓ５との関係（アスペクト比）は、実施の形態１記載の式１の関係を満たすことが好ましい。
例えば、本実施の形態において説明するような高精細な表示装置において、幅Ｓ４を１０〜５００ｎｍとする場合、凹部２００のスペースの幅Ｓ５は、５〜５００ｎｍの範囲で設定することができる。このように凹部２００の内壁間のスペースの幅Ｓ５の下限を設定することで、凹部２００の内側を利用し、隣り合って配された第一電極１１０間において、低抵抗な有機層１３１を局所的に高抵抗化することができる。
また図１５（ｂ）に示すように、第一電極１１０と導電部材１１５の間における第二絶縁層１２０の上面が有する凹部２００の内部が有機層１３０で充填されることがなく、有機層に空隙１２５を設ける形態としても良い。このように有機層１３０の一部が第二絶縁層１２０の凹部を跨って延在する構造を有する場合には、凹部２００の側面が逆テーパー角を有することで、好適に低抵抗な有機層１３１の膜厚を凹部２００の内側で低減することができる。また導電部材１１５は、平面において線幅が異なっていても良い。
図１６に、第一電極１１０間に配置された導電部材１１５の平面構成図の一例を示す。導電部材１１５の幅、長さは任意に設定することが可能である。例えば、図１５（ａ）に示すように、表示領域内において、導電部材１１５の幅を揃えて、連続的に配置しても良いし、図１５（ｂ）に示すように、導電部材１１５を不連続に設けても良い。
上記のような表示装置は、例えば次のようにして製造することができる。
図１７（ａ）〜（ｃ）、図１８（ａ）〜（ｂ）、図１９（ａ）〜（ｂ）に、本実施の形態に係る表示装置の製造工程の一例を示す。
図１７（ａ）に示すように、実施の形態１と同様にして第一絶縁層１０２の上に積層金属膜を形成し、フォトリソグラフィ法及びドライエッチング法あるいはウエットエッチング法により、所定の形状にパターニングする。これにより各プラグ１０３に接続された複数の第一電極１１０及び導電部材１１５を表示領域に同時に形成する。第一電極１１０と同時に導電部材１１５を形成することにより、次工程で形成される第二絶縁層１２０の凹部と第一電極１１０との相対距離の精度を高めることが出来る。
第一電極１１０と導電部材１１５の間における第一絶縁層１０２の表面は、第一電極１１０や導電部材１１５の底部よりも深い位置（第一絶縁層１０２の表面より基板に近いほど深い）となるようにエッチングする。なお、第一電極１１０と第一絶縁層１０２は、別々にエッチングしてもよいが、一括でエッチングしてもよい。一括でエッチングすることで、第一電極１１０の側面位置と第一絶縁層１０２の凹部（溝）の位置を精度よく合せることができる。これにより高密度に配列された第一電極１１０間においても、所望の凹部（溝）を第一絶縁層に形成することができる。
例えば、第一絶縁層１０２の凹部２０１の深さは１ｎｍ〜１００ｎｍの範囲から任意に選択することができる。ただし、ここに示す第一絶縁層１０２の凹部２０１の深さは上記の範囲に制限される必要はなく、任意の深さで形成しても良い。この深さを深くすることで、次工程で形成する第二絶縁層１２０の上面の凹部２００の深さを深く出来るため、凹部２００のアスペクトを高くすることができる。
また表示領域内において、第一絶縁層１０２の凹部２０１の深さを、凹部２０１間で一定にするために、第一絶縁層１０２の凹部２０１の底となる深さにエッチングストップ層を別途設けても良い（不図示）。
エッチングストップ層としては、第一絶縁層１０２とのエッチング選択比が高い層が好ましく、例えば、第一絶縁層１０２が酸化シリコン膜である場合には、エッチングストップ層としては、窒化シリコン膜を好適に用いることができる。あるいはエッチングストップ層として、チタン（Ｔｉ）や窒化チタン（ＴｉＮ）などの金属材料で構成される遮光層を用いることも可能である。
次に、図１７（ｂ）に示すように、第一電極１１０が配された第一絶縁層１０２上に、プラズマＣＶＤ法により、例えば酸化膜、酸窒化膜、窒化ケイ素膜などの絶縁層を成膜して第二絶縁層１２０を形成する。なお、例えば反射金属層としてアルミ合金を含む層を第一電極１１０が有する場合、第一電極１１０の上に堆積する第二絶縁層１２０の成膜温度は、アルミ合金の表面ラフネスの変動を抑制するため、４００℃以下とすることが好ましい。
第一電極１１０間において、第一電極１１０の端部の上面及び側面、導電部材１１５の上面及び側面、及び第一絶縁層１０２の凹部２０１を有する上面を被覆する第二絶縁層１２０は、上面に凹部２００を複数有する。このようにして凹部２００を形成することで、第一電極１１０及び導電部材１１５の側面における第二絶縁層１２０の膜厚を、ほぼ等しくすることができる。すなわちセルフアラインで（高い位置精度で）第一電極１１０間に凹部２００を形成することができる。よって、表示領域面内において各画素間でのリーク電流をほぼ等しく、効果的に抑制することができる。
第二絶縁層１２０の厚さは、例えば、１ｎｍ〜５００ｎｍの範囲の任意の値とすることができる。例えば、第二絶縁層１２０の厚さは、その表面に沿って形成された凹部２００を所望の幅、あるいは深さとするよう選択することが可能である。
このような構成及び製法とすることで、隣り合う第一電極１１０間に設けられた凹みに沿って第二絶縁層を形成することで、第二絶縁層１２０の、上に有機層１３１が配される部分の上面に、凹部２００を設けることができる。これにより、第一電極１１０及び導電部材１１５のエッチングや、第一絶縁層１０２のエッチングで形成される、第一電極１１０と導電部材１１５の間の凹部よりも、さらに小内壁間の距離が小さい凹部２００を形成することができる。
このことは後述する有機層１３１の成膜工程において、凹部２００の内側で有機層１３１の膜厚を局所的に低減するのに有利である。
基板上において第二絶縁層１２０の表面が有する最大段差は、上述の第一電極１１０間の凹部２００であることが好ましい。すなわち、凹部２００の底部と第二絶縁層１２０の凹部２００周辺の上面との距離が、第二絶縁層１２０の上面における他の凹凸の凹部と凸部の差より大きいことが好ましい。この場合において、第二絶縁層１２０の凹部２００の上端部は、第二絶縁層１２０の最上面と同じ高さであることが好ましい。
これにより、次工程以降で形成される第二電極１４０や防湿層１５０については、画素間リークを抑制するために必要な最小段差に対して、カバレッジ性を考慮すれば良くなる。よって、各層のカバレッジマージンを確保しやすくなる。これにより第二電極１４０や防湿層１５０の欠陥を低減できるため、表示性能の劣化を抑制することができる。
なお第二絶縁層１２０の成膜方法は、上記に限定されるものではなく、絶縁層を形成する公知の方法を任意に適用することが可能である。たとえば、上記以外として、高密度プラズマＣＶＤ法、ＡＬＤ法、スパッタ法などや、塗布材料をスピンコートやスリットコート法などから選択して形成しても良い。また第二絶縁層１２０は複数の層を積層して形成しても良い。
次に図１７（ｃ）に示すように、第二絶縁層１２０を、フォトリソグラフィ法及びドライエッチング法により、所定の形状にパターニングして、第一電極１１０上に対応する開口部を形成する。同時に、後工程で形成する第二電極１４０を第一電極１１０と同層の金属層に接続するための開口部を形成してもよい。
次に、洗浄することで、次工程となる有機層１３１の形成前の、第二絶縁層１２０及び第一電極１１０上における異物を除去する。洗浄工程後、脱水処理を実施して基板表面の水分を除去する。以降、実施の形態１と同様に、図１８（ａ）〜（ｂ）及び図１９（ａ）〜（ｂ）に示すようにして、本実施の形態に係る表示装置を形成することができる。
なお図１９（ａ）の破線で囲まれた領域Ｑで示すように、本実施の形態においては、第二絶縁層１２０の凹部２００上における防湿層１５０の起伏を小さくすることができる。このため、防湿層１５０における欠陥を低減できる。また第一電極１１０上の発光領域から発光した光が防湿層１５０を経由する過程で、防湿層１５０の表面での起伏に起因した複雑な反射により、混色が発生するのを抑制することができる。
本実施の形態によれば、隣り合う第一電極１１０の間に導電部材１１５を設けることにより、高いアスペクトで、実施形態１及び２よりも、より小さい幅の凹部２００を、第二絶縁層１２０に設けることができる。導電部材１１５は、第一電極１１０と同じ層で、一括で形成することが可能なため、第一電極１１０と凹部２００の位置合わせの精度を高めることができる。
また導電部材１１５の電位を、第一電極１１０と独立して制御可能とすることで、第一電極１１０間の電位勾配を調整してリーク電流を更に抑制することができる。
上記により、高精細な表示装置において、画素間リークを効果的に低減することが可能である。
（実施の形態４）
図２０に示すように、実施の形態３の変形例として、導電部材１１５を絶縁部材１１６としても良い。よって、実施の形態３と異なる点についてのみ説明し、同様の構成、機能、材料、方法、効果については、説明を省略する。
絶縁部材１１６は、第一電極１１０とは別工程で形成されるため、絶縁部材１１６の高さは第一電極１１０と独立して設定することができる。例えば、第一電極１１０の高さｈ１よりも絶縁部材１１６の高さｈ２を大きくすることで、画素間でのリーク電流を効果的に抑制することができる。
（実施の形態５）
本実施の形態では、実施の形態１乃至４に記載の表示装置を電子機器に適用する例について図２２を用いて説明する。
上述した表示装置を、電子機器の一例として、撮像装置であるデジタルカメラに適用した実施形態について図２２を用いて説明する。レンズ部９０１は被写体の光学像を撮像素子９０５に結像させる撮像光学系であり、フォーカスレンズや変倍レンズ、絞りなどを有している。レンズ部９０１におけるフォーカスレンズ位置、変倍レンズ位置、絞りの開口径などの駆動はレンズ駆動装置９０２を通じて制御部９０９によって制御される。
メカニカルシャッタ９０３はレンズ部９０１と撮像素子９０５の間に配置され、駆動はシャッタ駆動装置９０４を通じて制御部９０９によって制御される。撮像素子９０５は、レンズからの光が入射するように配され、複数の画素によってレンズ部９０１で結像された光学像を画像信号に変換する。
信号処理部９０６は撮像素子９０５から出力される画像信号が入力され、画像信号にＡ／Ｄ変換、デモザイク処理、ホワイトバランス調整処理、符号化処理などを行う。信号処理部９０６はまた、撮像素子９０５の出力する画像信号から得られる信号に基づいて位相差検出方式でデフォーカス量および方向を検出する焦点検出処理も実施する。
タイミング発生部９０７は撮像素子９０５および信号処理部９０６に、各種タイミング信号を出力する。制御部９０９は、例えばメモリ（ＲＯＭ，ＲＡＭ）とマイクロプロセッサ（ＣＰＵ）を有し、ＲＯＭに記憶されたプログラムをＲＡＭにロードしてＣＰＵが実行して各部を制御することにより、デジタルカメラの各種機能を実現する。制御部９０９が実現する機能には、自動焦点検出（ＡＦ）や自動露出制御（ＡＥ）が含まれる。制御部９０９は、撮像素子９０５から出力された信号に基づいた信号が入力され、また、表示部９１２に電子ビューファインダー用の信号を入力する。
メモリ部９０８は制御部９０９や信号処理部９０６が画像データを一時的に記憶したり、作業領域として用いたりする。媒体Ｉ／Ｆ部９１０は例えば着脱可能なメモリカードである記録媒体９１１を読み書きするためのインターフェースである。表示部９１２は、撮影した画像やデジタルカメラの各種情報を表示するために用いられる。操作部９１３は電源スイッチ、レリーズボタン、メニューボタンなど、ユーザがデジタルカメラに指示や設定を行うためのユーザインタフェースである。
表示部９１２に、実施の形態１乃至４のいずれかに記載の表示装置を用いることで、混色の抑制や、効率の向上を図ることができる。よって、より高精細に、または消費電極が低減された撮像装置を提供できる。
撮影時のデジタルカメラの動作について説明する。電源がオンされると、撮影スタンバイ状態となる。制御部９０９は、表示部９１２を電子ビューファインダーとして動作させるための動画撮影処理および表示処理を開始する。撮影スタンバイ状態において撮影準備指示（例えば操作部９１３のレリーズボタンの半押し）が入力されると、制御部９０９は焦点検出処理を開始する。例えば、制御部９０９は、位相差検出方式により焦点検出処理を行うことができる。具体的には、複数の画素から得られるＡ像信号とＢ像信号の同種の信号をつなぎ合わせた信号波形の位相差に基づいて像ずれ量を求め、デフォーカス量と方向を得る。
そして、制御部９０９は得られたデフォーカス量と方向とから、レンズ部９０１のフォーカスレンズの移動量および移動方向を求め、レンズ駆動装置９０２を通じてフォーカスレンズを駆動し、撮像光学系の焦点を調節する。駆動後、必要に応じてコントラスト評価値に基づく焦点検出をさらに行ってフォーカスレンズ位置を微調整しても良い。
その後、撮影開始指示（例えばレリーズボタンの全押し）が入力されると、制御部９０９は記録用の撮影動作を実行し、得られた画像データを信号処理部９０６で処理し、メモリ部９０８に記憶する。そして、制御部９０９はメモリ部９０８に記憶した画像データを、媒体制御Ｉ／Ｆ部９１０を通じて記録媒体９１１に記録する。なお、図示しない外部Ｉ／Ｆ部から画像データをコンピュータ等の外部装置に出力してもよい。
なお、電子機器は、撮像装置に限定されず、実施形態１乃至４の何れかの表示装置は、携帯電話、ゲーム機、スマートウォッチ、テレビジョン、商業用大型ディスプレイ、パソコン用ディスプレイ等、様々な電子機器の表示部に用いることができる。
１０２ 第一絶縁層
１１０ 第一電極
１２０ 第二絶縁層
１３１ 有機層
１３２ 有機層
１４０ 第二電極
２００ 凹部

Claims (17)

  1. 第１絶縁層の上に配された第１下部電極及び第２下部電極と、
    前記第１下部電極と前記第２下部電極の間、前記第１下部電極の端部の上、及び前記第２下部電極の端部の上に配された第２絶縁層と、
    前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に配された第１有機層と、
    前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層を介して配され、発光層を有する第２有機層と、
    前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層及び前記第２有機層を介して配された上部電極と、
    を有し、
    前記第１下部電極、前記第２下部電極、前記第１有機層、前記第２有機層、及び前記上部電極を通る断面において、
    前記第２絶縁層は、前記第１下部電極の前記端部の上の第１部分、前記第２下部電極の前記端部の上の第２部分、及び前記第１部分から前記第２部分まで連続する第３部分を有し、
    前記第２絶縁層の前記第３部分の上面は、前記第１下部電極と前記第２下部電極の間で、凹部を有し、
    前記凹部の、前記第１下部電極が前記第１絶縁層に積層される第１方向における長さは、前記第１方向と垂直な第２方向における長さの０．５倍以上である
    表示装置。
  2. 前記凹部の、前記第１下部電極が前記第１絶縁層に積層される第１方向における長さは、前記第１方向と垂直な第２方向における長さの１倍以上である請求項１に記載の表示装置。
  3. 前記第２絶縁層の前記第３部分と前記第１有機層の間において、前記凹部の内側に空隙がある請求項１または２に記載の表示装置。
  4. 第１絶縁層の上に配された第１下部電極及び第２下部電極と、
    前記第１下部電極と前記第２下部電極の間、前記第１下部電極の端部の上、及び前記第２下部電極の端部の上に配された第２絶縁層と、
    前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に配された第１有機層と、
    前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層を介して配され、発光層を有する第２有機層と、
    前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層及び前記第２有機層を介して配された上部電極と、
    を有し、
    前記第１下部電極、前記第２下部電極、前記第１有機層、前記第２有機層、及び前記上部電極を通る断面において、
    前記第２絶縁層は、前記第１下部電極の前記端部の上の第１部分、前記第２下部電極の前記端部の上の第２部分、及び前記第１部分から前記第２部分まで連続する第３部分を有し、
    前記第２絶縁層の前記第３部分の上面は、前記第１下部電極と前記第２下部電極の間で、凹部を有し、
    前記第２絶縁層の前記第３部分と前記第１有機層の間において、前記凹部の内側に空隙がある
    表示装置。
  5. 前記第１下部電極の前記端部と、前記第２下部電極の前記端部とは、互いに向かい合う端部である請求項１乃至４のいずれか１項に記載の表示装置。
  6. 前記第１有機層の導電率は、前記第２有機層の導電率より大きい請求項１乃至５のいずれか１項に記載の表示装置。
  7. 前記第１有機層は、正孔注入層及び正孔輸送層の少なくとも一方を含む請求項１乃至６のいずれか１項に記載の表示装置。
  8. 前記第２絶縁層は、前記第１絶縁層、前記第１下部電極、及び前記第２下部電極の上に配され、
    前記第２絶縁層は、前記第１下部電極の上に第１開口を有し、前記第２下部電極の上に第２開口を有する請求項１乃至７のいずれか１項に記載の表示装置。
  9. 前記断面において、
    前記第１絶縁層の上で、前記第１下部電極と前記第２下部電極の間に導電部材が配され、
    前記第３部分の前記上面が有する前記凹部は、前記第１下部電極と前記導電部材の間にある請求項１乃至８のいずれか１項に記載の表示装置。
  10. 前記導電部材は前記第１下部電極及び前記第２下部電極と同じ材料を含む請求項９に記載の表示装置。
  11. 前記断面において、
    前記第３部分の前記上面は、更に前記導電部材と前記第１下部電極の間に第２凹部を有する請求項９または１０に記載の表示装置。
  12. 前記断面において、
    前記第１絶縁層の上で、前記第１下部電極と前記第２下部電極の間に絶縁部材が配され、
    前記第３部分の前記上面が有する前記凹部は、前記第１下部電極と前記絶縁部材の間にある請求項１乃至８のいずれか１項に記載の表示装置。
  13. 前記第１絶縁層の上面は前記第１下部電極と前記第２下部電極との間に凹部を有し、
    前記第２絶縁層の前記第３部分の凹部は、前記第１絶縁層の前記凹部の上に配される請求項１乃至１２のいずれか１項に記載の表示装置。
  14. 前記第１有機層は、前記凹部の内側における膜厚が、前記第２絶縁層の上における膜厚より小さい請求項１乃至１３のいずれか１項に記載の表示装置。
  15. 請求項１乃至１４のいずれか１項に記載の表示装置と、
    前記表示装置に信号を入力する制御部と、を有する電子機器。
  16. 第１絶縁層を形成し、
    前記第１絶縁層の上に第１下部電極及び第２下部電極を形成し、
    前記第１絶縁層の、前記第１下部電極及び前記第２下部電極の間の一部を除去して、前記第１絶縁層に凹部を形成し、
    前記第１下部電極、前記第１絶縁層、及び前記第２下部電極の上に、前記第１下部電極の端部の上から前記第１絶縁層の凹部の上を介して前記第２下部電極の端部の上まで連続し、前記第１絶縁層の凹部と接する第２絶縁層を形成し、
    前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に第１有機層を形成し、
    前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層を介して、発光層を含む第２有機層を形成し、
    前記第１下部電極、前記第２絶縁層、及び前記第２下部電極の上に前記第１有機層及び前記第２有機層を介して上部電極を形成する、
    表示装置の製造方法。
  17. 前記第１絶縁層に前記凹部を形成する工程は、前記第１下部電極及び前記第２下部電極を形成するためのエッチングの工程が兼ねること請求項１６に記載の表示装置の製造方法。
JP2017188934A 2017-09-28 2017-09-28 表示装置、電子機器、及び表示装置の製造方法 Active JP6957294B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017188934A JP6957294B2 (ja) 2017-09-28 2017-09-28 表示装置、電子機器、及び表示装置の製造方法
US16/134,810 US10636851B2 (en) 2017-09-28 2018-09-18 Display device, electronic apparatus, and display device manufacturing method
US16/823,148 US11387299B2 (en) 2017-09-28 2020-03-18 Display device, electronic apparatus, and display device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017188934A JP6957294B2 (ja) 2017-09-28 2017-09-28 表示装置、電子機器、及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019067525A true JP2019067525A (ja) 2019-04-25
JP6957294B2 JP6957294B2 (ja) 2021-11-02

Family

ID=65806860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017188934A Active JP6957294B2 (ja) 2017-09-28 2017-09-28 表示装置、電子機器、及び表示装置の製造方法

Country Status (2)

Country Link
US (2) US10636851B2 (ja)
JP (1) JP6957294B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022224085A1 (ja) * 2021-04-22 2022-10-27 株式会社半導体エネルギー研究所 表示装置
WO2023073481A1 (ja) * 2021-10-27 2023-05-04 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法
WO2023100022A1 (ja) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法
WO2023176718A1 (ja) * 2022-03-16 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 表示装置
EP4141944A4 (en) * 2020-04-21 2024-06-05 Boe Technology Group Co Ltd DISPLAY DEVICE, DISPLAY BOARD AND MANUFACTURING METHOD THEREOF

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102325674B1 (ko) * 2017-08-16 2021-11-12 엘지디스플레이 주식회사 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
JP2019110007A (ja) * 2017-12-18 2019-07-04 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP7075292B2 (ja) * 2018-06-21 2022-05-25 キヤノン株式会社 有機デバイス、表示装置、撮像装置、照明装置、移動体用灯具、および、移動体
CN109144311B (zh) * 2018-07-26 2022-06-07 京东方科技集团股份有限公司 显示基板、指纹识别方法、触控显示装置
US11362147B2 (en) * 2018-07-31 2022-06-14 Lg Display Co., Ltd. Display device
KR20200048580A (ko) * 2018-10-30 2020-05-08 엘지디스플레이 주식회사 전계 발광 표시 장치
CN109638035B (zh) * 2018-11-13 2021-02-26 武汉华星光电半导体显示技术有限公司 像素排列结构及有机发光二极管显示装置
JP2020136145A (ja) * 2019-02-22 2020-08-31 キヤノン株式会社 有機ｅｌ素子及び発光装置
KR20200119452A (ko) * 2019-04-09 2020-10-20 삼성디스플레이 주식회사 디스플레이 장치
TWI691109B (zh) * 2019-05-09 2020-04-11 友達光電股份有限公司 顯示裝置及其製造方法
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
KR20220123010A (ko) * 2019-12-25 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기능 패널, 표시 장치, 입출력 장치, 정보 처리 장치
CN111279486A (zh) * 2020-01-13 2020-06-12 康佳集团股份有限公司 一种Micro-LED像素排列结构、排列方法及显示面板
CN112002827B (zh) * 2020-09-03 2024-04-23 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN112103315B (zh) * 2020-09-15 2024-04-09 视涯科技股份有限公司 一种有机发光显示面板和显示装置
WO2023226028A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307240A (ja) * 1998-04-15 1999-11-05 Tdk Corp 有機ｅｌ表示装置及びその製造方法
JP2009176495A (ja) * 2008-01-23 2009-08-06 Seiko Epson Corp 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器
JP2009545117A (ja) * 2006-07-25 2009-12-17 エルジー・ケム・リミテッド 有機発光素子の製造方法およびこれによって製造された有機発光素子
JP2012216338A (ja) * 2011-03-31 2012-11-08 Sony Corp 表示装置およびその製造方法
WO2014020914A1 (ja) * 2012-08-02 2014-02-06 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
JP2015072770A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス装置及びその製造方法
JP2015118796A (ja) * 2013-12-18 2015-06-25 東京エレクトロン株式会社 有機ｅｌ素子構造、その製造方法及び発光パネル
US20150236081A1 (en) * 2013-02-25 2015-08-20 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
JP2016085796A (ja) * 2014-10-23 2016-05-19 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI224880B (en) * 2002-07-25 2004-12-01 Sanyo Electric Co Organic electroluminescence display device
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6124584B2 (ja) * 2012-12-21 2017-05-10 株式会社半導体エネルギー研究所 発光装置及びその製造方法
KR102394427B1 (ko) * 2015-04-02 2022-05-04 엘지디스플레이 주식회사 유기발광표시장치 및 이를 제조하는 방법
KR102502202B1 (ko) * 2015-06-29 2023-02-21 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
US10374197B2 (en) * 2015-10-30 2019-08-06 Lg Display Co., Ltd. Organic light emitting diode display device with micro lenses
KR102375685B1 (ko) * 2016-02-02 2022-03-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
US10741587B2 (en) * 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
WO2017158477A1 (en) * 2016-03-18 2017-09-21 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102630001B1 (ko) * 2016-10-31 2024-01-25 엘지디스플레이 주식회사 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
KR102327991B1 (ko) * 2016-12-16 2021-11-18 삼성디스플레이 주식회사 디스플레이 장치의 제조방법
WO2018147050A1 (ja) * 2017-02-13 2018-08-16 ソニー株式会社 表示装置、および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307240A (ja) * 1998-04-15 1999-11-05 Tdk Corp 有機ｅｌ表示装置及びその製造方法
JP2009545117A (ja) * 2006-07-25 2009-12-17 エルジー・ケム・リミテッド 有機発光素子の製造方法およびこれによって製造された有機発光素子
JP2009176495A (ja) * 2008-01-23 2009-08-06 Seiko Epson Corp 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器
JP2012216338A (ja) * 2011-03-31 2012-11-08 Sony Corp 表示装置およびその製造方法
WO2014020914A1 (ja) * 2012-08-02 2014-02-06 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
US20150236081A1 (en) * 2013-02-25 2015-08-20 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
JP2015072770A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス装置及びその製造方法
JP2015118796A (ja) * 2013-12-18 2015-06-25 東京エレクトロン株式会社 有機ｅｌ素子構造、その製造方法及び発光パネル
JP2016085796A (ja) * 2014-10-23 2016-05-19 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4141944A4 (en) * 2020-04-21 2024-06-05 Boe Technology Group Co Ltd DISPLAY DEVICE, DISPLAY BOARD AND MANUFACTURING METHOD THEREOF
WO2022224085A1 (ja) * 2021-04-22 2022-10-27 株式会社半導体エネルギー研究所 表示装置
WO2023073481A1 (ja) * 2021-10-27 2023-05-04 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法
WO2023100022A1 (ja) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法
WO2023176718A1 (ja) * 2022-03-16 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 表示装置

Also Published As

Publication number Publication date
US20190096971A1 (en) 2019-03-28
US10636851B2 (en) 2020-04-28
JP6957294B2 (ja) 2021-11-02
US20200219951A1 (en) 2020-07-09
US11387299B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
US11387299B2 (en) Display device, electronic apparatus, and display device manufacturing method
CN109390376B (zh) 显示设备及其制造方法、以及电子装置
US11917867B2 (en) Display panel and display device for both 2D and 3D display, and method for manufacturing the same
CN108231830B (zh) 有机发光显示装置
KR102453420B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
JP5919807B2 (ja) 有機発光素子、有機発光素子の製造方法および表示装置
JP6119437B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2019102443A (ja) 電界発光表示装置
WO2021093687A1 (zh) 显示基板及其制备方法、显示装置
JP2014232631A (ja) 表示装置および表示装置の製造方法ならびに電子機器
US10084026B2 (en) Organic light emitting display device and method of fabricating the same
JP5988624B2 (ja) 発光装置及びこれを用いた撮像装置、画像形成装置
KR102547213B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2020210943A1 (en) Display substrate, display apparatus, method of fabricating display substrate
JP7182569B2 (ja) 発光素子及びその製造方法、表示装置
CN117596951A (zh) 具有改善的分辨率和可靠性的电致发光器件
JP6428822B2 (ja) 電気光学装置及び電子機器
JP2017162832A (ja) 表示装置および電子機器
JP6201442B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
US20230165098A1 (en) Display substrate, manufacturing method thereof and three-dimensional display apparatus
JP6620860B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2018116769A (ja) 表示装置
CN113571666A (zh) 显示面板及其制备方法、显示装置
JP2007005384A (ja) 半導体装置およびその製造方法、電子情報機器
WO2023015487A1 (zh) 显示基板及电子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211006

R151 Written notification of patent or utility model registration

Ref document number: 6957294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151