KR20220123010A - 기능 패널, 표시 장치, 입출력 장치, 정보 처리 장치 - Google Patents

기능 패널, 표시 장치, 입출력 장치, 정보 처리 장치 Download PDF

Info

Publication number
KR20220123010A
KR20220123010A KR1020227024764A KR20227024764A KR20220123010A KR 20220123010 A KR20220123010 A KR 20220123010A KR 1020227024764 A KR1020227024764 A KR 1020227024764A KR 20227024764 A KR20227024764 A KR 20227024764A KR 20220123010 A KR20220123010 A KR 20220123010A
Authority
KR
South Korea
Prior art keywords
film
electrode
layer
information
insulator
Prior art date
Application number
KR1020227024764A
Other languages
English (en)
Inventor
다이키 나카무라
후미야스 세이노
토모야 아오야마
타카히로 이시소네
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220123010A publication Critical patent/KR20220123010A/ko

Links

Images

Classifications

    • H01L27/3246—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H01L27/323—
    • H01L27/3234—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5206—
    • H01L51/5221—
    • H01L51/5271—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H05B33/24—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers of metallic reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공한다. 제 1 소자와, 제 1 반사막과, 절연막을 가지는 기능 패널이고, 제 1 소자는 제 1 전극, 제 2 전극, 및 발광성 재료를 포함한 층을 가지고, 발광성 재료를 포함한 층은 제 1 전극과 제 2 전극 사이에 끼워지는 영역을 가지고, 제 1 전극은 투광성을 가지고, 제 1 전극은 제 1 두께를 가지고, 제 1 반사막은 발광성 재료를 포함한 층과의 사이에 제 1 전극을 끼우는 영역을 가지고, 제 1 반사막은 제 2 두께를 가진다. 절연막은 제 1 개구부를 가지고, 제 1 개구부는 제 1 전극과 중첩되고, 절연막은 제 1 계단상 단면 형상을 가지고, 제 1 계단상 단면 형상은 제 1 개구부를 둘러싸고, 제 1 계단상 단면 형상은 제 1 단차를 가지고, 제 1 단차는 제 1 두께에 제 2 두께를 더한 두께 이상이다.

Description

기능 패널, 표시 장치, 입출력 장치, 정보 처리 장치
본 발명의 일 형태는 기능 패널, 표시 장치, 입출력 장치, 정보 처리 장치, 또는 반도체 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로 더 구체적으로 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야의 예로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
발광 장치의 크로스토크 현상의 발생을 억제하는 구조의 일례로서는, 절연층과, 상기 절연층 위에 형성된 제 1 하부 전극과, 상기 절연층 위에 형성된 제 2 하부 전극과, 상기 절연층 위에 형성되고 상기 제 1 하부 전극과 상기 제 2 하부 전극 사이에 위치하는 구조물과, 상기 절연층 위에 형성되고 상기 구조물과 상기 제 1 하부 전극 사이에 위치하는 제 1 격벽과, 상기 절연층 위에 형성되고 상기 구조물과 상기 제 2 하부 전극 사이에 위치하는 제 2 격벽과, 상기 제 1 하부 전극, 상기 제 1 격벽, 상기 구조물, 상기 제 2 격벽, 및 상기 제 2 하부 전극 위에 형성된 제 1 발광 유닛과, 상기 제 1 발광 유닛 위에 형성된 중간층과, 상기 중간층 위에 형성된 제 2 발광 유닛과, 상기 제 2 발광 유닛 위에 형성된 상부 전극이 포함되는 구조가 알려져 있다(특허문헌 1).
일본 공개특허공보 특개2014-175165호
본 발명의 일 형태는 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공하는 것을 과제 중 하나로 한다. 또는 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 편의성, 유용성, 또는 신뢰성이 우수한 신규 입출력 장치를 제공하는 것을 과제 중 하나로 한다. 또는 편의성, 유용성, 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공하는 것을 과제 중 하나로 한다. 또는 신규 기능 패널, 신규 표시 장치, 신규 입출력 장치, 신규 정보 처리 장치, 또는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 과제를 추출할 수 있다.
(1) 본 발명의 일 형태는 제 1 소자와, 제 1 반사막과, 절연막을 가지는 기능 패널이다.
제 1 소자는 제 1 전극, 제 2 전극, 및 발광성 재료를 포함한 층을 가지고, 발광성 재료를 포함한 층은 제 1 전극과 제 2 전극 사이에 끼워지는 영역을 가진다.
제 1 전극은 투광성을 가지고, 제 1 전극은 제 1 두께를 가진다. 또한 제 1 반사막은 발광성 재료를 포함한 층과의 사이에 제 1 전극을 끼우는 영역을 가지고, 제 1 반사막은 제 2 두께를 가진다.
절연막은 제 1 개구부를 가지고, 제 1 개구부는 제 1 전극과 중첩되고, 절연막은 제 1 계단상 단면 형상을 가지고, 제 1 계단상 단면 형상은 위쪽에서 보았을 때 제 1 개구부를 둘러싼다. 또한 제 1 계단상 단면 형상은 제 1 단차를 가지고, 제 1 단차는 제 1 두께에 제 2 두께를 더한 두께 이상이다.
이에 의하여, 제 1 개구부를 둘러싸는 제 1 단차에, 발광성 재료를 포함한 층의 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층을 따라 제 1 개구부보다 외측으로 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 제 1 개구부와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
(2) 또한 본 발명의 일 형태는 제 1 계단상 단면 형상이 제 1 단차 사이에 제 2 단차 및 제 3 단차를 가지고, 제 2 단차는 제 3 단차보다 작고, 제 2 단차는 제 1 두께의 0.5배 이상 1.5배 이하인 상기 기능 패널이다.
이에 의하여, 제 1 전극의 두께에 따라 제 2 단차를 변화시킬 수 있다. 또는 제 1 전극의 두께의 영향을 받지 않고 제 3 단차를 일정하게 할 수 있다. 또는 제 1 개구부를 둘러싸는 제 3 단차에서, 발광성 재료를 포함한 층을 얇게 할 수 있다. 또는 발광성 재료를 포함한 층을 따라 제 1 개구부보다 외측으로 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 제 1 개구부와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
(3) 또한 본 발명의 일 형태는 제 2 소자를 가지는 상기 기능 패널이다.
제 2 소자는 제 3 전극, 제 2 전극, 및 발광성 재료를 포함한 층을 가지고, 발광성 재료를 포함한 층은 제 3 전극과 제 2 전극 사이에 끼워지는 영역을 가진다.
절연막은 제 2 개구부를 가지고, 제 2 개구부는 제 3 전극과 중첩되고, 절연막은 제 2 계단상 단면 형상을 가지고, 제 2 계단상 단면 형상은 제 2 개구부를 둘러싸고, 제 2 계단상 단면 형상은 경사를 가지고, 경사는 제 3 전극의 표면에 대하여 60° 이상 90° 이하이다.
이에 의하여, 발광성 재료를 포함한 층에서 제 1 개구부를 둘러싸는 영역 및 제 2 개구부를 둘러싸는 영역에 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층에 있어서 절연막과 중첩되는 영역을 통하여 제 2 전극과 제 1 전극 사이에 흐르는 전류를 억제할 수 있다. 또는 발광성 재료를 포함한 층에 있어서 절연막과 중첩되는 영역을 통하여 제 2 개구부와 중첩되는 영역의 제 2 전극과 제 1 전극 사이에 흐르는 전류를 억제할 수 있다. 또는 발광성 재료를 포함한 층에 있어서 절연막과 중첩되는 영역을 통하여 제 1 개구부와 중첩되는 영역의 제 2 전극과 제 3 전극 사이에 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 제 1 개구부와 중첩되는 영역 또는 제 2 개구부와 중첩되는 영역에 집중시킬 수 있다. 또는 제 1 소자의 동작이 제 2 소자의 동작에 미치는 영향을 억제할 수 있다. 또는 제 1 소자 및 제 2 소자 사이에 발생하는 크로스토크 현상을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
(4) 또한 본 발명의 일 형태는 제 2 계단상 단면 형상이 제 4 단차를 가지고, 제 4 단차는 제 1 단차의 0.7배 이상 1.3배 이하인 상기 기능 패널이다.
이에 의하여, 제 1 개구부를 둘러싸는 제 1 단차 및 제 2 개구부를 둘러싸는 제 2 단차에, 발광성 재료를 포함한 층의 두께가 얇은 부분을 형성할 수 있다. 발광성 재료를 포함한 층에 있어서 절연막과 중첩되는 영역을 통하여 제 2 전극과 제 1 전극 사이에 흐르는 전류를 억제할 수 있다. 또는 발광성 재료를 포함한 층에 있어서 절연막과 중첩되는 영역을 통하여 제 2 개구부와 중첩되는 영역의 제 2 전극과 제 1 전극 사이에 흐르는 전류를 억제할 수 있다. 또는 발광성 재료를 포함한 층에 있어서 절연막과 중첩되는 영역을 통하여 제 1 개구부와 중첩되는 영역의 제 2 전극과 제 3 전극 사이에 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 제 1 개구부와 중첩되는 영역 또는 제 2 개구부와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
(5) 또한 본 발명의 일 형태는 제 3 전극이 제 4 두께를 가지고, 제 2 계단상 단면 형상이 제 4 단차 사이에 제 5 단차 및 제 6 단차를 가지는 상기 기능 패널이다.
제 5 단차는 제 4 두께의 0.5배 이상 1.5배 이하이며 제 6 단차보다 작고, 제 6 단차는 제 3 단차의 0.7배 이상 1.3배 이하이다.
이에 의하여, 제 3 전극의 두께에 따라 제 2 단차를 변화시킬 수 있다. 또는 제 1 전극의 두께 및 제 3 전극의 두께의 영향을 받지 않고 제 3 단차 및 제 6 단차를 일정하게 할 수 있다. 또는 제 1 개구부를 둘러싸는 제 3 단차 및 제 2 개구부를 둘러싸는 제 6 단차에, 발광성 재료를 포함한 층의 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층에 있어서 절연막과 중첩되는 영역을 통하여 제 2 전극과 제 1 전극 사이에 흐르는 전류를 억제할 수 있다. 또는 발광성 재료를 포함한 층에 있어서 절연막과 중첩되는 영역을 통하여 제 2 개구부와 중첩되는 제 2 전극과 제 1 전극 사이에 흐르는 전류를 억제할 수 있다. 또는 발광성 재료를 포함한 층에 있어서 절연막과 중첩되는 영역을 통하여 제 1 개구부와 중첩되는 제 2 전극과 제 3 전극 사이에 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 제 1 개구부와 중첩되는 영역 또는 제 2 개구부와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
(6) 또한 본 발명의 일 형태는 발광성 재료를 포함한 층이 제 1 발광 유닛, 제 2 발광 유닛, 및 중간층을 가지는 상기 기능 패널이다.
제 1 발광 유닛은 제 1 전극과 중간층 사이에 끼워지는 영역을 가진다. 또한 중간층은 제 1 발광 유닛과 제 2 발광 유닛 사이에 끼워지는 영역을 가지고, 중간층은 제 2 발광 유닛보다 높은 도전성을 가진다.
이에 의하여, 발광성 재료를 포함한 층에서 제 1 개구부를 둘러싸는 영역에, 중간층의 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층을 따라 제 1 개구부보다 외측으로 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 제 1 개구부와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
(7) 또한 본 발명의 일 형태는 화소 세트를 가지는 상기 기능 패널이다.
화소 세트는 제 1 화소 및 제 2 화소를 가지고, 제 1 화소는 제 1 소자 및 화소 회로를 가지고, 제 2 화소는 제 2 소자를 가진다. 또한 제 1 소자는 화소 회로와 전기적으로 접속된다.
이에 의하여, 화소 회로를 사용하여 제 1 소자를 구동할 수 있다. 또는 크로스토크의 발생을 억제하면서 제 1 화소 및 제 2 화소를 사용하여 표시를 할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
(8) 또한 본 발명의 일 형태는 기능층을 가지는 상기 기능 패널이다.
기능층은 화소 회로를 가지고, 화소 회로는 제 1 트랜지스터를 포함하고, 기능층은 구동 회로를 가지고, 구동 회로는 제 2 트랜지스터를 포함한다.
제 1 트랜지스터는 반도체막을 가지고, 제 2 트랜지스터는 상기 반도체막을 형성하는 공정에서 제작할 수 있는 반도체막을 가진다.
이에 의하여 화소 회로를 기능층에 형성할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
(9) 또한 본 발명의 일 형태는 영역을 가지고, 영역은 한 그룹의 화소 세트, 다른 한 그룹의 화소 세트, 제 1 도전막, 및 제 2 도전막을 가지는 상기 기능 패널이다.
한 그룹의 화소 세트는 행 방향으로 배치되고, 상기 화소 세트를 포함하고, 제 1 도전막과 전기적으로 접속된다.
다른 한 그룹의 화소 세트는 행 방향과 교차하는 열 방향으로 배치되고, 상기 화소 세트를 포함하고, 제 2 도전막과 전기적으로 접속된다.
이에 의하여 복수의 화소에 화상 정보를 공급할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
(10) 또한 본 발명의 일 형태는 제어부와 상기 기능 패널을 가지는 표시 장치이다.
제어부는 화상 정보 및 제어 정보를 공급받고, 제어부는 화상 정보에 기초하여 정보를 생성하고, 제어부는 제어 정보에 기초하여 제어 신호를 생성하고, 제어부는 정보 및 제어 신호를 공급한다.
기능 패널은 정보 및 제어 신호를 공급받고, 화소 세트는 정보에 기초하여 표시를 한다.
이에 의하여, 제 1 소자를 사용하여 화상 정보를 표시할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
(11) 또한 본 발명의 일 형태는 입력부와 표시부를 가지는 입출력 장치이다.
표시부는 상기 기능 패널을 가지고, 입력부는 검지 영역을 가지고, 입력부는 검지 영역에 근접하는 물체를 검지하고, 검지 영역은 제 1 화소와 중첩되는 영역을 가진다.
이에 의하여, 표시부를 사용하여 화상 정보를 표시하면서, 표시부와 중첩되는 영역에 근접하는 물체를 검지할 수 있다. 또는 표시부에 근접시키는 손가락 등을 포인터로서 사용하여 위치 정보를 입력할 수 있다. 또는 위치 정보를 표시부에 표시하는 화상 정보와 관련지을 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 입출력 장치를 제공할 수 있다.
(12) 또한 본 발명의 일 형태는 연산 장치와 입출력 장치를 가지는 정보 처리 장치이다.
연산 장치에는 입력 정보 또는 검지 정보를 공급받고, 연산 장치는 입력 정보 또는 검지 정보에 기초하여 제어 정보 및 화상 정보를 생성한다. 또한 연산 장치는 제어 정보 및 화상 정보를 공급한다.
입출력 장치는 입력 정보 및 검지 정보를 공급하고, 입출력 장치는 제어 정보 및 화상 정보를 공급받고, 입출력 장치는 표시부, 입력부, 및 검지부를 가진다. 또한 표시부는 상기 기능 패널을 가지고, 표시부는 제어 정보에 기초하여 화상 정보를 표시한다. 또한 입력부는 입력 정보를 생성하고, 검지부는 검지 정보를 생성한다.
이에 의하여, 입력 정보 또는 검지 정보에 기초하여 제어 정보를 생성할 수 있다. 또는 입력 정보 또는 검지 정보에 기초하여 화상 정보를 표시할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다.
(13) 또한 본 발명의 일 형태는 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 자세 검출 장치 중 하나 이상과 상기 기능 패널을 포함하는 정보 처리 장치이다.
이에 의하여, 다양한 입력 장치를 사용하여 공급되는 정보에 기초하여 연산 장치는 화상 정보 또는 제어 정보를 생성할 수 있다. 그 결과, 편의성 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다.
본 명세서에 첨부한 도면에서는 구성 요소를 기능별로 분류하고 각각 독립된 블록으로서 블록도를 나타내었지만, 실제의 구성 요소는 기능별로 완전히 분리되기 어렵고, 하나의 구성 요소가 복수의 기능에 관련될 수도 있다.
본 명세서에서 트랜지스터가 가지는 소스와 드레인은 트랜지스터의 극성 및 각 단자에 공급되는 전위의 높낮이에 따라 그 호칭이 서로 바뀐다. 일반적으로, n채널형 트랜지스터에서는 낮은 전위가 공급되는 단자가 소스라고 불리고, 높은 전위가 공급되는 단자가 드레인이라고 불린다. 또한 p채널형 트랜지스터에서는 낮은 전위가 공급되는 단자가 드레인이라고 불리고, 높은 전위가 공급되는 단자가 소스라고 불린다. 본 명세서에서는 편의상 소스와 드레인이 고정되어 있는 것으로 가정하여 트랜지스터의 접속 관계를 설명하는 경우가 있지만, 실제로는 상술한 전위의 관계에 따라 소스와 드레인의 호칭이 서로 바뀐다.
본 명세서에서 트랜지스터의 소스란 활성층으로서 기능하는 반도체막의 일부인 소스 영역, 또는 상기 반도체막에 접속된 소스 전극을 의미한다. 마찬가지로, 트랜지스터의 드레인이란 상기 반도체막의 일부인 드레인 영역, 또는 상기 반도체막에 접속된 드레인 전극을 의미한다. 또한 게이트는 게이트 전극을 의미한다.
본 명세서에서 트랜지스터가 직렬로 접속되어 있는 상태란 예를 들어 제 1 트랜지스터의 소스 및 드레인 중 한쪽만이 제 2 트랜지스터의 소스 및 드레인 중 한쪽에만 접속되어 있는 상태를 의미한다. 또한 트랜지스터가 병렬로 접속되어 있는 상태란 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽이 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽에 접속되어 있는 상태를 의미한다.
본 명세서에서 접속이란 전기적인 접속을 의미하며, 전류, 전압, 또는 전위를 공급할 수 있는 상태 또는 전송(傳送)할 수 있는 상태에 상당한다. 따라서, 접속되어 있는 상태란 반드시 직접 접속되어 있는 상태를 의미하는 것은 아니며, 전류, 전압, 또는 전위를 공급할 수 있도록 또는 전송할 수 있도록 배선, 저항, 다이오드, 트랜지스터 등의 회로 소자를 통하여 간접적으로 접속되어 있는 상태도 그 범주에 포함한다.
본 명세서에서 회로도상 독립되어 있는 구성 요소들이 서로 접속되어 있는 경우이어도 실제로는 예를 들어 배선의 일부가 전극으로서 기능하는 경우 등, 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 본 명세서에서 접속이란, 이와 같이 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한 본 명세서에서 트랜지스터의 제 1 전극 및 제 2 전극 중 한쪽이 소스 전극을 가리키고, 다른 쪽이 드레인 전극을 가리킨다.
본 발명의 일 형태에 의하여 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다. 또는 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다. 또는 편의성, 유용성, 또는 신뢰성이 우수한 신규 입출력 장치를 제공할 수 있다. 또는 편의성, 유용성, 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다. 또는 신규 기능 패널, 신규 표시 장치, 신규 입출력 장치, 신규 정보 처리 장치, 또는 신규 반도체 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 효과를 추출할 수 있다.
도 1의 (A) 내지 (D)는 실시형태에 따른 기능 패널의 구성을 설명하는 도면이다.
도 2의 (A) 내지 (D)는 실시형태에 따른 기능 패널의 구성을 설명하는 도면이다.
도 3은 실시형태에 따른 기능 패널의 구성을 설명하는 도면이다.
도 4의 (A) 및 (B)는 실시형태에 따른 기능 패널의 구성을 설명하는 도면이다.
도 5의 (A) 내지 (C)는 실시형태에 따른 기능 패널의 구성을 설명하는 도면이다.
도 6은 실시형태에 따른 기능 패널의 구성을 설명하는 회로도이다.
도 7은 실시형태에 따른 기능 패널의 구성을 설명하는 회로도이다.
도 8의 (A) 및 (B)는 실시형태에 따른 기능 패널의 구성을 설명하는 회로도이다.
도 9는 실시형태에 따른 기능 패널의 구성을 설명하는 단면도이다.
도 10의 (A) 및 (B)는 실시형태에 따른 기능 패널의 구성을 설명하는 단면도이다.
도 11의 (A) 및 (B)는 실시형태에 따른 기능 패널의 구성을 설명하는 단면도이다.
도 12의 (A) 및 (B)는 실시형태에 따른 기능 패널의 구성을 설명하는 단면도이다.
도 13의 (A) 내지 (C)는 실시형태에 따른 기능 패널의 구성을 설명하는 단면도이다.
도 14의 (A) 및 (B)는 실시형태에 따른 기능 패널의 구성을 설명하는 도면이다.
도 15는 실시형태에 따른 기능 패널의 동작을 설명하는 도면이다.
도 16의 (A) 내지 (D)는 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 17은 실시형태에 따른 입출력 장치의 구성을 설명하는 블록도이다.
도 18의 (A) 내지 (C)는 실시형태에 따른 정보 처리 장치의 구성을 설명하는 블록도 및 투영도이다.
도 19의 (A) 및 (B)는 실시형태에 따른 정보 처리 장치의 구동 방법을 설명하는 흐름도이다.
도 20의 (A) 내지 (C)는 실시형태에 따른 정보 처리 장치의 구동 방법을 설명하는 도면이다.
도 21의 (A) 내지 (C)는 실시형태에 따른 정보 처리 장치의 구동 방법을 설명하는 도면이다.
도 22의 (A) 내지 (D)는 실시형태에 따른 정보 처리 장치의 구동 방법을 설명하는 도면이다.
도 23의 (A) 내지 (E)는 실시형태에 따른 정보 처리 장치의 구성을 설명하는 도면이다.
도 24의 (A) 내지 (E)는 실시형태에 따른 정보 처리 장치의 구성을 설명하는 도면이다.
도 25의 (A) 및 (B)는 실시형태에 따른 정보 처리 장치의 구성을 설명하는 도면이다.
도 26의 (A)는 본 발명의 일 형태인 반도체 장치의 상면도이다. 도 26의 (B) 내지 (D)는 본 발명의 일 형태인 반도체 장치의 단면도이다.
도 27의 (A) 및 (B)는 실시예에 따른 기능 패널의 단면을 설명하는 투과 전자 현미경 사진이다.
도 28의 (A) 내지 (C)는 실시예에 따른 기능 패널의 구성 및 특성을 설명하는 도면이다.
도 29의 (A) 및 (B)는 실시예에 따른 기능 패널의 구성을 설명하는 도면이다.
도 30의 (A)는 실시예에 따른 기능 패널의 제작 방법을 설명하는 도면이고, 도 30의 (B)는 실시예에 따른 기능 패널의 착색막의 특성을 설명하는 도면이다.
도 31의 (A) 내지 (F)는 실시예에 따른 기능 패널의 특성을 설명하는 도면이다.
도 32의 (A) 내지 (F)는 실시예에 따른 기능 패널의 특성을 설명하는 도면이다.
도 33의 (A) 및 (B)는 실시예에 따른 기능 패널의 사진이고, 도 33의 (C)는 실시예에 따른 기능 패널의 특성을 설명하는 도면이다.
도 34는 실시예에 따른 발광 소자의 구성을 설명하는 도면이다.
도 35는 실시예에 따른 발광 소자의 전압-휘도 특성을 설명하는 도면이다.
도 36은 실시예에 따른 발광 소자를 1000cd/m2의 휘도로 발광시켰을 때의 발광 스펙트럼을 설명하는 도면이다.
도 37은 실시예에 따른 비교 발광 소자의 전압-휘도 특성을 설명하는 도면이다.
도 38은 실시예에 따른 비교 발광 소자를 1000cd/m2의 휘도로 발광시켰을 때의 발광 스펙트럼을 설명하는 도면이다.
본 발명의 일 형태의 기능 패널은 제 1 소자와, 제 1 반사막과, 절연막을 가진다. 제 1 소자는 제 1 전극, 제 2 전극, 및 발광성 재료를 포함한 층을 가지고, 발광성 재료를 포함한 층은 제 1 전극과 제 2 전극 사이에 끼워지는 영역을 가지고, 제 1 전극은 투광성을 가지고, 제 1 전극은 제 1 두께를 가지고, 제 1 반사막은 발광성 재료를 포함한 층과의 사이에 제 1 전극을 끼우는 영역을 가지고, 제 1 반사막은 제 2 두께를 가진다. 절연막은 제 1 개구부를 가지고, 제 1 개구부는 제 1 전극과 중첩되고, 절연막은 제 1 계단상 단면 형상을 가지고, 제 1 계단상 단면 형상은 제 1 단차를 가지고, 제 1 단차는 제 1 두께에 제 2 두께를 더한 두께 이상이다.
이에 의하여, 발광성 재료를 포함한 층(553)에서 제 1 개구부(528h(1))를 둘러싸는 영역에 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층(553)을 따라 제 1 개구부(528h(1))보다 외측으로 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 제 1 개구부(528h(1))와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다. 또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 기능 패널의 구성에 대하여 도면을 참조하여 설명한다.
도 1의 (A)는 본 발명의 일 형태의 기능 패널의 사시도이고, 도 1의 (B)는 도 1의 (A)의 절단면 Y-Z를 따르는 단면도이다. 또한 도 1의 (C) 및 (D)는 도 1의 (B)의 일부를 설명하는 도면이다.
도 2의 (A)는 본 발명의 일 형태의 기능 패널의 사시도이고, 도 2의 (B)는 도 2의 (A)의 절단면 Y-Z를 따르는 단면도이다. 또한 도 2의 (C) 및 (D)는 도 2의 (B)의 일부를 설명하는 도면이다.
도 3은 도 1의 (C)의 일부를 설명하는 도면이다.
또한 본 명세서에서 값이 1 이상의 정수(整數)인 변수를 부호에 사용하는 경우가 있다. 예를 들어 값이 1 이상의 정수인 변수 p를 포함하는 (p)를 최대 p개의 구성 요소 중 어느 것을 특정하는 부호의 일부에 사용하는 경우가 있다. 또한 예를 들어 값이 1 이상의 정수인 변수 m 및 변수 n을 포함하는 (m, n)을 최대 m×n개의 구성 요소 중 어느 것을 특정하는 부호의 일부에 사용하는 경우가 있다.
<기능 패널(700)의 구성예 1>
본 실시형태에서 설명하는 기능 패널은 소자(550G(i, j))와, 반사막(554G(i, j))과, 절연막(528)을 가진다(도 1의 (C) 참조).
<<소자(550G(i, j))의 구성예>>
소자(550G(i, j))는 전극(551G(i, j)), 전극(552), 및 발광성 재료를 포함한 층(553)을 가진다.
발광성 재료를 포함한 층(553)은 전극(551G(i, j))과 전극(552) 사이에 끼워지는 영역을 가진다.
전극(551G(i, j))은 투광성을 가지고, 전극(551G(i, j))은 두께(T1)를 가진다. 또한 두께(T1)를 제어하여 발광성 재료를 포함한 층(553)과 반사막(554G(i, j)) 사이의 거리를 조정할 수 있다. 이로써, 기능 패널(700)에 미소 공진기 구조를 형성할 수 있다. 또는 소자(550G(i, j))로부터 특정 파장의 광을 효율적으로 추출할 수 있다.
<<반사막(554G(i, j))의 구성예>>
반사막(554G(i, j))은 발광성 재료를 포함한 층(553)과의 사이에 전극(551G(i, j))을 끼우는 영역을 가지고, 반사막(554G(i, j))은 두께(T2)를 가진다. 예를 들어, 도전성을 가지는 재료를 반사막(554G(i, j))에 사용할 수 있다. 구체적으로는, 배선 등을 반사막(554G(i, j))에 사용할 수 있다.
<<절연막(528)의 구성예 1>>
절연막(528)은 두께(T3)를 가지고, 두께(T3)는 두께(T1)에 두께(T2)를 더한 두께 이상이다. 또한 절연막(528)은 개구부(528h(1))를 가진다(도 1의 (A) 내지 (C) 참조).
개구부(528h(1))는 전극(551G(i, j))과 중첩되고, 절연막(528)은 계단상 단면 형상(SCT1)을 가진다(도 1의 (C) 및 (D) 참조).
계단상 단면 형상(SCT1)은 개구부(528h(1))를 둘러싸고, 계단상 단면 형상(SCT1)은 경사 θ를 가진다(도 1의 (A) 및 (B) 참조).
경사 θ는 전극(551G(i, j))의 표면에 대하여 60° 이상 90° 이하이다(도 1의 (C) 참조). 구체적으로는, 경사 θ는 전극(551G(i, j))이 발광성 재료를 포함한 층(553)과 접하는 표면에 대한 각도이다. 또는 경사 θ는 절연막(528)의 밑면에 대한 측면의 각도이다. 또한 발광성 재료를 포함한 층(553)의 두께는 절연막(528)의 경사 θ를 가지는 측면에 접하는 영역에 있어서, 전극(551G(i, j))에 접하는 영역보다 얇다.
이에 의하여, 발광성 재료를 포함한 층(553)에서 개구부(528h(1))를 둘러싸는 영역에 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층(553)을 따라 개구부(528h(1))보다 외측으로 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<절연막(528)의 구성예 2>>
또한 계단상 단면 형상(SCT1)은 단차(528D(1))를 가진다(도 1의 (C) 및 (D) 참조). 단차(528D(1))는 두께(T1)에 두께(T2)를 더한 두께 이상이다. 예를 들어, 두께(T2)의 반사막(554G(i, j)) 및 두께(T1)의 전극(551G(i, j))이 적층된 가공 부재에 절연막(528)을 형성하는 방법에 의하여, 절연막(528)에 단차(528D(1))를 형성할 수 있다. 이로써, 두께(T1)에 두께(T2)를 더한 두께와 같은 정도의 단차(528D(1))를 형성할 수 있다. 또한 예를 들어, 절연막(522G), 두께(T2)의 반사막(554G(i, j)), 및 두께(T1)의 전극(551G(i, j))이 적층된 가공 부재에 절연막(528)을 형성할 수 있다. 이로써, 더 큰 단차를 형성할 수 있다.
이에 의하여, 개구부(528h(1))를 둘러싸는 단차(528D(1))에, 발광성 재료를 포함한 층(553)의 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층(553)을 따라 개구부(528h(1))보다 외측으로 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<절연막(528)의 구성예 3>>
또한 계단상 단면 형상(SCT1)은 단차(528D(1)) 사이에 단차(528D(2)) 및 단차(528D(3))를 가진다(도 2의 (C) 및 (D) 참조).
단차(528D(2))는 단차(528D(3))보다 작고, 단차(528D(2))는 두께(T1)의 0.5배 이상 1.5배 이하이다. 예를 들어 단차(528D(2))는 두께(T1)와 같은 정도의 단차를 가진다. 또한 단차(528D(3))는 전극(551G(i, j))의 두께(T1)의 영향을 받지 않는다.
이에 의하여, 전극(551G(i, j))의 두께(T1)에 따라 단차(528D(2))를 변화시킬 수 있다. 또는 전극(551G(i, j))의 두께(T1)의 영향을 받지 않고 단차(528D(3))를 일정하게 할 수 있다. 또는 개구부(528h(1))를 둘러싸는 단차(528D(3))에서 발광성 재료를 포함한 층(553)을 얇게 할 수 있다. 또는 발광성 재료를 포함한 층(553)을 따라 개구부(528h(1))보다 외측으로 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<기능 패널(700)의 구성예 2>
본 실시형태에서 설명하는 기능 패널은 소자(550B(i, j))를 가진다(도 1의 (A), (C), 도 2의 (A) 및 (C) 참조).
<<소자(550G(i, j))의 구성예>>
소자(550B(i, j))는 전극(551B(i, j)), 전극(552), 및 발광성 재료를 포함한 층(553)을 가진다(도 1의 (C) 및 도 2의 (C) 참조).
발광성 재료를 포함한 층(553)은 전극(551B(i, j))과 전극(552) 사이에 끼워지는 영역을 가진다.
<<절연막(528)의 구성예 4>>
절연막(528)은 개구부(528h(2))를 가진다(도 1의 (A), (B), 도 2의 (A) 및 (B) 참조). 또한 개구부(528h(2))는 전극(551B(i, j))과 중첩되고, 절연막(528)은 계단상 단면 형상(SCT2)을 가진다.
계단상 단면 형상(SCT2)은 개구부(528h(2))를 둘러싸고, 계단상 단면 형상(SCT2)은 경사 θ를 가진다(도 1의 (C) 및 도 2의 (C) 참조).
경사 θ는 전극(551B(i, j))의 표면에 대하여 60° 이상 90° 이하이다.
이에 의하여, 발광성 재료를 포함한 층(553)에서 개구부(528h(1))를 둘러싸는 영역 및 개구부(528h(2))를 둘러싸는 영역에 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(2))와 중첩되는 영역의 전극(552)과 전극(551G(i, j)) 사이에 흐르는 전류를 억제할 수 있다. 또는 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(1))와 중첩되는 영역의 전극(552)과 전극(551B(i, j)) 사이에 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역 또는 개구부(528h(2))와 중첩되는 영역에 집중시킬 수 있다. 또는 소자(550G(i, j))의 동작이 소자(550B(i, j))의 동작에 미치는 영향을 억제할 수 있다. 또는 소자(550G(i, j))와 소자(550B(i, j)) 사이에 발생하는 크로스토크 현상을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<절연막(528)의 구성예 5>>
계단상 단면 형상(SCT2)은 단차(528D(4))를 가지고, 단차(528D(4))는 단차(528D(1))의 0.7배 이상 1.3배 이하, 바람직하게는 0.9배 이상 1.1배 이하이다(도 1의 (D) 및 도 2의 (D) 참조). 예를 들어 절연막(522B), 두께(T2)의 반사막(554B(i, j)), 및 두께(T4)의 전극(551B(i, j))이 적층된 가공 부재에 절연막(528)을 형성할 수 있다. 이에 의하여, 단차(528D(4))를 단차(528D(1))와 같은 정도로 할 수 있다. 또는 단차(528D(4))가 단차(528D(1))와 같은 정도가 되도록 절연막(522B)의 두께를 조정할 수 있다.
이에 의하여, 개구부(528h(1))를 둘러싸는 단차(528D(1)) 및 개구부(528h(2))를 둘러싸는 단차(528D(4))에, 발광성 재료를 포함한 층(553)의 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(2))와 중첩되는 영역의 전극(552)과 전극(551G(i, j)) 사이에 흐르는 전류를 억제할 수 있다. 또는 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(1))와 중첩되는 영역의 전극(552)과 전극(551B(i, j)) 사이에 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역 또는 개구부(528h(2))와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<절연막(528)의 구성예 6>>
전극(551B(i, j))은 두께(T4)를 가진다(도 2의 (C) 참조).
또한 계단상 단면 형상(SCT2)은 단차(528D(4)) 사이에 단차(528D(5)) 및 단차(528D(6))를 가진다(도 2의 (C) 및 (D) 참조).
단차(528D(5))는 두께(T4)의 0.5배 이상 1.5배 이하이며 단차(528D(6))보다 작다. 또한 단차(528D(6))는 단차(528D(3))의 0.7배 이상 1.3배 이하, 바람직하게는 0.9배 이상 1.1배 이하이다. 예를 들어 단차(528D(5))는 두께(T4)와 같은 정도의 단차를 가진다. 또한 단차(528D(6))는 전극(551B(i, j))의 두께(T4)의 영향을 받지 않는다.
이에 의하여, 전극(551B(i, j))의 두께(T4)에 따라 단차(528D(5))를 변화시킬 수 있다. 또는 전극(551G(i, j))의 두께(T1) 및 전극(551B(i, j))의 두께(T4)의 영향을 받지 않고 단차(528D(3)) 및 단차(528D(6))를 일정하게 할 수 있다. 또는 개구부(528h(1))를 둘러싸는 단차(528D(3)) 및 개구부(528h(2))를 둘러싸는 단차(528D(6))에, 발광성 재료를 포함한 층(553)의 두께가 얇은 부분을 형성할 수 있다. 또는 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(2))와 중첩되는 전극(552)과 전극(551G(i, j)) 사이에 흐르는 전류를 억제할 수 있다. 또는 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(1))와 중첩되는 전극(552)과 전극(551B(i, j)) 사이에 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역 또는 개구부(528h(2))와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<발광성 재료를 포함한 층(553)의 구성예>>
발광성 재료를 포함한 층(553)은 발광 유닛(103(1)), 발광 유닛(103(2)), 및 중간층(106)을 가진다(도 3 참조).
발광 유닛(103(1))은 전극(551G(i, j))과 중간층(106) 사이에 끼워진다. 또한 발광 유닛은 한쪽에서 주입된 전자가 다른 쪽에서 주입된 정공과 재결합하는 영역을 하나 가진다. 또한 발광 유닛은 발광성 재료를 포함하고, 발광성 재료는 전자와 정공의 재결합에 의하여 발생하는 에너지를 광으로서 방출한다. 예를 들어, 청색광을 사출하는 구성을 발광 유닛(103(1))에 사용하고, 황색광을 사출하는 구성을 발광 유닛(103(2))에 사용할 수 있다. 이로써, 발광성 재료를 포함한 층(553)을 백색광을 사출하는 구성으로 할 수 있다.
중간층(106)은 발광 유닛(103(1))과 발광 유닛(103(2)) 사이에 끼워지는 영역을 가지고, 중간층(106)은 발광 유닛(103(2))보다 높은 도전성을 가진다. 중간층은 2개의 발광 유닛 사이에 끼워지는 영역을 가진다. 중간층은 전하 발생 영역을 가지고, 중간층은 음극 측에 배치된 발광 유닛에 정공을 공급하고, 양극 측에 배치된 발광 유닛에 전자를 공급하는 기능을 가진다. 또한 복수의 발광 유닛 및 중간층을 가지는 구성을 탠덤형 발광 소자라고 하는 경우가 있다.
상술한 바와 같이 하여, 발광성 재료를 포함한 층(553)에서 개구부(528h(1))를 둘러싸는 영역에 중간층(106)의 두께가 얇은 부분(106N)을 형성할 수 있다. 또는 발광성 재료를 포함한 층(553)을 따라 개구부(528h(1))보다 외측으로 흐르는 전류를 억제할 수 있다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역에 집중시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 기능 패널의 구성에 대하여 도면을 참조하여 설명한다.
도 4의 (A)는 본 발명의 일 형태의 기능 패널의 구성을 설명하는 상면도이고, 도 4의 (B)는 도 4의 (A)의 일부를 설명하는 도면이다.
도 5의 (A)는 도 4의 (A)의 일부를 설명하는 도면이고, 도 5의 (B)는 도 5의 (A)의 일부를 설명하는 도면이고, 도 5의 (C)는 도 5의 (A)의 다른 일부를 설명하는 도면이다.
도 6은 본 발명의 일 형태의 기능 패널에 사용할 수 있는 화소 회로의 구성을 설명하는 회로도이다.
도 7은 본 발명의 일 형태의 기능 패널에 사용할 수 있는 화소 회로의 구성을 설명하는 회로도이다.
도 8의 (A)에는 본 발명의 일 형태의 기능 패널에 사용할 수 있는 증폭 회로의 일부를 설명하는 회로도이고, 도 8의 (B)는 본 발명의 일 형태의 기능 패널에 사용할 수 있는 샘플링 회로의 회로도이다.
<기능 패널(700)의 구성예 1>
기능 패널(700)은 화소 세트(703(i, j))를 가진다(도 4의 (A) 참조).
또한 기능 패널(700)은 도전막(G1(i))과, 도전막(G2(i))과, 도전막(S1g(j))과, 도전막(S2g(j))과, 도전막(ANO)과, 도전막(VCOM2)과, 도전막(V0)을 가진다(도 6 참조).
또한 예를 들어 도전막(G1(i))에는 제 1 선택 신호가 공급되고, 도전막(G2(i))에는 제 2 선택 신호가 공급되고, 도전막(S1g(j))에는 화상 신호가 공급되고, 도전막(S2g(j))에는 제어 신호가 공급된다.
<<화소(703(i, j))의 구성예 1>>
화소 세트(703(i, j))는 화소(702G(i, j))를 가진다(도 4의 (B) 참조). 화소(702G(i, j))는 화소 회로(530G(i, j)) 및 소자(550G(i, j))를 가진다(도 5의 (A) 참조).
<<화소 회로(530G(i, j))의 구성예 1>>
화소 회로(530G(i, j))는 제 1 선택 신호를 공급받고, 화소 회로(530G(i, j))는 제 1 선택 신호에 기초하여 화상 신호를 취득한다.
예를 들어 도전막(G1(i))을 사용하여 제 1 선택 신호를 공급할 수 있다(도 5의 (B) 참조). 또는 도전막(S1g(j))을 사용하여 화상 신호를 공급할 수 있다. 또한 제 1 선택 신호를 공급하고, 화소 회로(530G(i, j))가 화상 신호를 취득하는 동작을 "기록"이라고 할 수 있다(도 15 참조).
<<화소 회로(530G(i, j))의 구성예 2>>
화소 회로(530G(i, j))는 스위치(SW21), 스위치(SW22), 트랜지스터(M21), 용량 소자(C21), 및 노드(N21)를 가진다(도 6 참조). 또한 화소 회로(530G(i, j))는 노드(N22), 용량 소자(C22), 및 스위치(SW23)를 가진다.
트랜지스터(M21)는 노드(N21)에 전기적으로 접속되는 게이트 전극과, 소자(550G(i, j))에 전기적으로 접속되는 제 1 전극과, 도전막(ANO)에 전기적으로 접속되는 제 2 전극을 가진다.
스위치(SW21)는 노드(N21)에 전기적으로 접속되는 제 1 단자와, 도전막(S1g(j))에 전기적으로 접속되는 제 2 단자와, 도전막(G1(i))의 전위에 기초하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다.
스위치(SW22)는 도전막(S2g(j))에 전기적으로 접속되는 제 1 단자와, 도전막(G2(i))의 전위에 기초하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다.
용량 소자(C21)는 노드(N21)에 전기적으로 접속되는 도전막과, 스위치(SW22)의 제 2 전극에 전기적으로 접속되는 도전막을 가진다.
이에 의하여, 화상 신호를 노드(N21)에 저장할 수 있다. 또는 노드(N21)의 전위를 스위치(SW22)를 사용하여 변경할 수 있다. 또는 소자(550G(i, j))로부터 사출되는 광의 강도를 노드(N21)의 전위를 사용하여 제어할 수 있다. 그 결과, 편의성 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<소자(550G(i, j))의 구성예 1>>
소자(550G(i, j))는 화소 회로(530G(i, j))와 전기적으로 접속된다(도 5의 (A) 참조). 또한 소자(550G(i, j))는 화소 회로(530G(i, j))와 전기적으로 접속되는 전극(551G(i, j)), 및 도전막(VCOM2)과 전기적으로 접속되는 전극(552)을 가진다(도 6 및 도 10의 (A) 참조). 또한 소자(550G(i, j))는 노드(N21)의 전위에 기초하여 동작하는 기능을 가진다.
예를 들어, 유기 일렉트로루미네선스 소자, 무기 일렉트로루미네선스 소자, 발광 다이오드, 또는 QDLED(Quantum Dot LED) 등을 소자(550G(i, j))에 사용할 수 있다.
<기능 패널(700)의 구성예 2>
본 실시형태에서 설명하는 기능 패널은 도전막(RS(i))과, 도전막(TX(i))과, 도전막(SE(i))과, 도전막(VR)과, 도전막(VCP)과, 도전막(VPI)과, 도전막(WX(j))을 가진다(도 7 참조).
예를 들어, 도전막(RS(i))은 제 3 선택 신호를 공급받고, 도전막(TX(i))은 제 4 선택 신호를 공급받고, 도전막(SE(i))은 제 5 선택 신호를 공급받는다.
<<화소(703(i, j))의 구성예 2>>
화소(703(i, j))는 화소(702S(i, j))를 가진다(도 4의 (B) 참조). 화소(702S(i, j))는 화소 회로(530S(i, j)) 및 소자(550S(i, j))를 가진다(도 5의 (A) 참조).
<<화소 회로(530S(i, j))의 구성예 1>>
화소 회로(530S(i, j))는 스위치(SW31), 스위치(SW32), 스위치(SW33), 트랜지스터(M31), 용량 소자(C31), 및 노드(FD)를 가진다(도 7 참조).
스위치(SW31)는 소자(550S(i, j))에 전기적으로 접속되는 제 1 단자와, 노드(FD)에 전기적으로 접속되는 제 2 단자와, 도전막(TX(i))의 전위에 기초하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다.
스위치(SW32)는 노드(FD)에 전기적으로 접속되는 제 1 단자와, 도전막(VR)에 전기적으로 접속되는 제 2 단자와, 도전막(RS(i))의 전위에 기초하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다.
용량 소자(C31)는 노드(FD)에 전기적으로 접속되는 도전막과, 도전막(VCP)에 전기적으로 접속되는 도전막을 가진다.
트랜지스터(M31)는 노드(FD)에 전기적으로 접속되는 게이트 전극과, 도전막(VPI)에 전기적으로 접속되는 제 1 전극을 가진다.
스위치(SW33)는 트랜지스터(M31)의 제 2 전극에 전기적으로 접속되는 제 1 단자와, 도전막(WX(j))에 전기적으로 접속되는 제 2 단자와, 도전막(SE(i))의 전위에 기초하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다.
이에 의하여, 소자(550S(i, j))가 생성한 촬상 신호를 스위치(SW31)를 사용하여 노드(FD)로 전송할 수 있다. 또는 소자(550S(i, j))가 생성한 촬상 신호를 스위치(SW31)를 사용하여 노드(FD)에 저장할 수 있다. 또는 화소 회로(530S(i, j))와 소자(550S(i, j)) 사이를 스위치(SW31)를 사용하여 비도통 상태로 할 수 있다. 또는 상관 이중 샘플링법을 적용할 수 있다. 또는 촬상 신호에 포함되는 노이즈를 저감할 수 있다. 그 결과, 편의성 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<소자(550S(i, j))의 구성예 1>>
소자(550S(i, j))는 화소 회로(530S(i, j))와 전기적으로 접속된다(도 5의 (A) 참조). 소자(550S(i, j))는 촬상 신호를 생성하는 기능을 가진다. 예를 들어 헤테로 접합형 광전 변환 소자, 벌크 헤테로 접합형 광전 변환 소자 등을 소자(550S(i, j))로서 사용할 수 있다.
<<화소(703(i, j))의 구성예 3>>
복수의 화소를 화소(703(i, j))에 사용할 수 있다. 예를 들어 색상이 서로 다른 색을 표시하는 복수의 화소를 사용할 수 있다. 또한 복수의 화소 각각을 부화소라고 바꿔 말할 수 있다. 또는 복수의 부화소를 한 세트로 하여, 화소라고 바꿔 말할 수 있다.
이 경우, 상기 복수의 화소가 표시하는 색을 가법 혼색 또는 감법 혼색할 수 있다. 또는 각각의 화소로는 표시할 수 없는 색상의 색을 표시할 수 있다.
구체적으로는, 청색을 표시하는 화소(702B(i, j)), 녹색을 표시하는 화소(702G(i, j)), 및 적색을 표시하는 화소(702R(i, j))를 화소(703(i, j))에 사용할 수 있다. 또한 화소(702B(i, j)), 화소(702G(i, j)), 및 화소(702R(i, j))의 각각을 부화소라고 바꿔 말할 수 있다(도 4의 (B) 참조).
또한 예를 들어 백색 등을 표시하는 화소를 상기 한 세트에 더하여 화소(703(i, j))에 사용할 수 있다. 또한 시안을 표시하는 화소, 마젠타를 표시하는 화소, 및 황색을 표시하는 화소를 화소(703(i, j))에 사용할 수 있다.
또한 예를 들어 적외선을 사출하는 화소를 상기 한 세트에 더하여 화소(703(i, j))에 사용할 수 있다. 구체적으로는, 650nm 이상 1000nm 이하의 파장을 가지는 광을 포함하는 광을 사출하는 화소를 화소(703(i, j))에 사용할 수 있다.
<기능 패널(700)의 구성예 3>
본 실시형태에서 설명하는 기능 패널은 구동 회로(GD)와, 구동 회로(SD)와, 구동 회로(RD)를 가진다(도 4의 (A) 참조).
<<구동 회로(GD)의 구성예>>
구동 회로(GD)는 제 1 선택 신호 및 제 2 선택 신호를 공급하는 기능을 가진다. 예를 들어 구동 회로(GD)는 도전막(G1(i))과 전기적으로 접속되고 제 1 선택 신호를 공급하고, 도전막(G2(i))과 전기적으로 접속되고 제 2 선택 신호를 공급한다.
<<구동 회로(SD)의 구성예>>
구동 회로(SD)는 화상 신호 및 제어 신호를 공급하는 기능을 가지고, 제어 신호는 제 1 레벨 및 제 2 레벨을 포함한다. 예를 들어 구동 회로(SD)는 도전막(S1g(j))과 전기적으로 접속되고 화상 신호를 공급하고, 도전막(S2g(j))과 전기적으로 접속되고 제어 신호를 공급한다.
<<구동 회로(RD)의 구성예>>
구동 회로(RD)는 제 3 선택 신호 내지 제 5 선택 신호를 공급하는 기능을 가진다. 예를 들어 구동 회로(RD)는 도전막(RS(i))과 전기적으로 접속되고 제 3 선택 신호를 공급하고, 도전막(TX(i))과 전기적으로 접속되고 제 4 선택 신호를 공급하고, 도전막(SE(i))과 전기적으로 접속되고 제 5 선택 신호를 공급한다.
<기능 패널(700)의 구성예 4>
본 실시형태에서 설명하는 기능 패널은 도전막(VLEN)과, 도전막(VIV)과, 판독 회로(RC)를 가진다(도 8의 (A), (B) 및 도 4의 (A) 참조). 또한 판독 회로(RC)는 판독 회로(RC(j))를 포함한다. 또한 기능 패널은 도전막(CDSVDD), 도전막(CDSVSS), 도전막(CDSBIAS), 도전막(CAPSEL), 도전막(VCL)을 가진다.
<<판독 회로(RC(j))의 구성예>>
판독 회로(RC(j))는 증폭 회로 및 샘플링 회로(SC(j))를 가진다(도 8의 (A) 및 (B) 참조).
<<증폭 회로의 구성예>>
증폭 회로는 트랜지스터(M32(j))를 포함한다(도 8의 (A) 참조). 트랜지스터(M32(j))는 도전막(VLEN)에 전기적으로 접속되는 게이트 전극과, 도전막(WX(j))에 전기적으로 접속되는 제 1 전극과, 도전막(VIV)에 전기적으로 접속되는 제 2 전극을 가진다.
또한 스위치(SW33)가 도통 상태일 때, 도전막(WX(j))은 트랜지스터(M31)와 트랜지스터(M32)를 접속시킨다(도 7 및 도 8의 (A) 참조). 이에 의하여, 트랜지스터(M31) 및 트랜지스터(M32)를 사용하여 소스 폴로어 회로를 구성할 수 있다. 또는 노드(FD)의 전위에 기초하여 도전막(WX(j))의 전위를 변화시킬 수 있다.
<<샘플링 회로(SC(j))의 구성예>>
샘플링 회로(SC(j))는 제 1 단자(IN(j)), 제 2 단자, 및 제 3 단자(OUT(j))를 가진다(도 8의 (B) 참조). 또한 노드(NS)를 가진다.
제 1 단자(IN(j))는 도전막(WX(j))에 전기적으로 접속되고, 제 2 단자는 도전막(CL)에 전기적으로 접속되고, 제 3 단자(OUT(j))는 제 1 단자(IN(j))의 전위에 기초하여 변화하는 신호를 공급하는 기능을 가진다.
이에 의하여, 화소 회로(530S(i, j))로부터 촬상 신호를 취득할 수 있다. 또는 예를 들어 상관 이중 샘플링법을 적용할 수 있다. 화소 회로(530S(i, j))의 차분 신호를 도전막(WX(j))마다 취득할 수 있다. 또는 노이즈를 저감할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태의 기능 패널의 구성에 대하여 도면을 참조하여 설명한다.
도 9는 본 발명의 일 형태의 기능 패널의 구성을 설명하는 도면이고, 도 4의 (A)의 절단선 X1-X2, X3-X4, X9-X10, X11-X12 및 화소 세트(703(i, j))를 따르는 단면도이다.
도 10의 (A)는 본 발명의 일 형태의 기능 패널의 구성을 설명하는 도면이고, 도 4의 (B)에 나타낸 화소(702G(i, j))의 단면도이다. 도 10의 (B)는 도 10의 (A)의 일부를 설명하는 단면도이다.
도 11의 (A)는 본 발명의 일 형태의 기능 패널의 구성을 설명하는 도면이고, 도 4의 (B)에 나타낸 화소(702S(i, j))의 단면도이다. 도 11의 (B)는 도 11의 (A)의 일부를 설명하는 단면도이다.
도 12의 (A)는 본 발명의 일 형태의 기능 패널의 구성을 설명하는 도면이고, 도 4의 (A)의 절단선 X1-X2 및 절단선 X3-X4를 따르는 단면도이다. 도 12의 (B)는 도 12의 (A)의 일부를 설명하는 도면이다.
<기능 패널(700)의 구성예 1>
본 실시형태에서 설명하는 기능 패널은 기능층(520)을 가진다(도 9 참조).
<<기능층(520)의 구성예 1>>
기능층(520)은 화소 회로(530G(i, j))를 가진다(도 9 참조). 기능층(520)은 예를 들어 화소 회로(530G(i, j))에 사용하는 트랜지스터(M21)를 포함한다(도 4 및 도 10의 (A) 참조).
기능층(520)은 개구부(591G)를 가진다. 화소 회로(530G(i, j))는 개구부(591G)에서 소자(550G(i, j))에 전기적으로 접속된다(도 9 및 도 10의 (A) 참조).
<<기능층(520)의 구성예 2>>
기능층(520)은 화소 회로(530S(i, j))를 가진다(도 9 참조). 기능층(520)은 예를 들어 화소 회로(530S(i, j))의 스위치(SW31)에 사용하는 트랜지스터를 포함한다(도 9 및 도 11의 (A) 참조).
기능층(520)은 개구부(591S)를 가지고, 화소 회로(530S(i, j))는 개구부(591S)에서 소자(550S(i, j))와 전기적으로 접속된다(도 9 및 도 11의 (A) 참조).
이에 의하여, 화소 회로(530G(i, j))를 기능층(520)에 형성할 수 있다. 또는 화소 회로(530S(i, j))를 기능층(520)에 형성할 수 있다. 예를 들어 화소 회로(530G(i, j))에 사용하는 반도체막을 형성하는 공정에서, 화소 회로(530S(i, j))에 사용하는 반도체막을 형성할 수 있다. 또는 제작 공정을 간략화할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<기능층(520)의 구성예 3>>
기능층(520)은 구동 회로(GD)를 가진다(도 4의 (A) 및 도 9 참조). 기능층(520)은 예를 들어 구동 회로(GD)에 사용하는 트랜지스터(MD)를 포함한다(도 9 및 도 12의 (A) 참조).
기능층(520)은 구동 회로(RD) 및 판독 회로(RC)를 가진다(도 9 참조).
이에 의하여, 예를 들어 화소 회로(530G(i, j))에 사용하는 반도체막을 형성하는 공정에서, 구동 회로(GD)에 사용하는 반도체막을 형성할 수 있다. 또는, 예를 들어 화소 회로(530G(i, j))에 사용하는 반도체막을 형성하는 공정에서, 구동 회로(RD) 및 판독 회로(RC)에 사용하는 반도체막을 형성할 수 있다. 또는 기능 패널의 제작 공정을 간략화할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<트랜지스터의 구성예>>
보텀 게이트형 트랜지스터 또는 톱 게이트형 트랜지스터 등을 기능층(520)에 사용할 수 있다. 구체적으로는, 트랜지스터를 스위치에 사용할 수 있다.
트랜지스터는 반도체막(508), 도전막(504), 도전막(512A), 및 도전막(512B)을 가진다(도 10의 (B) 참조).
반도체막(508)은 도전막(512A)에 전기적으로 접속되는 영역(508A), 도전막(512B)에 전기적으로 접속되는 영역(508B)을 가진다. 반도체막(508)은 영역(508A)과 영역(508B) 사이에 영역(508C)을 가진다.
도전막(504)은 영역(508C)과 중첩되는 영역을 가지고, 도전막(504)은 게이트 전극의 기능을 가진다.
절연막(506)은 반도체막(508)과 도전막(504) 사이에 끼워지는 영역을 가진다. 절연막(506)은 게이트 절연막의 기능을 가진다.
도전막(512A)은 소스 전극의 기능 및 드레인 전극의 기능 중 한쪽을 가지고, 도전막(512B)은 소스 전극의 기능 및 드레인 전극의 기능 중 다른 쪽을 가진다.
또한 도전막(524)을 트랜지스터에 사용할 수 있다. 도전막(524)은 도전막(504)과의 사이에 반도체막(508)을 끼우는 영역을 가진다. 도전막(524)은 제 2 게이트 전극의 기능을 가진다.
또한 화소 회로의 트랜지스터에 사용하는 반도체막을 형성하는 공정에서, 구동 회로의 트랜지스터에 사용하는 반도체막을 형성할 수 있다. 예를 들어 화소 회로의 트랜지스터에 사용하는 반도체막과 조성이 같은 반도체막을 구동 회로에 사용할 수 있다.
<<반도체막(508)의 구성예 1>>
예를 들어 14족 원소를 포함하는 반도체를 반도체막(508)에 사용할 수 있다. 구체적으로는, 실리콘을 포함하는 반도체를 반도체막(508)에 사용할 수 있다.
[수소화 비정질 실리콘]
예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용할 수 있다. 또는 미결정 실리콘 등을 반도체막(508)에 사용할 수 있다. 이에 의하여, 예를 들어 폴리실리콘을 반도체막(508)에 사용하는 기능 패널보다 표시 불균일이 적은 기능 패널을 제공할 수 있다. 또는 기능 패널의 대형화가 용이하다.
[폴리실리콘]
예를 들어 폴리실리콘을 반도체막(508)에 사용할 수 있다. 이에 의하여, 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 트랜지스터의 전계 효과 이동도를 높일 수 있다. 또는 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 구동 능력을 높일 수 있다. 또는 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 화소의 개구율을 향상시킬 수 있다.
또는 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 트랜지스터의 신뢰성을 높일 수 있다.
또는 트랜지스터의 제작에 요구되는 온도를, 예를 들어 단결정 실리콘을 사용하는 트랜지스터의 제작에 요구되는 온도보다 낮게 할 수 있다.
또는 구동 회로의 트랜지스터에 사용하는 반도체막을, 화소 회로의 트랜지스터에 사용하는 반도체막과 동일한 공정으로 형성할 수 있다. 또는 화소 회로를 형성하는 기판과 동일한 기판 위에 구동 회로를 형성할 수 있다. 또는 전자 기기를 구성하는 부품 수를 저감할 수 있다.
[단결정 실리콘]
예를 들어 단결정 실리콘을 반도체막(508)에 사용할 수 있다. 이에 의하여, 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 기능 패널보다 정세도(精細度)를 높일 수 있다. 또는 예를 들어 폴리실리콘을 반도체막(508)에 사용하는 기능 패널보다 표시 불균일이 적은 기능 패널을 제공할 수 있다. 또는 예를 들어 스마트 글라스 또는 헤드 마운트 디스플레이를 제공할 수 있다.
<<반도체막(508)의 구성예 2>>
예를 들어 금속 산화물을 반도체막(508)에 사용할 수 있다. 이로써, 비정질 실리콘을 반도체막에 사용한 트랜지스터를 이용하는 화소 회로와 비교하여, 화소 회로가 화상 신호를 유지할 수 있는 시간을 길게 할 수 있다. 구체적으로는 플리커의 발생을 억제하면서, 선택 신호를 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 한 번 미만의 빈도로 공급할 수 있다. 그 결과, 정보 처리 장치의 사용자에게 축적되는 피로를 저감할 수 있다. 또한 구동에 따른 소비 전력을 저감할 수 있다.
또한 비정질 실리콘을 반도체막에 사용한 트랜지스터를 이용하는 화소 회로와 비교하여, 화소 회로가 촬상 신호를 유지할 수 있는 시간을 길게 할 수 있다. 구체적으로는 제 2 선택 신호를 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 한 번 미만의 빈도로 공급할 수 있다. 그 결과, 글로벌 셔터 방식으로 촬영할 수 있다. 또한 변형을 억제하면서 움직이는 피사체를 촬영할 수 있다.
예를 들어 산화물 반도체를 사용하는 트랜지스터를 이용할 수 있다. 구체적으로는, 인듐을 포함하는 산화물 반도체, 인듐과 갈륨과 아연을 포함하는 산화물 반도체, 또는 인듐과 갈륨과 아연과 주석을 포함하는 산화물 반도체를 반도체막에 사용할 수 있다.
일례를 들면, 반도체막에 비정질 실리콘을 사용한 트랜지스터보다 오프 상태에서의 누설 전류가 낮은 트랜지스터를 사용할 수 있다. 구체적으로는 반도체막에 산화물 반도체를 사용한 트랜지스터를 스위치 등에 이용할 수 있다. 이로써, 비정질 실리콘을 사용한 트랜지스터를 스위치에 이용하는 회로보다 긴 시간, 플로팅 노드의 전위를 유지할 수 있다.
예를 들어 인듐, 갈륨, 및 아연을 포함하는 두께 25nm의 막을 반도체막(508)에 사용할 수 있다.
예를 들어 탄탈럼 및 질소를 포함하는 두께 10nm의 막과 구리를 포함하는 두께 300nm의 막을 적층한 도전막을 도전막(504)으로서 사용할 수 있다. 또한 구리를 포함하는 막은 절연막(506)과의 사이에, 탄탈럼 및 질소를 포함하는 막을 끼우는 영역을 가진다.
예를 들어 실리콘 및 질소를 포함하는 두께 400nm의 막과 실리콘, 산소, 및 질소를 포함하는 두께 200nm의 막을 적층한 적층막을 절연막(506)으로서 사용할 수 있다. 또한 실리콘 및 질소를 포함하는 막은 반도체막(508)과의 사이에, 실리콘, 산소, 및 질소를 포함하는 막을 끼우는 영역을 가진다.
예를 들어 텅스텐을 포함하는 두께 50nm의 막과, 알루미늄을 포함하는 두께 400nm의 막과, 타이타늄을 포함하는 두께 100nm의 막을 이 순서대로 적층한 도전막을 도전막(512A) 또는 도전막(512B)으로서 사용할 수 있다. 또한 텅스텐을 포함하는 막은 반도체막(508)과 접하는 영역을 가진다.
예를 들어 비정질 실리콘을 반도체에 사용하는 보텀 게이트형 트랜지스터의 제조 라인은 산화물 반도체를 반도체에 사용하는 보텀 게이트형 트랜지스터의 제조 라인으로 용이하게 개조할 수 있다. 또한 예를 들어 폴리실리콘을 반도체에 사용하는 톱 게이트형 트랜지스터의 제조 라인은 산화물 반도체를 반도체에 사용하는 톱 게이트형 트랜지스터의 제조 라인으로 용이하게 개조할 수 있다. 어느 개조에서도 기존의 제조 라인을 유효하게 활용할 수 있다.
이에 의하여 표시의 플리커를 억제할 수 있다. 또는 소비 전력을 저감할 수 있다. 또는 움직임이 빠른 동영상을 매끄럽게 표시할 수 있다. 또는 풍부한 계조로 사진 등을 표시할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<반도체막(508)의 구성예 3>>
예를 들어 화합물 반도체를 트랜지스터의 반도체에 사용할 수 있다. 구체적으로는 갈륨·비소를 포함하는 반도체를 사용할 수 있다.
예를 들어 유기 반도체를 트랜지스터의 반도체에 사용할 수 있다. 구체적으로는 폴리아센류 또는 그래핀을 포함하는 유기 반도체를 반도체막에 사용할 수 있다.
<<용량 소자의 구성예>>
용량 소자는 하나의 도전막, 다른 도전막, 및 절연막을 가진다. 상기 절연막은 하나의 도전막과 다른 도전막 사이에 끼워지는 영역을 가진다.
예를 들어, 트랜지스터의 소스 전극 또는 드레인 전극에 사용하는 도전막과, 게이트 전극에 사용하는 도전막과, 게이트 절연막에 사용하는 절연막을 용량 소자에 사용할 수 있다.
<<기능층(520)의 구성예 2>>
기능층(520)은 절연막(521), 절연막(518), 절연막(516), 절연막(506), 및 절연막(501C) 등을 가진다(도 10의 (A) 및 (B) 참조).
절연막(521)은 화소 회로(530G(i, j))와 소자(550G(i, j)) 사이에 끼워지는 영역을 가진다.
절연막(518)은 절연막(521)과 절연막(501C) 사이에 끼워지는 영역을 가진다.
절연막(516)은 절연막(518)과 절연막(501C) 사이에 끼워지는 영역을 가진다.
절연막(506)은 절연막(516)과 절연막(501C) 사이에 끼워지는 영역을 가진다.
[절연막(521)]
절연막(521A)과 절연막(521B)을 적층한 막을 절연막(521)에 사용할 수 있다. 예를 들어 절연성 무기 재료, 절연성 유기 재료, 또는 무기 재료와 유기 재료를 포함하는 절연성 복합 재료를 절연막(521)에 사용할 수 있다.
구체적으로는 무기 산화물막, 무기 질화물막, 또는 무기 산화질화물막 등, 혹은 이들 중에서 선택된 복수의 막을 적층한 적층 재료를 절연막(521)에 사용할 수 있다.
예를 들어 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 또는 산화 알루미늄막 등, 혹은 이들 중에서 선택된 복수의 막을 적층한 적층 재료를 포함하는 막을 절연막(521)으로서 사용할 수 있다. 또한 질화 실리콘막은 치밀한 막이고, 불순물의 확산을 억제하는 기능이 뛰어나다.
예를 들어 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 폴리실록산, 또는 아크릴 수지 등, 혹은 이들 중에서 선택된 복수의 수지의 적층 재료 또는 복합 재료 등을 절연막(521)에 사용할 수 있다. 폴리이미드는 열적 안정성, 절연성, 인성(靭性), 저유전율, 저열팽창률, 내약품성 등의 특성에 있어서 다른 유기 재료에 비하여 우수한 특성을 가진다. 따라서 특히 폴리이미드를 절연막(521) 등에 적합하게 사용할 수 있다.
또한 감광성을 가지는 재료를 사용하여 절연막(521)을 형성하여도 좋다. 구체적으로는 감광성 폴리이미드 또는 감광성 아크릴 수지 등을 사용하여 형성된 막을 절연막(521)으로서 사용할 수 있다.
이에 의하여, 예를 들어 절연막(521)과 중첩되는 다양한 구조에 기인한 절연막(521)의 단차를 평탄화할 수 있다.
[절연막(518)]
예를 들어 절연막(521)에 사용할 수 있는 재료를 절연막(518)에 사용할 수 있다.
예를 들어 산소, 수소, 물, 알칼리 금속, 알칼리 토금속 등의 확산을 억제하는 기능을 가지는 재료를 절연막(518)에 사용할 수 있다. 구체적으로는 질화물 절연막을 절연막(518)으로서 사용할 수 있다. 예를 들어 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등을 절연막(518)에 사용할 수 있다. 이에 의하여, 트랜지스터의 반도체막으로 불순물이 확산되는 것을 억제할 수 있다.
[절연막(516)]
절연막(516A)과 절연막(516B)을 적층한 막을 절연막(516)에 사용할 수 있다. 예를 들어 절연막(521)에 사용할 수 있는 재료를 절연막(516)에 사용할 수 있다.
구체적으로는 절연막(518)과는 제작 방법이 다른 막을 절연막(516)으로서 사용할 수 있다.
[절연막(506)]
예를 들어 절연막(521)에 사용할 수 있는 재료를 절연막(506)에 사용할 수 있다.
구체적으로는 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 또는 산화 네오디뮴막을 포함한 막을 절연막(506)으로서 사용할 수 있다.
[절연막(501D)]
절연막(501D)은 절연막(501C)과 절연막(516) 사이에 끼워지는 영역을 가진다.
예를 들어 절연막(506)에 사용할 수 있는 재료를 절연막(501D)에 사용할 수 있다.
[절연막(501C)]
예를 들어 절연막(521)에 사용할 수 있는 재료를 절연막(501C)에 사용할 수 있다. 구체적으로는 실리콘 및 산소를 포함하는 재료를 절연막(501C)에 사용할 수 있다. 이로써, 화소 회로, 소자(550G(i, j)), 또는 소자(550S(i, j)) 등으로 불순물이 확산되는 것을 억제할 수 있다.
<<기능층(520)의 구성예 3>>
기능층(520)은 도전막, 배선, 및 단자를 가진다. 도전성을 가지는 재료를 배선, 전극, 단자, 도전막 등에 사용할 수 있다.
[배선 등]
예를 들어 무기 도전성 재료, 유기 도전성 재료, 금속, 또는 도전성 세라믹 등을 배선 등에 사용할 수 있다.
구체적으로는 알루미늄, 금, 백금, 은, 구리, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 및 망가니즈 중에서 선택된 금속 원소 등을 배선 등에 사용할 수 있다. 또는 상술한 금속 원소를 포함하는 합금 등을 배선 등에 사용할 수 있다. 특히 구리와 망가니즈의 합금은 웨트 에칭법을 사용한 미세 가공에 적합하다.
구체적으로는, 알루미늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 타이타늄막과 그 타이타늄막 위에 알루미늄막을 적층하고 그 위에 타이타늄막을 더 형성하는 3층 구조 등을 배선 등에 사용할 수 있다.
구체적으로는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등의 도전성 산화물을 배선 등에 사용할 수 있다.
구체적으로는, 그래핀 또는 그래파이트를 포함하는 막을 배선 등에 사용할 수 있다.
예를 들어 산화 그래핀을 포함하는 막을 형성하고, 산화 그래핀을 포함하는 막을 환원함으로써, 그래핀을 포함하는 막을 형성할 수 있다. 환원 방법으로서는, 가열하는 방법이나 환원제를 사용하는 방법 등을 들 수 있다.
예를 들어 금속 나노 와이어를 포함하는 막을 배선 등에 사용할 수 있다. 구체적으로는, 은을 포함하는 나노 와이어를 사용할 수 있다.
구체적으로는, 도전성 고분자를 배선 등에 사용할 수 있다.
또한 예를 들어 도전 재료를 사용하여 단자(519B)를 플렉시블 인쇄 기판(FPC1)에 전기적으로 접속시킬 수 있다(도 9 참조). 구체적으로는, 도전 재료(CP)를 사용하여 단자(519B)를 플렉시블 인쇄 기판(FPC1)에 전기적으로 접속시킬 수 있다.
<기능 패널(700)의 구성예 2>
또한 기능 패널(700)은 기재(510), 기재(770), 및 밀봉재(705)를 가진다(도 10의 (A) 참조). 또한 기능 패널(700)은 구조체(KB)를 가진다.
<<기재(510), 기재(770)>>
투광성을 가지는 재료를 기재(510) 또는 기재(770)에 사용할 수 있다.
예를 들어 가요성을 가지는 재료를 기재(510) 또는 기재(770)에 사용할 수 있다. 이에 의하여, 가요성을 가지는 기능 패널을 제공할 수 있다.
예를 들어 두께가 0.7mm 이하 0.1mm 이상인 재료를 사용할 수 있다. 구체적으로는, 두께 0.1mm 정도까지 연마된 재료를 사용할 수 있다. 이로써, 중량을 저감할 수 있다.
또한 6세대(1500mm×1850mm), 7세대(1870mm×2200mm), 8세대(2200mm×2400mm), 9세대(2400mm×2800mm), 10세대(2950mm×3400mm) 등의 유리 기판을 기재(510) 또는 기재(770)에 사용할 수 있다. 이로써, 대형 표시 장치를 제작할 수 있다.
유기 재료, 무기 재료, 또는 유기 재료와 무기 재료 등의 복합 재료 등을 기재(510) 또는 기재(770)에 사용할 수 있다.
예를 들어 유리, 세라믹, 금속 등의 무기 재료를 사용할 수 있다. 구체적으로는, 무알칼리 유리, 소다 석회 유리, 칼리 유리, 크리스털 유리, 알루미노실리케이트 유리, 강화 유리, 화학 강화 유리, 석영, 또는 사파이어 등을 기재(510) 또는 기재(770)에 사용할 수 있다. 또는 알루미노실리케이트 유리, 강화 유리, 화학 강화 유리, 또는 사파이어 등을, 기능 패널의 사용자에 가까운 측에 배치되는 기재(510) 또는 기재(770)에 적합하게 사용할 수 있다. 이에 의하여, 사용에 따른 기능 패널의 파손이나 손상을 방지할 수 있다.
구체적으로는 무기 산화물막, 무기 질화물막, 또는 무기 산질화물막 등을 사용할 수 있다. 예를 들어 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등을 사용할 수 있다. 스테인리스강 또는 알루미늄 등을 기재(510) 또는 기재(770)에 사용할 수 있다.
예를 들어 실리콘이나 탄소화 실리콘으로 이루어지는 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어지는 화합물 반도체 기판, SOI 기판 등을 기재(510) 또는 기재(770)에 사용할 수 있다. 이에 의하여, 반도체 소자를 기재(510) 또는 기재(770)에 형성할 수 있다.
예를 들어 수지, 수지 필름, 또는 플라스틱 등의 유기 재료를 기재(510) 또는 기재(770)에 사용할 수 있다. 구체적으로는 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 폴리우레탄, 아크릴 수지, 에폭시 수지, 또는 실리콘(silicone) 등의 실록산 결합을 가지는 수지를 포함하는 재료를 기재(510) 또는 기재(770)에 사용할 수 있다. 예를 들어 이들 재료를 포함하는 수지 필름, 수지판, 또는 적층 재료 등을 사용할 수 있다. 이에 의하여, 중량을 저감할 수 있다. 또는 예를 들어 낙하로 인한 파손 등의 발생 빈도를 줄일 수 있다.
구체적으로는 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 사이클로올레핀폴리머(COP), 또는 사이클로올레핀 공중합체(COC) 등을 기재(510) 또는 기재(770)에 사용할 수 있다.
예를 들어 금속판, 박판 형상의 유리판, 또는 무기 재료 등의 막과 수지 필름 등을 접합한 복합 재료를 기재(510) 또는 기재(770)에 사용할 수 있다. 예를 들어 섬유상 또는 입자상의 금속, 유리, 혹은 무기 재료 등을 수지에 분산시킨 복합 재료를 기재(510) 또는 기재(770)에 사용할 수 있다. 예를 들어 섬유상 또는 입자상의 수지, 혹은 유기 재료 등을 무기 재료에 분산시킨 복합 재료를 기재(510) 또는 기재(770)에 사용할 수 있다.
또한 단층의 재료 또는 복수의 층이 적층된 재료를 기재(510) 또는 기재(770)에 사용할 수 있다. 예를 들어 절연막 등이 적층된 재료를 사용할 수 있다. 구체적으로는 산화 실리콘층, 질화 실리콘층, 및 산화질화 실리콘층 등 중에서 선택된 하나 또는 복수의 막이 적층된 재료를 사용할 수 있다. 이에 의하여, 예를 들어 기재에 포함되는 불순물의 확산을 방지할 수 있다. 또는 유리 또는 수지에 포함되는 불순물의 확산을 방지할 수 있다. 또는 수지를 투과하는 불순물의 확산을 방지할 수 있다.
또한 종이 또는 목재 등을 기재(510) 또는 기재(770)에 사용할 수 있다.
예를 들어 제작 공정 중의 열처리에 견딜 수 있을 정도의 내열성을 가지는 재료를 기재(510) 또는 기재(770)에 사용할 수 있다. 구체적으로는, 트랜지스터 또는 용량 소자 등을 직접 형성하는 제작 공정 중에 가해지는 열에 대한 내열성을 가지는 재료를 기재(510) 또는 기재(770)에 사용할 수 있다.
예를 들어 제작 공정 중에 가해지는 열에 대한 내열성을 가지는 공정용 기판에 절연막, 트랜지스터, 또는 용량 소자 등을 형성하고, 형성된 절연막, 트랜지스터, 또는 용량 소자 등을 예를 들어 기재(510) 또는 기재(770)로 전치하는 방법을 사용할 수 있다. 이에 의하여, 예를 들어 가요성을 가지는 기판에 절연막, 트랜지스터, 또는 용량 소자 등을 형성할 수 있다.
<<밀봉재(705)>>
밀봉재(705)는 기능층(520)과 기재(770) 사이에 끼워지는 영역을 가지고, 기능층(520)과 기재(770)를 접합하는 기능을 가진다(도 10의 (A) 참조).
무기 재료, 유기 재료, 또는 무기 재료와 유기 재료의 복합 재료 등을 밀봉재(705)에 사용할 수 있다.
예를 들어 열 용융성 수지 또는 경화성 수지 등의 유기 재료를 밀봉재(705)에 사용할 수 있다.
예를 들어 반응 경화형 접착제, 광 경화형 접착제, 열 경화형 접착제, 또는/및 혐기형(嫌氣型) 접착제 등의 유기 재료를 밀봉재(705)에 사용할 수 있다.
구체적으로는 에폭시 수지, 아크릴 수지, 실리콘 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 포함하는 접착제를 밀봉재(705)에 사용할 수 있다.
<<구조체(KB)>>
구조체(KB)는 기능층(520)과 기재(770) 사이에 끼워지는 영역을 가진다. 또한 구조체(KB)는 기능층(520)과 기재(770) 사이에 소정의 간격을 제공하는 기능을 가진다.
<기능 패널(700)의 구성예 2>
본 실시형태에서 설명하는 기능 패널은 기능층(520) 및 기능층(520B)을 가진다(도 13의 (A) 참조). 기능층(520)은 트랜지스터(M21)를 가지고, 트랜지스터(M21)는 도전막(507A) 및 도전막(507B)을 가진다(도 13의 (B) 참조). 또한 기능층(520B)은 구동 회로(SD)를 가진다(도 13의 (A) 참조).
또한 절연막(501)을 기능층(520)에 사용할 수 있다. 절연막(501)은 절연막(501C), 절연막(501B), 및 절연막(501A)을 가진다. 절연막(501B)은 절연막(501C)과 절연막(501A) 사이에 끼워지는 영역을 가진다. 예를 들어 실리콘과 질소를 포함하는 막을 절연막(501C)에 사용할 수 있다. 이에 의하여, 구동 회로(SD)로의 불순물 확산을 억제할 수 있다. 또한 상기 불순물은 동작 불량을 일으킬 가능성이 있다.
<<기능층(520B)의 구성예>>
기능층(520B)은 구동 회로(SD)를 가지고, 구동 회로(SD)는 트랜지스터(MD2)를 포함하고, 트랜지스터(MD2)는 14족 원소를 포함하는 반도체를 가진다. 예를 들어, 단결정 실리콘 기판에 형성한 트랜지스터를 트랜지스터(MD2)에 사용할 수 있다.
트랜지스터(MD2)는 반도체(1508), 도전막(1504), 도전막(1512A), 및 도전막(1512B)을 가진다(도 13의 (C) 참조).
반도체(1508)는 도전막(1512A)에 전기적으로 접속되는 영역(1508A), 도전막(1512B)에 전기적으로 접속되는 영역(1508B)을 가진다. 반도체(1508)는 영역(1508A)과 영역(1508B) 사이에 영역(1508C)을 가진다.
도전막(1504)은 영역(1508C)과 중첩되는 영역을 가지고, 도전막(1504)은 게이트 전극의 기능을 가진다.
절연막(1506)은 반도체(1508)와 도전막(1504) 사이에 끼워지는 영역을 가진다. 절연막(1506)은 게이트 절연막의 기능을 가진다.
도전막(1512A)은 소스 전극의 기능 및 드레인 전극의 기능 중 한쪽을 가지고, 도전막(1512B)은 소스 전극의 기능 및 드레인 전극의 기능 중 다른 쪽을 가진다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 기능 패널에 사용할 수 있는 트랜지스터의 구성에 대하여 도 26을 참조하여 설명한다. 예를 들어, 실시형태 2 또는 실시형태 3에서 설명한 본 발명의 일 형태의 기능 패널의 트랜지스터(M21) 또는 트랜지스터(MD) 등에 사용할 수 있다.
<반도체 장치의 구성예>
도 26을 사용하여 트랜지스터(300)를 가지는 반도체 장치의 구성에 대하여 설명한다. 도 26의 (A) 내지 (D)는 트랜지스터(300)를 가지는 반도체 장치의 상면도 및 단면도이다. 도 26의 (A)는 상기 반도체 장치의 상면도이다. 또한 도 26의 (B) 내지 (D)는 상기 반도체 장치의 단면도이다. 여기서 도 26의 (B)는 도 26의 (A)에서 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(300)의 채널 길이 방향의 단면도이기도 하다. 또한 도 26의 (C)는 도 26의 (A)에서 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(300)의 채널 폭 방향의 단면도이기도 하다. 또한 도 26의 (D)는 도 26의 (A)에서 A5-A6의 일점쇄선으로 나타낸 부분의 단면도이다. 또한 도 26의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부 요소를 생략하였다.
또한 이하에서 설명하는 절연체, 도전체, 산화물, 반도체의 성막은 스퍼터링법, 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 사용하여 수행할 수 있다. 또한 본 명세서 등에서 "절연체"라는 용어를 절연막 또는 절연층이라고 바꿔 말할 수 있다. 또한 "도전체"라는 용어를 도전막 또는 도전층이라고 바꿔 말할 수 있다. 또한 "산화물"이라는 용어를 산화물막 또는 산화물층이라고 바꿔 말할 수 있다. 또한 "반도체"라는 용어를 반도체막 또는 반도체층이라고 바꿔 말할 수 있다.
본 발명의 일 형태의 반도체 장치는 기판(미도시) 위의 절연체(312)와, 절연체(312) 위의 절연체(314)와, 절연체(314) 위의 트랜지스터(300)와, 트랜지스터(300) 위의 절연체(380)와, 절연체(380) 위의 절연체(382)와, 절연체(382) 위의 절연체(383)와, 절연체(383) 위의 절연체(385)를 가진다. 절연체(312), 절연체(314), 절연체(380), 절연체(382), 절연체(383), 및 절연체(385)는 층간 절연막으로서 기능한다. 또한 트랜지스터(300)와 전기적으로 접속되고 플러그로서 기능하는 도전체(340)(도전체(340a) 및 도전체(340b))를 가진다. 또한 플러그로서 기능하는 도전체(340)의 측면에 접하여 절연체(341)(절연체(341a) 및 절연체(341b))가 제공된다. 또한 절연체(385) 위 및 도전체(340) 위에는, 도전체(340)와 전기적으로 접속되고 배선으로서 기능하는 도전체(346)(도전체(346a) 및 도전체(346b))가 제공된다.
절연체(380), 절연체(382), 절연체(383), 및 절연체(385)의 개구의 내벽에 접하여 절연체(341a)가 제공되고, 절연체(341a)의 측면에 접하여 도전체(340a)의 제 1 도전체가 제공되고, 그 내측에 도전체(340a)의 제 2 도전체가 제공된다. 또한 절연체(380), 절연체(382), 절연체(383), 및 절연체(385)의 개구의 내벽에 접하여 절연체(341b)가 제공되고, 절연체(341b)의 측면에 접하여 도전체(340b)의 제 1 도전체가 제공되고, 그 내측에 도전체(340b)의 제 2 도전체가 제공된다. 여기서, 도전체(340)의 상면의 높이와 도전체(346)와 중첩되는 영역에서의 절연체(385)의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(300)에서는 도전체(340)의 제 1 도전체와 도전체(340)의 제 2 도전체를 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 도전체(340)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순으로 서수를 붙여 구별하는 경우가 있다.
[트랜지스터(300)]
도 26의 (A) 내지 (D)에 나타낸 바와 같이, 트랜지스터(300)는 절연체(314) 위의 절연체(316)와, 절연체(316)에 매립되도록 배치된 도전체(305)(도전체(305a), 도전체(305b), 및 도전체(305c))와, 절연체(316) 위 및 도전체(305) 위의 절연체(322)와, 절연체(322) 위의 절연체(324)와, 절연체(324) 위의 산화물(330a)과, 산화물(330a) 위의 산화물(330b)과, 산화물(330b) 위의 산화물(343)(산화물(343a) 및 산화물(343b))과, 산화물(343a) 위의 도전체(342a)와, 도전체(342a) 위의 절연체(371a)와, 산화물(343b) 위의 도전체(342b)와, 도전체(342b) 위의 절연체(371b)와, 산화물(330b) 위의 절연체(350)(절연체(350a) 및 절연체(350b))와, 절연체(350) 위에 위치하고 산화물(330b)의 일부와 중첩되는 도전체(360)(도전체(360a) 및 도전체(360b))와, 절연체(322), 절연체(324), 산화물(330a), 산화물(330b), 산화물(343a), 산화물(343b), 도전체(342a), 도전체(342b), 절연체(371a), 및 절연체(371b)를 덮어 배치되는 절연체(375)를 가진다.
또한 이하에서는 산화물(330a)과 산화물(330b)을 통틀어 산화물(330)이라고 부르는 경우가 있다. 또한 도전체(342a)와 도전체(342b)를 통틀어 도전체(342)라고 부르는 경우가 있다. 또한 절연체(371a)와 절연체(371b)를 통틀어 절연체(371)라고 부르는 경우가 있다.
절연체(380) 및 절연체(375)에는, 산화물(330b)에 도달하는 개구가 제공된다. 상기 개구 내에 절연체(350) 및 도전체(360)가 배치되어 있다. 또한 트랜지스터(300)의 채널 길이 방향에 있어서 절연체(371a), 도전체(342a), 및 산화물(343a)과, 절연체(371b), 도전체(342b), 및 산화물(343b) 사이에 도전체(360) 및 절연체(350)가 제공되어 있다. 절연체(350)는 도전체(360)의 측면에 접하는 영역 및 도전체(360)의 밑면에 접하는 영역을 가진다.
산화물(330)은 절연체(324) 위에 배치된 산화물(330a) 및 산화물(330a) 위에 배치된 산화물(330b)을 가지는 것이 바람직하다. 산화물(330b) 아래에 산화물(330a)을 가짐으로써, 산화물(330a)보다 아래쪽에 형성된 구조물로부터 산화물(330b)로 불순물이 확산되는 것을 억제할 수 있다.
또한 트랜지스터(300)에서는 산화물(330)이 산화물(330a)과 산화물(330b)의 2층을 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 산화물(330b)의 단층, 또는 3층 이상의 적층 구조로 하여도 좋고, 산화물(330a) 및 산화물(330b) 각각이 적층 구조를 가져도 좋다.
도전체(360)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하고, 도전체(305)는 제 2 게이트(백 게이트라고도 함) 전극으로서 기능한다. 또한 절연체(350)는 제 1 게이트 절연막으로서 기능하고, 절연체(324) 및 절연체(322)는 제 2 게이트 절연막으로서 기능한다. 또한 도전체(342a)는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 도전체(342b)는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 또한 산화물(330)에서 도전체(360)와 중첩되는 영역의 적어도 일부는 채널 형성 영역으로서 기능한다.
산화물(330b)은 도전체(342a)와 중첩되는 영역에 소스 영역 및 드레인 영역 중 한쪽을 가지고, 도전체(342b)와 중첩되는 영역에 소스 영역 및 드레인 영역 중 다른 쪽을 가진다. 또한 산화물(330b)은 소스 영역과 드레인 영역 사이에 끼워진 영역에 채널 형성 영역(도 26의 (B)에서 사선으로 나타낸 영역)을 가진다.
채널 형성 영역은 소스 영역 및 드레인 영역보다 산소 결손이 적거나 또는 불순물 농도가 낮기 때문에 캐리어 농도가 낮은 고저항 영역이다. 여기서, 채널 형성 영역의 캐리어 농도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더욱 바람직하고, 1×1013cm-3 미만인 것이 더욱더 바람직하고, 1×1012cm-3 미만인 것이 나아가 더욱더 바람직하다. 또한 채널 형성 영역의 캐리어 농도의 하한값에 대해서는 특별히 한정되지 않고, 예를 들어 1×10-9cm-3로 할 수 있다.
또한 위에서는 산화물(330b)에 채널 형성 영역, 소스 영역, 및 드레인 영역이 형성되는 예에 대하여 설명하였지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 산화물(330a)에도 채널 형성 영역, 소스 영역, 및 드레인 영역이 마찬가지로 형성되는 경우가 있다.
트랜지스터(300)에서는, 채널 형성 영역을 포함하는 산화물(330)(산화물(330a) 및 산화물(330b))로서, 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다.
또한 반도체로서 기능하는 금속 산화물로서는, 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것을 사용하는 것이 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
산화물(330)로서 예를 들어 인듐, 원소 M, 및 아연을 포함하는 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 또한 산화물(330)로서 In-Ga 산화물, In-Zn 산화물, 인듐 산화물을 사용하여도 좋다.
여기서, 산화물(330b)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비가 산화물(330a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다.
구체적으로는 산화물(330a)로서 In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=1:1:0.5[원자수비] 또는 그 근방의 조성의 금속 산화물을 사용하면 좋다. 또한 산화물(330b)로서 In:M:Zn=1:1:1[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=4:2:3[원자수비] 또는 그 근방의 조성의 금속 산화물을 사용하면 좋다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함한 것이다. 또한 원소 M으로서 갈륨을 사용하는 것이 바람직하다.
또한 금속 산화물을 스퍼터링법에 의하여 성막하는 경우, 상기 원자수비는 성막된 금속 산화물의 원자수비에 한정되지 않고, 금속 산화물의 성막에 사용하는 스퍼터링 타깃의 원자수비이어도 좋다.
이와 같이, 산화물(330b) 아래에 산화물(330a)을 배치함으로써, 산화물(330a)보다 아래쪽에 형성된 구조물로부터 산화물(330b)로의 불순물 및 산소의 확산을 억제할 수 있다.
또한 산화물(330a) 및 산화물(330b)이 산소 외에 공통된 원소를 가짐으로써(주성분으로 함으로써), 산화물(330a)과 산화물(330b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 산화물(330a)과 산화물(330b)의 계면에서의 결함 준위 밀도를 낮출 수 있기 때문에 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아 큰 온 전류를 얻을 수 있다.
산화물(330a) 및 산화물(330b)은 각각 결정성을 가지는 것이 바람직하다. 특히 산화물(330b)로서 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다.
CAAC-OS는 결정성이 높고 치밀한 구조를 가지고, 불순물이나 결함(예를 들어 산소 결손(VO: oxygen vacancy라고도 함) 등)이 적은 금속 산화물이다. 특히 금속 산화물의 형성 후에, 금속 산화물이 다결정화되지 않을 정도의 온도(예를 들어 400℃ 이상 600℃ 이하)에서 가열 처리함으로써, CAAC-OS를 결정성이 더 높고 치밀한 구조로 할 수 있다. 이와 같이, CAAC-OS의 밀도를 더 높임으로써, 상기 CAAC-OS 내의 불순물 또는 산소의 확산을 더 저감할 수 있다.
한편, CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 따라서 CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
절연체(312), 절연체(314), 절연체(371), 절연체(375), 절연체(382), 및 절연체(383) 중 적어도 하나는 물, 수소 등의 불순물이 기판 측으로부터, 또는 트랜지스터(300)의 위쪽으로부터 트랜지스터(300)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(312), 절연체(314), 절연체(371), 절연체(375), 절연체(382), 및 절연체(383) 중 적어도 하나에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
또한 본 명세서에서 배리어 절연막이란, 배리어성을 가지는 절연막을 가리킨다. 본 명세서에서 배리어성이란, 대응하는 물질의 확산을 억제하는 기능(투과성이 낮다고도 함)을 말한다. 또는 대응하는 물질을 포획 및 고착하는(게터링이라고도 함) 기능을 말한다.
절연체(312), 절연체(314), 절연체(371), 절연체(375), 절연체(382), 및 절연체(383)에는 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 질화 실리콘, 또는 질화산화 실리콘 등을 사용할 수 있다. 예를 들어 절연체(312), 절연체(375), 및 절연체(383)에, 수소 배리어성이 보다 높은 질화 실리콘 등을 사용하는 것이 바람직하다. 또한 예를 들어 절연체(314), 절연체(371), 및 절연체(382)에, 수소를 포획 및 고착하는 기능이 높은 산화 알루미늄 또는 산화 마그네슘 등을 사용하는 것이 바람직하다. 이로써, 물, 수소 등의 불순물이 절연체(312) 및 절연체(314)를 통하여 기판 측으로부터 트랜지스터(300) 측으로 확산되는 것을 억제할 수 있다. 또는 물, 수소 등의 불순물이 절연체(383)보다 외측에 배치되는 층간 절연막 등으로부터 트랜지스터(300) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(324) 등에 포함되는 산소가 절연체(312) 및 절연체(314)를 통하여 기판 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(380) 등에 포함되는 산소가 절연체(382) 등을 통하여 트랜지스터(300)보다 위쪽으로 확산되는 것을 억제할 수 있다. 이와 같이, 트랜지스터(300)를 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체(312), 절연체(314), 절연체(371), 절연체(375), 절연체(382), 및 절연체(383)로 둘러싸는 구조로 하는 것이 바람직하다.
여기서 절연체(312), 절연체(314), 절연체(371), 절연체(375), 절연체(382), 및 절연체(383)에, 비정질 구조를 가지는 산화물을 사용하는 것이 바람직하다. 예를 들어 AlOx(x는 0보다 큰 임의의 수) 또는 MgOy(y는 0보다 큰 임의의 수) 등의 금속 산화물을 사용하는 것이 바람직하다. 이와 같은 비정질 구조를 가지는 금속 산화물에서는, 산소 원자가 댕글링 본드(dangling bond)를 가지고, 상기 댕글링 본드로 수소를 포획 또는 고착하는 성질을 가지는 경우가 있다. 이와 같은 비정질 구조를 가지는 금속 산화물을 트랜지스터(300)의 구성 요소로서 사용하거나 트랜지스터(300)의 주위에 제공함으로써, 트랜지스터(300)에 포함되는 수소, 또는 트랜지스터(300)의 주위에 존재하는 수소를 포획 또는 고착할 수 있다. 특히 트랜지스터(300)의 채널 형성 영역에 포함되는 수소를 포획 또는 고착하는 것이 바람직하다. 비정질 구조를 가지는 금속 산화물을 트랜지스터(300)의 구성 요소로서 사용하거나 트랜지스터(300)의 주위에 제공함으로써, 양호한 특성을 가지고 신뢰성이 높은 트랜지스터(300) 및 반도체 장치를 제작할 수 있다.
또한 절연체(312), 절연체(314), 절연체(371), 절연체(375), 절연체(382), 및 절연체(383)는 비정질 구조인 것이 바람직하지만, 일부에 다결정 구조의 영역이 형성되어도 좋다. 또한 절연체(312), 절연체(314), 절연체(371), 절연체(375), 절연체(382), 및 절연체(383)는 비정질 구조의 층과 다결정 구조의 층이 적층된 다층 구조이어도 좋다. 예를 들어 비정질 구조의 층 위에 다결정 구조의 층이 형성된 적층 구조이어도 좋다.
절연체(312), 절연체(314), 절연체(371), 절연체(375), 절연체(382), 및 절연체(383)의 성막은 예를 들어 스퍼터링법을 사용하여 수행하면 좋다. 스퍼터링법은 성막 가스에 수소를 사용하지 않아도 되기 때문에, 절연체(312), 절연체(314), 절연체(371), 절연체(375), 절연체(382), 및 절연체(383)의 수소 농도를 저감할 수 있다. 또한 성막 방법은 스퍼터링법에 한정되지 않고, CVD법, MBE법, PLD법, ALD법 등을 적절히 사용하여도 좋다.
또한 절연체(316), 절연체(380), 및 절연체(385)는 절연체(314)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간 절연막으로 함으로써, 배선 간에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(316), 절연체(380), 및 절연체(385)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
도전체(305)는 산화물(330) 및 도전체(360)와 중첩되도록 배치된다. 여기서 도전체(305)는 절연체(316)에 형성된 개구에 매립되어 제공되는 것이 바람직하다.
도전체(305)는 도전체(305a), 도전체(305b), 및 도전체(305c)를 가진다. 도전체(305a)는 상기 개구의 바닥면 및 측벽에 접하여 제공된다. 도전체(305b)는 도전체(305a)에 형성된 오목부에 매립되도록 제공된다. 여기서 도전체(305b)의 상면은 도전체(305a)의 상면 및 절연체(316)의 상면보다 낮아진다. 도전체(305c)는 도전체(305b)의 상면 및 도전체(305a)의 측면에 접하여 제공된다. 여기서 도전체(305c)의 상면의 높이는 도전체(305a)의 상면의 높이 및 절연체(316)의 상면의 높이와 실질적으로 일치한다. 즉, 도전체(305b)는 도전체(305a) 및 도전체(305c)로 감싸인 구성을 가진다.
도전체(305a) 및 도전체(305c)에는 후술하는 도전체(360a)에 사용할 수 있는 도전성 재료를 사용하면 좋다. 또한 도전체(305b)에는 후술하는 도전체(360b)에 사용할 수 있는 도전성 재료를 사용하면 좋다. 또한 트랜지스터(300)에서 도전체(305)는 도전체(305a), 도전체(305b), 및 도전체(305c)가 적층되는 구성을 가지지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 도전체(305)는 단층, 2층, 또는 4층 이상의 적층 구조를 가지도록 제공하여도 좋다.
절연체(322) 및 절연체(324)는 게이트 절연막으로서 기능한다.
절연체(322)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또한 절연체(322)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(322)는 절연체(324)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다.
절연체(322)에는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 상기 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 또한 절연체(322)로서는 상술한 절연체(314) 등에 사용할 수 있는 배리어 절연막을 사용하여도 좋다.
절연체(324)에는 산화 실리콘, 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함하는 절연체(324)를 산화물(330)에 접하여 제공함으로써, 산화물(330) 내의 산소 결손을 저감하고 트랜지스터(300)의 신뢰성을 향상시킬 수 있다. 또한 절연체(324)는 산화물(330a)과 중첩되도록 섬 형상으로 가공되어 있는 것이 바람직하다. 이 경우, 절연체(375)는 절연체(324)의 측면 및 절연체(322)의 상면에 접하는 구성을 가진다. 이에 의하여, 절연체(324)와 절연체(380)를 절연체(375)로 이격할 수 있기 때문에, 절연체(380)에 포함되는 산소가 절연체(324)로 확산되어 절연체(324) 내의 산소가 지나치게 많아지는 것을 억제할 수 있다.
또한 절연체(322) 및 절연체(324)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 또한 도 26의 (B) 등에 있어서 절연체(324)를 산화물(330a)과 중첩시켜 섬 형상으로 형성하는 구성을 나타내었지만, 본 발명은 이에 한정되지 않는다. 절연체(324)에 포함되는 산소량을 적절히 조정할 수 있는 경우에는, 절연체(322)와 마찬가지로 절연체(324)를 패터닝하지 않는 구성으로 하여도 좋다.
산화물(343a) 및 산화물(343b)이 산화물(330b) 위에 제공된다. 산화물(343a)과 산화물(343b)은 도전체(360)를 사이에 두고 이격되어 제공된다. 산화물(343)(산화물(343a) 및 산화물(343b))은 산소의 투과를 억제하는 기능을 가지는 것이 바람직하다. 소스 전극이나 드레인 전극으로서 기능하는 도전체(342)와 산화물(330b) 사이에 산소의 투과를 억제하는 기능을 가지는 산화물(343)을 배치함으로써, 도전체(342)와 산화물(330b) 사이의 전기 저항이 저감되어 바람직하다. 또한 도전체(342)와 산화물(330b) 사이의 전기 저항을 충분히 저감할 수 있는 경우, 산화물(343)을 제공하지 않는 구성으로 하여도 좋다.
산화물(343)로서 원소 M을 가지는 금속 산화물을 사용하여도 좋다. 특히 원소 M으로서는 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하면 좋다. 산화물(343)은 산화물(330b)보다 원소 M의 농도가 높은 것이 바람직하다. 또한 산화물(343)로서 산화 갈륨을 사용하여도 좋다. 또한 산화물(343)로서 In-M-Zn 산화물 등의 금속 산화물을 사용하여도 좋다. 구체적으로는 산화물(343)에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가, 산화물(330b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(343)의 막 두께는 0.5nm 이상 5nm 이하가 바람직하고, 더 바람직하게는 1nm 이상 3nm 이하, 더욱 바람직하게는 1nm 이상 2nm 이하이다.
도전체(342a)는 산화물(343a)의 상면과 접하여 제공되고, 도전체(342b)는 산화물(343b)의 상면과 접하여 제공되는 것이 바람직하다. 도전체(342a) 및 도전체(342b)는 각각 트랜지스터(300)의 소스 전극 또는 드레인 전극으로서 기능한다.
도전체(342)(도전체(342a) 및 도전체(342b))에는, 예를 들어 탄탈럼을 포함한 질화물, 타이타늄을 포함한 질화물, 몰리브데넘을 포함한 질화물, 텅스텐을 포함한 질화물, 탄탈럼 및 알루미늄을 포함한 질화물, 타이타늄 및 알루미늄을 포함한 질화물 등을 사용하는 것이 바람직하다. 본 발명의 일 형태에서는 탄탈럼을 포함한 질화물이 특히 바람직하다. 또한 예를 들어 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하여도 좋다. 이들 재료는 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
또한 도전체(342)의 측면과 도전체(342)의 상면 사이에 만곡면이 형성되지 않는 것이 바람직하다. 상기 만곡면이 형성되지 않는 도전체(342)로 함으로써, 도 26의 (D)에 나타낸 바와 같이 채널 폭 방향의 단면에서의 도전체(342)의 단면적을 크게 할 수 있다. 이로써, 도전체(342)의 도전율을 크게 하여, 트랜지스터(300)의 온 전류를 크게 할 수 있다.
절연체(371a)는 도전체(342a)의 상면에 접하여 제공되고, 절연체(371b)는 도전체(342b)의 상면에 접하여 제공된다.
절연체(375)는 절연체(322)의 상면, 절연체(324)의 측면, 산화물(330a)의 측면, 산화물(330b)의 측면, 산화물(343)의 측면, 도전체(342)의 측면, 절연체(371)의 측면 및 상면에 접하여 제공된다. 절연체(375)는 절연체(350) 및 도전체(360)가 제공되는 영역에 개구가 형성되어 있다.
절연체(312)와 절연체(383) 사이에 끼워진 영역 내에, 수소 등의 불순물을 포획하는 기능을 가지는 절연체(314), 절연체(371), 및 절연체(375)를 제공함으로써, 절연체(324) 또는 절연체(316) 등에 포함되는 수소 등의 불순물을 포획하고, 상기 영역 내의 수소량을 일정한 값으로 할 수 있다. 이 경우에는, 절연체(314), 절연체(371), 및 절연체(375)에 비정질 구조의 산화 알루미늄이 포함되는 것이 바람직하다.
절연체(350)는 절연체(350a) 및 절연체(350a) 위의 절연체(350b)를 가지고, 게이트 절연막으로서 기능한다. 또한 절연체(350a)는 산화물(330b)의 상면, 산화물(343)의 측면, 도전체(342)의 측면, 절연체(371)의 측면, 절연체(375)의 측면, 및 절연체(380)의 측면에 접하여 배치되는 것이 바람직하다. 또한 절연체(350)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
절연체(350a)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘 등을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다. 절연체(350a)는 절연체(324)와 마찬가지로 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(350a)는 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되고, 절연체(350b)는 산소의 확산을 억제하는 기능을 가지는 절연체를 사용하여 형성되는 것이 바람직하다. 이러한 구성으로 함으로써, 절연체(350a)에 포함되는 산소가 도전체(360)로 확산되는 것을 억제할 수 있다. 즉, 산화물(330)에 공급하는 산소량의 감소를 억제할 수 있다. 또한 절연체(350a)에 포함되는 산소로 인한 도전체(360)의 산화를 억제할 수 있다. 예를 들어 절연체(350b)는 절연체(322)와 같은 재료를 사용하여 제공할 수 있다.
절연체(350b)로서, 구체적으로는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물, 또는 산화물(330)로서 사용할 수 있는 금속 산화물을 사용할 수 있다. 특히 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 바람직하다. 상기 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 또한 절연체(350b)의 막 두께는 0.5nm 이상 3.0nm 이하가 바람직하고, 1.0nm 이상 1.5nm 이하가 더 바람직하다.
또한 도 26의 (B) 및 (C)에서는 절연체(350)를 2층의 적층 구조로 도시하였지만, 본 발명은 이에 한정되지 않는다. 절연체(350)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다.
도전체(360)는 절연체(350b) 위에 제공되고 트랜지스터(300)의 제 1 게이트 전극으로서 기능한다. 도전체(360)는 도전체(360a)와, 도전체(360a) 위에 배치된 도전체(360b)를 가지는 것이 바람직하다. 예를 들어 도전체(360a)는 도전체(360b)의 밑면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한 도 26의 (B) 및 (C)에 나타낸 바와 같이, 도전체(360)의 상면은 절연체(350)의 상면과 실질적으로 일치한다. 또한 도 26의 (B) 및 (C)에서는 도전체(360)는 도전체(360a)와 도전체(360b)의 2층 구조로 나타내었지만, 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(360a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(360a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(350)에 포함되는 산소로 인하여 도전체(360b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다.
또한 도전체(360)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 도전체(360b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(360b)는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 하여도 좋다.
또한 트랜지스터(300)에서는 도전체(360)가 절연체(380) 등에 형성된 개구를 매립하도록 자기 정합(self-aligned)적으로 형성된다. 도전체(360)를 이와 같이 형성함으로써, 도전체(342a)와 도전체(342b) 사이의 영역에 도전체(360)를 위치 맞춤 없이 확실하게 배치할 수 있다.
또한 도 26의 (C)에 나타낸 바와 같이, 트랜지스터(300)의 채널 폭 방향에서 절연체(322)의 밑면을 기준으로 하였을 때, 도전체(360)에서 도전체(360)와 산화물(330b)이 중첩되지 않는 영역의 밑면의 높이는 산화물(330b)의 밑면의 높이보다 낮은 것이 바람직하다. 게이트 전극으로서 기능하는 도전체(360)가 절연체(350) 등을 개재(介在)하여 산화물(330b)의 채널 형성 영역의 측면 및 상면을 덮는 구성으로 함으로써, 도전체(360)의 전계를 산화물(330b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 따라서 트랜지스터(300)의 온 전류를 증대시켜 주파수 특성을 향상시킬 수 있다. 절연체(322)의 밑면을 기준으로 하였을 때, 산화물(330a) 및 산화물(330b)과 도전체(360)가 중첩되지 않는 영역에서의 도전체(360)의 밑면의 높이와 산화물(330b)의 밑면의 높이의 차이는 0nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 20nm 이하이다.
절연체(380)는 절연체(375) 위에 제공되고, 절연체(350) 및 도전체(360)가 제공되는 영역에 개구가 형성되어 있다. 또한 절연체(380)의 상면은 평탄화되어도 좋다. 이 경우, 절연체(380)의 상면은 절연체(350)의 상면 및 도전체(360)의 상면과 실질적으로 일치하는 것이 바람직하다.
절연체(382)는 절연체(380)의 상면, 절연체(350)의 상면, 및 도전체(360)의 상면에 접하여 제공된다. 절연체(382)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(380)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하고, 수소 등의 불순물을 포획하는 기능을 가지는 것이 바람직하다. 또한 절연체(382)는 산소의 투과를 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(382)로서는 예를 들어 산화 알루미늄 등의 절연체를 사용하면 좋다. 절연체(312)와 절연체(383) 사이에 끼워진 영역 내에서, 절연체(380)와 접하여, 수소 등의 불순물을 포획하는 기능을 가지는 절연체(382)를 제공함으로써, 절연체(380) 등에 포함되는 수소 등의 불순물을 포획하고, 상기 영역 내에서의 수소의 양을 일정한 값으로 할 수 있다. 특히 절연체(382)에 비정질 구조를 가지는 산화 알루미늄을 사용함으로써, 더 효과적으로 수소를 포획 또는 고착할 수 있는 경우가 있기 때문에 바람직하다. 이에 의하여, 양호한 특성을 가지고 신뢰성이 높은 트랜지스터(300) 및 반도체 장치를 제작할 수 있다.
도전체(340a) 및 도전체(340b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(340a) 및 도전체(340b)는 적층 구조로 하여도 좋다. 도전체(340)를 적층 구조로 하는 경우, 절연체(341)와 접하는 도전체에는 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어, 상술한 도전체(360a)에 사용할 수 있는 도전성 재료를 사용하면 좋다.
절연체(341a) 및 절연체(341b)로서는 예를 들어 질화 실리콘, 산화 알루미늄, 질화산화 실리콘 등의 절연체를 사용하면 좋다. 절연체(341a) 및 절연체(341b)는 절연체(383), 절연체(382), 및 절연체(371)에 접하여 제공되기 때문에, 절연체(380) 등에 포함되는 물, 수소 등의 불순물이 도전체(340a) 및 도전체(340b)를 통하여 산화물(330)에 혼입하는 것을 억제할 수 있다.
또한 도전체(340a)의 상면 및 도전체(340b)의 상면에 접하여 배선으로서 기능하는 도전체(346)(도전체(346a) 및 도전체(346b))를 배치하여도 좋다. 도전체(346)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 또한 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성하여도 좋다.
이러한 식으로, 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또한 소비 전력이 낮은 반도체 장치를 제공할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태의 기능 패널의 구성에 대하여 도면을 참조하여 설명한다.
<기능 패널(700)의 구성예 1>
기능 패널(700)은 소자(550G(i, j)) 및 소자(550S(i, j))를 가진다(도 9 참조).
<<소자(550G(i, j))의 구성예 1>>
소자(550G(i, j))는 전극(551G(i, j)), 전극(552), 및 발광성 재료를 포함한 층(553)을 가진다(도 10의 (A) 참조). 또한 발광성 재료를 포함한 층(553)은 전극(551G(i, j))과 전극(552) 사이에 끼워지는 영역을 가진다.
[발광성 재료를 포함한 층(553)의 구성예 1]
예를 들어, 발광성 재료를 포함한 층(553)에 적층 재료를 사용할 수 있다.
예를 들어, 발광성 재료를 포함한 층(553)에, 청색광을 발하는 재료, 녹색광을 발하는 재료, 적색광을 발하는 재료, 적외선을 발하는 재료, 또는 자외선을 발하는 재료를 사용할 수 있다.
[발광성 재료를 포함한 층(553)의 구성예 2]
예를 들어, 발광성 재료를 포함한 층(553)에, 백색광을 사출하도록 적층된 적층 재료를 사용할 수 있다.
구체적으로, 발광성 재료를 포함한 층(553)에는, 색상이 서로 다른 광을 발하는 복수의 재료를 사용할 수 있다.
예를 들어 발광성 재료를 포함한 층(553)에, 청색광을 사출하는 형광 재료를 포함하는 발광성 재료를 포함한 층과, 녹색광 및 적색광을 사출하며 형광 재료 외의 재료를 포함한 층을 적층한 적층 재료를 사용할 수 있다. 또는 발광성 재료를 포함한 층(553)에, 청색광을 사출하는 형광 재료를 포함하는 발광성 재료를 포함한 층과, 황색광을 사출하며 형광 재료 외의 재료를 포함한 층을 적층한 적층 재료를 사용할 수 있다.
또한 발광성 재료를 포함한 층(553)에, 예를 들어 착색막(CF)을 중첩시켜 사용할 수 있다. 이에 의하여, 백색광으로부터 소정의 색상의 광을 추출할 수 있다.
[발광성 재료를 포함한 층(553)의 구성예 3]
예를 들어 발광성 재료를 포함한 층(553)에, 청색광 또는 자외선을 사출하도록 적층된 적층 재료를 사용할 수 있다. 또는 예를 들어 색 변환층을 중첩시켜 사용할 수 있다.
[발광성 재료를 포함한 층(553)의 구성예 4]
발광성 재료를 포함한 층(553)은 발광 유닛을 가진다. 발광 유닛은 한쪽으로부터 주입된 전자가 다른 쪽으로부터 주입된 정공과 재결합하는 영역을 하나 가진다. 또한 발광 유닛은 발광성 재료를 포함하고, 발광성 재료는 전자와 정공의 재결합에 의하여 생기는 에너지를 광으로서 방출한다. 또한 정공 수송층 및 전자 수송층을 발광 유닛에 사용할 수 있다. 정공 수송층은 전자 수송층보다 양극 측에 배치되고, 정공 수송층은 전자 수송층보다 정공의 이동도가 높다.
예를 들어, 발광성 재료를 포함한 층(553)에 복수의 발광 유닛 및 중간층을 사용할 수 있다. 중간층은 2개의 발광 유닛 사이에 끼워지는 영역을 가진다. 중간층은 전하 발생 영역을 가지고, 중간층은 음극 측에 배치된 발광 유닛에 정공을 공급하고, 양극 측에 배치된 발광 유닛에 전자를 공급하는 기능을 가진다. 또한 복수의 발광 유닛 및 중간층을 가지는 구성을 탠덤형 발광 소자라고 하는 경우가 있다.
이에 의하여, 발광의 전류 효율을 높일 수 있다. 또는 같은 휘도에서, 발광 소자를 흐르는 전류 밀도를 낮출 수 있다. 또는 발광 소자의 신뢰성을 높일 수 있다.
예를 들어, 하나의 색상의 광을 발하는 재료를 포함하는 발광 유닛을, 다른 색상의 광을 발하는 재료를 포함하는 발광 유닛과 중첩시켜 발광성 재료를 포함한 층(553)에 사용할 수 있다. 또는 하나의 색상의 광을 발하는 재료를 포함하는 발광 유닛을, 동일한 색상의 광을 발하는 재료를 포함하는 발광 유닛과 중첩시켜 발광성 재료를 포함한 층(553)에 사용할 수 있다. 구체적으로는, 청색광을 발하는 재료를 포함하는 2개의 발광 유닛을 중첩시켜 사용할 수 있다.
또한 예를 들어 고분자 화합물(올리고머, 덴드리머, 폴리머 등), 중분자 화합물(저분자와 고분자의 중간 영역의 화합물: 분자량이 400 이상 4000 이하) 등을, 발광성 재료를 포함한 층(553)에 사용할 수 있다.
[전극(551G(i, j)), 전극(552)]
예를 들어, 배선 등에 사용할 수 있는 재료를 전극(551G(i, j)) 또는 전극(552)에 사용할 수 있다. 구체적으로는, 가시광에 대하여 투과성을 가지는 재료를 전극(551G(i, j)) 또는 전극(552)에 사용할 수 있다.
예를 들어, 도전성 산화물, 인듐을 포함하는 도전성 산화물, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 또는 갈륨을 첨가한 산화 아연 등을 사용할 수 있다. 또는 광을 투과시킬 정도로 얇은 금속막을 사용할 수 있다. 또는 가시광에 대하여 투과성을 가지는 재료를 사용할 수 있다.
예를 들어, 광의 일부를 투과시키고 광의 다른 일부를 반사하는 금속막을 전극(551G(i, j)) 또는 전극(552)에 사용할 수 있다. 예를 들어, 발광성 재료를 포함한 층(553) 등을 사용하여 전극(551G(i, j))과 전극(552) 사이의 거리를 조정한다.
이로써, 미소 공진기 구조를 소자(550G(i, j))에 제공할 수 있다. 또는 소정의 파장의 광을 다른 광보다 효율적으로 추출할 수 있다. 또는 스펙트럼의 반치 폭이 좁은 광을 추출할 수 있다. 또는 선명한 색의 광을 추출할 수 있다.
예를 들어, 효율적으로 광을 반사하는 막을 전극(551G(i, j)) 또는 전극(552)에 사용할 수 있다. 구체적으로는, 은 및 팔라듐 등을 포함하는 재료, 또는 은 및 구리 등을 포함하는 재료를 금속막에 사용할 수 있다.
또한 전극(551G(i, j))은 개구부(591G)에서 화소 회로(530G(i, j))와 전기적으로 접속된다(도 11의 (A) 참조). 전극(551G(i, j))은 예를 들어 절연막(528)에 형성되는 개구부와 중첩되고, 전극(551G(i, j))의 주연에는 절연막(528)이 있다.
이에 의하여, 전극(551G(i, j)) 및 전극(552)의 단락을 방지할 수 있다.
<<소자(550S(i, j))의 구성예 1>>
소자(550S(i, j))는 전극(551S(i, j)), 전극(552), 및 광전 변환 재료를 포함한 층(553S(j))을 가진다(도 11의 (A) 참조). 또한 전극(551S(i, j))은 화소 회로(530S(i, j))와 전기적으로 접속되고, 전극(552)은 도전막(VPD)과 전기적으로 접속된다(도 7 참조). 또한 소자(550G(i, j))에 사용하는 전극(552)을 소자(550S(i, j))에 사용할 수 있다. 이에 의하여, 기능 패널의 구성 및 제작 공정을 간략화할 수 있다.
예를 들어 헤테로 접합형 광전 변환 소자, 벌크 헤테로 접합형 광전 변환 소자 등을 소자(550S(i, j))로서 사용할 수 있다.
[광전 변환 재료를 포함한 층(553S(j))의 구성예 1]
예를 들어, p형 반도체막과 n형 반도체막이 서로 접하도록 적층한 적층막을 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다. 또한 광전 변환 재료를 포함한 층(553S(j))에 이와 같은 구조의 적층막을 사용하는 소자(550S(i, j))를 PN형 포토다이오드라고 할 수 있다.
예를 들어, p형 반도체막과 n형 반도체막 사이에 i형 반도체막을 끼우도록, p형 반도체막, i형 반도체막, 및 n형 반도체막을 적층한 적층막을, 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다. 또한 광전 변환 재료를 포함한 층(553S(j))에 이와 같은 구조의 적층막을 사용하는 소자(550S(i, j))를 PIN형 포토다이오드라고 할 수 있다.
예를 들어, p+형 반도체막과 n형 반도체막 사이에 p-형 반도체막을 끼우고, 상기 p-형 반도체막과 상기 n형 반도체막 사이에 p형 반도체막을 끼우도록 p+형 반도체막, p-형 반도체막, p형 반도체막, 및 n형 반도체막을 적층한 적층막을, 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다. 또한 광전 변환 재료를 포함한 층(553S(j))에 이와 같은 구조의 적층막을 사용하는 소자(550S(i, j))를 애벌란시 포토다이오드라고 할 수 있다.
[광전 변환 재료를 포함한 층(553S(j))의 구성예 2]
예를 들어 14족 원소를 포함하는 반도체를 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다. 구체적으로는, 실리콘을 포함하는 반도체를 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다. 예를 들어, 수소화 비정질 실리콘, 미결정 실리콘, 폴리실리콘, 또는 단결정 실리콘 등을 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다.
예를 들어, 유기 반도체를 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다. 구체적으로는, 발광성 재료를 포함한 층(553)에 사용하는 층의 일부를 광전 변환 재료를 포함한 층(553S(j))의 일부에 사용할 수 있다.
구체적으로는, 발광성 재료를 포함한 층(553)에 사용하는 정공 수송층을 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다. 또는 발광성 재료를 포함한 층(553)에 사용하는 전자 수송층을 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다. 또는 정공 수송층 및 전자 수송층을 광전 변환 재료를 포함한 층(553S(j))에 사용할 수 있다.
이로써, 발광성 재료를 포함한 층(553)에 사용하는 정공 수송층을 형성하는 공정에서, 광전 변환 재료를 포함한 층(553S(j))에 사용하는 정공 수송층을 형성할 수 있다. 또는 발광성 재료를 포함한 층(553)에 사용하는 전자 수송층을 형성하는 공정에서, 광전 변환 재료를 포함한 층(553S(j))에 사용하는 전자 수송층을 형성할 수 있다. 또는 제작 공정을 간략화할 수 있다.
또한 예를 들어 풀러렌(예를 들어 C60, C70 등) 또는 그 유도체 등의 전자 수용성 유기 반도체 재료를 n형 반도체막에 사용할 수 있다.
예를 들어 용매에 용해 또는 분산되는 풀러렌 유도체를 광전 변환 재료를 포함한 층(553S(i, j))에 사용할 수 있다. 구체적으로는 [6,6]-페닐-C71-뷰티르산 메틸 에스터(약칭: PC70BM), [6,6]-페닐-C61-뷰티르산 메틸 에스터(약칭: PC60BM), 1',1'',4',4''-테트라하이드로-다이[1,4]메타노나프탈레노[1,2:2',3',56,60:2'',3''][5,6]풀러렌-C60(약칭: ICBA) 등을, 광전 변환 재료를 포함한 층(553S(i, j))에 사용할 수 있다.
또한 예를 들어 구리(II)프탈로사이아닌(Copper(II) phthalocyanine; CuPc) 또는 테트라페닐다이벤조페리플란텐(Tetraphenyldibenzoperiflanthene; DBP) 등의 전자 공여성 유기 반도체 재료를 p형 반도체막에 사용할 수 있다.
예를 들어, 용매에 용해 또는 분산되는 π공액계의 유기 고분자 재료, 올리고머 또는 저분자 재료를 광전 변환 재료를 포함한 층(553S(i, j))에 사용할 수 있다. 구체적으로는, 폴리페닐렌바이닐렌계 재료 또는 폴리싸이오펜계 재료 등을 광전 변환 재료를 포함한 층(553S(i, j))에 사용할 수 있다. 폴리([2,6'-4,8-다이(5-에틸헥실싸이엔일)벤조[1,2-b;3,3-b]다이싸이오펜]{3-플루오로-2[(2-에틸헥실)카보닐]티에노[3,4-b]싸이오펜다이일})(약칭: PTB7-Th), 폴리({4,8-비스[(2-에틸헥실)옥시]벤조[1,2-b:4,5-b']다이싸이오펜-2,6-다이일}{3-플루오로-2-[(2-에틸헥실)카보닐]티에노[3,4-b]싸이오펜다이일})(약칭: PYB7), 폴리(3-헥실싸이오펜-2,5-다이일)(약칭: P3HT) 등을 광전 변환 재료를 포함한 층(553S(i, j))에 사용할 수 있다.
또한 예를 들어 전자 수용성 반도체 재료와 전자 공여성 반도체 재료를 공증착한 막을 i형 반도체막으로서 사용할 수 있다.
<기능 패널(700)의 구성예 2>
기능 패널(700)은 절연막(528) 및 절연막(573)을 가진다(도 10의 (A) 참조).
<<절연막(528)>>
절연막(528)은 기능층(520)과 기재(770) 사이에 끼워지는 영역을 가지고, 절연막(528)은 소자(550G(i, j)) 및 소자(550S(i, j))와 중첩되는 영역에 개구부를 가진다(도 10의 (A) 참조).
예를 들어 절연막(521)에 사용할 수 있는 재료를 절연막(528)에 사용할 수 있다. 구체적으로는, 산화 실리콘막, 아크릴 수지를 포함하는 막, 또는 폴리이미드를 포함하는 막 등을 절연막(528)에 사용할 수 있다.
<<절연막(573)>>
절연막(573)은 기능층(520)과의 사이에 소자(550G(i, j)) 및 소자(550S(i, j))를 끼우는 영역을 가진다(도 10의 (A) 참조).
예를 들어 하나의 막, 또는 복수의 막을 적층한 적층막을 절연막(573)으로서 사용할 수 있다. 구체적으로는, 소자(550G(i, j)) 및 소자(550S(i, j))를 손상시키기 어려운 방법으로 형성할 수 있는 절연막(573A)과, 결함이 적고 치밀한 절연막(573B)을 적층한 적층막을 절연막(573)에 사용할 수 있다.
이로써, 불순물이 소자(550G(i, j)) 및 소자(550S(i, j))로 확산되는 것을 억제할 수 있다. 또는 소자(550G(i, j)) 및 소자(550S(i, j))의 신뢰성을 높일 수 있다.
<기능 패널(700)의 구성예 3>
기능 패널(700)은 기능층(720)을 가진다(도 10의 (A) 참조).
<<기능층(720)>>
기능층(720)은 차광막(BM), 착색막(CF(G)), 및 절연막(771)을 가진다. 또한 색 변환층을 사용할 수도 있다.
<<차광막(BM)>>
차광막(BM)은 화소(702G(i, j))와 중첩되는 영역에 개구부를 가진다. 또한 차광막(BM)은 화소(702S(i, j))와 중첩되는 영역에 개구부를 가진다(도 11의 (A) 참조).
예를 들어 암색의 재료를 차광막(BM)에 사용할 수 있다. 이에 의하여, 표시의 콘트라스트를 향상시킬 수 있다.
<<착색막(CF(G))>>
착색막(CF(G))은 기재(770)와 소자(550G(i, j)) 사이에 끼워지는 영역을 가진다. 예를 들어 소정의 색의 광을 선택적으로 투과시키는 재료를 착색막(CF(G))에 사용할 수 있다. 구체적으로는, 적색광, 녹색광, 또는 청색광을 투과시키는 재료를 착색막(CF(G))에 사용할 수 있다.
<<절연막(771)의 구성예>>
절연막(771)은 기재(770)와 소자(550G(i, j)) 사이에 끼워지는 영역을 가진다.
절연막(771)은 기재(770)와의 사이에 차광막(BM), 착색막(CF(G)), 또는 색 변환층을 끼우는 영역을 가진다. 이에 의하여, 차광막(BM), 착색막(CF(G)), 또는 색 변환층의 두께에서 유래하는 요철을 평탄하게 할 수 있다.
<<색 변환층>>
색 변환층은 기재(770)와 소자(550G(i, j)) 사이에 끼워지는 영역을 가진다.
예를 들어, 입사하는 광의 파장보다 긴 파장을 가지는 광을 사출하는 재료를 색 변환층에 사용할 수 있다. 예를 들어, 청색광 또는 자외선을 흡수하고 녹색광으로 변환하여 방출하는 재료, 청색광 또는 자외선을 흡수하고 적색광으로 변환하여 방출하는 재료, 혹은 자외선을 흡수하고 청색광으로 변환하여 방출하는 재료를 색 변환층에 사용할 수 있다. 구체적으로는, 직경이 수nm인 퀀텀닷(quantum dot)을 색 변환층에 사용할 수 있다. 이에 의하여, 반치 폭이 좁은 스펙트럼을 가지는 광을 방출할 수 있다. 또는 채도가 높은 광을 방출할 수 있다.
<기능 패널(700)의 구성예 4>
기능 패널(700)은 차광막(KBM)을 가진다(도 10의 (A) 및 도 11의 (A) 참조).
<<차광막(KBM)>>
차광막(KBM)은 화소(702S(i, j))와 중첩되는 영역에 개구부를 가진다. 또한 차광막(KBM)은 기능층(520)과 기재(770) 사이에 끼워지는 영역을 가지고, 기능층(520)과 기재(770) 사이에 소정의 간격을 제공하는 기능을 가진다. 예를 들어 암색의 재료를 차광막(KBM)에 사용할 수 있다. 이로써, 화소(702S(i, j))에 미광(迷光)이 진입하는 것을 억제할 수 있다.
<기능 패널(700)의 구성예 5>
기능 패널(700)은 기능막(770P) 등을 가진다(도 10의 (A) 참조).
<<기능막(770P) 등>>
기능막(770P)은 소자(550G(i, j))와 중첩되는 영역을 가진다.
예를 들어 반사 방지 필름, 편광 필름, 위상차 필름, 광 확산 필름, 또는 집광 필름 등을 기능막(770P)으로서 사용할 수 있다.
예를 들어 두께 1μm 이하의 반사 방지막을 기능막(770P)으로서 사용할 수 있다. 구체적으로는, 유전체를 3층 이상, 바람직하게는 5층 이상, 더 바람직하게는 15층 이상 적층한 적층막을 기능막(770P)에 사용할 수 있다. 이에 의하여, 반사율을 0.5% 이하, 바람직하게는 0.08% 이하로 억제할 수 있다.
예를 들어 원 편광 필름을 기능막(770P)에 사용할 수 있다.
또한 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수성(撥水性)의 막, 오염이 부착되기 어렵게 하는 발유성(撥油性)의 막, 반사 방지막(안티 리플렉션막), 비광택 처리막(안티 글레어막), 사용에 따른 손상의 발생을 억제하는 하드 코트막, 발생한 손상을 수복(修復)하는 자기 수복성의 필름 등을 기능막(770P)에 사용할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태의 기능 패널의 구성에 대하여 도면을 참조하여 설명한다.
도 14의 (A)는 본 발명의 일 형태의 기능 패널의 구성을 설명하는 블록도이고, 도 14의 (B)는 도 14의 (A)의 일부를 설명하는 블록도이다.
도 15는 본 발명의 일 형태의 기능 패널의 동작을 설명하는 도면이다.
<기능 패널(700)의 구성예 1>
본 실시형태에서 설명하는 기능 패널(700)은 영역(231)을 가진다(도 14 참조).
<<영역(231)의 구성예 1>>
영역(231)은 한 그룹의 화소 세트(703(i, 1)) 내지 화소 세트(703(i, n)) 및 다른 그룹의 화소 세트(703(1, j)) 내지 화소 세트(703(m, j))를 가진다. 또한 영역(231)은 도전막(G1(i)), 도전막(TX(i)), 도전막(S1g(j)), 및 도전막(WX(j))을 가진다.
한 그룹의 화소 세트(703(i, 1)) 내지 화소 세트(703(i, n))는 행 방향(도면에서 화살표(R1)로 나타낸 방향)으로 배치되고, 한 그룹의 화소 세트(703(i, 1)) 내지 화소 세트(703(i, n))는 화소 세트(703(i, j))를 포함한다.
또한 한 그룹의 화소 세트(703(i, 1)) 내지 화소 세트(703(i, n))는 도전막(G1(i))과 전기적으로 접속된다. 또한 한 그룹의 화소 세트(703(i, 1)) 내지 화소 세트(703(i, n))는 도전막(TX(i))과 전기적으로 접속된다.
다른 한 그룹의 화소 세트(703(1, j)) 내지 화소 세트(703(m, j))는 행 방향과 교차하는 열 방향(도면에서 화살표(C1)로 나타낸 방향)으로 배치되고, 다른 한 그룹의 화소 세트(703(1, j)) 내지 화소 세트(703(m, j))는 화소 세트(703(i, j))를 포함한다.
또한 다른 한 그룹의 화소 세트(703(1, j)) 내지 화소 세트(703(m, j))는 도전막(S1g(j))과 전기적으로 접속된다. 또한 다른 한 그룹의 화소 세트(703(1, j)) 내지 화소 세트(703(m, j))는 도전막(WX(j))과 전기적으로 접속된다.
이에 의하여 복수의 화소에 화상 정보를 공급할 수 있다. 또는 복수의 화소로부터 촬상 정보를 취득할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<영역(231)의 구성예 2>>
영역(231)은 1인치당 500개 이상의 한 그룹의 화소 세트를 가진다. 또한 1인치당 1000개 이상, 바람직하게는 5000개 이상, 더 바람직하게는 10000개 이상의 한 그룹의 화소 세트를 가진다. 이에 의하여, 예를 들어 스크린 도어 효과를 경감할 수 있다. 또한 한 그룹의 화소 세트는 화소(703(i, j))를 포함한다.
<<영역(231)의 구성예 3>>
영역(231)은 복수의 화소를 매트릭스상으로 가진다. 예를 들어 영역(231)은 7600개 이상의 화소를 행 방향으로 가지고, 영역(231)은 4300개 이상의 화소를 열 방향으로 가진다. 구체적으로는, 7680개의 화소를 행 방향으로 가지고, 4320개의 화소를 열 방향으로 가진다.
따라서 정세도가 높은 화상을 표시할 수 있다. 그 결과, 편의성 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<기능 패널(700)의 구성예 2>
또한 본 발명의 일 형태의 기능 패널(700)은 한 그룹의 샘플링 회로(SC)와, 멀티플렉서(MUX)와, 증폭 회로(AMP)와, 아날로그 디지털 변환 회로(ADC)를 가진다(도 14의 (A) 참조). 또한 한 그룹의 샘플링 회로(SC)는 샘플링 회로(SC(j))를 포함한다.
이에 의하여, 샘플링 회로(SC(j))를 도전막(WX(j))마다 제공할 수 있다. 화소 회로(530S(i, j))의 차분 신호를 도전막(WX(j))마다 취득할 수 있다. 또는 샘플링 회로(SC(j))의 동작 주파수를 억제할 수 있다. 또는 노이즈를 저감할 수 있다. 그 결과, 편의성 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<멀티플렉서(MUX)의 구성예>>
멀티플렉서(MUX)는 한 그룹의 샘플링 회로 중에서 하나를 선택하여 촬상 신호를 취득하는 기능을 가진다. 예를 들어, 멀티플렉서(MUX)는 샘플링 회로(SC(j))를 선택하여 촬상 신호를 취득한다.
구체적으로, 멀티플렉서(MUX)는 샘플링 회로(SC(1)) 내지 샘플링 회로(SC(9))와 전기적으로 접속되고, 하나를 선택하여 촬상 신호를 취득한다(도 14의 (B) 참조). 예를 들어, 샘플링 회로(SC(9))의 제 3 단자(OUT(9))와 전기적으로 접속된다.
또한 멀티플렉서(MUX)는 증폭 회로(AMP)와 전기적으로 접속되고, 취득한 촬상 신호를 공급하는 기능을 가진다.
이에 의하여, 행 방향으로 배치되는 복수의 화소 중에서 소정의 화소를 선택할 수 있다. 또는 소정의 화소로부터 촬상 정보를 취득할 수 있다. 또는 복수의 멀티플렉서를 사용하여, 동시에 취득하는 촬상 신호의 수를 억제할 수 있다. 또는 행 방향으로 배치되는 화소의 수보다 입력 채널의 수가 적은 아날로그 디지털 변환 회로(ADC)를 사용할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<증폭 회로(AMP)의 구성예>>
증폭 회로(AMP)는 촬상 신호를 증폭하고, 아날로그 디지털 변환 회로(ADC)에 공급할 수 있다.
또한 기능층(520)은 멀티플렉서(MUX) 및 증폭 회로(AMP)를 가진다.
이에 의하여, 예를 들어 화소 회로(530G(i, j))에 사용하는 반도체막을 형성하는 공정에서, 멀티플렉서(MUX) 및 증폭 회로(AMP)에 사용하는 반도체막을 형성할 수 있다. 또는 기능 패널의 제작 공정을 간략화할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<아날로그 디지털 변환 회로(ADC)의 구성예>>
아날로그 디지털 변환 회로(ADC)는 아날로그 촬상 신호를 디지털 신호로 변환하는 기능을 가진다. 이에 의하여, 전송에 기인하는 촬상 신호의 열화를 억제할 수 있다.
<기능 패널(700)의 구성예 3>
또한 본 발명의 일 형태의 기능 패널(700)은 구동 회로(GD), 구동 회로(RD), 및 화소 세트(703(i, j))를 가진다. 구동 회로(GD)는 제 1 선택 신호를 공급하는 기능을 가지고, 구동 회로(RD)는 제 4 선택 신호 및 제 5 선택 신호를 공급하는 기능을 가진다.
<<화소(703(i, j))의 구성예 1>>
화소 세트(703(i, j))는 제 1 선택 신호가 공급되지 않는 기간에 제 4 선택 신호 및 제 5 선택 신호를 공급받는다(도 15 참조). 또한 예를 들어, "기록" 동작이 끝나고 나서, 다음 "기록" 동작이 시작할 때까지의 기간은 제 1 선택 신호가 공급되지 않는 기간이다. 화소 회로(530S(i, j))는 제 4 선택 신호에 기초하여 촬상 신호를 취득하고, 제 5 선택 신호에 기초하여 촬상 신호를 공급한다.
또한 예를 들어, 도전막(G1(i))을 사용하여 제 1 선택 신호를 공급하고, 도전막(TX(i))을 사용하여 제 4 선택 신호를 공급하고, 도전막(SE(i))을 사용하여 제 5 선택 신호를 공급할 수 있다(도 7 참조).
또한 제 4 선택 신호를 공급하고, 촬상 신호를 화소 회로(530S(i, j))에 취득시키는 동작을 "촬상"이라고 할 수 있다(도 15 참조). 또한 화소 회로(530S(i, j))로부터 촬상 신호를 판독하는 동작을 "판독"이라고 할 수 있다. 또한 소정의 전압을 소자(550S(i, j))에 공급하는 동작을 "초기화"라고 하고, 초기화 후의 소자(550S(i, j))를 소정의 기간 광에 노출시키는 동작을 "노광"이라고 하고, 노광에 따라 변화된 전압을 화소 회로(530S(i, j))에 반영하는 동작을 "전송"이라고 할 수 있다. 또한 도면에서 SRS는 상관 이중 샘플링법에 사용하는 참조 신호를 공급하는 동작에 상당하고, "출력"은 촬상 신호를 공급하는 동작에 상당한다.
예를 들어 1프레임의 화상 정보를 16.7ms로 기록할 수 있다. 구체적으로는, 60Hz의 프레임 레이트로 동작할 수 있다. 또한 화상 신호를 화소 회로(530G(i, j))에 15.2μs로 기록할 수 있다.
예를 들어 1프레임의 화상 정보를 16프레임에 상당하는 기간 유지할 수 있다. 또는 1프레임의 촬상 정보를 16프레임에 상당하는 기간에 촬영 및 판독할 수 있다.
구체적으로는, 15μs로 초기화하고, 1ms 이상 5ms 이하로 노광하고, 150μs로 전송할 수 있다. 또는 250ms로 판독할 수 있다.
이에 의하여, 제 1 선택 신호가 공급되지 않는 기간에 촬상을 수행할 수 있다. 또는 촬상 시의 노이즈를 억제할 수 있다. 또는 제 1 선택 신호가 공급되지 않는 기간에 촬상 신호를 판독할 수 있다. 또는 판독 시의 노이즈를 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
<<화소(703(i, j))의 구성예 2>>
화소(703(i, j))는 하나의 화상 신호를 유지하는 기간에 제 4 선택 신호를 공급받는다. 예를 들어 화소 회로(530G(i, j))가 하나의 화상 신호를 유지하는 기간에 화소(703(i, j))는 소자(550G(i, j))를 사용하여 상기 화상 신호에 기초하여 광을 사출할 수 있다(도 15 참조). 또는 화소 회로(530G(i, j))가 제 1 선택 신호에 기초하여 하나의 화상 신호를 취득하고 나서 화소 회로(530G(i, j))가 제 1 선택 신호를 다시 공급받을 때까지의 기간에, 화소 회로(530S(i, j))는 제 4 선택 신호를 공급받는다.
이에 의하여, 소자(550G(i, j))로부터 사출되는 광의 강도를 화상 신호를 사용하여 제어할 수 있다. 또는 강도가 제어된 광을 피사체에 조사할 수 있다. 또는 소자(550S(i, j))를 사용하여 피사체를 촬상할 수 있다. 또는 조사하는 광의 강도를 제어하면서, 소자(550S(i, j))를 사용하여 피사체를 촬상할 수 있다. 또는 화소 회로(530G(i, j))가 유지하는 신호가 하나의 화상 신호로부터 다른 화상 신호로 변화되는 경우에 미치는 촬상 신호에 대한 영향을 없앨 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는 본 발명의 일 형태의 표시 장치의 구성에 대하여 도면을 참조하여 설명한다.
도 16의 (A)는 본 발명의 일 형태의 표시 장치의 블록도이고, 도 16의 (B) 내지 (D)는 본 발명의 일 형태의 표시 장치의 외관을 설명하는 사시도이다.
<표시 장치의 구성예>
본 실시형태에서 설명하는 표시 장치는 제어부(238)와 기능 패널(700)을 가진다(도 16의 (A) 참조).
<<제어부(238)의 구성예 1>>
제어부(238)는 화상 정보(VI) 및 제어 정보(CI)를 공급받는다. 예를 들어 클록 신호 또는 타이밍 신호 등을 제어 정보(CI)로서 사용할 수 있다.
제어부(238)는 화상 정보(VI)에 기초하여 정보를 생성하고, 제어 정보(CI)에 기초하여 제어 신호를 생성한다. 또한 제어부(238)는 정보 및 제어 신호를 공급한다.
예를 들어 정보는 8bit 이상, 바람직하게는 12bit 이상의 계조를 포함한다. 또한 예를 들어 구동 회로에 사용하는 시프트 레지스터의 클록 신호 또는 스타트 펄스 등을 제어 신호로서 사용할 수 있다.
<<제어부(238)의 구성예 2>>
예를 들어 신장 회로(234) 및 화상 처리 회로(235)를 제어부(238)에 사용할 수 있다.
<<신장 회로(234)>>
신장 회로(234)는 압축된 상태로 공급되는 화상 정보(VI)를 신장하는 기능을 가진다. 신장 회로(234)는 기억부를 가진다. 기억부는 예를 들어 신장된 화상 정보를 기억하는 기능을 가진다.
<<화상 처리 회로(235)>>
화상 처리 회로(235)는 예를 들어 기억 영역을 가진다. 기억 영역은 예를 들어 화상 정보(VI)에 포함되는 정보를 기억하는 기능을 가진다.
화상 처리 회로(235)는 예를 들어 소정의 특성 곡선에 기초하여 화상 정보(VI)를 보정하여 정보를 생성하는 기능과, 정보를 공급하는 기능을 가진다.
<<기능 패널(700)의 구성예 1>>
기능 패널(700)은 정보 및 제어 신호를 공급받는다. 예를 들어 실시형태 1 내지 실시형태 6 중 어느 하나에서 설명한 기능 패널(700)을 사용할 수 있다.
<<화소(703(i, j))의 구성예 3>>
화소(703(i, j))는 정보에 기초하여 표시한다.
이에 의하여, 소자(550G(i, j))를 사용하여 화상 정보(VI)를 표시할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다. 또는 예를 들어 정보 기기 단말기(도 16의 (B) 참조), 영상 표시 시스템(도 16의 (C) 참조), 또는 컴퓨터(도 16의 (D) 참조) 등을 제공할 수 있다.
<<기능 패널(700)의 구성예 2>>
예를 들어 기능 패널(700)은 구동 회로 및 제어 회로를 가진다.
<<구동 회로>>
구동 회로는 제어 신호에 기초하여 동작한다. 제어 신호를 사용함으로써, 복수의 구동 회로의 동작을 동기화할 수 있다(도 16의 (A) 참조).
예를 들어 구동 회로(GD)를 기능 패널(700)에 사용할 수 있다. 구동 회로(GD)는 제어 신호를 공급받고, 제 1 선택 신호를 공급하는 기능을 가진다.
또한 예를 들어 구동 회로(SD)를 기능 패널(700)에 사용할 수 있다. 구동 회로(SD)는 제어 신호 및 정보를 공급받고, 화상 신호를 공급할 수 있다.
또한 예를 들어 구동 회로(RD)를 기능 패널(700)에 사용할 수 있다. 구동 회로(RD)는 제어 신호를 공급받고, 제 3 선택 신호 내지 제 5 선택 신호를 공급할 수 있다.
또한 예를 들어 판독 회로(RC)를 기능 패널(700)에 사용할 수 있다. 판독 회로(RC)는 제어 신호를 공급받고, 예를 들어 상관 이중 샘플링법을 사용하여 촬상 신호를 판독할 수 있다.
<<제어 회로>>
제어 회로는 제어 신호를 생성하여 공급하는 기능을 가진다. 예를 들어 클록 신호 또는 타이밍 신호 등을 제어 신호로서 사용할 수 있다.
구체적으로는, 리지드 기판 위에 형성된 제어 회로를 기능 패널에 사용할 수 있다. 또는 리지드 기판 위에 형성된 제어 회로를 플렉시블 인쇄 기판을 사용하여 제어부(238)에 전기적으로 접속할 수 있다.
예를 들어 타이밍 컨트롤러(233)를 제어 회로에 사용할 수 있다. 또한 제어 회로(243)를 사용하여 구동 회로(RD) 및 판독 회로(RC)의 동작을 동기화할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 8)
본 실시형태에서는, 본 발명의 일 형태의 입출력 장치의 구성에 대하여 도면을 참조하여 설명한다.
도 17은 본 발명의 일 형태의 입출력 장치의 구성을 설명하는 블록도이다.
<입출력 장치의 구성예 1>
본 실시형태에서 설명하는 입출력 장치는 입력부(240)와 표시부(230)를 가진다(도 17 참조).
<<표시부(230)의 구성예 1>>
표시부(230)는 기능 패널(700)을 가진다. 예를 들어 실시형태 1 내지 실시형태 6 중 어느 하나에 기재된 기능 패널(700)을 표시부(230)에 사용할 수 있다. 또한 입력부(240) 및 표시부(230)를 가지는 구성을 기능 패널(700TP)이라고 할 수 있다.
<<입력부(240)의 구성예>>
입력부(240)는 검지 영역(241)을 가진다. 입력부(240)는 검지 영역(241)에 근접하는 물체를 검지한다.
검지 영역(241)은 화소(703(i, j))와 중첩되는 영역을 가진다.
이에 의하여, 표시부(230)를 사용하여 화상 정보를 표시하면서, 표시부(230)와 중첩되는 영역에 근접하는 물체를 검지할 수 있다. 또는 표시부(230)에 근접시키는 손가락 등을 포인터로서 사용하여 위치 정보를 입력할 수 있다. 또는 위치 정보를 표시부(230)에 표시하는 화상 정보와 관련지을 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 입출력 장치를 제공할 수 있다.
<<검지 영역(241)의 구성예 1>>
검지 영역(241)은 예를 들어 하나 또는 복수의 검지기를 가진다.
검지 영역(241)은 한 그룹의 검지기(802(g, 1)) 내지 검지기(802(g, q))와, 다른 한 그룹의 검지기(802(1, h)) 내지 검지기(802(p, h))를 가진다. 또한 g는 1 이상 p 이하의 정수이고, h는 1 이상 q 이하의 정수이고, p 및 q는 1 이상의 정수이다.
한 그룹의 검지기(802(g, 1)) 내지 검지기(802(g, q))는 검지기(802(g, h))를 포함하고, 행 방향(도면에서 화살표 R2로 나타낸 방향)으로 배치되고, 배선(CL(g))과 전기적으로 접속된다. 또한 화살표 R2로 나타낸 방향은 화살표 R1로 나타낸 방향과 같아도 좋고 달라도 좋다.
또한 다른 한 그룹의 검지기(802(1, h)) 내지 검지기(802(p, h))는 검지기(802(g, h))를 포함하고, 행 방향과 교차하는 열 방향(도면에서 화살표 C2로 나타낸 방향)으로 배치되고, 배선(ML(h))과 전기적으로 접속된다.
<<검지기>>
검지기는 근접하는 포인터를 검지하는 기능을 가진다. 예를 들어 손가락이나 스타일러스 펜 등을 포인터로서 사용할 수 있다. 예를 들어 금속편 또는 코일 등을 스타일러스 펜에 사용할 수 있다.
구체적으로는, 정전 용량 방식의 근접 센서, 전자 유도 방식의 근접 센서, 광학 방식의 근접 센서, 저항막 방식의 근접 센서 등을 검지기로서 사용할 수 있다.
또한 복수의 방식의 검지기를 병용할 수도 있다. 예를 들어 손가락을 검지하는 검지기와 스타일러스 펜을 검지하는 검지기를 병용할 수 있다.
이에 의하여, 포인터의 종류를 판별할 수 있다. 또는 판별한 포인터의 종류에 기초하여 상이한 명령을 검지 정보와 관련지을 수 있다. 구체적으로는 손가락이 포인터로서 사용되었다고 판별된 경우에는 검지 정보를 제스처와 관련지을 수 있다. 또는 스타일러스 펜이 포인터로서 사용되었다고 판별된 경우에는 검지 정보를 묘화 처리와 관련지을 수 있다.
구체적으로는 정전 용량 방식, 감압 방식, 또는 광학 방식의 근접 센서를 사용하여 손가락을 검지할 수 있다. 또는 전자 유도 방식 또는 광학 방식의 근접 센서를 사용하여 스타일러스 펜을 검지할 수 있다.
<<입력부(240)의 구성예 2>>
입력부(240)는 발진 회로(OSC) 및 검지 회로(DC)를 가진다(도 17 참조).
발진 회로(OSC)는 탐색 신호를 검지기(802(g, h))에 공급한다. 예를 들어 구형파, 톱니파, 삼각파, 사인파 등을 탐색 신호로서 사용할 수 있다.
검지기(802(g, h))는 검지기(802(g, h))에 근접하는 포인터까지의 거리 및 탐색 신호에 기초하여 변화되는 검지 신호를 생성하고 공급한다.
검지 회로(DC)는 검지 신호에 기초하여 입력 정보를 공급한다.
이에 의하여, 근접하는 포인터에서 검지 영역(241)까지의 거리를 검지할 수 있다. 또는 검지 영역(241) 내에서 포인터가 가장 근접하는 위치를 검지할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 9)
본 실시형태에서는 본 발명의 일 형태의 정보 처리 장치의 구성에 대하여 도면을 참조하여 설명한다.
도 18의 (A)는 본 발명의 일 형태의 정보 처리 장치의 구성을 설명하는 블록도이다. 도 18의 (B) 및 (C)는 정보 처리 장치의 외관의 일례를 설명하는 투영도이다.
도 19는 본 발명의 일 형태의 프로그램을 설명하는 흐름도이다. 도 19의 (A)는 본 발명의 일 형태의 프로그램의 주된 처리를 설명하는 흐름도이고, 도 19의 (B)는 인터럽트 처리를 설명하는 흐름도이다.
도 20은 본 발명의 일 형태의 프로그램을 설명하는 도면이다. 도 20의 (A)는 본 발명의 일 형태의 프로그램의 인터럽트 처리를 설명하는 흐름도이다. 또한 도 20의 (B)는 본 발명의 일 형태의 정보 처리 장치의 조작을 설명하는 모식도이고, 도 20의 (C)는 본 발명의 일 형태의 정보 처리 장치의 동작을 설명하는 타이밍 차트이다.
도 21은 본 발명의 일 형태의 프로그램을 설명하는 흐름도이다. 도 21의 (A)는 도 19의 (B)에 나타낸 인터럽트 처리와는 다른 인터럽트 처리에 대하여 설명하는 흐름도이다. 또한 도 21의 (B)는 도 21의 (A)에 나타낸 프로그램의 동작을 설명하는 모식도이고, 도 21의 (C)는 촬영한 지문의 모식도이다.
도 22는 본 발명의 일 형태의 프로그램을 설명하는 도면이다. 도 22의 (A)는 도 19의 (B)에 나타낸 인터럽트 처리와는 다른 인터럽트 처리에 대하여 설명하는 흐름도이다. 도 22의 (B) 내지 (D)는 도 22의 (A)에 나타낸 프로그램의 동작을 설명하는 모식도이다.
<정보 처리 장치의 구성예 1>
본 실시형태에서 설명하는 정보 처리 장치는 연산 장치(210)와 입출력 장치(220)를 가진다(도 18의 (A) 참조). 또한 입출력 장치(220)는 연산 장치(210)에 전기적으로 접속된다. 또한 정보 처리 장치(200)는 하우징을 가질 수 있다(도 18의 (B) 및 (C) 참조).
<<연산 장치(210)의 구성예 1>>
연산 장치(210)는 입력 정보(II) 또는 검지 정보(DS)를 공급받는다. 연산 장치(210)는 입력 정보(II) 또는 검지 정보(DS)에 기초하여 제어 정보(CI) 및 화상 정보(VI)를 생성하고, 제어 정보(CI) 및 화상 정보(VI)를 공급한다.
연산 장치(210)는 연산부(211) 및 기억부(212)를 가진다. 또한 연산 장치(210)는 전송로(214) 및 입출력 인터페이스(215)를 가진다.
전송로(214)는 연산부(211), 기억부(212), 및 입출력 인터페이스(215)에 전기적으로 접속된다.
<<연산부(211)>>
연산부(211)는 예를 들어 프로그램을 실행하는 기능을 가진다.
<<기억부(212)>>
기억부(212)는 예를 들어 연산부(211)가 실행하는 프로그램, 초기 정보, 설정 정보, 또는 화상 등을 기억하는 기능을 가진다.
구체적으로는 하드 디스크, 플래시 메모리, 또는 산화물 반도체를 포함하는 트랜지스터를 사용한 메모리 등을 사용할 수 있다.
<<입출력 인터페이스(215), 전송로(214)>>
입출력 인터페이스(215)는 단자 또는 배선을 가지고, 정보를 공급하고, 정보를 공급받는 기능을 가진다. 예를 들어 전송로(214)에 전기적으로 접속될 수 있다. 또한 입출력 장치(220)에 전기적으로 접속될 수 있다.
전송로(214)는 배선을 가지고, 정보를 공급하고, 정보를 공급받는 기능을 가진다. 예를 들어 입출력 인터페이스(215)에 전기적으로 접속될 수 있다. 또한 연산부(211), 기억부(212), 또는 입출력 인터페이스(215)에 전기적으로 접속될 수 있다.
<<입출력 장치(220)의 구성예>>
입출력 장치(220)는 입력 정보(II) 및 검지 정보(DS)를 공급한다. 입출력 장치(220)는 제어 정보(CI) 및 화상 정보(VI)를 공급받는다(도 18의 (A) 참조).
예를 들어 키보드의 스캔 코드, 위치 정보, 버튼의 조작 정보, 음성 정보, 또는 화상 정보 등을 입력 정보(II)로서 사용할 수 있다. 또는 예를 들어 정보 처리 장치(200)가 사용되는 환경 등의 조도 정보, 자세 정보, 가속도 정보, 방위 정보, 압력 정보, 온도 정보, 또는 습도 정보 등을 검지 정보(DS)로서 사용할 수 있다.
예를 들어 화상 정보(VI)를 표시하는 휘도를 제어하는 신호, 채도를 제어하는 신호, 색상을 제어하는 신호를 제어 정보(CI)로서 사용할 수 있다. 또는 화상 정보(VI)의 일부의 표시를 변화시키는 신호를 제어 정보(CI)로서 사용할 수 있다.
입출력 장치(220)는 표시부(230), 입력부(240), 및 검지부(250)를 가진다. 예를 들어 실시형태 8에서 설명한 입출력 장치를 입출력 장치(220)로서 사용할 수 있다. 또한 입출력 장치(220)는 통신부(290)를 가질 수 있다.
<<표시부(230)의 구성예>>
표시부(230)는 제어 정보(CI)에 기초하여 화상 정보(VI)를 표시한다. 예를 들어 실시형태 7에서 설명한 표시 장치를 표시부(230)에 사용할 수 있다.
<<입력부(240)의 구성예>>
입력부(240)는 입력 정보(II)를 생성한다. 예를 들어 입력부(240)는 위치 정보(P1)를 공급하는 기능을 가진다.
예를 들어 휴먼 인터페이스 등을 입력부(240)로서 사용할 수 있다(도 18의 (A) 참조). 구체적으로는, 키보드, 마우스, 터치 센서, 마이크로폰, 또는 카메라 등을 입력부(240)로서 사용할 수 있다.
또한 표시부(230)와 중첩되는 영역을 가지는 터치 센서를 사용할 수 있다. 또한 표시부(230) 및 표시부(230)와 중첩되는 영역을 가지는 터치 센서를 가지는 입출력 장치를 터치 패널 또는 터치 스크린이라고 할 수 있다.
예를 들어 사용자는 터치 패널에 접촉된 손가락을 포인터로서 사용하여 다양한 제스처(탭, 드래그, 스와이프, 또는 핀치 인 등)를 할 수 있다.
예를 들어 연산 장치(210)는 터치 패널에 접촉되는 손가락의 위치 또는 궤적 등의 정보를 해석하고, 해석 결과가 소정의 조건을 만족할 때, 소정의 제스처가 공급된 것으로 할 수 있다. 따라서 사용자는 소정의 제스처와 미리 관련지은 소정의 조작 명령을 상기 제스처를 사용하여 공급할 수 있다.
일례를 들면, 사용자는 화상 정보의 표시 위치를 변경하는 "스크롤 명령"을, 터치 패널을 따라 터치 패널에 접촉되는 손가락을 이동하는 제스처를 사용하여 공급할 수 있다.
또한 사용자는 영역(231)의 단부에 내비게이션 패널(NP)을 끌어당겨 표시하는 "드래그 명령"을, 영역(231)의 단부에 접촉되는 손가락을 이동하는 제스처를 사용하여 공급할 수 있다(도 18의 (C) 참조). 또한 사용자는, 내비게이션 패널(NP)에 인덱스 화상(IND), 다른 페이지의 일부, 또는 다른 페이지의 섬네일 화상(TN)을 소정의 순서로 넘기듯이 표시하는 "리프 스루(leaf through) 명령"을, 손가락으로 세게 누르는 위치를 이동하는 제스처를 사용하여 공급할 수 있다. 또는 손가락으로 누르는 압력을 사용하여 공급할 수 있다. 이에 의하여, 종이 서적의 페이지를 넘기듯이 전자책의 페이지를 넘길 수 있다. 또는 섬네일 화상(TN) 또는 인덱스 화상(IND)을 참조하여 소정의 페이지를 찾을 수 있다.
<<검지부(250)의 구성예>>
검지부(250)는 검지 정보(DS)를 생성한다. 예를 들어 검지부(250)는 정보 처리 장치(200)가 사용되는 환경의 조도를 검출하는 기능을 가지고, 조도 정보를 공급하는 기능을 가진다.
검지부(250)는 주위의 상태를 검지하여 검지 정보를 공급하는 기능을 가진다. 구체적으로는 조도 정보, 자세 정보, 가속도 정보, 방위 정보, 압력 정보, 온도 정보, 또는 습도 정보 등을 공급할 수 있다.
예를 들어 광 검출기, 자세 검출기, 가속도 센서, 방위 센서, GPS(Global positioning System) 신호 수신 회로, 감압 스위치, 압력 센서, 온도 센서, 습도 센서, 또는 카메라 등을 검지부(250)로서 사용할 수 있다.
<<통신부(290)>>
통신부(290)는 네트워크에 정보를 공급하고, 네트워크로부터 정보를 취득하는 기능을 가진다.
<<하우징>>
또한 하우징은 입출력 장치(220) 또는 연산 장치(210)를 수납하는 기능을 가진다. 또는 하우징은 표시부(230) 또는 연산 장치(210)를 지지하는 기능을 가진다.
이에 의하여, 입력 정보(II) 또는 검지 정보(DS)에 기초하여 제어 정보(CI)를 생성할 수 있다. 또는 입력 정보(II) 또는 검지 정보(DS)에 기초하여 화상 정보(VI)를 표시할 수 있다. 또는 정보 처리 장치는 정보 처리 장치가 사용되는 환경에서, 정보 처리 장치의 하우징이 받는 광의 강도를 파악하여 동작할 수 있다. 또는 정보 처리 장치의 사용자는 표시 방법을 선택할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다.
또한 이들 구성은 명확하게 분리되지 않고, 하나의 구성이 다른 구성을 겸하는 경우나 다른 구성의 일부를 포함하는 경우가 있다. 예를 들어 표시 패널에 터치 센서가 중첩된 터치 패널은 표시부임과 동시에 입력부이기도 하다.
<<연산 장치(210)의 구성예 2>>
연산 장치(210)는 인공 지능부(213)를 가진다(도 18의 (A) 참조).
인공 지능부(213)는 입력 정보(II) 또는 검지 정보(DS)를 공급받고, 인공 지능부(213)는 입력 정보(II) 또는 검지 정보(DS)에 기초하여 제어 정보(CI)를 추론한다. 또한 인공 지능부(213)는 제어 정보(CI)를 공급한다.
이에 의하여, 적합하다고 느낄 수 있도록 표시되는 제어 정보(CI)를 생성할 수 있다. 또는 적합하다고 느낄 수 있도록 표시를 할 수 있다. 또는 쾌적하다고 느낄 수 있도록 표시되는 제어 정보(CI)를 생성할 수 있다. 또는 쾌적하다고 느낄 수 있도록 표시를 할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다.
[입력 정보(II)에 대한 자연 언어 처리]
구체적으로는, 인공 지능부(213)는 입력 정보(II)에 대하여 자연 언어 처리를 실시하여, 입력 정보(II) 전체에서 하나의 특징을 추출할 수 있다. 예를 들어 인공 지능부(213)는 입력 정보(II)에 담긴 감정 등을 추론하여 특징으로 할 수 있다. 또한 경험상 상기 특징에 적합하다고 느끼는 색채, 무늬, 또는 서체 등을 추론할 수 있다. 또한 인공 지능부(213)는 글자의 색깔, 무늬, 또는 서체를 지정하는 정보, 배경의 색깔 또는 무늬를 지정하는 정보를 생성하고, 제어 정보(CI)로서 사용할 수 있다.
구체적으로는, 인공 지능부(213)는 입력 정보(II)에 대하여 자연 언어 처리를 실시하여, 입력 정보(II)에 포함되는 일부의 언어를 추출할 수 있다. 예를 들어 인공 지능부(213)는 문법적인 오류, 사실 오인, 또는 감정을 포함하는 표현 등을 추출할 수 있다. 또한 인공 지능부(213)는 추출한 일부를 다른 일부와는 다른 색채, 무늬, 또는 서체 등으로 표시하는 제어 정보(CI)를 생성할 수 있다.
[입력 정보(II)에 대한 화상 처리]
구체적으로는, 인공 지능부(213)는 입력 정보(II)에 대하여 화상 처리를 실시하여, 입력 정보(II)에서 하나의 특징을 추출할 수 있다. 예를 들어 인공 지능부(213)는 입력 정보(II)가 촬영된 연대, 입력 정보(II)가 옥내에서 또는 옥외에서 촬영되었는지, 입력 정보(II)가 낮에 또는 밤에 촬영되었는지 등을 추론하여 특징으로 할 수 있다. 또한 경험상 상기 특징에 적합하다고 느끼는 색조를 추론하고, 상기 색조를 표시에 사용하기 위한 제어 정보(CI)를 생성할 수 있다. 구체적으로는, 농담의 표현에 사용하는 색(예를 들어 풀 컬러, 흑백, 또는 다갈색 등)을 지정하는 정보를 제어 정보(CI)로서 사용할 수 있다.
구체적으로는, 인공 지능부(213)는 입력 정보(II)에 대하여 화상 처리를 실시하여, 입력 정보(II)에 포함되는 일부의 화상을 추출할 수 있다. 예를 들어 추출한 화상의 일부와 다른 일부 사이에 경계를 표시하는 제어 정보(CI)를 생성할 수 있다. 구체적으로는, 추출한 화상의 일부를 둘러싸는 직사각형을 표시하는 제어 정보(CI)를 생성할 수 있다.
[검지 정보(DS)를 사용한 추론]
구체적으로는, 인공 지능부(213)는 검지 정보(DS)를 사용하여 추론할 수 있다. 또는 추론에 기초하여, 정보 처리 장치(200)의 사용자가 쾌적하다고 느낄 수 있도록 제어 정보(CI)를 생성할 수 있다.
구체적으로는, 인공 지능부(213)는 환경의 조도 등에 기초하여, 표시의 밝기가 쾌적하다고 느낄 수 있도록 표시의 밝기를 조정하는 제어 정보(CI)를 생성할 수 있다. 또는 인공 지능부(213)는 환경 소음 등에 기초하여, 소리의 크기가 쾌적하다고 느낄 수 있도록 음량을 조정하는 제어 정보(CI)를 생성할 수 있다.
또한 표시부(230)가 가지는 제어부(238)에 공급하는 클록 신호 또는 타이밍 신호 등을 제어 정보(CI)로서 사용할 수 있다. 또는 입력부(240)가 가지는 제어부에 공급하는 클록 신호 또는 타이밍 신호 등을 제어 정보(CI)로서 사용할 수 있다.
<정보 처리 장치의 구성예 2>
본 발명의 일 형태의 정보 처리 장치의 다른 구성에 대하여 도 19의 (A) 및 (B)를 참조하여 설명한다.
<<프로그램>>
본 발명의 일 형태의 프로그램은 이하의 단계를 가진다(도 19의 (A) 참조).
[제 1 단계]
제 1 단계에서 설정을 초기화한다(도 19의 (A)의 (S1) 참조).
예를 들어 기동할 때 표시되는 소정의 화상 정보와, 상기 화상 정보를 표시하는 소정의 모드와, 상기 화상 정보를 표시하는 소정의 표시 방법을 특정하는 정보를 기억부(212)로부터 취득한다. 구체적으로는, 하나의 정지 화상 정보 또는 다른 동영상 정보를 소정의 화상 정보로서 사용할 수 있다. 또한 제 1 모드 또는 제 2 모드를 소정의 모드로서 사용할 수 있다.
[제 2 단계]
제 2 단계에서 인터럽트 처리를 허가한다(도 19의 (A)의 (S2) 참조). 또한 인터럽트 처리가 허가된 연산 장치는, 주된 처리와 병행하여 인터럽트 처리를 수행할 수 있다. 인터럽트 처리로부터 주된 처리로 복귀한 연산 장치는, 인터럽트 처리로 얻은 결과를 주된 처리에 반영할 수 있다.
또한 카운터의 값이 초깃값일 때 연산 장치에 인터럽트 처리를 수행시키고, 인터럽트 처리로부터 복귀할 때 카운터를 초깃값 이외의 값으로 하여도 좋다. 이에 의하여, 프로그램을 기동한 후에 항상 인터럽트 처리를 수행시킬 수 있다.
[제 3 단계]
제 3 단계에서, 제 1 단계 또는 인터럽트 처리에서 선택된 소정의 모드 또는 소정의 표시 방법을 사용하여 화상 정보를 표시한다(도 19의 (A)의 (S3) 참조). 또한 소정의 모드는 정보를 표시하는 모드를 특정하고, 소정의 표시 방법은 화상 정보를 표시하는 방법을 특정한다. 또한 예를 들어 화상 정보(VI)를 표시하는 정보로서 사용할 수 있다.
예를 들어 화상 정보(VI)를 표시하는 하나의 방법을 제 1 모드와 관련지을 수 있다. 또는 화상 정보(VI)를 표시하는 다른 방법을 제 2 모드와 관련지을 수 있다. 이에 의하여, 선택된 모드에 기초하여 표시 방법을 선택할 수 있다.
<<제 1 모드>>
구체적으로는 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 하나의 주사선에 선택 신호를 공급하고, 선택 신호에 기초하여 표시를 하는 방법을 제 1 모드와 관련지을 수 있다.
예를 들어 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 선택 신호를 공급하면, 동영상의 움직임을 매끄럽게 표시할 수 있다.
예를 들어 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 화상을 갱신하면, 사용자의 조작을 매끄럽게 따르도록 변화하는 화상을, 사용자가 조작하고 있는 정보 처리 장치(200)에 표시할 수 있다.
<<제 2 모드>>
구체적으로는 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 한 번 미만의 빈도로 하나의 주사선에 선택 신호를 공급하고, 선택 신호에 기초하여 표시를 하는 방법을 제 2 모드와 관련지을 수 있다.
30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 한 번 미만의 빈도로 선택 신호를 공급하면, 플리커 또는 깜박거림이 억제된 표시를 할 수 있다. 또한 소비 전력을 저감할 수 있다.
예를 들어 정보 처리 장치(200)를 시계에 사용하는 경우, 1초에 한 번의 빈도 또는 1분에 한 번의 빈도 등으로 표시를 갱신할 수 있다.
또한 예를 들어 발광 소자를 표시 소자로서 사용하는 경우, 발광 소자를 펄스상으로 발광시켜 화상 정보를 표시할 수 있다. 구체적으로는, 유기 EL 소자를 펄스상으로 발광시켜 그 잔광을 표시에 사용할 수 있다. 유기 EL 소자는 주파수 특성이 우수하기 때문에, 발광 소자를 구동하는 시간이 단축되어 소비 전력이 저감될 수 있는 경우가 있다. 또는 발열이 억제되기 때문에, 발광 소자의 열화를 경감할 수 있는 경우가 있다. 또한 듀티비를 20% 이하로 하면, 표시에 포함되는 잔상을 저감할 수 있다.
[제 4 단계]
제 4 단계에서, 종료 명령을 공급받은 경우(Yes)에는 제 5 단계로 넘어가고, 종료 명령을 공급받지 않은 경우(No)에는 제 3 단계로 넘어가도록 선택한다(도 19의 (A)의 (S4) 참조).
판단하는 데 있어서, 예를 들어 인터럽트 처리에서 공급받은 종료 명령을 사용하여도 좋다.
[제 5 단계]
제 5 단계에서 종료한다(도 19의 (A)의 (S5) 참조).
<<인터럽트 처리>>
인터럽트 처리는 이하의 제 6 단계 내지 제 8 단계를 가진다(도 19의 (B) 참조).
[제 6 단계]
제 6 단계에서, 예를 들어 검지부(250)를 사용하여 정보 처리 장치(200)가 사용되는 환경의 조도를 검출한다(도 19의 (B)의 (S6) 참조). 또한 환경의 조도 대신에 환경 광의 색온도나 색도를 검출하여도 좋다.
[제 7 단계]
제 7 단계에서, 검출된 조도 정보에 기초하여 표시 방법을 결정한다(도 19의 (B)의 (S7) 참조). 예를 들어 표시의 밝기가 지나치게 어두워지지 않도록 또는 지나치게 밝아지지 않도록 결정한다.
또한 제 6 단계에서 환경 광의 색온도나 환경 광의 색도를 검출한 경우에는 표시의 색조를 조절하여도 좋다.
[제 8 단계]
제 8 단계에서 인터럽트 처리를 종료한다(도 19의 (B)의 (S8) 참조).
<정보 처리 장치의 구성예 3>
본 발명의 일 형태의 정보 처리 장치의 다른 구성에 대하여 도 20을 참조하여 설명한다.
도 20의 (A)는 본 발명의 일 형태의 프로그램을 설명하는 흐름도이다. 도 20의 (A)는 도 19의 (B)에 나타낸 인터럽트 처리와는 다른 인터럽트 처리에 대하여 설명하는 흐름도이다.
또한 정보 처리 장치의 구성예 3은, 공급받은 소정의 이벤트에 기초하여 모드를 변경하는 단계를 인터럽트 처리가 가지는 점에서, 도 19의 (B)를 참조하여 설명한 인터럽트 처리와 다르다. 여기서는 상이한 부분에 대하여 자세히 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 앞의 설명을 원용한다.
<<인터럽트 처리>>
인터럽트 처리는 이하의 제 6 단계 내지 제 8 단계를 가진다(도 20의 (A) 참조).
[제 6 단계]
제 6 단계에서, 소정의 이벤트를 공급받은 경우(Yes)에는 제 7 단계로 넘어가고, 소정의 이벤트를 공급받지 않은 경우(No)에는 제 8 단계로 넘어간다(도 20의 (A)의 (U6) 참조). 예를 들어 소정의 기간에 소정의 이벤트를 공급받았는지 여부를 조건으로서 사용할 수 있다. 구체적으로는 5초 이하, 1초 이하, 또는 0.5초 이하, 바람직하게는 0.1초 이하이며, 0초보다 긴 기간을 소정의 기간으로 할 수 있다.
[제 7 단계]
제 7 단계에서 모드를 변경한다(도 20의 (A)의 (U7) 참조). 구체적으로는 제 1 모드를 선택하고 있던 경우에는 제 2 모드를 선택하고, 제 2 모드를 선택하고 있던 경우에는 제 1 모드를 선택한다.
예를 들어 표시부(230)의 일부 영역의 표시 모드를 변경할 수 있다. 구체적으로는, 구동 회로(GDA), 구동 회로(GDB), 및 구동 회로(GDC)를 가지는 표시부(230)의 하나의 구동 회로가 선택 신호를 공급하는 영역의 표시 모드를 변경할 수 있다(도 20의 (B) 참조).
예를 들어 구동 회로(GDB)가 선택 신호를 공급하는 영역과 중첩되는 영역에 있는 입력부(240)에 소정의 이벤트가 공급된 경우에, 구동 회로(GDB)가 선택 신호를 공급하는 영역의 표시 모드를 변경할 수 있다(도 20의 (B) 및 (C) 참조). 구체적으로는 손가락 등을 사용하여 터치 패널에 공급하는 "탭" 이벤트에 따라, 구동 회로(GDB)가 공급하는 선택 신호의 빈도를 변경할 수 있다.
또한 신호(GCLK)는 구동 회로(GDB)의 동작을 제어하는 클록 신호이고, 신호(PWC1) 및 신호(PWC2)는 구동 회로(GDB)의 동작을 제어하는 펄스 폭 제어 신호이다. 구동 회로(GDB)는 신호(GCLK), 신호(PWC1), 및 신호(PWC2) 등에 기초하여 선택 신호를 도전막(G2(m+1)) 내지 도전막(G2(2m))에 공급한다.
이에 의하여, 예를 들어 구동 회로(GDA) 및 구동 회로(GDC)가 선택 신호를 공급하지 않고, 구동 회로(GDB)가 선택 신호를 공급할 수 있다. 또는 구동 회로(GDA) 및 구동 회로(GDC)가 선택 신호를 공급하는 영역의 표시를 변화시키지 않고, 구동 회로(GDB)가 선택 신호를 공급하는 영역의 표시를 갱신할 수 있다. 또는 구동 회로가 소비하는 전력을 억제할 수 있다.
[제 8 단계]
제 8 단계에서 인터럽트 처리를 종료한다(도 20의 (A)의 (U8) 참조). 또한 주된 처리를 실행하는 기간에 인터럽트 처리를 반복적으로 실행하여도 좋다.
<<소정의 이벤트>>
예를 들어 마우스 등의 포인팅 디바이스를 사용하여 공급하는 "클릭"이나 "드래그" 등의 이벤트, 손가락 등을 포인터로서 사용하여 터치 패널에 공급하는 "탭", "드래그", 또는 "스와이프" 등의 이벤트를 사용할 수 있다.
또한 예를 들어 포인터로 가리키는 슬라이드 바의 위치, 스와이프의 속도, 드래그의 속도 등을 사용하여, 소정의 이벤트와 관련지은 명령의 인수(引數)를 부여할 수 있다.
예를 들어 검지부(250)가 검지한 정보를 미리 설정된 문턱값과 비교하고, 비교 결과를 이벤트에 사용할 수 있다.
구체적으로는, 하우징에 눌러 넣을 수 있도록 배치된 버튼 등과 접하는 감압 검지기 등을 검지부(250)로서 사용할 수 있다.
<<소정의 이벤트와 관련짓는 명령>>
예를 들어 종료 명령을 소정의 이벤트와 관련지을 수 있다.
예를 들어 표시되어 있는 하나의 화상 정보로부터 다른 화상 정보로 표시를 전환하는 "페이지 넘김 명령"을 소정의 이벤트와 관련지을 수 있다. 또한 소정의 이벤트를 사용하여, "페이지 넘김 명령"을 실행할 때 사용되는 페이지를 넘기는 속도 등을 결정하는 인수를 부여할 수 있다.
예를 들어 하나의 화상 정보가 표시되어 있는 부분의 표시 위치를 이동시켜, 그 부분에 연속되는 다른 부분을 표시시키는 "스크롤 명령" 등을 소정의 이벤트와 관련지을 수 있다. 또한 소정의 이벤트를 사용하여, "스크롤 명령"을 실행할 때 사용되는 표시를 이동시키는 속도 등을 결정하는 인수를 부여할 수 있다.
예를 들어 표시 방법을 설정하는 명령 또는 화상 정보를 생성하는 명령 등을 소정의 이벤트와 관련지을 수 있다. 또한 생성하는 화상의 밝기를 결정하는 인수를 소정의 이벤트와 관련지을 수 있다. 또한 생성하는 화상의 밝기를 결정하는 인수를, 검지부(250)가 검지하는 환경의 밝기에 기초하여 결정하여도 좋다.
예를 들어 푸시형 서비스를 통하여 제공되는 정보를 통신부(290)로 취득하는 명령 등을 소정의 이벤트와 관련지을 수 있다.
또한 검지부(250)가 검지하는 위치 정보를 사용하여, 정보를 취득하는 자격의 유무를 판단하여도 좋다. 구체적으로는, 소정의 교실, 학교, 회의실, 기업, 건물 등의 내부 또는 영역에 있는 경우에 정보를 취득하는 자격을 가지는 것으로 판단되어도 좋다. 이에 의하여, 예를 들어 학교 또는 대학교 등의 교실에서 제공되는 교재를 수신하여 정보 처리 장치(200)를 교과서 등으로서 사용할 수 있다(도 18의 (C) 참조). 또는 기업 등의 회의실에서 제공되는 자료를 수신하여 회의 자료로서 사용할 수 있다.
<정보 처리 장치의 구성예 4>
본 발명의 일 형태의 정보 처리 장치의 다른 구성에 대하여 도 21을 참조하여 설명한다.
또한 도 21의 (A)를 참조하여 설명하는 정보 처리 장치의 구성예 4는, 도 19의 (B)를 참조하여 설명하는 구성예와는 인터럽트 처리가 다르다. 구체적으로는, 인터럽트 처리는 공급받은 소정의 이벤트에 기초하여 영역을 특정하는 단계, 화상을 생성하는 단계, 화상을 표시하는 단계, 촬상하는 단계를 가진다. 여기서는 상이한 부분에 대하여 자세히 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 앞의 설명을 원용한다.
<<인터럽트 처리>>
인터럽트 처리는 제 6 단계 내지 제 11 단계를 가진다(도 21의 (A) 참조).
[제 6 단계]
제 6 단계에서, 소정의 이벤트를 공급받은 경우(Yes)에는 제 7 단계로 넘어가고, 소정의 이벤트를 공급받지 않은 경우(No)에는 제 11 단계로 넘어간다(도 21의 (A)의 (V6) 참조).
예를 들어 검지부(250)를 사용하여 소정의 이벤트를 공급할 수 있다. 구체적으로는, 정보 처리 장치를 들어올리는 등의 운동을 소정의 이벤트로서 사용할 수 있다. 예를 들어 각가속도 센서 또는 가속도 센서를 사용하여 정보 처리 장치의 운동을 검지할 수 있다. 또는 터치 센서를 사용하여 손가락 등의 접촉 또는 피사체의 근접을 검지할 수 있다.
[제 7 단계]
제 7 단계에서 제 1 영역(SH)을 특정한다(도 21의 (A)의 (V7) 참조).
예를 들어 본 발명의 일 형태의 입출력 장치(220)에 손가락 등의 피사체가 접촉 또는 근접한 영역을 제 1 영역(SH)으로 할 수 있다. 또는 사용자 등이 미리 설정한 영역을 제 1 영역(SH)으로서 사용할 수 있다.
구체적으로는, 본 발명의 일 형태의 기능 패널에 접촉 또는 근접하는 손가락(THM) 등을 화소(703(i, j))를 사용하여 촬영하고, 화상 처리를 실시함으로써 제 1 영역(SH)을 특정할 수 있다(도 21의 (B) 참조).
예를 들어 손가락(THM) 등의 피사체의 접촉 또는 근접에 의하여 외광이 차단되어 생긴 그림자를 본 발명의 일 형태의 기능 패널의 화소(703(i, j))를 사용하여 촬영하고, 화상 처리를 실시함으로써 제 1 영역(SH)을 특정할 수 있다.
또는 본 발명의 일 형태의 기능 패널의 화소(703(i, j))를 사용하여, 접촉 또는 근접하는 손가락(THM) 등의 피사체에 광을 조사하고, 상기 피사체가 반사하는 광을 화소(703(i, j))를 사용하여 촬영하고, 화상 처리를 실시함으로써 제 1 영역(SH)을 특정할 수 있다.
또는 터치 센서를 사용하여, 손가락(THM) 등의 피사체가 접촉한 영역을 제 1 영역(SH)으로서 특정할 수 있다.
[제 8 단계]
제 8 단계에서 제 1 영역(SH)에 기초하여 제 2 영역 및 제 3 영역을 포함하는 화상(FI)을 생성한다(도 21의 (A)의 (V8) 및 도 21의 (B) 참조). 예를 들어 제 1 영역(SH)의 형상을 제 2 영역의 형상으로서 사용하고, 제 1 영역(SH)을 제외한 영역을 제 3 영역으로서 사용한다.
[제 9 단계]
제 9 단계에서 제 2 영역이 제 1 영역(SH)과 중첩되도록 화상(FI)을 표시한다(도 21의 (A)의 (V9) 및 도 21의 (B) 참조).
예를 들어 화상(FI)으로부터 화상 신호를 생성하고 영역(231)에 공급하고, 화소(703(i, j))로부터 광을 사출한다. 또는 제 1 선택 신호를 도전막(G1(i))에 공급하는 기간에, 생성된 화상 신호를 도전막(S1g(j))에 공급하고, 화소(703(i, j))에 화상 신호를 기록할 수 있다. 또는 생성된 화상 신호를 도전막(S1g(j)) 및 도전막(S2g(j))에 공급하고, 화소(703(i, j))에 강조된 화상 신호를 기록할 수 있다. 또는 강조된 화상 신호를 사용하여 더 높은 휘도로 표시를 할 수 있다.
이에 의하여, 손가락 등의 피사체가 접촉한 영역(231) 또는 근접한 제 1 영역(SH)과 중첩시켜 화상(FI)을 표시할 수 있다. 또는 손가락 등의 피사체가 접촉한 영역에 화소(703(i, j))를 사용하여 광을 조사할 수 있다. 또는 접촉 또는 근접하는 손가락(THM) 등의 피사체에 조명을 비출 수 있다. 또는 사용자 등이 미리 설정한 영역에 손가락 등의 피사체가 접촉 또는 근접하도록 촉진할 수 있다.
[제 10 단계]
제 10 단계에서 제 1 영역(SH)에 접촉 또는 근접하는 피사체를 화상(FI)을 표시하면서 촬상한다(도 21의 (A)의 (V10) 및 도 21의 (B) 참조).
예를 들어 영역(231)에 근접하는 손가락(THM) 등에 광을 조사하면서 상기 손가락 등을 촬영한다. 구체적으로는 영역(231)과 접촉하는 손가락(THM)의 지문(FP)을 촬영할 수 있다(도 21의 (C) 참조).
예를 들어 화소(703(i, j))에 화상을 표시한 상태로 제 1 선택 신호의 공급을 정지할 수 있다. 예를 들어 화소 회로(530G(i, j))에 대한 제 1 선택 신호의 공급을 정지한 상태로 화소(703(i, j))를 사용하여 촬상을 수행할 수 있다.
이에 의하여, 접촉 또는 근접하는 손가락 등의 피사체를 조명하면서 촬상할 수 있다. 또는 제 1 선택 신호가 공급되지 않는 기간에 촬상을 수행할 수 있다. 또는 촬상 시의 노이즈를 억제할 수 있다. 또는 지문의 선명한 화상을 취득할 수 있다. 또는 사용자를 인증할 때 사용할 수 있는 화상을 취득할 수 있다. 또는 영역(231)의 어느 부분에서도, 영역(231)과 접촉하는 손가락의 지문을 선명하게 촬영할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다.
[제 11 단계]
제 11 단계에서 인터럽트 처리를 종료한다(도 21의 (A)의 (V11) 참조).
<정보 처리 장치의 구성예 5>
본 발명의 일 형태의 정보 처리 장치의 다른 구성에 대하여 도 22를 참조하여 설명한다.
<<인터럽트 처리>>
인터럽트 처리는 제 6 단계 내지 제 9 단계를 가진다(도 22의 (A) 참조).
[제 6 단계]
제 6 단계에서, 소정의 이벤트를 공급받은 경우(Yes)에는 제 7 단계로 넘어가고, 소정의 이벤트를 공급받지 않은 경우(No)에는 제 9 단계로 넘어간다(도 22의 (A)의 (W6) 참조).
예를 들어, 정보 처리 장치(200)의 소정의 위치에 피사체(30)를 배치하고, 입력부(240)를 사용하여 소정의 이벤트를 공급할 수 있다(도 22의 (B) 참조). 구체적으로는, 손가락 등의 접촉 또는 근접을 영역(231(1))의 터치 센서를 사용하여 검지하고, 소정의 이벤트에 사용할 수 있다. 예를 들어, 인터럽트 처리와 관련지은 화상이 표시되는 장소에 중첩되어 배치된 터치 센서를 사용할 수 있다. 구체적으로는, 인터럽트 처리와 관련지은 화상을 영역(231(1))에 표시하고, 영역(231(1))에 중첩되어 배치된 입력부(240)를 사용할 수 있다.
[제 7 단계]
제 7 단계에서, 영역(231(1))을 사용하여 촬상한다(도 22의 (A)의 (W7) 참조).
예를 들어, 피사체(30)가 영역(231)에 근접 또는 밀착한 경우에 정지 화상을 촬상한다(도 22의 (C) 참조). 구체적으로는, 영역(231)에 입사하는 외광의 강도가 소정의 값보다 작게 되었을 때에 정지 화상을 촬상한다. 또는, 영역(231)이 촬영하는 화상에 소정의 기간 소정의 규모를 넘는 변화가 없었을 때에 정지 화상을 촬상한다. 또는 정보 처리 장치(200)의 하우징이 닫힌 후에 정지 화상을 촬상한다.
[제 8 단계]
제 8 단계에서, 영역(231(1))을 사용하여 표시한다(도 22의 (A)의 (W8) 참조).
예를 들어, 제 7 단계에서 촬상한 정지 화상을 영역(231)에 표시한다(도 22의 (D) 참조).
[제 9 단계]
제 9 단계에서 인터럽트 처리를 종료한다(도 22의 (A)의 (W9) 참조).
이에 의하여, 접촉 또는 근접하는 손가락 등의 피사체를 조명하면서 촬상할 수 있다. 또는, 왜곡이 억제된 선명한 화상을 취득할 수 있다. 또는, 인쇄물 등에 게재된 정보를 전자 데이터에 복제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 10)
본 실시형태에서는, 본 발명의 일 형태의 정보 처리 장치의 구성에 대하여 도면을 참조하여 설명한다.
도 23 내지 도 25는 본 발명의 일 형태의 정보 처리 장치의 구성을 설명하는 도면이다. 도 23의 (A)는 정보 처리 장치의 블록도이고, 도 23의 (B) 내지 (E)는 정보 처리 장치의 구성을 설명하는 사시도이다. 또한 도 24의 (A) 내지 (E)는 정보 처리 장치의 구성을 설명하는 사시도이다. 또한 도 25의 (A) 및 (B)는 정보 처리 장치의 구성을 설명하는 사시도이다.
<정보 처리 장치>
본 실시형태에서 설명하는 정보 처리 장치(5200B)는 연산 장치(5210)와 입출력 장치(5220)를 가진다(도 23의 (A) 참조).
연산 장치(5210)는 조작 정보를 공급받는 기능을 가지고, 조작 정보에 기초하여 화상 정보를 공급하는 기능을 가진다.
입출력 장치(5220)는 표시부(5230), 입력부(5240), 검지부(5250), 통신부(5290)를 가지고, 조작 정보를 공급하는 기능 및 화상 정보를 공급받는 기능을 가진다. 또한 입출력 장치(5220)는 검지 정보를 공급하는 기능, 통신 정보를 공급하는 기능, 및 통신 정보를 공급받는 기능을 가진다.
입력부(5240)는 조작 정보를 공급하는 기능을 가진다. 예를 들어 입력부(5240)는 정보 처리 장치(5200B)의 사용자의 조작에 기초하여 조작 정보를 공급한다.
구체적으로는, 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 자세 검출 장치 등을 입력부(5240)로서 사용할 수 있다.
표시부(5230)는 표시 패널을 가지고, 화상 정보를 표시하는 기능을 가진다. 예를 들어 실시형태 1 내지 실시형태 6 중 어느 하나에서 설명한 표시 패널을 표시부(5230)에 사용할 수 있다.
검지부(5250)는 검지 정보를 공급하는 기능을 가진다. 예를 들어 정보 처리 장치가 사용되는 주변의 환경을 검지하고 검지 정보를 공급하는 기능을 가진다.
구체적으로는 조도 센서, 촬상 장치, 자세 검출 장치, 압력 센서, 인체 감지 센서 등을 검지부(5250)로서 사용할 수 있다.
통신부(5290)는 통신 정보를 공급받는 기능 및 공급하는 기능을 가진다. 예를 들어 무선 통신 또는 유선 통신에 의하여, 다른 전자 기기 또는 통신망에 접속되는 기능을 가진다. 구체적으로는, 무선 구내 통신, 전화 통신, 근거리 무선 통신 등의 기능을 가진다.
<<정보 처리 장치의 구성예 1>>
예를 들어 원통 형상의 기둥 등을 따르는 외형을 표시부(5230)에 적용할 수 있다(도 23의 (B) 참조). 또한 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 또한 사람의 존재를 검지하여 표시 내용을 변경하는 기능을 가진다. 이에 의하여, 예를 들어 건물의 기둥에 설치할 수 있다. 또는 광고 또는 안내 등을 표시할 수 있다. 또는 디지털 사이니지 등에 사용할 수 있다.
<<정보 처리 장치의 구성예 2>>
예를 들어 사용자가 사용하는 포인터의 궤적에 기초하여 화상 정보를 생성하는 기능을 가진다(도 23의 (C) 참조). 구체적으로는, 대각선의 길이가 20인치 이상, 바람직하게는 40인치 이상, 더 바람직하게는 55인치 이상인 표시 패널을 사용할 수 있다. 또는 복수의 표시 패널을 배치하여 하나의 표시 영역으로서 사용할 수 있다. 또는 복수의 표시 패널을 배치하여 멀티스크린으로서 사용할 수 있다. 이에 의하여 예를 들어 전자 칠판, 전자 게시판, 전자 간판 등에 사용할 수 있다.
<<정보 처리 장치의 구성예 3>>
다른 장치로부터 정보를 수신하여 표시부(5230)에 표시할 수 있다(도 23의 (D) 참조). 또는 몇 가지 선택지를 표시할 수 있다. 또는 사용자가 이 선택지에서 몇 가지 선택하여 상기 정보의 송신자에게 답장할 수 있다. 또는 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 이에 의하여, 예를 들어 스마트워치의 소비 전력을 저감할 수 있다. 또는 예를 들어 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 스마트워치에 화상을 표시할 수 있다.
<<정보 처리 장치의 구성예 4>>
표시부(5230)는 예를 들어 하우징의 측면을 따라 완만하게 휘는 곡면을 가진다(도 23의 (E) 참조). 또는 표시부(5230)는 표시 패널을 가지고, 표시 패널은 예를 들어 앞면, 측면, 상면, 및 뒷면에 표시를 하는 기능을 가진다. 이에 의하여, 예를 들어 휴대 전화의 앞면뿐만 아니라, 측면, 상면, 및 뒷면에도 정보를 표시할 수 있다.
<<정보 처리 장치의 구성예 5>>
예를 들어 인터넷으로부터 정보를 수신하여 표시부(5230)에 표시할 수 있다(도 24의 (A) 참조). 또는 작성한 메시지를 표시부(5230)에서 확인할 수 있다. 또는 작성한 메시지를 다른 장치에 송신할 수 있다. 또는 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 이에 의하여, 스마트폰의 소비 전력을 저감할 수 있다. 또는 예를 들어 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 스마트폰에 화상을 표시할 수 있다.
<<정보 처리 장치의 구성예 6>>
리모트 컨트롤러를 입력부(5240)로서 사용할 수 있다(도 24의 (B) 참조). 또는 예를 들어 방송국 또는 인터넷으로부터 정보를 수신하여 표시부(5230)에 표시할 수 있다. 또는 검지부(5250)를 사용하여 사용자를 촬영할 수 있다. 또는 사용자의 영상을 송신할 수 있다. 또는 사용자의 시청 이력을 취득하여 클라우드 서비스에 제공할 수 있다. 또는 클라우드 서비스로부터 추천 정보를 취득하여 표시부(5230)에 표시할 수 있다. 또는 추천 정보에 기초하여 프로그램 또는 동영상을 표시할 수 있다. 또는 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 이에 의하여, 날씨가 맑은 날에 옥내에 들어오는 강한 외광이 닿아도 적합하게 사용할 수 있도록 텔레비전 시스템에 영상을 표시할 수 있다.
<<정보 처리 장치의 구성예 7>>
예를 들어 인터넷으로부터 교재를 수신하여 표시부(5230)에 표시할 수 있다(도 24의 (C) 참조). 또는 입력부(5240)를 사용하여 리포트를 입력하여 인터넷에 송신할 수 있다. 또는 클라우드 서비스로부터 리포트의 첨삭 결과 또는 평가를 취득하여 표시부(5230)에 표시할 수 있다. 또는 평가에 기초하여 적합한 교재를 선택하여 표시할 수 있다.
예를 들어 다른 정보 처리 장치로부터 화상 신호를 수신하여 표시부(5230)에 표시할 수 있다. 또는 스탠드 등에 기대어 세우고 표시부(5230)를 서브 디스플레이로서 사용할 수 있다. 이에 의하여, 예를 들어 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 태블릿 컴퓨터에 화상을 표시할 수 있다.
<<정보 처리 장치의 구성예 8>>
정보 처리 장치는 예를 들어 복수의 표시부(5230)를 가진다(도 24의 (D) 참조). 예를 들어 검지부(5250)로 촬영하면서 표시부(5230)에 표시할 수 있다. 또는 촬영한 영상을 검지부에 표시할 수 있다. 또는 입력부(5240)를 사용하여 촬영한 영상을 장식할 수 있다. 또는 촬영한 영상에 메시지를 첨부할 수 있다. 또는 인터넷에 송신할 수 있다. 또는 사용 환경의 조도에 따라 촬영 조건을 변경하는 기능을 가진다. 이에 의하여, 예를 들어 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 열람할 수 있도록 디지털 카메라에 피사체를 표시할 수 있다.
<<정보 처리 장치의 구성예 9>>
예를 들어 다른 정보 처리 장치를 슬레이브로서 사용하고, 본 실시형태의 정보 처리 장치를 마스터로서 사용하여, 다른 정보 처리 장치를 제어할 수 있다(도 24의 (E) 참조). 또는 예를 들어 화상 정보의 일부를 표시부(5230)에 표시하고, 화상 정보의 다른 일부를 다른 정보 처리 장치의 표시부에 표시할 수 있다. 다른 정보 처리 장치에 화상 신호를 공급할 수 있다. 또는 통신부(5290)를 사용하여, 다른 정보 처리 장치의 입력부로부터 기록되는 정보를 취득할 수 있다. 이에 의하여, 예를 들어 휴대 가능한 퍼스널 컴퓨터를 사용하여, 넓은 표시 영역을 이용할 수 있다.
<<정보 처리 장치의 구성예 10>>
정보 처리 장치는 예를 들어 가속도 또는 방위를 검지하는 검지부(5250)를 가진다(도 25의 (A) 참조). 또는 검지부(5250)는 사용자의 위치 또는 사용자가 향하는 방향에 따른 정보를 공급할 수 있다. 또는 정보 처리 장치는 사용자의 위치 또는 사용자가 향하는 방향에 기초하여 오른쪽 눈용 화상 정보 및 왼쪽 눈용 화상 정보를 생성할 수 있다. 또는 표시부(5230)는 오른쪽 눈용 표시 영역 및 왼쪽 눈용 표시 영역을 가진다. 이에 의하여, 예를 들어 몰입감을 느낄 수 있는 가상 현실 공간의 영상을 고글형 정보 처리 장치에 표시할 수 있다.
<<정보 처리 장치의 구성예 11>>
정보 처리 장치는 예를 들어 촬상 장치, 가속도 또는 방위를 검지하는 검지부(5250)를 가진다(도 25의 (B) 참조). 또는 검지부(5250)는 사용자의 위치 또는 사용자가 향하는 방향에 따른 정보를 공급할 수 있다. 또는 정보 처리 장치는 사용자의 위치 또는 사용자가 향하는 방향에 기초하여 화상 정보를 생성할 수 있다. 이에 의하여, 예를 들어 현실의 풍경에 정보를 첨부하여 표시할 수 있다. 또는 증강 현실 공간의 영상을 안경형 정보 처리 장치에 표시할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시예 1)
본 실시예에서는 제작한 본 발명의 일 형태의 기능 패널의 구성에 대하여 도 2의 (C), (D) 및 도 27의 (A)를 참조하여 설명한다.
도 27의 (A)는 본 발명의 일 형태의 기능 패널의 단면을 설명하는 투과 전자 현미경 사진이고, 도 2의 (C)의 일부에 상당한다.
<기능 패널의 구성예 1>
제작한 기능 패널은 소자(550R(i, j))와, 반사막(554R(i, j))과, 절연막(528)을 가진다(도 27의 (A) 및 도 28의 (A) 참조).
<<소자 구성예>>
소자(550R(i, j))는 전극(551R(i, j)), 전극(552), 및 발광성 재료를 포함한 층(553)을 가진다.
발광성 재료를 포함한 층(553)은 전극(551R(i, j))과 전극(552) 사이에 끼워지는 영역을 가진다. 또한 인듐, 주석, 실리콘, 및 산소를 포함하는 막을 전극(551R(i, j))에 사용하고, 적층막을 전극(552)에 사용하였다. 적층막은 인듐, 주석, 및 산소를 포함하는 막과 은 및 마그네슘을 포함하는 막을 이 순서대로 적층시킨 막이다.
전극(551R(i, j))은 투광성을 가지고, 전극(551R(i, j))은 두께(T1)를 가진다. 구체적으로 두께(T1)는 110nm이었다.
<<반사막(554R(i, j))의 구성예>>
반사막(554R(i, j))은 발광성 재료를 포함한 층(553)과의 사이에 전극(551R(i, j))을 끼우는 영역을 가지고, 반사막(554R(i, j))은 두께(T2)를 가진다. 구체적으로 두께(T2)는 160nm이었다. 또한 적층막을 반사막에 사용하고, 적층막은 타이타늄막과 알루미늄막과 타이타늄막을 이 순서대로 적층시킨 막이다.
<<절연막(528)의 구성예>>
절연막(528)은 두께(T3)를 가진다. 구체적으로 두께(T3)는 170nm이었다. 또한 실리콘, 산소, 및 질소를 포함하는 막을 절연막(528)에 사용하였다.
개구부(528h(1))는 전극(551R(i, j))과 중첩되고, 절연막(528)은 계단상 단면 형상(SCT1)을 가진다.
또한 계단상 단면 형상(SCT1)은 단차(528D(1))를 가진다. 구체적으로 단차(528D(1))는 330nm이었다. 단차(528D(1))는 두께(T1)에 두께(T2)를 더한 두께 이상이었다.
이에 의하여, 개구부를 둘러싸는 단차(528D(1))에, 발광성 재료를 포함한 층(553)의 두께가 얇은 부분을 형성할 수 있었다. 구체적으로는, 발광성 재료를 포함한 층(553)에 두께가 64.1nm인 부분을 형성할 수 있었다. 또한 발광성 재료를 포함한 층(553)의 두께는 평탄부에서 176.6nm이었다. 또한 전극(552)의 두께는 평탄부에서 70nm이고, 가장 얇은 부분에서 39.5nm이었다. 또는 발광성 재료를 포함한 층(553)을 따라 개구부(528h(1))보다 외측으로 흐르는 전류를 억제할 수 있었다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역에 집중시킬 수 있었다.
또한 계단상 단면 형상(SCT1)은 단차(528D(1)) 사이에 단차(528D(2)) 및 단차(528D(3))를 가진다.
단차(528D(2))는 단차(528D(3))보다 작고, 단차(528D(2))는 두께(T1)의 0.5배 이상 1.5배 이하이다. 구체적으로 단차(528D(2))는 120nm이었다. 또한 단차(528D(3))는 210nm이었다.
본 실시예에서 설명하는 기능 패널은 소자(550G(i, j))를 가진다(도 2의 (C), (D) 및 도 27의 (A) 참조).
소자(550G(i, j))는 전극(551G(i, j)), 전극(552), 및 발광성 재료를 포함한 층(553)을 가진다.
발광성 재료를 포함한 층(553)은 전극(551G(i, j))과 전극(552) 사이에 끼워지는 영역을 가진다.
<<절연막(528)의 구성예>>
개구부(528h(2))는 전극(551G(i, j))과 중첩되고, 절연막(528)은 계단상 단면 형상(SCT2)을 가진다.
계단상 단면 형상(SCT2)은 단차(528D(4))를 가진다. 구체적으로 단차(528D(4))는 280nm이었다. 단차(528D(4))는 단차(528D(1))의 0.85배였다.
이에 의하여, 단차(528D(1)) 및 단차(528D(4))에, 발광성 재료를 포함한 층(553)의 두께가 얇은 부분을 형성할 수 있었다. 구체적으로는, 발광성 재료를 포함한 층(553)에 두께가 64.1nm인 부분을 형성할 수 있었다. 또한 발광성 재료를 포함한 층(553)의 두께는 평탄부에서 176.6nm이었다. 또는, 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(2))와 중첩되는 영역의 전극(552)과 전극(551R(i, j)) 사이에 흐르는 전류를 억제할 수 있었다. 또는, 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(1))와 중첩되는 영역의 전극(552)과 전극(551G(i, j)) 사이에 흐르는 전류를 억제할 수 있었다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역 또는 개구부(528h(2))와 중첩되는 영역에 집중시킬 수 있었다.
전극(551G(i, j))은 두께(T4)를 가진다. 구체적으로 두께(T4)는 60nm이었다.
또한 계단상 단면 형상(SCT2)은 단차(528D(4)) 사이에 단차(528D(5)) 및 단차(528D(6))를 가진다.
단차(528D(5))는 두께(T4)의 0.5배 이상 1.5배 이하이며 단차(528D(6))보다 작다. 구체적으로 단차(528D(5))는 80nm이며 두께(T4)의 1.3배였다. 또한 단차(528D(6))는 200nm이며 단차(528D(3))의 0.95배였다.
이에 의하여, 전극(551G(i, j))의 두께(T4)에 따라 단차(528D(5))를 변화시킬 수 있었다. 또는 전극(551R(i, j))의 두께(T1) 및 전극(551G(i, j))의 두께(T4)의 영향을 받지 않고, 단차(528D(3)) 및 단차(528D(6))를 일정하게 할 수 있었다. 또는, 개구부(528h(1))를 둘러싸는 단차(528D(3)) 및 개구부(528h(2))를 둘러싸는 단차(528D(6))에, 발광성 재료를 포함한 층(553)의 두께가 얇은 부분을 형성할 수 있었다. 또는, 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(2))와 중첩되는 전극(552)과 전극(551R(i, j)) 사이에 흐르는 전류를 억제할 수 있었다. 또는, 발광성 재료를 포함한 층(553)에서 절연막(528)과 중첩되는 영역을 통하여 개구부(528h(1))와 중첩되는 전극(552)과 전극(551G(i, j)) 사이에 흐르는 전류를 억제할 수 있었다. 또는 발광하는 영역을 개구부(528h(1))와 중첩되는 영역 또는 개구부(528h(2))와 중첩되는 영역에 집중시킬 수 있었다.
(실시예 2)
본 실시예에서는 제작한 본 발명의 일 형태의 기능 패널의 구성에 대하여 도 27의 (B)를 참조하여 설명한다.
도 27의 (B)는 본 발명의 일 형태의 기능 패널의 단면을 설명하는 투과 전자 현미경 사진이다.
<기능 패널의 구성예 2>
본 실시예에서 설명하는 기능 패널은 실시예 1에서 설명한 기능 패널과는 각 부분의 치수가 다르다(도 27의 (B) 참조). 각 부분의 치수를 아래의 표에 정리하였다. 또한 본 실시예에서 설명하는 기능 패널은 실시예 1에서 설명한 기능 패널보다 반사막이 두껍다. 예를 들어, 본 실시예에서 설명하는 기능 패널의 반사막(554R(i, j))의 두께(T2)는 실시예 1에서 설명한 기능 패널의 반사막(554R(i, j))의 두께(T2)보다 두껍다.
[표 1]
Figure pct00001
이에 의하여, 개구부를 둘러싸는 단차(528D(1))에, 발광성 재료를 포함한 층(553)의 두께가 얇은 부분을 형성할 수 있었다. 구체적으로는, 발광성 재료를 포함한 층(553)에 두께가 4.0nm의 부분을 형성할 수 있었다. 또한 발광성 재료를 포함한 층(553)의 두께는 평탄부에서 176.6nm이었다. 또한 전극(552)의 두께는 평탄부에서 70nm이고, 가장 얇은 부분에서 14.4nm이었다.
(실시예 3)
본 실시예에서는 제작한 본 발명의 일 형태의 기능 패널에 대하여 표 2, 도 27의 (B), 도 28의 (A) 내지 (C)를 참조하여 설명한다.
도 28의 (A)는 본 발명의 일 형태의 기능 패널의 일부의 구성을 설명하는 사시도이고, 도 28의 (B)는 도 28의 (A)의 절단면 Y-Z를 따르는 단면도이다. 또한 도 28의 (C)는 본 발명의 일 형태의 기능 패널의 표시 성능을 설명하는 색도도이다.
<기능 패널의 구성예 3>
본 실시예에서 설명하는 기능 패널의 사양은 아래에 정리된 표와 같다. 또한 기능 패널의 각 부분은 도 27의 (B)를 사용하여 실시예 2에서 설명한 치수를 가진다.
[표 2]
Figure pct00002
또한 본 실시형태에서 설명하는 기능 패널은 화소 세트(703(i, j))를 가지고, 화소 세트(703(i, j))는 화소(702B(i, j)), 화소(702G(i, j)), 및 화소(702R(i, j))를 가진다(도 28의 (A) 참조).
화소(702B(i, j))는 탠덤형 발광 소자와, 청색광을 효율적으로 추출할 수 있도록 조정된 미소 공명 구조를 가지고, 화소(702G(i, j))는 탠덤형 발광 소자와, 녹색광을 효율적으로 추출할 수 있도록 조정된 미소 공명 구조를 가지고, 화소(702R(i, j))는 탠덤형 발광 소자와, 적색광을 효율적으로 추출할 수 있도록 조정된 미소 공명 구조를 가진다(도 28의 (B) 참조).
또한 탠덤형 발광 소자는 모두 청색광을 사출하는 발광 유닛과 황색광을 사출하는 발광 유닛을 가지고, 황색광을 사출하는 발광 유닛은 청색광을 사출하는 발광 유닛과 전극(552) 사이에 끼워지는 영역을 가진다.
또한 본 실시형태에서 설명하는 기능 패널은 청색광을 투과시키는 착색막(CF(B))과, 녹색광을 투과시키는 착색막(CF(G))과, 적색광을 투과시키는 착색막(CF(R))을 가지고, 착색막(CF(B))은 화소(702B(i, j))와 중첩되도록 배치되고, 착색막(CF(G))은 화소(702G(i, j))와 중첩되도록 배치되고, 착색막(CF(R))은 화소(702R(i, j))와 중첩되도록 배치된다. 또한 인접한 화소 사이에 착색막들이 중첩되는 영역을 가진다,
<평가 결과>
제작한 기능 패널을 사용하여 적색, 녹색, 청색을 표시하고, 분광 방사계(Topcon Technohouse Corporation 제조: SR-UL1R)를 사용하여 색도를 측정하였다. 측정 결과를 아래의 표와, xy 색도도(CIE1931)에 플롯하여 나타내었다(도 28의 (C) 참조). 또한 색도도에 있어서 삼각형은 sRGB 색 공간에 상당하고, 제작한 기능 패널은 sRGB 면적률 120.1%, sRGB 커버율 96.0%의 색역을 표현하는 능력을 가졌다.
[표 3]
Figure pct00003
선명한 적색, 녹색, 청색의 표시를 할 수 있었다. 또한 휘도를 변화시킨 경우에도 표시 색의 변화가 매우 적고, 크로스토크 현상이 억제되어 있었다.
(실시예 4)
본 실시예에서는 제작한 기능 패널에 대하여 도 29의 (A) 내지 도 33의 (C) 및 표 4를 참조하여 설명한다.
도 29의 (A)는 제작한 기능 패널의 일부의 구성을 설명하는 단면도이고, 도 29의 (B)는 도 29의 (A)의 일부의 구성을 설명하는 단면도이다.
도 30의 (A)는 기능 패널의 제작 방법을 설명하는 흐름도이고, 도 30의 (B)는 중첩된 착색막의 파장-투과율 곡선이다.
도 31의 (A)는 제작한 기능 패널에 상이한 밝기로 청색을 표시한 경우의 분광 방사 휘도의 변화를 설명하는 도면이고, 도 31의 (B)는 도 31의 (A)에 나타낸 분광 방사 휘도를 각각의 최댓값을 사용하여 정규화시켜 나타낸 도면이다. 또한 도 31의 (C)는 제작한 기능 패널에 상이한 밝기로 녹색을 표시한 경우의 분광 방사 휘도의 변화를 설명하는 도면이고, 도 31의 (D)는 도 31의 (C)에 나타낸 분광 방사 휘도를 각각의 최댓값을 사용하여 정규화시켜 나타낸 도면이다. 또한 도 31의 (E)는 제작한 기능 패널에 상이한 밝기로 적색을 표시한 경우의 분광 방사 휘도의 변화를 설명하는 도면이고, 도 31의 (F)는 도 31의 (E)에 나타낸 분광 방사 휘도를 각각의 최댓값을 사용하여 정규화시켜 나타낸 도면이다.
도 32의 (A)는 제작한 기능 패널에 적색을 표시한 경우의 정규화 분광 방사 휘도를 설명하는 도면이고, 도 32의 (B)는 도 32의 (A)에 나타낸 일부를 확대한 도면이다. 또한 도 32의 (C)는 제작한 기능 패널에 녹색을 표시한 경우의 정규화 분광 방사 휘도를 설명하는 도면이고, 도 32의 (D)는 도 32의 (C)에 나타낸 일부를 확대한 도면이다. 또한 도 32의 (E)는 제작한 기능 패널에 청색을 표시한 경우의 정규화 분광 방사 휘도를 설명하는 도면이고, 도 32의 (F)는 도 32의 (E)에 나타낸 일부를 확대한 도면이다.
도 33의 (A)는 제작한 기능 패널의 외관을 설명하는 사진이고, 도 33의 (B)는 표시 결과를 설명하는 사진이다. 또한 도 33의 (C)는 제작한 기능 패널의 표시 성능을 설명하는 색도도이다.
<기능 패널의 구성예 4>
본 실시예에서 설명하는 기능 패널은 기재(510S) 및 절연막(573)을 가진다(도 29의 (A) 참조). 또한 기재(510S)와 절연막(573) 사이에 소자(550R(i, j)), 소자(550B(i, j)), 소자(550G(i, j)), 및 소자(550R(i, j+1))를 가진다.
또한 기능 패널은 하지막(CFP) 및 밀봉재(705)를 가지고, 하지막(CFP)과 밀봉재(705) 사이에 착색막(B-CF), 착색막(G-CF), 및 착색막(R-CF)을 가진다. 또한 하지막(CFP)은 절연막(573)과 착색막(B-CF) 사이에 끼워지는 영역을 가진다.
착색막(B-CF)은 소자(550B(i, j))와 중첩되는 영역을 가지고, 소자(550R(i, j))와 중첩되는 위치 및 소자(550G(i, j))와 중첩되는 위치에 개구부를 가진다.
착색막(G-CF)은 소자(550G(i, j))와 중첩되는 영역을 가지고, 소자(550R(i, j))와 중첩되는 위치 및 소자(550B(i, j))와 중첩되는 위치에 개구부를 가진다.
착색막(R-CF)은 소자(550R(i, j))와 중첩되는 영역을 가지고, 소자(550B(i, j))와 중첩되는 위치 및 소자(550G(i, j))와 중첩되는 위치에 개구부를 가진다.
또한 착색막(R-CF)은 착색막(B-CF)과 중첩되는 영역을 가지고, 착색막(R-CF)과 착색막(B-CF)이 중첩되는 영역은 소자(550R(i, j))와 소자(550B(i, j))의 간격과 중첩될 뿐만 아니라, 소자(550B(i, j))와 소자(550G(i, j))의 간격과도 중첩된다.
또한 소자(550G(i, j))는 전극(551G(i, j)), 전극(552), 및 발광성 재료를 포함한 층(553)을 가지고, 발광성 재료를 포함한 층(553)은 전극(551G(i, j))과 전극(552) 사이에 끼워지는 영역을 가진다(도 29의 (B) 참조). 또한 기능 패널은 반사막(554G(i, j))을 가지고, 반사막(554G(i, j))은 발광성 재료를 포함한 층(553)과의 사이에 전극(551G(i, j))을 끼우는 영역을 가진다.
<<기능 패널의 형성 방법>>
아래에 설명하는 10단계를 가지는 방법을 사용하여 본 실시예의 기능 패널을 제작하였다.
[제 1 단계]
제 1 단계에서, 트랜지스터 등을 포함하는 기능층을 제작하였다(도 30의 (A)의 (ST1) 참조).
[제 2 단계]
제 2 단계에서, 발광 소자를 제작하였다(도 30의 (A)의 (ST2) 참조).
[제 3 단계]
제 3 단계에서, 절연막(573)을 형성하였다(도 30의 (A)의 (ST3) 참조).
[제 4 단계]
제 4 단계에서, 하지막(CFP)을 형성하였다(도 30의 (A)의 (ST4) 참조).
[제 5 단계]
제 5 단계에서, 착색막(B-CF)을 형성하였다(도 30의 (A)의 (ST5) 참조).
[제 6 단계]
제 6 단계에서, 착색막(G-CF)을 형성하였다(도 30의 (A)의 (ST6) 참조).
[제 7 단계]
제 7 단계에서, 착색막(R-CF)을 형성하였다(도 30의 (A)의 (ST7) 참조).
[제 8 단계]
제 8 단계에서, 착색막(R-CF)을 중첩시켜 형성하였다(도 30의 (A)의 (ST8) 참조).
[제 9 단계]
제 9 단계에서, 기재(770)와 착색막(R-CF)을 밀봉재(705)를 사용하여 접합하였다(도 30의 (A)의 (ST9) 참조).
[제 10 단계]
제 10 단계에서, 하나의 기능 패널을 다른 기능 패널에서 분리시켰다(도 30의 (A)의 (ST10) 참조).
<평가 결과>
착색막(B-CF)의 투과율 및 착색막(G-CF)의 투과율로부터, 착색막(B-CF)이 착색막(G-CF)과 중첩되는 영역의 투과율을 산출하였다. 부호(B-CF＼G-CF)를 사용하여 결과를 나타내었다(도 30의 (B) 참조).
또한 착색막(G-CF)의 투과율 및 착색막(R-CF)의 투과율로부터, 착색막(G-CF)이 착색막(R-CF)과 중첩되는 영역의 투과율을 산출하였다. 부호(G-CF＼R-CF)를 사용하여 결과를 나타내었다(도 30의 (B) 참조).
착색막(B-CF)의 투과율 및 착색막(R-CF)의 투과율로부터, 착색막(B-CF)이 착색막(R-CF)과 중첩되는 영역의 투과율을 산출하였다. 부호(B-CF＼R-CF)를 사용하여 결과를 나타내었다(도 30의 (B) 참조). 따라서, 착색막(B-CF)과 착색막(R-CF)을 중첩시킨 구성은 화소 간에 제공하는 차광층에 가장 적합하게 사용할 수 있다.
<<적색, 녹색, 및 청색의 표시 결과>>
제작한 기능 패널을 사용하여 1cd/m2에서 181cd/m2까지 사이의 상이한 휘도로 청색을 표시하였다(도 31의 (A) 참조). 그 결과, 표시의 밝기에 상관없이 정규화 분광 방사 휘도의 형상은 변화되지 않았다(도 31의 (B) 참조).
제작한 기능 패널을 사용하여 1cd/m2에서 1824cd/m2까지 사이의 상이한 휘도로 녹색을 표시하였다(도 31의 (C) 참조). 그 결과, 표시의 밝기에 상관없이 정규화 분광 방사 휘도의 형상은 변화되지 않았다(도 31의 (D) 참조).
제작한 기능 패널을 사용하여 1cd/m2에서 473cd/m2까지 사이의 상이한 휘도로 적색을 표시하였다(도 31의 (E) 참조). 그 결과, 표시의 밝기에 상관없이 정규화 분광 방사 휘도의 형상은 변화되지 않았다(도 31의 (F) 참조).
제작한 기능 패널은 착색막(R-CF)이 착색막(B-CF)과 중첩되는 영역을 가지고, 착색막(R-CF) 및 착색막(B-CF)이 중첩되는 영역은 소자(550R(i, j))와 소자(550B(i, j))의 간격과 중첩될 뿐만 아니라, 소자(550B(i, j))와 소자(550G(i, j))의 간격과도 중첩된다. 이러한 구성의 기능 패널이 사출하는 광은 도면에서 실선으로 나타낸 발광 스펙트럼을 가진다(도 32의 (A) 내지 (F) 참조).
한편, 소자(550B(i, j))와 소자(550G(i, j))의 간격과 중첩되는 위치에 착색막(R-CF) 및 착색막(B-CF)이 중첩되도록 형성되지 않은 구성의 기능 패널이 사출하는 광은 도면에서 파선으로 나타낸 발광 스펙트럼을 가진다. 실선으로 나타낸 스펙트럼에 비하여, 파선으로 나타낸 스펙트럼은 반치 폭이 넓다. 또는 스펙트럼의 꼬리가 넓다. 따라서 색의 선명함이 부족하다.
제작한 기능 패널의 외관과 표시 결과를 나타내었다(도 33의 (A) 및 (B) 참조). 정세한 화상을 표시할 수 있었다.
분광 방사계(Topcon Technohouse Corporation 제조: SR-UL1R)를 사용하여, 제작한 기능 패널의 색도를 측정하였다. 결과를 xy 색도도(Chromaticity)(CIE 1931)에 플롯하여 나타내었다(도 33의 (C) 참조). 또한 색도도에서 삼각형은 sRGB 색 공간에 상당한다.
<<백색의 표시 결과>>
제작한 기능 패널을 사용하여 휘도 204cd/m2 또는 휘도 2203.4cd/m2의 밝기로 백색을 표시하였다. 또한 표시한 백색은 색도 x가 0.288이고 색도 y가 0.304였다. 휘도가 변화한 경우에도 색도의 변화는 매우 작았다.
<<적색, 녹색, 및 청색의 표시 결과>>
또한 휘도 204cd/m2의 밝기로 백색을 표시하는 조건 및 휘도 2203.4cd/m2의 밝기로 백색을 표시하는 조건을 정하고, 각 조건에서 적색만, 녹색만, 또는 청색만을 표시하였다. sRGB 커버율 및 sRGB 면적률을 표 4에 나타내었다. 휘도가 변화한 경우에도 색도의 변화는 매우 작았다.
[표 4]
Figure pct00004
(실시예 5)
본 실시예에서는 본 발명의 일 형태의 기능 패널이 가지는 발광 소자 1의 구성에 대하여 도 34 내지 도 38을 참조하여 설명한다.
도 34는 본 발명의 일 형태의 기능 패널이 가지는 발광 소자 1의 구성을 설명하는 도면이다.
도 35는 본 발명의 일 형태의 기능 패널이 가지는 발광 소자 1의 전압-휘도 특성을 설명하는 도면이다.
도 36은 본 발명의 일 형태의 기능 패널이 가지는 발광 소자 1을 1000cd/m2의 휘도로 발광시켰을 때의 발광 스펙트럼을 설명하는 도면이다.
도 37은 비교 발광 소자 2 및 비교 발광 소자 3의 전압-휘도 특성을 설명하는 도면이다.
도 38은 비교 발광 소자 2 및 비교 발광 소자 3을 1000cd/m2의 휘도로 발광시켰을 때의 발광 스펙트럼을 설명하는 도면이다.
<기능 패널의 구성예>
본 실시예에서 설명하는 제작된 기능 패널은 소자와, 반사막과, 절연막을 가진다. 구체적으로는, 실시예 3에서 설명한 소자와, 반사막과, 절연막을 가진다.
<<소자의 구성예>>
본 실시예에서 설명하는 제작된 기능 패널의 소자는 발광 소자(150)와 같은 구성을 가진다(도 34 참조).
발광 소자(150)는 전극(551(i, j))과, 전극(552)과, 발광성 재료를 포함한 층(553)을 가진다. 또한 발광성 재료를 포함한 층(553)은 유닛(103)과, 중간층(106)과, 유닛(103(12))을 가진다. 또한 발광성 재료를 포함한 층(553)은 층(105)을 가지고, 층(105)은 0.05nm 이상 0.1nm 미만의 두께를 가진다.
<<발광 소자 1의 구성>>
본 실시예에서 설명하는 발광 소자 1 및 후술하는 비교 발광 소자 1의 구성을 표 5에 나타내었다. 또한 사용한 재료의 구조식을 이하에 나타낸다.
[표 5]
Figure pct00005
[화학식 1]
Figure pct00006
<<발광 소자 1의 제작 방법>>
아래 단계를 가지는 방법을 사용하여, 본 실시예에서 설명하는 발광 소자 1을 제작하였다.
[제 1 단계]
제 1 단계에서, 반사막(554(i, j)A)을 형성하였다. 구체적으로는, 타깃에 타이타늄을 사용하여 스퍼터링법에 의하여 형성하였다.
또한 반사막(554(i, j)A)은 Ti를 포함하며 50nm의 두께를 가진다.
[제 2 단계]
제 2 단계에서, 반사막(554(i, j)A) 위에 반사막(554(i, j)B)을 형성하였다. 구체적으로는 타깃에 알루미늄을 사용하여 스퍼터링법에 의하여 형성하였다.
또한 반사막(554(i, j)B)은 Al을 포함하며 180nm의 두께를 가진다.
[제 3 단계]
제 3 단계에서, 반사막(554(i, j)B) 위에 반사막(554(i, j)C)을 형성하였다. 구체적으로는, 타깃에 타이타늄을 사용하여 스퍼터링법에 의하여 형성하였다.
또한 반사막(554(i, j)C)은 Ti를 포함하며 6nm의 두께를 가진다.
[제 4 단계]
제 4 단계에서, 반사막(554(i, j)C) 위에 전극(551(i, j))을 형성하였다. 구체적으로는, 타깃에 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석(약칭: ITSO)을 사용하여 스퍼터링법에 의하여 형성하였다.
또한 전극(551(i, j))은 ITSO를 포함하며 110nm의 두께 및 7.65μm2(1.15μm×6.65μm)의 면적을 가진다.
다음으로, 전극(551(i, j))이 형성된 기재를 물로 세정하고, 200℃에서 1시간 소성한 후, UV 오존 처리를 370초 수행하였다. 그 후, 내부가 10-4Pa 정도까지 감압된 진공 증착 장치에 기판을 도입하고, 진공 증착 장치 내의 가열실에서, 170℃에서 30분간 진공 소성을 수행하였다. 그 후, 기판을 30분 정도 방랭하였다.
[제 5 단계]
제 5 단계에서, 전극(551(i, j)) 위에 층(104)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(104)은 전자 억셉터 재료(OCHD-001)를 포함하며 1nm의 두께를 가진다.
[제 6 단계]
제 6 단계에서, 층(104) 위에 층(112A)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112A)은 N,N-비스(4-바이페닐)-6-페닐벤조[b]나프토[1,2-d]퓨란-8-아민(약칭: BBABnf)을 포함하며 15nm의 두께를 가진다.
[제 7 단계]
제 7 단계에서, 층(112A) 위에 층(112B)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112B)은 PCzN2를 포함하며 10nm의 두께를 가진다.
[제 8 단계]
제 8 단계에서, 층(112B) 위에 층(111)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(111)은 7-[4-(10-페닐-9-안트릴)페닐]-7H-다이벤조[c,g]카바졸(약칭: cgDBCzPA) 및 3,10-비스[N-(9-페닐-9H-카바졸-2-일)-N-페닐아미노]나프토[2,3-b;6,7-b']비스벤조퓨란(약칭: 3,10PCA2Nbf(IV)-02)을 cgDBCzPA:3,10PCA2Nbf(IV)-02=1:0.015(중량비)로 포함하며 25nm의 두께를 가진다.
[제 9 단계]
제 9 단계에서, 층(111) 위에 층(113A)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113A)은 cgDBCzPA를 포함하며 15nm의 두께를 가진다.
[제 10 단계]
제 10 단계에서, 층(113A) 위에 층(113B)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113B)은 2,9-비스(나프탈렌-2-일)-4,7-다이페닐-1,10-페난트롤린(약칭: NBPhen)을 포함하며 10nm의 두께를 가진다.
[제 11 단계]
제 11 단계에서, 층(113B) 위에 층(105)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(105)은 산화 리튬(약칭: LiOx)을 포함하며 0.05nm의 두께를 가진다.
[제 12 단계]
제 12 단계에서, 층(105) 위에 층(106A)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(106A)은 구리 프탈로사이아닌(약칭: CuPc)을 포함하며 2nm의 두께를 가진다.
[제 13 단계]
제 13 단계에서, 층(106A) 위에 층(106B)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(106B)은 전자 억셉터 재료(OCHD-001)를 포함하며 2.5nm의 두께를 가진다.
[제 14 단계]
제 14 단계에서, 층(106B) 위에 층(112(12))을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112(12))은 N-(1,1'-바이페닐-4-일)-9,9-다이메틸-N-[4-(9-페닐-9H-카바졸-3-일)페닐]-9H-플루오렌-2-아민(약칭: PCBBiF)을 포함하며 15nm의 두께를 가진다.
[제 15 단계]
제 15 단계에서, 층(112(12)) 위에 층(111(12))을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(111(12))은 8-(1,1'-바이페닐-4-일)-4-[3-(다이벤조싸이오펜-4-일)페닐]-[1]벤조퓨로[3,2-d]피리미딘(약칭: 8BP-4mDBtPBfpm), 9-(2-나프틸)-9'-페닐-9H,9'H-3,3'-바이카바졸(약칭: βNCCP), 및 비스[2-(2-피리딘일-κN2)페닐-κC][2-(5-페닐-2-피리딘일-κN2)페닐-κC]이리듐(III)(약칭: Ir(ppy)2(4dppy))을 8BP-4mDBtPBfpm:βNCCP:Ir(ppy)2(4dppy)=0.5:0.5:0.1(중량비)로 포함하며 40nm의 두께를 가진다.
[제 16 단계]
제 16 단계에서, 층(111(12)) 위에 층(113(12)A)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113(12)A)은 9,9'-(피리미딘-4,6-다이일다이-3,1-페닐렌)비스(9H-카바졸)(약칭: 4,6mCzP2Pm)을 포함하며 25nm의 두께를 가진다.
[제 17 단계]
제 17 단계에서, 층(113(12)A) 위에 층(113(12)B)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113(12)B)은 NBPhen을 포함하며 15nm의 두께를 가진다.
[제 18 단계]
제 18 단계에서, 층(113(12)B) 위에 층(105(12))을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(105(12))은 플루오린화 리튬(약칭: LiF)을 포함하며 1nm의 두께를 가진다.
[제 19 단계]
제 19 단계에서, 층(105(12)) 위에 전극(552A)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 전극(552A)은 Ag 및 Mg를 Ag:Mg=1:0.1(중량비)로 포함하며 25nm의 두께를 가진다.
[제 20 단계]
제 20 단계에서, 전극(552A) 위에 전극(552B)을 형성하였다. 구체적으로는, 타깃에 산화 인듐-산화 주석(약칭: ITO)을 사용하여 스퍼터링법에 의하여 형성하였다.
또한 전극(552B)은 ITO를 포함하며 70nm의 두께를 가진다.
<<발광 소자 1의 동작 특성>>
전력을 공급하면 발광 소자 1은 광을 사출하였다(도 34 참조). 또한 발광 소자 1이 사출하는 광은 광(EL1) 및 광(EL1(2))을 포함한다. 발광 소자 1의 동작 특성을 측정하였다(도 35 및 도 36 참조). 또한 측정은 실온에서 수행하였다.
발광 소자 1을 휘도 1000cd/m2 정도로 발광시킨 경우의 주된 초기 특성을 표 6에 나타내었다(또한 다른 비교 발광 소자의 초기 특성에 대해서도 표 6에 기재하고, 그 구성에 대해서는 후술한다).
[표 6]
Figure pct00007
발광 소자 1은 양호한 특성을 나타내는 것을 알 수 있었다. 예를 들어, 비교 발광 소자 1보다 낮은 구동 전압으로 동등한 휘도를 얻을 수 있었다. 또한 발광 소자 1에서는 두께가 0.05nm에 상당하도록 층(105)을 형성하고, 비교 발광 소자 1에서는 두께가 0.1nm에 상당하도록 층(105)을 형성하였다. 전극(551(i, j))이 7.65μm2(1.15μm×6.63μm)의 면적을 가지는 비교 발광 소자에서는, 층(105)을 두께가 0.1nm에 상당하도록 형성한 경우보다, 0.05nm에 상당하도록 형성한 경우에 더 바람직한 결과를 보였다. 따라서 구동 전압을 낮출 수 있었다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있었다.
(참조예 1)
비교 발광 소자 1의 구성은 표 5에 나타내었다.
본 실시예에서 설명하는 제작된 비교 발광 소자 1은 층(105)이 0.1nm의 두께를 가지는 점에서 발광 소자 1과는 다르다.
<<비교 발광 소자 1의 제작 방법>>
아래 단계를 가지는 방법을 사용하여 비교 발광 소자 1을 제작하였다.
또한 비교 발광 소자 1의 제작 방법은 층(105)을 형성하는 단계에서 0.05nm의 두께 대신에 0.1nm의 두께를 사용한 점이 발광 소자 1의 제작 방법과는 다르다. 여기서는, 상이한 부분에 대하여 자세히 설명하고, 같은 방법을 사용한 부분에 대해서는 위 설명을 원용한다.
[제 11 단계]
제 11 단계에서, 층(113B) 위에 층(105)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(105)은 LiOx를 포함하며 0.1nm의 두께를 가진다.
(참조예 2)
비교 발광 소자 2 및 비교 발광 소자 3의 구성을 표 7에 나타내었다.
[표 7]
Figure pct00008
본 실시예에서 설명하는 제작된 비교 발광 소자 2는 반사막(554(i, j)C)이 Ag-Pd-Cu를 포함한 합금(약칭: APC)을 포함하는 점, 전극(551(i, j))이 85nm의 두께와 4mm2(2mm×2mm)의 면적을 가지는 점, 그리고 층(112A)이 35nm의 두께를 가지는 점에서 발광 소자 1과는 다르다.
<<비교 발광 소자 2의 제작 방법>>
아래 단계를 가지는 방법을 사용하여 비교 발광 소자 2를 제작하였다.
또한 비교 발광 소자 2의 제작 방법은, 반사막(554(i, j)A) 및 반사막(554(i, j)B)을 형성하는 단계를 생략한 점, 반사막(554(i, j)C)을 형성하는 단계에서 두께 6nm의 Ti를 포함하는 막 대신에 APC를 포함하는 막을 사용한 점, 전극(551(i, j))을 형성하는 단계에서 85nm의 두께와 4mm2(2mm×2mm)의 면적을 사용한 점, 층(112A)을 형성하는 단계에서 15nm의 두께 대신에 35nm의 두께를 사용한 점, 그리고 전극(552A)을 형성하는 단계에서 25nm의 두께 대신에 15nm의 두께를 사용한 점이 발광 소자 1의 제작 방법과는 다르다. 여기서는 상이한 부분에 대하여 자세히 설명하고, 같은 구성을 사용한 부분에 대해서는 위 설명을 원용한다.
[제 1 단계 내지 제 3 단계]
제 1 단계 및 제 2 단계를 생략하고, 제 3 단계에서 반사막(554(i, j)C)을 형성하였다. 구체적으로는, 타깃에 APC를 사용하여 스퍼터링법으로 형성하였다.
또한 반사막(554(i, j)C)은 APC를 포함한다.
[제 4 단계]
제 4 단계에서, 반사막(554(i, j)C) 위에 전극(551(i, j))을 형성하였다. 구체적으로는, 타깃에 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석(ITSO)을 사용하여 스퍼터링법에 의하여 형성하였다.
또한 전극(551(i, j))은 ITSO를 포함하고, 85nm의 두께 및 4mm2(2mm×2mm)의 면적을 가진다.
[제 6 단계]
제 6 단계에서, 층(104) 위에 층(112A)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112A)은 BBABnf를 포함하며 35nm의 두께를 가진다.
[제 19 단계]
제 19 단계에서, 층(105(12)) 위에 전극(552A)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 전극(552A)은 Ag 및 Mg를 Ag:Mg=1:0.1(중량비)로 포함하며 15nm의 두께를 가진다.
또한 본 실시예에서 설명하는 제작된 비교 발광 소자 3은 층(105)이 0.1nm의 두께를 가지는 점에서 비교 발광 소자 2와는 다르다.
<<비교 발광 소자 3의 제작 방법>>
아래 단계를 가지는 방법을 사용하여 비교 발광 소자 3을 제작하였다.
또한 비교 발광 소자 3의 제작 방법은 층(105)을 형성하는 단계에서 0.05nm의 두께 대신에 0.1nm의 두께를 사용한 점이 비교 발광 소자 2의 제작 방법과는 다르다. 여기서는, 상이한 부분에 대하여 자세히 설명하고, 같은 방법을 사용한 부분에 대해서는 위 설명을 원용한다.
[제 11 단계]
제 11 단계에서, 층(113B) 위에 층(105)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(105)은 LiOx를 포함하며 0.1nm의 두께를 가진다.
<<비교 발광 소자 1 내지 비교 발광 소자 3의 동작 특성>>
비교 발광 소자 1 내지 비교 발광 소자 3의 동작 특성을 측정하였다(도 37 및 도 38 참조). 또한 측정은 실온에서 수행하였다.
비교 발광 소자 1 내지 비교 발광 소자 3의 주된 초기 특성은 표 6에 나타내었다.
또한 비교 발광 소자 3은, 비교 발광 소자 2보다 낮은 구동 전압으로 동등한 휘도를 얻을 수 있었다. 비교 발광 소자 3의 층(105)은 0.05nm의 두께를 가지고, 비교 발광 소자 2의 층(105)은 0.1nm의 두께를 가진다. 전극(551(i, j))이 4mm2(2mm×2mm)의 면적을 가지는 비교 발광 소자에서는, 층(105)은 두께가 0.05nm인 경우보다 두께가 0.1nm인 경우에 바람직한 결과를 보였다.
예를 들어 본 명세서 등에서 X와 Y가 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다.
여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 직접 접속되는 경우의 일례로서는, X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 접속되지 않은 경우가 있고, X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)를 통하지 않고 X와 Y가 접속되는 경우가 있다.
X와 Y가 전기적으로 접속되는 경우에는, 일례로서 X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 스위치는 온/오프가 제어되는 기능을 가진다. 즉 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 가진다. 또는 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 가진다. 또한 X와 Y가 전기적으로 접속되는 경우에는, X와 Y가 직접 접속되는 경우를 포함하는 것으로 한다.
X와 Y가 기능적으로 접속되는 경우에는, 일례로서 X와 Y를 기능적으로 접속할 수 있는 회로(예를 들어 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 일례로서, X와 Y 사이에 다른 회로를 끼워도 X로부터 출력된 신호가 Y로 전달되는 경우에는, X와 Y는 기능적으로 접속되는 것으로 한다. 또한 X와 Y가 기능적으로 접속되는 경우에는, X와 Y가 직접 접속되는 경우와, X와 Y가 전기적으로 접속되는 경우를 포함하는 것으로 한다.
또한 X와 Y가 전기적으로 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼워 접속되는 경우)와, X와 Y가 기능적으로 접속되는 경우(즉 X와 Y가 사이에 다른 회로를 끼워 기능적으로 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼우지 않고 접속되는 경우)가 본 명세서 등에 개시되어 있는 것으로 한다. 즉 전기적으로 접속된다고 명시적으로 기재되는 경우에는, 단순히 접속된다고만 명시적으로 기재되는 경우와 같은 내용이 본 명세서 등에 개시되어 있는 것으로 한다.
또한 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X에 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y에 전기적으로 접속되는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부에 직접 접속되고, Z1의 다른 일부가 X에 직접 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부에 직접 접속되고, Z2의 다른 일부가 Y에 직접 접속되는 경우에는 이하와 같이 표현할 수 있다.
예를 들어 "X와, Y와, 트랜지스터의 소스(또는 제 1 단자 등)와, 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "트랜지스터의 소스(또는 제 1 단자 등)는 X에 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서로 제공된다"라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여 회로 구성에서의 접속 순서에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
또는 다른 표현 방법으로서, 예를 들어 "트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로를 통하여 X에 전기적으로 접속되고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 통한, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, 상기 제 1 접속 경로는 Z1을 통한 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로를 통하여 Y에 전기적으로 접속되고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않고, 상기 제 3 접속 경로는 Z2를 통한 경로이다"라고 표현할 수 있다. 또는 "트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로에 의하여, Z1을 통하여 X에 전기적으로 접속되고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 통한 접속 경로를 가지고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로에 의하여, Z2를 통하여 Y에 전기적으로 접속되고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않는다"라고 표현할 수 있다. 또는 "트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 전기적 경로에 의하여, Z1을 통하여 X에 전기적으로 접속되고, 상기 제 1 전기적 경로는 제 2 전기적 경로를 가지지 않고, 상기 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)으로의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 전기적 경로에 의하여, Z2를 통하여 Y에 전기적으로 접속되고, 상기 제 3 전기적 경로는 제 4 전기적 경로를 가지지 않고, 상기 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)로의 전기적 경로이다"라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여 회로 구성에서의 접속 경로에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
또한 이들 표현 방법은 일례이며, 이들 표현 방법에 한정되지 않는다. 여기서 X, Y, Z1, Z2는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 회로도상 독립된 구성 요소들이 전기적으로 접속되는 것처럼 도시되어 있는 경우에도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 예를 들어, 배선의 일부가 전극으로서도 기능하는 경우에는 하나의 도전막이 배선의 기능 및 전극의 기능의 양쪽의 구성 요소의 기능을 겸비한다. 따라서, 본 명세서에서 전기적인 접속이란, 이와 같이 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
30: 피사체, 103: 유닛, 104: 층, 105: 층, 106: 중간층, 106A: 층, 106B: 층, 106N: 부분, 111: 층, 112: 층, 112A: 층, 112B: 층, 113: 층, 113A: 층, 113B: 층, 150: 발광 소자, 200: 정보 처리 장치, 210: 연산 장치, 211: 연산부, 212: 기억부, 213: 인공 지능부, 214: 전송로, 215: 입출력 인터페이스, 220: 입출력 장치, 2203: 휘도, 230: 표시부, 231: 영역, 233: 타이밍 컨트롤러, 234: 신장 회로, 235: 화상 처리 회로, 238: 제어부, 240: 입력부, 241: 검지 영역, 243: 제어 회로, 250: 검지부, 290: 통신부, 300: 트랜지스터, 305: 도전체, 305a: 도전체, 305b: 도전체, 305c: 도전체, 312: 절연체, 314: 절연체, 316: 절연체, 322: 절연체, 324: 절연체, 330: 산화물, 330a: 산화물, 330b: 산화물, 340: 도전체, 340a: 도전체, 340b: 도전체, 341: 절연체, 341a: 절연체, 341b: 절연체, 342: 도전체, 342a: 도전체, 342b: 도전체, 343: 산화물, 343a: 산화물, 343b: 산화물, 346: 도전체, 346a: 도전체, 346b: 도전체, 350: 절연체, 350a: 절연체, 350b: 절연체, 360: 도전체, 360a: 도전체, 360b: 도전체, 371: 절연체, 371a: 절연체, 371b: 절연체, 375: 절연체, 380: 절연체, 382: 절연체, 383: 절연체, 385: 절연체, 501: 절연막, 501A: 절연막, 501B: 절연막, 501C: 절연막, 501D: 절연막, 504: 도전막, 506: 절연막, 507A: 도전막, 507B: 도전막, 508: 반도체막, 508A: 영역, 508B: 영역, 508C: 영역, 510: 기재, 510S: 기재, 512A: 도전막, 512B: 도전막, 516: 절연막, 516A: 절연막, 516B: 절연막, 518: 절연막, 519B: 단자, 520: 기능층, 520B: 기능층, 521: 절연막, 5210: 연산 장치, 521A: 절연막, 521B: 절연막, 522B: 절연막, 522G: 절연막, 524: 도전막, 528: 절연막, 528D: 단차, 528h: 개구부, 5290: 통신부, 530G: 화소 회로, 530S: 화소 회로, 550B: 소자, 550G: 소자, 550R: 소자, 550S: 소자, 551: 전극, 551B: 전극, 551G: 전극, 551R: 전극, 551S: 전극, 552: 전극, 552A: 전극, 552B: 전극, 553: 층, 553S: 층, 554: 반사막, 554B: 반사막, 554G: 반사막, 554R: 반사막, 573: 절연막, 573A: 절연막, 573B: 절연막, 591G: 개구부, 591S: 개구부, 700: 기능 패널, 700TP: 기능 패널, 702B: 화소, 702G: 화소, 702R: 화소, 702S: 화소, 703: 화소, 705: 밀봉재, 720: 기능층, 770: 기재, 770P: 기능막, 771: 절연막, 802: 검지기, 1504: 도전막, 1506: 절연막, 1508: 반도체, 1508A: 영역, 1508B: 영역, 1508C: 영역, 1512A: 도전막, 1512B: 도전막, 5200B: 정보 처리 장치, 5220: 입출력 장치, 5230: 표시부, 5240: 입력부, 5250: 검지부, ADC: 아날로그 디지털 변환 회로, AMP: 증폭 회로, ANO: 도전막, BM: 차광막, C21: 용량 소자, C22: 용량 소자, C31: 용량 소자, CAPSEL: 도전막, CDSBIAS: 도전막, CDSVDD: 도전막, CDSVSS: 도전막, CF: 착색막, CFP: 하지막, CI: 제어 정보, CL: 도전막, CP: 도전 재료, DC: 검지 회로, DS: 검지 정보, EL1: 광, EL1(2): 광, FD: 노드, FI: 화상, FP: 지문, FPC1: 플렉시블 인쇄 기판, G1: 도전막, G2: 도전막, GCLK: 신호, GD: 구동 회로, GDA: 구동 회로, GDB: 구동 회로, GDC: 구동 회로, II: 입력 정보, IN: 단자, IND: 인덱스 화상, KB: 구조체, KBM: 차광막, M21: 트랜지스터, M31: 트랜지스터, M32: 트랜지스터, MD: 트랜지스터, MD2: 트랜지스터, ML: 배선, MUX: 멀티플렉서, N21: 노드, N22: 노드, NP: 내비게이션 패널, NS: 노드, OSC: 발진 회로, OUT: 단자, P1: 위치 정보, PWC1: 신호, PWC2: 신호, RC: 판독 회로, RD: 구동 회로, RS: 도전막, S1g: 도전막, S2g: 도전막, SC: 샘플링 회로, SCT1: 단면 형상, SCT2: 단면 형상, SD: 구동 회로, SE: 도전막, SH: 영역, SW21: 스위치, SW22: 스위치, SW23: 스위치, SW31: 스위치, SW32: 스위치, SW33: 스위치, T1: 두께, T2: 두께, T3: 두께, T4: 두께, THM: 손가락, TN: 섬네일 화상, TX: 도전막, V0: 도전막, VCL: 도전막, VCOM2: 도전막, VCP: 도전막, VI: 화상 정보, VIV: 도전막, VLEN: 도전막, VPD: 도전막, VPI: 도전막, VR: 도전막, WX: 도전막

Claims (13)

  1. 기능 패널로서,
    제 1 소자와,
    제 1 반사막과,
    절연막을 가지고,
    상기 제 1 소자는 제 1 전극, 제 2 전극, 및 발광성 재료를 포함한 층을 가지고,
    상기 발광성 재료를 포함한 층은 상기 제 1 전극과 상기 제 2 전극 사이에 끼워지는 영역을 가지고,
    상기 제 1 전극은 투광성을 가지고,
    상기 제 1 전극은 제 1 두께를 가지고,
    상기 제 1 반사막은 상기 발광성 재료를 포함한 층과의 사이에 상기 제 1 전극을 끼우는 영역을 가지고,
    상기 제 1 반사막은 제 2 두께를 가지고,
    상기 절연막은 제 1 개구부를 가지고,
    상기 제 1 개구부는 상기 제 1 전극과 중첩되고,
    상기 절연막은 제 1 계단상 단면 형상을 가지고,
    상기 제 1 계단상 단면 형상은 위쪽에서 보았을 때 상기 제 1 개구부를 둘러싸고,
    상기 제 1 계단상 단면 형상은 제 1 단차를 가지고,
    상기 제 1 단차는 상기 제 1 두께에 상기 제 2 두께를 더한 두께 이상인, 기능 패널.
  2. 제 1 항에 있어서,
    상기 제 1 계단상 단면 형상은 상기 제 1 단차 사이에 제 2 단차 및 제 3 단차를 가지고,
    상기 제 2 단차는 상기 제 3 단차보다 작고,
    상기 제 2 단차는 상기 제 1 두께의 0.5배 이상 1.5배 이하인, 기능 패널.
  3. 제 1 항 또는 제 2 항에 있어서,
    제 2 소자를 가지고,
    상기 제 2 소자는 제 3 전극, 상기 제 2 전극, 및 상기 발광성 재료를 포함한 층을 가지고,
    상기 발광성 재료를 포함한 층은 상기 제 3 전극과 상기 제 2 전극 사이에 끼워지는 영역을 가지고,
    상기 절연막은 제 2 개구부를 가지고,
    상기 제 2 개구부는 상기 제 3 전극과 중첩되고,
    상기 절연막은 제 2 계단상 단면 형상을 가지고,
    상기 제 2 계단상 단면 형상은 상기 제 2 개구부를 둘러싸고,
    상기 제 2 계단상 단면 형상은 경사를 가지고,
    상기 경사는 상기 제 3 전극의 표면에 대하여 60° 이상 90° 이하인, 기능 패널.
  4. 제 3 항에 있어서,
    상기 제 2 계단상 단면 형상은 제 4 단차를 가지고,
    상기 제 4 단차는 상기 제 1 단차의 0.7배 이상 1.3배 이하인, 기능 패널.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 3 전극은 제 4 두께를 가지고,
    상기 제 2 계단상 단면 형상은 상기 제 4 단차 사이에 제 5 단차 및 제 6 단차를 가지고,
    상기 제 5 단차는 상기 제 4 두께의 0.5배 이상 1.5배 이하이고,
    상기 제 5 단차는 상기 제 6 단차보다 작고,
    상기 제 6 단차는 상기 제 3 단차의 0.7배 이상 1.3배 이하인, 기능 패널.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 발광성 재료를 포함한 층은 제 1 발광 유닛, 제 2 발광 유닛, 및 중간층을 가지고,
    상기 제 1 발광 유닛은 상기 제 1 전극과 상기 중간층 사이에 끼워지는 영역을 가지고,
    상기 중간층은 상기 제 1 발광 유닛과 상기 제 2 발광 유닛 사이에 끼워지는 영역을 가지고,
    상기 중간층은 상기 제 2 발광 유닛보다 높은 도전성을 가지는, 기능 패널.
  7. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    화소 세트를 가지고,
    상기 화소 세트는 제 1 화소 및 제 2 화소를 가지고,
    상기 제 1 화소는 상기 제 1 소자 및 화소 회로를 가지고,
    상기 제 2 화소는 상기 제 2 소자를 가지고,
    상기 제 1 소자는 상기 화소 회로와 전기적으로 접속되는, 기능 패널.
  8. 제 7 항에 있어서,
    기능층을 가지고,
    상기 기능층은 상기 화소 회로를 가지고,
    상기 화소 회로는 제 1 트랜지스터를 포함하고,
    상기 기능층은 구동 회로를 가지고,
    상기 구동 회로는 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 반도체막을 가지고,
    상기 제 2 트랜지스터는 상기 반도체막을 형성하는 공정으로 제작할 수 있는 반도체막을 가지는, 기능 패널.
  9. 제 7 항 또는 제 8 항에 있어서,
    영역을 가지고,
    상기 영역은 한 그룹의 화소 세트, 다른 한 그룹의 화소 세트, 제 1 도전막, 및 제 2 도전막을 가지고,
    상기 한 그룹의 화소 세트는 행 방향으로 배치되고,
    상기 한 그룹의 화소 세트는 상기 화소 세트를 포함하고,
    상기 한 그룹의 화소 세트는 상기 제 1 도전막과 전기적으로 접속되고,
    다른 한 그룹의 화소 세트는 행 방향과 교차하는 열 방향으로 배치되고,
    다른 한 그룹의 화소 세트는 상기 화소 세트를 포함하고,
    다른 한 그룹의 화소 세트는 상기 제 2 도전막과 전기적으로 접속되는, 기능 패널.
  10. 표시 장치로서,
    제어부와,
    제 7 항 내지 제 9 항 중 어느 한 항에 기재된 기능 패널을 가지고,
    상기 제어부는 화상 정보 및 제어 정보를 공급받고,
    상기 제어부는 상기 화상 정보에 기초하여 정보를 생성하고,
    상기 제어부는 상기 제어 정보에 기초하여 제어 신호를 생성하고,
    상기 제어부는 상기 정보 및 상기 제어 신호를 공급하고,
    상기 기능 패널은 상기 정보 및 상기 제어 신호를 공급받고,
    상기 화소 세트는 상기 정보에 기초하여 표시를 하는, 표시 장치.
  11. 입출력 장치로서,
    입력부와 표시부를 가지고,
    상기 표시부는 제 7 항 내지 제 10 항 중 어느 한 항에 기재된 기능 패널을 가지고,
    상기 입력부는 검지 영역을 가지고,
    상기 입력부는 상기 검지 영역에 근접하는 물체를 검지하고,
    상기 검지 영역은 상기 제 1 화소와 중첩되는 영역을 가지는, 입출력 장치.
  12. 정보 처리 장치로서,
    연산 장치와 입출력 장치를 가지고,
    상기 연산 장치는 입력 정보 또는 검지 정보를 공급받고,
    상기 연산 장치는 상기 입력 정보 또는 상기 검지 정보에 기초하여 제어 정보 및 화상 정보를 생성하고,
    상기 연산 장치는 상기 제어 정보 및 상기 화상 정보를 공급하고,
    상기 입출력 장치는 상기 입력 정보 및 상기 검지 정보를 공급하고,
    상기 입출력 장치는 상기 제어 정보 및 상기 화상 정보를 공급받고,
    상기 입출력 장치는 표시부, 입력부, 및 검지부를 가지고,
    상기 표시부는 제 7 항 내지 제 11 항 중 어느 한 항에 기재된 기능 패널을 가지고,
    상기 표시부는 상기 제어 정보에 기초하여 상기 화상 정보를 표시하고,
    상기 입력부는 상기 입력 정보를 생성하고,
    상기 검지부는 상기 검지 정보를 생성하는, 정보 처리 장치.
  13. 정보 처리 장치로서,
    키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 및 자세 검출 장치 중 어느 하나 이상과,
    제 7 항 내지 제 11 항 중 어느 한 항에 기재된 기능 패널을 포함하는, 정보 처리 장치.
KR1020227024764A 2019-12-25 2020-12-18 기능 패널, 표시 장치, 입출력 장치, 정보 처리 장치 KR20220123010A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019234155 2019-12-25
JPJP-P-2019-234155 2019-12-25
JP2020057252 2020-03-27
JPJP-P-2020-057252 2020-03-27
JPJP-P-2020-170999 2020-10-09
JP2020170999 2020-10-09
PCT/IB2020/062154 WO2021130629A1 (ja) 2019-12-25 2020-12-18 機能パネル、表示装置、入出力装置、情報処理装置

Publications (1)

Publication Number Publication Date
KR20220123010A true KR20220123010A (ko) 2022-09-05

Family

ID=76573933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227024764A KR20220123010A (ko) 2019-12-25 2020-12-18 기능 패널, 표시 장치, 입출력 장치, 정보 처리 장치

Country Status (6)

Country Link
US (1) US20230088427A1 (ko)
JP (1) JPWO2021130629A1 (ko)
KR (1) KR20220123010A (ko)
CN (1) CN114902806A (ko)
TW (1) TW202125802A (ko)
WO (1) WO2021130629A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI793881B (zh) * 2021-11-29 2023-02-21 英業達股份有限公司 輸入介面裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175165A (ja) 2013-03-08 2014-09-22 Semiconductor Energy Lab Co Ltd 発光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026531B2 (en) * 2005-03-22 2011-09-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2010056015A (ja) * 2008-08-29 2010-03-11 Fujifilm Corp 表示装置及びその製造方法
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5708152B2 (ja) * 2011-03-31 2015-04-30 ソニー株式会社 表示装置およびその製造方法
JP6124584B2 (ja) * 2012-12-21 2017-05-10 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6715708B2 (ja) * 2016-07-08 2020-07-01 株式会社ジャパンディスプレイ 表示装置
CN107170904B (zh) * 2017-06-30 2019-10-15 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
JP6957294B2 (ja) * 2017-09-28 2021-11-02 キヤノン株式会社 表示装置、電子機器、及び表示装置の製造方法
KR102480896B1 (ko) * 2018-01-12 2022-12-26 삼성디스플레이 주식회사 표시 장치
JP7478007B2 (ja) * 2020-03-27 2024-05-02 キヤノン株式会社 電子デバイスおよびその製造方法、電子装置ならびに移動体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175165A (ja) 2013-03-08 2014-09-22 Semiconductor Energy Lab Co Ltd 発光装置

Also Published As

Publication number Publication date
US20230088427A1 (en) 2023-03-23
JPWO2021130629A1 (ko) 2021-07-01
CN114902806A (zh) 2022-08-12
TW202125802A (zh) 2021-07-01
WO2021130629A1 (ja) 2021-07-01

Similar Documents

Publication Publication Date Title
JP7478097B2 (ja) 表示装置
US11588137B2 (en) Functional panel, display device, input/output device, and data processing device
US20220068181A1 (en) Functional panel, display device, input/output device, data processing device, method for driving data processing device
WO2021250507A1 (ja) 表示装置の駆動方法
US20240107799A1 (en) Functional panel, display device, input/output device, and data processing device
US20240090247A1 (en) Functional Panel, Display Device, Input/Output Device, and Data Processing Device
WO2021130629A1 (ja) 機能パネル、表示装置、入出力装置、情報処理装置
WO2021044253A1 (ja) 機能パネル、表示装置、入出力装置、情報処理装置
WO2021240291A1 (ja) 光機能デバイス、機能パネル、表示装置、入出力装置、情報処理装置
US11886250B2 (en) Data processing device
JP2021089423A (ja) 機能パネル、表示装置、入出力装置、情報処理装置
JP7493514B2 (ja) 機能パネル、表示装置、入出力装置、情報処理装置
US11997766B2 (en) Functional panel, display device, input/output device, and data processing device
US20220123054A1 (en) Display panel and information processing device
US20220246889A1 (en) Light-emitting device, functional panel, display device, input/output device, and data processing device