JP2019054146A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2019054146A
JP2019054146A JP2017178194A JP2017178194A JP2019054146A JP 2019054146 A JP2019054146 A JP 2019054146A JP 2017178194 A JP2017178194 A JP 2017178194A JP 2017178194 A JP2017178194 A JP 2017178194A JP 2019054146 A JP2019054146 A JP 2019054146A
Authority
JP
Japan
Prior art keywords
solder
semiconductor element
tensile strength
semiconductor
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017178194A
Other languages
English (en)
Other versions
JP7027751B2 (ja
Inventor
遼一 加藤
Ryoichi Kato
遼一 加藤
浩平 山内
Kohei Yamauchi
浩平 山内
広道 郷原
Hiromichi Gohara
広道 郷原
竜彦 浅井
Tatsuhiko Asai
竜彦 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017178194A priority Critical patent/JP7027751B2/ja
Priority to US16/120,754 priority patent/US10916491B2/en
Publication of JP2019054146A publication Critical patent/JP2019054146A/ja
Application granted granted Critical
Publication of JP7027751B2 publication Critical patent/JP7027751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体素子の表面電極の信頼性を向上させる。【解決手段】半導体モジュール１０は、一方の面及び他方の面を有する半導体素子１４と、半導体素子１４に電気的及び熱的に接続されるリード端子１５と、リード端子１５と半導体素子１４の一方の面とを接合する第１はんだ１７とを備える。さらに、半導体素子１４が配置される回路層１３ｂと、半導体素子１４の他方の面と回路層１３ｂとを接合する第２はんだ１８とを備える。第１はんだ１７の引張強度をＡ、第２はんだ１８の引張強度をＢとそれぞれして、（Ａ／Ｂ）＜１が成立する関係にした。これにより、半導体素子１４の発熱により熱膨張するリード端子１５が半導体素子１４に向かって膨張や収縮しても、第１はんだ１７によりリード端子１５からの応力が吸収され、緩和されて、半導体素子１４の表面電極に対するクラックの発生が抑制され、破損が防止される。【選択図】図１

Description

本発明は、大電流、高電圧を制御する電力用半導体素子を用いた半導体モジュールに関する。
半導体モジュールは、複数の電力用半導体素子を含み、例えば、インバータ装置の電力変換素子として利用されている。電力用半導体素子としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheeling Diode）等がある。また、電力用半導体素子として、ＩＧＢＴとＦＷＤとを一体化したＲＣ（Reverse Conducting）−ＩＧＢＴ、逆バイアスに対しても十分な耐圧を有するＲＢ（Reverse Blocking）−ＩＧＢＴ等がある。
このような電力用半導体モジュールにおいて、半導体素子は、その裏面の電極が積層基板にはんだによって接合され、おもて面の主電流が流れる電極が配線用の導体にはんだによって接合されている。なお、積層基板は、セラミック基板等の絶縁性基板のおもて面及び／または裏面に銅等の導電性板が備えられたものである。ここで、半導体素子の裏面に用いられるはんだとおもて面に用いられるはんだとに、物性の異なるはんだを用いることが知られている（例えば、特許文献１参照）。
特許文献１は、半導体素子を２つの導体部材で挟み込んだものを開示している、そして、はんだリフロー時に半導体素子の下側になるはんだの凝固点を半導体素子の上側になるはんだの凝固点より低くしたものを開示している。
特許第４７３０１８１号公報
パワー半導体といわれているＭＯＳ型やＩＧＢＴ型の半導体素子は、動作時に自己発熱し、高い温度になる。近年、大電流仕様のパワー半導体の需要が高まっており、半導体素子の自己発熱量もより大きくなる傾向にある。また、車載用のパワー半導体等、１７５℃を超える使用環境温度での作動が求められるものも増加している。発熱と冷却を繰り返す半導体素子は、その上下面がはんだにより接合されている。このため、半導体素子が繰り返し発熱することにより、はんだに繰り返しひずみが負荷され、はんだが劣化する。そして、はんだ接合界面において、クラックによる剥離が生じる場合がある。
また、半導体素子は、その支持体となる積層基板及び外部接続端子であるリード端子とそれぞれはんだにより接合して構成されている。さらに、このようにして構成された半導体素子、積層基板及びリード端子は、例えば、エポキシ樹脂によって封止されている。
このような半導体モジュールでは、半導体素子の発熱によりリード端子が熱膨張する。このとき、リード端子は、樹脂による封止によって押さえ込まれているため、薄い半導体素子に向かって膨張することになる。これにより、半導体素子は、リード端子から大きな応力を受けることになり、それが原因で半導体素子の表面電極にクラックが入り、破損に至ることがある。
本発明はこのような点に鑑みてなされたものであり、半導体素子の表面電極の信頼性を向上した半導体モジュールを提供することを目的とする。
本発明の一観点によれば、一方の面及び前記一方の面の反対側の他方の面を有する半導体素子と、前記半導体素子に電気的及び熱的に接続される外部接続端子と、前記外部接続端子と前記半導体素子の一方の面とを接合する第１はんだと、前記半導体素子が配置される金属基板と、前記半導体素子の他方の面と前記金属基板とを接合する第２はんだと、を備え、前記第１はんだの引張強度をＡ、前記第２はんだの引張強度をＢとそれぞれして、（Ａ／Ｂ）を引張強度比とすると、前記引張強度比＜１が成立する関係にする。
上記構成の半導体モジュールは、外部接続端子から応力を直接受ける側の第１はんだの引張強度を、金属基板から応力を直接受ける側の第２はんだの引張強度で除した値を１より低くすることで、半導体素子の表面電極にかかる応力が低減される。これにより、半導体素子の表面電極の信頼性を向上させることができるという効果がある。
実施の形態に係る半導体モジュールの一例を示す図である。 半導体素子の一例を示す図である。 半導体素子とリード端子との接合状態を示す平面図である。 はんだに関する応力−ひずみ曲線の一例を示す図である。 はんだに関する応力−ひずみ曲線の部分拡大図である。 実施の形態に係る半導体モジュールに適用されるはんだの種類の一例を示す図である。 実施の形態に係る半導体モジュールに適用されるはんだの物性値（引張強度比、ヤング率比）に関するパワーサイクル試験結果を示す図である。 実施の形態に係る半導体モジュールに適用されるはんだの引張強度に関するパワーサイクル試験結果を示す図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
なお、以下の説明において、同一または均等の構成要素については、同じ符号を付してその詳細な説明は省略する。
また、本発明は、下記の実施形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができるものである。
実施の形態の半導体モジュールについて図１〜図３を用いて説明する。
図１は、実施の形態に係る半導体モジュールの一例を示す図である。
図２は、半導体素子の一例を示す図である。なお、図２（Ａ）は、半導体素子とするＲＣ−ＩＧＢＴの回路図、図２（Ｂ）は半導体素子とするＲＣ−ＩＧＢＴの平面図をそれぞれ表している。
図３は、半導体素子とリード端子との接合状態を示す平面図である。
半導体モジュール１０は、図１に示したように、積層基板１３と積層基板１３上に第２はんだ１８を介して配置された半導体素子１４とを備えている。さらに、半導体素子１４に第１はんだ１７を、積層基板１３にリード端子の下に位置するはんだ１９をそれぞれ介して接合されたリード端子１５を備えている。半導体モジュール１０は、冷却器１１と冷却器１１の上に積層基板１３の下に位置するはんだ１６を介して載置された積層基板１３と半導体素子１４とリード端子１５とを収容するケース１２とを備えてもよい。
冷却器１１は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。このような冷却器１１は、内部に空洞が設けられ、その空洞の中に複数のフィンを備えている。フィンとフィンとの間は、冷媒の通路となっている。このような冷媒としては、例えば、エチレングリコール水溶液、水等の液体媒体を用いることができる。冷媒としては、液体媒体の他に、例えば、空気等の気体媒体も用いることができる。さらには、フロン等のように冷却器１１で蒸発させて気化させることで冷却する相変化可能な冷媒を用いることも可能である。さらに、冷却器１１は、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器１１の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。なお、冷却器１１は、上述の冷却方式以外の、自冷式や空冷式等でもよい。
積層基板１３は、絶縁板１３ａと絶縁板１３ａのおもて面に形成された回路層１３ｂ，１３ｃと絶縁板１３ａの裏面に形成された金属板１３ｄとにより構成されている。なお、回路層１３ｂ，１３ｃは金属基板の一例である。
絶縁板１３ａは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。なお、絶縁板１３ａは平面視で、例えば、矩形状を成している。
金属基板の一例である回路層１３ｂ，１３ｃは、導電性並びにはんだに対する濡れ性に優れた金属材質により構成されている。このような材質として、例えば、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、回路層１３ｂ，１３ｃは、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、白金、パラジウム、または、少なくともこれらの一種を含む合金等である。
金属板１３ｄは、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。また、金属板１３ｄは平面視で、絶縁板１３ａよりも面積が小さな矩形状を成している。
このような構成を有する積層基板１３として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Blazed）基板を用いることができる。積層基板１３は、半導体素子１４で発生した熱を回路層１３ｂ、絶縁板１３ａ及び金属板１３ｄを介して、冷却器１１側に伝導させることができる。
積層基板１３の下に位置するはんだ１６は、積層基板１３と冷却器１１とを熱的、機械的に接続するものである。このような積層基板の下に位置するはんだ１６は、高信頼性のために、高強度はんだが望ましく、例えば、Ｓｎ（錫）−Ｓｂ（アンチモン）系、Ｓｎ−Ｓｂ−Ａｇ（銀）系が用いられる。
半導体素子１４は、本実施の形態では、ＲＣ−ＩＧＢＴとしている。ＲＣ−ＩＧＢＴは、図２（Ａ）に示したように、ＩＧＢＴ１４ａとＦＷＤ（還流ダイオード）１４ｂとを一体化したものである。すなわち、ＲＣ−ＩＧＢＴは、ＩＧＢＴ１４ａとＦＷＤ１４ｂとが逆並列接続された構成を有している。ＩＧＢＴ１４ａのコレクタ端子は、ＦＷＤ１４ｂのカソード端子と接続されて半導体素子１４の裏面の表面電極を構成している。この半導体素子１４の裏面の表面電極は、第２はんだ１８によって回路層１３ｂに接合される電極である。なお、このような半導体素子１４は、シリコン半導体素子、及び、炭化シリコン等のワイドバンドギャップ素子を用いることができる。
このようなＲＣ−ＩＧＢＴは、また、ＩＧＢＴ１４ａのエミッタ端子がＦＷＤ１４ｂのアノード端子と接続されて半導体素子１４のおもて面の表面電極を構成している。ＲＣ−ＩＧＢＴは、図２（Ｂ）に示したように、複数のＩＧＢＴ領域１４ｃと複数のＦＷＤ領域１４ｄとをストライプ状に交互に配置した構成を有している。ＲＣ−ＩＧＢＴは、図２（Ｂ）には図示しないが、複数のＩＧＢＴ領域１４ｃにあるＩＧＢＴ１４ａのエミッタ端子及び複数のＦＷＤ領域１４ｄにあるＦＷＤ１４ｂのアノード端子に接続された表面電極を有している。半導体素子１４のおもて面は、また、ＩＧＢＴ１４ａのゲート端子に接続された制御用表面電極を有している。半導体素子１４は、さらに、その中央部及び周辺部に感温センサ１４ｅ，１４ｆが一体に形成されていてもよい。
第２はんだ１８は、半導体素子１４と回路層１３ｂとを電気的及び熱的に接続している。第２はんだ１８は、半導体素子１４と回路層１３ｂとを比較的強固に接合するために、Ｓｎ−Ｓｂ系はんだまたはＳｎ−Ａｇ−Ｃｕ系のはんだ等の後述する第１はんだ１７と比較して高強度はんだが望ましい。
Ｓｎ−Ｓｂ系はんだとして、Ｓｂを０．１ｗｔ％以上、１５ｗｔ％以下含有し、残部がＳｎ及び不可避的不純物からなるはんだが好ましい。Ｓｂの含有量が０．１ｗｔ％未満だとはんだにクラックが発生しやすくなるため、必要な信頼性を確保できない可能性が高くなり、１５ｗｔ％を超えるとはんだ付けの温度が３００℃を超え、周辺のニッケル膜の結晶化に伴う故障率の増加が懸念される。Ｓｂの含有量は、さらに、２．８ｗｔ％以上、１３ｗｔ％以下の範囲が好ましい。Ｓｂの含有量が２．８ｗｔ％以上であると、半導体モジュール１０の信頼性を向上させやすくなる。
リード端子１５は、その一端が半導体素子１４のおもて面にあるエミッタ端子等の表面電極に第１はんだ１７によって接合されている。リード端子１５の他端は、リード端子の下に位置するはんだ１９によって積層基板１３の回路層１３ｃに接合されている。なお、リード端子の下に位置するはんだ１９は、リード端子１５と回路層１３ｃとを電気的及び熱的に接続している。このようなリード端子の下に位置するはんだ１９は、リード端子１５と回路層１３ｂを比較的強固に接合するために、第２はんだ１８と同じ、または同系統のものが使用される。
なお、リード端子１５の半導体素子１４に対する接合面積は、半導体素子１４の積層基板１３に対する接合面積に対して、２０％以上、７０％以下である。この範囲であれば、第１はんだ１７の量は十分であり、リード端子１５等の外部端子からの応力を緩和させることができる。
第１はんだ１７は、リード端子１５の下面と半導体素子１４の表面電極とを電気的及び熱的に接続している。第１はんだ１７は、半導体素子１４の表面電極がリード端子１５から強い応力を受ける箇所に用いられるので、第２はんだ１８よりも引張強度が低いはんだを用いている。例えば、第１はんだ１７は、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ｓｂ系はんだが望ましい。これにより、第１はんだ１７は、リード端子１５が熱により伸縮して半導体素子１４がリード端子１５から応力を受けた時に、その応力を吸収し緩和するように作用する。また、第１はんだ１７の熱膨張、熱収縮により、半導体素子１４の表面電極が、第１はんだ１７から熱応力を受ける場合にも、熱応力は緩和される。したがって、半導体素子１４のおもて面の表面電極にかかる応力が低減され、半導体素子１４の表面電極の信頼性を向上させることができる。
なお、第１はんだ１７及び第２はんだ１８の詳細について後述する。
リード端子１５は、外部接続端子であって、電気抵抗が低く、熱伝導率が高い材質の金属が好適に用いられる。具体的には、リード端子１５は、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。この実施の形態では、アルミニウムよりも熱膨張係数の小さな銅が用いられている。
リード端子１５は、感温センサ１４ｅを有する場合には、図３に示したように、半導体素子１４の少なくとも中央部にある感温センサ１４ｅを覆うように半導体素子１４に第１はんだ１７によって接合されている。
このようなリード端子１５は、帯状の銅板を折り曲げて作られている。端子形状はこれに限らない。リードの場合もあるし、ピンの場合もある。今回のリード端子１５は、第１はんだ１７で接合される接合部１５ａ１と、この接合部１５ａ１の端部から図の上方へ折り曲げられた起立部１５ｂ１と、この起立部１５ｂ１の端部から半導体素子１４の面に平行な方向に折り曲げられた水平部１５ｃとを有している。さらに、リード端子１５は、この水平部１５ｃの端部から図の下方へ折り曲げられた起立部１５ｂ２と、リード端子の下に位置するはんだ１９で接合される接合部１５ａ２とを有している。
また、リード端子１５は、半導体素子１４の発熱により接合部１５ａ１が垂直または水平方向に伸びると第１はんだ１７及び半導体素子１４の表面電極に応力を与える。リード端子１５が封止樹脂２０によって拘束されると、この応力は顕著になる。リード端子１５は、その応力を大きくしたくない制約と、曲げ加工するときの製造上の制約とから、０．３ｍｍ以上、１．５ｍｍ以下の厚さにするのが望ましい。
なお、本実施の形態では、外部接続端子としてリード端子１５の場合を挙げている。外部接続端子はリード端子１５に限らず、ピン状の端子でも構わない。
ケース１２内に収容された要素のうち、少なくともリード端子１５と、第１はんだ１７と、半導体素子１４と、第２はんだ１８と、回路層１３ｂと絶縁板１３ａとは、封止樹脂２０によって封止されている。リード端子１５等が封止樹脂２０によって封止されていれば、半導体モジュール１０はケース１２を備えなくてもよい。
なお、このようなケース１２は、積層基板１３の側部を覆う箱型を成し、熱可塑性樹脂により構成されている。当該樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。また、このようなケース１２は、接着剤（図示を省略）を介して冷却器１１に接合される。
封止樹脂２０は、所定の絶縁性能があり、成形性がよいものが好ましく、エポキシ樹脂、マレイミド樹脂等が好適に用いられる。これらの他、封止樹脂２０としてポリイミド樹脂、イソシアネート樹脂、アミノ樹脂、フェノール樹脂やシリコーン系樹脂、またはその他の熱硬化性樹脂を用いてもよい。封止樹脂２０は、無機フィラー等の添加物をさらに含有してもよい。
なお、このような半導体モジュール１０では、半導体素子１４及びリード端子１５は、１組に限らず、複数組設けることも可能である。半導体素子１４を複数並列に配置した場合、半導体モジュール１０の定格出力を増加させることができる。また、半導体素子１４を２個直列に配置した場合、ハーフブリッジインバータ回路の半導体モジュール１０を構成することができる。さらに、複数の半導体素子１４を配置する際には、必要に応じて、異なる種類の半導体素子１４を設けることも可能である。
次に、このような半導体モジュール１０で用いられる第１はんだ１７及び第２はんだ１８にそれぞれ適用されるはんだ材について説明する。
まず、はんだの引張強度等について、図４を用いて説明する。
図４は、はんだに関する応力−ひずみ曲線の一例を示す図である。
なお、図４では、縦軸（Ｙ軸）は、対象となるはんだに対して加えた応力（ＭＰａ）を、横軸（Ｘ軸）は、応力が加えられたはんだに生じるひずみ（％）を、それぞれ表している。
所定の材質で構成されるはんだに対して外力を加えて、その応力を増加させていく。すなわち、図４で示される曲線Ｃのように、応力が原点から（縦軸に沿って）増加するに伴い、はんだに生じるひずみが原点から（横軸に沿って）増加していく。加えていた外力を除き、応力を除けば元の寸法に戻るはんだの変形を弾性変形という。図４に示すように、応力とひずみが比例関係にあるとき弾性変形という。
さらに、はんだに応力を加えると、図４で示される曲線Ｃのように、はんだに生じるひずみが（横軸に沿って）増加するものの、応力は７８ＭＰａ程度を超えると（縦軸に沿って）緩やかに減少していく。このようなはんだの永久変形を塑性変形という。はんだは塑性変形が生じてひずみが増加すると、やがて（図４では、ひずみが４０％あたりで）破断してしまう。
このように変形するはんだの最大応力をこのはんだの引張強度、最大ひずみを延びとそれぞれ定義している。
なお、このようにはんだに応力を加えた際に、弾性変形から塑性変形に変形する点を降伏点と呼ぶ。
ここで、上記曲線Ｃに基づき、このはんだのヤング率、０．２％耐力について、図５を用いて説明する。
図５は、はんだに関する応力−ひずみ曲線の部分拡大図である。
なお、図５は、図４の曲線Ｃについてひずみが５％までの部分を拡大したものである。
また、図５でも、縦軸（Ｙ軸）は、対象となるはんだに対して加えた応力（ＭＰａ）を、横軸（Ｘ軸）は、応力が加えられたはんだに生じるひずみ（％）を、それぞれ表している。
また、図５における破線Ｔｓは、引張強度（図４を参照）を表している。
まず、この曲線Ｃに対して、原点を通り、当該曲線Ｃに接する直線Ｌ１を設定する。また、この直線Ｌ１の傾きはヤング率に相当する。
そして、この直線Ｌ１を横軸方向に平行移動させて、０．２％（ひずみ）を通るような直線Ｌ２を設定する。直線Ｌ２と曲線Ｃとが交わる点Ｙｐは、弾性変形から塑性変形に変形する点（降伏点）であって、０．２％耐力に相当する。この０．２％耐力は、ヤング率に近い指数である。
このようにヤング率は、はんだの弾性変形の範囲内における応力に相当している。よって、大きな熱応力が加えられて塑性変形するはんだの場合は、ヤング率は、はんだに生じる熱応力にあまり相関がなく、パワーサイクル試験による寿命にも相関がないことが考えられる。すなわち、パワーサイクル試験による寿命は、はんだのヤング率に基づいて適切に評価することができない場合がある。
一方、引張強度は、はんだの弾性変形から塑性変形までが加味された機械的強度に相当している。
すなわち、はんだの引張強度（特に後述する引張強度比）は、はんだに対するパワーサイクル試験による寿命に対して相関があることが考えられる。
次に、第１はんだ１７及び第２はんだ１８に様々なはんだ材を適用した半導体モジュール１０に対してパワーサイクル試験を行った結果について説明する。
まず、半導体モジュール１０に含まれる第１はんだ１７及び第２はんだ１８に対して適用されるはんだ材の種類の一例（実施例並びに参考例）について図６を用いて説明する。
図６は、実施の形態に係る半導体モジュールに適用されるはんだの種類の一例を示す図である。
本実施の形態では、半導体モジュール１０に含まれる第１はんだ１７及び第２はんだ１８に対して、図６に示されるような実施例のはんだ材が用いられる。
このようなはんだ材として、半導体モジュール１０に含まれる第１はんだ１７及び第２はんだ１８に対して、Ｓｎ１０Ｓｂ及びＳｎ１１Ｓｂ（実施例１）、Ｓｎ１１Ｓｂ及びＳｎ１３Ｓｂ（実施例２）、Ｓｎ３Ｓｂ及びＳｎ５Ｓｂ（実施例３）、Ｓｎ５Ｓｂ及びＳｎ８Ｓｂ（実施例４）、Ｓｎ８Ｓｂ及びＳｎ１３Ｓｂ（実施例５）、Ｓｎ０．７Ｃｕ及びＳｎ５Ｓｂ（実施例６）、Ｓｎ３Ｓｂ及びＳｎ１３Ｓｂ（実施例７）、Ｓｎ０．７Ｃｕ及びＳｎ１５Ｓｂ（実施例８）をそれぞれ適用することができる。
なお、例えば、「Ｓｎ１０Ｓｂ」とは、Ｓｎを主成分として、Ｓｂを１０ｗｔ％の割合で添加した組成の材料である。また、例えば、実施例１の「Ｓｎ１０Ｓｂ及びＳｎ１１Ｓｂ」とは、第１はんだ１７にＳｎ１０Ｓｂの組成の材料を、第２はんだ１８にＳｎ１１Ｓｂの組成の材料を用いることを示す。
なお、第１はんだ１７及び第２はんだ１８に対して適用されるはんだ材は、一例であって、第１はんだ１７が第２はんだ１８よりも引張強度が低いはんだ材であれば、他のはんだ材であっても構わない。
また、第１はんだ１７及び第２はんだ１８に対して、上記のはんだ材に対する参考例として、例えば、Ｓｎ０．７Ｃｕ及びＳｎ０．７Ｃｕ（参考例９）、Ｓｎ５Ｓｂ及びＳｎ５Ｓｂ（参考例１０）、Ｓｎ８Ｓｂ及びＳｎ８Ｓｂ（参考例１１）、Ｓｎ１３Ｓｂ及びＳｎ８Ｓｂ（参考例１２）をそれぞれ適用することができる。
本実施の形態では、半導体モジュール１０に含まれ、このような実施例１〜８及び参考例９〜１２のはんだ材がそれぞれ適用された第１はんだ１７及び第２はんだ１８の引張強度を予め測定して、第２はんだ１８の引張強度（σB（第２）：Ｂ）に対する第１はんだ１７の引張強度（σB（第１）：Ａ）の引張強度比（σB（第１）／σB（第２）：Ａ／Ｂ）を算出している。なお、各引張強度比の計測温度は、例えば、２５℃及び１２５℃である。
なお、引張強度及びヤング率の計測方法について説明する。所定の材料の引張強度及びヤング率は、引張試験装置を用いて、図４及び図５に示すような応力−ひずみ曲線を測定して求めた。この際、引張強度は試験中に加わった最大の力に対応する応力であり、ヤング率は線形領域の傾きである。なお、ＪＩＳ（日本興業企画測定）Ｚ２２４１に準拠して行った。
また、同様にして、半導体モジュール１０に含まれ、このような実施例１〜８のはんだ材がそれぞれ適用された第１はんだ１７及び第２はんだ１８のヤング率を予め測定して、第２はんだ１８のヤング率（Ｅ（第２））に対する第１はんだ１７のヤング率（Ｅ（第１））のヤング率比（Ｅ（第１）／Ｅ（第２））を算出している。なお、各ヤング率比の計測温度は、例えば、２５℃である。
したがって、図６では、実施例１〜８ごとのはんだ材が適用された第１はんだ１７及び第２はんだ１８の引張強度比（計測温度は２５℃及び１２５℃）及びヤング率比（計測温度は２５℃）が示されている。但し、実施例８の引張強度比（計測温度は１２５℃）は未計測である。また、図６では、参考例９〜１２ごとのはんだ材が適用された第１はんだ１７及び第２はんだ１８の引張強度比（計測温度は２５℃及び１２５℃）及びヤング率比（計測温度は２５℃）が示されている。
次に、図６に示される実施例１〜８及び参考例９〜１２のはんだ材がそれぞれ第１はんだ１７及び第２はんだ１８に適用された半導体モジュール１０に対してパワーサイクル試験を行った結果について、図７及び図８を用いて説明する。
図７は、実施の形態に係る半導体モジュールに適用されるはんだの物性値（引張強度比、ヤング率比）に関するパワーサイクル試験結果を示す図である。
なお、図７の横軸は、第２はんだ１８に対する第１はんだ１７の引張強度比（σB（第１）／σB（第２）：Ａ／Ｂ）とヤング率比（Ｅ（第１）／Ｅ（第２））を表している。図７の縦軸は、パワーサイクル試験により得られた結果（パワーサイクル寿命（×１０3サイクル））を表している。
また、図７では、計測温度が２５℃の引張強度比を□（四角印）で、計測温度が１２５℃の引張強度比を〇（丸印）でそれぞれ示している。また、計測温度が２５℃のヤング率比を△（三角印）で示している。さらに、図７中の各点に付した［１］〜［８］及び［９］〜［１２］は、実施例１〜８及び参考例９〜１２の番号をそれぞれ表している。なお、［４］は〇と□とがそれぞれ重複しており、［９］、［１０］及び［１１］は〇と□と△とがそれぞれ重複している。
一般に、半導体モジュール１０は、使用される動作条件に応じて半導体素子１４が発熱して熱の上昇・下降が生じる。この熱変化により、半導体モジュール１０の内部構造は熱応力を受けて疲労、劣化が進行してしまう。そこで、パワーサイクル試験では、この疲労、劣化による半導体モジュール１０の寿命を評価することができる。
このようなパワーサイクル試験では、例えば、半導体モジュール１０に通電・遮断により熱応力を発生させて、破壊するまで行ってもよい。
具体的には、半導体モジュール１０の半導体素子１４に対して、４０℃から１７５℃まで昇温し、その後、４０℃まで下降することを１サイクルとカウントした。そして、電気特性の異常または熱抵抗の上昇やクラックが生じたサイクル数をパワーサイクル寿命とした。
このようなパワーサイクル試験により、リード端子１５の下に位置するはんだ接合部（第１はんだ１７）及び半導体素子１４下のはんだ接合部（第２はんだ１８）のパワーサイクル寿命（信頼性）を評価することができる。
本実施の形態では、図６に示した実施例１〜８及び参考例９〜１２のはんだ材がそれぞれ適用された第１はんだ１７及び第２はんだ１８を含む半導体モジュール１０に対してこのようなパワーサイクル試験を行った。
このパワーサイクル試験の結果によれば、図７に示されるように、測定温度が２５℃以上（２５℃及び１２５℃の両方）の場合において、参考例９〜１２以外の実施例１〜８のはんだ材では、パワーサイクル寿命が増加していることがわかる。
すなわち、実施例１〜８のように、はんだ材の引張強度比が１未満の場合、言い換えれば、第１はんだ１７が、第２はんだ１８よりも軟らかい場合に、パワーサイクル寿命が向上している。具体的には、引張強度比が１の場合に比べて、２倍から５倍にパワーサイクル寿命が延びている。一方、参考例９〜１２のように、はんだ材の引張強度比が１以上である場合、言い換えれば、第２はんだ１８が、第１はんだ１７よりも軟らかい場合には、パワーサイクル寿命は低下している。
第１はんだ１７及び第２はんだ１８がそれぞれ実施例１〜８のはんだ材の場合には、第１はんだ１７は第２はんだ１８よりも軟らかい。これにより、半導体素子１４の発熱により熱膨張や熱収縮するリード端子１５が半導体素子１４に向かって膨張や収縮しても、第１はんだ１７によりリード端子１５からの応力が吸収され、緩和される。このため、半導体素子１４の表面電極に対するクラックの発生が抑制され、破損が防止される。この結果、半導体素子１４の表面電極の信頼性が向上すると考えられる。
したがって、第２はんだ１８に対する第１はんだ１７の引張強度比（σＢ（第１）／σＢ（第２）：Ａ／Ｂ）が１未満の（第１はんだ１７の方が、第２はんだ１８よりも軟らかい）時に、パワーサイクル寿命が増加することがわかる。
さらに、第２はんだ１８に対する第１はんだ１７の引張強度比（Ａ／Ｂ）が０．８以下である場合は、引張強度比が１の場合に比べて、パワーサイクル寿命は、４倍から５倍に延びており、より好ましいことがわかる。
また、第２はんだ１８に対する第１はんだ１７の引張強度比（Ａ／Ｂ）は、１未満であって、０．２以上でパワーサイクル寿命が向上する。図７の測定点の傾向から、引張強度比の小さな方向に外挿すると、少なくともこの引張強度比は０．２以上において、パワーサイクル寿命が向上することがわかる。さらに好ましくは、この引張強度比は０．８以下であって、０．４以上である。この場合には、引張強度比が１の場合に比べて、パワーサイクル寿命は、４倍から５倍に延びており、より好ましいといえる。
また、２５℃（室温）における引張強度比はパワーサイクル寿命に大きく影響している。この場合に限らず、１２５℃の高温においても、同様の傾向を示すことがわかった。１２５℃（高温）における引張強度自体は２５℃に比べて、１／４から１／３程度と小さい。しかし、引張強度比が小さいと、パワーサイクル寿命は長くなっている。これらのことから、室温だけでなく、高温においても、第２はんだ１８に対する第１はんだ１７の相対的な引張強度（引張強度比）が重要であることがわかる。つまり、半導体素子１４のような発熱体を挟むように、第１はんだ１７及び第２はんだ１８が配置される場合は、第２はんだ１８に対する第１はんだ１７の引張強度比が小さいと、引張強度の小さな第１はんだ１７が応力緩和の機能を有する。したがって、このような第１はんだ１７がクラック等の破壊を回避すると考えられる。
なお、２５℃から１２５℃における温度範囲内の任意の一温度において、引張強度比が上述の関係を満たせばよい。したがって、少なくとも２５℃（室温）における引張強度比が１未満であることが好ましい。さらに好ましくは、引張強度比が０．８以下である。また、２５℃（室温）以上の温度範囲内において、引張強度比が１未満となる第１はんだ１７及び第２はんだ１８が少なくとも一つ存在する。
また、上述の通り第１はんだ１７及び第２はんだ１８がそれぞれＳｎ−Ｓｂ系はんだにより構成されている場合は、第１はんだ１７におけるＳｂの含有量は、第２はんだ１８におけるＳｂの含有量よりも少ない。この場合、引張強度比は１未満となり、好ましい。
また、第１はんだ１７はＳｎ−Ｃｕ系はんだ、第２はんだ１８はＳｎ−Ｓｂ系はんだにより構成されていてもよい。
なお、図６のように、実施例１〜８のヤング率比（Ｅ（第１）／Ｅ（第２））は、パワーサイクル寿命に対して相関関係があるとは言えない。これは、既述の通り、ヤング率は、はんだの弾性変形の範囲内における応力に相当しているために、はんだに対して大きな熱応力が加えられ、塑性変形が起こる場合には、ヤング率は熱応力に相関していないことが考えられる。このため、実施例１〜８のいずれの場合のヤング率は、パワーサイクル寿命に相関していないことが考えられる。
ここで、第１はんだ１７及び第２はんだ１８のパワーサイクル寿命に対する引張強度自体について図８を用いて説明する。
図８は、実施の形態に係る半導体モジュールに適用されるはんだの引張強度に関するパワーサイクル試験結果を示す図である。
図８では、上記の実施例１〜８及び参考例９〜１２のはんだ材が適用された第１はんだ１７及び第２はんだ１８のそれぞれの引張強度（ＭＰａ）（計測温度は２５℃）とその際のパワーサイクル寿命（１０3サイクル）とを示している。
特に、実施例１〜８の場合によれば、パワーサイクル寿命が向上しても、第１はんだ１７及び第２はんだ１８のそれぞれの引張強度は増加する場合もあれば、減少する場合もある。すなわち、実施例１〜８のいずれの場合の第１はんだ１７及び第２はんだ１８の引張強度自体には、パワーサイクル寿命に明確な相関はみられないことが考えられる。
なお、第１はんだ１７及び第２はんだ１８の引張強度は、はんだ材に寄らず、信頼性の点から２５℃（室温）で、１８ＭＰａ以上、さらには、２５ＭＰａ以上が好ましい。熱応力によって、はんだ自体にクラックや大きな変形が起こらないためである。
上記の半導体モジュール１０は、一方の面及び一方の面の反対側の他方の面を有する半導体素子１４と、半導体素子１４に電気的及び熱的に接続されるリード端子１５と、リード端子１５と半導体素子１４の一方の面とを接合する第１はんだ１７とを備えている。さらに、半導体モジュール１０は、半導体素子１４が配置される回路層１３ｂと、半導体素子１４の他方の面と回路層１３ｂとを接合する第２はんだ１８とを備えている。この際、半導体モジュール１０は、第１はんだ１７の引張強度をＡ、第２はんだ１８の引張強度をＢとそれぞれして、（Ａ／Ｂ）を引張強度比とすると、引張強度比＜１が成立する。
これにより、半導体素子１４の発熱により熱膨張するリード端子１５が半導体素子１４に向かって膨張や収縮しても、第１はんだ１７によりリード端子１５からの応力が吸収され、緩和される。このため、半導体素子１４の表面電極に対するクラックの発生が抑制され、破損が防止される。この結果、半導体素子１４の表面電極の信頼性が向上することが考えられる。
したがって、第２はんだ１８に対する第１はんだ１７の引張強度比が１未満の（第１はんだ１７の方が、第２はんだ１８よりも軟らかい）時に、パワーサイクル寿命が増加する。
１０ 半導体モジュール
１１ 冷却器
１２ ケース
１３ 積層基板
１３ａ 絶縁板
１３ｂ，１３ｃ 回路層
１３ｄ 金属板
１４ 半導体素子
１４ａ ＩＧＢＴ
１４ｂ ＦＷＤ
１４ｃ ＩＧＢＴ領域
１４ｄ ＦＷＤ領域
１４ｅ，１４ｆ 感温センサ
１５ リード端子
１５ａ１，１５ａ２ 接合部
１５ｂ１，１５ｂ２ 起立部
１５ｃ 水平部
１６ 積層基板の下に位置するはんだ
１７ 第１はんだ
１８ 第２はんだ
１９ リード端子の下に位置するはんだ
２０ 封止樹脂

Claims (9)

  1. 一方の面及び前記一方の面の反対側の他方の面を有する半導体素子と、
    前記半導体素子に電気的及び熱的に接続される外部接続端子と、
    前記外部接続端子と前記半導体素子の一方の面とを接合する第１はんだと、
    前記半導体素子が配置される金属基板と、
    前記半導体素子の他方の面と前記金属基板とを接合する第２はんだと、
    を備え、
    前記第１はんだの引張強度をＡ、前記第２はんだの引張強度をＢとそれぞれして、（Ａ／Ｂ）を引張強度比とすると、前記引張強度比＜１が成立する、半導体モジュール。
  2. 前記引張強度比＜０．８、
    である請求項１に記載の半導体モジュール。
  3. ０．２＜前記引張強度比、
    である請求項１または２に記載の半導体モジュール。
  4. 前記引張強度比＜１が成立する時の温度は、２５℃以上、１２５℃以下の任意の一温度である、
    請求項１に記載の半導体モジュール。
  5. 前記第１はんだ及び前記第２はんだはそれぞれＳｎ−Ｓｂ系はんだにより構成されている、
    請求項１に記載の半導体モジュール。
  6. 前記第１はんだにおけるＳｂの含有量は、前記第２はんだにおけるＳｂの含有量よりも少ない、
    請求項５に記載の半導体モジュール。
  7. 前記第１はんだはＳｎ−Ｃｕ系はんだ、前記第２はんだはＳｎ−Ｓｂ系はんだにより構成されている、
    請求項１に記載の半導体モジュール。
  8. 前記外部接続端子の前記半導体素子に対する接合面積は、前記半導体素子の前記金属基板に対する接合面積に対して、２０％以上、７０％以下である、
    請求項１に記載の半導体モジュール。
  9. 前記半導体素子は、ＲＣ−ＩＧＢＴである、
    請求項１記載の半導体モジュール。
JP2017178194A 2017-09-15 2017-09-15 半導体モジュール Active JP7027751B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017178194A JP7027751B2 (ja) 2017-09-15 2017-09-15 半導体モジュール
US16/120,754 US10916491B2 (en) 2017-09-15 2018-09-04 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017178194A JP7027751B2 (ja) 2017-09-15 2017-09-15 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2019054146A true JP2019054146A (ja) 2019-04-04
JP7027751B2 JP7027751B2 (ja) 2022-03-02

Family

ID=65718987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017178194A Active JP7027751B2 (ja) 2017-09-15 2017-09-15 半導体モジュール

Country Status (2)

Country Link
US (1) US10916491B2 (ja)
JP (1) JP7027751B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7482259B2 (ja) 2020-06-12 2024-05-13 無錫利普思半導体有限公司 パワー半導体モジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7107120B2 (ja) * 2018-09-14 2022-07-27 富士電機株式会社 半導体装置、半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール
JP2012089798A (ja) * 2010-10-22 2012-05-10 Nec Corp 半田付け構造及び実装構造
JP2017084881A (ja) * 2015-10-23 2017-05-18 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704189B2 (en) * 2002-04-09 2004-03-09 Tdk Corporation Electronic device with external terminals and method of production of the same
JP2006287064A (ja) 2005-04-01 2006-10-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP4730181B2 (ja) 2006-04-10 2011-07-20 株式会社デンソー 半導体装置
JP5463845B2 (ja) * 2009-10-15 2014-04-09 三菱電機株式会社 電力半導体装置とその製造方法
WO2016031462A1 (ja) * 2014-08-28 2016-03-03 富士電機株式会社 パワー半導体モジュール
WO2016059744A1 (ja) * 2014-10-17 2016-04-21 富士電機株式会社 鉛フリー半田付け方法及び半田付け物品
CN107112316B (zh) * 2014-12-26 2020-04-21 三菱电机株式会社 半导体模块
WO2016121159A1 (ja) * 2015-01-26 2016-08-04 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070863A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd 半導体パワーモジュール
JP2012089798A (ja) * 2010-10-22 2012-05-10 Nec Corp 半田付け構造及び実装構造
JP2017084881A (ja) * 2015-10-23 2017-05-18 富士電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7482259B2 (ja) 2020-06-12 2024-05-13 無錫利普思半導体有限公司 パワー半導体モジュール

Also Published As

Publication number Publication date
US10916491B2 (en) 2021-02-09
JP7027751B2 (ja) 2022-03-02
US20190088575A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
JP6750263B2 (ja) 電力用半導体モジュール
JP6613806B2 (ja) 半導体装置
JP7163054B2 (ja) 半導体装置
JP2007311441A (ja) パワー半導体モジュール
JP2002076256A (ja) 電力用半導体装置
JP5214936B2 (ja) 半導体装置
JP2009283741A (ja) 半導体装置
JP2022186839A (ja) 半導体装置
JP2013069782A (ja) 半導体装置
US9299637B2 (en) Semiconductor module
JP6003624B2 (ja) 半導体モジュール
JP2010283053A (ja) 半導体装置及びその製造方法
JP2017147327A (ja) 半導体装置及び製造方法
JP7027751B2 (ja) 半導体モジュール
JP5370460B2 (ja) 半導体モジュール
JP6448418B2 (ja) 電力用半導体装置
US10373919B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7070661B2 (ja) 半導体装置
JP2012084621A (ja) 電極端子及び半導体モジュール
JP2015026667A (ja) 半導体モジュール
WO2020178882A1 (ja) 半導体装置、および、半導体装置の診断方法
WO2021117402A1 (ja) 半導体装置
JP2012054513A (ja) 半導体パッケージ
JP2005259918A (ja) 電力変換装置
JP2023062253A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R150 Certificate of patent or registration of utility model

Ref document number: 7027751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150