JP2019037048A - 電力変換装置 - Google Patents

Abstract

【課題】低損失、小型化、低コスト化を容易にすることができる電力変換装置を提供すること。【解決手段】正極配線に接続される複数の上アームスイッチング素子２０ｕと、負極配線に接続される複数の下アームスイッチング素子２０ｄとを有するスイッチング回路部を備えた電力変換装置１。電力変換装置１は、互いに並列接続された複数の上アームスイッチング素子２ｕを内蔵した第１半導体モジュール２Ｐと、互いに並列接続された複数の下アームスイッチング素子２ｄを内蔵した第２半導体モジュール２Ｎと、互いに直列接続された上アームスイッチング素子２ｕと下アームスイッチング素子２ｄとを内蔵した第３半導体モジュール２Ｓと、を有する。【選択図】図１

Description

本発明は、複数の半導体モジュールを備えた電力変換装置に関する。

複数の半導体モジュールを備えた電力変換装置として、特許文献１に開示されたものがある。この電力変換装置は、半導体モジュールとコンデンサとを接続する正極バスバー及び負極バスバーを備える。そして、正極バスバーと負極バスバーとは、その一部において重なり合っている。これにより、バスバーにおけるインダクタンスの低減を図っている。
また、各半導体モジュールは、互いに直列接続された上アームスイッチング素子と下アームスイッチング素子とを備えている。

特開２０１５−１３９２９９号公報

しかしながら、特許文献１に開示された電力変換装置においては、スイッチング回路における各相のレグを、一つの半導体モジュールにて構成している。そして、上述のように、各半導体モジュールは、一つの上アームスイッチング素子と一つの下アームスイッチング素子とを備えている。つまり、各相が、一つの上アームスイッチング素子と一つの下アームスイッチング素子とによって構成されている。それゆえ、電力変換装置の高出力化、大電流化に対応することが困難である。

電力変換装置の高出力化、大電流化に対応すべく、各相における上アーム及び下アームを、それぞれ並列接続された複数のスイッチング素子にて構成することも考えられる。この場合、上記の互いに直列接続された上アームスイッチング素子と下アームスイッチング素子とを備えた半導体モジュールを、互いに並列接続して用いることが考えられる。

ところが、この場合には、複数の半導体モジュールの間の接続配線におけるインダクタンスが生じやすい。そして、並列接続された複数のスイッチング素子の特性公差に起因して、これらに流れる電流にバラツキが生じることもある。そうすると、この電流バラツキと接続配線におけるインダクタンスとに起因して、各スイッチング素子におけるゲート−エミッタ間電圧が高くなりすぎたり、低くなりすぎたりすることがある。これを防ぐためにスイッチング速度を遅くする必要が生じる。そうすると、スイッチング素子における損失が大きくなる。その結果、スイッチング素子の大型化や高コスト化を招くことになる。

また、一つの電力変換装置において、流れる電流が比較的大きいアームと、流れる電流が比較的小さいアームとの双方を備える場合もある。かかる電力変換装置において、各アームにおける許容電流量を充分に確保しつつ、小型化、低コスト化を図るという課題もある。

本発明は、かかる課題に鑑みてなされたものであり、低損失、小型化、低コスト化を容易にすることができる電力変換装置を提供しようとするものである。

本発明の一態様は、正極配線に接続される複数の上アームスイッチング素子（２０ｕ）と、負極配線に接続される複数の下アームスイッチング素子（２０ｄ）とを有するスイッチング回路部を備えた電力変換装置（１）であって、
互いに並列接続された複数の上記上アームスイッチング素子を内蔵した第１半導体モジュール（２Ｐ）と、
互いに並列接続された複数の上記下アームスイッチング素子を内蔵した第２半導体モジュール（２Ｎ）と、
互いに直列接続された上記上アームスイッチング素子と上記下アームスイッチング素子とを内蔵した第３半導体モジュール（２Ｓ）と、を有する電力変換装置にある。

上記電力変換装置は、上記第１半導体モジュールと、上記第２半導体モジュールと、上記第３半導体モジュールとを有する。これにより、電力変換装置における低損失、小型化、低コスト化を実現しやすい。

まず、第１半導体モジュール、第２半導体モジュール、第３半導体モジュールは、それぞれ複数のスイッチング素子を集約して内蔵している。そのため、電力変換装置の小型化、低コスト化を実現しやすい。

また、電力変換装置において、流れる電流量が比較的大きいアームには、第１半導体モジュール又は第２半導体モジュールを用いることで、大電流に備えることができる。それとともに、第１半導体モジュール及び第２半導体モジュールは、それぞれ、並列接続された複数のスイッチング素子を内蔵している。そのため、各半導体モジュール内において並列接続されたスイッチング素子の間の接続配線を短くすることができる。その結果、この接続配線におけるインダクタンスを低減することができる。これにより、スイッチング損失を低減することができる。

また、流れる電流量が比較的小さいアームには、第３半導体モジュールを用いることで、電力変換装置における半導体モジュールの数を少なくすることができる。その結果、電力変換装置の小型化、低コスト化を実現することができる。

このように、電力変換装置は、第１半導体モジュールと第２半導体モジュールと第３半導体モジュールとを有することにより、低損失、小型化、低コスト化を実現しやすくなる。

以上のごとく、上記態様によれば、低損失、小型化、低コスト化を容易にすることができる電力変換装置を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。

実施形態１における、電力変換装置の回路図。 実施形態１における、第３半導体モジュール及びこれに接続されたバスバーの正面図。 実施形態１における、第１半導体モジュール及びこれに接続されたバスバーの正面図。 実施形態１における、第２半導体モジュール及びこれに接続されたバスバーの正面図。 実施形態１における、積層部の平面図。 実施形態１における、積層部とコンデンサと正極バスバーとの平面図。 実施形態１における、負極バスバーを省略した電力変換装置の平面図。 実施形態１における、第１半導体モジュール及び第２半導体モジュールと出力バスバー又はリアクトルバスバーの側面図。 実施形態１における、第１半導体モジュール又は第２半導体モジュールの平面図。 実施形態１における、第３半導体モジュールと回路基板とバスバーの正面図。 実施形態１における、積層部と回路基板との側面図。 実施形態１における、第１半導体モジュールの正極端子及び第２半導体モジュールの負極端子を、バスバー本体部に近付けた状態の平面図。 実施形態１における、出力バスバーの電流経路の説明図。 実施形態２における、積層部の平面図。 実施形態２における、半導体モジュールの位置決め方法の説明図。 実施形態２における、積層部と位置決め部の説明図。 実施形態３における、半導体モジュールの正面説明図。 実施形態４における、半導体モジュールの正面説明図。 実施形態４における、半導体モジュールの位置決め方法の説明図。 実施形態５における、半導体モジュールの正面説明図。 実施形態５における、半導体モジュールの位置決め方法の説明図。 実施形態５における、他の半導体モジュールの正面説明図。 実施形態６における、半導体モジュールの正面説明図。 実施形態６における、半導体モジュールの位置決め方法の説明図。 実施形態６における、他の半導体モジュールの正面説明図。 実施形態７における、半導体モジュールの正面説明図。 実施形態７における、半導体モジュールの位置決め方法の説明図。 実施形態７における、他の半導体モジュールの正面説明図。 実施形態８における、積層部の平面図。 実施形態８における、積層部と正極バスバーの平面図。 実施形態９における、積層部の平面図。 実施形態１０における、積層部の平面図。 比較形態における、積層部の平面図。 比較形態における、スイッチング回路部の一部の等価回路図。

（実施形態１）
電力変換装置に係る実施形態について、図１〜図１３を参照して説明する。
本実施形態の電力変換装置１は、図１に示すごとく、正極配線に接続される複数の上アームスイッチング素子２０ｕと、負極配線に接続される複数の下アームスイッチング素子２０ｄとを有するスイッチング回路部を備えたものである。

電力変換装置１は、第１半導体モジュール２Ｐと、第２半導体モジュール２Ｎと、第３半導体モジュール２Ｓと、を有する。第１半導体モジュール２Ｐは、互いに並列接続された複数の上アームスイッチング素子２０ｕを内蔵した半導体モジュールである。第２半導体モジュール２Ｎは、互いに並列接続された複数の下アームスイッチング素子２０ｄを内蔵した半導体モジュールである。第３半導体モジュール２Ｓは、互いに直列接続された上アームスイッチング素子２０ｕと下アームスイッチング素子２０ｄとを内蔵した半導体モジュールである。

すなわち、電力変換装置１は、これら３種類の半導体モジュールを備えている。また、電力変換装置１は、第１半導体モジュール２Ｐ、第２半導体モジュール２Ｎ、第３半導体モジュール２Ｓを、それぞれ複数個ずつ有する。なお、後述するように、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとは、構造としては同じものを用いることができる。

図１に示すごとく、本実施形態の電力変換装置１は、スイッチング回路部として、昇圧回路部１００と、第１のインバータ回路部１０１と、第２のインバータ回路部１０２とを有する。そして、直流電源５１と２つの三相交流の回転電機５２１、５２２との間において、直流電力と交流電力との電力変換を行う。

第１のインバータ回路部１０１が第１の回転電機５２１に接続され、第２のインバータ回路部１０２が第２の回転電機５２２に接続されている。第１の回転電機５２１よりも、第２の回転電機５２２の方が、出力が大きい。それゆえ、第２の回転電機５２２を駆動する第２のインバータ回路部１０２の方が、第１のインバータ回路部１０１よりも、流れる電流が大きい。

第１のインバータ回路部１０１は、３相のレグを備える。すなわち、３相のレグは、直流電源５１の正極に接続される正極配線と、直流電源５１の負極に接続される負極配線との間に、互いに並列に接続されている。各レグは、互いに直列接続された上アームスイッチング素子２０ｕと下アームスイッチング素子２０ｄとによって形成されている。

そして、各レグにおける、上アームスイッチング素子２０ｕと下アームスイッチング素子２０ｄとの接続点が、それぞれ出力配線を介して、回転電機５２１の３つの電極に接続されている。また、昇圧回路部１００と第１のインバータ回路部１０１との間において、正極配線と負極配線とを懸架するように、平滑コンデンサ５３１が接続されている。また、各スイッチング素子には、フライホイールダイオードが逆並列接続されている。

なお、スイッチング素子２０ｕ、２０ｄは、ＩＧＢＴにて構成することができる。ここで、ＩＧＢＴは、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、すなわち、絶縁ゲートバイポーラトランジスタの略である。また、スイッチング素子は、ＭＯＳＦＥＴとすることもできる。ＭＯＳＦＥＴは、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、すなわち、金属酸化物電界効果トランジスタの略である。

そして、第１のインバータ回路部１０１は、複数の第３半導体モジュール２Ｓによって構成されている。つまり、第１のインバータ回路部１０１における３相のレグは、それぞれ一つの第３半導体モジュール２Ｓによって構成されている。

第２のインバータ回路部１０２も、３相のレグを備える。ただし、各レグにおける上アームと下アームとは、それぞれ複数のスイッチング素子を並列接続してなる。本実施形態においては、２個のスイッチング素子の並列接続体によって、各アームが構成されている。すなわち、各相のレグにおいて、上アームは、２個の上アームスイッチング素子２０ｕの並列接続体にて構成され、下アームは、２個の下アームスイッチング素子２０ｄの並列接続体にて構成されている。そして、これらの並列接続体同士が、直列接続されている。また、上アームの並列接続体が、第１半導体モジュール２Ｐにおいて一体化され、下アームの並列接続体が、第２半導体モジュール２Ｎにおいて一体化されている。

第２のインバータ回路部１０２は、複数の第１半導体モジュール２Ｐと複数の第２半導体モジュール２Ｎとによって構成されている。つまり、第２のインバータ回路部１０２における３相のレグは、それぞれ一つの第１半導体モジュール２Ｐと一つの第２半導体モジュール２Ｎとが直列接続されることによって構成されている。

昇圧回路部１００は、フィルタコンデンサ５３２と、リアクトル５４と、複数の上アームスイッチング素子２０ｕと、複数の下アームスイッチング素子２０ｄとを有する。フィルタコンデンサ５３２は、直流電源５１に並列接続されている。直流電源５１の正極に、リアクトル５４の一方の端子が接続されている。リアクトル５４の他方の端子が、上アームスイッチング素子２０ｕと下アームスイッチング素子２０ｄとの接続点に接続されている。また、本実施形態においては、昇圧回路部１００は、互いに並列接続された複数の上アームスイッチング素子２０ｕと、互いに並列接続された複数の下アームスイッチング素子２０ｄとを有する。

そして、昇圧回路部１００は、複数の第１半導体モジュール２Ｐと複数の第２半導体モジュール２Ｎとによって構成されている。昇圧回路部１００における上アームは、２つの第１半導体モジュール２Ｐによって構成され、下アームは、２つの第２半導体モジュール２Ｎによって構成されている。

図２〜図４に示すごとく、電力変換装置１は、正極配線を構成する正極バスバー４Ｐと、負極配線を構成する負極バスバー４Ｎと、を有する。
図５に示すごとく、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎと第３半導体モジュール２Ｓとを含む複数の半導体モジュールは、互いに積層配置されて積層部３を構成している。

図２〜図４に示すごとく、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓのそれぞれは、積層部３の積層方向Ｘに直交する縦方向Ｚの一方に、複数のパワー端子２１を突出してなる。
図２、図６に示すごとく、正極バスバー４Ｐ及び負極バスバー４Ｎは、縦方向Ｚから見たとき、パワー端子２１との接続部に対して横方向Ｙの一方側に、互いに対向配置されたバスバー本体部４１を配置している。ここで、横方向Ｙとは、積層方向Ｘ及び縦方向Ｚの双方に直交する方向をいう。なお、図６においては、負極バスバー４Ｎ及び後述する出力バスバー４Ｏ、リアクトルバスバー４Ｒを省略してある。

正極バスバー４Ｐ及び負極バスバー４Ｎは、半導体モジュール２Ｐ、２Ｎ、２Ｓとコンデンサ５３とを接続する。コンデンサ５３は、上述の平滑コンデンサ５３１及びフィルタコンデンサ５３２を備える。コンデンサ５３は、積層部３に対して、横方向Ｙの一方側に配されている。正極バスバー４Ｐ及び負極バスバー４Ｎは、パワー端子２１に接続される接続部よりも、横方向Ｙにおける一方側に、バスバー本体部４１を有する。本実施形態においては、バスバー本体部４１は、横方向Ｙにおける積層部３とコンデンサ５３との間に配されている。

図５〜図７に示すごとく、複数のパワー端子２１のうち、出力配線に接続される出力端子２１Ｏが、横方向Ｙにおいて最もバスバー本体部４１から遠い側に配置されている。
複数のパワー端子２１のうち、正極バスバー４Ｐに接続される正極端子２１Ｐ又は負極バスバー４Ｎに接続される負極端子２１Ｎが、横方向Ｙにおいて最もバスバー本体部４１に近い側に配置されている。本実施形態においては、正極端子２１Ｐが、横方向Ｙにおいて最もバスバー本体部４１に近い側に配置されている。

ここで、第３半導体モジュール２Ｓにおける最もバスバー本体部４１に近い側に配されたパワー端子２１を基準端子２１Ｂとする。本実施形態においては、この基準端子２１Ｂとなるパワー端子２１は、正極端子２１Ｐである。

第１半導体モジュール２Ｐの正極端子２１Ｐと、第２半導体モジュール２Ｎの負極端子２１Ｎとのうち、基準端子２１Ｂと電位の異なるパワー端子２１は、横方向Ｙにおいて、基準端子２１Ｂと同じ位置、又はそれよりもバスバー本体部４１から遠い位置に配置されている。

本実施形態においては、上述のように、基準端子２１Ｂが正極端子２１Ｐなので、これと電位が異なるパワー端子２１、すなわち第２半導体モジュール２Ｎの負極端子２１Ｎが、横方向Ｙにおいて、基準端子２１Ｂと同じ位置、又はそれよりもバスバー本体部４１から遠い位置に配置されている。

ただし、本実施形態においては、第１半導体モジュール２Ｐの正極端子２１Ｐも、横方向Ｙにおいて、第２半導体モジュール２Ｎの負極端子２１Ｎと同じ位置に配されている。さらには、本実施形態においては、第２半導体モジュール２Ｎの負極端子２１Ｎは、基準端子２１Ｂよりも、バスバー本体部４１から遠い位置に配されている。これに伴い、第１半導体モジュール２Ｐの正極端子２１Ｐも、基準端子２１Ｂよりもバスバー本体部４１から遠い位置に配されている。

図５に示すごとく、積層部３は、複数の第１半導体モジュール２Ｐと複数の第２半導体モジュール２Ｎと複数の第３半導体モジュール２Ｓとを積層してなる。また、昇圧回路部１００を構成する半導体モジュールも、第１のインバータ回路部１０１を構成する半導体モジュールも、第２のインバータ回路部１０２を構成する半導体モジュールも、一直線状に積層されている。なお、図示を省略したが、積層方向Ｘに隣り合う半導体モジュール同士の間には、冷却管が介在している。冷却管は、半導体モジュール２Ｐ、２Ｎ、２Ｓの両主面に配され、両主面から冷却するよう構成されている。

積層部３において、第１のインバータ回路部１０１を構成する３個の第３半導体モジュール２Ｓは、互いに連続して積層されている。そして、これらの第３半導体モジュール２Ｓに対して、積層方向Ｘにおける一方に、第２のインバータ回路部１０２を構成する６個の半導体モジュール２Ｐ、２Ｎが積層されている。これら６個の半導体モジュールは、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとである。そして、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとが交互に積層されている。また、第３半導体モジュール２Ｓに対して積層方向Ｘの他方には、昇圧回路部１００を構成する４個の半導体モジュール２Ｐ、２Ｎが配置されている。これら４個の半導体モジュールについても、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとが交互に積層されている。

昇圧回路部１００を構成する半導体モジュール２Ｐ、２Ｎは、図７に示すごとく、リアクトル５４との接続配線となるリアクトルバスバー４Ｒに接続される、中電位端子２１Ｒを有する。つまり、昇圧回路部１００における第１半導体モジュール２Ｐは、パワー端子２１として、正極端子２１Ｐと中電位端子２１Ｒとを有する。また、昇圧回路部１００における第２半導体モジュール２Ｎは、パワー端子２１として、負極端子２１Ｎと中電位端子２１Ｒとを有する。

また、横方向Ｙにおいて、第１半導体モジュール２Ｐにおける出力端子２１Ｏと、第２半導体モジュール２Ｎにおける出力端子２１Ｏとは、第３半導体モジュール２Ｓにおける出力端子２１Ｏと同じ位置、又はそれよりもバスバー本体部４１に近い位置に配置されている。本実施形態においては、第１半導体モジュール２Ｐにおける出力端子２１Ｏと、第２半導体モジュール２Ｎにおける出力端子２１Ｏとは、第３半導体モジュール２Ｓにおける出力端子２１Ｏよりもバスバー本体部４１に近い位置に配置されている。

図７に示すごとく、出力端子２１Ｏには、回転電機５２１、５２２への出力配線を構成する出力バスバー４Ｏが接続される。この出力バスバー４Ｏは、出力端子２１Ｏに対して、横方向Ｙにおける、バスバー本体部４１と反対側へ延びるように配されている。図８に示すごとく、出力バスバー４Ｏは、縦方向Ｚを向く主面を有する基板部４５１と、基板部４５１から縦方向Ｚに立ち上がる一対の立設部４５２とを有する。図７に示すごとく、基板部４５１が、横方向Ｙにおける、バスバー本体部４１と反対側へ延びている。立設部４５２に、出力端子２１Ｏが接続されている。

また、図７に示すごとく、昇圧回路部１００を構成する半導体モジュール２Ｐ、２Ｎにおける中電位端子２１Ｒには、リアクトルバスバー４Ｒが接続される。リアクトルバスバー４Ｒも、中電位端子２１Ｒに対して、横方向Ｙにおける、バスバー本体部４１と反対側へ延びるように配されている。また、リアクトルバスバー４Ｒも、出力バスバー４Ｏと略同様の形状を有する。すなわち、リアクトルバスバー４Ｒも、図８に示すごとく、基板部４５１と一対の立設部４５２とを有する。立設部４５２に、中電位端子２１Ｒが接続されている。

また、複数の出力バスバー４Ｏとリアクトルバスバー４Ｒとは、樹脂部４３によって互いに絶縁されつつ一体化されている。そして、樹脂部４３には、図示を省略した電流センサが設けてある。電流センサとしては、出力バスバー４Ｏに流れる電流を検出するものと、リアクトルバスバー４Ｒに流れる電流を検出するものとがある。

図９に示すごとく、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎのそれぞれは、モジュール本体部２０と、モジュール本体部２０から縦方向Ｚの一方に突出した２本のパワー端子２１とを有する。積層方向Ｘから見たとき、２本のパワー端子２１は、横方向Ｙにおける中央を通る中心線Ｃに対して、両側に分かれて配置されている。

第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとは、互いに同じ構造を有する。そして、同じ構造の半導体モジュールを、互いに、中心線Ｃを軸に１８０°反転させた状態にて積層されている。第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとは、内部構造についても、外観形状についても、同様の構造を有する。

つまり、いわゆる品番の同じ半導体モジュールを、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎとして用いている。そして、積層部３において、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとを積層するにあたっては、両者を、互いに中心線Ｃを中心軸として反転させた状態で、積層する。こうすることにより、横方向Ｙにおいて、出力端子２１Ｏとして利用されるパワー端子２１が、同じ側に配されることとなる。

つまり、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎは、いずれも、スイッチング素子を並列接続したものである。そして、一方のパワー端子２１が、スイッチング素子のコレクタにつながっており、他方のパワー端子２１が、スイッチング素子のエミッタにつながっている。

それゆえ、同じ構造の２つの半導体モジュールを同じ向きで積層配置した場合、コレクタにつながるパワー端子２１とエミッタにつながるパワー端子２１とが、横方向Ｙにおける同じ側に配置される。一方、第１半導体モジュール２Ｐの出力端子２１Ｏは、上アームスイッチング素子２０ｕのエミッタにつながるパワー端子２１とする必要がある。第２半導体モジュール２Ｎの出力端子２１Ｏは、下アームスイッチング素子２０ｄのコレクタにつながるパワー端子２１とする必要がある。そのため、同じ構造の２つの半導体モジュールを同じ向きで積層配置して、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎとすると、出力端子２１Ｏとすべきパワー端子２１が、横方向Ｙにおける同じ側に配置されない。

そこで、同じ構造の２つの半導体モジュールについて、一方の半導体モジュールを、中心線Ｃを軸に反転させた姿勢にて他方の半導体モジュールに対向配置させる。これにより、エミッタに接続されたパワー端子２１とコレクタに接続されたパワー端子２１とを横方向Ｙにおける同じ側に配置される。つまり、第１半導体モジュール２Ｐの出力端子２１Ｏと第２半導体モジュール２Ｎの出力端子２１Ｏとが、横方向Ｙにおける同じ側に配置される。

このような配置は、昇圧回路部１００においても、同様に行われている。つまり、中電位端子２１Ｒが、横方向Ｙにおける同じ側に配されるように、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとが積層されている。すなわち、同じ構造の半導体モジュールにて、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとを構成するにあたり、一方を他方に対して、中心線Ｃを軸に反転させて、積層している。

上記の第２のインバータ回路部１０２を構成する半導体モジュールと同様に、第１半導体モジュール２Ｐにおけるエミッタにつながるパワー端子２１と、第２半導体モジュール２Ｎにおけるコレクタにつながるパワー端子２１とが、それぞれ中電位端子２１Ｒとなる。それゆえ、上記のような反転させた積層の仕方をすることにより、中電位端子２１Ｒを、横方向Ｙにおける同じ側に配置することができる。

また、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎは、それぞれ中心線Ｃを対称軸として線対称となる位置に、２つのパワー端子２１を設けている。また、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎは、パワー端子２１の突出側と反対側へ複数の制御端子２２を突出形成してなる。本実施形態において、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎは、それぞれ、制御端子２２も含めて、中心線Ｃを対称軸とした線対称の形状を有する。

図５に示すごとく、第１半導体モジュール２Ｐの正極端子２１Ｐと、第２半導体モジュール２Ｎの負極端子２１Ｎとは、互いに積層方向Ｘに対向配置されている。つまり、積層方向Ｘから見たとき、これらの正極端子２１Ｐと負極端子２１Ｎとが重なっている。特に、本実施形態においては、縦方向Ｚから見たとき、第１半導体モジュール２Ｐの正極端子２１Ｐと第２半導体モジュール２Ｎの負極端子２１Ｎとが、積層方向Ｘに沿って一直線状に配列されている。

第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎの出力端子２１Ｏは、互いに積層方向Ｘに対向配置されている。つまり、積層方向Ｘから見たとき、これらの出力端子２１Ｏが重なっている。特に、本実施形態においては、縦方向Ｚから見たとき、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎの出力端子２１Ｏが、積層方向Ｘに沿って一直線状に配列されている。

また、昇圧回路部１００を構成する第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎの中電位端子２１Ｒも、互いに積層方向Ｘに対向配置されている。また、本実施形態においては、第２のインバータ回路部１０２を構成する半導体モジュール２Ｐ、２Ｎにおける出力端子２１Ｏと、昇圧回路部１００を構成する半導体モジュール２Ｐ、２Ｎにおける中電位端子２１Ｒとは、積層方向Ｘに沿って一直線状に配列されている。

また、昇圧回路部１００を構成する半導体モジュール２Ｐ、２Ｎと、第２のインバータ回路部１０２を構成する半導体モジュール２Ｐ、２Ｎとの間において、これらの正極端子２１Ｐと負極端子２１Ｎとが、積層方向Ｘに沿って一直線状に配列されている。
なお、本実施形態においては、第１のインバータ回路部１０１を構成する第３半導体モジュール２Ｓのパワー端子２１は、昇圧回路部１００におけるパワー端子２１に対しても、第２のインバータ回路部１０２におけるパワー端子２１に対しても、横方向Ｙにおける位置が揃っていない。

図１０、図１１に示すごとく、電力変換装置１は、スイッチング回路部を駆動する駆動回路を備えた回路基板１１を有する。第１半導体モジュール２Ｐ、第２半導体モジュール２Ｎ、及び第３半導体モジュール２Ｓは、それぞれ、回路基板１１と反対側にパワー端子２１を突出してなる。すなわち、回路基板１１は、積層部３に対して、縦方向Ｚにおける、パワー端子２１の突出側と反対側に配置されている。そして、回路基板１１の主面が、積層部３に、縦方向Ｚから対向している。

図９〜図１１に示すごとく、半導体モジュール２Ｐ、２Ｎ、２Ｓは、モジュール本体部２０から、複数の制御端子２２を突出してなる。制御端子２２は、Ｚ方向における、パワー端子２１と反対側に突出している。これらの制御端子２２が、回路基板１１に接続されている。制御端子２２のうちの一部は、半導体モジュールにおけるスイッチング素子２０ｕ、２０ｄのゲートに電気的に接続されている。

次に、本実施形態の作用効果につき説明する。
上記電力変換装置１は、第１半導体モジュール２Ｐと、第２半導体モジュール２Ｎと、第３半導体モジュール２Ｓとを有する。これにより、電力変換装置１における低損失、小型化、低コスト化を実現しやすい。

まず、第１半導体モジュール２Ｐ、第２半導体モジュール２Ｎ、第３半導体モジュール２Ｓは、それぞれ複数のスイッチング素子を集約して内蔵している。そのため、電力変換装置１の小型化、低コスト化を実現しやすい。

また、電力変換装置１において、流れる電流量が比較的大きいアームには、第１半導体モジュール２Ｐ又は第２半導体モジュール２Ｎを用いることで、大電流に備えることができる。それとともに、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎは、それぞれ、並列接続された複数のスイッチング素子を内蔵している。そのため、各半導体モジュール２Ｐ、２Ｎ内において並列接続されたスイッチング素子の間の接続配線を短くすることができる。その結果、この接続配線におけるインダクタンスを低減することができる。これにより、スイッチング損失を低減することができる。なお、この点については、後述する比較形態を参照されたい。

また、流れる電流量が比較的小さいアームには、第３半導体モジュール２Ｓを用いることで、電力変換装置１における半導体モジュールの数を少なくすることができる。その結果、電力変換装置１の小型化、低コスト化を実現することができる。

このように、電力変換装置１は、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎと第３半導体モジュール２Ｓとを有することにより、低損失、小型化、低コスト化を実現しやすくなる。

第１半導体モジュール２Ｐの負極端子２１Ｎは、基準端子２１Ｂである第３半導体モジュール２Ｓの正極端子２１Ｐよりも、バスバー本体部４１から遠い位置に配置されている。すなわち、第１半導体モジュール２Ｐの正極端子２１Ｐと、第２半導体モジュール２Ｎの負極端子２１Ｎとのうち、基準端子２１Ｂと電位の異なるパワー端子２１は、横方向Ｙにおいて、基準端子２１Ｂと同じ位置、又はそれよりもバスバー本体部４１から遠い位置に配置されているということとなる。これにより、バスバー４を介した同電位の複数のパワー端子２１の間の電流経路の距離を短くすることができる。

つまり、例えば、図１２に示すごとく、基準端子２１Ｂと電位の異なるパワー端子２１（例えば負極端子２１Ｎ）が、横方向Ｙにおいて、基準端子２１Ｂよりもバスバー本体部４１に近い場合を想定する。この場合、当該パワー端子２１（ここでは負極端子２１Ｎ）を避けるように基準端子２１Ｂと同電位のバスバー（ここでは正極バスバー４Ｐ）を形成したとき、同電位のパワー端子２１（ここでは正極端子２１Ｐ）の間の電流経路が長くなりやすい。これに対して、図７に示す本実施形態のようなパワー端子２１の配置とすることで、バスバー（本実施形態においては、正極バスバー４Ｐ）を介したパワー端子２１（本実施形態においては、正極端子２１Ｐ）間の電流経路の距離が長くなることを防ぐことができる。

本実施形態においては、上述のように、第１半導体モジュール２Ｐの負極端子２１Ｎが、基準端子２１Ｂである第３半導体モジュール２Ｓの正極端子２１Ｐよりも、バスバー本体部４１から遠い位置に配置されている。これにより、正極バスバー４Ｐを介した正極端子２１Ｐの間の電流経路の距離を、一層短くすることができる。

また、横方向Ｙにおいて、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける出力端子２１Ｏは、第３半導体モジュール２Ｓにおける出力端子２１Ｏと同じ位置、又はそれよりもバスバー本体部４１に近い位置に配置されている。それゆえ、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎに接続される出力バスバー４Ｏの全体を、積層部３における横方向Ｙの中央側に近付けやすくなる。その結果、横方向Ｙにおける電力変換装置１の小型化を実現しやすい。

すなわち、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける出力端子２１Ｏが、第３半導体モジュール２Ｓにおける出力端子２１Ｏよりもバスバー本体部４１から遠い位置に配置されている場合を想定する。この場合、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎに接続される出力バスバー４Ｏの全体が、第３半導体モジュール２Ｓに接続される出力バスバー４Ｏよりも、積層部３の中央から遠い位置に配されるおそれがある。そうすると、横方向Ｙにおける電力変換装置１の体格が大きくなるおそれがある。これに対して、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける出力端子２１Ｏの配置を本実施形態のようにすることにより、電力変換装置１の小型化を図りやすい。

特に、本実施形態においては、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける出力端子２１Ｏは、第３半導体モジュール２Ｓにおける出力端子２１Ｏよりもバスバー本体部４１に近い位置に配置されている。それゆえ、横方向Ｙにおける電力変換装置１の小型化を一層図りやすい。すなわち、この場合には、例えば、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける出力端子２１Ｏの寸法公差等を考慮しても、これらに接続される出力バスバー４Ｏが横方向Ｙにおいて積層部３の中央から遠ざかりにくい。その結果、上記寸法公差等を考慮しても、電力変換装置１の小型化を図りやすい。

第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎは、積層方向Ｘから見たとき、２本のパワー端子２１が中心線Ｃに対して、両側に分かれて配置されている。これにより、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎの質量バランスを、横方向Ｙにおいて取りやすい。それゆえ、積層部３の耐振動性を向上させやすい。

第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとは、互いに同じ構造を有する。そして、同じ構造の半導体モジュールを、互いに、中心線Ｃを軸に反転させた状態にて積層されている。これにより、電力変換装置１の低コスト化を図ることができる。すなわち、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとを、異なる構造の半導体モジュールにて構成する場合に比べ、コスト低減を図ることができる。また、同じ構造の半導体モジュールを互いに反転させて、第１半導体モジュール２Ｐと第２半導体モジュール２Ｎとすることで、上述のように、出力端子２１Ｏ同士を近接配置することができる。同様に、正極端子２１Ｐと負極端子２１Ｎとを、横方向Ｙにおける同じ側に配することができる。その結果、正極バスバー４Ｐ、負極バスバー４Ｎ、及び出力バスバー４Ｏと、半導体モジュール２Ｐ、２Ｎ、２Ｓとの接続構造を簡素化することができる。

第１半導体モジュール２Ｐの正極端子２１Ｐと、第２半導体モジュール２Ｎの負極端子２１Ｎとは、互いに積層方向Ｘに対向配置されている。これにより、互いに対向配置された正極端子２１Ｐと負極端子２１Ｎとの間においてインダクタンスを低減することができる。その結果、スイッチング回路部のインダクタンスの低減を図ることができる。

第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎの出力端子２１Ｏは、互いに積層方向Ｘに対向配置されている。これにより、互いに対向配置された一対の出力端子２１Ｏの間においてインダクタンスを低減することができる。その結果、スイッチング回路部のインダクタンスの低減を図ることができる。

第１半導体モジュール２Ｐ、第２半導体モジュール２Ｎ、及び第３半導体モジュール２Ｓは、それぞれ、回路基板１１と反対側にパワー端子２１を突出してなる。すなわち、回路基板１１は、積層部３に対して、縦方向Ｚにおける、パワー端子２１の突出側と反対側に配置されている。これにより、パワー端子２１及びこれに接続されるバスバーに流れる電流によるノイズの影響が、回路基板１１に影響することを抑制することができる。

特に、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎの出力端子２１Ｏに接続される出力バスバー４Ｏに流れる電流ｉの経路は、図１３に示すごとく、横方向Ｙに沿う向きのみならず、積層方向Ｘに沿う向きにも存在する。それゆえ、仮に、出力バスバー４Ｏと同じ側に、回路基板１１が配されていると、回路基板１１における配線の向きを工夫しても、ノイズの影響を防ぐことが困難である。それゆえ、回路基板１１を、積層部３を挟んで、縦方向Ｚの反対側に配することで、回路基板１１へのノイズの影響を効果的に抑制することができる。

以上のごとく、本実施形態によれば、低損失、小型化、低コスト化を容易にすることができる電力変換装置を提供することができる。

（実施形態２）
本実施形態は、図１４に示すごとく、横方向Ｙにおける両端に配された２つのパワー端子２１を、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓにおいて、横方向Ｙにおける同じ位置に配置した、電力変換装置１の形態である。

すなわち、図１４に示すごとく、第１半導体モジュール２Ｐの正極端子２１Ｐと、第２半導体モジュール２Ｎの負極端子２１Ｎとを、基準端子２１Ｂである第３半導体モジュール２Ｓの正極端子２１Ｐと、横方向Ｙにおける同じ位置に配置している。そして、これら第１半導体モジュール２Ｐの正極端子２１Ｐと、第２半導体モジュール２Ｎの負極端子２１Ｎと、第３半導体モジュール２Ｓの正極端子２１Ｐとが、積層方向Ｘに沿って一直線状に並んでいる。

また、第１半導体モジュール２Ｐの出力端子２１Ｏと、第２半導体モジュール２Ｎの出力端子２１Ｏとを、第３半導体モジュール２Ｓの出力端子２１Ｏと、横方向Ｙにおける同じ位置に配置している。そして、これら第１半導体モジュール２Ｐの出力端子２１Ｏと、第２半導体モジュール２Ｎの出力端子２１Ｏと、第３半導体モジュール２Ｓの出力端子２１Ｏとが、積層方向Ｘに沿って一直線状に並んでいる。

また、複数の半導体モジュールは、複数のパワー端子２１における横方向Ｙの端縁のうち、少なくとも、互いに反対側を向く２つの端縁（２１１、２１２、２１５、２１６）が、積層方向Ｘに重なるように配置されている。

特に、本実施形態においては、第１半導体モジュール２Ｐの正極端子２１Ｐと、第２半導体モジュール２Ｎの負極端子２１Ｎと、第３半導体モジュール２Ｓの正極端子２１Ｐとが、それぞれの横方向Ｙにおける両側の端縁２１１、２１２において、積層方向Ｘに重なるように配置されている。さらに、第１半導体モジュール２Ｐの出力端子２１Ｏと、第２半導体モジュール２Ｎの出力端子２１Ｏと、第３半導体モジュール２Ｓの出力端子２１Ｏとが、それぞれの横方向Ｙにおける両側の端縁２１５、２１６において、積層方向Ｘに重なるように配置されている。

その他の構成は、実施形態１と同様である。なお、実施形態２以降において用いた符号のうち、既出の実施形態において用いた符号と同一のものは、特に示さない限り、既出の実施形態におけるものと同様の構成要素等を表す。

本実施形態においては、第１半導体モジュール２Ｐの正極端子２１Ｐと第２半導体モジュール２Ｎの負極端子２１Ｎとの双方が、横方向Ｙにおいて、基準端子２１Ｂと同じ位置に配置されている。したがって、第１半導体モジュール２Ｐの正極端子２１Ｐと、第２半導体モジュール２Ｎの負極端子２１Ｎとのうち、基準端子２１Ｂと電位の異なるパワー端子２１は、横方向Ｙにおいて、基準端子２１Ｂと同じ位置に配置されていることとなる。それゆえ、上記実施形態１にて説明したように、同電位のパワー端子２１の間の電流経路の距離を短くしやすい。

また、本実施形態においては、横方向Ｙにおいて、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける出力端子２１Ｏが、第３半導体モジュール２Ｓにおける出力端子２１Ｏと同じ位置に配置されている。それゆえ、上記実施形態１において説明したように、電力変換装置１の小型化を図りやすい。

また、複数の半導体モジュールは、複数のパワー端子２１における横方向Ｙの端縁のうち、少なくとも、互いに反対側を向く２つの端縁２１１、２１２、２１５、２１６が、積層方向Ｘに重なるように配置されている。それゆえ、積層部３に複数の半導体モジュールを組み付ける際、横方向Ｙにおける位置決めを正確に行いやすい。すなわち、積層部３に半導体モジュールを組み付けるにあたっては、図１５に示すごとく、位置決め治具６を用いる。

つまり、図１５に示すごとく、位置決め治具６は、電力変換装置１のケースを縦方向Ｚにおいて支承するケース支承部６１と、半導体モジュールを縦方向Ｚから支承するモジュール支承部６２と、半導体モジュールを横方向Ｙに位置決めする位置決め部６３とを有する。図１５に示す位置決め治具６においては、一部のモジュール支承部６２と一部の位置決め部６３とが、共通している。位置決め部６３は、図１６に示すごとく、積層方向Ｘに延びるように直線状に形成されている。

この位置決め治具６に、ケース１２と複数の半導体モジュール２Ｐ、２Ｎ、２Ｓとを、冷却器１３等と共に配置する。このとき、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓにおけるパワー端子２１の端縁２１１、２１２を、位置決め部６３に、横方向Ｙから当接させる。すなわち、一対の位置決め部６３の間に、パワー端子２１を挿入すると共に、その一対の端縁２１１、２１２を、横方向Ｙに当接させる。これにより、この端縁２１１、２１２を基準に、位置決め治具６に対して複数の半導体モジュール２Ｐ、２Ｎ、２Ｓが、横方向Ｙに位置決めされる。位置決め部６３は、積層方向Ｘに一直線状に形成されているため、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓのパワー端子２１も、積層方向Ｘに一直線状に配列される。

なお、位置決め部６３に当接させるパワー端子２１の一対の端縁は、互いに横方向Ｙの反対側を向くものであればよい。すなわち、位置決め用の一対の端縁としては、出力端子２１Ｏの一対の端縁２１５、２１６を用いてもよいし、横方向Ｙの両端のパワー端子２１の外側の端縁２１１、２１６を用いてもよい。或いは、一対の端縁として、横方向Ｙの両端のパワー端子２１の内側の端縁２１２、２１５を用いてもよい。もちろん、それに対応して、位置決め部６３の位置を変えることとなる。

上記のように、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓの横方向Ｙにおける位置決めを容易に行うことができる。また、複数の半導体モジュールのパワー端子２１が積層方向Ｘに一直線状に並ぶことで、パワー端子２１とバスバーとの接続作業を容易に行うことができる。例えば、これらの接続を、溶接によって行う場合等において、その作業を容易に行うことができる。その結果、電力変換装置１の生産性を向上させることができる。
その他、実施形態１と同様の作用効果を有する。

（実施形態３）
本実施形態においては、図１７に示すごとく、横方向Ｙにおけるパワー端子２１の配列及び幅のバリエーションを示す。
本実施形態においても、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓが、複数のパワー端子２１における横方向Ｙの端縁のうち、少なくとも、互いに反対側を向く２つの端縁が積層方向Ｘに重なるように、配置される。図１７に示した一点鎖線は、当該一点鎖線に沿った端縁が、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓの間において、積層方向Ｘに重なることを意味する。以降の同種の図面においても同様である。

図１７に示すごとく、第１半導体モジュール２Ｐ、第２半導体モジュール２Ｎ、第３半導体モジュール２Ｓのいずれもが、３つのパワー端子２１を有する。そして、３つのパワー端子２１の横方向Ｙの位置及び幅が、積層部３を構成する複数の半導体モジュール２Ｐ、２Ｎ、２Ｓの何れにおいても同じである。それゆえ、３つのパワー端子２１における横方向Ｙの端縁は、すべて、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓの間で重なる。したがって、これらの端縁のうち、互いに反対側を向く２つの端縁において、複数の半導体モジュールの横方向Ｙにおける位置決めを行うことができる。

例えば、実施形態２の図１５、図１６にて示した位置決め治具６のように、各半導体モジュールにおける一つのパワー端子２１の一対の端縁２１１、２１２において、位置決めを行うことができる。他の端縁２１３〜２１６を適宜用いて位置決めを行うこともできる。

なお、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける３本のパワー端子２１は、いずれか１本又は２本がコレクタに接続されており、残りのパワー端子２１がエミッタに接続されたものとすることができる。また、３本のパワー端子２１のうち、横方向Ｙにおける両側に配されたパワー端子２１が、同電位のパワー端子２１となる。それゆえ、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける３本のパワー端子２１のうち、出力端子２１Ｏとなるパワー端子２１は、横方向Ｙにおける両端の２本か、中央の１本かのいずれかとなる。
その他は、実施形態２と同様の構成および作用効果を有する。

（実施形態４）
本実施形態は、図１８、図１９に示すごとく、横方向Ｙにおける両端の２つのパワー端子２１における、外側の端縁２１１、２１６を、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓの間で揃えた形態である。

つまり、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎについては、２つのパワー端子２１における横方向Ｙの外側を向く一対の端縁２１１、２１６を、位置決め用の端縁とする。また、第３半導体モジュール２Ｓについては、３つのパワー端子２１のうち、横方向Ｙにおける両端のパワー端子２１における外側を向く一対の端縁２１１、２１６を、位置決め用の端縁とする。

これにより、図１９に示すごとく、これらの端縁２１１、２１６を、位置決め治具６の一対の位置決め部６３にそれぞれ当接させることで、複数の半導体モジュールの横方向Ｙにおける位置決めを行うことができる。
また、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおけるパワー端子２１は、横方向Ｙの幅が第３半導体モジュール２Ｓにおけるパワー端子２１よりも大きい。これにより、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎのパワー端子２１におけるインダクタンスをより低減することができる。
その他は、実施形態２と同様の構成および作用効果を有する。

（実施形態５）
本実施形態は、図２０に示すごとく、横方向Ｙにおける一端のパワー端子２１における、２つの端縁２１１、２１２を、複数の半導体モジュール２Ｐ、２Ｎ、２Ｓの間で揃えた形態である。
すなわち、例えば、第１半導体モジュール２Ｐの正極端子２１Ｐと、第２半導体モジュール２Ｎの負極端子２１Ｎと、第３半導体モジュール２Ｓの正極端子２１Ｐとを、横方向Ｙの同じ位置に設けると共に、その幅を同じにしている。

これにより、図２１に示すごとく、各半導体モジュールの一つのパワー端子２１の一対の端縁２１１、２１２を、一対の位置決め部６３にて挟持するように、位置決めすることができる。

また、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける出力端子２１Ｏ又は中電位端子２１Ｒとなるパワー端子２１は、横方向Ｙの幅を大きくしてある。

また、図２２に示すごとく、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける出力端子２１Ｏ又は中電位端子２１Ｒとなるパワー端子２１を、横方向Ｙにおける同じ位置に、同じ幅にて形成した構成とすることもできる。この場合、出力端子２１Ｏ又は中電位端子２１Ｒの一対の端縁２１５、２１６を、位置決め用の端縁とすることができる。

また、第１半導体モジュール２Ｐにおける正極端子２１Ｐ及び第２半導体モジュール２Ｎにおける負極端子２１Ｎについて、横方向Ｙの幅を大きくしてある。この図２２に示す構成は、図２０に示した構成と、横方向Ｙにおいて反転させた態様である。
その他は、実施形態２と同様の構成および作用効果を有する。

（実施形態６）
本実施形態は、図２３に示すごとく、第３半導体モジュール２Ｓにおける隣り合う２本のパワー端子２１の、互いに反対側を向く端縁２１１、２１４を、位置決め用の端縁とした形態である。
これに伴い、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおいては、２本のパワー端子２１の互いに反対側を向く端縁２１１、２１４を、位置決め用の端縁とする。

例えば、図２３に示すごとく、第３半導体モジュール２Ｓの正極端子２１Ｐと負極端子２１Ｎとにおける、互いに反対側を向く端縁２１１、２１４を、位置決め用の端縁とする。また、第１半導体モジュール２Ｐについては、正極端子２１Ｐと出力端子２１Ｏとにおける、互いに横方向Ｙの外側を向く端縁２１１、２１４を、位置決め用の端縁とする。さらに、第２半導体モジュール２Ｎについては、負極端子２１Ｎと出力端子２１Ｏとにおける、互いに横方向Ｙの外側を向く端縁２１１、２１４を、位置決め用の端縁とする。

これにより、図２４に示すごとく、２本のパワー端子２１を、位置決め治具６の一対の位置決め部６３によって、横方向Ｙから挟持させるような状態で、位置決めを行うことができる。

また、図２５に示すごとく、第３半導体モジュール２Ｓにおける、負極端子２１Ｎの一つの端縁２１３と出力端子２１Ｏにおける一つの端縁２１６とを、位置決め用の端縁とすることもできる。すなわち、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける２本のパワー端子２１を、横方向Ｙにおいて、それぞれ第３半導体モジュール２Ｓの負極端子２１Ｎ及び出力端子２１Ｏと同じ位置に、形成することもできる。

そして、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける２本のパワー端子２１の互いに横方向Ｙの外側を向く端縁２１３、２１６を、第３半導体モジュール２Ｓの負極端子２１Ｎの端縁２１３、及び出力端子２１Ｏの端縁２１６と同じ位置に配置する。この場合、位置決め治具６は、図２４に示すものに対して、左右対称の形とすることができる。
その他は、実施形態２と同様の構成および作用効果を有する。

（実施形態７）
本実施形態は、図２６に示すごとく、隣り合う２つのパワー端子２１における互いに横方向Ｙに対向する端縁を、位置決め用の端縁とした形態である。
すなわち、第３半導体モジュール２Ｓの負極端子２１Ｎの端縁２１４と、出力端子２１Ｏの端縁２１５とを、位置決め用の端縁としている。また、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける２つのパワー端子２１における互いに対向する端縁２１４、２１５を、位置決め用の端縁としている。

すなわち、第１半導体モジュール２Ｐにおいては、正極端子２１Ｐの端縁２１４と、これに横方向Ｙに対向する出力端子２１Ｏの端縁２１５とが、位置決め用の端縁となる。また、第２半導体モジュール２Ｎにおいては、負極端子２１Ｎの端縁２１４と、これに横方向Ｙに対向する出力端子２１Ｏの端縁２１５とが、位置決め用の端縁となる。また、第３半導体モジュール２Ｓにおいては、負極端子２１Ｎの端縁２１４と、これに横方向Ｙに対向する出力端子２１Ｏの端縁２１５とが、位置決め用の端縁となる。

第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける２つのパワー端子２１の間の間隙Ａ２の横方向Ｙの幅及び位置を、第３半導体モジュール２Ｓの負極端子２１Ｎと出力端子２１Ｏとの間の間隙Ａ１の横方向Ｙ幅及び位置に、揃えている。

本形態の場合、図２７に示すごとく、位置決め治具６の位置決め部６３を、上記の２つのパワー端子２１の間の間隙Ａ１、Ａ２に嵌入するようにして、複数の半導体モジュールを並べて、横方向Ｙの位置決めを行うこととなる。
なお、図２６に示す形態においては、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける正極端子２１Ｐ又は負極端子２１Ｎの幅を大きくしている。

また、図２８に示すごとく、第３半導体モジュール２Ｓの正極端子２１Ｐと負極端子２１Ｎとの間の間隙Ａ１に面するパワー端子２１の端縁２１２、２１３を、位置決め用の端縁とすることもできる。この場合、第１半導体モジュール２Ｐにおける正極端子２１Ｐ及び第２半導体モジュール２Ｎの負極端子２１Ｎを、横方向Ｙにおいて、第３半導体モジュール２Ｓの正極端子２１Ｐと同じ位置に配置することとなる。そして、第１半導体モジュール２Ｐの正極端子２１Ｐ又は第２半導体モジュール２Ｎの負極端子２１Ｎと、出力端子２１Ｏ又は中電位端子２１Ｒとの間の間隙Ａ２を、横方向Ｙにおいて、第３半導体モジュール２Ｓの正極端子２１Ｐと負極端子２１Ｎとの間の間隙Ａ１と同じ位置に同じ幅にて形成することとなる。

この場合、位置決め治具６は、図２７に示すものに対して、左右対称の形とすることができる。
その他は、実施形態２と同様の構成および作用効果を有する。

（実施形態８）
本実施形態は、図２９、図３０に示すごとく、第２半導体モジュール２Ｎにおける負極端子２１Ｎのみを、基準端子２１Ｂである第３半導体モジュール２Ｓの正極端子２１Ｐよりも、バスバー本体部４１から遠い位置に設けたものである。
なお、図２９においては、バスバー本体部４１の図示は省略してあるが、図３０に示すごとく、積層部３における、出力端子２１Ｏが配された側と反対側に、バスバー本体部４１が配されている。

本実施形態においては、第１半導体モジュール２Ｐにおける正極端子２１Ｐの位置は、横方向Ｙにおいて、第３半導体モジュール２Ｓの正極端子２１Ｐと同じ位置に設けてある。

本実施形態においては、正極バスバー４Ｐを、図３０に示すように、配置することができる。つまり、第１半導体モジュール２Ｐの正極端子２１Ｐを、第３半導体モジュール２Ｓの正極端子２１Ｐと同じ位置に設けてある分、正極バスバー４Ｐにおける積層部３の中央側の端縁の凹凸形状を小さくすることができる。これにより、正極バスバー４Ｐを介した正極端子２１Ｐ同士の電流経路の距離を、より短くすることができる。
その他は、実施形態１と同様の構成および作用効果を有する。

（実施形態９）
本実施形態においては、図３１に示すごとく、第１半導体モジュール２Ｐの正極端子２１Ｐ及び第２半導体モジュール２Ｎの負極端子２１Ｎを、基準端子２１Ｂである第３半導体モジュール２Ｓの正極端子２１Ｐと、横方向Ｙにおける同じ位置に設けた形態である。

一方、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎにおける出力端子２１Ｏ及び中電位端子２１Ｒは、第３半導体モジュール２Ｓの出力端子２１Ｏよりも、バスバー本体部４１側にある。それゆえ、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎに接続される出力バスバー４Ｏが積層部３に対して、横方向Ｙの外側に広がりすぎることを抑制することができる。この点は、実施形態１と同様である。
その他、実施形態１と同様の構成および作用効果を有する。

（実施形態１０）
本実施形態においては、図３２に示すごとく、昇圧回路部１００における中電位端子２１Ｒを、横方向Ｙにおいて、第２のインバータ回路部１０２における出力端子２１Ｏとは異なる位置に設けた形態である。
本実施形態においては、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎの出力端子２１Ｏを、横方向Ｙにおいて、第３半導体モジュール２Ｓの出力端子２１Ｏよりも、バスバー本体部４１に近い側に配置している。一方、昇圧回路部１００における中電位端子２１Ｒを、横方向Ｙにおいて、第３半導体モジュール２Ｓの出力端子２１Ｏと略同等の位置に配している。
その他、実施形態１と同様の構成および作用効果を有する。

（比較形態）
本比較形態は、図３３に示すごとく、スイッチング回路部のすべてを、第３半導体モジュール２Ｓにて構成した電力変換装置９の形態である。
つまり、第１のインバータ回路部９０１のみならず、第２のインバータ回路部９０２及び昇圧回路部９００も、それぞれ複数の第３半導体モジュール２Ｓにて構成してある。さらに、第２のインバータ回路部９０２及び昇圧回路部９００においては、第３半導体モジュール２Ｓを並列接続して、一つのレグを構成している。

この場合には、複数の第３半導体モジュール２Ｓの間の接続配線におけるインダクタンスが生じやすい。図３４には、互いに並列接続された２つの第３半導体モジュール２Ｓの下アーム部分における、配線インダクタンスを記入した等価回路図を示す。同図に示すように、２つの第３半導体モジュール２Ｓにおける下アームスイッチング素子２０ｄのエミッタ同士が、各第３半導体モジュール２Ｓの負極端子２１Ｎにおいて互いに接続される。そして、この接続配線９０におけるインダクタンスが大きくなりやすい。

ここで、並列接続された２つのスイッチング素子２０ｄの特性公差に起因して、これらに流れる電流にバラツキが生じることもある。そうすると、この電流バラツキと接続配線９０におけるインダクタンスとに起因して、各スイッチング素子２０ｄにおけるゲート−エミッタ間電圧が高くなりすぎたり、低くなりすぎたりすることがある。これを防ぐためにスイッチング速度を遅くする必要が生じる。そうすると、スイッチング素子２０ｄにおける損失が大きくなる。その結果、スイッチング素子２０ｄの大型化や高コスト化を招くことになる。なお、上記のような現象は、上アームにおいても生じる。
その結果、電力変換装置９の低損失、小型化、低コスト化を図ることが困難となる。

これに対して、実施形態１等に示す電力変換装置１においては、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎを適宜利用することで、上記の課題を解決している。つまり、互いに並列接続されるスイッチング素子を一体化した半導体モジュール２Ｐ、２Ｎを用いることで、並列接続されたスイッチング素子の間の配線インダクタンスを大幅に低減することができる。それゆえ、電力変換装置１の低損失、小型化、低コスト化を実現しやすい。

本発明は上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の実施形態に適用することが可能である。

上記各実施形態においては、昇圧回路部１００を設けた形態を示したが、昇圧回路部１００を持たない電力変換装置とすることもできる。また、昇圧回路部１００を設ける場合において、昇圧回路部１００を、第３半導体モジュール２Ｓにて構成することもできる。この場合、昇圧回路部１００は、一つの第３半導体モジュール２Ｓにて構成してもよいし、複数の第３半導体モジュール２Ｓを並列接続して用いることもできる。

また、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎは、異なる種類の半導体素子を並列接続したものとすることもできる。例えば、一つの半導体モジュールに、ＳｉＣ−ＭＯＳＦＥＴとＳｉ−ＩＧＢＴとを並列接続してもよい。ＳｉＣ−ＭＯＳＦＥＴは、ＳｉＣ（すなわち、炭化シリコン）によって形成されるＭＯＳＦＥＴである。また、Ｓｉ−ＩＧＢＴは、Ｓｉ（すなわち、シリコン）によって形成されるＩＧＢＴである。さらには、スイッチング素子として、Ｓｉ−ＲＣＩＧＢＴを用いることもできる。ＲＣＩＧＢＴは、還流ダイオードをＩＧＢＴと一体化した半導体素子である。

また、第１半導体モジュール２Ｐ及び第２半導体モジュール２Ｎは、２個のスイッチング素子を並列接続したものに限らず、３個以上のスイッチング素子を並列接続したものとしてもよい。

また、例えば、第３半導体モジュールにおけるパワー端子の並びについては、特に限定されるものではない。例えば、正極端子を横方向における中央に配置することもできる。

１ 電力変換装置
２Ｐ 第１半導体モジュール
２Ｎ 第２半導体モジュール
２Ｓ 第３半導体モジュール
２０ｕ 上アームスイッチング素子
２０ｄ 下アームスイッチング素子
２１ パワー端子

Claims (9)

1. 正極配線に接続される複数の上アームスイッチング素子（２０ｕ）と、負極配線に接続される複数の下アームスイッチング素子（２０ｄ）とを有するスイッチング回路部を備えた電力変換装置（１）であって、
   互いに並列接続された複数の上記上アームスイッチング素子を内蔵した第１半導体モジュール（２Ｐ）と、
   互いに並列接続された複数の上記下アームスイッチング素子を内蔵した第２半導体モジュール（２Ｎ）と、
   互いに直列接続された上記上アームスイッチング素子と上記下アームスイッチング素子とを内蔵した第３半導体モジュール（２Ｓ）と、を有する電力変換装置。
2. 上記正極配線を構成する正極バスバー（４Ｐ）と、上記負極配線を構成する負極バスバー（４Ｎ）と、を有し、
   上記第１半導体モジュールと上記第２半導体モジュールと上記第３半導体モジュールとを含む複数の半導体モジュールは、互いに積層配置されて積層部（３）を構成しており、
   上記複数の半導体モジュールのそれぞれは、上記積層部の積層方向（Ｘ）に直交する縦方向（Ｚ）の一方に、複数のパワー端子（２１）を突出してなり、
   上記正極バスバー及び上記負極バスバーは、上記縦方向から見たとき、上記パワー端子との接続部に対して、上記積層方向及び上記縦方向の双方に直交する横方向（Ｙ）の一方側に、互いに対向配置されたバスバー本体部（４１）を配置しており、
   上記複数のパワー端子のうち、出力配線に接続される出力端子（２１Ｏ）が、上記横方向において最も上記バスバー本体部から遠い側に配置されており、
   上記複数のパワー端子のうち、上記正極バスバーに接続される正極端子（２１Ｐ）又は上記負極バスバーに接続される負極端子（２１Ｎ）が、上記横方向において最も上記バスバー本体部に近い側に配置されており、
   上記第３半導体モジュールにおける最も上記バスバー本体部に近い側に配された上記パワー端子を基準端子（２１Ｂ）として、
   上記第１半導体モジュールの上記正極端子と、上記第２半導体モジュールの上記負極端子とのうち、上記基準端子と電位の異なる上記パワー端子は、上記横方向において、上記基準端子と同じ位置、又はそれよりも上記バスバー本体部から遠い位置に配置されている、請求項１に記載の電力変換装置。
3. 上記正極配線を構成する正極バスバー（４Ｐ）と、上記負極配線を構成する負極バスバー（４Ｎ）と、を有し、
   上記第１半導体モジュールと上記第２半導体モジュールと上記第３半導体モジュールとを含む複数の半導体モジュールは、互いに積層配置されて積層部（３）を構成しており、
   上記複数の半導体モジュールのそれぞれは、上記積層部の積層方向（Ｘ）に直交する縦方向（Ｚ）の一方に、複数のパワー端子（２１）を突出してなり、
   上記縦方向から見たとき、上記積層部に対して、上記積層方向及び上記縦方向の双方に直交する横方向（Ｙ）の一方側に、上記正極バスバーと上記負極バスバーとが互いに対向配置されたバスバー本体部（４１）が配置されており、
   上記複数のパワー端子のうち、出力配線に接続される出力端子（２１Ｏ）が、上記横方向において最も上記バスバー本体部から遠い側に配置されており、
   上記複数のパワー端子のうち、上記正極バスバーに接続される正極端子（２１Ｐ）又は上記負極バスバーに接続される負極端子（２１Ｎ）が、上記横方向において最も上記バスバー本体部に近い側に配置されており、
   上記横方向において、上記第１半導体モジュールにおける上記出力端子と、上記第２半導体モジュールにおける上記出力端子とは、上記第３半導体モジュールにおける上記出力端子と同じ位置、又はそれよりも上記バスバー本体部に近い位置に配置されている、請求項１又は２に記載の電力変換装置。
4. 上記第１半導体モジュールと上記第２半導体モジュールとは、互いに積層配置されており、上記第１半導体モジュール及び上記第２半導体モジュールのそれぞれは、モジュール本体部（２０）と、該モジュール本体部から積層方向（Ｘ）に直交する縦方向（Ｚ）の一方に突出した２本のパワー端子（２１）とを有し、上記積層方向から見たとき、上記２本のパワー端子は、上記積層方向及び上記縦方向の双方に直交する横方向（Ｙ）における中央を通る中心線（Ｃ）に対して、両側に分かれて配置されている、請求項１〜３のいずれか一項に記載の電力変換装置。
5. 上記第１半導体モジュールと上記第２半導体モジュールとは、互いに同じ構造を有し、上記中心線を軸に反転させた状態にて積層されている、請求項４に記載の電力変換装置。
6. 上記正極配線に接続される上記第１半導体モジュールの上記パワー端子である正極端子（２１Ｐ）と、上記負極配線に接続される上記第２半導体モジュールの上記パワー端子である負極端子（２１Ｎ）とは、互いに上記積層方向に対向配置されている、請求項４又は５に記載の電力変換装置。
7. 出力配線に接続される上記第１半導体モジュール及び上記第２半導体モジュールの上記パワー端子である出力端子（２１Ｏ）は、互いに上記積層方向に対向配置されている、請求項４〜６のいずれか一項に記載の電力変換装置。
8. 上記第１半導体モジュールと上記第２半導体モジュールと上記第３半導体モジュールとを含む複数の半導体モジュールは、互いに積層配置されて積層部（３）を構成しており、
   上記複数の半導体モジュールのそれぞれは、上記積層部の積層方向（Ｘ）に直交する縦方向（Ｚ）の一方に、複数のパワー端子（２１）を突出してなり、
   上記複数の半導体モジュールは、上記複数のパワー端子における上記積層方向及び上記縦方向の双方に直交する横方向の端縁（２１１、２１２、２１３、２１４、２１５、２１６）のうち、少なくとも、互いに反対側を向く２つの上記端縁が、上記積層方向に重なるように配置されている、請求項１〜７のいずれか一項に記載の電力変換装置。
9. 上記スイッチング回路部を駆動する駆動回路を備えた回路基板（１１）を有し、上記第１半導体モジュール、上記第２半導体モジュール、及び上記第３半導体モジュールは、それぞれ、上記回路基板と反対側にパワー端子（２１）を突出してなる、請求項１〜８のいずれか一項に記載の電力変換装置。

Images