JP2018116077A - 電気光学装置、電気光学装置の製造方法、電子機器 - Google Patents

電気光学装置、電気光学装置の製造方法、電子機器 Download PDF

Info

Publication number
JP2018116077A
JP2018116077A JP2017004880A JP2017004880A JP2018116077A JP 2018116077 A JP2018116077 A JP 2018116077A JP 2017004880 A JP2017004880 A JP 2017004880A JP 2017004880 A JP2017004880 A JP 2017004880A JP 2018116077 A JP2018116077 A JP 2018116077A
Authority
JP
Japan
Prior art keywords
layer
capacitor
trench
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017004880A
Other languages
English (en)
Other versions
JP6891502B2 (ja
Inventor
陽平 杉本
Yohei Sugimoto
陽平 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2017004880A priority Critical patent/JP6891502B2/ja
Priority to US15/863,219 priority patent/US10268091B2/en
Priority to CN201810021045.5A priority patent/CN108319084A/zh
Publication of JP2018116077A publication Critical patent/JP2018116077A/ja
Application granted granted Critical
Publication of JP6891502B2 publication Critical patent/JP6891502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13356—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements
    • G02F1/133562—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements on the viewer side
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】所望の電気容量を確保可能な容量素子を備えた電気光学装置、電気光学装置の製造方法、該電気光学装置を備えた電子機器を提供すること。
【解決手段】電気光学装置としての液晶装置１００は、基板としての基材１０ｓに積層された絶縁性の第１層としての第１絶縁層４５と、画素ごとに第１絶縁層４５に設けられたトレンチ４５ｔと、第１絶縁層４５に積層され、トレンチ４５ｔに連通する開口部４６ａを有する第２層としての第２絶縁層４６と、トレンチ４５ｔ及び開口部４６ａの少なくとも内側に設けられた、第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃを含む容量素子としての保持容量１６、を有し、第１絶縁層４５の層厚は第２絶縁層４６の層厚よりも厚く、第１の方向としてのＸ方向において開口部４６ａの幅よりもトレンチ４５ｔの幅のほうが大きい。
【選択図】図６

Description

本発明は、電気光学装置、電気光学装置の製造方法、該電気光学装置を備えた電子機器に関する。
電気光学装置として画素ごとに画素電極をスイッチング制御するトランジスターを備えたアクティブ駆動型の液晶表示装置が知られている。このような液晶表示装置では、画像信号に基づいて画素に書き込まれた電位を保持するための容量素子を画素ごとに有している。
このような容量素子を備えた電気光学装置として、例えば、特許文献１には、基板の上面にトレンチが設けられ、このトレンチ内に補助容量電極、絶縁膜及び画素電極の少なくとも一部が設けられた液晶表示パネルが開示されている。特許文献１によれば、トレンチ内で絶縁膜を介して補助容量電極と画素電極とを重ねることで補助容量が構成されている。したがって、補助容量電極の平面サイズを比較的に小さくしても補助容量電極と画素電極との重なり度合いを大きくできることから、補助容量における所望の電気容量を得ると共に画素の開口率を大きくできるとしている。
また、例えば、特許文献２には、凹部または凸部を有する容量形成部が表面に形成された基板と、ゲート絶縁層を有するスイッチング素子と、上記容量形成部上に設けられ、誘電層を有する容量素子とを有し、ゲート絶縁層と誘電層とは同一膜で形成されており、誘電層のうち最も薄い部分の層厚はゲート絶縁層の層厚よりも薄いアクティブマトリクス基板を備えた容量性表示装置が開示されている。特許文献２によれば、スイッチング素子の耐圧に係るゲート絶縁層の層厚を確保しつつ、占有面積の小さな容量素子で所望の静電容量値を実現できるとしている。
特開２０００−１７１８２７号公報 特開２００６−０６４９６７号公報
しかしながら、高精細な表示を実現するために画素数を増やすと共に画素の大きさを小さくすると、上記特許文献１のトレンチや上記特許文献２の凹部または凸部のような容量形成部を設けることが可能な領域も小さくなってゆく。そうすると、容量素子の電気容量が小さくなって画素に書き込まれた電位を十分に保持することが困難となり、表示ムラなどの不具合を招くおそれがあった。言い換えれば、より小さな占有面積で所望の電気容量を確保可能な容量素子の実現が求められているという課題がある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例］本適用例に係る電気光学装置は、基板と、前記基板に積層された絶縁性の第１層と、画素ごとに前記第１層に設けられたトレンチと、前記第１層に積層され、前記トレンチに連通する開口部が設けられた第２層と、前記トレンチ及び前記開口部の少なくとも内側に設けられた、第１容量電極、第１容量絶縁膜、第２容量電極を含む容量素子と、を有し、前記第１層の層厚は前記第２層の層厚よりも厚く、前記基板と平行な第１の方向において、前記開口部の幅よりも前記トレンチの幅のほうが大きいことを特徴とする。
本適用例によれば、絶縁性の第１層に積層された第２層は、トレンチの内側に庇のようにはみ出した状態となっている。したがって、トレンチ内に単に容量素子を設ける場合に比べて、第１容量電極、第１容量絶縁膜、第２容量電極は、トレンチに対してはみ出した第２層の表面に対しても設けられるので、容量素子の実質的な電気容量を大きくすることができる。言い換えれば、平面視における画素の大きさを小さくして高精細化しても、従来より大きな電気容量を有する容量素子を備え、優れた表示品質を実現可能な電気光学装置を提供できる。
上記適用例に記載の電気光学装置において、前記基板と前記第１層との間に、前記第１容量電極に接する導電層を有することが好ましい。
この構成によれば、トレンチの内側に設けられた第１容量電極に対する配線として導電層を利用できることから、配線構造を簡素化できる。
上記適用例に記載の電気光学装置において、前記容量素子は、前記トレンチ及び前記開口部の少なくとも内側に設けられた、前記第１容量電極、前記第１容量絶縁膜、前記第２容量電極、第２容量絶縁膜、第３容量電極を含むことが好ましい。
この構成によれば、容量素子の電気容量をさらに大きくすることができる。
上記適用例に記載の電気光学装置において、前記第１容量絶縁膜及び前記第２容量絶縁膜のうち少なくとも一方は、高誘電率膜であることが好ましい。
この構成によれば、容量素子の電気容量をより大きくすることができる。
上記適用例に記載の電気光学装置において、前記基板と前記容量素子との間に、画素ごとに設けられたトランジスターを有し、前記トレンチは平面視で前記トランジスターの半導体層と重なっていることが好ましい。
この構成によれば、トランジスターの半導体層に入射する光を容量素子によって遮光することができ、トランジスターにおける光リーク電流の発生を抑制して、安定した動作状態が得られる電気光学装置を提供できる。
［適用例］本適用例に係る電気光学装置の製造方法は、基板上において、絶縁性の第１層に積層して、前記第１層よりもエッチング耐性に優れ、前記第１層よりも層厚が薄い第２層を形成する工程と、異方性エッチングにより前記第１層と前記第２層とに亘るトレンチを画素ごとに形成する工程と、前記トレンチのうち前記第１層が露出した部分を等方性エッチングして前記トレンチを拡張する工程と、拡張された前記トレンチの内壁及び前記第２層の表面を覆う第１導電膜を成膜し、前記第１導電膜をパターニングして第１容量電極を形成する工程と、前記第１容量電極を覆う第１容量絶縁膜を形成する工程と、前記第１容量絶縁膜を覆う第２導電膜を成膜し、前記第２導電膜をパターニングして第２容量電極を形成する工程と、を備える。
本適用例の方法によれば、トレンチを拡張すると、絶縁性の第１層に積層された第２層は、トレンチの内側へ庇のようにはみ出すことになる。したがって、トレンチの内側にはみ出した第２層の表面に対しても、第１容量電極、第１容量絶縁膜、第２容量電極が順に形成される。ゆえに、単にトレンチの内側に容量素子を形成する場合に比べて、より大きな電気容量を有する容量素子を備えた電気光学装置を製造することができる。
上記適用例に記載の電気光学装置の製造方法において、前記基板と前記第１層との間に導電層を形成する工程を有し、前記導電層に至るように、前記第１層と前記第２層とに亘る前記トレンチを形成することが好ましい。
この方法によれば、トレンチの内側において第１容量電極は導電層と接するように形成されるため、第１容量電極の配線として導電層を利用し配線構造が簡素化された容量素子を有する電気光学装置を製造することができる。
上記適用例に記載の電気光学装置の製造方法において、前記第２容量電極を覆う第２容量絶縁膜を形成する工程と、前記第２容量絶縁膜を覆う第３導電膜を成膜し、前記第３導電膜をパターニングして第３容量電極を形成する工程と、をさらに備えることが好ましい。
この方法によれば、さらに大きな電気容量を有する容量素子を形成することができる。
上記適用例に記載の電気光学装置の製造方法において、前記第１容量絶縁膜及び前記第２容量絶縁膜のうち少なくとも一方を、高誘電率膜を用いて形成することが好ましい。
この方法によれば、より大きな電気容量を有する容量素子を形成することができる。
［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、電気光学装置は画素に印加された画像信号に基づく電位を保持可能な所望の電気容量を有する容量素子を備えているので、優れた表示品質を有し見栄えのよい表示が可能な電子機器を提供することができる。
第１実施形態の液晶装置の構成を示す概略平面図。 図１に示す液晶装置のＨ−Ｈ’線に沿った概略断面図。 液晶装置の電気的な構成を示す等価回路図。 画素の配置を示す概略平面図。 素子基板におけるＴＦＴ及び保持容量の配置を示す概略平面図。 図５のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図。 図５のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図。 第１実施形態の液晶装置の製造方法を示すフローチャート。 第１実施形態の液晶装置の製造方法における工程を説明するための図。 第１実施形態の液晶装置の製造方法における工程を説明するための図。 第１実施形態の液晶装置の製造方法における工程を説明するための図。 第１実施形態の液晶装置の製造方法における工程を説明するための図。 導電層に対するボトル型トレンチの配置を示す概略平面図。 第１実施形態の液晶装置の製造方法における工程を説明するための図。 第１実施形態の液晶装置の製造方法における工程を説明するための図。 第１実施形態の液晶装置の製造方法における工程を説明するための図。 第１実施形態の液晶装置の製造方法における工程を説明するための図。 第１実施形態の液晶装置の製造方法における工程を説明するための図。 第２実施形態の液晶装置の素子基板におけるＴＦＴ及び保持容量の配置を示す概略平面図。 図２０は図１９のＣ−Ｃ’線に沿った素子基板の構造を示す概略断面図。 図２１は電子機器としての投射型表示装置の構成を示す概略図。 図２２は反射型の液晶装置における保持容量の構成を示す概略断面図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
本実施形態では、電気光学装置として画素ごとに薄膜トランジスター（Thin Film Transistor；以降、ＴＦＴと称す）を備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ）として好適に用いることができるものである。
（第１実施形態）
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置の構成について、図１〜図３を参照して説明する。図１は液晶装置の構成を示す概略平面図、図２は図１に示す液晶装置のＨ−Ｈ’線に沿った概略断面図、図３は液晶装置の電気的な構成を示す等価回路図である。
図１及び図２に示すように、本実施形態の液晶装置１００は、互いに対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透光性を有する例えば石英基板やガラス基板などが用いられる。なお、本明細書における透光性とは、可視光波長領域の光を少なくとも８５％以上透過可能な性質を言う。また、本明細書における遮光性とは、可視光波長領域の光を少なくとも９５％以上遮光可能な性質を言う。
素子基板１０は、対向基板２０よりも一回り大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁部に沿って額縁状に配置されたシール材６０を介して貼り合わされ、その隙間に正または負の誘電異方性を有する液晶が封入されて、液晶層５０が構成されている。シール材６０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材６０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
シール材６０の内側には、複数の画素Ｐがマトリックス状に配列した表示領域Ｅが設けられている。また、対向基板２０には、シール材６０と表示領域Ｅとの間に表示領域Ｅを取り囲む見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などで構成されている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。
素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。素子基板１０の上記端子部に沿った第１の辺部とシール材６０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材６０と表示領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３の辺部及び第４の辺部に沿ったシール材６０と表示領域Ｅとの間に走査線駆動回路１０２が設けられている。第２の辺部のシール材６０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配置された複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部及び第４の辺部に沿った方向をＹ方向として説明する。また、本明細書では、Ｘ方向およびＹ方向と直交し、対向基板２０の法線方向から見ることを「平面視」あるいは「平面的」という。
図２に示すように、素子基板１０は、基材１０ｓ、並びに基材１０ｓの液晶層５０側の面に形成されたＴＦＴ３０や画素電極１５、及び画素電極１５を覆う配向膜１８などを有している。ＴＦＴ３０や画素電極１５は、画素Ｐの構成要素である。画素Ｐの詳細は後述する。
対向基板２０は、基材２０ｓ、並びに基材２０ｓの液晶層５０側の面に順に積層された見切り部２１、平坦化層２２、共通電極２３、及び配向膜２４などを有している。
見切り部２１は、図１に示すように表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮り、周辺回路が光によって誤動作することを防止する役割を有している。また、不必要な迷光が表示領域Ｅに入射しないように遮光して、表示領域Ｅの表示における高いコントラストを確保している。
平坦化層２２は、例えばシリコン酸化物などの無機材料からなり、透光性を有して見切り部２１を覆うように設けられている。このような平坦化層２２は、例えばプラズマＣＶＤ法などを用いて形成されたシリコン酸化膜であり、平坦化層２２上に形成される共通電極２３の表面凹凸を緩和可能な程度の膜厚を有している。
共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続されている。
画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて設定されており、シリコン酸化物などの無機材料の斜め蒸着膜（無機配向膜）が採用されている。配向膜１８，２４は、無機配向膜の他にポリイミドなどの有機配向膜を採用してもよい。
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
次に、図３を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号配線としての複数の走査線３及び複数のデータ線６と、容量線７とを有する。
走査線３とデータ線６とで区分された領域には、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
走査線３はＴＦＴ３０のゲートに電気的に接続され、データ線６はＴＦＴ３０のソースに電気的に接続され、画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
データ線６は、データ線駆動回路１０１（図１参照）に接続されている。画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路１０１からデータ線６を経由して各画素Ｐに供給される。走査線３は、走査線駆動回路１０２（図１参照）に接続されている。走査信号ＳＣ１，ＳＣ２，…，ＳＣｍは、走査線駆動回路１０２から走査線３を経由して各画素Ｐに供給される。
データ線駆動回路１０１から供給される画像信号Ｄ１〜Ｄｎは、この順に線順次でデータ線６に供給してもよく、互いに隣り合う複数のデータ線６同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６から供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と共通電極２３との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に容量素子としての保持容量１６が接続されている。保持容量１６は、ＴＦＴ３０のドレインと容量線７との間に設けられている。
なお、図１に示した検査回路１０３には、データ線６が接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図３の等価回路では省略している。
また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６に供給するサンプリング回路、データ線６に所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
次に、液晶装置１００における画素Ｐの構成について、図４を参照して説明する。図４は画素の配置を示す概略平面図である。
図４に示すように、液晶装置１００における画素Ｐは、例えば平面視で略四角形（略正方形）の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
Ｘ方向に延在する非開口領域には、図３に示した走査線３が設けられている。走査線３は遮光性の導電部材が用いられており、走査線３によって非開口領域の一部が構成されている。
同じく、Ｙ方向に延在する非開口領域には、図３に示したデータ線６や容量線７が設けられている。データ線６や容量線７も遮光性の導電部材が用いられており、これらによって非開口領域の一部が構成されている。
非開口領域の交差部付近には、図３に示したＴＦＴ３０や保持容量１６が設けられている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０や保持容量１６を設けることにより、ＴＦＴ３０の光リーク電流の発生を抑制すると共に、開口領域における開口率を確保している。
画素Ｐごとに画素電極１５が設けられている。画素電極１５は平面視で略正方形であり、画素電極１５の外縁が非開口領域と重なるようにして開口領域に設けられている。
本実施形態の液晶装置１００は、透過型であって、対向基板２０側から光が入射することを前提として、素子基板１０には、画素Ｐに入射した光をＴＦＴ３０に入射させないようにする遮光構造が導入されている。また、開口領域における開口率を確保しつつ、非開口領域に設けられた保持容量１６において、非開口領域の幅が狭くなったとしても所望の電気容量を確保可能な構成となっている。
本実施形態の液晶装置１００は、後述する投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ）として用いられることから、Ｘ方向及びＹ方向における画素Ｐの配置ピッチが例えば５μｍ未満の場合、画素電極１５が配置される開口領域において５０％以上の開口率を確保する観点から、非開口領域のＸ方向及びＹ方向の幅は、１μｍ〜１．５μｍ未満に設定される。
＜ＴＦＴ及び保持容量＞
次に、素子基板１０におけるＴＦＴ３０及び保持容量１６の構成について、図５〜図７を参照して説明する。図５は素子基板におけるＴＦＴ及び保持容量の配置を示す概略平面図である。
図５に示すように、Ｘ方向に延在する走査線３と、Ｙ方向に延在するデータ線６との交差部に対応して画素ＰごとにＴＦＴ３０が設けられている。ＴＦＴ３０は、例えば、高温ポリシリコンからなる半導体層３０ａを有し、半導体層３０ａは上記交差部においてデータ線６に沿って配置されている。半導体層３０ａは、不純物イオンが濃度を変えて注入されてなる、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、第２ソース・ドレイン領域３０ｄを有するＬＤＤ（Lightly Doped Drain）構造となっている。
また、本実施形態では、Ｙ方向に隣り合う画素ＰにおけるＴＦＴ３０の半導体層３０ａは、第１ソース・ドレイン領域３０ｓをデータ線６に電気的に接続させるためのコンタクトホール３１を共有すべく、相互の第１ソース・ドレイン領域３０ｓが繋がった状態となっている。２つの半導体層３０ａが繋がった状態における両端部には、第２ソース・ドレイン領域３０ｄと保持容量１６及び画素電極１５とを電気的に接続させるためのコンタクトホール３２が設けられている。具体的には、コンタクトホール３１はデータ線６との電気的な接続を図るための中継層５５ｃに接続されている。コンタクトホール３２は保持容量１６及び画素電極１５との電気的な接続を図るための中継層５５ｄに接続されている。
素子基板１０の詳しい構造については後述するが、基材１０ｓ上において、半導体層３０ａは、第１遮光層５１と走査線３との間に配置されている。第１遮光層５１は、平面視でコンタクトホール３１とは重なっていないが、走査線３とデータ線６との交差部及びコンタクトホール３２と重なるように略十字状に形成されている。走査線３は上記交差部からデータ線６に沿うＹ方向において上下に突出した部分を有している。これにより、走査線３は、半導体層３０ａのチャネル領域３０ｃ及びチャネル領域３０ｃを挟む接合領域３０ｅ，３０ｆと、第１ソース・ドレイン領域３０ｓの一部並びに第２ソース・ドレイン領域３０ｄと平面視で重なった状態となっている。
また、走査線３とデータ線６との交差部において、平面視で走査線３と重なるように略十字状の導電層５５が配置されている。導電層５５は、上記交差部からデータ線６に沿うＹ方向において上下に突出した走査線３の部分にも重なっている。導電層５５と同層において、第１ソース・ドレイン領域３０ｓをデータ線６に電気的に接続させるための中継層５５ｃと、第２ソース・ドレイン領域３０ｄを保持容量１６及び画素電極１５に電気的に接続させるための中継層５５ｄとがそれぞれ独立して島状に形成されている。
ＴＦＴ３０の半導体層３０ａにおけるチャネル領域３０ｃと平面視で重なる位置に島状にゲート電極３０ｇが設けられている。また、基材１０ｓ上において、ゲート電極３０ｇと走査線３との間には、第２遮光層５２が設けられている。第２遮光層５２は、導電層５５や走査線３の下層の位置することから、図５では、Ｘ方向において、画素Ｐの左側に位置する半導体層３０ａに対しては導電層５５の配置が分かるように図示し、画素Ｐの右側に位置する半導体層３０ａに対しては導電層５５や走査線３を透かして第２遮光層５２の平面形状と配置とが分かるように図示している。これによれば、第２遮光層５２は、平面視で、半導体層３０ａを挟んでＹ方向に延在した部分５２ａ，５２ｂと、チャネル領域３０ｃと重なりＸ方向に延在すると共にＹ方向に離間して配置された部分５２ｃ，５２ｄとを有している。半導体層３０ａを挟んでＹ方向に延在した部分５２ａ，５２ｂのＹ方向における長さは、上記交差部における導電層５５のＹ方向の長さとほぼ同じである。
保持容量１６は、導電層５５の上方において、平面視で第２遮光層５２と重なるようにして形成されたトレンチ（溝）４５ｔ（図５では破線で示した略長方形）に設けられている。
次に、図６及び図７を参照して素子基板１０の構造について説明する。図６は図５のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図、図７は図５のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図である。図５においてＡ−Ａ’線は、平面視で、導電層５５上のコンタクトホール４５ａと、半導体層３０ａのチャネル領域３０ｃと接合領域３０ｅとの境界とをＸ方向に通過する線分である。図５においてＢ−Ｂ’線は、平面視で、コンタクトホール３１からコンタクトホール３２まで半導体層３０ａをＹ方向に通過する線分である。
図６に示すように、基材１０ｓ上には、まず第１遮光層５１が形成される。第１遮光層５１は、例えば遮光性の導電膜からなる。遮光性の導電膜としては、後述する半導体層３０ａの高温（おおよそ１０００℃）での形成を考慮して、高温でも物性が変化し難い、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。本実施形態では、Ｗ−Ｓｉ（タングステンシリサイド）が用いられている。
第１遮光層５１を覆って例えば酸化シリコン（ＳｉＯ2）からなる第１絶縁膜４１が形成される。そして、第１絶縁膜４１上に半導体層３０ａが形成される。半導体層３０ａは前述したように例えば高温ポリシリコン（Ｐｏｌｙ−Ｓｉ）からなりＬＤＤ構造を有している。半導体層３０ａ及び第１絶縁膜４１を覆うように第２絶縁膜４２が形成される。第２絶縁膜４２は、ゲート絶縁膜として機能するものであり、例えば、酸化シリコン（ＳｉＯ2）や、酸化シリコンよりも高い誘電率を有する酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）などの高誘電率膜が用いられる。
半導体層３０ａを覆う第２絶縁膜４２上に例えば導電性ポリシリコンからなるゲート電極３０ｇが形成される。ゲート電極３０ｇは、図５に示したように半導体層３０ａのチャネル領域３０ｃと平面視で重なるように形成される。ゲート電極３０ｇ及び第２絶縁膜４２を覆って例えば酸化シリコンからなる第１層間絶縁膜４３が形成される。第１層間絶縁膜４３は、ゲート電極３０ｇを覆うことでその表面に凹凸が生ずることから、この凹凸を解消するようにＣＭＰ処理などの平坦化処理が施される。第１層間絶縁膜４３、第２絶縁膜４２、第１絶縁膜４１のうち平面視でゲート電極３０ｇと重なる部分の一部と、Ｘ方向にゲート電極３０ｇを挟む部分を貫通して第１遮光層５１に至る溝４３ｔが形成され、溝４３ｔを埋めるように第１層間絶縁膜４３を覆う遮光性の導電膜が形成される。当該導電膜をパターニングして第２遮光層５２が形成される。第２遮光層５２もまた上述した第１遮光層５１と同様の遮光性の導電膜を用いて形成される。
第２遮光層５２と接するように第１層間絶縁膜４３上に例えばＡｌ（アルミニウム）やＴｉ（チタン）、あるいはこれらの金属の合金や窒化物などの低抵抗配線用の導電膜が成膜され、当該導電膜をパターニングして走査線３として機能する第３遮光層５３が形成される。
第３遮光層５３を覆って例えば酸化シリコンからなる第２層間絶縁膜４４が形成される。第２層間絶縁膜４４を覆って低抵抗配線用の導電膜が成膜され、当該導電膜をパターニングして、平面視でＴＦＴ３０の半導体層３０ａと重なる位置に導電層５５が形成される。
導電層５５を覆って絶縁性の第１層として例えば酸化シリコンからなる第１絶縁層４５が形成される。第１絶縁層４５には、平面視でＴＦＴ３０の半導体層３０ａと重なると共に、導電層５５に至るトレンチ４５ｔが形成される。また、第１絶縁層４５には、トレンチ４５ｔとは別に、導電層５５に至る貫通孔が形成され、この貫通孔を埋める導電膜が形成され、導電層５５に接続したコンタクトホール４５ａが形成される。
第１絶縁層４５に積層され、トレンチ４５ｔの内側に庇のようにはみ出す第２層としての第２絶縁層４６が形成される。このような第２絶縁層４６によって開口部４６ａが規定されている。第１絶縁層４５に設けられたトレンチ４５ｔと第２絶縁層４６の開口部４６ａとにより、断面がボトル状の空間が構成され、このボトル状の空間に第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃを含む容量素子としての保持容量１６が設けられている。トレンチ４５ｔの底面において導電層５５と第１容量電極１６ａとが接して電気的に接続されている。一方で、第２容量電極１６ｃは、トレンチ４５ｔが形成された領域よりも外側に延びるようにパターニングされている。また、第２容量電極１６ｃと同層において、島状に中継層１６ｆが形成され、コンタクトホール４５ａに電気的に接続されている。上述したように、トレンチ４５ｔに連通する開口部４６ａを含めた構成を以降、ボトル型トレンチ４５ｔと呼ぶこともある。
このような保持容量１６の詳しい形成方法については後述するが、ボトル型トレンチ４５ｔに第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃを形成し、この後に第３層間絶縁膜４７を形成することで、開口部４６ａが第３層間絶縁膜４７で閉塞され、ボトル型トレンチ４５ｔ及び開口部４６ａの大きさによってはその内部にボイド１６ｖが生ずることもある。
保持容量１６及び中継層１６ｆを覆って例えば酸化シリコンからなる第３層間絶縁膜４７が形成される。第３層間絶縁膜４７において、中継層１６ｆに至る貫通孔と、引き出された第２容量電極１６ｃに至る貫通孔とが形成される。また、これらの貫通孔を埋めるように第３層間絶縁膜４７上に低抵抗配線用の導電膜が成膜され、当該導電膜をパターニングして、データ線６として機能する配線層５６ａと、第２容量電極１６ｃにコンタクトホール４７ｂを介して接続された中継層５６ｂと、中継層１６ｆにコンタクトホール４７ａを介して接続された中継層５６ｃとが形成される。
配線層５６ａ、中継層５６ｂ，５６ｃを覆って例えば酸化シリコンからなる第４層間絶縁膜４８が形成される。第４層間絶縁膜４８において、中継層５６ｃに至る貫通孔と、中継層５６ｂに至る貫通孔とが形成される。また、これらの貫通孔を埋めるように第４層間絶縁膜４８上に低抵抗配線用の導電膜が成膜され、当該導電膜をパターニングして、中継層５６ｃにコンタクトホール４８ａを介して接続され、容量線７として機能する配線層５７ａと、中継層５６ｂにコンタクトホール４８ｂを介して接続された中継層５７ｂとが形成される。
配線層５７ａ及び中継層５７ｂを覆って例えば酸化シリコンからなる第５層間絶縁膜４９が形成される。第５層間絶縁膜４９において、中継層５７ｂに至る貫通孔が形成される。また、この貫通孔を埋めるように第５層間絶縁膜４９上に例えばＩＴＯやＩＺＯなどの透明導電膜が成膜され、当該透明導電膜をパターニングして、中継層５７ｂにコンタクトホール４９ａを介して接続された画素電極１５が画素Ｐごとに形成される。
つまり、ボトル型トレンチ４５ｔに形成された保持容量１６の第１容量電極１６ａは、導電層５５、コンタクトホール４５ａ、中継層１６ｆ、コンタクトホール４７ａ、中継層５６ｃ、コンタクトホール４８ａを介して容量線７として機能する配線層５７ａに電気的に接続される。また、保持容量１６の第２容量電極１６ｃは、コンタクトホール４７ｂ、中継層５６ｂ、コンタクトホール４８ｂ、中継層５７ｂ、コンタクトホール４９ａを介して画素電極１５に電気的に接続される。
次に、図７を参照して、図６では説明できていないＴＦＴ３０及び保持容量１６に係る構成についてさらに説明する。
半導体層３０ａの第１ソース・ドレイン領域３０ｓの端部及び第２ソース・ドレイン領域３０ｄの端部と、第１絶縁膜４１との間には下地層４１ａが設けられている。下地層４１ａは、例えば高温ポリシリコンなどを用いて形成される。下地層４１ａを形成することにより、半導体層３０ａの第１ソース・ドレイン領域３０ｓの端部及び第２ソース・ドレイン領域３０ｄの端部が嵩上げされ、コンタクトホール３１，３２を形成する際に、上記端部がエッチングされて電気的な接続が損なわれることを防止している。
第１層間絶縁膜４３上に形成された走査線３として機能する第３遮光層５３は、第３遮光層５３とゲート電極３０ｇとの間に設けられた第２遮光層５２の部分５２ｃ，５２ｄによってゲート電極３０ｇに電気的に接続されている。
第３遮光層５３を覆う第２層間絶縁膜４４が形成される。第２絶縁膜４２、第１層間絶縁膜４３、第２層間絶縁膜４４を貫通して、半導体層３０ａの第１ソース・ドレイン領域３０ｓに至る貫通孔と、同じく半導体層３０ａの第２ソース・ドレイン領域３０ｄに至る貫通孔が形成される。これらの貫通孔を埋めるように第２層間絶縁膜４４を覆って低抵抗配線用の導電膜が成膜される。当該導電膜をパターニングして、導電層５５と、コンタクトホール３１と、コンタクトホール３１を介して第１ソース・ドレイン領域３０ｓに電気的に接続された中継層５５ｃと、コンタクトホール３２と、コンタクトホール３２を介して第２ソース・ドレイン領域３０ｄに電気的に接続された中継層５５ｄとが形成される。
第１絶縁層４５には、中継層５５ｃに至るコンタクトホール４５ｂと、中継層５５ｄに至るコンタクトホール４５ｃとが形成される。また、第１絶縁層４５上には、第２容量電極１６ｃと同層において中継層１６ｇが形成され、中継層１６ｇはコンタクトホール４５ｂを介して下層の中継層５５ｃに接続されている。また、第２容量電極１６ｃは、ボトル型トレンチ４５ｔが設けられた領域から外側に延びてコンタクトホール４５ｃと接している。すなわち、第２容量電極１６ｃは、コンタクトホール４５ｃ、中継層５５ｄ、コンタクトホール３２を介して半導体層３０ａの第２ソース・ドレイン領域３０ｄに電気的に接続されている。図６に示したように、第２容量電極１６ｃは画素電極１５とも電気的に接続されている。つまり、第２容量電極１６ｃは、半導体層３０ａの第２ソース・ドレイン領域３０ｄ（ＴＦＴ３０のドレイン）と画素電極１５とに電気的に接続されている。
ボトル型トレンチ４５ｔに設けられた保持容量１６と、中継層１６ｇとを覆う第３層間絶縁膜４７が形成される。第３層間絶縁膜４７には、中継層１６ｇに至る貫通孔が形成され、この貫通孔を埋めるように第３層間絶縁膜４７上に低抵抗配線用の導電膜が成膜される。当該導電膜をパターニングして、データ線６として機能する配線層５６ａと、中継層１６ｇと配線層５６ａとの電気的な接続を図るコンタクトホール４７ｃとが形成される。
配線層５６ａを覆う第４層間絶縁膜４８が形成され、第４層間絶縁膜４８上に容量線７として機能する配線層５７ａが形成される。さらに、配線層５７ａを覆う第５層間絶縁膜４９が形成される。
図６及び図７に示すように、基材１０ｓにおいて、第１遮光層５１上にＴＦＴ３０の半導体層３０ａが配置され、半導体層３０ａの上方には、ゲート電極３０ｇ、第２遮光層５２、第３遮光層５３（走査線３）、導電層５５、保持容量１６が配置されている。導電層５５や保持容量１６もまた遮光性を有していることから、基材１０ｓ側からＴＦＴ３０に向かって入射する光だけでなく、対向基板２０側から液晶層５０を介して素子基板１０に入射し、ＴＦＴ３０に向かう光は、保持容量１６、導電層５５、第３遮光層５３によって遮光される。すなわち、ＴＦＴ３０の半導体層３０ａに入射する光が遮光される構造となっているので、半導体層３０ａに光リーク電流が流れ難くなり、安定した動作が実現される。なお、基材１０ｓが本発明の容量素子が設けられる基板の一例である。
＜電気光学装置の製造方法＞
次に、本実施形態の電気光学装置の製造方法の一例として、液晶装置１００の製造方法について説明する。液晶装置１００の製造方法における特徴部分は、保持容量１６の形成方法にあるため、保持容量１６及びこれに関連する構成の形成方法について、図８〜図１８を参照して説明する。図８は液晶装置の製造方法を示すフローチャート、図９〜図１８は液晶装置の製造方法における工程を説明するための図である。なお、図１３を除く図９〜図１８は、図５のＡ−Ａ’線に沿った製造過程における素子基板の構造を示す概略断面図、図１３は導電層に対するボトル型トレンチの配置を示す概略平面図である。
図８に示すように、本実施形態の液晶装置１００の製造方法は、導電層形成工程（ステップＳ１）と、絶縁層形成工程（ステップＳ２）と、トレンチ形成工程（ステップＳ３）と、トレンチ拡張工程（ステップＳ４）と、第１容量電極形成工程（ステップＳ５）と、第１容量絶縁膜形成工程（ステップＳ６）と、第２容量電極形成工程（ステップＳ７）とを備えている。
なお、基材１０ｓ上に第１遮光層５１やＴＦＴ３０を形成する工程、走査線３として機能する第３遮光層５３を形成する工程などは、公知の方法を適用することができる。また、保持容量１６を形成した後の、データ線６として機能する配線層５６ａ、容量線７として機能する配線層５７ａ、画素電極１５などの形成方法もまた公知の方法を適用することができる。
ステップＳ１の導電層形成工程では、図９に示すように、第３遮光層５３を覆う第２層間絶縁膜４４上に、導電層５５を形成する。なお、図９では図示していないが、第１ソース・ドレイン領域３０ｓのコンタクトホール３１に係る中継層５５ｃ、第２ソース・ドレイン領域３０ｄのコンタクトホール３２に係る中継層５５ｄもまた同時に形成する（図７参照）。導電層５５及び中継層５５ｃ，５５ｄの形成方法としては、第２層間絶縁膜４４を覆う低抵抗配線用の導電膜を例えばスパッタ法などで成膜して、当該導電膜をフォトリソグラフィ法によりパターニングする方法が挙げられる。この後の工程において導電層５５に接するように第１容量電極１６ａを形成することから、相互の電気的な安定接続を考慮して、上記導電膜は第１容量電極１６ａと同じ材料が用いられる。本実施形態では、導電層５５及び第１容量電極１６ａの材料としてＴｉＮが用いられている。上記導電膜の膜厚は、例えば１００ｎｍ〜１５０ｎｍである。そして、ステップＳ２へ進む。
ステップＳ２の絶縁層形成工程では、図１０に示すように、まず、導電層５５を覆う絶縁性の第１層としての第１絶縁層４５を形成する。第１絶縁層４５の形成方法としては、例えばプラズマＣＶＤ法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を形成する方法が挙げられる。第１絶縁層４５に導電層５５に至る貫通孔を例えばドライエッチングにより形成した後に、この貫通孔を埋めるように導電膜を成膜する。さらに導電膜が形成された第１絶縁層４５の表面の凹凸を緩和するようにＣＭＰ処理などの平坦化処理を施す。これにより、導電層５５に接続するコンタクトホール４５ａが形成される。なお、図１０には図示していないが、第１絶縁層４５に、中継層５５ｃに接続するコンタクトホール４５ｂと、中継層５５ｄに接続するコンタクトホール４５ｃとを同様に形成する（図７参照）。そして、平坦化された第１絶縁層４５に積層して第２層としての第２絶縁層４６を形成する。第２絶縁層４６の形成方法としては、この後に行われるボトル型トレンチの形成を考慮して、ＴＥＯＳ膜を用いて形成された第１絶縁層４５よりも等方性エッチングに対するエッチング耐性を有する例えば窒化シリコン（ＳｉＮｘ）、結晶性の酸化ハフニウム（ＨｆＯｘ）や酸化ジルコニウム（ＺｒＯｘ）などをスパッタ法で成膜する方法が挙げられる。第２絶縁層４６の層厚は例えば５０ｎｍ〜１５０ｎｍである。これに対して、平坦化処理後の第１絶縁層４５の層厚は第２絶縁層４６よりも厚く、例えば３０００ｎｍ（３μｍ）である。なお、第１絶縁層４５よりも等方性エッチングに対するエッチング耐性を有する第２層は、絶縁性材料を用いて形成することに限定されない。例えばアモルファスシリコン、デポポリシリコンなどの半導体材料や、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）などの金属化合物を用いて形成してもよい。そして、ステップＳ３へ進む。
ステップＳ３のトレンチ形成工程では、図１１に示すように、第２絶縁層４６及び第１絶縁層４５を貫通して導電層５５に至るようにトレンチ４５ｔを形成する。このようなトレンチ４５ｔの形成方法としては、第２絶縁層４６側から異方性エッチングであるドライエッチングを施す方法が挙げられる。これによって断面における幅がほぼ一定のトレンチ４５ｔが形成される。ドライエッチングにおいて導電層５５はエッチングストッパーとして機能する。言い換えれば、導電層５５上の第１絶縁層４５を異方性エッチングしてトレンチ４５ｔを形成することにより、トレンチ４５ｔの深さｔｄを確実に規定することができる。そして、ステップＳ４へ進む。
ステップＳ４のトレンチ拡張工程では、図１２に示すように、断面におけるトレンチ４５ｔの幅を導電層５５からはみ出ない範囲で拡張する。トレンチ４５ｔの幅を拡張する方法としては、トレンチ４５ｔ内に露出したＴＥＯＳ膜からなる第１絶縁層４５を例えばフッ酸を含む溶液を用いたウェットエッチングにより幅方向に等方性エッチングする方法が挙げられる。これにより、平面視では、図１３に示すように、略十字状の導電層５５のうちＹ方向に沿った部分からはみ出ないように拡張されたトレンチ４５ｔが形成される。また、トレンチ４５ｔの内側に第２絶縁層４６によって規定された開口部４６ａが形成される。つまり、平面視でＹ方向に長い略長方形のボトル型トレンチ４５ｔが形成される。なお、平面視におけるボトル型トレンチ４５ｔの形状は略長方形であることに限定されない。例えば、略十字状の導電層５５の形状に対応させて、略十字状のボトル型トレンチ４５ｔとしてもよい。
ボトル型トレンチ４５ｔにおいて、平面視における開口部４６ａのＸ方向の幅をｄ１とし、Ｙ方向の幅をｄ２とする。また、平面視におけるトレンチ４５ｔのＸ方向の幅をｄ３とし、Ｙ方向の幅をｄ４とする。そして、図１２に示すようにトレンチ４５ｔの深さをｔｄとする。上述したように等方性エッチングを施してボトル型トレンチ４５ｔを形成することから、トレンチ４５ｔのＸ方向の幅ｄ３は開口部４６ａのＸ方向の幅ｄ１よりも大きく、同じくトレンチ４５ｔのＹ方向の幅ｄ４は開口部４６ａのＹ方向の幅ｄ２よりも大きい。また、平面視における開口部４６ａとトレンチ４５ｔの内壁との距離は、Ｘ方向、Ｙ方向のいずれにおいても同じである。つまり、開口部４６ａの平面形状とトレンチ４５ｔの平面形状とは相似となる。そして、ステップＳ５へ進む。なお、ボトル型トレンチ４５ｔの幅を規定するＸ方向及びＹ方向は、本発明の基板と平行な第１の方向の一例である。
ステップＳ５の第１容量電極形成工程では、トレンチ４５ｔの内壁及び第２絶縁層４６の表面を覆う第１導電膜を形成し、第１導電膜をパターニングして、図１４に示すように第１容量電極１６ａを形成する。第１導電膜は、トレンチ４５ｔの底部において導電層５５と接するため前述したように、導電層５５と第１容量電極１６ａとは同じ材料を用いて形成される。具体的には、ＴｉＣｌ4を含むガスと窒素ガスとを用いたＣＶＤ法により例えば膜厚がおよそ５０ｎｍの第１導電膜としてのＴｉＮ膜を形成する。ＴｉＮ膜をパターニングして第１容量電極１６ａとする。第１容量電極１６ａは、トレンチ４５ｔの内部を被覆すると共に、開口部４６ａを含めた第２絶縁層４６の表面の一部を被覆するように形成される。そして、ステップＳ６へ進む。
ステップＳ６の第１容量絶縁膜形成工程では、図１５に示すように、トレンチ４５ｔの内部を含めた第１容量電極１６ａの表面を覆うように第１容量絶縁膜１６ｂを形成する。第１容量絶縁膜１６ｂの形成方法としては、ＣＶＤ法でも可能であるが、トレンチ４５ｔの内部に形成された第１容量電極１６ａに対する被覆性と、電気容量を考慮してできるだけ薄く且つ均一に成膜可能であることとを考慮して、原子層堆積法（Atomic Layer deposition；ＡＬＤ法）を用いることが好ましい。また、ＡＬＤ法を用いて、酸化シリコンよりも高い誘電率を有する酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）などからなる高誘電率膜を形成することが電気容量を大きくする点でより好ましい。第１容量絶縁膜１６ｂの膜厚は例えば１０ｎｍ〜４０ｎｍである。そして、ステップＳ７へ進む。
ステップＳ７の第２容量電極形成工程では、まず、図１６に示すように、第２絶縁層４６と第１容量絶縁膜１６ｂとをドライエッチングして、開口部４６ａ付近の第２絶縁層４６と第１容量絶縁膜１６ｂとを残した状態に一括パターニングする。これにより、コンタクトホール４５ａが第１絶縁層４５の表面に露出する。図１６には図示していないが、半導体層３０ａの第１ソース・ドレイン領域３０ｓとの電気的な接続を図るコンタクトホール４５ｂ、半導体層３０ａの第２ソース・ドレイン領域３０ｄとの電気的な接続を図るコンタクトホール４５ｃもまた第１絶縁層４５の表面に露出する。また、平面視でＴＦＴ３０が設けられている非開口領域以外の開口領域における第２絶縁層４６及び第１容量絶縁膜１６ｂもドライエッチングされる。したがって、透過率が酸化シリコンよりも低い、例えば窒化シリコンからなる第２絶縁層４６や高誘電率膜からなる第１容量絶縁膜１６ｂが除去されるので、開口領域における透過率の低下を抑制できる。
そして、トレンチ４５ｔの内部を含む第１容量絶縁膜１６ｂの表面を覆うように第２導電膜を成膜し、第２導電膜をパターニングして、図１７に示すように、第２容量電極１６ｃと、中継層１６ｆとを形成する。第２導電膜の形成方法は、第１容量電極１６ａと同様であって、ＴｉＣｌ4を含むガスと窒素ガスとを用いたＣＶＤ法により例えば膜厚がおよそ５０ｎｍの第２導電膜としてのＴｉＮ膜を形成する。中継層１６ｆはコンタクトホール４５ａと重なる位置に形成され、第２容量電極１６ｃはボトル型トレンチ４５ｔが形成された領域よりも外側に延びるようにパターニングされる。なお、図１７には図示していないが、第２容量電極１６ｃと同層において、同時に、半導体層３０ａの第１ソース・ドレイン領域３０ｓとの電気的な接続を図るコンタクトホール４５ｂと重なる位置に中継層１６ｇが形成される。また、第２容量電極１６ｃは、半導体層３０ａの第２ソース・ドレイン領域３０ｄとの電気的な接続を図るコンタクトホール４５ｃと重なるようにもパターニングされる（図７参照）。これにより、導電層５５上のトレンチ４５ｔにおいて、第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃが順に積層されてなる断面がボトル状の保持容量１６ができあがる。
この後に、図１８に示すように、保持容量１６を覆う第３層間絶縁膜４７を形成する。また、第３層間絶縁膜４７上にデータ線６として機能する配線層５６ａを形成すると共に、第２容量電極１６ｃにコンタクトホール４７ｂを介して接続される中継層５６ｂと、中継層１６ｆにコンタクトホール４７ａを介して接続される中継層５６ｃとを形成する。そして、配線層５６ａ、中継層５６ｂ，５６ｃを覆う第４層間絶縁膜４８を形成する。また、第４層間絶縁膜４８上に、中継層５６ｃにコンタクトホール４８ａを介して接続され容量線７として機能する配線層５７ａと、中継層５６ｂにコンタクトホール４８ｂを介して接続される中継層５７ｂとを形成する。
これによって、保持容量１６の第１容量電極１６ａは、導電層５５、コンタクトホール４５ａ、中継層１６ｆ、コンタクトホール４７ａ、中継層５６ｃ、コンタクトホール４８ａを介して配線層５７ａつまり容量線７に接続される。一方で、保持容量１６の第２容量電極１６ｃは、コンタクトホール４７ｂ、中継層５６ｂ、コンタクトホール４８ｂ、中継層５７ｂ、コンタクトホール４９ａを介して画素電極１５に接続される（図６参照）。また、第２容量電極１６ｃは、コンタクトホール４５ｃ、中継層５５ｄ、コンタクトホール３２を介して半導体層３０ａの第２ソース・ドレイン領域３０ｄすなわちＴＦＴ３０のドレインに接続される（図７参照）。
液晶装置１００は前述したように光変調手段（液晶ライトバルブ）として用いられることから、保持容量１６が形成される非開口領域のＸ方向及びＹ方向の幅は、例えば画素Ｐの配置ピッチが５μｍ未満であるとき、１μｍ〜１．５μｍ未満に設定される。そうすると開口部４６ａのＸ方向の幅ｄ１はサブミクロン単位となることから、ボトル型トレンチ４５ｔの深さｔｄをあまり深くすると、ＣＶＤ法で第１容量電極１６ａや第２容量電極１６ｃをトレンチ４５ｔの内部に均一に形成することが難しくなる。上記液晶装置１００の製造方法（保持容量１６の形成方法）において、第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃをボトル型トレンチ４５ｔの内部に均一に形成する観点から、ボトル型トレンチ４５ｔのＹ方向の幅ｄ４に対する開口部４６ａのＹ方向の幅ｄ２のアスペクト比（ｄ２／ｄ４）は、０．８９〜０．９６であることが好ましく、また、ボトル型トレンチ４５ｔの開口部４６ａのＹ方向の幅ｄ２に対するトレンチ４５ｔの深さｔｄのアスペクト比（ｔｄ／ｄ２）は、０．１１〜１．１５であることが好ましい。トレンチ４５ｔの深さが大きくなるほど、開口部４６ａの大きさを大きくすることが必要だが、保持容量１６において所望の電気容量を実現する観点から上記アスペクト比の範囲で適宜調整することが好ましい。
上記第１実施形態の液晶装置１００とその製造方法によれば以下の効果が得られる。
（１）積層された第１絶縁層４５と第２絶縁層４６とに対して異方性エッチングによって形成されたトレンチ４５ｔに保持容量１６を形成する場合に比べて、第１絶縁層４５を等方性エッチングして幅を拡張したトレンチ４５ｔに保持容量１６を形成するので、保持容量１６の断面がボトル状となる。したがって、第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃはボトル型トレンチ４５ｔの内側に庇のようにはみ出した第２絶縁層４６の表面にも形成されるので、第１容量絶縁膜１６ｂを挟んで対向する容量電極の面積が増える。すなわち、従来よりも大きな電気容量を有する保持容量１６を備えた液晶装置１００を提供あるいは製造することができる。
（２）トレンチ４５ｔは導電層５５上に形成され、トレンチ４５ｔの底部において導電層５５と第１容量電極１６ａとが接するように形成される。したがって、導電層５５を第１容量電極１６ａに電気的に接続する配線として利用できるため、保持容量１６に係る配線構造を簡素化できる。また、第１絶縁層４５に異方性エッチングを施してトレンチ４５ｔを形成する際に、導電層５５はエッチングストッパーとして機能することから、トレンチ４５ｔの深さｔｄを確実に規定できる。言い換えれば、所望の電気容量を有する保持容量１６を容易に形成できる。
（３）高誘電率膜を用いて第１容量絶縁膜１６ｂを形成するので、酸化シリコンを用いて第１容量絶縁膜１６ｂを形成する場合に比べて、保持容量１６の電気容量を大きくすることができる。
（４）素子基板１０において、平面視でＴＦＴ３０の半導体層３０ａと重なるようにボトル型トレンチ４５ｔを形成し、ボトル型トレンチ４５ｔに保持容量１６を形成する。保持容量１６を構成する第１容量電極１６ａ及び第２容量電極１６ｃは遮光性の導電膜（ＴｉＮ膜）が用いられているので、対向基板２０側から素子基板１０の半導体層３０ａに入射する光を保持容量１６で遮光することができる。したがって、半導体層３０ａにおける光リーク電流の発生を抑制し、安定した動作が得られるＴＦＴ３０を画素Ｐごとに備えた液晶装置１００を提供あるいは製造することができる。
（第２実施形態）
次に第２実施形態の液晶装置について、図１９及び図２０を参照して説明する。図１９は第２実施形態の液晶装置の素子基板におけるＴＦＴ及び保持容量の配置を示す概略平面図、図２０は図１９のＣ−Ｃ’線に沿った素子基板の構造を示す概略断面図である。
第２実施形態の液晶装置２００は、上記第１実施形態の液晶装置１００に対して、保持容量１６の構成を異ならせたものである。したがって、上記第１実施形態の液晶装置１００と同じ構成には同じ符号を付して詳細な説明は省略する。
図１９に示すように、本実施形態の液晶装置２００は、画素Ｐごとに設けられた、ＴＦＴ３０と、保持容量２１６とを有する素子基板２１０を備えている。他の構成は、上記第１実施形態の液晶装置１００と同じである。素子基板２１０において、ＴＦＴ３０は走査線３とデータ線６の交差部に対応して設けられている。ＴＦＴ３０の半導体層３０ａはＬＤＤ構造を有している。Ｙ方向に隣り合う画素Ｐにおいて、２つの半導体層３０ａはコンタクトホール３１を共有するように相互の第１ソース・ドレイン領域が繋がっており、データ線６に沿って配置されている。
本実施形態の液晶装置２００は、上記交差部において半導体層３０ａと重なるように配置された略十字状の導電層５５を有している。保持容量２１６は、導電層５５上に設けられたボトル型トレンチ４５ｔに形成されている。ボトル型トレンチ４５ｔの平面形状もまたＹ方向に長い略長方形である。
図１９におけるＣ−Ｃ’線は、図５におけるＡ−Ａ’線と同様に、平面視で、導電層５５上のコンタクトホール４５ａと、半導体層３０ａのチャネル領域と接合領域との境界とをＸ方向に通過する線分である。
図２０に示すように、導電層５５上の第１絶縁層４５及び第２絶縁層４６にボトル型トレンチ４５ｔが形成されている。第１絶縁層４５の層厚は第２絶縁層４６よりも大きい。保持容量２１６は、ボトル型トレンチ４５ｔの内側を含めて順に積層された、第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃ、第２容量絶縁膜１６ｄ、第３容量電極１６ｅを含んで構成されている。つまり、保持容量２１６は、上記第１実施形態の液晶装置１００における保持容量１６に対して、第２容量絶縁膜１６ｄと第３容量電極１６ｅとが追加されたものである。
第１容量電極１６ａはボトル型トレンチ４５ｔの底部において導電層５５と接している。第２容量電極１６ｃは、第３層間絶縁膜４７に設けられたコンタクトホール４７ｂと接するように設けられている。第３容量電極１６ｅは、第１絶縁層４５に設けられたコンタクトホール４５ａと接するように設けられている。したがって、コンタクトホール４５ａと導電層５５とを介して第１容量電極１６ａと第３容量電極１６ｅとが電気的に接続されている。第３容量電極１６ｅは、第３層間絶縁膜４７に設けられたコンタクトホール４７ａ、中継層５６ｃ、第４層間絶縁膜４８に設けられたコンタクトホール４８ａを介して容量線７として機能する配線層５７ａに電気的に接続されている。第２容量電極１６ｃは、第３層間絶縁膜４７に設けられたコンタクトホール４７ｂ、中継層５６ｂ、第４層間絶縁膜４８に設けられたコンタクトホール４８ｂ、中継層５７ｂ、第５層間絶縁膜４９に設けられたコンタクトホール４９ａを介して画素電極１５に電気的に接続されている。また、図２０には図示していないが、第２容量電極１６ｃは、ＴＦＴ３０の半導体層３０ａの第２ソース・ドレイン領域に、中継層５５ｄと、コンタクトホール３２とを介して電気的に接続されている（図１９参照）。
すなわち、保持容量２１６は、第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃからなる第１容量素子と、第２容量電極１６ｃ、第２容量絶縁膜１６ｄ、第３容量電極１６ｅからなる第２容量素子とが、ＴＦＴ３０のドレインと容量線７との間に並列に接続された構成となっている。
このような液晶装置２００の製造方法は、上記第１実施形態の液晶装置１００の製造方法におけるステップＳ１〜ステップＳ７に加えて、第２容量電極１６ｃを覆う第２容量絶縁膜１６ｄを形成する工程と、第２容量絶縁膜１６ｄを覆う第３導電膜を成膜し、第３導電膜をパターニングして第３容量電極１６ｅを形成する工程と、をさらに備えている。
第２容量絶縁膜１６ｄの形成方法は、上記第１実施形態の保持容量１６における第１容量絶縁膜１６ｂと同様に、ＡＬＤ法を用いて、酸化シリコンよりも高い誘電率を有する酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）などからなる高誘電率膜を形成することが電気容量を大きくする点でより好ましい。第２容量絶縁膜１６ｄの膜厚は例えば１０ｎｍ〜４０ｎｍである。なお、第１容量絶縁膜１６ｂと第２容量絶縁膜１６ｄとを必ずしも同じ高誘電率膜で形成することに限定されず、異なる種類の材料を用いた高誘電率膜で形成してもよい。また、第１容量絶縁膜１６ｂと第２容量絶縁膜１６ｄとのうちの一方を高誘電率膜を用いて形成してもよい。
第３容量電極１６ｅの形成方法は、上記第１実施形態の保持容量１６における第１容量電極１６ａと同様に、ＴｉＣｌ4を含むガスと窒素ガスとを用いたＣＶＤ法により例えば膜厚がおよそ５０ｎｍの第３導電膜としてのＴｉＮ膜を形成する。ボトル型トレンチ４５ｔ及び開口部４６ａの大きさにもよるが、第３導電膜（ＴｉＮ膜）を成膜する段階で、開口部４６ａが第３導電膜で塞がれて、ボトル型トレンチ４５ｔの内部にボイド１６ｖが生ずることもある。
上記第２実施形態の液晶装置２００とその製造方法によれば、導電層５５上のボトル型トレンチ４５ｔに第１容量素子と第２容量素子とが並列に接続された保持容量２１６が形成されるので、上記第１実施形態の液晶装置１００の保持容量１６に比べて、より大きな電気容量を有する保持容量２１６を備えた液晶装置２００を提供あるいは製造することができる。言い換えれば、上記第１実施形態に比べて、ボトル型トレンチ４５ｔを配置可能な非開口領域が狭くなっても所望の電気容量を有する保持容量２１６を容易に実現可能である。
（第３実施形態）
＜電子機器＞
次に、上記各実施形態の液晶装置が適用された電子機器として、投射型表示装置を例に挙げて図２１を参照して説明する。図２１は電子機器としての投射型表示装置の構成を示す概略図である。
図２１に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、を備えている。また、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、を備えている。さらに、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７と、を備えている。
偏光照明装置１１００は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
液晶ライトバルブ１２１０は、上記第１実施形態の液晶装置１００（図１参照）が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第１実施形態の液晶装置１００が用いられているので、画素Ｐは所望の電気容量を有する保持容量１６を備えており、クロストークやフリッカーなどの表示不具合の発生が抑えられ明るい表示を投射可能な投射型表示装置１０００を提供することができる。なお、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第２実施形態の液晶装置２００を採用しても同様な効果が得られる。
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置の製造方法ならびに該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
（変形例１）上記保持容量１６を適用可能な液晶装置は、透過型の液晶装置１００に限定されない。図２２は反射型の液晶装置における保持容量の構成を示す概略断面図である。例えば、図２２に示すように、反射型の液晶装置３００は、画素Ｐごとに、光反射性を有する画素電極１５Ｒと、ＴＦＴ３０と、保持容量３１６とを有する素子基板３１０を備えている。他の構成は、例えば上記液晶装置１００と同じである。上記液晶装置１００と同じ構成には同じ符号を付して詳細な説明は省略する。変形例の液晶装置３００は、画素電極１５Ｒが光反射性を有していることから、基材１０ｓ上におけるＴＦＴ３０、ＴＦＴ３０に電気的に接続される走査線３、データ線６、容量線７、保持容量３１６の配置は、透過型の液晶装置１００に比べて制約を受け難い。したがって、画素電極１５Ｒの下層の第１絶縁層４５に例えば、複数（本変形例では３つ）のボトル型トレンチ４５ｔを形成し、それぞれのボトル型トレンチ４５ｔの内部を被覆すると共に、開口部４６ａの周辺部を覆うように、第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃを形成して、保持容量３１６を構成する。第１容量電極１６ａはそれぞれのボトル型トレンチ４５ｔの内壁を被覆し、導電層５５を介して容量線７として機能する配線層５７ａに電気的に接続されている。第２容量電極１６ｃは、複数（３つ）のボトル型トレンチ４５ｔに跨って形成され、コンタクトホール４７ｂ、中継層５６ｂ、コンタクトホール４８ｂ、中継層５７ｂ、コンタクトホール４９ａを介して画素電極１５Ｒに接続している。図２２には図示していないが、第２容量電極１６ｃは、ＴＦＴ３０の第２ソース・ドレイン領域にも電気的に接続している。
変形例１によれば、第１容量電極１６ａ、第１容量絶縁膜１６ｂ、第２容量電極１６ｃが順に積層してなり、互いに並列接続された第１容量素子１６ｘ、第２容量素子１６ｙ、第３容量素子１６ｚを有する保持容量３１６を、ＴＦＴ３０のドレインと容量線７との間において画素Ｐごとに備えた反射型の液晶装置３００を提供あるいは製造することができる。言い換えれば、反射型の画素Ｐが高精細となって保持容量３１６を設ける領域が制約されても、所望の電気容量を有する保持容量３１６を実現可能である。なお、上記第２実施形態の液晶装置２００における保持容量２１６の構成を変形例の反射型の液晶装置３００における保持容量３１６の各容量素子に適用することもできる。
（変形例２）上記各実施形態の保持容量が設けられるボトル型トレンチ４５ｔの断面形状は、第１絶縁層４５の層厚方向（深さ方向）に一定の幅を有することに限定されない。エッチングストッパーとして機能する導電層を多段に例えば複数層設ければ、内壁が多段なボトル型トレンチとすることができる。このような構成によれば、基板上における配線構造に対応してボトル型の保持容量を設けることができる。
（変形例３）上記各実施形態の保持容量が適用される電気光学装置は、透過型の液晶装置１００，２００や反射型の液晶装置３００に限定されない。例えば、画素ごとに有機ＥＬ素子などの発光素子を有する有機ＥＬ装置に対して適用してもよい。
（変形例４）上記各実施形態の液晶装置が適用される電子機器は、上記第３実施形態の投射型表示装置１０００に限定されない。例えば、液晶装置１００の対向基板２０において、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応するカラーフィルターを有し、投射型表示装置を単板構成としてもよい。また、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や、ＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として上記各実施形態の液晶装置を好適に用いることができる。
１０…素子基板、１０ｓ…基板としての基材、１６，２１６…容量素子としての保持容量、１６ａ…第１容量電極、１６ｂ…第１容量絶縁膜、１６ｃ…第２容量電極、１６ｄ…第２容量絶縁膜、１６ｅ…第３容量電極、３０…トランジスターとしての薄膜トランジスター（ＴＦＴ）、３０ａ…半導体層、４５…絶縁性の第１層としての第１絶縁層、４５ｔ…トレンチ、４６…第２層としての第２絶縁層、４６ａ…開口部、５５…導電層、１００，２００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置、Ｐ…画素。

Claims (10)

  1. 基板と、
    前記基板に積層された絶縁性の第１層と、
    画素ごとに前記第１層に設けられたトレンチと、
    前記第１層に積層され、前記トレンチに連通する開口部が設けられた第２層と、
    前記トレンチ及び前記開口部の少なくとも内側に設けられた、第１容量電極、第１容量絶縁膜、第２容量電極を含む容量素子と、を有し、
    前記第１層の層厚は前記第２層の層厚よりも厚く、
    前記基板と平行な第１の方向において、前記開口部の幅よりも前記トレンチの幅のほうが大きい、電気光学装置。
  2. 前記基板と前記第１層との間に、前記第１容量電極に接する導電層を有する、請求項１に記載の電気光学装置。
  3. 前記容量素子は、前記トレンチ及び前記開口部の少なくとも内側に設けられた、前記第１容量電極、前記第１容量絶縁膜、前記第２容量電極、第２容量絶縁膜、第３容量電極を含む、請求項１または請求項２に記載の電気光学装置。
  4. 前記第１容量絶縁膜及び前記第２容量絶縁膜のうち少なくとも一方は、高誘電率膜である、請求項３に記載の電気光学装置。
  5. 前記基板と前記容量素子との間に、画素ごとに設けられたトランジスターを有し、
    前記トレンチは平面視で前記トランジスターの半導体層と重なっている、請求項１乃至４のいずれか一項に記載の電気光学装置。
  6. 基板上において、絶縁性の第１層に積層して、前記第１層よりもエッチング耐性に優れ、前記第１層よりも層厚が薄い第２層を形成する工程と、
    異方性エッチングにより前記第１層と前記第２層とに亘るトレンチを画素ごとに形成する工程と、
    前記トレンチのうち前記第１層が露出した部分を等方性エッチングして前記トレンチを拡張する工程と、
    拡張された前記トレンチの内壁及び前記第２層の表面を覆う第１導電膜を成膜し、前記第１導電膜をパターニングして第１容量電極を形成する工程と、
    前記第１容量電極を覆う第１容量絶縁膜を形成する工程と、
    前記第１容量絶縁膜を覆う第２導電膜を成膜し、前記第２導電膜をパターニングして第２容量電極を形成する工程と、を備える電気光学装置の製造方法。
  7. 前記基板と前記第１層との間に導電層を形成する工程を有し、
    前記導電層に至るように、前記第１層と前記第２層とに亘る前記トレンチを形成する、請求項６に記載の電気光学装置の製造方法。
  8. 前記第２容量電極を覆う第２容量絶縁膜を形成する工程と、
    前記第２容量絶縁膜を覆う第３導電膜を成膜し、前記第３導電膜をパターニングして第３容量電極を形成する工程と、をさらに備える請求項６または７に記載の電気光学装置の製造方法。
  9. 前記第１容量絶縁膜及び前記第２容量絶縁膜のうち少なくとも一方を、高誘電率膜を用いて形成する、請求項８に記載の電気光学装置の製造方法。
  10. 請求項１乃至５のいずれか一項に記載の電気光学装置を備えた、電子機器。
JP2017004880A 2017-01-16 2017-01-16 電気光学装置、電子機器 Active JP6891502B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017004880A JP6891502B2 (ja) 2017-01-16 2017-01-16 電気光学装置、電子機器
US15/863,219 US10268091B2 (en) 2017-01-16 2018-01-05 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
CN201810021045.5A CN108319084A (zh) 2017-01-16 2018-01-10 电光装置、电光装置的制造方法以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017004880A JP6891502B2 (ja) 2017-01-16 2017-01-16 電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
JP2018116077A true JP2018116077A (ja) 2018-07-26
JP6891502B2 JP6891502B2 (ja) 2021-06-18

Family

ID=62840781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017004880A Active JP6891502B2 (ja) 2017-01-16 2017-01-16 電気光学装置、電子機器

Country Status (3)

Country Link
US (1) US10268091B2 (ja)
JP (1) JP6891502B2 (ja)
CN (1) CN108319084A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11480839B2 (en) 2021-03-12 2022-10-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11703731B2 (en) 2021-03-12 2023-07-18 Seiko Epson Corporation Electro-optical device and electronic apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611170B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치
CN110752222B (zh) * 2019-10-31 2021-11-26 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
US11063157B1 (en) * 2019-12-27 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor profile to decrease substrate warpage
WO2021178256A1 (en) * 2020-03-02 2021-09-10 Leia Inc. Animated static multiview display and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036051A1 (en) * 2002-05-01 2004-02-26 Ofer Sneh Integrated capacitor with enhanced capacitance density and method of fabricating same
JP2005191534A (ja) * 2003-12-05 2005-07-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20080048190A1 (en) * 2006-08-24 2008-02-28 Seiko Epson Corporation Circuit board for electro-optical device, electro-optical device, and electronic apparatus
JP3197990U (ja) * 2015-03-31 2015-06-11 セイコーエプソン株式会社 電気光学装置、及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000171827A (ja) 1998-12-03 2000-06-23 Casio Comput Co Ltd 液晶表示パネル
JP2006064967A (ja) 2004-08-26 2006-03-09 Sharp Corp アクティブマトリクス基板及びそれを用いた容量性表示装置
CN101131519A (zh) * 2006-08-24 2008-02-27 精工爱普生株式会社 电光装置用基板、电光装置以及电子设备
JP2015197584A (ja) 2014-04-01 2015-11-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2015197583A (ja) 2014-04-01 2015-11-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
TW201539095A (zh) 2014-04-01 2015-10-16 Seiko Epson Corp 光電裝置及電子機器
JP2015197582A (ja) 2014-04-01 2015-11-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP3197989U (ja) 2015-03-31 2015-06-11 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2017072741A (ja) 2015-10-08 2017-04-13 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036051A1 (en) * 2002-05-01 2004-02-26 Ofer Sneh Integrated capacitor with enhanced capacitance density and method of fabricating same
JP2005191534A (ja) * 2003-12-05 2005-07-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20080048190A1 (en) * 2006-08-24 2008-02-28 Seiko Epson Corporation Circuit board for electro-optical device, electro-optical device, and electronic apparatus
JP3197990U (ja) * 2015-03-31 2015-06-11 セイコーエプソン株式会社 電気光学装置、及び電子機器
US20160293644A1 (en) * 2015-03-31 2016-10-06 Seiko Epson Corporation Electro-optical apparatus and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11480839B2 (en) 2021-03-12 2022-10-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11703731B2 (en) 2021-03-12 2023-07-18 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
US20180203314A1 (en) 2018-07-19
US10268091B2 (en) 2019-04-23
CN108319084A (zh) 2018-07-24
JP6891502B2 (ja) 2021-06-18

Similar Documents

Publication Publication Date Title
JP5834705B2 (ja) 電気光学装置、及び電子機器
JP6891502B2 (ja) 電気光学装置、電子機器
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP6417847B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2017072741A (ja) 電気光学装置、電子機器、電気光学装置の製造方法
US10852600B2 (en) Electrooptical device and electronic apparatus
JP3197990U (ja) 電気光学装置、及び電子機器
JP2014212191A (ja) 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP5919636B2 (ja) 電気光学装置、電子機器、電気光学装置の製造方法
JP2018136477A (ja) 電気光学装置、電子機器
JP2018136478A (ja) 電気光学装置、電気光学装置の製造方法、および電子機器
JP6696539B2 (ja) 電気光学装置、電子機器
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP2013073032A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP5609583B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2013182144A (ja) 電気光学装置、及び電子機器
JP6044700B2 (ja) 電気光学装置、及び電子機器
JP2014142390A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2017083679A (ja) 表示装置および電子機器
JP2012181308A (ja) 電気光学装置および電子機器
JP5849605B2 (ja) 電気光学装置、及び電子機器
JP2020119999A (ja) 電気光学装置、電子機器
JP2014153384A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP7119564B2 (ja) 電気光学装置、電子機器

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180907

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191202

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R150 Certificate of patent or registration of utility model

Ref document number: 6891502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150