JP2018093136A - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP2018093136A
JP2018093136A JP2016237607A JP2016237607A JP2018093136A JP 2018093136 A JP2018093136 A JP 2018093136A JP 2016237607 A JP2016237607 A JP 2016237607A JP 2016237607 A JP2016237607 A JP 2016237607A JP 2018093136 A JP2018093136 A JP 2018093136A
Authority
JP
Japan
Prior art keywords
layer
electrode
optical semiconductor
semiconductor device
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016237607A
Other languages
English (en)
Other versions
JP6936574B2 (ja
Inventor
彰一 新関
Shoichi Niizeki
彰一 新関
啓慈 一ノ倉
Keiji Ichinokura
啓慈 一ノ倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2016237607A priority Critical patent/JP6936574B2/ja
Priority to EP17878835.2A priority patent/EP3553836B1/en
Priority to PCT/JP2017/040815 priority patent/WO2018105326A1/ja
Priority to CN201780075698.5A priority patent/CN110062962B/zh
Publication of JP2018093136A publication Critical patent/JP2018093136A/ja
Priority to US16/434,419 priority patent/US10847699B2/en
Application granted granted Critical
Publication of JP6936574B2 publication Critical patent/JP6936574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】封止性を維持しながら光半導体装置の製造コストを低減させる。
【解決手段】光半導体装置１０は、透光性の支持基板２０と、支持基板２０上のバッファ層２２と、バッファ層２２の外周領域６０上に枠状に設けられるシールリング（例えば第１電極３２）と、バッファ層２２の内側領域６２上に設けられる活性層２６と、活性層２６上に設けられる電極（例えば第２電極３４）とを有する光半導体素子１２と、光半導体素子１２が実装される実装基板１４と、シールリングと実装基板１４の間を封止する封止部１６と、を備える。
【選択図】図１

Description

本発明は、光半導体装置に関し、特に、光半導体素子を有する光半導体装置に関する。
近年、青色光を出力する発光ダイオードやレーザダイオード等の半導体発光素子が実用化されており、さらに波長の短い深紫外光を出力する発光素子の開発が進められている。深紫外光は高い殺菌能力を有することから、深紫外光の出力が可能な半導体発光素子は、医療や食品加工の現場における水銀フリーの殺菌用光源として注目されている。
発光素子は、外部環境から素子を保護するためのパッケージ内に収容される。例えば、発光素子が実装される基板と、その基板上に配置される蓋体とを接合することで発光素子が封止される。蓋体は、金属枠体の開口部に透光性の窓部材が嵌め込まれ、基板の外周には金属製のシールリングが設けられ、金属枠体とシールリングの間でろう材を介して取り付けされる（例えば、特許文献１参照）。
特開２００５−１９１３１４号公報
外部環境から適切に素子を保護するための封止構造が複雑化すると、部品点数が増加して製造コストの増大につながる。したがって、より少ない部品点数で信頼性の高い封止ができることが望ましい。
本発明はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、光半導体装置の製造コストを低減させる技術を提供することにある。
上記課題を解決するために、本発明のある態様の光半導体装置は、透光性の支持基板と、支持基板上のバッファ層と、バッファ層の外周領域上に枠状に設けられるシールリングと、バッファ層の内側領域上に設けられる活性層と、活性層上に設けられる電極とを有する光半導体素子と、光半導体素子が実装される実装基板と、シールリングと実装基板の間を封止する封止部と、を備える。
この態様によると、光半導体素子の外周領域に枠状に設けられるシールリングと封止部とにより、内側領域に設けられる活性層を封止することができる。したがって、光半導体素子の全体を囲んで封止するためのパッケージ基板や蓋体を用いずに保護が必要な活性層を封止できる。したがって、封止の信頼性を保ちつつ、封止にかかる部品点数を減らして製造コストを低減させることができる。
支持基板は、サファイア（Ａｌ２Ｏ３）基板、窒化アルミニウム（ＡｌＮ）基板または窒化アルミニウムガリウム（ＡｌＧａＮ）基板であってもよく、バッファ層は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含んでもよく、活性層は、ＡｌＧａＮを含んでもよい。
光半導体素子は、バッファ層と活性層の間であってバッファ層の外周領域上および内側領域上に設けられる第１クラッド層と、活性層と電極の間に設けられる第２クラッド層とをさらに有してもよい。シールリングは、第１クラッド層の外周領域上に設けられる第１電極であってもよい。活性層上の電極は、第２クラッド層上に設けられる第２電極であってもよい。
光半導体素子は、バッファ層と活性層の間であってバッファ層の内側領域上に設けられる第１クラッド層と、活性層と電極の間に設けられる第２クラッド層と、第１クラッド層の内側領域内の第１領域上に設けられる第１電極とをさらに有してもよい。活性層は、第１クラッド層の内側領域内の第１領域とは異なる第２領域上に設けられ、活性層上の電極は、第２クラッド層上に設けられる第２電極であってもよい。
光半導体素子は、第１クラッド層の露出部分を被覆する絶縁層をさらに有してもよい。
絶縁層は、シールリングの側面をさらに被覆してもよい。
第１クラッド層は、ｎ型のＡｌＧａＮ層であり、第２クラッド層は、ｐ型のＡｌＧａＮ層であり、第１電極は、ｎ側電極であり、第２電極は、ｐ側電極であってもよい。
シールリングは、バッファ層上にチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）またはクロム（Ｃｒ）／Ｐｔ／Ａｕが順に積層された多層膜であってもよい。
封止部は、金錫（ＡｕＳｎ）を含んでもよい。
本発明によれば、光半導体素子を有する光半導体装置の製造コストを低減できる。
実施の形態に係る光半導体装置を概略的に示す断面図である。 図１の光半導体素子の構成を概略的に示す上面図である。 光半導体装置の製造工程を概略的に示す断面図である。 光半導体装置の製造工程を概略的に示す断面図である。 光半導体装置の製造工程を概略的に示す断面図である。 光半導体装置の製造工程を概略的に示す断面図である。 光半導体装置の製造工程を概略的に示す断面図である。 変形例に係る光半導体装置を概略的に示す断面図である。 図８の光半導体素子の構成を概略的に示す上面図である。 別の変形例に係る光半導体装置を概略的に示す断面図である。 さらに別の変形例に係る光半導体装置を概略的に示す断面図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。説明の理解を助けるため、各図面における各構成要素の寸法比は必ずしも実際の装置の寸法比と一致しない。
図１は、実施の形態に係る光半導体装置１０を概略的に示す断面図であり、図２は、図１の光半導体素子１２を概略的に示す上面図である。光半導体装置１０は、光半導体素子１２と、実装基板１４と、封止部１６と、接合部１８とを備える。
光半導体素子１２は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成されるＬＥＤ（Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、光半導体素子１２は、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料で構成される。本実施の形態では、特に、中心波長λが約２４０ｎｍ〜３５０ｎｍの深紫外光を発する場合について示す。
本明細書において、「ＡｌＧａＮ系半導体材料」とは、主に窒化アルミニウム（ＡｌＮ）と窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０≦ｘ≦１、０≦ｙ≦１）の組成で表すことができ、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）を含むものとする。
また「ＡｌＧａＮ系半導体材料」のうち、ＡｌＮを実質的に含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、主にＧａＮやＩｎＧａＮが含まれ、これらに微量のＡｌＮを含有する材料も含まれる。同様に、「ＡｌＧａＮ系半導体材料」のうち、ＧａＮを実質的に含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、主にＡｌＮやＩｎＡｌＮが含まれ、これらに微量のＧａＮが含有される材料も含まれる。
光半導体素子１２は、支持基板２０と、バッファ層２２と、第１クラッド層２４と、活性層２６と、第２クラッド層２８と、第１電極３２と、第２電極３４と、絶縁層３６とを有する。
支持基板２０は、光半導体素子１２が発する深紫外光に対して透光性を有する基板であり、例えば、サファイア（Ａｌ２Ｏ３）基板である。支持基板２０は、第１主面２０ａと、第１主面２０ａの反対側の第２主面２０ｂを有する。第１主面２０ａは、バッファ層２２より上の各層を成長させるための結晶成長面となる一主面である。第２主面２０ｂは、活性層２６が発する深紫外光を外部に取り出すための光取出面となる一主面である。変形例において、支持基板２０は、窒化アルミニウム（ＡｌＮ）基板であってもよいし、窒化アルミニウムガリウム（ＡｌＧａＮ）基板であってもよい。
バッファ層２２は、支持基板２０の第１主面２０ａの上に形成される。バッファ層２２は、第１クラッド層２４より上の各層を形成するための下地層（テンプレート層）である。バッファ層２２は、例えば、アンドープのＡｌＮ層であり、具体的には高温成長させたＡｌＮ（ＨＴ−ＡｌＮ；High Temparature AlN）層である。バッファ層２２は、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層を含んでもよい。変形例において、支持基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、バッファ層２２は、アンドープのＡｌＧａＮ層のみで構成されてもよい。つまり、バッファ層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含んでもよい。
第１クラッド層２４は、バッファ層２２の上に形成される。第１クラッド層２４は、第１導電型のＡｌＧａＮ系半導体材料層であり、例えば、ｎ型の不純物としてシリコン（Ｓｉ）がドープされるＡｌＧａＮ層である。第１クラッド層２４は、活性層２６が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように形成される。第１クラッド層２４は、１００ｎｍ〜３００ｎｍ程度の厚さを有し、例えば、２００ｎｍ程度の厚さを有する。第１クラッド層２４は、バッファ層２２の外周よりも少しだけ内側に形成され、図２に示す最外周領域６４を避けて形成される。したがって、最外周領域６４においてバッファ層２２の上面２２ａの一部が露出している。
活性層２６は、ＡｌＧａＮ系半導体材料で構成され、第１クラッド層２４と第２クラッド層２８の間に挟まれてダブルへテロ接合構造を形成する。活性層２６は、単層または多層の量子井戸構造を有してもよく、例えば、第１導電型（例えばｎ型）のＡｌＧａＮ系半導体材料で形成されるバリア層と、アンドープのＡｌＧａＮ系半導体材料で形成される井戸層の積層体で構成されてもよい。活性層２６は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３１０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。
活性層２６は、第１クラッド層２４の上に形成される。活性層２６は、第１クラッド層２４の全面に形成されず、第１クラッド層２４の内側領域６２の上にのみ形成される。つまり、活性層２６は、内側領域６２より外側の外周領域６０には形成されない。したがって、活性層２６が形成される領域が内側領域６２であり、活性層２６が形成されない領域が外周領域６０であるということもできる。
第２クラッド層２８は、活性層２６の上に形成される。第２クラッド層２８は、第１クラッド層２４とは導電型が異なる第２導電型のＡｌＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層である。第２クラッド層２８は、３００ｎｍ〜７００ｎｍ程度の厚さを有し、例えば、４００ｎｍ〜６００ｎｍ程度の厚さを有する。
活性層２６と第２クラッド層２８の間には、電子ブロック層（不図示）が設けられてもよい。電子ブロック層は、第２導電型（例えばｐ型）のＡｌＧａＮ系半導体材料層であり、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように形成される。電子ブロック層は、ＡｌＮのモル分率が８０％以上となるように形成されてもよく、実質的にＧａＮを含まないＡｌＮ系半導体材料で形成されてもよい。電子ブロック層は、１ｎｍ〜１０ｎｍ程度の厚さを有し、例えば、２ｎｍ〜５ｎｍ程度の厚さを有する。
第１電極３２は、第１クラッド層２４の外周領域６０の上に形成される。ある実施例において、第１電極３２は、ｎ型の第１クラッド層２４に接続されるｎ側電極である。第１電極３２は、第１クラッド層２４の上に順にチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）またはクロム（Ｃｒ）／Ｐｔ／Ａｕが順に積層された多層膜で形成される。
第１電極３２は、活性層２６および第２クラッド層２８が形成される内側領域６２の周りを囲むように枠状に形成される（図２参照）。第１電極３２は、内側領域６２に設けられる構造を封止するためのシールリングである。第１電極３２は、封止性を高めるため、外形寸法と内形寸法の差に対応する幅ｗが１００μｍ以上であることが好ましく、幅ｗが２００μｍ以上あることがより好ましい。
第２電極３４は、第２クラッド層２８の上に形成される。したがって、第２電極３４は、内側領域６２に設けられる。ある実施例において、第２電極３４は、ｐ型の第２クラッド層２８に接続されるｐ側電極である。第２電極３４は、第２クラッド層２８の上に順に積層されるニッケル（Ｎｉ）／金（Ａｕ）の多層膜で形成される。
絶縁層３６は、第１クラッド層２４、活性層２６、第２クラッド層２８、第１電極３２および第２電極３４の露出部分を被覆して保護するパッシベーション層である。絶縁層３６は、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などで形成される。絶縁層３６は、外周領域６０において、第１クラッド層２４の側面および上面、第１電極３２の側面を被覆する。絶縁層３６は、内側領域６２において、活性層２６、第２クラッド層２８および第２電極３４の側面を被覆する。絶縁層３６は、第１電極３２および第２電極３４の上面の一部を被覆してもよい。
実装基板１４は、基体４０と、第１上部電極４２と、第２上部電極４４と、第１下部電極４６と、第２下部電極４８とを有する。基体４０は、上面４０ａと下面４０ｂとを有する板状部材である。基体４０は、アルミナ（Ａｌ２Ｏ３）や窒化アルミニウム（ＡｌＮ）などを含むセラミック基板であり、例えば、高温焼成セラミック多層基板（ＨＴＣＣ、High Temperature Co-fired Ceramic）である。
基体４０の上面４０ａには、第１上部電極４２および第２上部電極４４が設けられる。第１上部電極４２は、光半導体素子１２の第１電極３２と接合される電極部分であり、第１電極３２に対応した枠形状を有する。第２上部電極４４は、光半導体素子１２の第２電極３４と接合される電極部分であり、枠状の第１上部電極４２の内側に設けられる。第１上部電極４２および第２上部電極４４は、タングステン（Ｗ）やモリブデン（Ｍｏ）等を含む基材にニッケル（Ｎｉ）や金（Ａｕ）等がメッキされて形成され、例えば、Ｗ／Ｎｉ／Ａｕの積層構造を有する。
基体４０の下面４０ｂには、第１下部電極４６および第２下部電極４８が設けられる。第１下部電極４６および第２下部電極４８は、光半導体装置１０を外部基板などに実装するための電極である。第１下部電極４６は、基体４０の内部で第１上部電極４２と電気的に接続される。第２下部電極４８は、基体４０の内部で第２上部電極４４と電気的に接続される。第１下部電極４６および第２下部電極４８は、光半導体装置１０のアノード電極またはカソード電極となる。
封止部１６は、シールリングである第１電極３２と実装基板１４の間を接合して封止する。接合部１８は、第２電極３４と実装基板１４の間を接合する。封止部１６および接合部１８は、金錫（ＡｕＳｎ）を含み、例えば、錫（Ｓｎ）の含有量が２０〜３０重量％の金錫合金で構成される。
図２は、外周領域６０および内側領域６２を概略的に示す。図２では、分かりやすさのため、絶縁層３６を省略している。外周領域６０は、図示する破線６１よりも外側の領域であり、内側領域６２は、破線６１よりも内側の領域である。本実施の形態において、外周領域６０と内側領域６２を隔てる破線６１は、光半導体素子１２の矩形の外形に対応した矩形状を有する。変形例において、外周領域６０と内側領域６２の境界となる破線６１は、円形であってもよいし、三角形や六角形などの矩形とは異なる多角形であってもよいし、不規則形状のループであってもよい。
つづいて、光半導体装置１０の製造方法について説明する。図３〜図７は、光半導体装置１０の製造工程を概略的に示す断面図である。まず、図３に示すように、支持基板２０の第１主面２０ａの上にバッファ層２２、第１クラッド層２４、活性層２６および第２クラッド層２８が順に形成される。支持基板２０の上に形成される各層は、有機金属化学気相成長（ＭＯＶＰＥ）法や、分子線エピタキシ（ＭＢＥ）法などの周知のエピタキシャル成長法を用いて形成できる。
次に、図４に示されるように、外周領域６０において第１クラッド層２４の上面２４ａが露出するように活性層２６および第２クラッド層２８の一部が除去される。また、最外周領域６４においてバッファ層２２の上面２２ａが露出するように第１クラッド層２４の一部が除去される。第１クラッド層２４、活性層２６および第２クラッド層２８の除去は、反応性イオンエッチングやプラズマ等を用いたドライエッチングにより実現できる。
次に、図５に示されるように、外周領域６０において第１クラッド層２４の上に第１電極３２が形成され、内側領域６２において第２クラッド層２８の上に第２電極３４が形成される。第１電極３２は、例えば、Ｔｉ／Ｐｔ／ＡｕまたはＣｒ／Ｐｔ／Ａｕの順に積層される多層膜として形成され、第２電極３４は、例えば、Ｎｉ／Ａｕの順に積層される多層膜として形成される。第１電極３２および第２電極３４は、電子ビーム蒸着法やスパッタリング法などにより形成できる。
次に、図６に示されるように、第１クラッド層２４、活性層２６および第２クラッド層２８の露出部分を被覆するように絶縁層３６が形成される。絶縁層３６は、ＡｌＧａＮ系半導体材料で形成される各層の露出部分を被覆して保護するパッシベーション層として機能する。絶縁層３６は、第１電極３２によって封止されずに外部に露出することとなる第１クラッド層２４の側面２４ｂを少なくとも被覆するように形成される。絶縁層３６は、プラズマＣＶＤ法、電子ビーム蒸着法またはスパッタリング法などにより形成できる。
絶縁層３６は、図示されるように、第１電極３２の側面３２ｂおよび第２電極３４の側面３４ｂを被覆するように形成される。第１電極３２および第２電極３４の側面３２ｂ，３４ｂに絶縁層３６を設けることで、第１電極３２および第２電極３４を好適に保護することができる。絶縁層３６は、第１電極３２および第２電極３４の上面３２ａ，３４ａの一部にも設けられてもよい。なお、絶縁層３６は、第１電極３２および第２電極３４が実装基板１４と電気的に接続可能となるように、第１電極３２および第２電極３４の上面３２ａ，３４ａのそれぞれの少なくとも一部を露出させるように設けられる。以上の工程により、光半導体素子１２ができあがる。
次に、図７に示されるように、実装基板１４の上に第１接合材５２および第２接合材５４が配置され、第１接合材５２および第２接合材５４の上に光半導体素子１２が配置される。第１接合材５２および第２接合材５４は、光半導体素子１２と実装基板１４を接合するためのプリフォームであり、金（Ａｕ）および錫（Ｓｎ）を含む。第１接合材５２および第２接合材５４は、例えば、ＡｕとＳｎが交互に積層された積層構造を有する。第１接合材５２は、第１電極３２および第１上部電極４２に対応した枠形状を有し、第２接合材５４は、第２電極３４および第２上部電極４４に対応した矩形状を有する。なお、第１接合材５２および第２接合材５４のそれぞれは、あらかじめ第１電極３２および第２電極３４の上面３２ａ，３４ａに仮止めされていてもよいし、第１上部電極４２および第２上部電極４４の上に仮止めされていてもよい。第１接合材５２および第２接合材５４は、電子ビーム蒸着法やスパッタリング法を用いて、第１電極３２および第２電極３４の上面３２ａ，３４ａにあらかじめ形成されてもよいし、第１上部電極４２および第２上部電極４４の上にあらかじめ形成されてもよい。
光半導体素子１２と実装基板１４の間に第１接合材５２および第２接合材５４を挟み込んだ状態で荷重５０が加えられ、荷重５０をかけた状態で第１接合材５２および第２接合材５４が加熱溶融される。第１接合材５２は、第１電極３２のＡｕ層と第１上部電極４２のＡｕ層の間でＡｕＳｎの共晶接合を形成して封止部１６となる。第２接合材５４は、第２電極３４のＡｕ層と第２上部電極４４のＡｕ層の間でＡｕＳｎの共晶接合を形成して接合部１８となる。これにより、図１に示す光半導体装置１０ができあがる。
以上の構成により、本実施の形態によれば、活性層２６が設けられる内側領域６２の周りを枠状に囲う第１電極３２と、実装基板１４と、封止部１６とにより、活性層２６、第２クラッド層２８および第２電極３４を封止することができる。その結果、光半導体素子１２の全体を封止するためのパッケージ基板および蓋体を用いることなく活性層２６の封止が可能となり、封止のための部品点数を少なくできる。さらに言えば、光半導体素子１２を実装基板１４に実装するだけで活性層２６の封止が完了する。したがって、本実施の形態によれば、光半導体装置１０の信頼性を維持しつつ、部品点数を低減して製造コストを下げることができる。
本実施の形態によれば、溶融温度が比較的低温（３００℃程度）の金錫合金を用いて封止しているため、封止工程での加熱による半導体層への影響を抑えることができる。また、深紫外光の照射により劣化しうる樹脂等の接着材ではなく、金錫による共晶金属接合により封止がなされるため、封止信頼性を高めることができる。
図８は、変形例に係る光半導体装置１１０を概略的に示す断面図である。図９は、図８の光半導体素子１１２の構成を概略的に示す上面図である。本変形例では、光半導体素子１１２の第１電極１３２および第２電極１３４とは別に枠状のシールリング１３０が設けられる点で上述の実施の形態と相違する。以下、本変形例について上述の実施の形態との相違点を中心に説明する。
光半導体装置１１０は、光半導体素子１１２と、実装基板１１４と、封止部１１６と、第１接合部１１７と、第２接合部１１８とを備える。光半導体素子１１２は、支持基板１２０と、バッファ層１２２と、第１クラッド層１２４と、活性層１２６と、第２クラッド層１２８と、シールリング１３０と、第１電極１３２と、第２電極１３４と、絶縁層１３６とを有する。実装基板１１４は、基体１４０と、封止金属層１４２と、第１上部電極１４３と、第２上部電極１４４と、第１下部電極１４６と、第２下部電極１４８とを有する。
支持基板１２０は、結晶成長面となる第１主面１２０ａと、光取出面となる第２主面１２０ｂとを有する。支持基板１２０の第１主面１２０ａの上にはバッファ層１２２が設けられる。バッファ層１２２のうち内側領域１６２の上には第１クラッド層１２４が設けられる。バッファ層１２２のうち外周領域１６０の上には枠状のシールリング１３０が設けられる。シールリング１３０は、バッファ層１２２の上に順にＴｉ／Ｐｔ／ＡｕまたはＣｒ／Ｐｔ／Ａｕが順に積層された多層膜で形成される。第１クラッド層１２４のうち第１領域１６６の上には第１電極１３２が設けられる。第１クラッド層１２４のうち第１領域１６６とは異なる第２領域１６８の上には活性層１２６が設けられる。活性層１２６の上には第２クラッド層１２８が設けられる。第２クラッド層１２８の上には第２電極１３４が設けられる。絶縁層１３６は、第１クラッド層１２４、活性層１２６および第２クラッド層１２８の露出部分を被覆する。絶縁層１３６はまた、シールリング１３０、第１電極１３２および第２電極１３４の側面を被覆する。光半導体素子１１２を構成する各層の材料は、上述の実施の形態と同様に構成される。
基体１４０の上面１４０ａには、封止金属層１４２、第１上部電極１４３および第２上部電極１４４が設けられる。封止金属層１４２は、シールリング１３０と接合される部分であり、シールリング１３０に対応した枠形状を有する。第１上部電極１４３は、第１電極１３２と接合される電極部分であり、第１領域１６６に対応する位置に設けられる。第２上部電極１４４は、第２電極１３４と接合される電極部分であり、第２領域１６８に対応する位置に設けられる。封止金属層１４２、第１上部電極１４３および第２上部電極１４４は、タングステン（Ｗ）やモリブデン（Ｍｏ）等を含む基材にニッケル（Ｎｉ）や金（Ａｕ）等がメッキされて形成され、例えば、Ｗ／Ｎｉ／Ａｕの積層構造を有する。基体１４０の下面１４０ｂには、第１下部電極１４６および第２下部電極１４８が設けられる。第１下部電極１４６は、基体１４０の内部で第１上部電極１４３と電気的に接続され、第２下部電極１４８は、基体１４０の内部で第２上部電極１４４と電気的に接続される。
封止部１１６は、シールリング１３０と封止金属層１４２の間を接合して封止する。第１接合部１１７は、第１電極１３２と第１上部電極１４３の間を接合する。第２接合部１１８は、第２電極１３４と第２上部電極１４４の間を接合する。封止部１１６、第１接合部１１７および第２接合部１１８は、金錫（ＡｕＳｎ）を含み、例えば、錫（Ｓｎ）の含有量が２０〜３０重量％の金錫合金で構成される。
図９は、外周領域１６０および内側領域１６２を概略的に示す。外周領域１６０は、図示する破線１６１よりも外側の領域であり、内側領域１６２は破線１６１よりも内側の領域である。外周領域１６０には、シールリング１３０が枠状に設けられる。内側領域１６２は、第１領域１６６と第２領域１６８に分割されている。第１領域１６６は、第１電極１３２が設けられる領域であり、第２領域１６８は、第２電極１３４が設けられる領域である。図示する例において、第１領域１６６および第２領域１６８のそれぞれは矩形状であるが、第１領域１６６と第２領域１６８の形状は特に問わない。例えば、第１領域１６６の内側に第２領域１６８が設けられてもよいし、逆に第２領域１６８の内側に第１領域１６６が設けられてもよい。
本変形例によれば、外周領域１６０に設けられるシールリング１３０により、内側領域１６２に設けられる第１クラッド層１２４、活性層１２６、第２クラッド層１２８、第１電極１３２および第２電極１３４を封止することができる。その結果、光半導体素子１１２を実装基板１１４に実装するだけで封止が完了する。したがって、本変形例においても、活性層１２６の封止に必要な部品点数を減らし、信頼性を維持しながら光半導体装置１１０の製造コストを低減させることができる。
図１０は、別の変形例に係る光半導体装置２１０を概略的に示す断面図である。光半導体装置２１０は、光半導体素子１２と、実装基板１４と、封止部１６と、接合部１８と、樹脂保護層２７０とを備える。本変形例は、光半導体素子１２の周囲に樹脂保護層２７０が設けられる点で上述の実施の形態と相違する。以下、本変形例について上述の実施の形態との相違点を中心に説明する。
樹脂保護層２７０は、実装基板１４に実装された光半導体素子１２の露出部分を被覆して光半導体素子１２を保護する。樹脂保護層２７０は、透光性を有する樹脂材料で構成される。樹脂保護層２７０は、光取出効率を高めるため、光取出面となる支持基板２０より屈折率の低い材料であることが好ましい。樹脂保護層２７０として、例えば、フッ素系樹脂、シリコーン樹脂、エポキシ樹脂などを用いることができる。樹脂保護層２７０は、図示されるようなドーム形状を有することによりレンズとして機能してもよい。
本変形例によれば、樹脂保護層２７０を設けることで光半導体素子１２を物理的に保護することができる。光半導体素子１２の活性層２６の封止はシールリングによりなされるため、樹脂保護層２７０は高い封止性を有する必要はなく、例えば、光半導体素子１２が発する深紫外光による劣化が生じうる樹脂材料であってもよい。つまり、樹脂保護層２７０として、耐光性および封止性の高い樹脂材料を選択しなくてもよく、比較的安価な樹脂材料を採用できる。したがって、本変形例によれば、樹脂保護層２７０を設ける場合であっても製造コストの大幅な増加を防ぐことができる。
図１１は、さらに別の変形例に係る光半導体装置３１０を概略的に示す断面図である。光半導体装置３１０は、光半導体素子１２と、実装基板３１４と、封止部１６と、接合部１８と、蓋体３７０と、接着層３７２とを備える。本変形例は、光半導体素子１２が凹部３４１を有するパッケージ基体３４０の内側に収容され、凹部３４１の上に覆うように蓋体３７０が設けられる点で上述の実施の形態と相違する。以下、本変形例について上述の実施の形態との相違点を中心に説明する。
実装基板３１４は、パッケージ基体３４０と、第１上部電極３４２と、第２上部電極３４４と、第１下部電極３４６と、第２下部電極３４８とを有する。パッケージ基体３４０は、上面３４０ａに開口する凹部３４１が設けられ、凹部３４１の周りが枠状に囲われた形状を有する。第１上部電極３４２および第２上部電極３４４は、凹部３４１の底面３４０ｃに設けられる。第１上部電極３４２は、封止部１６により第１電極３２と接合され、第２上部電極３４４は、接合部１８により第２電極３４と接合される。第１下部電極３４６および第２下部電極３４８は、パッケージ基体３４０の下面３４０ｂに設けられる。パッケージ基体３４０の上面３４０ａには、接着層３７２を介して蓋体３７０が取り付けられる。
蓋体３７０は、光半導体素子１２が発する深紫外光を透過する板状の窓部材であり、石英（ＳｉＯ２）やサファイア（Ａｌ２Ｏ３）などで構成される。蓋体３７０は、接着層３７２によりパッケージ基体３４０の上面３４０ａに取り付けられる。接着層３７２は、パッケージ基体３４０と蓋体３７０の間を接着する。接着層３７２の材料は特に問わないが、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリエステル樹脂、メラミン樹脂、フェノール樹脂、フッ素樹脂などを用いることができる。
本変形例によれば、光半導体素子１２をパッケージ基体３４０の凹部３４１に収容して蓋体３７０で覆うことで光半導体素子１２を物理的に保護することができる。光半導体素子１２の活性層２６の封止はシールリングによりなされるため、接着層３７２は高い封止性を有する必要はなく、例えば、光半導体素子１２が発する深紫外光による劣化が生じうる樹脂材料であってもよい。つまり、接着層３７２として、耐光性および封止性の高い材料を選択しなくてもよく、比較的安価な樹脂材料を採用できる。したがって、本変形例によれば、パッケージ基体３４０および蓋体３７０を設ける場合であっても製造コストの大幅な増加を防ぐことができる。
以上、本発明を実施の形態にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
上述の実施の形態および変形例では、発光素子を備える光半導体装置について示した。さらなる変形例においては、上述の封止構造を受光素子に用いてもよい。例えば、深紫外光を受光するための受光素子の封止に上述の構造を用いてもよい。
上述の実施の形態および変形例では、第１クラッド層２４がｎ型半導体材料で構成され、第２クラッド層２８がｐ型半導体材料で構成される場合を示した。さらなる変形例では、導電型が逆であってもよく、第１クラッド層２４がｐ型であり、第２クラッド層２８がｎ型であってもよい。
上述の実施の形態および変形例では、基板の材料として高温焼成セラミック多層基板（ＨＴＣＣ）を用いる場合を示した。さらなる変形例では、セラミック材料としてシリカ（ＳｉＯ２）、酸化カルシウム（ＣａＯ）、酸化ホウ素（Ｂ２Ｏ３）等を含む低温焼成セラミック多層基板（ＬＴＣＣ、Low Temperature Co-fired Ceramic）を用いてもよい。この場合、基板に形成される電極や封止金属層としてタングステンやモリブデンなどの高融点材料の代わりに、銅（Ｃｕ）や銀（Ａｇ）などの比較的融点の低い金属材料を基材を使用し、その上にＮｉ／Ａｕの多層膜を形成してもよい。
１０…光半導体装置、１２…光半導体素子、１４…実装基板、１６…封止部、１８…接合部、２０…支持基板、２２…バッファ層、２４…第１クラッド層、２６…活性層、２８…第２クラッド層、３２…第１電極、３４…第２電極、３６…絶縁層、６０…外周領域、６２…内側領域。

Claims (9)

  1. 透光性の支持基板と、前記支持基板上のバッファ層と、前記バッファ層の外周領域上に枠状に設けられるシールリングと、前記バッファ層の内側領域上に設けられる活性層と、前記活性層上に設けられる電極とを有する光半導体素子と、
    前記光半導体素子が実装される実装基板と、
    前記シールリングと前記実装基板の間を封止する封止部と、を備えることを特徴とする光半導体装置。
  2. 前記支持基板は、サファイア（Ａｌ２Ｏ３）基板、窒化アルミニウム（ＡｌＮ）基板または窒化アルミニウムガリウム（ＡｌＧａＮ）基板であり、
    前記バッファ層は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含み、
    前記活性層は、ＡｌＧａＮを含むことを特徴とする請求項１に記載の光半導体装置。
  3. 前記光半導体素子は、前記バッファ層と前記活性層の間であって前記バッファ層の前記外周領域上および前記内側領域上に設けられる第１クラッド層と、前記活性層と前記電極の間に設けられる第２クラッド層とをさらに有し、
    前記シールリングは、前記第１クラッド層の前記外周領域上に設けられる第１電極であり、
    前記活性層上の前記電極は、前記第２クラッド層上に設けられる第２電極であることを特徴とする請求項１または２に記載の光半導体装置。
  4. 前記光半導体素子は、前記バッファ層と前記活性層の間であって前記バッファ層の前記内側領域上に設けられる第１クラッド層と、前記活性層と前記電極の間に設けられる第２クラッド層と、前記第１クラッド層の前記内側領域内の第１領域上に設けられる第１電極とをさらに有し、
    前記活性層は、前記第１クラッド層の前記内側領域内の前記第１領域とは異なる第２領域上に設けられ、
    前記活性層上の前記電極は、前記第２クラッド層上に設けられる第２電極であることを特徴とする請求項１または２に記載の光半導体装置。
  5. 前記光半導体素子は、前記第１クラッド層の露出部分を被覆する絶縁層をさらに有することを特徴とする請求項３または４に記載の光半導体装置。
  6. 前記絶縁層は、前記シールリングの側面をさらに被覆することを特徴とする請求項５に記載の光半導体装置。
  7. 前記第１クラッド層は、ｎ型のＡｌＧａＮ層であり、前記第２クラッド層は、ｐ型のＡｌＧａＮ層であり、
    前記第１電極は、ｎ側電極であり、前記第２電極は、ｐ側電極であることを特徴とする請求項３から６のいずれか一項に記載の光半導体装置。
  8. 前記シールリングは、前記バッファ層上にチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）またはクロム（Ｃｒ）／Ｐｔ／Ａｕが順に積層された多層膜であることを特徴とする請求
    項１から７のいずれか一項に記載の光半導体装置。
  9. 前記封止部は、金錫（ＡｕＳｎ）を含むことを特徴とする請求項１から８のいずれか一項に記載の光半導体装置。
JP2016237607A 2016-12-07 2016-12-07 光半導体装置 Active JP6936574B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016237607A JP6936574B2 (ja) 2016-12-07 2016-12-07 光半導体装置
EP17878835.2A EP3553836B1 (en) 2016-12-07 2017-11-13 Optical semiconductor device
PCT/JP2017/040815 WO2018105326A1 (ja) 2016-12-07 2017-11-13 光半導体装置
CN201780075698.5A CN110062962B (zh) 2016-12-07 2017-11-13 光半导体装置
US16/434,419 US10847699B2 (en) 2016-12-07 2019-06-07 Optical semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016237607A JP6936574B2 (ja) 2016-12-07 2016-12-07 光半導体装置

Publications (2)

Publication Number Publication Date
JP2018093136A true JP2018093136A (ja) 2018-06-14
JP6936574B2 JP6936574B2 (ja) 2021-09-15

Family

ID=62490896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016237607A Active JP6936574B2 (ja) 2016-12-07 2016-12-07 光半導体装置

Country Status (5)

Country Link
US (1) US10847699B2 (ja)
EP (1) EP3553836B1 (ja)
JP (1) JP6936574B2 (ja)
CN (1) CN110062962B (ja)
WO (1) WO2018105326A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020145390A (ja) * 2019-03-08 2020-09-10 日亜化学工業株式会社 発光装置及びその製造方法
JPWO2019235565A1 (ja) * 2018-06-08 2021-06-24 日機装株式会社 半導体発光装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885822B (zh) * 2020-07-27 2023-08-01 友达光电股份有限公司 显示装置的制造方法
CN112635512B (zh) * 2020-12-18 2023-08-29 河源市众拓光电科技有限公司 一种可见光通信led器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290477A (ja) * 1991-03-19 1992-10-15 Fujitsu Ltd 半導体装置及びその実装構造
JPH0730153A (ja) * 1993-07-14 1995-01-31 Hitachi Cable Ltd 発光ダイオードチップ、その台座、及び発光ダイオード
JP2006128202A (ja) * 2004-10-26 2006-05-18 Kyocera Corp 発光素子およびそれを用いた照明装置
JP2013161851A (ja) * 2012-02-02 2013-08-19 Nichia Chem Ind Ltd 半導体発光素子
JP2015056652A (ja) * 2013-09-13 2015-03-23 株式会社東芝 窒化物半導体発光装置
JP2016039242A (ja) * 2014-08-07 2016-03-22 シャープ株式会社 半導体発光素子の製造方法および半導体発光素子
JP2016127254A (ja) * 2014-12-26 2016-07-11 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2016163015A (ja) * 2015-03-05 2016-09-05 旭化成株式会社 紫外線発光素子及びその製造方法
JP2016195275A (ja) * 2016-07-21 2016-11-17 日亜化学工業株式会社 半導体発光素子
US20160351755A1 (en) * 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Light emitting device package and method of manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191314A (ja) 2003-12-25 2005-07-14 Kyocera Corp 蓋体およびこれを用いた光半導体装置
CN100524855C (zh) * 2004-03-31 2009-08-05 日亚化学工业株式会社 氮化物半导体发光元件
US7022550B2 (en) * 2004-04-07 2006-04-04 Gelcore Llc Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
US7888687B2 (en) * 2005-09-08 2011-02-15 Showa Denko K.K. Electrode for semiconductor light emitting device
JP4940797B2 (ja) * 2005-10-03 2012-05-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2007214276A (ja) * 2006-02-08 2007-08-23 Mitsubishi Chemicals Corp 発光素子
CN102237473B (zh) * 2010-05-07 2015-03-11 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN102074629B (zh) * 2010-12-16 2012-12-19 厦门市三安光电科技有限公司 具有夹心式电流阻挡结构的发光二极管
US9337387B2 (en) * 2011-06-15 2016-05-10 Sensor Electronic Technology, Inc. Emitting device with improved extraction
CN102299228A (zh) * 2011-09-23 2011-12-28 厦门市三安光电科技有限公司 一种覆晶插件式发光二极管芯片结构及其制造方法
CN103579477B (zh) * 2013-11-04 2017-05-10 上海大学 基于通孔技术的倒装发光二极管芯片封装方法
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
EP3975272A1 (en) * 2014-05-29 2022-03-30 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
KR102322842B1 (ko) * 2014-12-26 2021-11-08 엘지이노텍 주식회사 발광 소자 어레이
US10854785B2 (en) * 2015-10-01 2020-12-01 Sensor Electronic Technology, Inc. Contact configuration for optoelectronic device
KR102465406B1 (ko) * 2016-01-07 2022-11-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
CN106206901A (zh) * 2016-08-31 2016-12-07 聚灿光电科技股份有限公司 Led芯片及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290477A (ja) * 1991-03-19 1992-10-15 Fujitsu Ltd 半導体装置及びその実装構造
JPH0730153A (ja) * 1993-07-14 1995-01-31 Hitachi Cable Ltd 発光ダイオードチップ、その台座、及び発光ダイオード
JP2006128202A (ja) * 2004-10-26 2006-05-18 Kyocera Corp 発光素子およびそれを用いた照明装置
JP2013161851A (ja) * 2012-02-02 2013-08-19 Nichia Chem Ind Ltd 半導体発光素子
JP2015056652A (ja) * 2013-09-13 2015-03-23 株式会社東芝 窒化物半導体発光装置
JP2016039242A (ja) * 2014-08-07 2016-03-22 シャープ株式会社 半導体発光素子の製造方法および半導体発光素子
JP2016127254A (ja) * 2014-12-26 2016-07-11 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2016163015A (ja) * 2015-03-05 2016-09-05 旭化成株式会社 紫外線発光素子及びその製造方法
US20160351755A1 (en) * 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Light emitting device package and method of manufacturing the same
JP2016195275A (ja) * 2016-07-21 2016-11-17 日亜化学工業株式会社 半導体発光素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019235565A1 (ja) * 2018-06-08 2021-06-24 日機装株式会社 半導体発光装置
JP7055201B2 (ja) 2018-06-08 2022-04-15 日機装株式会社 半導体発光装置
JP2020145390A (ja) * 2019-03-08 2020-09-10 日亜化学工業株式会社 発光装置及びその製造方法
JP7152666B2 (ja) 2019-03-08 2022-10-13 日亜化学工業株式会社 発光装置及びその製造方法
JP2022179560A (ja) * 2019-03-08 2022-12-02 日亜化学工業株式会社 発光装置
US11764334B2 (en) 2019-03-08 2023-09-19 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
JP7348570B2 (ja) 2019-03-08 2023-09-21 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
US10847699B2 (en) 2020-11-24
JP6936574B2 (ja) 2021-09-15
CN110062962B (zh) 2022-05-24
US20190288171A1 (en) 2019-09-19
WO2018105326A1 (ja) 2018-06-14
EP3553836A4 (en) 2020-07-15
EP3553836B1 (en) 2023-08-30
CN110062962A (zh) 2019-07-26
EP3553836A1 (en) 2019-10-16

Similar Documents

Publication Publication Date Title
JP6294419B2 (ja) 光半導体装置および光半導体装置の製造方法
US10840414B2 (en) Optical semiconductor apparatus and method of manufacturing optical semiconductor apparatus
US10847699B2 (en) Optical semiconductor apparatus
CN108365070B (zh) 发光元件
JP5000612B2 (ja) 窒化ガリウム系発光ダイオード素子
US20200357955A1 (en) Red light emitting diode and manufacturing method thereof
JP2012069909A (ja) 発光素子
JP2009099716A (ja) 発光装置
JP2010010474A (ja) 発光装置
JP2013128008A (ja) 半導体発光装置およびその製造方法
JP2005072148A (ja) 窒化物系半導体装置
JP5586860B2 (ja) 半導体発光素子及び半導体発光装置
KR102282945B1 (ko) 발광 소자
JP6932019B2 (ja) 発光装置
JP2006339384A (ja) 発光素子およびその製造方法ならびにその発光素子を用いた照明装置
JP5247417B2 (ja) 発光素子およびそれを具備する発光素子アレイ
TWI802708B (zh) 半導體發光裝置
JP2017130588A (ja) 紫外線発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210420

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210420

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210506

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210827

R150 Certificate of patent or registration of utility model

Ref document number: 6936574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250