KR102282945B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102282945B1
KR102282945B1 KR1020140186826A KR20140186826A KR102282945B1 KR 102282945 B1 KR102282945 B1 KR 102282945B1 KR 1020140186826 A KR1020140186826 A KR 1020140186826A KR 20140186826 A KR20140186826 A KR 20140186826A KR 102282945 B1 KR102282945 B1 KR 102282945B1
Authority
KR
South Korea
Prior art keywords
transparent window
disposed
light emitting
layer
adhesive member
Prior art date
Application number
KR1020140186826A
Other languages
English (en)
Other versions
KR20160076606A (ko
Inventor
김백준
히로시 코다이라
김하나
이정우
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020140186826A priority Critical patent/KR102282945B1/ko
Priority to EP15199381.3A priority patent/EP3038173B1/en
Priority to JP2015248902A priority patent/JP6758044B2/ja
Priority to US14/978,741 priority patent/US9831395B2/en
Priority to CN201510977462.3A priority patent/CN105720168B/zh
Publication of KR20160076606A publication Critical patent/KR20160076606A/ko
Application granted granted Critical
Publication of KR102282945B1 publication Critical patent/KR102282945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 개시된 발광소자는, 캐비티 및 상기 캐비티의 둘레에 단차 구조를 갖는 몸체; 상기 캐비티 내에 배치된 복수의 전극; 상기 캐비티 내에 배치된 발광 칩; 상기 캐비티 위를 커버하며, 외측이 상기 단차 구조 상에 배치된 투명 윈도우; 상기 투명 윈도우와 상기 몸체 사이에 배치된 접착 부재를 포함하며, 상기 접착 부재는 상기 투명 윈도우의 외측 하면과 상기 단차 구조의 바닥 사이에 배치된 제1접착 부재; 및 상기 투명 윈도우의 외측과 상기 몸체 사이에 접착된 제2접착 부재를 포함한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시 예는 발광소자에 관한 것이다.
실시 예는 자외선 발광 소자에 관한 것이다.
일반적으로 질소(N)와 같은 Ⅴ족 소스와, 갈륨(Ga), 알루미늄(Al), 또는 인듐(In)과 같은 Ⅲ족 소스를 포함하는 질화물 반도체 소재는 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 질화물계 반도체 소자 예컨대, 자외선 영역의 질화물계 반도체 발광소자 및 태양전지용 물질로 많이 사용되고 있다.
질화물계 물질은 0.7eV에서 6.2eV의 폭넓은 에너지 밴드갭을 가지고 있어 태양광스펙트럼 영역과 일치하는 특성으로 인하여 태양전지소자용 물질로 많이 사용되고 있다. 특히, 자외선 발광소자는 경화기 장치, 의료분석기 및 치료기기 및 살균, 정수, 정화시스템 등 다양한 산업분야에서 활용되고 있으며, 향후 반도체 조명 광원으로써 일반조명에 사용 가능한 물질로서 주목을 받고 있다.
실시 예는 투명 윈도우의 실링 구조를 갖는 발광소자를 제공한다.
실시 예는 몸체와 투명 윈도우 사이에 이중 접착 부재 또는 이중 실링(sealing) 구조를 갖는 발광소자를 제공한다.
실시 예는 습기 차단 구조물을 갖는 자외선 발광소자를 제공한다.
실시 예에 따른 발광 소자는, 캐비티 및 상기 캐비티의 둘레에 단차 구조를 갖는 몸체; 상기 캐비티 내에 배치된 복수의 전극; 상기 캐비티 내에 배치된 발광 칩; 상기 캐비티 위를 커버하며, 외측이 상기 단차 구조 상에 배치된 투명 윈도우; 상기 투명 윈도우와 상기 몸체 사이에 배치된 접착 부재를 포함하며, 상기 접착 부재는 상기 투명 윈도우의 외측 하면과 상기 단차 구조의 바닥 사이에 배치된 제1접착 부재; 및 상기 투명 윈도우의 외측과 상기 몸체 사이에 접착된 제2접착 부재를 포함한다.
실시 예에 따른 발광 소자는, 캐비티 및 상기 캐비티의 둘레에 단차 구조를 갖는 몸체; 상기 캐비티 내에 배치된 복수의 전극; 상기 캐비티 내에 배치된 발광 칩; 상기 캐비티 위를 커버하며, 외측이 상기 단차 구조 상에 배치된 투명 윈도우; 상기 투명 윈도우의 외측과 상기 몸체 사이에 배치된 접착 부재를 포함하며, 상기 단차 구조는 상기 몸체의 상면보다 낮은 바닥 및 상기 바닥의 외측에 상기 바닥보다 낮은 깊이를 갖는 홈을 포함하며, 상기 투명 윈도우는 외측 하부에 상기 홈으로 돌출된 돌기를 포함하며, 상기 접착 부재는 상기 홈에 배치되어 상기 투명 윈도우의 돌기와 접착된 제1접착 부재, 및 상기 투명 윈도우의 외측과 상기 몸체의 사이에 접착된 제2접착 부재를 포함한다.
실시 예에 의하면, 습기 유입을 차단시켜 줄 수 있다.
실시 예에 의하면, 고습 조건 또는 물 내에서 자외선 발광소자의 신뢰성을 개선시켜 줄 수 있다.
실시 예에 의하면, 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 자외선 발광 소자를 갖는 발광소자 및 이를 구비한 자외선 램프를 제공할 수 있다.
도 1은 제1실시 예에 따른 발광 소자를 나타낸 도면이다.
도 2는 도 1의 발광 소자의 부분 확대도이다.
도 3은 제2실시 예에 따른 발광 소자를 나타낸 도면이다.
도 4는 도 3의 발광 소자의 부분 확대도이다.
도 5는 제3실시 예에 따른 발광 소자를 나타낸 도면이다.
도 6은 제4실시 예에 따른 발광 소자를 나타낸 도면이다.
도 7은 도 6의 발광 소자의 부분 확대도이다.
도 8은 제5실시 예에 따른 발광 소자를 나타낸 도면이다.
도 9는 제6실시 예에 따른 발광 소자를 나타낸 도면이다.
도 10은 제7실시 예에 따른 발광 소자를 나타낸 도면이다.
도 11은 제8실시 예에 따른 발광 소자를 나타낸 도면이다.
도 12는 실시 예에 따른 발광 소자의 발광 칩의 일 예를 나타낸 도면이다
도 13은 실시 예에 따른 발광 소자의 발광 칩의 다른 예를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
<발광소자>
도 1는 제1실시예에 따른 발광소자의 단면도이며, 도 2는 도 1의 발광 소자의 부분 확대도이다.
도 1 및 도 2를 참조하면, 발광소자(100)는 상부가 개방된 캐비티(111)를 갖는 몸체(110), 상기 캐비티(111) 내에 배치된 복수의 전극(141,143), 상기 캐비티(111)에 배치되며 복수의 전극(141,143)과 전기적으로 연결된 발광 칩(131), 상기 몸체(110)의 하면에 배치된 복수의 리드 전극(145,147), 상기 캐비티(111) 상에 투명 윈도우(161), 및 상기 투명 윈도우(161)의 외측과 상기 몸체(110) 사이에 접착 부재(121,123)를 포함한다.
상기 몸체(110)는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 다른 예로서, 상기 몸체(110)는 질화물 또는 산화물과 같은 절연성 부재를 포함할 수 있으며, 바람직하게 열 전도도가 산화물 또는 질화물보다 높은 금속 질화물을 포함할 수 있다. 상기 몸체(110)의 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, 또는 AlN일 수 있으며, 열 전도도가 140 W/mK 이상인 금속 질화물로 형성할 수 있다.
상기 몸체(110)는 반사부(115)를 포함하며, 상기 반사부(115)는 캐비티(111)의 둘레에 배치되며, 발광 칩(131)로부터 방출된 광을 반사하게 된다.
상기 캐비티(111)는 상기 몸체(110)의 상부에 상기 몸체(110)의 상면(11)보다 낮은 깊이를 갖는 영역으로, 상부가 개방된다. 여기서, 상기 캐비티(111)의 상 방향은 발광 칩(131)으로부터 방출된 광이 추출되는 방향이 될 수 있다.
상기 캐비티(111)는 탑뷰 형상이 원형, 타원형, 또는 다각형 형상을 포함할 수 있다. 상기 다각형 형상의 캐비티(111)는 모서리 부분이 모따기 처리된 형상 예컨대, 곡면 형상일 수 있다.
상기 캐비티(111)는 상부의 너비가 하부의 너비보다 넓은 너비를 가질 수 있다. 다른 예로서, 상기 캐비티(111)는 상부 및 하부의 너비가 서로 동일한 너비일 수 있다. 상기 캐비티(111)의 측벽(116)은 상기 캐비티(111)의 바닥(Bottom)에 대해 경사지거나 수직하게 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 캐비티(111)의 측벽(116)에는 금속층이 배치될 수 있으며, 상기 금속층은 반사 금속이거나, 열 전도성이 높은 금속이 코팅될 수 있다. 상기 금속층은 상기 캐비티(111) 내에서의 광 추출 효율을 개선시키고 방열 특성을 개선시켜 줄 수 있다.
상기 투명 윈도우(161)는 상기 발광 칩(131)으로부터 이격될 수 있다. 상기 투명 윈도우(161)이 상기 발광 칩(131)로부터 이격됨으로써, 상기 발광 칩(131)에 의해 발생된 열에 의해 팽창되는 것을 방지할 수 있다. 상기 투명 윈도우(161)의 아래인 캐비티(111)의 영역은 빈 공간일 수 있거나, 비 금속 또는 금속 재질의 화학원소로 채워질 수 있다.
단차 구조(12)는 상기 몸체(110)의 상부 예컨대, 상기 반사부(115)의 내측에 배치된다. 상기 단차 구조(12)는 상기 캐비티(111)의 상부 둘레에 배치될 수 있다.
상기 단차 구조(12)는 상기 몸체(110)의 상면(11)보다 낮은 영역에 배치되며, 바닥(13) 및 측면(15)을 포함한다. 상기 단차 구조(12)의 측면(15)은 상기 바닥(13)으로부터 수직한 면이거나 경사진 면일 수 있다. 상기 단차 구조(12)는 상기 캐비티(111)의 측벽(116)과 상기 몸체(110)의 상면(11) 사이의 영역에 배치될 수 있다.
상기 몸체(110)에는 복수의 전극(141,142,143,144,145,147)이 결합될 수 있다. 상기 복수의 전극(141,142,143,144,145,147)은 상기 캐비티(111)에 배치된 제1 및 제2전극(141,143), 상기 몸체(110)의 하면에 배치된 제1 및 제2리드 전극(145,147), 상기 몸체(110) 내에 배치되며 상기 제1전극(141)과 제1리드 전극(145)을 연결해 주는 제1연결 전극(142) 및 상기 제2전극(143)과 제2리드 전극(147)을 연결해 주는 제2연결 전극(144)을 포함할 수 있다.
상기 제1 및 제2전극(141,143)은 상기 캐비티(111)의 바닥에서 몸체(110) 내부로 연장될 수 있다. 상기 제1전극(141)은 상기 제1연결 전극(142)을 통해 제1리드 전극(145)과 연결될 수 있으며, 상기 제2전극(143)은 상기 제2연결 전극(142)을 통해 제2리드 전극(145)과 연결될 수 있다.
상기 제1 및 제2리드 전극(145,147)은 몸체(110)의 하면에 배치되고 전원을 공급하고 상기 몸체(110)로부터 전도된 열을 방열할 수 있다. 이러한 제1 또는 제2리드 전극(145,147)의 하면 면적은 상기 제1 또는 제2전극(141,143)의 상면 면적보다 넓을 수 있다. 상기 제1 및 제2리드 전극(145,147) 중 적어도 하나는 복수로 배치될 수 있다.
상기 제1 및 제2연결 전극(142,144) 중 적어도 하나는 복수 개로 배치될 있다. 상기 제1 및 제2연결 전극(142,144)은 비아 구조로서, 몸체(110)의 내부의 회로 패턴과 전기적으로 연결될 수 있다.
상기 복수의 전극(141,142,143,144,145,147)은 금속층 예컨대, 백금(Pt), 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 탄탈늄(Ta), 알루미늄(Al)을 선택적으로 포함할 수 있다. 상기 전극(141,142,143,144,145,147) 각각은 단층 또는 다층으로 형성될 수 있다. 여기서, 다층의 전극 구조는 최 상층에는 본딩이 좋은 금(Au) 재질이 배치될 수 있으며, 최하층에는 접착성이 좋은 티타늄(Ti), 크롬(Cr), 탄탈늄(Ta)의 재질이 배치될 수 있고, 중간 층에는 백금(Pt), 니켈(Ni), 구리(Cu) 등이 배치될 수 있다. 이러한 전극의 적층 구조로 한정하지는 않는다.
상기 발광 칩(131)은 캐비티(111) 내에 배치될 수 있다. 상기 발광 칩(131)은 상기 제1 및 제2전극(141,143) 중 적어도 하나의 위에 배치될 수 있다. 상기 발광 칩(131)은 제1전극(141) 위에 배치된 경우, 본딩 부재(130)는 제1전극(141)과 발광 칩(131) 사이를 본딩시켜 줄 수 있다. 상기 발광 칩(131)은 캐비티(111) 내에서 플립 칩 본딩될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 칩(131)은 다른 예로서, 제1 및 2전극(141,143) 위에 배치될 수 있다. 다른 예로서, 상기 발광 칩(131)은 상기 제1 및 제2전극(141,143)이 아닌 몸체(110) 상에 배치될 수 있다. 다른 예로서, 상기 발광 칩(131)은 제1,2전극(141,143)으로부터 전기적으로 분리된 금속 재질의 방열 플레이트 상에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 칩(131)은 제1 및 제2전극(141,143)과 연결 부재(133,135)로 연결될 수 있다. 상기 연결 부재(133,135)는 전도성 재질의 와이어를 포함한다.
상기 발광 칩(131)은 자외선 발광 다이오드로서, 200nm 내지 405nm대의 파장을 가지는 자외선 발광 다이오드일 수 있다. 즉, 발광 칩(131)은 200nm 내지 289 파장을 방출하거나, 290nm 내지 319nm 파장을 방출하거나, 320nm 내지 405nm 파장을 방출할 수 있다. 상기 캐비티(111) 내에는 보호 소자가 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 투명 윈도우(161)는 상기 몸체(110) 상에 배치된다. 상기 투명 윈도우(161)는 상기 캐비티(111)를 커버하고 상기 몸체(110)에 결합될 수 있다. 상기 투명 윈도우(161)의 상면은 평탄한 면이거나 오목한 면이거나 볼록한 면일 수 있다. 상기 투명 윈도우(161)의 하면은 평탄한 면이거나, 오목한 면이거나 볼록한 면일 수 있다.
상기 투명 윈도우(161)는 유리계열 재질을 포함할 수 있다. 상기 투명 윈도우(161)는 예컨대, LiF, MgF2, CaF2, BaF2, Al2O3, SiO2 또는 광학유리(N-BK7)의 투명한 물질로 형성될 수 있으며, SiO2의 경우, 쿼즈 결정 또는 UV Fused Silica일 수 있다. 또한, 상기 투명 윈도우(161)는 저철분 글라스(low iron glass)일 수 있다.
상기 투명 윈도우(161)와 몸체(110) 사이의 영역은 이중 접착 구조 또는 이중 실링 구조가 배치될 수 있다.
상기 투명 윈도우(161)의 외측은 상기 몸체(110)의 단차 구조(12) 상에 배치된다. 상기 단차 구조(12)의 바닥(13) 깊이(T0)는 상기 투명 윈도우(161)의 두께와 동일하거나 상기 몸체(110)의 상면(11)으로부터 상기 투명 윈도우(161)의 하면보다 더 낮게 배치될 수 있으며, 이에 대해 한정하지는 않는다.
접착 부재(121,123)는 상기 투명 윈도우(161)의 하면과 상기 단차 구조(12)의 바닥(13) 사이에 배치된 제1접착 부재(121)와, 상기 투명 윈도우(161)와 몸체(110) 상면에 배치된 제2접착 부재(123)를 포함한다. 상기 제1접착 부재(121)는 투명 윈도우(161)의 외측 하면을 단차 구조(12)에 접착시켜 주며, 제2접착 부재(123)는 상기 투명 윈도우(161)의 외측 상면과 몸체(110)의 상면(11)에 부착될 수 있다.
상기 제2접착 부재(123)는 상기 투명 윈도우(161)의 외측 상면과 몸체(110)의 상면(11) 사이의 간격보다 큰 너비를 갖고, 상기 투명 윈도우(161)와 몸체(110) 사이의 틈을 커버할 수 있다. 상기 제2접착 부재(123)는 상기 투명 윈도우(161)의 각 측면을 따라 배치될 수 있으며, 상기 몸체(110)의 상면(11)보다 위로 돌출될 수 있다. 상기 제2접착 부재(123) 중 상기 몸체(110)의 상면(11) 위로 돌출된 형상은 반구형 형상, 타원 형상 또는 다각형 형상일 수 있으며 이에 대해 한정하지는 않는다.
상기 제2접착 부재(123)의 일부(124)는 상기 투명 윈도우(161)의 측면과 상기 단차 구조(12)의 측면(15) 사이에 배치되어 접착될 수 있다. 상기 제2접착 부재(123)의 일부(124)는 상기 제1접착 부재(121)에 접촉될 수 있다.
상기 제1 및 제2접착 부재(121,123)는 투명 윈도우(161)를 몸체(110)에 접착시켜 줌으로써, 상기 투명 윈도우(161)와 몸체(110) 사이의 영역을 통해 침투하는 습기를 차단할 수 있다. 또한 상기 제1 및 제2접착 부재(121,123)는 습기의 침투 경로를 길게 제공하므로, 습기 침투를 억제시켜 줄 수 있다. 이러한 제 1 및 제2접착 부재(121,123)는 상기 투명 윈도우(161)를 고정시키고 습기 침투를 차단할 수 있다.
상기 제1 및 제2접착 부재(121,123)는 실리콘, 테프론(Teflon) 필름, Ag 페이스트, UV 접착제, Pb-free 저온유리, 아크릴 접착제 또는 세라믹 접착제 등일 수 있다. 상기 제1 및 제2접착 부재(121,123)는 서로 다른 재질 예컨대, 상기 제1접착 부재(121)는 테프론 필름이고, 제2접착 부재(123)는 실리콘일 수 있다. 상기 제1 및 제2접착 부재(121,123)가 다른 물질인 경우, 두 접착 부재(121,123) 사이의 계면 영역에 의해 습기 침투를 효과적으로 억제할 수 있다.
도 3은 제2실시 예에 따른 발광 소자를 나타낸 도면이며, 도 4는 도 3의 발광 소자의 부분 확대도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 구성은 제1실시 예의 설명을 참조하기로 한다.
도 3 및 도 4를 참조하면, 발광 소자는 캐비티(111)를 갖는 몸체(110), 상기 몸체(110)에 결합된 복수의 전극(141,143), 상기 몸체(110)의 하면에 배치된 복수의 리드 전극(145,147), 상기 캐비티(111) 내에 배치된 발광 칩(131), 상기 캐비티(111) 상에 투명 윈도우(161), 상기 투명 윈도우(161)의 외측과 상기 몸체(110) 사이에 배치된 접착 부재(121,123)를 포함한다.
상기 몸체(110)는 상기 투명 윈도우(161)가 안착되는 단차 구조(12)와, 상기 단차 구조(12)와 상기 몸체(110)의 상면 사이에 배치된 제2리세스(14)를 포함한다.
상기 투명 윈도우(161)는 외측 둘레에 상기 투면 윈도우(161)의 상면보다 낮은 제1리세스(166)를 포함한다. 상기 제1리세스(166)는 상기 몸체(110)의 제1리세스(14)의 바닥 깊이와 동일한 깊이(T1)이거나 더 낮은 깊이로 배치될 수 있다. 상기 제2리세스(166)는 상기 투명 윈도우(161)의 외측 하부의 두께와 동일한 깊이이거나 더 작은 깊이를 가질 수 있다. 상기 제2리세스(166)의 깊이(T1)가 너무 깊은 경우 상기 투명 윈도우(161)의 외측 강성이 약해질 수 있으며, 너무 얇은 경우 접착력 개선 효과가 없을 수 있다.
상기 제1접착 부재(121)는 상기 단차 구조(12)에 배치된 제1접착 부재(121)와, 상기 투명 윈도우(161)의 제1리세스(166) 상에 배치된 제2접착 부재(123)를 포함한다.
상기 제1접착 부재(121)는 상기 투명 윈도우(161)의 외측 하면과 상기 단차 구조(12)의 바닥 (13)사이에 접착된다. 상기 제2접착 부재(123)는 상기 투명 윈도우(161)의 제1리세스(166)과 상기 몸체(110)의 제2리세스(14) 상에 배치된다.
상기 제1리세스(166) 및 상기 제2리세스(14)의 너비(W1,W2)는 서로 동일하거나 서로 다를 수 있다. 예컨대, 제2리세스(14)의 너비(W2)가 제1리세스(166)의 너비(W1)보다 더 넓게 배치될 수 있으며, 이는 투명 윈도우(161)의 외측부의 강성을 유지시키고 접착 면적을 증가시켜 줄 수 있다. 상기 제2리스세(14)는 형성하지 않을 수 있다.
상기 제2접착 부재(123)의 일부(126)는 상기 투명 윈도우(161)의 측면과 상기 단차 구조(12)의 측면 사이의 영역에 연장되어 접착될 수 있다. 상기 제2접착 부재(123)의 일부(126)는 제1접착 부재(121) 상에 접촉될 수 있다.
상기 제2접착 부재(123)의 상면은 상기 몸체(110)의 상면 또는 상기 투명 윈도우(161)의 상면보다 돌출될 수 있으며, 곡면 또는 평면일 수 있다. 다른 예로서, 상기 제2접착 부재(123)은 상기 몸체(110)의 상면 및 상기 투명 윈도우(161)의 외측 상면으로 연장될 수 있다.
상기 제1 및 제2접착 부재(121,123)는 실리콘, 테프론 필름, Ag 페이스트, UV 접착제, Pb-free 저온유리, 아크릴 접착제 또는 세라믹 접착제 등일 수 있다. 상기 제1 및 제2접착 부재(121,123)는 상이한 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 5는 제3실시 예에 따른 발광 소자를 나타낸 도면이다. 제3실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 5를 참조하면, 발광 소자는 캐비티(111)를 갖는 몸체(110), 상기 몸체(110)에 결합된 복수의 전극(141,143), 상기 몸체의 하면에 배치된 복수의 리드 전극(145,147), 상기 캐비티(111) 내에 배치된 발광 칩(131), 상기 캐비티(111) 상에 투명 윈도우(161), 상기 투명 윈도우(161)의 외측과 상기 몸체(110) 사이에 배치된 접착 부재(121,123)를 포함한다.
상기 몸체(110)는 상기 투명 윈도우(161)가 안착되는 단차 구조(12)와, 상기 단차 구조(12)와 상기 몸체(110)의 상면(11) 사이에 경사진 경사 구조(17)를 포함한다.
상기 경사 구조(17)는 상기 단차 구조(12)의 측면(15)으로부터 몸체(110)의 상면(11)으로 연장된 경사진 면을 포함한다. 상기 경사진 구조(17)는 상기 몸체(110)의 상면(11)으로부터 15도 이상 60도 미만의 각도(θ1)로 경사지게 되며, 이러한 각도(θ1)가 상기 범위보다 작은 경우 접착 효과가 크지 않게 되며, 상기 범위보다 큰 경우 몸체(110)의 상부 외측부의 강성이 약해지는 문제가 있다.
상기 접착 부재(121,123)는 상기 투명 윈도우(161)의 외측 하면과 상기 단차 구조(12)의 바닥(13) 사이에 배치된 제1접착 부재(121)와, 상기 투명 윈도우(161)의 외측과 상기 경사진 구조(17) 사이에 배치된 제2접착 부재(123)를 포함한다.
상기 제2접착 부재(123)는 상기 투명 윈도우(161)의 외측과 경사진 구조(17)에 배치되므로, 상기 투명 윈도우(161)의 외 측면과의 접착력이 강화될 수 있다. 상기 제2접착 부재(123)은 상기 몸체(110)의 상면 및 상기 투명 윈도우(161)의 외측 상면으로 연장될 수 있다.
상기 제1 및 제2접착 부재(121,123)는 상기 몸체(110)와 및 투명 윈도우(161) 사이의 영역으로 침투하는 습기를 차단할 수 있다. 또한 상기 제2접착 부재(123)는 상기 경사진 구조(17)에 의해 몸체(110)의 표면으로 침투하는 습기의 침투 경로를 길게 제공할 수 있어, 습기를 효과적으로 차단할 수 있다.
상기 제1 및 제2접착 부재(121,123)는 실리콘, 테프론 필름, Ag 페이스트, UV 접착제, Pb-free 저온유리, 아크릴 접착제 또는 세라믹 접착제 등일 수 있다. 상기 제1 및 제2접착 부재(121,123)는 상이한 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 6은 제4실시 예에 따른 발광 소자를 나타낸 도면이며, 도 7은 도 6의 발광 소자의 부분 확대도이다. 제4실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 6 및 도 7을 참조하면, 발광 소자는 캐비티(111)를 갖는 몸체(110), 상기 몸체(110)에 결합된 복수의 전극(141,143), 상기 몸체(110)의 하면에 배치된 복수의 리드 전극(145,147), 상기 캐비티(111) 내에 배치된 발광 칩(131), 상기 캐비티(111) 상에 투명 윈도우(161), 및 상기 투명 윈도우(161)의 외측과 상기 몸체(110) 사이에 배치된 접착 부재(121,123)를 포함한다.
상기 몸체(110)는 캐비티(111)의 상부 둘레에 배치된 단차 구조(12)와, 상기 단차 구조(12) 내에 배치된 홈(112)을 포함한다. 상기 단차 구조(12)는 상기 홈(112)을 포함할 수 있다. 상기 홈(112)은 상기 몸체(110)의 상부 둘레를 따라 배치될 수 있다. 상기 홈(112)은 상기 단차 구조(12)의 바닥(13)보다 외측에 배치될 수 있다. 이 경우 단차 구조(12)의 측면(15)은 홈(112)의 내측까지 수직하게 연장될 수 있어, 투명 윈도우(161)의 외 측면을 가이드할 수 있다.
상기 홈(112)은 상기 몸체(110)의 상면으로부터 상기 캐비티(111)의 깊이(D2)보다 낮은 깊이(D1)으로 배치될 수 있다. 상기 홈(112)은 상기 단차 구조(12)의 바닥(13)보다 낮은 깊이(D1)을 갖고 상기 캐비티(111)의 측벽(116)으로부터 이격된다. 상기 단차 구조(12)의 바닥(13)은 상기 홈(112)과 상기 캐비티(111)의 측벽(116) 사이에 배치될 수 있다.
상기 투명 윈도우(161)는 외측 하부에 상기 몸체(110)의 하 방향으로 돌출된 돌기(165)를 포함한다. 상기 돌기(165)는 상기 투명 윈도우(161)의 외측 하면 둘레에 단 일개 또는 복수로 배치될 수 있다. 상기 돌기(165)가 단일개인 경우 루프 형상으로 배치될 수 있으며, 상기 돌기(165)가 복수인 경우, 캐비티(111)의 측벽(116) 각각에 하나씩 배치될 수 있다.
상기 돌기(165)의 높이(D3)는 상기 투명 윈도우(161)의 두께와 같거나 얇은 두께일 수 있으며, 이에 대해 한정하지는 않는다. 상기 돌기(165)의 높이(D3)가 상기 투명 윈도우(161)의 두께보다 높게 배치된 경우, 캐비티(111)의 깊이 및 단차 구조(12)의 깊이가 더 깊게 되어, 상기 발광 소자의 두께가 증가하게 되는 문제가 잇다.
상기 투명 윈도우(161)의 돌기(165) 중 상기 캐비티(111)의 서로 반대측에 배치된 돌기 간의 거리는 상기 캐비티(111)의 바닥 너비보다 넓게 배치될 수 있다.
상기 접착 부재(121,123)는 상기 홈(112)에 배치되며 상기 투명 윈도우(161)의 돌기(165)에 접착된 제1접착 부재(121), 상기 투명 윈도우(161)의 외측 상면과 상기 몸체(110)의 상면 사이에 배치된 제2접착 부재(123)를 포함한다.
상기 제1접착 부재(121)는 상기 홈(112)에 배치되어 상기 돌기(165)의 둘레에 접착될 수 있다. 상기 제1접착 부재(121)의 일부는 상기 투명 윈도우(161)의 외측 하면과 상기 단차 구조(12)의 바닥(13) 사이에 연장되어 접착될 수 있다.
상기 제2접착 부재(123)는 상기 투명 윈도우(161)의 외측 상면과 상기 몸체(110)의 상면 사이에 접착되어 상기 투명 윈도우(161)와 몸체(110)의 상면 사이의 영역으로 습기가 침투하는 것을 차단할 수 있다.
또한 상기 제2접착 부재(123)의 일부(124)는 상기 투명 윈도우(161)의 외 측면과 상기 단차 구조(12)의 측면 사이에 접착되어, 습기의 침투를 차단할 수 있다. 또한 상기 제2접착 부재(123)의 일부(124)는 상기 제1접착 부재(121)에 접착될 수 있어, 습기 차단 효과를 개선시켜 줄 수 있다. 상기 단차 구조(12)와 몸체(110)의 상면(11) 사이에 경사진 구조를 더 배치할 경우, 제2접착 부재(123)의 접착 면적이 개선될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 및 제2접착 부재(121,123)는 실리콘, 테프론 필름, Ag 페이스트, UV 접착제, Pb-free 저온유리, 아크릴 접착제 또는 세라믹 접착제 등일 수 있다. 상기 제1 및 제2접착 부재(121,123)는 상이한 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 8은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제5실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 8을 참조하면, 발광 소자는 캐비티(111)를 갖는 몸체(110), 상기 몸체(110)에 결합된 복수의 전극(141,143), 상기 몸체(110)의 하면에 배치된 복수의 리드 전극(145,147), 상기 캐비티(111) 내에 배치된 발광 칩(131), 상기 캐비티(111) 상에 투명 윈도우(161), 상기 투명 윈도우(161)의 외측과 상기 몸체(110) 사이에 배치된 접착 부재(121,123)를 포함한다.
상기 투명 윈도우(161)의 상면(164) 및 하면 중 적어도 하나는 곡면을 포함할 수 있다. 예를 들면, 상기 투명 윈도우(161)의 상면(164)이 곡면으로 배치될 수 있으며, 이러한 곡면은 광의 소정 영역으로 가이드할 수 있으며, 광의 추출 효율을 개선시켜 줄 수 있다. 상기 곡면의 형상은 반구형 형상 또는 타원 형상을 포함할 수 있다.
상기 투명 윈도우(161)는 곡면 형상에 의해 상기 투명 윈도우(161)의 중심부에서 외측으로 갈수록 점차 얇은 두께로 제공될 수 있다.
상기 접착 부재(121,123)는 상기 투명 윈도우(161)의 외측 하면과 몸체(110)의 단차 구조(12) 사이에 배치된 제1접착 부재(121)와, 상기 투명 윈도우(161)의 외측과 상기 몸체(110) 사이에 배치된 제2접착 부재(123)를 포함한다. 상기 제2접착 부재(123)는 상기 투명 윈도우(161)의 상면(164)인 곡면 상에 접착될 수 있다. 이에 따라 상기 제2접착 부재(123)는 상기 투명 윈도우(161)의 상면(164)과의 접착 면적이 개선될 수 있다.
상기 투명 윈도우(161)의 돌기(165)는 몸체(110)의 단차 구조(12)의 홈(112)에 채워진 제1접착 부재(121)로 접착될 수 있다. 상기 홈(112) 및 돌기(165)은 형성하지 않을 수 있으며, 상기 단차 구조(12) 상에 경사진 구조를 더 배치할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 및 제2접착 부재(121,123)는 실리콘, 테프론 필름, Ag 페이스트, UV 접착제, Pb-free 저온유리, 아크릴 접착제 또는 세라믹 접착제 등일 수 있다. 상기 제1 및 제2접착 부재(121,123)는 상이한 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 9는 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제6실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 8을 참조하면, 발광 소자는 캐비티(111)를 갖는 몸체(110), 상기 몸체(110)에 결합된 복수의 전극, 상기 캐비티(111) 내에 배치된 발광 칩(131), 상기 캐비티(111) 상에 투명 윈도우(161), 상기 투명 윈도우(161)의 외측과 상기 몸체(110) 사이에 배치된 접착 부재(121,123)를 포함한다.
상기 투명 윈도우(161)는 상면 및 하면(162) 중 적어도 하나가 곡면인 형상을 포함한다. 예를 들면, 상기 투명 윈도우(161)의 하면(162)은 곡면 형상을 포함한다. 상기 곡면의 직선 거리(D3)는 상기 캐비티(111)의 바닥 너비(D4)와 동일하거나 좁을 수 있다.
상기 투명 윈도우(161)는 상기 하면(162)의 곡면 형상에 의해 중심부가 가장 얇고 상기 중심부에서 외측으로 갈수록 점차 두꺼워지게 된다. 상기 투명 윈도우(161)의 하면(162)이 곡면 형상이므로, 상기 곡면으로 입사되는 광은 임계각이 변화될 수 있어, 추출 효율이 개선될 수 있다.
상기 투명 윈도우(161)는 외측 하면은 평탄한 면으로 배치되어, 단차 구조(12)에 제1접착 부재(121)로 접착될 수 있다. 상기 투명 윈도우(161)의 외측과 상기 몸체(110)의 상면 사이에 제2접착 부재(123)가 접착될 수 있다.
상기 제1 및 제2접착 부재(121,123)는 실리콘, 테프론 필름, Ag 페이스트, UV 접착제, Pb-free 저온유리, 아크릴 접착제 또는 세라믹 접착제 등일 수 있다. 상기 제1 및 제2접착 부재(121,123)는 상이한 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 10은 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제7실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 10을 참조하면, 발광 소자는 캐비티(111)를 갖는 몸체(110), 상기 몸체(110)에 결합된 복수의 전극(141,143), 상기 몸체(110)의 하면에 배치된 복수의 리드 전극(145,147), 상기 캐비티(111) 내에 배치된 발광 칩(131), 상기 캐비티(111) 상에 투명 윈도우(161), 상기 투명 윈도우(161)의 외측과 상기 몸체(110) 사이에 배치된 접착 부재(121,123)를 포함한다.
상기 투명 윈도우(161)는 상면 및 하면(162) 중 적어도 하나 또는 모두가 곡면인 형상을 포함한다. 예를 들면, 상기 투명 윈도우(161)의 하면(162)은 평탄한 면이거나 곡면이고, 상면은 평탄한 면이거나 곡면일 수 있다.
상기 투명 윈도우(161)의 상면에는 요철 패턴(163A)이 배치될 수 있으며 상기 요철 패턴(163A)은 상기 투명 윈도우(161)의 상면 전 영역에 배치되어, 추출되는 광의 경로를 변경시켜 줄 수 있다.
상기 접착 부재(121,123)는 제1 및 제2접착 부재(121,123)를 포함한다. 상기 제1접착 부재(121)는 상기 투명 윈도우(161)의 외측 하면을 단차 구조(12) 상에 접착시키고, 제2접착 부재(123)는 투명 윈도우(161)의 외측 상면과 몸체(110)의 상면 상에 접착될 수 있다. 이러한 제 1 및 제2접착 부재(121,123)는 상기 투명 윈도우(161)를 고정시키고 습기 침투를 차단할 수 있다.
상기 제1 및 제2접착 부재(121,123)는 실리콘, 테프론 필름, Ag 페이스트, UV 접착제, Pb-free 저온유리, 아크릴 접착제 또는 세라믹 접착제 등일 수 있다. 상기 제1 및 제2접착 부재(121,123)는 상이한 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 11은 제8실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제8실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 11을 참조하면, 발광 소자는 캐비티(111)를 갖는 몸체(110), 상기 몸체(110)에 결합된 복수의 전극(141,143), 상기 몸체(110)의 하면에 배치된 복수의 리드 전극(145,147), 상기 캐비티(111) 내에 배치된 발광 칩(131), 상기 캐비티(111) 상에 투명 윈도우(161), 상기 투명 윈도우(161)의 외측과 상기 몸체(110) 사이에 배치된 접착 부재(121,123), 그리고 방수층(171을 포함한다.
상기 몸체(110)는 단차 구조(12) 및 경사진 구조(17)를 포함한다. 상기 접착 부재(121,123)는 제1 및 제2접착 부재(121,123)를 포함한다. 상기 제1접착 부재(121)는 상기 투명 윈도우(161)와 몸체(110)의 단차 구조(12) 사이에 배치되어 상기 투명 윈도우(161)를 접착시켜 준다.
상기 제1접착 부재(121)는 상기 투명 윈도우(161)의 측면과 상기 몸체(110)의 경사진 구조(17)에 배치되어, 상기 투명 윈도우(161)의 외측을 경사진 구조(17)에 접착시켜 줄 수 있다. 이러한 제1 및 제2접착 부재(121,123)는 상기 투명 윈도우(161)를 고정시키고 습기 침투를 방지할 수 있다. 상기 경사진 구조(17)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
또한 상기 투명 윈도우(161) 상에는 방수층(171이 배치될 수 있다. 상기 방수층(171은 상기 투명 윈도우(161)의 상면으로부터 상기 몸체(110)의 상면까지 연장될 수 있다. 상기 방수층(171은 상기 제2접착 부재(123) 상에 접착될 수 있다. 상기 제1 및 제2접착 부재(121,123)는 실리콘, 테프론 필름, Ag 페이스트, UV 접착제, Pb-free 저온유리, 아크릴 접착제 또는 세라믹 접착제 등일 수 있다. 상기 제1 및 제2접착 부재(121,123)는 상이한 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 방수층(171은 실리콘 재질 또는 테프론(Teflon) 필름을 포함하며, 상기 제1 또는 제2접착 부재(121,123)와 동일한 물질이거나 상이한 물질을 포함할 수 있다. 상기 방수층(171은 상기 투명 윈도우(161), 상기 제2접착 부재(123) 및 상기 몸체(110)의 상면에 접착되어, 물이나 습기를 효과적으로 차단할 수 있다. 상기 방수 층은 상기 몸체(110)의 측면 및 하면에 연장되어, 몸체(110)를 방수시켜 줄 수 있다.
도 12는 실시 예에 따른 발광 칩의 일 예를 나타낸 도면이다.
도 12를 참조하면, 발광 칩(131)은 제1도전형 반도체층(41)과, 상기 제1도전형 반도체층(41) 상에 배치된 활성층(51)과, 상기 활성층(51) 상에 배치된 전자 차단 구조층(60), 상기 전자 차단 구조층(60) 상에 배치된 제2 도전형 반도체층(73)을 포함할 수 있다.
상기 발광 칩(131)은 제1도전형 반도체층(41) 아래에 저 전도층(33), 버퍼층(31) 및 기판(21) 중 하나 이상 또는 모두를 포함할 수 있다.
상기 발광 칩(131)은 상기 제1도전형 반도체층(41)과 활성층(51) 사이에 제1클래드층(43) 및 상기 활성층(51)과 제2도전형 반도체층(73) 사이에 제2클래드층(71) 중 적어도 하나 또는 모두를 포함할 수 있다.
상기 발광 칩(131)은 200nm 내지 405nm대의 파장을 가지는 자외선 발광 다이오드일 수 있다. 즉, 발광 칩(131)은 200nm 내지 289 파장을 방출하거나, 290nm 내지 319nm 파장을 방출하거나, 320nm 내지 405nm 파장을 방출할 수 있다.
상기 기판(21)은 예를 들어, 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(21)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga2O3 중 적어도 하나를 포함할 수 있다. 상기 기판(21)의 상면 및/또는 하면에는 복수의 돌출부(미도시)가 형성될 수 있으며, 상기 복수의 돌출부 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함하며 스트라이프 형태 또는 매트릭스 형태로 배열될 수 있다. 상기 돌출부는 광 추출 효율을 개선시켜 줄 수 있다.
상기 기판(21) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(21)과 상기 제1도전형 반도체층(41) 사이에는 버퍼층(31)이 형성될 수 있다. 상기 버퍼층(31)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(31)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 버퍼층(31)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, ZnO와 같은 재료 중 적어도 하나를 포함한다.
상기 버퍼층(31)은 서로 다른 반도체층을 교대로 배치하여 초 격자(super lattice) 구조로 형성될 수 있다. 상기 버퍼층(31)은 상기 기판(21)과 질화물 계열의 반도체층과의 격자상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(31)은 상기 기판(21)과 질화물 계열의 반도체층 사이의 격자상수 사이의 값을 가질 수 있다. 상기 버퍼층(31)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 저 전도층(33)은 상기 버퍼층(31)과 상기 제1도전형 반도체층(41) 사이에 배치될 수 있다. 상기 저 전도층(33)은 언도프드 반도체층으로서, 제1도전형 반도체층(41) 보다 낮은 전기 전도성을 가진다.
상기 저 전도층(33)은 II족 내지 VI족 화합물 반도체 예컨대, III족-V족 화합물 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(33)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나를 포함할 수 있다. 상기 저 전도층(33)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(41)은 상기 기판(21), 상기 버퍼층(31), 상기 저 전도층(33) 중 적어도 하나와 상기 활성층(51) 사이에 배치될 수 있다. 상기 제1도전형 반도체층(41)은 제1도전형의 도펀트가 도핑된 III족-V족 및 II족-VI족의 화합물 반도체 중 적어도 하나로 구현될 수 있다.
상기 제1도전형 반도체층(41)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(41)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다.
상기 제1도전형 반도체층(41)은 단층 또는 다층으로 배치될 수 있다. 상기 제1도전형 반도체층(41)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다. 상기 제1도전형 반도체층(41)은 전극 접촉층이 될 수 있다.
상기 제1클래드층(43)은 AlGaN계 반도체를 포함할 수 있다. 상기 제1클래드층(43)은 제1도전형의 도펀트 예컨대, n형 도펀트를 갖는 n형 반도체층일 수 있다. 상기 제1클래드층(43)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다.
상기 제1도전형 반도체층(41) 및 상기 제1클래드층(43)은 자외선 파장의 흡수를 방지하기 위해, AlGaN계 반도체로 배치될 수 있다.
상기 활성층(51)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다.
상기 활성층(51)은 상기 제1도전형 반도체층(41)을 통해서 주입되는 전자(또는 정공)와 상기 제2도전형 반도체층(73)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(51)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 활성층(51)은 화합물 반도체로 구현될 수 있다. 상기 활성층(51)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
상기 활성층(51)이 다중 우물 구조로 구현된 경우, 상기 활성층(51)은 복수의 우물층과 복수의 장벽층을 포함한다. 상기 활성층(51)은 우물층과 장벽층이 교대로 배치된다. 상기 우물층과 상기 장벽층의 페어는 2~30주기로 형성될 수 있다.
상기 우물층은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 장벽층은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 우물층/장벽층의 주기는 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다.
실시 예에 따른 활성층(51)의 우물층은 AlGaN으로 구현될 수 있으며, 상기 장벽층은 AlGaN으로 구현될 수 있다. 상기 활성층(51)은 자외선 파장을 발광할 수 있다. 상기 장벽층의 알루미늄 조성은 상기 우물층의 알루미늄의 조성보다 높은 조성을 갖는다. 상기 우물층의 알루미늄 조성은 20% 내지 50% 범위일 수 있으며, 상기 장벽층의 알루미늄 조성은 40% 내지 95% 범위일 수 있다.
한편, 상기 전자 차단 구조층(60)은 다층 구조를 포함한다. 상기 전자 차단 구조층(60)은 알루미늄의 조성이 50% 이상인 재료이거나, 상기 장벽층의 알루미늄의 조성과 같거나 더 높은 조성을 갖는 재료를 포함할 수 있다. 전자 차단 구조층(60)은 단층 또는 다층의 AlGaN 반도체로 배치될 수 있으며, p형 도펀트를 포함할 수 있다.
상기 제2클래드층(71)은 상기 전자 차단 구조층(60) 위에 배치된다. 상기 제2클래드층(71)은 상기 전자 차단 구조층(60)과 상기 제2도전형 반도체층(73) 사이에 배치된다.
상기 제2클래드층(71)은 AlGaN계 반도체를 포함할 수 있다. 상기 제2클래드층(71)은 제2도전형의 도펀트 예컨대, p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2클래드층(71)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, 또는 AlGaInP 중에서 적어도 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 포함할 수 있다.
상기 제2클래드층(71) 위에 제2도전형 반도체층(73)이 배치될 수 있다. 상기 제2도전형 반도체층(73)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2도전형 반도체층(73)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, 또는 AlGaInP 중에서 적어도 하나를 포함할 수 있으며, p형 도펀트가 도핑된 p형 반도체층이 될 수 있다.
상기 제2도전형 반도체층(73)은 단층 또는 다층으로 배치될 수 있다. 상기 제2도전형 반도체층(73)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다. 상기 제2도전형 반도체층(73)은 전극 접촉층이 될 수 있다. 상기 제2도전형 반도체층(73) 및 상기 제2클래드층(71)은 자외선 파장의 흡수를 방지하기 위해, AlGaN계 반도체로 배치될 수 있다.
발광 구조물은 제1도전형 반도체층(41)부터 제2도전형 반도체층(73)까지를 포함할 수 있다. 다른 예로서, 발광 구조물은 제1도전형 반도체층(41) 및 제1클래드층(43)이 p형 반도체층, 상기 제2클래드층(71) 및 제2도전형 반도체층(73)은 n형 반도체층으로 구현될 수 있다. 이러한 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
상기 제1도전형 반도체층(41)에 제1전극(91)이 전기적으로 연결되며, 상기 제2도전형 반도체층(73)에 제2전극(95)이 전기적으로 연결될 수 있다. 상기 제1전극(91)은 상기 제1도전형 반도체층(41) 위에 배치될 수 있으며, 상기 제2전극(95)은 제2도전형 반도체층(73) 위에 배치될 수 있다.
상기 제1전극(91) 및 상기 제2전극(95)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제1전극(91) 및 제2전극(95)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(93) 및 제2전극(95)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 제2전극(95)과 상기 제2도전형 반도체층(73) 사이에는 전극층(93)이 배치될 수 있으며, 상기 전극층(93)은 70% 이상의 광을 투과하는 투광성 물질이거나 70% 이상의 광을 반사하는 반사성 특성을 갖는 물질로 형성될 수 있으며, 예컨대 금속 또는 금속 산화물로 형성될 수 있다. 상기 전극층(93)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO, Al, Ag, Pd, Rh, Pt, Ir 중 선택적으로 형성될 수 있다.
상기 전극층(93) 상에 절연층(81)이 배치될 수 있다. 상기 절연층(81)은 상기 전극층(93)의 상면 및 반도체층의 측면에 배치될 수 있으며, 제1, 2전극(91,95)과 선택적으로 접촉될 수 있다. 상기 절연층(81)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(81)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(81)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 13는 실시 예에 따른 발광 칩의 다른 예를 나타낸 측 단면도이다. 도 13을 설명함에 있어서, 도 12와 동일한 구성은 도 12의 설명을 참조하기로 한다.
도 13을 발광 칩(102)은 제1도전형 반도체층(41) 위에 제1전극(91) 및 제2도전형 반도체층(73) 아래에 복수의 전도층(96,97,98,99)을 갖는 제2전극을 포함한다.
상기 제2전극은 상기 제2도전형 반도체층(73) 아래에 배치되며, 접촉층(96), 반사층(97), 본딩층(98) 및 지지 부재(99)를 포함한다. 상기 접촉층(96)은 반도체층 예컨대, 제2도전형 반도체층(73)과 접촉된다. 상기 접촉층(96)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(96) 아래에 반사층(97)이 배치되며, 상기 반사층(97)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(97)은 상기 제2도전형 반도체층(73) 아래에 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(97) 아래에는 본딩층(98)이 배치되며, 상기 본딩층(98)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(73)과 제2전극 사이에 채널층(83) 및 전류 블록킹층(85)이 배치된다.
상기 채널층(83)은 상기 제2도전형 반도체층(73)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(83)은 투명한 전도성 물질 또는 절연성 물질을 포함하며, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(73) 아래에 배치되고, 외측부는 상기 발광 구조물의 측면보다 더 외측에 배치된다.
상기 전류 블록킹층(85)은 제2도전형 반도체층(73)과 접촉층(96) 또는 반사층(97) 사이에 배치될 수 있다. 상기 전류 블록킹층(85)은 절연물질을 포함하며, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전류 블록킹층(85)은 쇼트키 접촉을 위한 금속으로도 형성될 수 있다.
상기 전류 블록킹층(161)은 상기 발광 구조물(150A) 위에 배치된 제1전극(181)과 상기 발광 구조물(150A)의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(161)은 상기 제2전극(170)으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다. 상기 전류 블록킹층(85)은 하나 또는 복수로 배치될 수 있으며, 제1전극(91)과 수직 방향으로 적어도 일부 또는 전 영역이 오버랩될 수 있다.
상기 본딩층(98) 아래에는 지지 부재(99)가 형성되며, 상기 지지 부재(99)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(99)는 다른 예로서, 전도성 시트로 구현될 수 있다.
여기서, 상기 도 12의 기판은 제거하게 된다. 상기 성장 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 상기 제1도전형 반도체층(41)을 노출시켜 준다. 상기 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1도전형 반도체층(41) 상에 제1전극(91)을 형성하게 된다.
상기 제1도전형 반도체층(41)의 상면에는 러프니스와 같은 광 추출 구조(미도시)로 형성될 수 있다. 상기 반도체층의 표면에는 절연층(미도시)이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다. 이에 따라 발광 구조물 위에 제1전극(91) 및 아래에 지지 부재(99)를 갖는 수직형 전극 구조를 갖는 발광소자(102)가 제조될 수 있다.
실시 예에 따른 발광 소자는, 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 하나 또는 복수의 발광소자 또는 발광소자 패키지를 갖는 어셈블리로서, 자외선 램프를 포함될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
12: 단차 구조 17: 경사진 구조
110: 몸체 111: 캐비티
121,123: 접착 부재 131: 발광 칩
141,143: 전극 142,144: 연결 전극
145,147: 리드 전극 161: 투명 윈도우
171: 방수층

Claims (13)

  1. 삭제
  2. 캐비티 및 상기 캐비티의 둘레에 단차 구조를 갖는 몸체;
    상기 캐비티 내에 배치된 복수의 전극;
    상기 캐비티 내에 배치된 발광 칩;
    상기 캐비티 위를 커버하며, 외측이 상기 단차 구조 상에 배치된 투명 윈도우;
    상기 투명 윈도우의 외측과 상기 몸체 사이에 배치된 접착 부재를 포함하며,
    상기 단차 구조는 상기 몸체의 상면보다 낮은 바닥 및 상기 바닥의 외측에 상기 바닥보다 낮은 깊이를 갖는 홈을 포함하며,
    상기 투명 윈도우는 외측 하부에 상기 홈으로 돌출된 돌기를 포함하며,
    상기 접착 부재는 상기 홈에 배치되어 상기 투명 윈도우의 돌기와 접착된 제1접착 부재, 및 상기 투명 윈도우의 외측과 상기 몸체의 사이에 접착된 제2접착 부재를 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 제2접착 부재는 상기 투명 윈도우의 외측 상면과 상기 몸체의 상면에 접착되는 발광 소자.
  4. 제2항에 있어서,
    상기 몸체는 상기 단차 구조와 상기 몸체의 상면 사이에 배치된 경사진 구조를 포함하며,
    상기 제2접착 부재는 상기 투명 윈도우의 외측과 상기 몸체의 경사진 구조 상에 접착되는 발광 소자.
  5. 제2항에 있어서,
    상기 투명 윈도우의 외측 둘레에 상기 투명 윈도우의 상면보다 낮은 제1리세스를 포함하며,
    상기 제2접착 부재는 상기 제1리세스 및 상기 몸체에 접착되는 발광 소자.
  6. 제5항에 있어서,
    상기 몸체에는 상기 단차 구조와 상기 몸체의 상면 사이에 배치된 제2리세스를 포함하며,
    상기 제2접착 부재는 상기 제1 및 제2리세스 상에 배치된 발광 소자.
  7. 제2항에 있어서,
    상기 투명 윈도우 및 상기 몸체의 위에 배치된 방수 층을 포함하는 발광 소자.
  8. 제7항에 있어서,
    상기 방수 층은 상기 제2접착 부재 상에 배치되는 발광 소자.
  9. 제2항에 있어서,
    상기 제1 및 제2접착 부재는 서로 다른 재질을 포함하는 발광 소자.
  10. 제2항에 있어서,
    상기 투명 윈도우의 상면 및 하면 중 적어도 하나에 곡면을 포함하는 발광 소자.
  11. 제2항에 있어서,
    상기 투명 윈도우의 상면에 요철 패턴을 포함하는 발광 소자.
  12. 제2항에 있어서,
    상기 몸체는 세라믹 재질을 포함하며,
    상기 투명 윈도우는 글라스 재질을 포함하며,
    상기 발광 칩은 자외선 광을 발광하는 발광 소자.
  13. 제12항에 있어서,
    상기 몸체의 하면에 배치된 제1 및 제2리드 전극;
    상기 몸체 내에 배치되며 상기 제1리드 전극에 연결된 제1연결 전극, 및 상기 제2리드 전극에 연결된 제2연결 전극을 포함하는 발광 소자.
KR1020140186826A 2014-12-23 2014-12-23 발광 소자 KR102282945B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140186826A KR102282945B1 (ko) 2014-12-23 2014-12-23 발광 소자
EP15199381.3A EP3038173B1 (en) 2014-12-23 2015-12-10 Light emitting device
JP2015248902A JP6758044B2 (ja) 2014-12-23 2015-12-21 発光素子及び照明システム
US14/978,741 US9831395B2 (en) 2014-12-23 2015-12-22 Light emitting device with packaging having an adhesive in a groove for attaching a transparent cover
CN201510977462.3A CN105720168B (zh) 2014-12-23 2015-12-23 发光器件及照明系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140186826A KR102282945B1 (ko) 2014-12-23 2014-12-23 발광 소자

Publications (2)

Publication Number Publication Date
KR20160076606A KR20160076606A (ko) 2016-07-01
KR102282945B1 true KR102282945B1 (ko) 2021-07-29

Family

ID=56500256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140186826A KR102282945B1 (ko) 2014-12-23 2014-12-23 발광 소자

Country Status (1)

Country Link
KR (1) KR102282945B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784458B2 (en) 2017-08-18 2023-10-10 Suzhou Lekin Semiconductor Co., Ltd. Surface-emitting laser package
KR20190019594A (ko) * 2017-08-18 2019-02-27 엘지이노텍 주식회사 반도체 소자 패키지
TWI800548B (zh) * 2018-11-06 2023-05-01 晶元光電股份有限公司 發光裝置及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012011528A1 (ja) * 2010-07-22 2012-01-26 京セラ株式会社 発光装置および照明装置
CN203733832U (zh) * 2013-12-25 2014-07-23 深圳市瑞丰光电子股份有限公司 Led封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130101467A (ko) * 2012-03-05 2013-09-13 서울반도체 주식회사 발광 다이오드 패키지 및 그것을 제조하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012011528A1 (ja) * 2010-07-22 2012-01-26 京セラ株式会社 発光装置および照明装置
CN203733832U (zh) * 2013-12-25 2014-07-23 深圳市瑞丰光电子股份有限公司 Led封装结构

Also Published As

Publication number Publication date
KR20160076606A (ko) 2016-07-01

Similar Documents

Publication Publication Date Title
JP6758044B2 (ja) 発光素子及び照明システム
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102237154B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR102329719B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR102268109B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102303502B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR102353570B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR102282945B1 (ko) 발광 소자
KR20180076497A (ko) 반도체 소자 및 이를 구비한 반도체 소자 패키지
KR20150141790A (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102355604B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR102426781B1 (ko) 반도체 소자 및 이를 구비한 발광 모듈
KR102237148B1 (ko) 발광소자 제조방법
KR102564223B1 (ko) 발광소자 및 조명장치
KR102408619B1 (ko) 발광 소자 패키지, 발광 소자 패키지 제조 방법 및 광원 유닛
KR102608142B1 (ko) 반도체 소자 및 이를 구비한 광원 모듈
KR102346649B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR102328477B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR102250531B1 (ko) 발광 소자
KR101643410B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102153123B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
JP2011049236A (ja) 発光装置
KR20160049747A (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right