KR20190019594A - 반도체 소자 패키지 - Google Patents

반도체 소자 패키지 Download PDF

Info

Publication number
KR20190019594A
KR20190019594A KR1020170104746A KR20170104746A KR20190019594A KR 20190019594 A KR20190019594 A KR 20190019594A KR 1020170104746 A KR1020170104746 A KR 1020170104746A KR 20170104746 A KR20170104746 A KR 20170104746A KR 20190019594 A KR20190019594 A KR 20190019594A
Authority
KR
South Korea
Prior art keywords
diffusion
semiconductor device
housing
layer
disposed
Prior art date
Application number
KR1020170104746A
Other languages
English (en)
Inventor
이바로
김명섭
김백준
성기범
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170104746A priority Critical patent/KR20190019594A/ko
Priority to US16/633,889 priority patent/US11784458B2/en
Priority to PCT/KR2018/009374 priority patent/WO2019035653A1/ko
Publication of KR20190019594A publication Critical patent/KR20190019594A/ko
Priority to KR1020220170893A priority patent/KR102569576B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

실시 예에 따른 반도체 소자 패키지는 기판과, 상기 기판 위에 배치된 반도체 소자와, 상기 기판 위에 배치되며, 상기 반도체 소자 둘레에 배치된 하우징과, 상기 하우징 위에 배치되며, 상기 반도체 소자 위와 이격 배치된 확산부와, 상기 하우징과 확산부 사이에 배치된 접착층과, 상기 반도체 소자와 대면하는 상기 확산부의 일측면에 배치되는 확산 패턴부를 포함하고, 상기 확산 패턴부는 상기 하우징의 내측면과 이격 배치되며, 상기 확산 패턴부의 높이는 상기 반도체 소자와 상기 확산부 사이의 거리의 1/2 미만이고, 상기 확산 패턴부의 폭은 상기 반도체 소자의 발광 영역 보다 클 수 있다.

Description

반도체 소자 패키지{SEMICONDUCTOR DEVICE PACKAGE}
실시 예는 반도체 소자 패키지 및 반도체 소자 패키지를 포함하는 자동 초점 장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
종래 반도체 소자 패키지는 발광 소자를 둘러싸고 있는 하우징에 확산부를 접착 부재에 의해 부착하고 있으나, 접착 부재가 확산부의 일면을 따라 내부로 침투하여 광의 손실을 발생시키는 문제점이 있다.
실시 예는 광 손실을 방지하기 위한 반도체 소자 패키지를 제공하는 것을 그 목적으로 한다.
실시 예에 따른 반도체 소자 패키지는 기판과, 상기 기판 위에 배치된 반도체 소자와, 상기 기판 위에 배치되며, 상기 반도체 소자 둘레에 배치된 하우징과, 상기 하우징 위에 배치되며, 상기 반도체 소자와 이격 배치된 확산부와, 상기 하우징과 확산부 사이에 배치된 접착층과, 상기 반도체 소자와 대면하는 상기 확산부의 일측면에 배치되는 확산 패턴부를 포함하고, 상기 확산 패턴부는 상기 하우징의 내측면과 이격 배치되며, 상기 확산 패턴부의 높이는 상기 반도체 소자와 상기 확산부 사이의 거리의 1/2의 값보다 작게 형성되고, 상기 확산 패턴부의 폭은 상기 반도체 소자의 광 출사 영역 보다 크게 형성될 수 있다.
상기 확산 패턴부와 상기 하우징의 내측면과의 이격 거리는 상기 하우징의 내측 폭과 상기 반도체 소자의 광 출사 영역의 폭 차이의 1/2 보다 작게 형성될 수 있다.
상기 확산 패턴부의 폭은 아래 식에 의해 결정될 수 있다.
X ≥ X1 + 2(H1-H)*tanθ (여기서, X는 확산 패턴부의 폭을 의미하며, X1은 반도체 소자로부터 광이 출사되는 영역을 의미하며, H1은 반도체 소자와 확산부 사이의 이격 거리를 의미하며, H는 확산 패턴부의 높이를 의미하며, θ는 반도체 소자로부터 발산되는 빔의 화각을 의미함)
상기 확산 패턴부의 높이는 50um를 초과할 수 있다.
상기 확산 패턴부는 상기 확산부의 아래에 배치되는 확산 플레이트와, 상기 확산 플레이트의 일면에 배치된 패턴부를 포함할 수 있다.
상기 확산 플레이트의 높이와 상기 패턴부의 높이는 서로 다르게 형성될 수 있다.
상기 확산부와 상기 하우징 사이에는 상기 확산부로부터 돌출 형성된 돌출부를 더 포함할 수 있다.
상기 돌출부의 높이는 상기 접착층의 높이보다 클 수 있다.
실시 예에 따른 반도체 소자 패키지에 의하면, 확산 패턴부를 하우징의 내측과 이격 배치 시킴으로써, 접착층이 빔 시야각 내로 퍼지는 것을 방지할 수 있는 효과가 있다.
또한, 실시예는 확산 패턴부를 반도체 소자에서 발생되는 빔 시야각 범위 내에서 형성함으로써, 광 손실을 방지할 수 있는 효과가 있다.
또한, 실시예는 확산 패턴부의 확산부의 표면 장력을 다르게 함으로써, 접착층의 퍼짐성을 감소시킬 수 있는 효과가 있다.
또한, 실시예는 확산 패턴부의 측면을 확산부의 하부면과 경사각을 제어함으로써, 접착층이 퍼짐을 감소시킬 수 있는 효과가 있다.
또한, 실시예는 하우징과 확산부 사이에 돌출부를 형성함으로써, 접착층의 퍼짐을 감소시킬 수 있는 효과가 있다.
도 1 및 도 2는 제1 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이다.
도 3은 제1 실시예에 따른 반도체 소자 패키지의 접착 부재의 흐름을 나타낸 개략 단면도이다.
도 4는 제1 실시예에 따른 반도체 소자 패키지의 빔 지향 특성에 나타낸 도면이다.
도 5는 제2 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이다.
도 6 및 도 7은 제2 실시예에 따른 반도체 소자 패키지의 확산 패턴부를 나타낸 개략 단면도이다.
도 8은 제3 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이다.
도 9는 제3 실시예에 따른 반도체 소자의 확산부를 나타낸 단면도이다.
도 10은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이다.
도 11은 도 10에 도시된 반도체 소자의 E-E 선에 따른 단면도이다.
이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자 패키지에 대해 상세히 설명하도록 한다.
도 1 및 도 2는 제1 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이고, 도 3은 제1 실시예에 따른 반도체 소자 패키지의 접착 부재의 흐름을 나타낸 개략 단면도이고, 도 4는 제1 실시예에 따른 반도체 소자 패키지의 빔 지향 특성에 나타낸 도면이다.
도 1을 참조하면, 제1 실시예에 따른 반도체 소자 패키지(100)는 기판(110)과 상기 기판(110) 위에 배치된 반도체 소자(120)를 포함할 수 있다.
상기 기판(110)은 열 전도율이 높은 물질을 포함할 수 있다. 상기 기판(110)은 상기 반도체 소자(120)에서 발생된 열을 외부로 효율적으로 방출할 수 있도록 방열 특성이 좋은 물질로 제공될 수 있다. 상기 기판(110)은 절연 재질을 포함할 수 있다.
예컨대, 상기 기판(110)은 세라믹 소재를 포함할 수 있다. 상기 기판(110)은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다.
또한, 상기 기판(110)은 금속 화합물을 포함할 수 있다. 상기 기판(110)은 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 예컨대, 상기 기판(110)은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.
상기 기판(110)은 다른 예로서, 수지 계열의 절연 물질을 포함할 수 있다. 상기 기판(110)은, 실리콘 수지, 에폭시 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다.
한편, 다른 실시 예에 의하면, 상기 기판(110)은 도전성 물질을 포함할 수도 있다. 상기 기판(110)이 도전성 물질, 예컨대 금속으로 제공되는 경우, 상기 기판(110)과 상기 반도체 소자(120) 사이의 전기적인 절연을 위한 절연층이 제공될 수 있다.
실시 예에 따른 상기 반도체 소자(120)는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중에서 선택될 수 있다. 예로서, 상기 반도체 소자(120)는 수직 캐비티 표면 방출 레이저(VCSEL; Vertical Cavity Surface Emitting Laser) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 15도 내지 25도 정도의 빔 화각으로 빔을 상부 방향으로 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자의 예는 뒤에서 다시 설명하기로 한다.
실시 예에 따른 반도체 소자 패키지(100)는 하우징(130)을 포함할 수 있다. 상기 하우징(130)은 상기 기판(110) 위에 배치될 수 있다. 상기 하우징(130)은 상기 반도체 소자(120) 둘레에 배치될 수 있다.
하우징(130)의 상부면은 단턱부를 가지도록 형성될 수 있다. 하우징(103)의 단턱부에는 이후 설명될 확산부(140)가 안착될 수 있다.
상기 하우징(130)은 열 전도율이 높은 물질을 포함할 수 있다. 상기 하우징(130)은 상기 반도체 소자(120)에서 발생된 열을 외부로 효율적으로 방출할 수 있도록 방열 특성이 좋은 물질로 제공될 수 있다. 상기 하우징(130)은 절연 재질을 포함할 수 있다.
예컨대, 상기 하우징(130)은 세라믹 소재를 포함할 수 있다. 상기 하우징(130)은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다.
또한, 상기 하우징(130)은 금속 화합물을 포함할 수 있다. 상기 하우징(130)은 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 예컨대, 상기 하우징(130)은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.
상기 하우징(130)은 다른 예로서, 수지 계열의 절연 물질을 포함할 수 있다. 상기 하우징(130)은, 실리콘 수지, 에폭시 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다.
한편, 다른 실시 예에 의하면, 상기 하우징(130)은 도전성 물질을 포함할 수 있다. 상기 하우징(130)은 도전성 물질, 예컨대 금속으로 제공될 수도 있다.
예로서, 상기 하우징(130)은 상기 기판(110)과 같은 물질을 포함할 수 있다. 상기 하우징(130)이 상기 기판(110)과 동일 물질로 형성되는 경우, 상기 하우징(130)은 상기 기판(110)과 일체로 형성될 수도 있다.
또한, 상기 하우징(130)은 상기 기판(110)과 서로 다른 물질로 형성될 수도 있다.
실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 기판(110)과 상기 하우징(130)이 방열 특성이 우수한 물질로 제공될 수 있다. 이에 따라, 상기 반도체 소자(120)에서 발생되는 열을 외부로 효과적으로 방출할 수 있게 된다.
실시 예에 의하면, 상기 기판(110)과 상기 하우징(130)이 서로 분리된 부품으로 제공되어 결합되는 경우, 상기 기판(110)과 상기 하우징(130) 사이에 접착층(150)이 제공될 수 있다.
예로서, 상기 접착층(150)은 유기물을 포함할 수 있다. 상기 접착층은 에폭시 계열의 레진을 포함할 수 있다. 또한, 상기 접착층은 실리콘계 레진을 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지(100)는 상기 기판(110) 위에 배치된 제1 전극(181)과 제2 전극(182)을 포함할 수 있다. 상기 제1 전극(181)과 상기 제2 전극(182)은 상기 기판(110) 위에 서로 이격되어 배치될 수 있다.
예로서, 상기 반도체 소자(120)는 상기 제1 전극(181) 위에 배치될 수 있다. 상기 반도체 소자(120)는 상기 제1 전극(181) 위에 예컨대 다이 본딩 방식에 의하여 제공될 수 있다.
상기 반도체 소자(120)는 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 예로서, 상기 반도체 소자(120)와 상기 제2 전극(182)은 연결 배선에 의하여 전기적으로 연결될 수 있다. 상기 반도체 소자(120)는 복수의 연결 배선에 의하여 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 상기 반도체 소자(120)는 제1 와이어(191)에 의하여 상기 제2 전극(182)에 전기적으로 연결될 수 있다. 또한, 상기 반도체 소자(120)는 제2 와이어(192)에 의하여 상기 제2 전극(182)에 전기적으로 연결될 수 있다.
상기 반도체 소자(120)와 상기 제2 전극(182)을 연결하는 연결 배선의 수 및 연결 위치는 상기 반도체 소자(120)의 크기 또는 상기 반도체 소자(120)에서 필요한 전류 확산의 정도 등에 의하여 선택될 수 있다.
실시 예에 따른 반도체 소자 패키지(100)는 상기 기판(110) 아래에 배치된 제1 본딩부(183)와 제2 본딩부(184)를 포함할 수 있다. 예로서, 상기 제1 본딩부(183)와 상기 제2 본딩부(184)는 회로기판(170)에 전기적으로 연결될 수 있다.
상기 제1 본딩부(183)는 상기 기판(110)의 하부 면에 배치될 수 있다. 상기 제1 본딩부(183)는 상기 제1 전극(181)과 전기적으로 연결될 수 있다. 상기 제1 본딩부(183)는 제1 연결배선(185)을 통하여 상기 제1 전극(181)과 전기적으로 연결될 수 있다. 상기 제1 연결배선(185)은 예로서 상기 기판(110)에 제공된 제1 비아홀에 배치될 수 있다.
상기 제2 본딩부(184)는 상기 기판(110)의 하부 면에 배치될 수 있다. 상기 제2 본딩부(184)는 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 상기 제2 본딩부(184)는 제2 연결배선(186)을 통하여 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 상기 제2 연결배선(186)은 예로서 상기 기판(110)에 제공된 제2 비아홀에 배치될 수 있다.
실시 예에 의하면, 상기 회로기판(170)을 통하여 상기 반도체 소자(120)에 구동 전원이 제공될 수 있게 된다.
이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(120)가 상기 제1 전극(181)에 다이 본딩 방식으로 연결되고 상기 제2 전극(182)에 와이어 본딩 방식으로 연결되는 경우를 기준으로 설명되었다.
그러나, 상기 반도체 소자(120)에 구동 전원이 공급되는 방식은 다양하게 변형되어 적용될 수 있다. 예로서, 상기 반도체 소자(120)가 플립칩 본딩 방식에 의하여 상기 제1 전극(181)과 상기 제2 전극(182)에 전기적으로 연결될 수도 있다. 또한, 상기 반도체 소자(120)가 상기 제1 전극(181)과 상기 제2 전극(182)에 모두 와이어 본딩 방식에 의하여 전기적으로 연결될 수도 있다.
또한, 실시 예에 따른 반도체 소자 패키지(100)는 확산부(140)를 포함할 수 있다. 상기 확산부(140)는 상기 반도체 소자(120) 위에 배치될 수 있다. 상기 확산부(140)는 상기 하우징(130) 위에 배치될 수 있다. 상기 확산부(140)는 상기 하우징(130)에 의하여 지지될 수 있다. 상기 확산부(140)는 상기 하우징(130)의 상부에 형성된 단턱부에 안착될 수 있다.
확산부(140)는 빛을 확산시키는 재질이라면 한정되지 않지만, 본 실시예에서는 확산부(140)로 내부에 확산재를 포함하는 글래스(Glass)가 사용될 수 있다.
상기 확산부(140)는 상기 반도체 소자(120)로부터 발광된 빔의 화각을 확장시키는 기능을 포함할 수 있다. 상기 확산부(140)는 반도체 소자 패키지의 응용 분야에 따라 방출되는 빔의 화각을 설정할 수 있다. 또한, 상기 확산부(140)는 반도체 소자 패키지의 응용 분야에 따라 방출되는 빛의 세기를 설정할 수 있다.
또한, 상기 확산부(140)는 무반사(anti-reflective) 기능을 포함할 수 있다. 예로서, 상기 확산부(140)는 상기 반도체 소자(120)와 대향되는 일면에 배치된 무반사층을 포함할 수 있다. 상기 확산부(140)는 상기 반도체 소자(120)와 마주보는 하부 면에 배치된 무반사층을 포함할 수 있다. 상기 무반사층은 상기 반도체 소자(120)로부터 입사되는 빛이 상기 확산부(140)의 표면에서 반사되는 것을 방지하고 투과시킴으로써 반사에 의한 광 손실을 개선할 수 있다.
상기 무반사층은 예로서 무반사 코팅 필름으로 형성되어 상기 확산부(140)의 표면에 부착될 수 있다. 또한, 상기 무반사층은 상기 확산부(140)의 표면에 스핀 코팅 또는 스프레이 코팅 등을 통하여 형성될 수도 있다. 예로서, 상기 무반사층은 TiO2, SiO2, Al2O3, Ta2O3, ZrO2, MgF2를 포함하는 그룹 중에서 적어도 하나를 포함하는 단일층 또는 다층으로 형성될 수 있다.
확산부(140)의 하부에는 확산 패턴부(160)를 포함할 수 있다. 확산 패턴부(160)는 발광 소자에서 출사된 빛의 확산 또는 광 시야각을 조절할 수 있다. 확산 패턴부(160)는 반도체 소자(120)와 대면하는 확산부(140)의 일면에 형성될 수 있다. 확산 패터부(160)는 하우징(130)의 내측면과 이격 배치될 수 있다.
확산 패턴부(160)는 반구 형상으로 형성될 수 있다. 확산 패턴부(160)의 형상은 이에 한정되지 않으며, 프리즘, 다각 형상 등 다양한 패턴을 포함할 수 있다. 확산 패턴부(160)의 측면은 확산부의 하부면으로부터 일정 각도를 가지도록 경사가 형성될 수 있다. 확산 패턴부(160)의 측면은 확산부(140)의 하부면으로부터 90도 이상의 경사를 가지도록 형성될 수 있다. 확산 패턴부 측면의 경사 각도를 제어하게 되면, 접착층의 퍼짐성을 보다 효과적으로 제어할 수 있는 효과가 있다.
확산 패턴부(160)는 확산부(140)와 동일한 재질로 형성될 수 있다. 이와 다르게 확산 패턴부(160)의 확산부(140)와 다른 재질로 형성될 수 있다. 일예로, 확산부(140)는 확산재가 포함된 글래스 재질을 포함할 수 있다. 확산 패턴부(160)는 폴리머 재질을 포함할 수 있다. 확산부(140)의 표면 장력은 확산 패턴부(160)의 표면 장력보다 크게 형성될 수 있다. 이에 따라, 확산부(140)의 하부면으로 퍼지는 접착층(150)은 확산부(140)와 확산 패턴부(160)의 표면 장력 차이에 따라 확산 패턴부(160)의 측면을 통해 퍼지는 것을 방지할 수 있는 효과가 있다.
또한, 확산 패턴부(160)의 높이는 접착층(150)의 높이보다 높게 형성될 수 있다. 확산 패턴부(160)와 접착층(150)의 높이 차에 의해 접착층(150)이 확산 패턴부(160)의 하부로 퍼지는 것을 방지할 수 있다.
확산 패턴부(160)의 높이는 접착층(150)의 높이보다 크게 형성되지만, 반도체 소자 패키지(100)의 사이즈에 따라 확산 패턴부(160)와 접착층의 높이의 비는 달라질 수 있다. 또한, 반도체 소자의 패키지(100)의 사이즈에 따라 확산 패턴부(160)와 하우징(130)의 내측 사이의 이격 거리가 달라질 수 있다. 또한, 반도체 소자의 패키지(100)의 사이즈에 따라 확산 패턴부(160)의 폭이 달라질 수 있다.
도 2를 참조하여, 반도체 소자의 패키지 구조의 사이즈에 따른 확산 패턴부의 높이, 확산 패턴부의 하우징의 내측 사이의 이격 거리 및 확산 패턴부의 폭을 살펴보기로 한다.
도 2에 도시된 바와 같이, 확산 패턴부(160)의 높이(H)는 수학식 1에 의해 결정될 수 있다.
[수학식 1]
50㎛ < H < (H1/2)
즉, 확산 패턴부(160)의 높이(H)는 반도체 소자(120)와 상기 확산부(160) 사이의 거리(H1)의 1/2의 값보다 작게 형성될 수 있다. 또한, 확산 패턴부(160)의 높이는 최소 50um 를 초과하여 형성될 수 있다.
만약, 확산 패턴부(160)의 높이(H)가 반도체 소자(120)와 상기 확산부(160) 사이의 거리(H1)의 1/2의 값보다 클 경우, 확산 패턴부(160)가 반도체 소자(120)로부터 발산되는 빔을 모두 수광하지 못하게 되기 때문에 광 손실이 발생할 수 있다.
확산 패턴부(160)와 상기 하우징(140)의 내측면과의 이격 거리(L)는 수학식 2에 의해 결정될 수 있다.
[수학식 2]
0 < L < (W-X1)
확산 패턴부(160)와 상기 하우징(140)의 내측면과의 이격 거리(L)는 하우징(130)의 내측 폭(W)과 상기 반도체 소자(120)의 광 출사 영역의 폭(W1)의 1/2 보다 작게 형성될 수 있다. 이로 인해 확산 패턴부(160)는 빔 수광에 필요한 영역에만 형성되어 빛을 효과적으로 확산시킬 수 있게 된다.
확산 패턴부(160)의 폭(X)은 반도체 소자(120)의 광 출사 영역(X1)보다 크게 형성될 수 있다. 구체적으로, 확산 패턴부(160)의 폭(X)은 수학식 3에 의해 결정될 수 있다.
[수학식 3]
X ≥≥ X1 + 2(H1-H)*tanθ
여기서, X는 확산 패턴부의 폭을 의미하며, X1은 반도체 소자로부터 광이 출사되는 영역을 의미하며, H1은 반도체 소자와 확산부 사이의 이격 거리를 의미하며, H는 확산 패턴부의 높이를 의미하며, θ는 반도체 소자로부터 발산되는 빔의 화각을 나타낸다. 이로 인해 확산 패턴부(160)는 빔 수광에 필요한 영역에만 형성되어 빛을 효과적으로 확산시킬 수 있게 된다.
이상에서 설명한 바와 같이, 본원발명의 확산 패턴부(160)는 최적의 폭, 높이, 하우징과의 이격 거리를 제공함으로써, 접착층의 침투를 방지하는 동시에 광 효율을 극대화시킬 수 있는 효과가 있다.
도 3에 도시된 바와 같이, 하우징(130)과 확산부(140) 사이의 접착층(150)은 확산부(140)의 하부면을 따라 확산부(140)의 중심 영역으로 흐르게 된다. 확산부(140)의 하부 중심 영역으로 흐르는 접착층(150)은 확산 패턴부(160)의 측면에 닿게 되고, 접착층(150)과 확산 패턴부(160)의와 높이 차에 의해 접착층(150)은 더 이상 퍼지지 않게 된다.
또한, 확산부(140)와 확산 패턴층(160)의 표면 장력이 서로 다를 경우, 접착층(150)의 퍼짐성은 더욱 감소하게 된다. 즉, 확산부(140)의 표면 장력이 확산 패턴층(160)의 표면 장력보다 클 경우, 접착층(150)의 퍼짐성은 상당히 감소하게 된다. 확산부(140)로서 내부에 확산재가 포함된 글래스를 포함할 수 있으며, 확산 패턴부(160)로는 폴리머 계열을 포함할 수 있다. 물론, 확산부(140)와 확산 패턴부(160)의 재질은 이에 한정되지 않는다.
도 4를 참조하면, 종래에는 접착층이 광 수광 영역에 침투한 경우, 빔의 화각이 현저하게 변화되고, 중심 영역의 강도가 플랫한 형성으로 변하게 되어 광 손실이 발생되었다.
반면, 실시예는 접착층이 하우징의 내측으로 침투하더라도 광 수광 영역까지 퍼지지 않게 되어, 접착층의 침투 전 후의 빔 화각의 변화가 거의 없음을 알 수 있다. 또한, 중심 영역의 강도도 변화가 없게 되어 광 손실이 없음을 확인할 수 있다.
도 5는 제2 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이고, 도 6 및 도 7은 제2 실시예에 따른 반도체 소자 패키지의 확산 패턴부를 나타낸 개략 단면도이다.
도 5를 참조하면, 제2 실시예에 따른 반도체 소자 패키지(100)는 기판(110) 위에 배치된 반도체 소자(120)를 포함할 수 있다. 반도체 소자(120)는 기판(110) 위에 배치되며 상기 반도체 소자(120)의 둘레에 배치된 하우징(130)을 포함할 수 있다. 반도체 소자(120) 위에 배치되며 상기 반도체 소자(120)의 이격 배치된 확산부(140)를 포함할 수 있다. 반도체 소자 패키지는 반도체 소자(120)와 대면하는 확산부(140)의 일측면에 배치되는 확산 패턴부(160)를 포함할 수 있다. 여기서, 확산 패턴부(160)의 구조를 제외하고는 제1 실시예의 반도체 소자 패키지(100)와 동일하게 구성될 수 있다. 확산 패턴부(160)의 구조를 제외한 구조의 설명은 생략한다.
확산 패턴부(160)는 반도체 소자(120)에서 출사된 광을 확산 또는 빔 시야각을 조절할 수 있는 기능을 할 수 있다. 확산 패턴부(160)는 확산부(140)의 측면으로부터 확산부(140)의 광 입사면으로 퍼지는 접착층(150)의 침투를 방지할 수 있다. 이를 위해, 확산 패턴부(160)의 폭, 높이 및 하우징의 내측과의 이격 거리는 제1 실시예에 따른 반도체 소자 패키지의 구조를 채용할 수 있다.
제2 실시예에 따른 확산 패턴부(160)는 확산부(140)의 아래에 배치된 확산 플레이트(161)를 포함할 수 있다. 확산 플레이트(161)는 확산부(140)의 하부 중심 영역에 배치될 수 있다. 확산 플레이트(161)는 확산부(140)와 서로 다른 재질로 형성될 수 있다. 확산 플레이트(161)의 표면 장력은 확산부(140)의 표면 장력과 다르게 형성될 수 있다. 바람직하게는 확산부(140)의 표면 장력은 확산 플레이트(161)의 표면 장력보다 크게 형성될 수 있다. 확산부(140)로는 내부에 확산재가 포함된 글래스로 형성될 수 있다. 확산 플레이트(161)는 폴리머 재질을 포함할 수 있다. 이와 다르게, 확산 플레이트(161)는 확산부(140)의 재질과 동일하게 형성될 수도 있다.
확산 플레이트(161)는 측면이 확산부(140)의 하부면과 수직을 이루도록 형성될 수 있다. 이로부터 확산부(140)의 하부로 흐르는 접착층(150)은 확산 플레이트(161)의 측면에서 머무르게 되어 더 이상 퍼지지 않게 된다.
확산 패턴부(160)는 확산 플레이트(161)의 하부에 배치된 패턴층(163)을 포함할 수 있다. 패턴층(163)은 반구, 프리즘, 다각 형상을 포함할 수 있다. 패턴층(163)의 형상은 이에 한정되지 않는다. 패턴층(163)은 확산부(140)로 입사되는 광의 확산 및 시야각을 효과적으로 제어할 수 있다. 패턴층(163)은 확산 플레이트(161)와 동일한 재질로 형성될 수 있다. 이와 다르게, 패턴층(163)은 확산 플레이트(161)와 서로 다른 재질로 형성될 수 있다. 확산 플레이트(161)가 확산부(140)와 다른 표면 장력을 가지도록 형성되었기 때문에 패턴층(163)은 광의 확산 및 제어만을 수행할 수 있게 될 수 있다. 이로부터, 패턴층(163)은 확산부(140)와의 표면 장력과 관계 없이 다양한 재질로 형성될 수 있다.
이와 다르게, 확산 플레이트(161)는 확산부(140)와 동일한 재질로 형성되고, 패턴층(163)은 확산 플레이트(161)와 서로 다른 재질로 형성될 수 있다. 확산부(140) 및 확산 플레이트(161)는 확산재를 포함된 글래스를 포함할 수 있으며, 패턴층(163)은 폴리머를 포함할 수도 있다.
도 6에 도시된 바와 같이, 확산 플레이트(161)의 높이(A1)는 패턴층(163)의 높이(A2)보다 크게 형성될 수 있다. 이러한 경우, 확산부(140)의 하부면과 수직을 이루는 확산 플레이트(161)의 측면이 길어지게 되어 접착층(150)의 진입을 효과적으로 방지할 수 있는 효과가 있다.
도 7에 도시된 바와 같이, 확산 플레이트(161)의 높이(A1)는 패턴층(163)의 높이(A2)보다 작게 형성될 수 있다. 이러한 경우, 패턴층(163)의 높이를 크게 형성함으로써, 광의 시야각을 보다 효과적으로 제어할 수 있는 효과가 있다.
도 8은 제3 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이고, 도 9는 제3 실시예에 따른 반도체 소자의 확산부를 나타낸 단면도이다.
도 8을 참조하면, 제3 실시예에 따른 반도체 소자 패키지(100)는 기판(110) 위에 배치된 반도체 소자(120)를 포함할 수 있다. 반도체 소자(120)는 기판(110) 위에 배치되며 상기 반도체 소자(120)의 둘레에 배치된 하우징(130)을 포함할 수 있다. 반도체 소자 패키지(100)는 상기 하우징(130) 위에 배치되며 상기 반도체 소자(120)의 이격 배치된 확산부(140)를 포함할 수 있다. 반도체 소자 패키지(100)는 반도체 소자(120)와 대면하는 확산부(140)의 일측면에 배치되는 확산 패턴부(160)를 포함할 수 있다.
확산 패턴부(160)는 발광 소자에서 출사된 광을 확산 또는 광 시야각을 조절할 수 있는 기능을 할 수 있다. 확산 패턴부(160)는 확산부의 측면으로부터 확산부의 광 입사면으로 흘러내리는 접착층의 침투를 방지할 수 있다. 이를 위해, 확산 패턴부(160)의 폭, 높이 및 하우징(130)의 내측과의 이격 거리는 제1 실시예에 따른 반도체 소자 패키지의 구조를 채용할 수 있다.
여기서, 확산부(140)를 구조를 제외하고는 제1 실시예의 반도체 소자 패키지와 동일하게 구성될 수 있다. 확산부(140)를 제외한 구조의 설명은 생략한다.
확산부(140)는 하우징(130)의 상부의 단턱부에 배치될 수 있다. 확산부(140)의 측면은 하우징(130)의 단턱부 측면과 접할 수 있다. 확산부(140)의 하부면 가장자리 영역은 하우징(130)의 상부면과 접할 수 있다. 접착층(150)은 확산부(140)의 하부면과 하우징(130)의 상부면 사이에 배치될 수 있다. 접착층(150)은 확산부(140)의 측면과 하우징(130)의 측면 사이에도 더 배치될 수 있다.
확산부(140)의 하부면에는 확산부(140)의 하부로 돌출 형성된 돌출부(141)를 더 포함할 수 있다. 이와 대응되도록 하우징(130)의 상부 표면에는 홈이 더 형성될 수 있다. 하우징(130)에 형성된 홈에는 확산부(140)의 돌출부(141)가 결합될 수 있다.
돌출부(141)는 접착층(150)이 확산층(140)의 하부면을 흐르는 것을 억제할 수 있다. 보다 효과적으로 접착층(150)의 흐름을 막기 위해 돌출부(141)는 높이는 접착층(150)의 높이보다 높게 형성될 수 있다.
도 9에 도시된 바와 같이, 돌출부(141)는 확산층(140)의 하부면을 따라 원형의 띠 형상으로 형성될 수 있다. 이와 다르게, 돌출부(141)는 다수개로 분할되어 형성될 수 있다.
상기에서는 확산부의 하부에 돌출부를 형성하고, 하우징의 상부면에 홈을 형성하였지만, 이에 한정되지 않는다. 하우징의 상부면에 돌출부를 형성하고, 이와 대응하는 확산부의 하부면에 홈을 형성할 수도 있다.
도 10은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이고, 도 11은 도 10에 도시된 반도체 소자의 E-E 선에 따른 단면도이다.
실시 예에 따른 반도체 소자(1100)는, 도 10 및 도 11에 도시된 바와 같이, 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자일 수 있다.
실시 예에 따른 반도체 소자(1100)는, 발광구조물(1110), 제1 전극(1120), 제2 전극(1160)을 포함할 수 있다.
상기 제1 전극(1120)은 접착층(1121), 기판(1123), 제1 도전층(1125)을 포함할 수 있다.
상기 접착층(1121)은 유테틱 본딩이 가능한 물질을 포함할 수 있다. 예를 들어, 상기 접착층(1121)은 AuSn, NiSn 또는 InAu 중 적어도 하나를 포함할 수 있다.
상기 기판(1123)은 전도성 기핀으로 제공될 수 있다. 상기 기판(1123)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)를 포함하는 전도성 물질 중에서 선택된 적어도 하나로 제공될 수 있다. 상기 기판(1123)은 다른 예로서, 전도성 시트로 제공될 수 있다.
한편, 상기 기판(1123)이 GaAs와 같은 적절한 캐리어 웨이퍼로 제공될 경우, 상기 기판(1123)에서 상기 발광구조물(110)이 성장될 수 있다. 이와 같은 경우에, 상기 접착층(1121)은 생략될 수 있다.
상기 제1 도전층(1125)은 상기 기판(1123) 아래에 배치될 수 있다. 상기 제1 도전층(1125)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택되어 단층 또는 다층으로 제공될 수 있다.
상기 발광구조물(1110)은 제1 전극(1120) 상에 배치된 제1 반도체층(1111), 활성층(1113), 애퍼쳐층(1114), 제2 반도체층(1115)을 포함할 수 있다. 상기 발광구조물(1110)은 복수의 화합물 반도체층으로 성장될 수 있다. 상기 복수의 화합물 반도체층은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성될 수 있다.
상기 제1 반도체층(1111)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제1 반도체층(1111)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제1 반도체층(1111)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 물질로 제공될 수 있다. 상기 제1 반도체층(1111)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 반도체층(1111)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR(Distributed Bragg Reflector)일 수 있다.
상기 활성층(1113)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 활성층(1113)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 활성층(1113)은 다중 우물 구조로 구현된 경우, 상기 활성층(1113)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1-pAs(0≤p≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 장벽층은 예컨대, InqGa1-qAs(0≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다.
상기 애퍼쳐층(1114)은 상기 활성층(1113) 상에 배치될 수 있다. 상기 애퍼쳐층(1114)은 중심부에 원형의 개구부가 포함될 수 있다. 상기 애퍼쳐층(1114)은 활성층(1113)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼쳐층(1114)은 공진 파장을 조정하고, 활성층(1113)으로부터 수직 방향으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼쳐층(1114)은 SiO2 또는 Al2O3와 같은 절연 물질을 포함할 수 있다. 또한, 상기 애퍼쳐층(1114)은 상기 활성층(1113), 제1 및 제2 반도체층(1111, 1115)보다 높은 밴드 갭을 가질 수 있다.
상기 제2 반도체층(1115)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제2 반도체층(1115)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 반도체층(1115)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 반도체층(1115)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 반도체층(1115)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR일 수 있다. 상기 제2 반도체층(1115)은 상기 제1 반도체층(1111) 보다 낮은 반사율을 포함할 수 있다. 예컨대 상기 제1 및 제2 반도체층(1111, 1115)은 90% 이상의 반사율에 의해 수직 방향으로 공진 캐비티를 형성할 수 있다. 이때, 광은 상기 제1 반도체층(1111)의 반사율보다 낮은 상기 제2 반도체층(1115)을 통해서 외부로 방출될 수 있다.
실시 예의 반도체 소자(1100)는 발광구조물(1110) 상에 제공된 제2 도전층(1140)을 포함할 수 있다. 상기 제2 도전층(1140)은 제2 반도체층(1115) 상에 배치되고, 발광영역(EA)의 가장자리를 따라 배치될 수 있다. 상기 제2 도전층(1140)은 상부 방향에서 보았을 때 원형 링 타입일 수 있다. 상기 제2 도전층(1140)은 오믹 접촉 기능을 포함할 수 있다. 상기 제2 도전층(1140)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제2 도전층(1140)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 도전층(1140)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다.
실시 예의 반도체 소자(1100)는 발광구조물(1110) 상에 제공된 보호층(1150)을 포함할 수 있다. 상기 보호층(1150)은 상기 제2 반도체층(1115) 상에 배치될 수 있다. 상기 보호층(1150)은 상기 발광영역(EA)과 수직 방향으로 중첩될 수 있다.
실시 예의 반도체 소자(1100)는 절연층(1130)을 포함할 수 있다. 상기 절연층(1130)은 상기 발광구조물(1110) 상에 배치될 수 있다. 상기 절연층(1130)은 Al, Cr, Si, Ti, Zn, Zr를 포함하는 그룹 중에서 선택된 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 절연층(1130)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 제공될 수 있다. 상기 절연층(1130)은 단층 또는 다층으로 제공될 수 있다.
상기 제2 전극(1160)은 상기 제2 도전층(1140) 및 상기 절연층(1130) 상에 배치될 수 있다. 상기 제2 전극(1160)은 상기 제2 도전층(1140)과 전기적으로 연결될 수 있다. 상기 제2 전극(1160)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au를 포함하는 그룹 중에서 선택된 단일 물질 또는 이들의 합금으로 제공될 수 있다. 또한, 상기 제2 전극(1160)은 단층 또는 다층으로 제공될 수 있다.
한편, 이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 근접 센서, 자동 초점 장치 등에 적용될 수 있다. 예컨대, 실시 예에 따른 자동 초점 장치는 빛을 발광하는 발광부와 빛을 수광하는 수광부를 포함할 수 있다. 상기 발광부의 예로서 도 1 내지 도 9를 참조하여 설명된 반도체 소자 패키지 중에서 적어도 하나가 적용될 수 있다. 상기 수광부의 예로서 포토 다이오드가 적용될 수 있다. 상기 수광부는 상기 발광부에서 방출된 빛이 물체에서 반사되는 빛을 입사 받을 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 반도체 소자 패키지
110: 기판
120: 반도체 소자
130: 하우징
140: 확산부
150: 접착층
160: 확산 패턴부

Claims (8)

  1. 기판;
    상기 기판 위에 배치된 반도체 소자;
    상기 기판 위에 배치되며, 상기 반도체 소자 둘레에 배치된 하우징;
    상기 하우징 위에 배치되며, 상기 반도체 소자와 이격 배치된 확산부;
    상기 하우징과 확산부 사이에 배치된 접착층; 및
    상기 반도체 소자와 대면하는 상기 확산부의 일측면에 배치되는 확산 패턴부를 포함하고,
    상기 확산 패턴부는 상기 하우징의 내측면과 이격 배치되며, 상기 확산 패턴부의 높이는 상기 반도체 소자와 상기 확산부 사이의 거리의 1/2의 값보다 작게 형성되고, 상기 확산 패턴부의 폭은 상기 반도체 소자의 광 출사 영역 보다 큰 반도체 소자 패키지.
  2. 제 1 항에 있어서,
    상기 확산 패턴부와 상기 하우징의 내측면과의 이격 거리는 상기 하우징의 내측 폭과 상기 반도체 소자의 광 출사 영역의 폭 차이의 1/2 보다 작은 반도체 소자 패키지.
  3. 제 2 항에 있어서,
    상기 확산 패턴부의 폭은 아래 식에 의해 결정되는 반도체 소자 패키지.
    X ≥ X1 + 2(H1-H)*tanθ (여기서, X는 확산 패턴부의 폭을 의미하며, X1은 반도체 소자로부터 광이 출사되는 영역을 의미하며, H1은 반도체 소자와 확산부 사이의 이격 거리를 의미하며, H는 확산 패턴부의 높이를 의미하며, θ는 반도체 소자로부터 발산되는 빔의 화각을 의미함)
  4. 제 3 항에 있어서,
    상기 확산 패턴부의 높이는 50um를 초과하는 반도체 소자 패키지.
  5. 제 1 항에 있어서,
    상기 확산 패턴부는 상기 확산부의 아래에 배치되는 확산 플레이트와, 상기 확산 플레이트의 일면에 배치된 패턴부를 포함하는 반도체 소자 패키지.
  6. 제 5 항에 있어서,
    상기 확산 플레이트의 높이와 상기 패턴부의 높이는 서로 다른 반도체 소자 패키지.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 확산부와 상기 하우징 사이에는 상기 확산부로부터 돌출 형성된 돌출부를 더 포함하는 반도체 소자 패키지.
  8. 제 7 항에 있어서,
    상기 돌출부의 높이는 상기 접착층의 높이보다 큰 반도체 소자 패키지.
KR1020170104746A 2017-08-18 2017-08-18 반도체 소자 패키지 KR20190019594A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170104746A KR20190019594A (ko) 2017-08-18 2017-08-18 반도체 소자 패키지
US16/633,889 US11784458B2 (en) 2017-08-18 2018-08-16 Surface-emitting laser package
PCT/KR2018/009374 WO2019035653A1 (ko) 2017-08-18 2018-08-16 표면발광레이저 패키지
KR1020220170893A KR102569576B1 (ko) 2017-08-18 2022-12-08 반도체 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170104746A KR20190019594A (ko) 2017-08-18 2017-08-18 반도체 소자 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220170893A Division KR102569576B1 (ko) 2017-08-18 2022-12-08 반도체 소자 패키지

Publications (1)

Publication Number Publication Date
KR20190019594A true KR20190019594A (ko) 2019-02-27

Family

ID=65561244

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170104746A KR20190019594A (ko) 2017-08-18 2017-08-18 반도체 소자 패키지
KR1020220170893A KR102569576B1 (ko) 2017-08-18 2022-12-08 반도체 소자 패키지

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220170893A KR102569576B1 (ko) 2017-08-18 2022-12-08 반도체 소자 패키지

Country Status (1)

Country Link
KR (2) KR20190019594A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200116300A (ko) * 2019-04-01 2020-10-12 하나옵트로닉스 주식회사 아웃가스 통로를 갖는 수직 공진형 표면 발광 레이저 패키지 및 그의 제조방법
KR20230045729A (ko) * 2021-09-28 2023-04-05 주식회사 나무가 벤트홀이 형성된 광원모듈 및 이의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293857B2 (ja) 2003-07-29 2009-07-08 シチズン電子株式会社 フレネルレンズを用いた照明装置
JP4559327B2 (ja) 2005-09-14 2010-10-06 株式会社日立製作所 レンズを用いた光モジュールのアラインメント方法およびその方法で作成した光モジュール
JP5264650B2 (ja) * 2009-08-21 2013-08-14 スタンレー電気株式会社 Ｌｅｄ照明装置
KR100960099B1 (ko) * 2009-09-02 2010-05-31 (주)칸델라 엘이디 패키지용 렌즈
CN102270725A (zh) 2010-06-01 2011-12-07 展晶科技(深圳)有限公司 发光二极管封装结构
KR101933022B1 (ko) * 2011-05-13 2018-12-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 자외선 램프
US20140355125A1 (en) 2011-12-21 2014-12-04 3M Innovative Properties Company Optical film stack
KR20150109591A (ko) * 2014-03-20 2015-10-02 엘지이노텍 주식회사 발광 소자 패키지
KR102282945B1 (ko) * 2014-12-23 2021-07-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200116300A (ko) * 2019-04-01 2020-10-12 하나옵트로닉스 주식회사 아웃가스 통로를 갖는 수직 공진형 표면 발광 레이저 패키지 및 그의 제조방법
KR20230045729A (ko) * 2021-09-28 2023-04-05 주식회사 나무가 벤트홀이 형성된 광원모듈 및 이의 제조방법

Also Published As

Publication number Publication date
KR20230002158A (ko) 2023-01-05
KR102569576B1 (ko) 2023-08-22

Similar Documents

Publication Publication Date Title
CN109075184B (zh) 发光二极管
JP6781838B2 (ja) 半導体素子パッケージ及びその製造方法
KR102569576B1 (ko) 반도체 소자 패키지
US11637227B2 (en) Semiconductor device including multiple distributed bragg reflector layers
US11257998B2 (en) Semiconductor element package and autofocusing device
KR20190006889A (ko) 발광소자 패키지
KR20190026581A (ko) 반도체 소자 패키지
KR102623614B1 (ko) 수직 캐비티 표면 방출 레이저 반도체 소자, 광 전송 모듈 및 광 전송 장치
KR20190041749A (ko) 반도체소자 패키지 및 자동 초점 장치
CN110651404B (zh) 激光二极管
KR102607412B1 (ko) 반도체 소자 및 이를 포함하는 자동 초점 장치
KR102385937B1 (ko) 반도체 소자 패키지 및 이를 포함하는 광 어셈블리
KR20180087679A (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102093816B1 (ko) 반도체 소자
KR102250479B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102212952B1 (ko) 반도체 소자
KR102250471B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR20170114721A (ko) 반도체 소자 패키지
KR102308692B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102327777B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102595923B1 (ko) 광 전송 모듈 및 광 전송 장치
KR20180110777A (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지
KR20180091209A (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR20190028014A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment