JP2018088531A5

JP2018088531A5 -

Info

Publication number: JP2018088531A5
Application number: JP2017250549A
Authority: JP
Filing date: 2017-12-27
Publication date: 2020-08-13
Anticipated expiration: 2037-08-07

Description

本開示の一側面に係る半導体モジュールは、（Ａ）絶縁基板と、上記絶縁基板の表面上に形成された第１入力用配線パターン、第２入力用配線パターン、第１制御用配線パターン及び第２制御用配線パターンとを有する回路基板と、（Ｂ）第１主電極パッド、第２主電極パッド及び第１ゲート電極パッドを有する第１縦型トランジスタであって、上記第２主電極パッド及び上記第１ゲート電極パッドは上記第１主電極パッドと反対側に形成されており、上記第１主電極パッドが上記第１入力用配線パターンと対向し且つ上記第１入力用配線パターンに電気的に接続された状態で上記回路基板に搭載され、上記第１ゲート電極パッドは上記第１制御用配線パターンに電気的に接続される上記第１縦型トランジスタと、（Ｃ）第３主電極パッド、第４主電極パッド及び第２ゲート電極パッドを有する第２縦型トランジスタであって、上記第４主電極パッド及び上記第２ゲート電極パッドは上記第３主電極パッドと反対側に形成されており、上記第４主電極パッドが上記第２入力用配線パターンと対向し且つ上記第２入力用配線パターンに電気的に接続されるとともに、上記第２ゲート電極パッドが上記第２制御用配線パターンと対向し且つ上記第２制御用配線パターンに電気的に接続された状態で上記回路基板に搭載される上記第２縦型トランジスタと、（Ｄ）上記第１縦型トランジスタ及び上記第２縦型トランジスタ上に配置されており、裏面側導電領域を有する板状部材と、を備え、上記第２主電極パッドと上記第３主電極パッドとは、上記板状部材の上記裏面側導電領域によって互いに電気的に接続される。

上記構成では、第１縦型トランジスタの第２主電極パッドと第２縦型トランジスタの第３主電極パッドとが板状部材の裏面側導電領域を介して電気的に接続されていることから、第１縦型トランジスタ及び第２縦型トランジスタは直列接続されている。第１縦型トランジスタの第１主電極パッドが第１入力用配線パターンに電気的に接続されており、第２縦型トランジスタの第４主電極パッドが第２入力用配線パターに接続されている。よって、第１縦型トランジスタ及び第２縦型トランジスタの直列回路に対して、第１入力用配線パターンを介して、第１縦型トランジスタに正電圧を供給し、第２入力用配線パターンを介して第２縦型トランジスタに負電圧を供給できる。このように、第１縦型トランジスタに正電圧を供給し、第２縦型トランジスタに負電圧を供給した状態で、第１制御用配線パターン及び第２制御用配線パターンを介して第１縦型トランジスタの第１ゲート電極パッド及び第２縦型トランジスタの第２ゲート電極パッドに制御信号を入力することで、半導体モジュールは電力変換回路として機能する。第１縦型トランジスタは、第１主電極が第１入力用配線パターンと対向し且つ第１入力用配線パターンに電気的に接続された状態で回路基板に搭載されており、第２縦型トランジスタは、第４主電極パッドが第２入力用配線パターンと対向し且つ第２入力用配線パターンに電気的に接続された状態で回路基板に搭載されている。そのため、インダクタンスを低減できる。その結果、半導体モジュールの動作時に生じるサージ電圧をより確実に抑制可能である。

上記第１入力用配線パターンと上記第２入力用配線パターンとの間を接続しておりサージ電圧を吸収するサージ電圧吸収素子を備えてもよい。
上記板状部材は、上記板状部材を貫通する貫通孔を有し、上記サージ電圧吸収素子は、上記貫通孔内に配置されていてもよい。これにより、サージ電圧吸収素子と板状部材との干渉を防止できる。

絶縁基板１１は例えばセラミックス基板である。絶縁基板１１の材料の例は、ＡｌＮ、ＳｉＮ及びＡｌ_２Ｏ_３を含む。絶縁基板１１の厚さ方向に見た形状（即ち例えば上方から見た平面形状）は限定されないが、例えば矩形及び正方形が挙げられる。絶縁基板１１の裏面（第１トランジスタＴｒ１、第２トランジスタＴｒ２などが搭載される面と反対側）には、銅などからなる放熱層が形成されてもよい。

Claims

絶縁基板と、前記絶縁基板の表面上に形成された第１入力用配線パターン、第２入力用配線パターン、第１制御用配線パターン及び第２制御用配線パターンとを有する回路基板と、
第１主電極パッド、第２主電極パッド及び第１ゲート電極パッドを有する第１縦型トランジスタであって、前記第２主電極パッド及び前記第１ゲート電極パッドは前記第１主電極パッドと反対側に形成されており、前記第１主電極パッドが前記第１入力用配線パターンと対向し且つ前記第１入力用配線パターンに電気的に接続された状態で前記回路基板に搭載され、前記第１ゲート電極パッドは前記第１制御用配線パターンに電気的に接続される前記第１縦型トランジスタと、
第３主電極パッド、第４主電極パッド及び第２ゲート電極パッドを有する第２縦型トランジスタであって、前記第４主電極パッド及び前記第２ゲート電極パッドは前記第３主電極パッドと反対側に形成されており、前記第４主電極パッドが前記第２入力用配線パターンと対向し且つ前記第２入力用配線パターンに電気的に接続されるとともに、前記第２ゲート電極パッドが前記第２制御用配線パターンと対向し且つ前記第２制御用配線パターンに電気的に接続された状態で前記回路基板に搭載される前記第２縦型トランジスタと、
前記第１縦型トランジスタ及び前記第２縦型トランジスタ上に配置されており、裏面側導電領域を有する板状部材と、を備え、
前記第２主電極パッドと前記第３主電極パッドとは、前記板状部材の前記裏面側導電領域によって互いに電気的に接続される、
半導体モジュール。
前記第１入力用配線パターンと前記第２入力用配線パターンとの間を接続しておりサージ電圧を吸収するサージ電圧吸収素子を備える、請求項１に記載の半導体モジュール。
前記板状部材は、前記板状部材を貫通する貫通孔を有し、
前記サージ電圧吸収素子は、前記貫通孔内に配置されている、請求項２に記載の半導体モジュール。
前記第１入力用配線パターンにおける前記第１縦型トランジスタが搭載される第１トランジスタ搭載領域と、前記第２入力用配線パターンにおける前記第２縦型トランジスタが搭載される第２トランジスタ搭載領域とは対向配置されており、
前記第１トランジスタ搭載領域と前記第２トランジスタ搭載領域の互いに対向する対向縁部は平行であり、
前記サージ電圧吸収素子は、前記第１トランジスタ搭載領域と前記第２トランジスタ搭載領域それぞれの前記対向縁部の間を接続している、請求項２または請求項３に記載の半導体モジュール。
前記板状部材は、切欠き部を有し、
前記板状部材は、前記切欠き部から前記第１ゲート電極パッドを露出するように、前記第１縦型トランジスタ上に配置されている、請求項１から請求項４のいずれか１項に記載の半導体モジュール。
前記回路基板は、前記絶縁基板上に出力用配線パターンを有し、
前記出力用配線パターンは、前記板状部材の前記裏面側導電領域と電気的に接続されている、請求項１から請求項５のいずれか１項に記載の半導体モジュール。
上面に第１入力用配線パターン及び第２入力用配線パターンを有する回路基板と、
前記回路基板の上側に配置され前記回路基板に対向する下面に裏面側導電領域を有する板状部材と、
下面に第１主電極パッド、上面に第２主電極パッド及び第１ゲート電極パッドを有し、前記第１主電極パッドが前記第１入力用配線パターンと電気的に接続され且つ前記第２主電極パッドが前記裏面側導電領域と電気的に接続されるように前記回路基板と前記板状部材との間に挟まれて配置される第１縦型トランジスタと、
上面に第３主電極パッド、下面に第４主電極パッド及び第２ゲート電極パッドを有し、前記第４主電極パッドが前記第２入力用配線パターンと電気的に接続され且つ前記第３主電極パッドが前記裏面側導電領域と電気的に接続されるように前記回路基板と前記板状部材との間に挟まれて配置される第２縦型トランジスタと、
前記第１入力用配線パターンと前記第２入力用配線パターンとの間を接続する容量性素子と、
前記第１ゲート電極パッドに電気的に接続される第１制御端子と、
前記第２ゲート電極パッドに電気的に接続される第２制御端子と、
前記裏面側導電領域に電気的に接続される出力端子と、
を含む半導体モジュール。