JP2018049268A5 - 表示パネル - Google Patents

Claims (2)

1. 第１の基材と、第２の基材と、第１の機能層と、第２の機能層と、封止材と、構造体と、画素と、を有し、
   前記第２の基材は、前記第１の基材と重なる領域を備え、
   前記第１の機能層は、前記第１の基材および前記第２の基材の間に挟まれる領域を備え、
   前記第１の機能層は、画素回路を備え、
   前記第１の機能層は、第１の絶縁膜を備え、
   前記第１の絶縁膜は、前記第１の基材および前記画素回路の間に挟まれる領域を備え、
   前記第１の絶縁膜は、０．５μｍ以上３μｍ以下の厚さを備え、
   前記第１の絶縁膜は、３ＧＰａ以上１２ＧＰａ以下のヤング率を備え、
   前記第２の機能層は、前記第１の機能層および前記第２の基材の間に挟まれる領域を備え、
   前記第２の機能層は、着色膜を備え、
   前記第２の機能層は、第２の絶縁膜を備え、
   前記第２の絶縁膜は、前記第２の基材および前記着色膜の間に挟まれる領域を備え、
   前記第２の絶縁膜は、０．５μｍ以上３μｍ以下の厚さを備え、
   前記第２の絶縁膜は、３ＧＰａ以上１２ＧＰａ以下のヤング率を備え、
   前記封止材は、前記第１の基材および前記第２の基材の間に挟まれる領域を備え、
   前記封止材は、前記第１の基材および前記第２の基材を貼り合わせる機能を備え、
   前記構造体は、前記第１の基材および前記第２の基材の間に挟まれる領域を備え、
   前記構造体は、前記第１の基材および前記第２の基材の間に所定の間隔を設ける機能を備え、
   前記画素は、前記第１の基材、前記第２の基材および前記封止材に囲まれる領域を備え、
   前記画素は、第１の表示素子、前記画素回路および前記着色膜を備え、
   前記第１の表示素子は、前記画素回路と電気的に接続され、
   前記第１の表示素子は、前記着色膜と重なる領域を備え、
   前記第１の表示素子は、液晶材料を含む層を備え、
   前記液晶材料を含む層は、前記間隔を満たす、表示パネル。
2. 前記第１の機能層は、前記画素回路および前記第１の絶縁膜の間に第１の緩和層を備え、
   前記第２の機能層は、前記画素回路および前記第２の絶縁膜の間に第２の緩和層を備え、
   前記第１の緩和層は、７μｍ以上９．５μｍ以下の厚さを備え、
   前記第２の緩和層は、７μｍ以上９．５μｍ以下の厚さを備える、請求項１に記載の表示パネル。