JP2018040791A5

JP2018040791A5 -

Info

Publication number: JP2018040791A5
Application number: JP2017165876A
Authority: JP
Filing date: 2017-08-30
Publication date: 2020-08-20
Anticipated expiration: 2037-08-30

Description

図１Ａ及び図１Ｂは、それぞれ、実施例１の撮像装置の模式的な一部端面図、及び、模式的な部分的平面図である。図２Ａ及び図２Ｂは、実施例１の撮像装置の変形例の模式的な一部端面図である。図３は、実施例１の撮像装置における第１構造体及び第２構造体の模式的な分解斜視図である。図４は、実施例１の撮像装置の等価回路図である。図５Ａ及び図５Ｂは、実施例２の撮像装置及びその変形例の模式的な一部端面図である。図６Ａ及び図６Ｂは、実施例２の撮像装置の別の変形例の模式的な一部端面図である。図７は、実施例２の撮像装置の更に別の変形例の模式的な一部端面図である。図８Ａ及び図８Ｂは、実施例３の撮像装置及びその変形例の模式的な一部端面図である。図９Ａ及び図９Ｂは、実施例４の撮像装置及びその変形例の模式的な一部端面図である。図１０は、実施例４の撮像装置における温度検出素子と温度制御層との配置状態を模式的に示す図である。図１１は、実施例４の撮像装置の別の変形例における温度検出素子と温度制御層との配置状態を模式的に示す図である。図１２Ａ及び図１２Ｂは、実施例５の撮像装置及びその変形例の模式的な一部端面図である。図１３Ａ及び図１３Ｂは、それぞれ、実施例５の撮像装置における温度検出素子の配置状態を模式的に示す図である。図１４は、物体からの放射スペクトルと赤外線波長の関係を模式的に示すグラフである。図１５は、実施例６の撮像装置の等価回路図である。図１６は、実施例６の撮像装置の変形例の模式的な一部端面図である。図１７は、図１６に示した実施例６の撮像装置の変形例の構成要素の配置状態を模式的に示す図である。図１８は、実施例６の撮像装置の別の変形例の等価回路図である。図１９は、図１８に示した実施例６の撮像装置の別の変形例の構成要素の配置状態を模式的に示す図である。図２０は、実施例７の撮像装置の等価回路図である。図２１は、実施例８の撮像装置の一部端面図としての概念図である。図２２は、実施例１０の撮像装置の等価回路図である。図２３は、本開示の撮像装置を備えた赤外線カメラの概念図である。図２４は、実施例５の撮像装置の変形例の等価回路図である。図２５Ａ、図２５Ｂ、図２５Ｃ及び図２５Ｄは、実施例１の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。図２６Ａ、図２６Ｂ及び図２６Ｃは、図２５Ｄに引き続き、実施例１の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。図２７Ａ及び図２７Ｂは、図２６Ｃに引き続き、実施例１の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。図２８Ａ及び図２８Ｂは、図２７Ｂに引き続き、実施例１の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。図２９Ａ、図２９Ｂ及び図２９Ｃは、実施例２の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。図３０Ａ、図３０Ｂ、図３０Ｃ及び図３０Ｄは、図２９Ｃに引き続き、実施例２の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。図３１は、実施例２の撮像装置の更に別の変形例の模式的な一部端面図である。図３２Ａ及び図３２Ｂは、実施例２の撮像装置の更に別の変形例の模式的な一部端面図である。図３３Ａ及び図３３Ｂは、実施例２の撮像装置の更に別の変形例の模式的な一部端面図である。図３４は、実施例１及び実施例２の撮像装置を構成する温度検出素子を上下に組み合わせた撮像装置の模式的な一部端面図である。図３５Ａ及び図３５Ｂは、それぞれ、実施例１の変形例及び実施例２の更に別の変形例の撮像装置の模式的な一部端面図である。

実施例１の撮像装置において、第１の基板は第２の基板に形成された被覆層と接合されており、温度検出素子の下方に位置するシリコン層は、シリコン層よりもエッチングされ難い被覆層及び隔壁の側壁によって囲まれている。従って、温度検出素子と被覆層との間に、確実に、しかも、高い精度で空所を設けることができる。その結果、例えば、赤外線吸収層に、所望の波長を有する赤外線を、確実に、高い効率で吸収させることができ、温度検出素子における検出感度の向上を図ることができる。また、任意の公知の駆動回路、信号処理回路を備えた第２構造体を組み合わせることが可能となるため、撮像装置の製造コストの低減、設計自由度の向上、設計時間の短縮化を図ることができるし、入出力ピン数の削減、入出力信号帯域の低減が可能となる。

［工程−２４０］
駆動回路が設けられた第２構造体４０を準備する。尚、被覆層４３には、赤外線反射層６２を形成しておく。そして、周知の方法で、隔壁１２３と被覆層４３とを、真空雰囲気下で接合する。次いで、周辺領域１２，１４において、駆動線７２及び信号線７１を、駆動回路と、例えば、図示しないスルーシリコンビヤ（ＴＳＶ）によって電気的に接続する。こうして、図５Ａに示した撮像装置１０Ａを得ることができる。その後、得られた撮像装置１０Ａをパッケージする。

実施例７にあっては、より具体的には、Ｕ₀＝２とした。従って、ｕの値は、１又は２である。即ち、駆動線の数は２Ｓ₀本である。奇数番目の駆動線７２Ａ（７２_1,1，７２_2,1，７２_3,1・・・）に接続された温度検出素子を参照番号７１５Ａで示し、偶数番目の駆動線７２Ｂ（７２_1,2，７２_2,2，７２ _3,2・・・）に接続された温度検出素子を参照番号７１５Ｂで示す。

実施例９は、本開示の第７の態様に係る撮像装置に関する。実施例９の撮像装置は、
第１構造体２０及び第２構造体４０から構成されており、
第１構造体２０は、
第１基板２１、
第１基板２１に設けられ、第１の方向、及び、第１の方向とは異なる第２の方向に（具体的には、２次元マトリクス状に）配列され、赤外線に基づき温度を検出する複数の温度検出素子１５、
第１の方向に沿って配設され、それぞれに複数の温度検出素子１５が接続された複数の駆動線７２、及び、
第２の方向に沿って配設され、それぞれに複数の温度検出素子１５が接続された複数の信号線７１、
を備えている。そして、第２構造体４０は、
第２基板４１、及び、
第２基板４１に設けられた駆動回路、
を備えており、
第１構造体２０は、複数の温度検出素子１５を備えた温度検出素子アレイ領域１１、及び、温度検出素子アレイ領域１１を取り囲む周辺領域１２を備えており、
第２構造体４０は、赤外線が入射する第１基板の側に取り付けられており、
周辺領域１２において、駆動線７２及び信号線７１は、駆動回路と電気的に接続されている。

ここで、実施例１〜実施例１０の撮像装置において、各信号線７１における電圧は、アナログ・フロント・エンド（ＡＦＥ）８３を構成する差動積分回路８３Ａの一方の入力部に入力される。また、差動積分回路８３Ａの他方の入力部には基準電圧（参照電圧）が、配線８３Ｂを介して入力される。配線８３Ｂは、また、定電流回路８３Ｃに接続されている。更には、各信号線７１と配線８３Ｂとを短絡するためのスイッチ手段８３Ｄが、各信号線７１と配線８３Ｂとの間に配設されている。尚、定電流回路８３Ｃを信号線毎に配設した構成により、配線抵抗による電圧降下に起因した誤差を低減することができる。即ち、定電流回路８３Ｃを信号線毎に配設すると、配線８３Ｂの電流分布と駆動線７２の電流分布を概ね同等にすることができる。電流分布が同等で、なおかつ、配線８３Ｂと駆動線７２の長さ当たりの配線抵抗値を概ね同等にすると、配線抵抗と電流の積による電圧降下を列毎にほぼ等しくすることができる。配線８３Ｂの電圧降下は差動積分回路８３Ａのプラス側の端子電圧を低下させ、駆動線７２の電圧降下は差動積分回路８３Ａのマイナス側の端子電圧を低下させるが、プラス側の端子とマイナス側の端子の等しい電圧降下は差動積分によって相殺されるため、差動積分回路８３Ａの出力端子に現れる誤差が低減される。

１０，１０Ａ・・・撮像装置、１１・・・温度検出素子アレイ領域、１３・・・中央領域、１２，１４・・・周辺領域、１５，１１５，１５Ａ，１５Ｂ，１５Ｃ，６１５Ａ，６１５Ｂ，７１５Ａ，７１５Ｂ・・・温度検出素子、２０・・・第１構造体、２１，１２１・・・第１基板（温度検出素子用基板）、１２１Ａ・・・第１基板の第２面、１２２・・・保護基板、２１Ｂ，１２１Ｂ・・・第１基板の第２面、２２・・・シリコン層、２２Ａ・・・シリコン層から延びる凸部、２３，１２３・・・隔壁、２４・・・隔壁の側壁、２４Ａ・・・凸部の側壁、２５Ａ・・・ダイヤフラム部（架空部、架空薄層部）、２５Ｂ・・・絶縁材料層、２５Ｃ・・・第１スタッド部、２５Ｄ・・・第２スタッド部、２６・・・絶縁膜、３０・・・ｐｎ接合ダイオード、３１・・・配線、４０・・・第２構造体、４１・・・第２基板、４２・・・駆動回路が形成された層、４３・・・被覆層（層間絶縁層）、５０・・・空所、５１・・・空洞、６１，６１Ａ，６１Ｂ，６１Ｃ，６１Ｄ・・・赤外線吸収層、６２，６２Ａ，６２Ｂ・・・赤外線反射層、６３・・・熱伝導層、６４・・・温度制御層（ヒータ）、７１，７１Ａ，７１_1,1，７１_2,1，７１_3,1，７１Ｂ，７１_1,2，７１_2,2，７１_3,2・・・信号線、７２，７２Ａ，７２_1,1，７２_2,1，７２_3,1，７２Ｂ，７２_1,2，７２_2,2，７２_3,3・・・駆動線、７３・・・コンタクトホール、８１・・・垂直走査回路、８２・・・定電流回路、８３，８３ａ，８３ｂ・・・アナログ・フロント・エンド（ＡＦＥ）、８３Ａ・・・差動積分回路、８３Ｂ・・・配線、８３Ｃ・・・定電流回路、８３Ｄ・・・スイッチ手段、８４・・・サンプルホールド回路、８５，８５ａ，８５ｂ・・・アナログ−デジタル変換回路（ＡＤＣ）、８６・・・水平走査回路、９０・・・ＳＯＩ基板、９１・・・第１シリコン層、９２・・・ＳｉＯ₂層、９３・・・第２シリコン層、９４・・・第１犠牲層、９５・・・第２犠牲層、９６・・・支持基板、９７・・・犠牲層、１０１，１０２，１０３・・・集光素子（レンズ）、１１１・・・遮光部、２０１・・・温度検出素子用基板、２０２・・・駆動回路チップ、２０３・・・半田バンプ、３０１・・・レンズ、３０２・・・シャッター、３０３・・・撮像装置、３０４・・・駆動回路、３０５・・・電源部、３０６・・・記憶媒体、３０７・・・ビデオ出力部、３０８・・・各種インターフェース