CN112117374A - 热电堆传感器的制作方法 - Google Patents

热电堆传感器的制作方法 Download PDF

Info

Publication number
CN112117374A
CN112117374A CN202010617292.9A CN202010617292A CN112117374A CN 112117374 A CN112117374 A CN 112117374A CN 202010617292 A CN202010617292 A CN 202010617292A CN 112117374 A CN112117374 A CN 112117374A
Authority
CN
China
Prior art keywords
plate
material layer
forming
thermal radiation
thermopile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010617292.9A
Other languages
English (en)
Inventor
黄河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Ningbo Semiconductor International Corp Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN202010617292.9A priority Critical patent/CN112117374A/zh
Publication of CN112117374A publication Critical patent/CN112117374A/zh
Priority to PCT/CN2021/103821 priority patent/WO2022002169A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0069—Thermal properties, e.g. improve thermal insulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G01J2005/123—Thermoelectric array

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明实施例提供一种热电堆传感器的制作方法，所述方法包括：提供热电堆结构板和电路基板；在所述热电堆结构板具有热电堆结构一侧形成图形化的牺牲结构；形成热辐射反射板和热辐射隔离板；将所述热电堆结构板键合在所述电路基板上，使键合后，所述牺牲结构夹设在所述热电堆结构板和所述热辐射反射板之间，所述热辐射反射板位于所述热辐射隔离板的上方，且所述热辐射反射板和热辐射隔离板在所述热电堆结构板的投影至少覆盖所述热辐射感应区；去除所述牺牲结构，在所述热电堆结构板和电路基板之间形成第一空腔。本发明实施例能够提高器件的精度。

Description

热电堆传感器的制作方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种传感器的制作方法。
背景技术
热电堆传感器是一种温度检测装置，通过将感应到的红外辐射信息按一定规律变换成为对应的信号输出，以实现对温度的检测。
随着微电子机械系统(MEMS)技术的迅猛发展，基于MEMS微机械加工技术制作的微型化热电堆传感器以其尺寸小、价格低等优势被广泛应用于测温、气体传感、光学成像等领域。
然而，现有的热电堆传感器的器件精度有待提高。
发明内容
本发明解决的问题是提供一种热电堆传感器的制作方法，以提高器件精度。
为解决上述问题，本发明提供一种热电堆传感器的制作方法，包括：
提供热电堆结构板和电路基板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区内形成有热电堆结构；
在所述热电堆结构板具有热电堆结构一侧形成图形化的牺牲结构，所述牺牲结构在所述热电堆结构板的投影至少覆盖所述热辐射感应区；
在所述热电堆结构板或所述电路基板上形成热辐射反射板和热辐射隔离板；或，在所述热电堆结构板上形成热辐射反射板，在所述电路基板上形成热辐射隔离板；
将所述热电堆结构板键合在所述电路基板上，使键合后，所述牺牲结构夹设在所述热电堆结构板和所述热辐射反射板之间，所述热辐射反射板位于所述热辐射隔离板的上方，且所述热辐射反射板和热辐射隔离板在所述热电堆结构板的投影至少覆盖所述热辐射感应区；
去除所述牺牲结构，在所述热电堆结构板和电路基板之间形成第一空腔。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例中，第一空腔下方进一步键合有电路基板，从而可以避免开放的第一空腔对应的辐射流失，提高了器件的测量精度。并且，第一空腔下方进一步键合电路基板的方案，在不增加面积的条件下，实现了器件的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于器件的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。高集成的热电堆传感器有利于应用到热电堆结构呈阵列排布的热成像仪，以实现温度的成像，或应用到小体积的移动终端如手机、平板电脑等，以实现移动测温等。
本发明实施例第一空腔下方形成有热辐射反射板，从而可以将传输至第一空腔内的红外辐射反射回热电堆结构板中，从而提高器件的精度。
本发明实施例第一空腔的热辐射反射板下进一步形成有热辐射隔离板，用于实现电路基板和热电堆结构板的热辐射感应区的热绝缘，防止电路基板中的热辐射向热电堆结构板传导，从而影响器件的精度。
另外，本发明实施例中通过牺牲结构形成第一空腔，能够使牺牲结构在形成器件的工艺过程中支撑对应的器件结构，避免对应的器件结构产生塌陷等缺陷，从而进一步提高了器件的良率。
附图说明
图1～图9为本发明实施例的热电堆传感器的制作方法中的器件剖面结构示意图。
具体实施方式
由背景技术可知，然而，现有的热电堆传感器的器件精度有待提高。
发明人分析认为，传统的热电堆传感器，通过在介质薄膜上淀积多晶硅/金属制作热偶对以感应温度信息，然后通过背面硅各向异性湿法腐蚀的方法在介质薄膜下方形成隔热空腔以增加热阻，并将热偶对电连接至热偶对侧边形成的电路结构上，从而实现感应信号的传输。但该方法形成的器件下方没有衬底结构，隔热空腔中的热量仍会以一定的形式流失，从而使得热电堆传感器的测量精度不高。
为解决上述技术问题，本发明实施例提供了一种热电堆传感器的制作方法，所述方法包括：提供热电堆结构板和电路基板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区内形成有热电堆结构；在所述热电堆结构板具有热电堆结构一侧形成图形化的牺牲结构，所述牺牲结构在所述热电堆结构板的投影至少覆盖所述热辐射感应区；在所述热电堆结构板或所述电路基板上形成热辐射反射板和热辐射隔离板；或，在所述热电堆结构板上形成热辐射反射板，在所述电路基板上形成热辐射隔离板；将所述热电堆结构板键合在所述电路基板上，使键合后，所述牺牲结构夹设在所述热电堆结构板和所述热辐射反射板之间，所述热辐射反射板位于所述热辐射隔离板的上方，且所述热辐射反射板和热辐射隔离板在所述热电堆结构板的投影至少覆盖所述热辐射感应区；去除所述牺牲结构，在所述热电堆结构板和电路基板之间形成第一空腔。
本发明实施例中，第一空腔下方进一步键合有电路基板，从而可以避免开放的第一空腔对应的辐射流失，提高了器件的测量精度。并且，第一空腔下方进一步键合电路基板的方案，在不增加面积的条件下，实现了器件的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于器件的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。高集成的热电堆传感器有利于应用到热电堆结构呈阵列排布的热成像仪，以实现温度的成像，或应用到小体积的移动终端如手机、平板电脑等，以实现移动测温等。
本发明实施例第一空腔下方形成有热辐射反射板，从而可以将传输至第一空腔内的红外辐射反射回热电堆结构板中，从而提高器件的精度。
本发明实施例第一空腔的热辐射反射板下进一步形成有热辐射隔离板，用于实现电路基板和热电堆结构板的热辐射感应区的热绝缘，防止电路基板中的热辐射向热电堆结构板传导，从而影响器件的精度。
另外，本发明实施例中通过牺牲结构形成第一空腔，能够使牺牲结构在形成器件的工艺过程中支撑对应的器件结构，避免对应的器件结构产生塌陷等缺陷，从而进一步提高了器件的良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9是本发明实施例提供的一种传感器的制作方法中各步骤的结构示意图。
首先，提供热电堆结构板(参考图1)和电路基板(参考图2)，所述热电堆结构板包括热辐射感应区，所述热辐射感应区内形成有热电堆结构。
所述热电堆结构板20中形成有热电堆结构，以实现对红外辐射的感应，所述电路基板中形成有电路结构，用于处理所述热电堆结构中的感应信号。
提供热电堆结构板20的步骤中，在本发明实施例中，所述热电堆结构板可以包括第一衬底，所述第一衬底可以本领域技术人员熟知的任意合适的衬底材料，例如硅、锗、硅锗、砷化镓、磷化铟等体半导体衬底材料。
本实施例中，所述第一衬底为绝缘体上硅衬底，所述绝缘体上硅衬底包括由下而上依次堆叠的底层半导体层200、绝缘层201和顶层半导体层202，所述热电堆结构形成在所述顶层半导体层202中。在后续制程中，还会对衬底的背面进行减薄处理，通过采用绝缘体上硅衬底，便于控制减薄处理的停止位置。底层半导体层200的材料可以是未掺杂的半导体材料(例如多晶硅或单晶硅等)；绝缘层201的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种；顶层半导体层202的材料可以是未掺杂的半导体材料(例如多晶硅或单晶硅等)、N型掺杂的半导体材料或P型掺杂的半导体材料，顶层半导体层202的形成工艺包括外延工艺或离子注入工艺。作为一种示例，底层半导体层200和顶层半导体层202的材料为单晶硅，绝缘层201的材料为氧化硅。在其他实施例中，第一衬底可以为单层结构，底层半导体层和绝缘层均可以被省略。
热电堆结构包括至少一种热感应微结构，热感应微结构可以是由任意合适的热传导材料形成，例如，热感应微结构的材料包括金属、未掺杂的半导体材料、掺杂的半导体材料和金属硅化物中的至少一种。未掺杂的半导体材料或掺杂的半导体材料均包括硅、锗、砷化镓和磷化铟中的一种或多种，且掺杂的半导体材料中，掺杂离子包含N型离子(例如砷、锗等)或P型离子(例如硼、氟化硼、磷等)。
本实施例中，热电堆结构包括材料不同的第一热感应微结构203a和第二热感应微结构203b，第一热感应微结构203a为N型掺杂的单晶硅，第二热感应微结构203b为P型掺杂的单晶硅。第一热感应微结构203a和第二热感应微结构203b可以分别呈线型(例如，直线或曲线或折线等)，也可以呈阵列型，还可以呈梳子型。第一热感应微结构203a和第二热感应微结构203b可以具有大致对称的结构，例如，第一热感应微结构203a和第二热感应微结构203b均为直线型结构时，两者具有大致相同的长度，这有利于使得在第一热感应微结构203a和第二热感应微结构203b之间能够产生大致对称的热感应效果，从而有利于提高热电堆传感器的测量精度。
此外，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在所述热电堆结构板20的平面内可以并列排布且没有重叠，也可以有部分区域嵌套，从而至少有部分重叠。作为一种示例，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在热电堆结构板20的平面内有部分重叠，例如，第一热感应微结构203a和第二热感应微结构203b均为梳子型结构，第一热感应微结构203a的一部分梳齿插在第二热感应微结构203b的相应的梳齿缝隙中，从而在不增加热电堆传感器的表面积的同时，可以进一步提高热电堆传感器性能。
本实施例中，提供热电堆结构板的步骤中，形成热电堆结构的步骤包括：提供第一衬底；对第一衬底的部分区域进行N型离子掺杂，以形成N型掺杂区，对第一衬底的部分区域进行P型离子掺杂，以形成P型掺杂区，N型掺杂区和P型掺杂用于作为热电堆结构。其中，N型掺杂区用于作为第一热感应微结构203a，P型掺杂区用于作为第二热感应微结构203b，热电堆结构203中的热感应微结构包括形成在第一衬底中的N型掺杂区和P型掺杂区，从而使得热电堆结构的制作与CMOS工艺相兼容，进而简化工艺、降低成本。本实施例中，第一衬底为绝缘体上硅衬底，相应的，热电堆结构形成于顶层半导体层202中。
需要说明的是，本实施例中第一热感应微结构203a和第二热感应微结构203b均为单层结构，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，第一热感应微结构203a和第二热感应微结构203b也可以分别为叠层结构，此时，可以通过向第一衬底进行多次离子注入来形成，相邻两次离子注入的注入剂量或者注入能量或者掺杂离子类型不同，上下相邻的两层掺杂区的掺杂浓度和掺杂离子类型中的至少一项不同，后续还会在所述热电堆结构板上形成第一互连层，所述第一互连层中至少形成有电连接所述热电堆结构的第一导电互连结构，不同掺杂区之间能通过第一互连层中的第一导电互连结构串联耦合或者并联耦合，从而在不增加热电堆传感器的表面积的同时，可以进一步提高热电堆传感器性能。
此外，第一热感应微结构203a和第二热感应微结构203b的材料也不仅仅限定于掺杂的半导体，还可以是金属、未掺杂的半导体、金属硅化物等中的一种或多种，对应的，还可以通过金属层的图案化刻蚀、半导体层的图案化刻蚀、半导体层的金属硅化等中的至少一种工艺来在第一衬底上形成相应的热感应微结构。
其中，热电堆结构的分布区域作为热辐射感应区20A。
在提供所述电路基板的步骤中，参见图2，所述电路基板10包括第二衬底100、电路结构和与电路结构电连接的第三互连结构，其中，所述第三互连结构与所述电路结构电连接，所述电路基板用于通过所述第三互连结构电连接所述热电堆结构，使所述电路基板上的电路结构处理所述热电堆结构的电信号。
所述电路基板10可以为完成FEOL(front end of line，前道制程)工艺和BEOL(back end of line，后道制程)工艺以及晶圆针测的CMOS基板，电路基板中形成有电路结构，以处理所述热电堆结构的电信号。其中，FEOL工艺和BEOL工艺均为本领域中CMOS集成电路制造的常规制程工艺，晶圆针测为本领域的测试CMOS集成电路性能的常规测试方案，在此均不再赘述。
其中，所述第二衬底100可以为本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。第二衬底100中已通过CMOS制造工艺形成了相应的电子元件以及位于相邻的电子元件之间的器件隔离结构101，电子元件可以包括MOS晶体管、电阻、二极管、电容、存储器等中的至少一种，所述电子元件及电子元件间的电连接结构用于构成电路结构。
在本发明实施例中，以电子元件为MOS晶体管为例，其中，MOS晶体管102包括栅极102a以及位于栅极102a两侧的源极102b和漏极102c。器件隔离结构101可以通过局部场氧化工艺或者浅沟槽隔离(STI)工艺形成。第三互连结构(包括104a、104b)可以通过与电子元件的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电性连接的多层金属互连结构电连接，从而实现第三互连结构与电子元件的电连接。
其中，所述第二衬底100上还形成有层间介质材料103，从而将相邻金属互连层隔离开。其中，电路基板10的层间介质材料103还暴露出第三互连结构104a、104b的部分表面的开口105a、105b，以形成用于晶圆针测的针测点。
接着，参考图3，在所述热电堆结构板具有热电堆结构一侧形成图形化的牺牲结构400，所述牺牲结构400至少覆盖所述热辐射感应区20A。
其中，所述牺牲结构400用于为第一空腔占据空间，使得后续工艺中可以通过去除牺牲结构，形成第一空腔。
所述牺牲结构400的材料为锗和无定型碳中的至少一种，还可以包括金属、半导体和介电材料中的至少一种，例如为能够与气相刻蚀剂反应形成气体的材料，或者能够在光照或者加热后转换为气体的材料，由此能够降低后续去除牺牲结构的难度，并保证形成的第一空腔的性能。
在本发明实施例中，可以通过牺牲材料沉积、光刻、刻蚀等一系列工艺，在所述热电堆结构板具有热电堆结构一侧形成牺牲结构。所述牺牲结构至少覆盖所述热辐射感应区，用于使后续形成的第一空腔与所述热辐射感应区相对。
具体在本实施例中，形成牺牲结构400的流程可以包括：形成完全覆盖所述热电堆结构板具有热电堆结构一侧的牺牲材料层；去除所述热辐射感应区外的牺牲材料层，以剩余的所述牺牲材料层为牺牲结构。其中，所述牺牲材料层可以通过沉积、生长等工艺形成。所述去除所述热辐射感应区外的牺牲材料层，可以采用干法刻蚀或湿法刻蚀工艺，去除所述热辐射感应区外的牺牲材料层，以剩余的所述牺牲材料层为牺牲结构。在去除预设区域外的牺牲材料层的过程中，可以通过控制刻蚀时间，控制具体的刻蚀过程，只要将所述热辐射感应区外的牺牲层完全去除即可。可选的，具体的刻蚀步骤，本发明实施例在此不做具体的限定。
需要说明的是，基于刻蚀工艺的特点，所述牺牲结构的横截面可以为梯形或倒梯形，在形成的牺牲结构为不完全规则形状的流程中，可以使形成的所述牺牲结构的最小尺寸处至少覆盖所述热辐射感应区。
需要进一步说明的是，在本发明实施例中，所述牺牲材料层的厚度需要严格控制，以使键合后的器件结构中，热辐射反射板顶面与所述热电堆结构顶面的垂直距离为红外辐射的波长的1/4的奇数倍，从而使热辐射反射板401对穿透热电堆结构板的残余辐射的发挥最大反射能力。
其中，在形成所述牺牲结构400后，本发明实施例还可以进一步在所述热电堆结构板上形成与所述牺牲结构顶面齐平的第一支撑层，从而使得第一支撑层支撑在所述牺牲结构的侧面，在去除所述牺牲结构后，可以形成预设的空腔结构，并为后续的工艺提供平整的表面。
在可选实现中，首先可以沉积足够厚的第一支撑材料层，并采用化学机械抛光(CMP)工艺对第一支撑材料层进行顶面平坦化，顶面平坦化后的所述第一支撑层位于所述热电堆结构板210上，且所述第一支撑层与所述牺牲结构220顶面齐平。
所述第一支撑层可以将所述热电堆结构板具有所述热电堆结构一侧的表面掩埋在内。第一支撑层的材料可以包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。其中，所述牺牲结构400的材料不同于第一支撑层。
在本发明的其他实施例中，所述形成图形化的牺牲结构还可以通过以下流程实现：形成完全覆盖所述热电堆结构板具有第一互连结构一侧的第一支撑材料层；去除所述热辐射感应区的第一支撑材料层上，形成牺牲沟槽，以剩余部分的第一支撑材料层作为第一支撑层；形成填充在所述牺牲沟槽内的牺牲结构。
其中，所述填充可以是形成在所述牺牲沟槽内的所述牺牲结构与所述第二支撑层齐平。具体的，可以通过沉积、生长等工艺形成填充所述牺牲沟槽且高出所述第二支撑层的牺牲材料，并进一步采用化学机械抛光(CMP)工艺对该牺牲材料进行顶面平坦化，直至该牺牲材料与第二支撑层齐平，并以填充在所述牺牲沟槽中的牺牲材料作为牺牲结构。
其中，所述牺牲结构400的材料不同于第二支撑层。
接着，参考图4，形成热辐射反射板401和热辐射隔离板404。
其中，可以在所述热电堆结构板或所述电路基板上形成热辐射反射板和热辐射隔离板；或者，也可以在所述热电堆结构板上形成热辐射反射板，在所述电路基板上形成热辐射隔离板。
所述热辐射反射板401用于在器件工作时，将传输至第一空腔内的红外辐射反射回热电堆结构板中，所述热辐射隔离板用于对后续形成的第一空腔进行热绝缘，防止热电堆结构接收的红外辐射向第一空腔下方的电路基板中传导，从而提高器件的精度。
所述热辐射隔离板404，用于实现电路基板和热电堆结构板的热辐射感应区的热绝缘，防止电路基板中的热辐射向热电堆结构板传导，从而影响器件的精度。
需要进一步说明的是，在本发明实施例中，热电堆结构板和电路基板键合后，热辐射反射板401与所述热电堆结构的垂直距离为红外辐射的波长的1/4的奇数倍。具体的，可以通过控制牺牲结构的厚度，使倒置键合后的热辐射反射板401与所述热电堆结构的垂直距离为红外辐射的波长的1/4的奇数倍，热辐射反射板401对穿透热电堆结构板20的残余辐射的发挥最大反射能力。
具体的，在所述热辐射反射板401形成在热电堆结构板上时，所述热辐射反射板401与所述热电堆结构203a/203b之间的垂直距离约为入射辐射的波长λ的1/4的奇数倍，例如约为λ/4、3λ/4、5λ/4等等。在所述热辐射反射板401形成在电路基板上时，键合后的所述热辐射反射板401与所述热电堆结构203a/203b之间的垂直距离约为入射辐射的波长λ的1/4的奇数倍，例如约为λ/4、3λ/4、5λ/4等等。由此能够实现热辐射反射板401对穿透热电堆结构板20的残余辐射的最大反射能力。
所述热辐射反射板401的材料为导电材料和/或光子晶体材料，所述导电材料为金属材料、金属硅化物材料、半导体材料中的一种或多种，金属硅化物可以是硅化钛(TiSi)，硅化钨(WSi)或硅化铝(AlSi)等，掺杂的半导体例如是掺杂有P型或N型掺杂剂的多晶硅层或非晶硅层或硅锗层等。热辐射隔离板404的材料为金属材料、金属硅化物材料、半导体材料中的一种或多种。
其中，所述热辐射反射板和热辐射隔离板可以形成在所述热电堆结构具有牺牲结构一侧，也可以形成在所述电路基板上，或者，还可以使所述热辐射反射板形成在所述热电堆结构具有牺牲结构一侧，所述热辐射隔离板形成在所述电路基板上。
具体的，所述热辐射反射板形成在所述热电堆结构板具有牺牲结构一侧的表面，所述热辐射反射板可以覆盖所述热电堆结构板的部分表面，也可以覆盖所述热电堆结构板的整个表面。
在本实施例中，所述热辐射反射板和热辐射隔离板形成在所述热电堆结构板具有牺牲结构一侧的表面，所述在所述热电堆结构板上形成热辐射反射板和热辐射隔离板的步骤可以包括：形成覆盖所述热电堆结构板具有牺牲结构一侧的反射材料层；形成覆盖所述反射材料层的第一钝化材料层；形成覆盖所述第一钝化材料层的隔离材料层；去除所述热辐射感应区外的反射材料层、第一钝化材料层和隔离材料层，以剩余的反射材料层为热辐射反射板，以剩余的第一钝化材料层为第一钝化层，以剩余的隔离材料层为热辐射隔离板。
在其他实施例中，所述在所述热电堆结构板上形成热辐射反射板和热辐射隔离板的步骤可以包括：在所述牺牲结构的上方形成覆盖所述热电堆结构板设有所述牺牲结构一侧的第二支撑材料层；去除所述牺牲结构顶部的第二支撑材料层，形成隔离沟槽，以剩余的第二支撑材料层作为第二支撑层；依次形成保形覆盖在所述第二支撑层和所述隔离沟槽的反射材料层、第一钝化材料层和隔离材料层，所述隔离材料层位于所述第一钝化材料层的上方，所述第一钝化材料层位于所述反射材料层的上方；去除所述隔离沟槽外的反射材料层、第一钝化材料层和隔离材料层，以剩余的反射材料层为热辐射反射板，以剩余的第一钝化材料层为第一钝化层，以剩余的隔离材料层为热辐射隔离板。其中，所述隔离沟槽的深度与用于形成在所述隔离沟槽内的层结构的厚度相适应，在所述隔离沟槽用于形成热辐射隔离板和热辐射反射板的沟槽时，对应的沟槽深度与热辐射隔离板和热辐射反射板的厚度的和相适应。在去除隔离沟槽外的隔离材料层和反射材料层时，可以采用化学机械抛光(CMP)工艺去除。其中，所述隔离沟槽的深度与用于形成在所述隔离沟槽内的层结构的厚度相适应，在所述隔离沟槽用于形成热辐射隔离板、第一钝化层和热辐射反射板的沟槽时，对应的沟槽深度与热辐射隔离板、第一钝化层和热辐射反射板的厚度的和相适应。在去除隔离沟槽外的隔离材料层、第一钝化层和反射材料层时，可以采用化学机械抛光(CMP)工艺去除。
其中，所述热辐射反射板贴合所述牺牲结构，或者，所述热辐射反射板和所述牺牲结构之间还形成有间隔钝化层。其中，所述间隔钝化层为保形覆盖在所述牺牲结构上或所述牺牲结构和第一支撑层上的一层钝化材料，所述间隔钝化层的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
需要说明的是，在一种可选的实现中，还可以使热辐射反射板和所述牺牲结构同时形成，同时形成所述热辐射反射板和所述牺牲结构的步骤包括：形成完全覆盖所述热电堆结构板具有热电堆结构一侧的牺牲材料层；去除所述热辐射感应区外的牺牲材料层，以剩余的所述牺牲材料层为牺牲结构；形成保形覆盖所述牺牲结构的反射材料层；去除部分反射材料层，保留所述牺牲结构顶部和侧壁的反射材料层作为热辐射反射层；形成与所述热辐射反射层顶面齐平的第一支撑层，从而使形成的热辐射反射板同时覆盖在所述牺牲结构的上方和侧面。
在本发明实施例中，还在热辐射反射板和热辐射隔离板之间进一步形成第一钝化层，从而实现热辐射隔离板和热辐射反射板的隔离。可选的，第一钝化层的材料可以包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种，可以采用沉积工艺形成所述第一钝化层。
在本发明的另一实施例中，还可以在所述电路基板上形成热辐射反射板和热辐射隔离板，其中，所述电路基板包括热辐射对应区，所述热辐射对应区与所述热辐射感应区对应，所述形成热辐射反射板和热辐射隔离板的过程包括：形成覆盖所述电路基板的隔离材料层；形成覆盖所述隔离材料层的第一钝化材料层；形成覆盖所述第一钝化层的反射材料层；去除所述热辐射对应区外的隔离材料层、第一钝化材料层和反射材料层，以剩余的隔离材料层为热辐射隔离板，以剩余的第一钝化材料层为第一钝化层，以剩余的反射材料层为热辐射反射板。或者，所述形成热辐射反射板和热辐射隔离板的另一过程可以包括：形成覆盖所述电路基板的第二支撑材料层；去除所述热辐射感应区内的第二支撑材料层，形成隔离沟槽，以剩余的第二支撑材料层作为第二支撑层；依次形成保形覆盖在所述第二支撑层和所述隔离沟槽的隔离材料层、第一钝化材料层和反射材料层，所述反射材料层位于所述第一钝化材料层的上方，所述第一钝化材料层位于所述隔离材料层的上方；去除所述隔离沟槽外的隔离材料层、第一钝化材料层和反射材料层，以剩余的隔离材料层为热辐射隔离板，以剩余的第一钝化材料层为第一钝化层，以剩余的反射材料层为热辐射反射板。
其中，在本发明的又一实施例中，还可以在所述热电堆结构板上形成热辐射反射板，在所述电路基板上形成热辐射隔离板，其中，在所述热电堆结构板上形成热辐射反射板，包括：形成完全覆盖所述热电堆结构板具有牺牲结构一侧的反射材料层；去除所述热辐射感应区外的反射材料层，以剩余的反射材料层作为热辐射反射板。在所述电路基板上形成热辐射隔离板，包括：形成完全覆盖所述电路基板一侧的隔离材料层；去除所述热辐射对应区外的隔离材料层，以剩余的隔离材料层作为热辐射隔离板。
可选的，当所述热辐射隔离板404和热辐射反射板401为金属材料时，可以通过沉积工艺分别形成所述隔离材料层和反射材料层。当所述热辐射隔离板404和热辐射反射板401为金属硅化物时，所述隔离材料层的形成步骤包括：先形成硅层，后对硅层进行金属硅化处理；同样的，所述反射材料层也可以通过这一方式形成。当所述热辐射隔离板404和热辐射反射板401为掺杂的半导体时，所述隔离材料层的形成步骤包括：先形成半导体层，后对半导体层进行N型和/或P型掺杂；同样的，所述反射材料层也可以通过这一方式形成。
在本实施例中，第一支撑层和/或第二支撑层和可以组成第一介质层402，且第一介质层402、热辐射反射板401、热辐射隔离板404和牺牲结构400可以作为支撑结构。
参见图5，将所述热电堆结构板键合在所述电路基板上，使键合后，所述牺牲结构夹设在所述热电堆结构板和所述热辐射反射板之间，所述热辐射反射板位于所述热辐射隔离板的上方，且所述热辐射反射板和热辐射隔离板在所述热电堆结构板的投影至少覆盖所述热辐射感应区。
在可选实现中，通过所述热辐射反射板和所述热辐射隔离板将所述热电堆结构板20键合在所述电路基板10上，使所述牺牲结构400位于所述热电堆结构的下方。
在本发明实施例中，所述键合步骤具体为：将所述热电堆结构板倒置键合在所述电路基板具有所述第三互连结构一侧。
将所述热电堆结构板倒置键合在所述电路基板具有所述第三互连结构一侧，用于使牺牲结构400、所述热辐射反射板401和所述热辐射隔离板404位于所述热电堆结构的下方，从而使后续形成的第一空腔下方为热辐射反射板和热辐射隔离板，从而在器件工作时，将传输至第一空腔内的红外辐射反射回热电堆结构板中，以及对后续形成的第一空腔进行热绝缘，防止热电堆结构接收的红外辐射向第一空腔下方的电路基板中传导，从而提高器件的精度。
参考图6，本发明实施例进一步对所述热电堆结构板20背离所述电路基板10一侧进行减薄处理，去除所述底层半导体层。
通过去除所述底层半导体层降低集成厚度，以及，降低后续释放孔以及第二互连结构的制作难度。
具体的，可以根据所述底层半导体层200的材料，来选用合适的去除工艺(例如化学机械抛光、刻蚀或者剥离等)，去除所述底层半导体层200。
参考图7，本发明实施例进一步在所述热电堆结构板20背离所述电路基板10一侧形成第二互连结构，所述第二互连结构电连接所述热电堆结构与所述第三互连结构。
其中，可以通过在所述热电堆结构板背离所述电路基板一侧形成第一互连结构301a/301b，所述第一互连结构与所述热电堆结构电连接，进而通过所述第二互连结构电连接所述第一互连结构与所述第三互连结构，实现第一互连结构和第三互连结构的电连接。
所述第一互连结构可以在去除所述底层半导体层200后形成，具体的，可以通过在所述热电堆结构板背离所述电路基板一侧形成暴露所述热电堆结构的互连沟槽，并在所述互连沟槽内沉积导电材料，从而形成第一互连结构。
所述第二互连结构可以包括第一插塞、第二插塞和连接所述第一插塞和所述第二插塞的插塞互连线，其中，第一插塞601a/601b电连接所述第三互连结构，第二插塞603a/603b电连接所述第一互连结构，以及，插塞互连线602a/602b连接所述第一插塞和所述第二插塞。
所述第二互连结构用于将所述热电堆结构和所述第三互连结构的电信号输出。
具体的，形成所述第二互连结构的流程可以包括：在所述热电堆结构板背离所述电路基板一侧形成第一互连通孔和第二互连通孔，所述第一互连通孔暴露所述电路基板中的第三互连结构，所述第二互连通孔暴露所述热电堆结构板的第一互连结构；在所述第一互连通孔和所述第二互连通孔的侧壁上形成绝缘介质层；在所述第一互连通孔中形成第一插塞，在所述第二互连通孔中形成第二插塞；在所述热电堆结构板表面形成插塞互连线，所述插塞互连线连接所述第一插塞和所述第二插塞。
作为一种示例，所述第二互连结构60a、60b通过重布线工艺形成，具体包括：刻蚀所述热电堆结构板20和第一介质层，以形成分别暴露出第三互连结构104a、104b的部分顶面的第一互连通孔(未图示)；刻蚀所述热电堆结构板20，以形成暴露出第一互连结构301a、301b的部分表面的第二互连通孔(未图示)。
然后，在所述第一互连通孔和所述第二互连通孔的侧壁上覆盖绝缘介质层，绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，所述绝缘介质层的材料可以包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种，所述绝缘介质层的底部暴露出相应的第三互连结构104a、104b的部分顶面和相应的热电堆结构的表面。
接着，在第一互连通孔和第二互连通孔中填充金属(例如钨、铜)等导电材料，并通过化学机械抛光等工艺去除覆盖在介质层201表面上的多余导电材料，以形成顶面与介质层201顶面齐平的第一插塞601a、601b和第二插塞603a、603b。本实施例中，第一插塞601a的底端与第三互连结构104a电性连接，第二插塞603a的底端与热电堆结构电性连接。
形成插塞互连线602a、602b的工艺具体包括：在第一插塞601a、601b、第二插塞603a、603b以及介质层201的表面上沉积金属层(例如铝、铜)；接着，对所述金属层进行光刻和刻蚀，以去除部分金属层，并以剩余的金属层形成插塞互连线602a、602b，插塞互连线602a覆盖第一插塞601a的顶端和第二插塞603a的顶端且将第一插塞601a的顶端和第二插塞603a的顶端电性连接。
需要说明的是，当热电堆结构板20是基于非导电的材料板形成时，第二插塞603a、603b和第一插塞601a、601b中的导电材料的侧壁上可以省略绝缘介质层。此外，第二互连结构60a、60b的形成工艺也不仅仅限定于形成第一空腔之前进行，也可以是在形成第一空腔之后进行。
参见图8，去除所述牺牲结构，在所述热电堆结构板和电路基板之间形成第一空腔403。
在本发明实施例中，形成第一空腔的步骤可以包括：在所述热电堆结构板背离所述电路基板的表面形成至少一个释放孔，所述释放孔暴露部分所述牺牲结构；通过所述释放孔去除所述牺牲结构，以形成第一空腔。
具体的，可以通过激光钻孔或者刻蚀工艺，从热电堆结构板20背向基板10的一面打孔，至暴露出牺牲结构的表面，以形成至少一个释放孔50。
其中，释放孔50作为腔体连接通道，能连通所述第一空腔和外部空间，由此平衡第一空腔403的气压，避免热电堆结构板20翘曲等问题。
接着，向释放孔50中通入刻蚀剂，可以是气相刻蚀剂，也可以是液体刻蚀剂，以去除牺牲结构，从而形成第一空腔403。可选地，可以进一步向释放孔50中通入清洗剂、干燥剂等，以清洗和干燥第一空腔403的表面。其中清洗剂可以是去离子水或者氮气或者惰性气体，干燥剂可以是异丙醇气体等。
参考图9，在本发明实施例中，还进一步在所述热电堆传感器上设置盖板70，以保护所述热电堆传感器的热辐射感应区。
具体的，形成所述盖板的步骤可以包括：提供具有第二空腔的盖板，所述第二空腔底部的盖板上形成有辐射穿透窗口，所述辐射穿透窗口与所述热辐射感应区对应；将所述盖板键合到所述热电堆结构板背离所述电路基板10的表面，使所述盖板的第二空腔的开口朝向所述电路基板，且使所述辐射穿透窗口与所述热电堆结构板20的热辐射感应区20A对准。
所述辐射穿透窗口用于透射红外线。在一种具体实施例中，所述辐射穿透窗口上方还可以设置红外增透膜。
所述辐射穿透窗口的材料包括半导体(例如硅、锗或绝缘体上硅等)和有机滤光材料(例如聚乙烯、聚丙烯等材料)中的一种或两种。
所述辐射穿透窗口的形状可以为矩形、正方形或圆形等规则形状，也可以为其他不规则形状。
在本发明实施例中，还可以进一步去除部分所述盖板，使所述盖板暴露所述热电堆结构板的部分第二互连结构，以便于进行器件的电性连接。
提供具有第二空腔的盖板，作为一种示例，先提供第三基底，第三基底的材料可以是本领域技术人员熟知的任意合适的材料，例如玻璃、塑料、半导体等，然后在第三基底上沉积腔体材料层，刻蚀所述腔体材料层至暴露出第三基底的表面，以形成在腔体材料层中第二空腔，剩余的腔体材料构成腔体壁此时腔体壁的材料和第三基底的材料不同；作为另一种示例，先提供第三基底，然后刻蚀部分厚度的第三基底，以形成第三基底中形成第二空腔，此时腔体壁的材料和第三基底的材料相同；
将所述盖板70键合到所述介质层上，且所述第二空腔夹设在所述第三基底和所述介质层之间，并与所述第一空腔对准；
接着，通过激光切割等工艺，对第三基底的边缘进行切边，以暴露出互连线的表面，由此使得互连线成为热电堆传感器的相应的外接的接触垫。
此时，释放孔作为腔连接通道，能连通所述第二空腔和所述第一空腔，由此平衡第二空腔和第一空腔的气压，避免热电堆结构板20翘曲等问题。
可选的，第二空腔侧壁的盖板材料和第二空腔顶部的盖板材料可以相同，也可以不同，本发明实施例中第二空腔侧壁的盖板材料和第二空腔顶部的盖板材料不同，以便于去除第二空腔顶部的盖板。
本发明实施例中，第一空腔下方进一步键合有电路基板，从而可以避免开放的第一空腔对应的辐射流失，提高了器件的测量精度。并且，第一空腔下方进一步键合电路基板的方案，在不增加面积的条件下，实现了器件的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于器件的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。高集成的热电堆传感器有利于应用到热电堆结构呈阵列排布的热成像仪，以实现温度的成像，或应用到小体积的移动终端如手机、平板电脑等，以实现移动测温等。
本发明实施例第一空腔下方形成有热辐射反射板，从而可以将传输至第一空腔内的红外辐射反射回热电堆结构板中，从而提高器件的精度。
本发明实施例第一空腔的热辐射反射板下进一步形成有热辐射隔离板，用于实现电路基板和热电堆结构板的热辐射感应区的热绝缘，防止电路基板中的热辐射向热电堆结构板传导，从而影响器件的精度。
另外，本发明实施例中通过牺牲结构形成第一空腔，能够使牺牲结构在形成器件的工艺过程中支撑对应的器件结构，避免对应的器件结构产生塌陷等缺陷，从而进一步提高了器件的良率。
需要说明的是，本实施例所述热电堆传感器的各形成方法中的具体描述，可互相参考，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种热电堆传感器的制作方法，其特征在于，包括：
提供热电堆结构板和电路基板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区内形成有热电堆结构；
在所述热电堆结构板具有热电堆结构一侧形成图形化的牺牲结构，所述牺牲结构在所述热电堆结构板的投影至少覆盖所述热辐射感应区；
在所述热电堆结构板或所述电路基板上形成热辐射反射板和热辐射隔离板；或，在所述热电堆结构板上形成热辐射反射板，在所述电路基板上形成热辐射隔离板；
将所述热电堆结构板键合在所述电路基板上，使键合后，所述牺牲结构夹设在所述热电堆结构板和所述热辐射反射板之间，所述热辐射反射板位于所述热辐射隔离板的上方，且所述热辐射反射板和热辐射隔离板在所述热电堆结构板的投影至少覆盖所述热辐射感应区；
去除所述牺牲结构，在所述热电堆结构板和电路基板之间形成第一空腔。
2.如权利要求1所述的制作方法，其特征在于，所述提供热电堆结构板的步骤包括：
提供第一衬底；
对所述第一衬底的部分区域进行N型离子掺杂，以形成N型掺杂区，对所述第一衬底的部分区域进行P型离子掺杂，以形成P型掺杂区，所述N型掺杂区和P型掺杂用于作为热电堆结构。
3.如权利要求2所述的制作方法，其特征在于，所述第一衬底为绝缘体上硅衬底，所述绝缘体上硅衬底包括由下而上依次堆叠的底层半导体层、绝缘层和顶层半导体层，所述热电堆结构形成于所述顶层半导体层中；
在键合后，去除所述牺牲结构之前，所述制作方法还包括：去除所述底层半导体层。
4.如权利要求1所述的制作方法，其特征在于，所述形成图形化的牺牲结构，包括：
形成完全覆盖所述热电堆结构板具有热电堆结构一侧的牺牲材料层；
去除所述热辐射感应区外的牺牲材料层，以剩余的所述牺牲材料层为牺牲结构；
在所述热电堆结构板上形成与所述牺牲结构顶面齐平的第一支撑层。
5.如权利要求1所述的制作方法，其特征在于，所述形成图形化的牺牲结构，包括：
形成完全覆盖所述热电堆结构板具有热电堆结构一侧的第一支撑材料层；
去除所述热辐射感应区的第一支撑材料层，形成牺牲沟槽，以剩余部分的第一支撑材料层作为第一支撑层；
形成填充在所述牺牲沟槽内的牺牲结构。
6.如权利要求1所述的制作方法，其特征在于，所述在所述热电堆结构板上形成热辐射反射板和热辐射隔离板，包括：
形成覆盖所述热电堆结构板具有牺牲结构一侧的反射材料层；
形成覆盖所述反射材料层的第一钝化材料层；
形成覆盖所述第一钝化材料层的隔离材料层；
去除所述热辐射感应区外的反射材料层、第一钝化材料层和隔离材料层，以剩余的反射材料层为热辐射反射板，以剩余的第一钝化材料层为第一钝化层，以剩余的隔离材料层为热辐射隔离板。
7.如权利要求1所述的制作方法，其特征在于，所述在所述热电堆结构板上形成热辐射反射板和热辐射隔离板，包括：
在所述牺牲结构的上方形成覆盖所述热电堆结构板设有所述牺牲结构一侧的第二支撑材料层；
去除所述牺牲结构顶部的第二支撑材料层，形成隔离沟槽，以剩余的第二支撑材料层作为第二支撑层；
依次形成保形覆盖在所述第二支撑层和所述隔离沟槽的反射材料层、第一钝化材料层和隔离材料层，所述隔离材料层位于所述第一钝化材料层的上方，所述第一钝化材料层位于所述反射材料层的上方；
去除所述隔离沟槽外的反射材料层、第一钝化材料层和隔离材料层，以剩余的反射材料层为热辐射反射板，以剩余的第一钝化材料层为第一钝化层，以剩余的隔离材料层为热辐射隔离板。
8.如权利要求1所述的制作方法，其特征在于，所述电路基板包括热辐射对应区，所述热辐射对应区与所述热辐射感应区对应，所述在所述电路基板上形成热辐射反射板和热辐射隔离板，包括：
形成覆盖所述电路基板的隔离材料层；
形成覆盖所述隔离材料层的第一钝化材料层；
形成覆盖所述第一钝材料化层的反射材料层；
去除所述热辐射对应区外的隔离材料层、第一钝化材料层和反射材料层，以剩余的隔离材料层为热辐射隔离板，以剩余的第一钝化材料层为第一钝化层，以剩余的反射材料层为热辐射反射板。
9.如权利要求1所述的制作方法，其特征在于，所述电路基板包括热辐射对应区，所述热辐射对应区与所述热辐射感应区对应，所述在所述电路基板上形成热辐射反射板和热辐射隔离板，包括：
形成覆盖所述电路基板的第二支撑材料层；
去除所述热辐射感应区内的第二支撑材料层，形成隔离沟槽，以剩余的第二支撑材料层作为第二支撑层；
依次形成保形覆盖在所述第二支撑层和所述隔离沟槽的隔离材料层、第一钝化材料层和反射材料层，所述反射材料层位于所述第一钝化材料层的上方，所述第一钝化材料层位于所述隔离材料层的上方；
去除所述隔离沟槽外的隔离材料层、第一钝化材料层和反射材料层，以剩余的隔离材料层为热辐射隔离板，以剩余的第一钝化材料层为第一钝化层，以剩余的反射材料层为热辐射反射板。
10.如权利要求1所述的制作方法，其特征在于，所述热辐射反射板形成在所述热电堆结构板时，所述热辐射反射板和所述牺牲结构同时形成，同时形成所述热辐射反射板和所述牺牲结构的步骤包括：
形成完全覆盖所述热电堆结构板具有热电堆结构一侧的牺牲材料层；
去除所述热辐射感应区外的牺牲材料层，以剩余的所述牺牲材料层为牺牲结构；
形成保形覆盖所述牺牲结构的反射材料层；
去除部分反射材料层，保留所述牺牲结构顶部和侧壁的反射材料层作为热辐射反射层；
形成与所述热辐射反射层顶面齐平的第一支撑层。
11.如权利要求1所述的制作方法，其特征在于，所述电路基板包括热辐射对应区，所述热辐射对应区与所述热辐射感应区对应；
在所述热电堆结构板上形成热辐射反射板，包括：形成完全覆盖所述热电堆结构板具有牺牲结构一侧的反射材料层；去除所述热辐射感应区外的反射材料层，以剩余的反射材料层作为热辐射反射板；
所述在所述电路基板上形成热辐射隔离板，包括：形成完全覆盖所述电路基板一侧的隔离材料层；去除所述热辐射对应区外的隔离材料层，以剩余的隔离材料层作为热辐射隔离板。
12.如权利要求1所述的制作方法，其特征在于，所述键合步骤后，所述热辐射反射板与所述热电堆结构的垂直距离为红外辐射的波长的1/4的奇数倍。
13.如权利要求1所述的制作方法，其特征在于，所述电路基板包括第三互连结构，所述将所述热电堆结构板键合在所述电路基板上之后，所述去除所述牺牲结构之前，还包括：
在所述热电堆结构板背离所述电路基板一侧形成第一互连结构，所述第一互连结构与所述热电堆结构电连接；
在所述热电堆结构板背离所述电路基板一侧形成第二互连结构，所述第二互连结构电连接所述第一互连结构与所述第三互连结构。
14.如权利要求13所述的制作方法，其特征在于，所述第二互连结构包括第一插塞、第二插塞和连接所述第一插塞和所述第二插塞的插塞互连线，所述形成第二互连结构，包括：
在所述热电堆结构板背离所述电路基板一侧形成第一互连通孔和第二互连通孔，所述第一互连通孔暴露所述热电堆结构板的第一互连结构，所述第二互连通孔暴露所述电路基板中的第三互连结构；
在所述第一互连通孔中形成第一插塞，在所述第二互连通孔中形成第二插塞；
在所述热电堆结构板表面形成插塞互连线，所述插塞互连线连接所述第一插塞和所述第二插塞。
15.如权利要求1所述的制作方法，其特征在于，所述去除所述牺牲结构，包括：
在所述热电堆结构板背离所述电路基板的表面形成至少一个释放孔，所述释放孔暴露部分所述牺牲结构；
通过所述释放孔去除所述牺牲结构，以形成第一空腔。
16.如权利要求15所述的制作方法，其特征在于，所述形成第一空腔之后，还包括：
提供具有第二空腔的盖板，所述第二空腔底部的盖板上形成有辐射穿透窗口，所述辐射穿透窗口与所述热辐射感应区对应；
将所述盖板键合到所述热电堆结构板背离所述电路基板一侧的表面，使所述盖板的第二空腔的开口朝向所述电路基板，且使所述辐射穿透窗口与所述热电堆结构板的热辐射感应区对准。
17.如权利要求1所述的制作方法，其特征在于，所述牺牲结构的材料为锗和无定型碳中的至少一种。
18.如权利要求1所述的制作方法，其特征在于，所述热辐射反射板的材料为导电材料和/或光子晶体材料，所述导电材料为金属材料、金属硅化物材料、半导体材料中的一种或多种；所述热辐射隔离板的材料为金属材料、金属硅化物材料、半导体材料中的一种或多种。
CN202010617292.9A 2020-06-30 2020-06-30 热电堆传感器的制作方法 Pending CN112117374A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010617292.9A CN112117374A (zh) 2020-06-30 2020-06-30 热电堆传感器的制作方法
PCT/CN2021/103821 WO2022002169A1 (zh) 2020-06-30 2021-06-30 热电堆传感器及其制作方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010617292.9A CN112117374A (zh) 2020-06-30 2020-06-30 热电堆传感器的制作方法

Publications (1)

Publication Number Publication Date
CN112117374A true CN112117374A (zh) 2020-12-22

Family

ID=73799269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010617292.9A Pending CN112117374A (zh) 2020-06-30 2020-06-30 热电堆传感器的制作方法

Country Status (1)

Country Link
CN (1) CN112117374A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022002169A1 (zh) * 2020-06-30 2022-01-06 中芯集成电路（宁波）有限公司上海分公司 热电堆传感器及其制作方法、电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186339A1 (en) * 2005-02-18 2006-08-24 Nec Corporation Thermal-type infrared detection element
CN102141444A (zh) * 2009-12-28 2011-08-03 欧姆龙株式会社 红外线传感器及红外线传感器模块
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN103207021A (zh) * 2013-03-01 2013-07-17 江苏物联网研究发展中心 高性能mems热电堆红外探测器结构及其制备方法
CN108351254A (zh) * 2016-09-02 2018-07-31 索尼半导体解决方案公司 摄像装置
CN110044494A (zh) * 2019-03-22 2019-07-23 清华大学 一种热辐射探测器阵列及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186339A1 (en) * 2005-02-18 2006-08-24 Nec Corporation Thermal-type infrared detection element
CN102141444A (zh) * 2009-12-28 2011-08-03 欧姆龙株式会社 红外线传感器及红外线传感器模块
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN103207021A (zh) * 2013-03-01 2013-07-17 江苏物联网研究发展中心 高性能mems热电堆红外探测器结构及其制备方法
CN108351254A (zh) * 2016-09-02 2018-07-31 索尼半导体解决方案公司 摄像装置
CN110044494A (zh) * 2019-03-22 2019-07-23 清华大学 一种热辐射探测器阵列及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022002169A1 (zh) * 2020-06-30 2022-01-06 中芯集成电路（宁波）有限公司上海分公司 热电堆传感器及其制作方法、电子设备

Similar Documents

Publication Publication Date Title
US11817470B2 (en) Stacked substrate structure with inter-tier interconnection
CN112117369B (zh) 热电堆传感器的制作方法
CN112117373B (zh) 热电堆传感器的制作方法
CN112117366B (zh) 热电堆传感器的制作方法
US9773829B2 (en) Through-semiconductor-via capping layer as etch stop layer
CN105742405A (zh) 硅光子集成方法和结构
CN109841640B (zh) 具有焊盘结构的图像传感器
CN112117370B (zh) 热电堆传感器的制作方法
CN112117361B (zh) 热电堆传感器及其制作方法、电子设备
CN112038476B (zh) 热电堆传感器的制作方法
CN112117368B (zh) 热电堆传感器的制作方法
CN112117364B (zh) 热电堆传感器的制作方法
CN112038475B (zh) 热电堆传感器及其制作方法、电子设备
CN112117367B (zh) 热电堆传感器的制作方法
CN112117371B (zh) 热电堆传感器的制作方法
CN112117374A (zh) 热电堆传感器的制作方法
CN112117372B (zh) 热电堆传感器的制作方法
CN112117365A (zh) 热电堆传感器的制作方法
CN112117362B (zh) 热电堆传感器及其制作方法、电子设备
CN112117363B (zh) 热电堆传感器及其制作方法、电子设备
CN115831989A (zh) 具有深沟隔离结构的图像传感器像素
WO2022002169A1 (zh) 热电堆传感器及其制作方法、电子设备
CN212539430U (zh) 异质整合的热红外线感测元件及热红外线感测器
CN111564467A (zh) 兼容cmos工艺的体声波谐振器及其制造方法
US20230352513A1 (en) Electrical connection and its method of fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201222

RJ01 Rejection of invention patent application after publication