WO2022002169A1

WO2022002169A1 - 热电堆传感器及其制作方法、电子设备

Info

Publication number: WO2022002169A1
Application number: PCT/CN2021/103821
Authority: WO
Inventors: 黄河
Original assignee: 中芯集成电路（宁波）有限公司上海分公司
Priority date: 2020-06-30
Filing date: 2021-06-30
Publication date: 2022-01-06

Abstract

本发明提供一种热电堆传感器及其制作方法、电子设备，热电堆传感器包括沿入射辐射方向依次设置的：热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；支撑层；基板，所述基板、所述热电堆结构板、和所述支撑层之间围成有第一空腔，且所述热电堆结构设置在所述第一空腔的上方，有利于热电堆传感器的微型化，从而能提高热电堆传感器的测量精度。

Description

热电堆传感器及其制作方法、电子设备

技术领域

本发明涉及传感器制造技术领域，尤其涉及一种热电堆传感器及其制作方法、电子设备。

背景技术

热电堆（thermal-pile）是一种能将温差和电能相互转化的元件，其由两个或多个热电偶串接组成，各热电偶输出的热电势是互相叠加的，当热电堆的两边出现温差时，会产生电流。

热电堆传感器可配置各种透镜和滤波器，从而实现在温度测量（额温枪、耳温枪、食品温度检测等）、气体成份的定性/定量分析、智能家电、灯具开关、医疗设备等多种应用场景中的应用。

然而，现有的热电堆传感器的器件尺寸、器件精度有待提高。

技术问题

本发明的目的在于提供一种热电堆传感器及其制作方法、电子设备，能够提高测量精度，并有利于微型化。

技术解决方案

为了实现上述目的，本发明提供一种热电堆传感器，包括沿入射辐射方向依次设置的：热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；支撑层；基板，所述基板、所述热电堆结构板、和所述支撑层之间围成有第一空腔，且所述热电堆结构设置在所述第一空腔的上方。

可选的，基板为电路基板。

本发明还提供一种热电堆传感器的制作方法，包括以下步骤：所述方法包括：提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；提供基板；在所述热电堆结构板上或者所述基板上形成支撑层，所述支撑层开设有第一沟槽；将所述基板与所述热电堆结构通过所述支撑层键合，使所述第一沟槽夹设在所述热电堆结构板和所述基板之间，以形成第一空腔，所述第一空腔至少露出所述热辐射感应区。

可选的，在所述基板上形成热学功能板，所述热学功能板包括热辐射反射板和/或热辐射隔离板，且使所述热学功能板位于所述热电堆结构的下方。

本发明还提供一种热电堆传感器的制作方法，包括以下步骤：提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；提供基板；在所述热电堆结构板上形成图形化的牺牲结构及与所述牺牲结构顶面齐平的支撑层；或，在所述基板上形成图形化的牺牲结构及与所述牺牲结构顶面齐平的支撑层；将所述基板与所述热电堆结构板键合，使所述牺牲结构夹设在所述热电堆结构板和所述基板之间，所述牺牲结构在所述热电堆结构板的投影至少覆盖所述热辐射感应区；去除所述牺牲结构，在所述热电堆结构板和电路基板之间形成由支撑层围成的第一空腔。

本发明还提供一种电子设备，包括本发明所述的热电堆传感器。

有益效果

与现有技术相比，本发明的技术方案具有以下有益效果：本发明实施例采用刻蚀的工艺或牺牲层释放工艺，于基板与热电堆结构板与基板键合时，在支撑层的与所述热辐射感应区相对的部分形成第一空腔，不但工艺简单，还可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的基板中传导，避免开放的第一沟槽对应的感应信息流失，提高传感器的测量精度。进一步地，后续支撑层将热电堆结构板与基板键合后，位于基板上的热学功能板位于第一空腔下方，可以反射或者隔离热量，提高传感器的测量精度。

进一步地，基板为电路基板，由于电路基板直接键合在热电堆结构板的下方，因此，能够在不增加面积的条件下，实现CMOS读出电路的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成；进一步地，通过在热辐射反射板下方形成热辐射隔离板，热辐射反射板通过将穿透热电堆结构板的残余辐射反射回热电堆结构板，能够进一步避免对应环境信息的流失，热辐射隔离板能够隔绝电路基板产生的热量，避免电路基板的热量传递给热电堆结构板，提高热电堆传感器的测量精度。

附图说明

图1A-图1G是本发明实施例所提供的热电堆传感器的结构示意图。

图2A-图2J是本发明实施例所提供的热电堆传感器的制造方法中各步骤对应的结构示意图。

图2K-图2M是本发明另一实施例所提供的一种热电堆传感器的制造方法中各步骤对应的结构示意图。

图2N-图2P是本发明又一实施例所提供的一种热电堆传感器的制造方法中各步骤对应的结构示意图。

图3A，图4A，5A是本发明其他实施例所提供的热电堆传感器的制造方法中空腔形成步骤对应的结构示意图。

本发明的实施方式

由背景技术可知，现有的热电堆传感器的器件尺寸、器件精度有待提高。

经分析，传统的热电堆传感器，通过在介质薄膜上淀积多晶硅/金属制作热偶对以感应温度信息，然后通过背面硅各向异性湿法腐蚀的方法在介质薄膜下方形成隔热空腔以增加热阻，并将热偶对电连接至热偶对侧边形成的电路结构上，从而实现感应信号的传输。但该方法形成的器件下方没有衬底结构，隔热空腔中的热量仍会以一定的形式流失，从而使得热电堆传感器的测量精度不高。

为解决上述问题，本发明实施例提供一种热电堆传感器。

如图1A所示，本发明一实施例提供的热电堆传感器，包括沿入射辐射方向（即图1A中从上至下的方向）依次设置的热电堆结构板20，支撑层601以及基板10。热电堆结构板20具有热辐射感应区20A，热辐射感应区20A中形成有热电堆结构；基板10、热电堆结构板20、和支撑层601之间围成有第一空腔602，且热电堆结构设置在第一空腔602的上方。

本发明实施例所提供的热电堆传感器，器件尺寸小，实现微型化。既可以从热电堆结构板20背向基板10的一侧接收热辐射，避免基板10对热辐射的直接吸收，又可以通过第一空腔602进行热绝缘，防止热电堆结构接收的热量向第一空腔602下方的基板10中传导。

如图1B所示，第一空腔602的底部配置有热学功能板，热学功能板包括热辐射反射板702和热辐射隔离板701，热辐射反射板702位于热辐射隔离板701的上方。其他实施例中，热学功能板为热辐射反射板702或者热辐射隔离板701。

热辐射隔离板701能够隔绝基板产生的热量，在一实施例中，基板10为电路基板，热辐射隔离板70避免电路基板的热量传递给热电堆结构板，提高热电堆传感器的测量精度；热辐射反射板702用于在器件工作时，将传输至第一空腔602内的红外辐射反射回热电堆结构板中，从而提高热电堆传感器的精度。

其中，热辐射反射板702的材料为导电材料和/或光子晶体材料，导电材料为金属材料、金属硅化物材料、半导体材料中的一种或多种，金属硅化物可以是硅化钛 (TiSi)，硅化钨(WSi)或硅化铝(AlSi)等，掺杂的半导体例如是掺杂有P型或N型掺杂剂的多晶硅层或非晶硅层或硅锗层等。

热辐射隔离板701的材料是金属材料。

如图1C所示，本发明实施例中，热辐射隔离板701和热辐射反射板702之间可以形成有第一钝化层720a，从而实现热辐射隔离板701和热辐射反射板702的隔离。

本发明实施例中，热辐射反射板702上可以形成有至少覆盖热辐射反射板702的第三钝化层，利用第三钝化层对热辐射反射板702的上表面进行保护。在其他实施例中，热辐射反射板702上表面可以被第三钝化层暴露出来。

需要说明的是，热辐射反射板702和热辐射隔离板701至少覆盖热辐射感应区20A，即热辐射反射板702和热辐射隔离板701可以仅覆盖热辐射感应区20A，也可以既覆盖热辐射感应区20A还覆盖热辐射感应区20A的外围。因此，在一种实施例中，当热辐射反射板702和热辐射隔离板701未完全覆盖热辐射感应区20A外围时，通过第二钝化层环绕热辐射反射板和热辐射隔离板，第二钝化层提供与支撑层601键合的平面键合基础。

在一种具体实施例中，热辐射反射板702与第一热感应微结构203a、第二热感应微结构203b等热电堆结构的垂直距离为入射的辐射的波长λ的1/4的奇数倍，例如为λ/4、3λ/4、 5λ/4等等，由此能够实现热辐射反射板702对穿透热电堆结构板20的残余辐射的最大反射能力。

本发明实施例所提供的热电堆传感器，既可以从热电堆结构板20背向基板10的一侧接收热辐射，避免基板10对热辐射的直接吸收，又可以通过第一空腔602进行热绝缘，防止热电堆结构接收的热量向第一空腔602下方的基板10中传导。热辐射反射板702位于第一空腔602下方，能够将穿透热电堆结构板的残余辐射反射回热电堆结构板，能够进一步避免对应环境信息的流失，提高传感器的测量精度；进一步地，热辐射隔离板701位于热辐射反射板702下方，热辐射隔离板701能够隔绝基板产生的热量，避免基板的热量传递给热电堆结构板，提高热电堆传感器的测量精度。

热电堆结构板20可以选用本领域技术人员所熟知的任意合适的材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等半导体衬底材料。热电堆结构板20中的热电堆结构包括至少一种热感应微结构，热感应微结构可以是由任意合适的热传导材料形成，例如热感应微结构的材料包括金属、未掺杂的半导体、掺杂的半导体和金属硅化物中的至少一种，其中，未掺杂的半导体或掺杂的半导体的材料均包括硅、锗、砷化镓或磷化铟中的至少一种，掺杂的半导体的掺杂剂包含N型（例如砷、锗等）或P型（例如硼、氟化硼、磷等）掺杂剂。可选地，热电堆结构板20选用半导体衬底，热电堆结构中的热感应微结构包括形成在半导体衬底中的N型和/或P型掺杂区，由此能够使得热电堆结构的制作与CMOS工艺相兼容，进而简化工艺，降低成本。

热电堆结构板20包括由下而上依次堆叠的第一基底200、介质层201和半导体层202，热电堆结构形成于半导体层202中。第一基底200可以是本领域技术人员熟知的任意合适的衬底材料，例如硅、锗、硅锗、砷化镓、磷化铟等体半导体衬底材料。

其中，第一基底200上形成有半导体层202和介质层201，半导体层202用于形成热电堆结构，半导体层202的材料可以是未掺杂的半导体层（例如多晶硅或单晶硅等），或者N型掺杂或P型掺杂的半导体层，半导体层202可以通过外延工艺或者离子注入工艺形成。介质层201用于隔离热电堆结构和第一基底，介质层201的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。

本实施例中，第一基底200、介质层201和半导体层202由绝缘体上硅衬底形成，第一基底200为绝缘体上硅衬底的底层单晶硅，介质层201为绝缘体上硅衬底中的二氧化硅，半导体层202为绝缘体上硅衬底的顶层单晶硅。通过对半导体层202中的部分区域进行N型和/或P型离子掺杂注入，以形成至少一种热感应微结构作为热电堆结构。

本实施例中热电堆结构包括材料不同的第一热感应微结构203a和第二热感应微结构203b，第一热感应微结构203a为N型掺杂的单晶硅，第二热感应微结构203b为P型掺杂的单晶硅。第一热感应微结构203a和第二热感应微结构203b可以具有大致对称的结构，从而在第一热感应微结构203a和第二热感应微结构203b之间产生大致对称的热感应效果，提高热电堆传感器的测量精度。

需要说明的是，本实施例中第一热感应微结构203a和第二热感应微结构203b均为单层结构，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，第一热感应微结构203a和第二热感应微结构203b也可以分别为叠层结构。

可选地，当热电堆传感器用于制作热成像仪时，热电堆结构中至少有一种热感应微结构呈阵列型排布，也可以说是，这种热感应微结构呈阵列型。

作为一种示例，热电堆结构板20包括介质层201和半导体层202，介质层201的材料包括二氧化硅、氮化硅等中的至少一种，半导体层202可以是单晶硅或多晶硅，热电堆结构包括至少一种形成在半导体层202中的热感应微结构。

本实施例中，在热电堆结构板上形成有支撑层601。支撑层601的第一沟槽600的深度可以小于或者等于支撑层601的厚度。支撑层601用于为后续形成第一空腔602提供基础。另一方面，支撑层601还可以覆盖热电堆结构，以避免对应结构被污染或氧化。

支撑层601的材料可以为二氧化硅、氮化硅、氮氧化硅等材料中的一种或多种。支撑层601形成的第一空腔602可以是设在热电堆结构板支撑层，通过在热电堆结构板支撑层中形成牺牲层后释放得到，或者通过热电堆结构板支撑层刻蚀形成开口（如图1D）。支撑层601形成的第一空腔602也可以是设在基板支撑层，通过在基板支撑层中形成牺牲层后释放得到（如图1F），或者通过基板支撑层刻蚀形成开口。第一空腔602横截面积包括梯形、倒梯形、不规则图形等。

在一种具体实施例中，支撑层601和热电堆结构之间还可以形成有第一隔离层301，第一隔离层用于保护热电堆结构，防止在刻蚀支撑层601的过程中损伤第一热感应微结构203a、第二热感应微结构203b热电堆结构。

第一隔离层的材料可以与支撑层的材料相同，也可以不相同。

当然，在另一实施例中，在热电堆结构的下方形成有第一导电互连结构，第一导电互连结构与热电堆结构电性连接，可以直接在第一导电互连结构上形成支撑层601，支撑层601的第一沟槽600的深度小于支撑层601的厚度，从而也能够避免在刻蚀形成第一沟槽600的过程中对热电堆结构造成影响。

基板10可以包括本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。或者如图X3，基板10为电路基板，电路基板10可以包括第二基底100、器件结构和与器件结构电连接的读出互连结构104a、104b，其中，器件结构形成在第二基底中，读出互连结构104a、104b形成在第二基底100上。

其中，第二基底100可以为本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。第二基底100中已通过CMOS制造工艺形成了相应的器件结构以及位于相邻的器件结构之间的器件隔离结构，器件结构可以包括MOS晶体管、电阻、二极管、电容、存储器等中的至少一种。

在本发明实施例中，以器件结构为MOS晶体管为例，其中，MOS晶体管102可以包括栅极102a以及位于栅极102a两侧的源极102b和漏极102c。器件隔离结构101可以是通过局部场氧化工艺或者浅沟槽隔离(STI)工艺形成。读出互连结构104a、104b可以通过与器件结构的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电性连接的多层金属互连结构电连接，从而实现读出互连结构与器件结构的电性连接。其中，第二基底100上还形成有层间介质材料层103，从而将相邻金属互连层隔离开。层间介质材料103可以包括二氧化硅、氮化硅、介电常数K低于二氧化硅的低K介质、K高于二氧化硅的高K介质、金属氮化物等中的至少一种。

本实施例中，电路基板中配置有读出电路，的热电堆传感器还包括布设在热辐射感应区20A的外围的第二导电互连结构，读出电路通过第二导电互连结构与热电堆结构电性连接。

为了便于将第二导电互连结构与热电堆结构电性连接，防止在电性连接过程中对热电堆结构造成伤害，在一种具体实施例中，热电堆结构板上形成有第一导电互连结构，第一导电互连结构位于热电堆结构的上方，且与热电堆结构电性连接，从而，后续可以通过第二导电结构电性连接第一导电结构，实现电路基板的读出互连结构和热电堆结构板的电性连接。

需要说明的是，第一导电互连结构位于热电堆结构的上方，指的是电路基板和热电堆结构板键合后，第一导电互连结构位于热电堆结构的上方。

具体的，热电堆结构板上形成有与热电堆结构电连接的第一导电互连结构。其中，第一互连结构用于在后续与读出互连结构电连接。

第一导电互连结构的材料可以包括铜、钛、铝、钨等金属和/或金属硅化物等。第一导电互连结构包括第一导电互连线300a和第二导电互连线300b，第一导电互连线300a电性连接第一热感应微结构203a，第二导电互连线300b电性连接第二热感应微结构203b。

本实施例中，第一导电互连结构是单层结构，以降低热电堆传感器的集成厚度。此时第一导电互连线300a和第二导电互连线300b均为一层金属线，第一导电互连线300a一端电性连接第一热感应微结构203a，另一端通过第二导电互连结构40a电性连接电路基板10的读出电路中的读出互连结构104a，第二导电互连线300b一端电性连接第二热感应微结构203b，另一端通过第二导电互连结构40b电性连接电路基板10的读出电路中的读出互连结构104b。由此有利于降低热电堆传感器的集成厚度，有利于器件微型化。在本发明的其他实施例中，第一导电互连结构也可以是多层金属互连结构。

第二导电互连结构40a、40b为采用同一道重布线工艺形成的重布线结构，并位于热辐射感应区20A外围，由此，可以在实现电路基板10中的读出电路与热电堆结构板20中的热电堆结构的电连接的同时，还可以避免第二导电互连结构对热辐射的直接吸收，又可以降低热电堆传感器的整体垂直厚度，有利于热电堆传感器的微型化，以及，提高器件性能可靠性。

第二导电互连结构包括位于热电堆结构板内的第一插塞，第一插塞连接第一导电互连结构；贯穿热电堆结构板且与读出电路电性连接的第二插塞；以及，位于热电堆结构板上的插塞互连线，插塞互连线连接第一插塞和第二插塞。

具体地，第二导电互连结构40a包括第二插塞401a、第一插塞403a以及互连线402a，第二导电互连结构40b包括第二插塞401b、第一插塞403b以及插塞互连线402b，插塞互连线402a、402b形成在热电堆结构板20背向第一空腔602的一面上，第二插塞401a、401b设置在热电堆结构板20中，第二插塞401a的底端与第一导电互连线300a电性连接，顶端与互连线402a电性连接，第二插塞401b的底端与第二导电互连线300b电性连接，顶端与互连线402b电性连接，第一插塞403a、403b贯穿热电堆结构板20和第一互连层30，第一插塞403a的顶端与互连线402a电性连接，底端与电路基板10中的读出互连结构104a电性连接；第一插塞403b的顶端与互连线402b电性连接，底端与电路基板10中的读出互连结构104b电性连接。

此外，需要说明的是，本实施例中由于热电堆结构板20是基于半导体衬底形成的，因此为了避免第二插塞401a、401b和第一插塞403a、403b与热电堆结构板20之间产生漏电，第二插塞401a、401b和第一插塞403a、403b中的导电材料的侧壁上还包围有绝缘介质层，绝缘介质层的材料包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质和低K介质中的至少一种。在本发明的其他实施例中，当热电堆结构板20是基于非导电的材料板形成时，第二插塞401a、401b和第一插塞403a、403b中的导电材料的侧壁上可以省略绝缘介质层的包围。

在本发明另一实施例中，如图1D所示，第二导电互连结构可以包括：第一插塞403a、403b，第一插塞403a、403b贯穿热电堆结构板、支撑层，且底端与读出电路电性连接；电路基板第二子插塞404a、404b，与读出电路电性连接；热电堆第二子插塞406a、406b，与电路基板第二子插塞404a、404b电性连接且与热电堆结构电性连接。

在一种具体实施例中，为了便于连接，热电堆第二子插塞406a、406b可以与第一导电互连结构电性连接。

在本发明又一实施例中，如图1E所示，第二导电互连结构还可以包括：电路基板第一子插塞405a、405b，与读出电路电性连接；电路基板第二子插塞404a、404b，与读出电路电性连接；热电堆第一子插塞407a、407b，热电堆第一插塞贯穿热电堆结构板和支撑层；热电堆第二子插塞406a、406b，与电路基板第二子插塞404a、404b电性连接，且热电堆第二子插塞406a、406b与热电堆结构电性连接。

当然，各个插塞的侧壁也可以包围有绝缘介质层，以防止漏电。具体请参照前文，在此不再赘述。

在其他实施例中，热电堆传感器结构中的第一导电结构位于热电堆结构的下方，避免第一导电结构对热辐射的直接吸收。

参考图1F，第一导电结构，还可以位于热电堆结构的下方，且与热电堆结构电性连接。具体实施例，第一导电结构可以通过金属互连工艺形成在热电堆结构板20上。第一导电结构材G料如上实施例不再赘述。第一导电结构远离热电堆结构的表面上还可以形成有第一钝化层，第一钝化层的材料可以包括二氧化硅、氮化硅和低K介质中的至少一种。第一导电互连结构包括第一导电互连线300a和第二导电互连线300b，第一导电互连线300a电性连接第一热感应微结构203a，第二导电互连线300b电性连接第二热感应微结构203b。第一导电互连结构能使得第一热感应结构20a和第二热感应结构203b并联或串联电连接。本实施例中，第一钝化层301从热电堆结构板20的底部方向，将第一热感应微结构203a、第二热感应微结构203b、第一导电互连线300a和第二导电互连线300b均掩埋在内，以保护第一热感应微结构203a、第二热感应微结构203b，并实现相邻第一导电互连结构中的相邻导电互连线之间必要的绝缘隔离。在本发明的其他实施例中，第一钝化层301从热电堆结构板20的底部方向，也可以仅覆盖部分第一导电互连线300a和部分第二导电互连线300b。此外，第一钝化层301通常为多层介电材料层叠而成的结构，例如包括第一部分和第二部分，第一部分是在热电堆结构形成之后且在第一导电互连结构形成之前形成的，以保护第一热感应微结构203a、第二热感应微结构203b等热电堆结构，避免第一导电互连结构形成工艺对热电堆结构造成不良影响，第二部分是在第一导电互连结构形成过程中以及形成第一导电互连结构之后形成的，由此给第一导电互连结构提供成型平台，并实现第一导电互连结构中相邻结构之间的绝缘隔离以及实现第一导电互连结构的掩埋。

本实施例中，第一导电互连结构是单层结构，此时第一导电互连线300a和第二导电互连线300b均为一层金属线，第一导电互连线300a一端电性连接第一热感应微结构203a，另一端通过第二导电互连结构40a电性连接基板10的读出电路中的读出互连结构104a，第二导电互连线300b一端电性连接第二热感应微结构203b，另一端通过第二导电互连结构40b电性连接基板10的读出电路中的读出互连结构104b。由此有利于降低热电堆传感器的集成厚度，有利于器件微型化。在本发明的其他实施例中，第一导电互连结构也可以是多层金属互连结构。

本实施例的热电堆传感器，沿入射辐射方向依次设置热电堆结构板、第一导电互连结构以及基板，并在基板和第一导电互连结构之间夹设第一空腔，结构简单，既可以从热电堆结构板背向基板的一侧接收热辐射，避免基板和第一导电互连结构对热辐射的直接吸收，又可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的基板中传导，从而能提高热电堆传感器的测量精度。

热学功能板形成在第一空腔的底面上，或者，被掩埋在第一空腔的底面与基板之间。

参考图1G，本实施例的热电堆传感器还包括封盖50，封盖50配置在热电堆结构板20背向电路基板10的一侧上，封盖50设有保护槽503，封盖50的保护槽503覆盖在热电堆结构板20的热辐射感应区20A上，保护槽503背向热电堆结构板20的一侧的封盖上还设有辐射穿透窗口(图中未示出)，辐射穿透窗口至少与热电堆结构垂直对齐。

辐射穿透窗口用于透射红外线。在一种具体实施例中，辐射穿透窗口上方还可以设置红外增透膜。

辐射穿透窗口的材料包括半导体（例如硅、锗或绝缘体上硅等）和有机滤光材料（例如聚乙烯、聚丙烯等材料）中的一种或两种。

辐射穿透窗口的形状可以为矩形、正方形或圆形等规则形状，也可以为其他不规则形状。

第二空腔502的设置，能尽量减少上层结构对入射的热辐射的直接吸收，同时对入射的热辐射进行一定程度地储存，使得热电堆结构最大程度地接收入射的辐射热量，由此可以提高热电堆传感器的性能。

可选实施例中，封盖50可以包括第三基底500以及形成在第三基底500面向热电堆结构板20的一面上的腔体壁501，腔体壁501和介质层201围成第二空腔502。第三基底500的材料可以是本领域技术人员熟知的任意合适的材料，例如玻璃、塑料、半导体等。腔体壁501的材料可以和第三基底500相同，也可以与第三基底500的材料不同。第二空腔502背向热电堆结构板20的一侧的封盖50上还设有辐射穿透窗口（未图示），辐射穿透窗口至少与热电堆结构垂直对齐，辐射穿透窗口的材料包括半导体（例如硅、锗或绝缘体上硅等）和/或有机滤光材料（例如聚乙烯、聚丙烯等材料）。

本实施例的基板和热电堆结构板通过支撑层键合连接，基板或热电堆结构至少其一与支撑层通过键合界面连接；封盖和热电堆结构板键合连接，封盖或热电堆结构板通过键合界面连接。

本实施例的热电堆传感器，沿入射辐射方向依次设置热电堆结构板、支撑层以及电路基板，并在电路基板和热电堆结构板之间夹设第一空腔，且在第一空腔的底部增加热辐射反射板和热辐射隔离板，结构简单，可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的电路基板中传导，还可以通过热辐射反射板将穿透热电堆结构板的残余辐射反射回热电堆结构板，从而能提高热电堆传感器的测量精度。通过在热辐射反射板下方形成热辐射隔离板，热辐射隔离板能够隔绝电路基板产生的热量，避免电路基板的热量传递给热电堆结构板，提高热电堆传感器的测量精度。进一步地，由于电路基板直接键合在热电堆结构板的下方，因此，能够在不增加面积的条件下，实现CMOS读出电路的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。

需要说明的是，本发明的热电堆传感器并不仅仅限定于上述实施例中的具体结构举例，在本发明的其他实施例中，在实现相同功能的前提下，对上述实施例的热电堆传感器中的相应结构进行变形和省略，由此得到的热电堆传感器同样属于本发明的技术方案的保护范围。

本发明一实施例还提供一种电子设备，该电子设备具有本发明的热电堆传感器，其性能得到改善。电子设备还具有至少一种透镜和滤波器以及相关的电子处理器等部件。电子设备可以是额温枪、耳温枪、食品温度检测仪器等温度测量设备，也可以是气体成份的定性/定量分析仪器，还可以是智能家电设备、灯具开关或医疗设备；还可以是带有热电堆传感器的移动终端，如手机，电脑，平板等，具备测温功能；在一实施例中，电子设备为热成像仪，热成像仪的热电堆结构成阵列排布，以便实现对物体的热成像。

为了解决技术问题，本发明实施例提供了一种热电堆传感器及其制作方法。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图2A-图2J是本发明实施例所提供的传感器的制造方法中各步骤对应的结构示意图。

如图2A所示，提供热电堆结构板20，热电堆结构板20具有热辐射感应区20A，热辐射感应区20A中形成有热电堆结构。

提供的热电堆结构板20可以包括第一基底200，热电堆结构形成在第一基底200上。第一基底200可以是本领域技术人员熟知的任意合适的衬底材料，例如硅、锗、硅锗、砷化镓、磷化铟等体半导体衬底材料。

本实施例中，提供热电堆结构板的步骤包括：提供第一基底200，第一基底200的表面上形成有半导体层202；对半导体层202的部分区域进行N型和/或P型离子掺杂，以形成N型掺杂区和/或P型掺杂区，作为热电堆结构。

具体地，第一基底200上形成有半导体层202和介质层201，半导体层202用于形成热电堆结构，半导体层202的材料可以是未掺杂的半导体层（例如多晶硅或单晶硅等），或者N型掺杂或P型掺杂的半导体层，半导体层202可以通过外延工艺或者离子注入工艺形成。介质层201用于隔离热电堆结构和第一基底，介质层201的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。

其中，热电堆结构的分布区域作为热辐射感应区20A，热辐射感应区20A外围的区域用于后续制作第二导电互连结构。

本实施例中热电堆结构包括材料不同的第一热感应微结构203a和第二热感应微结构203b，热感应微结构的材料包括金属、未掺杂的半导体、掺杂的半导体和金属硅化物中的至少一种；未掺杂的半导体或掺杂的半导体的材料包括硅、锗、砷化镓或磷化铟中的至少一种，且掺杂的半导体的掺杂剂包含N型或P型掺杂剂。本实施例中第一热感应微结构203a为N型掺杂的单晶硅，第二热感应微结构203b为P型掺杂的单晶硅。第一热感应微结构203a和第二热感应微结构203b 可以分别呈线型（例如直线或曲线或者折线等），也可以呈阵列型，还可以呈梳子型。第一热感应微结构203a和第二热感应微结构203b可以具有大致对称的结构，从而在第一热感应微结构203a和第二热感应微结构203b之间产生大致对称的热感应效果，提高热电堆传感器的测量精度。

此外，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在热电堆结构板20的平面内可以完全并排且没有重叠，也可以有部分区域嵌套，以至少有部分重叠，可选地，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在热电堆结构板20的平面内有部分重叠，例如第一热感应微结构203a和第二热感应微结构203b均为梳子型结构，第一热感应微结构203a的一部分梳齿插在第二热感应微结构203b的相应的梳齿缝隙中，由此在不增加热电堆传感器的表面积的同时，可以进一步提高热电堆传感器性能。

需要说明的是，第一热感应微结构和第二热感应微结构，结构相同或者不同，第一热感应微结构和第二热感应微结构分别呈线型、阵列型或者梳子型，第一热感应结构和第二热感应结构并联或串联电连接。本实施例中第一热感应微结构203a和第二热感应微结构203b均为单层结构，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，第一热感应微结构203a和第二热感应微结构203b也可以分别为叠层结构，此时，可以通过向半导体层202中进行多次离子注入来形成，相邻两次离子注入的浓度或者能量或者掺杂类型不同。此外，第一热感应微结构203a和第二热感应微结构203b的材料也不仅仅限定于掺杂的半导体，在本发明的其他实施例中，还可以通过金属层的图案化刻蚀、半导体层的图案化刻蚀、半导体层的金属硅化等中的至少一种工艺来在第一基底200上形成相应的热感应微结构，由此使得热感应微结构的材料还可以是金属、未掺杂的半导体、金属硅化物等中的至少一种。

在一种具体实施例中，为了便于后续将第二导电互连结构与热电堆结构电性连接，防止在电性连接过程中对热电堆结构造成伤害，在一种具体实施例中，热电堆结构板20上形成有第一导电互连结构，第一导电互连结构与热电堆结构电性连接，从而，后续可以通过第二导电结构电性连接第一导电结构，实现电路基板的读出互连结构和热电堆结构板的电性连接。

具体的，热辐射感应区20A中形成有与热电堆结构电连接的第一导电互连结构，第一导电互连结构与热电堆结构电性连接。其中，第一互连结构用于在后续与电路基板的读出互连结构电连接。

将电路基板10与支撑层601键合后，第一导电互连结构位于热电堆结构的上方（如图2E所示）。

在其他实施例中，第一导电互连结构用于实现热电堆结构于外部电路的电连接，而基板可以为承载基板（carrier wafer），不配置为电路基板。

可以通过金属层沉积、光刻、刻蚀等一系列工艺或者金属剥离（liff-off）工艺，形成第一导电互连结构，第一导电互连结构可以是单层金属层，以降低热电堆传感器的集成厚度。

第一导电互连结构可以包括与第一热感应微结构203a电性连接的第一导电互连线300a，以及，与第二热感应微结构203b电性连接的第二导电互连线300b。

在本发明实施例中，第一导电互连结构的材料可以为铜、钛、铝、钨等金属和/或金属硅化物材料的一种或多种。

当然，在其他实施例中，还可以是将电路基板与支撑层键合后，再形成与热电堆结构电性连接的第一导电互连结构，其中，第一导电互连结构位于热电堆结构的上方。

请参考图2B，在热电堆结构板上形成支撑层601，支撑层601开设有第一沟槽600，第一沟槽600至少露出热辐射感应区20A。支撑层601的第一沟槽600的深度小于或等于支撑层601的厚度。

具体的，形成支撑层601的步骤包括：形成支撑材料层（未示出），支撑材料层覆盖热电堆结构板；刻蚀支撑材料层，在与热辐射感应区20A相对的部分形成第一沟槽，以剩余的支撑材料层作为支撑层601。可以采用沉积工艺形成支撑材料层（图中未示出），支撑材料层覆盖热电堆结构板，采用光刻和刻蚀工艺对支撑材料层进行图形化处理，形成第一沟槽600，剩余的支撑材料层形成所述支撑层601。所述支撑层601用于为后续形成第一空腔提供基础。

所述支撑层601的材料可以为二氧化硅、氮化硅、氮氧化硅等材料中的一种或多种。

当然，在形成支撑层之601前，还可以先在热电堆结构上方形成第一隔离层301，第一隔离层301用于保护热电堆结构，防止在刻蚀支撑层601的过程中损伤第一热感应微结构203a、第二热感应微结构203b热电堆结构。

具体的，可以采用沉积工艺形成所述第一隔离材料层301，并采用化学机械抛光（CMP）工艺对第一隔离材料层进行顶面平坦化，形成所述第一隔离层301。

所述第一隔离层301的材料可以为二氧化硅、氮化硅、氮氧化硅等材料中的一种或多种。第一隔离层的材料可以与支撑层的材料相同，也可以不相同。当将第一隔离层301作为支撑层601的刻蚀停止层时，所述第一隔离层的材料与所述支撑层601的材料不同。

当然，在另一实施例中，可以直接在第一导电互连结构上形成支撑层601，支撑层601的第一沟槽600的深度小于支撑层601的厚度，从而也能够避免在刻蚀形成第一沟槽600的过程中对热电堆结构造成影响。

本发明实施例中，通过采用刻蚀的工艺在支撑层601的与所述热辐射感应区20A相对的部分形成第一沟槽600，后续将支撑层601与电路基板键合后，使所述第一沟槽600夹设在所述热电堆结构板和所述电路基板之间形成第一空腔602，不但工艺简单，还可以通过第一空腔602进行热绝缘，防止热电堆结构接收的热量向第一空腔602下方的电路基板中传导，避免开放的第一沟槽600对应的感应信息流失，提高传感器的测量精度。

请参考图2C，提供基板10，基板10用于实现与热电堆结构板20的键合。

具体地，后续将热电堆结构板20键合在基板10上，并在热电堆结构板20和基板10之间形成第一空腔，基板10密封第一空腔的底部，从而减小第一空腔中的热量的流失，进而有利于提高热电堆传感器的测量精度。

基板10可以为承载基板（carrier wafer）或电路基板，作为一种示例，基板10为电路基板。

所述电路基板10包括热辐射对应区20B，所述热辐射对应区与所述热辐射感应区相对应。在一种具体实施例中，所述热辐射对应区20B在所述电路基板10的投影与所述热辐射感应区20A在所述热电堆结构板10的投影相同，在所述电路基板10上形成热辐射反射板702和热辐射隔离板701，所述热辐射反射板702位于所述热辐射隔离板701的上方。

提供的电路基板10可以为完成FEOL（front end of line，前道制程）和BEOL（back end of line，后道制程）工艺以及晶圆针测的CMOS基板，电路基板中形成有电路结构，以处理所述热电堆结构的电信号。其中FEOL工艺和BEOL工艺均为本领域中CMOS集成电路制造的常规制程工艺，所述晶圆针测为本领域的测试CMOS集成电路性能的常规测试方案，在此均不再详细描述。

需要说明的是，在本发明实施例中，热辐射对应区20B可以为对应器件结构分布的区域，热辐射对应区20B在电路基板的投影与热辐射感应区20A在热电堆结构板的投影相同，用于在后续键合工艺中，使热辐射感应区20A与热辐射对应区20B重合，从而实现热电堆基板和电路基板的对位。

如图2C所示，电路基板10可以包括第二基底100、器件结构和与器件结构电连接的读出互连结构104a、104b，其中，器件结构形成在第二基底100中，读出互连结构104a、104b形成在第二基底100上。

在本发明实施例中，以器件结构为MOS晶体管为例，其中，MOS晶体管102可以包括栅极102a以及位于栅极102a两侧的源极102b和漏极102c。器件隔离结构101可以是通过局部场氧化工艺或者浅沟槽隔离(STI)工艺形成。读出互连结构104a、104b可以通过与器件结构的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电性连接的多层金属互连结构电连接，从而实现读出互连结构104a、104b与器件结构的电性连接。

其中，第二基底100上还形成有层间介质材料层103，从而将相邻金属互连层隔离开。其中，电路基板10的层间介质材料层103还分别暴露出读出互连结构104a、104b的部分表面的开口，以形成用于晶圆针测的第一针测点108a和第二针测点108b。层间介质材料层103的材料可以包括二氧化硅、氮化硅、介电常数K低于二氧化硅的低K介质、K高于二氧化硅的高K介质、金属氮化物等中的至少一种。

接着，请参考图2D，在电路基板10上形成热辐射反射板702和热辐射隔离板701，热辐射反射板702位于热辐射隔离板701的上方。

热辐射反射板702用于在器件工作时，将传输至第一空腔602（示于图2G中）内的红外辐射反射回热电堆结构板20中，从而提高热电堆传感器的精度。

其中，热辐射反射板702的材料为导电材料和/或光子晶体材料，导电材料为金属材料、金属硅化物材料、半导体材料中的一种或多种，金属硅化物可以是硅化钛 (TiSi)，硅化钨(WSi)或硅化铝(AlSi)等，掺杂的半导体例如是掺杂有P型或N型掺杂剂的多晶硅层或非晶硅层或硅锗层等。热辐射隔离板701的材料为金属材料。

具体的，可以通过金属沉积、光刻、刻蚀等一系列工艺或者金属剥离（liff-off）工艺，在层间介质材料层103的表面上形成热辐射反射板702和热辐射隔离板701。

热辐射反射板的底面与热辐射隔离板的顶面可以相接触，热辐射反射板的底面与热辐射隔离板的顶面之间也可以形成有第一钝化层。

在一种可选的示例中，电路基板10包括热辐射对应区20B，热辐射对应区与热辐射感应区相对应，形成热辐射隔离板701和热辐射反射板702的过程可以包括：形成隔离材料层（未示出），隔离材料层覆盖电路基板；形成反射材料层（未示出），反射材料层覆盖隔离材料层；去除热辐射对应区20B外的反射材料层和隔离材料层，以剩余的反射材料层为热辐射反射板702，以剩余的隔离材料层为热辐射隔离板701。

其中，当热辐射隔离板701和热辐射反射板702为金属材料时，可以通过沉积工艺分别形成隔离材料层和反射材料层。当热辐射隔离板701和热辐射反射板702为金属硅化物时，隔离材料层的形成步骤包括：先形成硅层，后对硅层进行金属硅化处理；同样的，反射材料层也可以通过这一方式形成。当热辐射隔离板701和热辐射反射板702为掺杂的半导体时，隔离材料层的形成步骤包括：先形成半导体层，后对半导体层进行N型和/或P型掺杂；同样的，反射材料层也可以通过这一方式形成。

在本发明实施例中，还在热辐射隔离板701和热辐射反射板702之间进一步形成第一钝化层，从而实现热辐射隔离板701和热辐射反射板702的隔离。具体的，可以在形成覆盖电路基板设有读出互连结构一侧的隔离材料层之后，形成覆盖隔离材料层的反射材料层之前，形成完全覆盖隔离材料层的第一钝化材料层。可以采用沉积工艺形成第一钝化材料层。当然，在去除热辐射对应区20B外的反射材料层和隔离材料层的步骤中还包括：去除热辐射对应区20B外的第一钝化材料层，形成第一钝化层。

当然，为了后续便于将电路基板和支撑层601键合，在一种实施例中，形成热辐射反射板702和热辐射隔离板701之后，将电路基板与支撑层601键合之前，还包括：形成第二钝化层，第二钝化层覆盖热辐射反射板702露出的电路基板。

第二钝化层为后续将支撑层与电路基板键合提供平面基础。第二钝化层的厚度不做限定，第二钝化层的表面可以与热辐射反射板702的表面持平或者第二钝化层还覆盖热辐射反射板702，只要保证第二钝化层的表面为平面即可。

其中，第二钝化层的材料包括氧化硅、氮化硅、氮氧化硅、低K介质、高K 介质、金属氮化物中的至少一种。

需要说明的是，热辐射反射板702和热辐射隔离板701至少覆盖电路基板的热辐射对应区20B，指的是热辐射反射板702和热辐射隔离板701除了覆盖电路基板的热辐射对应区20B外，还可以覆盖热辐射对应区20B的外围区域。因此，在另一种可选的示例中，形成覆盖电路基板的隔离材料层和覆盖隔离材料层的反射材料层，可以省略刻蚀隔离材料层和反射材料层的步骤，直接形成热辐射隔离板701和热辐射反射板702。具体地，在电路基板上形成热辐射隔离板701，热辐射隔离板701至少覆盖电路基板的热辐射对应区20B；在热辐射隔离板701上形成热辐射反射板702，热辐射反射板702至少覆盖电路基板的热辐射对应区20B。

在另一种可选的示例中，形成热辐射隔离板和热辐射反射板的过程可以包括：在电路基板上形成介质层（未示出），介质层具有开口，开口至少露出热辐射对应区；填充开口，形成热辐射隔离板；在热辐射隔离板上形成热辐射反射板，热辐射反射板至少覆盖热辐射隔离板。具体地，填充开口形成热辐射隔离板的步骤中，热辐射隔离板可以完全填满甚至覆盖开口，这样热辐射反射板位于开口的上方，而非填充至开口内，在另一实施例中，热辐射隔离板也可以部分填充开口，这样，热辐射反射板部分或者全部位于开口内。

在另一种可选的示例中，形成热辐射隔离板和热辐射反射板的过程可以包括：形成覆盖电路基板的介质材料层（未示出）；去除热辐射对应区内的介质材料层，形成开口（未示出），以剩余的介质材料层作为介质层；依次形成保形覆盖介质层和开口的隔离材料层和反射材料层，反射材料层位于隔离材料层上方；去除开口外的隔离材料层和反射材料层，以剩余的隔离材料层为热辐射隔离板，以剩余的反射材料层为热辐射反射板。其中，本步骤中，开口可以为仅用于形成热辐射隔离板和热辐射反射板的开口，对应的开口深度仅与热辐射隔离板和热辐射反射板的厚度的和相适应，也可以小于用于形成热辐射隔离板和热辐射反射板的厚度之和。需要说明的是，在去除开口外的隔离材料层和反射材料层时，可以采用化学机械抛光（CMP）工艺去除。

在另一种可选的示例中，形成热辐射隔离板701和热辐射反射板702的过程可以包括：在电路基板上形成第一介质层（未示出），第一介质层具有第一开口，第一开口至少露出热辐射对应区20B；填充第一开口，形成热辐射隔离板701，热辐射隔离板701的表面与第一介质层的表面持平；形成第二介质层，第二介质层覆盖第一介质层和热辐射隔离板701；图形化第二介质层，形成第二开口，第二开口至少露出热辐射对应区20B，第二开口的深度小于或者等于第二介质层的厚度；填充第二开口，形成热辐射反射板702。

具体的，可以在电路基板表面上沉积第一介质层，第一介质层还填满第一针测点108a和第二针测点108b；光刻和刻蚀第一介质层，以在第一介质层形成第一开口；沉积热辐射隔离材料以填满第一开口，刻蚀去除多余的热辐射隔离材料，剩余的热辐射隔离材料形成为热辐射隔离板701；在热辐射隔离板701上形成第二介质层，第二介质层覆盖第一介质层和热辐射隔离板701，光刻和刻蚀第二介质层，以在第二介质层形成第二开口。第二开口的深度可以小于或者等于第二介质层的厚度，当第二开口的深度等于第二介质层的厚度时，后续填充第二开口形成的热辐射反射板702的下表面与热辐射隔离板701的上表面接触；当第二开口的深度小于第二介质层的厚度时，第二介质层还可以起到隔离热辐射反射板702和热辐射隔离板701的作用，即热辐射反射板702和热辐射隔离板701之间的第二介质层的作用相当于其他实施例中的第一钝化层的作用。

在本发明实施例中，还进一步在热辐射反射板702上形成表面为平面的第三钝化层，第三钝化层至少覆盖热辐射反射板702，第三钝化层用于保护热辐射反射板702。在其他实施例中，也可以不形成第三钝化层。

其中，第三钝化层的材料包括氧化硅、氮化硅、氮氧化硅、低K介质、高K 介质、金属氮化物中的至少一种。

具体的，可以在形成热辐射隔离板701和热辐射反射板702之后，形成覆盖热辐射反射板702的第三钝化层。可选的，可以采用沉积工艺沉积形成第三钝化材料层（图中未示出），并采用化学机械抛光（CMP）工艺对第三钝化材料层进行顶面平坦化，以形成表面为平面的第三钝化层。当然，在其他实施例中，热辐射反射板702顶面也可以不覆盖第三钝化层，但需要保证热辐射反射板702两侧的介质层的表面与热辐射反射板702的表面持平或者高于热辐射反射板702，以保证后续键合工艺的进行。

在本实施例中，第一钝化层，第二钝化层和第三钝化层可以组成钝化层720。

将电路基板与支撑层键合，使第一沟槽夹设在热电堆结构板和电路基板之间，以形成第一空腔，并使热辐射感应区20A与热辐射对应区20B在电路基板上的投影重合，且使热辐射反射板和热辐射隔离板均位于热电堆结构的下方。

请参考图2E，首先，通过合适的键合工艺将电路基板与支撑层601键合，将支撑层601与电路基板键合后，热辐射反射板702和热辐射隔离板701均位于热电堆结构的下方。

在本发明实施例中，将电路基板与支撑层601键合的步骤，具体为：将热电堆结构板倒置固定在电路基板具有读出互连结构104a、104b的一侧。

在本发明实施例中，将热电堆结构板和支撑层601键合之后，热辐射反射板702与热电堆结构之间的垂直距离为红外辐射的波长的1/4的奇数倍。

在一种具体实施例中，可以是热辐射反射板702与热电堆结构的垂直距离为红外辐射的波长的1/4的奇数倍。具体的，可以通过控制键合工艺，调整热辐射反射板702与热电堆结构顶面的垂直距离，从而使辐射反射板对穿透热电堆结构板的残余辐射的发挥最大反射能力。

具体的，热辐射反射板702与热电堆结构203a/203b之间的垂直距离约为入射辐射的波长λ的1/4的奇数倍，例如约为λ/4、3λ/4、5λ/4等等。由此能够实现热辐射反射板702对穿透热电堆结构板的残余辐射的最大反射能力。

在其他实施例中，第一空腔602形成在电路基板10上，再键合热电堆结构板20。在电路基板上形成热学功能板，再在其上形成支撑层，其中支撑层上开设第一沟槽。

该实施例具体请参考图4A，提供电路基板10，在电路基板上形成热辐射反射板702，并形成第一沟槽600于覆盖电路基板的支撑层，热辐射反射板位于第一沟槽的下方。

在电路基板10上形成热辐射反射板702，并形成第一沟槽600于覆盖电路基板的支撑层的步骤之前，还可以包括：在电路基板10上形成热辐射隔离板701(未示出)，热辐射反射板702位于热辐射隔离板701的上方。

电路基板10包括热辐射对应区20B（示于图4A），热辐射对应区与热辐射感应区相对应。

之后支撑层覆盖热辐射反射板，在热辐射对应区20B相对的部分形成第一沟槽。

参考图2F，本发明实施例进一步对热电堆结构板背离电路基板一侧进行减薄处理，去除第一基底200。由此可以降低集成厚度，以及，降低后续第二导电互连结构的制作难度。

具体地，可以根据第一基底200的材料，来选用合适的去除工艺（例如化学机械抛光、刻蚀或者剥离等），去除第一基底200。

参考图2G，本实施例的热电堆传感器的制作方法还包括：形成第二导电互连结构40a、40b，第二导电互连结构40a、40b电性连接读出电路和热电堆结构。第二导电互连结构40a、40b用于将热电堆结构和读出互连结构104a、104b的电信号输出。其中，第二导电互连结构40a、40b形成于热辐射感应区20A外围的热电堆结构板20上。

在一种具体实施例中，第二导电互连结构包括位于热电堆结构板内的第一插塞，第一插塞连接热电堆结构；贯穿热电堆结构板且与读出电路电性连接的第二插塞；以及，位于热电堆结构板上的插塞互连线，插塞互连线连接第一插塞和第二插塞。

具体的，形成第二导电互连结构40a、40b的步骤可以包括：在热电堆结构板背离电路基板一侧形成第一互连通孔（未示出）和第二互连通孔（未示出），第一互连通孔暴露热电堆结构板，第二互连通孔暴露电路基板中的读出互连结构；在第一互连通孔和第二互连通孔的侧壁上形成绝缘介质层；在第一互连通孔中形成第一插塞，在第二互连通孔中形成第二插塞；在热电堆结构板表面形成插塞互连线，插塞互连线连接第一插塞和第二插塞。

作为一种示例，第二导电互连结构40a、40b通过重布线工艺形成，其具体包括形成第二插塞401a、401b的工艺、形成第一插塞403a、403b的工艺以及形成插塞互连线402a、402b的工艺。其中，形成第二插塞401a、401b的工艺与形成第一插塞403a、403b的工艺的执行顺序不限定。第二插塞401a、第一插塞403a以及插塞互连线402a组成第二导电互连结构40a，第二插塞401b、第一插塞403b以及插塞互连线402b组成第二导电互连结构40b。

本实施例中，第一钝化层，第二钝化层和三钝化层形成钝化层720。

形成第一插塞403a、403b的工艺具体包括：首先，刻蚀热辐射感应区20A外围的热电堆结构板20、第一隔离层301、支撑层601、钝化层720以及部分层间介质材料层103，以形成分别暴露出读出互连结构104a、104b的部分顶面的第二接触孔（未图示）；然后，在第二接触孔的侧壁上覆盖绝缘介质层，绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，绝缘介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质、低K介质等中的至少一种，绝缘介质层的底部暴露出相应的读出互连结构104a、104b的部分顶面；接着，在第二接触孔中填充金属（例如钨、铜）等导电材料，并通过化学机械抛光等工艺去除覆盖在介质层201表面上的多余导电材料，以形成顶面与介质层201顶面齐平的第一插塞403a、403b。本实施例中，第一插塞403a的底端与读出互连结构104a电性连接。第一插塞403b的底端与读出互连结构104b电性连接。

形成第二插塞401a、401b的工艺具体包括：首先，刻蚀热辐射感应区20A外围的热电堆结构板20，以形成暴露出热电堆结构的部分表面的第一接触孔（未图示）；然后，在第一接触孔的侧壁上覆盖绝缘介质层，绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，绝缘介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质、低K介质等中的至少一种，绝缘介质层的底部暴露出相应的热电堆结构的表面；接着，在第一接触孔中填充金属（例如钨、铜）等导电材料，并通过化学机械抛光等工艺去除覆盖在介质层201表面上的多余导电材料，以形成顶面与介质层201顶面齐平的第二插塞401a、401b。

本实施例中，第二插塞401a的底端与第一导电互连线300a电性连接。第二插塞401b的底端与第二导电互连线300b电性连接。

形成插塞互连线402a、402b的工艺具体包括：在第一插塞403a、403b、第二插塞401a、401b以及介质层201的表面上沉积金属层；对金属层进行光刻和刻蚀，以去除热辐射感应区20A中的金属层，剩余的金属层形成插塞互连线402a、402b，插塞互连线402a覆盖第一插塞403a的顶端和第二插塞401a的顶端且将第一插塞403a的顶端和第二插塞401a的顶端电性连接，插塞互连线402b覆盖第一插塞403b的顶端和第二插塞401b的顶端且将第一插塞403b的顶端和第二插塞401b的顶端电性连接。

需要说明的是，当热电堆结构板20是基于非导电的材料板形成时，第二插塞401a、401b和第一插塞403a、403b中的导电材料的侧壁上可以省略绝缘介质层。

请参考图2K-图2M，在本发明的另一实施例中，第二导电互连结构可以包括：第一插塞，第一插塞贯穿热电堆结构板、支撑层，且底端与读出电路电性连接；电路基板第二子插塞，与读出电路电性连接；热电堆第二子插塞，与热电堆结构电性连接，待电路基板与支撑层键合之后，热电堆第二子插塞与电路基板第二子插塞电性连接。第二导电互连结构的形成工艺还可以为：在键合热电堆结构板和电路基板之前，首先在热电堆结构板形成热电堆第二子插塞406a、406b，与热电堆结构电性连接；且在电路基板上形成电路基板第二子插塞404a、404b，与读出电路电性连接；待电路基板与支撑层键合之后，热电堆第二子插塞406a、406b与电路基板第二子插塞404a、404b通过导电键合材料电性连接。并进一步在热电堆结构板和电路基板键合后，形成贯穿热电堆结构板、支撑层且与读出电路电性连接的第一插塞403a、403b，第一插塞403a、403b作为输出端子引出相应的电信号。

请参考图2N-图2P，在本发明的又一实施例中，第二导电互连结构还可以包括：电路基板第一子插塞，与读出电路电性连接；电路基板第二子插塞，与读出电路电性连接；热电堆第一子插塞，热电堆第一插塞贯穿热电堆结构板和支撑层；热电堆第二子插塞，热电堆第二子插塞与热电堆结构电性连接；待电路基板与支撑层键合之后，热电堆第二子插塞与电路基板第二子插塞电性连接，热电堆第一子插塞与电路基板第一子插塞电性连接。

具体地，还可以进一步在键合热电堆结构板和电路基板之前，首先在热电堆结构板形成热电堆第一子插塞407a、407b和热电堆第二子插塞406a、406b，热电堆第一子插塞407a、407b贯穿热电堆结构板和支撑层，热电堆第二子插塞406a、406b与热电堆结构电性连接；且在电路基板上形成与读出电路电性连接的电路基板第一子插塞405a、405b和电路基板第二子插塞404a、404b；待电路基板与支撑层键合之后，将热电堆第二子插塞406a、406b与电路基板第二子插塞404a、404b通过导电键合材料电性连接，热电堆第一子插塞407a、407b与电路基板第一子插塞405a、405b通过导电键合材料电性连接。

请继续参考图2H-图2J，在形成第二导电互连结构40a、40b之后，还进一步在热电堆传感器上设置封盖50，以保护热电堆传感器的热辐射感应区20A。

具体的，提供具有保护槽503的封盖50，保护槽503背向热电堆结构板的一侧的封盖上还设有辐射穿透窗口（图中未示出），辐射穿透窗口至少与热电堆结构垂直对齐；辐射穿透窗口用于透射红外线。

需要说明的是，制作方法还可以包括：在辐射穿透窗口上方设置红外增透膜。

接着，将封盖50键合到热电堆结构板，且保护槽503夹设在封盖50和热电堆结构板之间形成第二空腔502，且第二空腔502与第一空腔602对准；以及，对封盖50进行切边，以至少暴露出第二导电互连结构的部分表面。

其中，封盖50的材料可以为玻璃、塑料、半导体等，通过将封盖50键合到热电堆结构板背离电路基板的表面，以覆盖热电堆结构板的热辐射感应区20A，并且，基于保护槽的设置，使热电堆结构板的热辐射感应区20A上方为腔体结构，避免了相关材料对热电堆结构板的热辐射感应区20A的接触，从而避免对热电堆结构板的热辐射感应区20A造成影响。

作为一种示例，提供具有保护槽503的封盖50的步骤为：提供第三基底500，然后在第三基底500上沉积腔体材料层，刻蚀腔体材料层至暴露出第三基底500的表面，以形成在腔体材料层中第二空腔502，剩余的腔体材料构成腔体壁501；作为另一种示例，先提供第三基底500，然后刻蚀部分厚度的第三基底500，以形成第三基底500中形成第二空腔502，此时腔体壁501的材料和第三基底500的材料相同；然后，将封盖50键合到介质层201上，且保护槽503夹设在封盖50和热电堆结构板20之间形成第二空腔，并与第一空腔602对准；第二空腔502的设置，能尽量减少上层结构对入射的热辐射的直接吸收，同时对入射的热辐射进行一定程度地储存，使得热电堆结构最大程度地接收入射的辐射热量，由此可以提高热电堆传感器的性能。

接着，通过激光切割等工艺，对第三基底500的边缘进行切边，以暴露出互连线402a、402b的表面，由此使得互连线402a、402b成为热电堆传感器的相应的外接的接触垫。

本发明实施例所提供的热电堆传感器的制作方法，采用刻蚀的工艺在支撑层的与热辐射感应区20A相对的部分形成第一沟槽，后续将支撑层与电路基板键合后，使第一沟槽夹设在热电堆结构板和电路基板之间形成第一空腔，不但工艺简单，还可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的电路基板中传导，避免开放的第一沟槽对应的感应信息流失，提高传感器的测量精度，进一步地，由于电路基板直接键合在热电堆结构板的下方，因此，能够在不增加面积的条件下，实现CMOS读出电路的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成；而且，后续将支撑层与电路基板键合后，形成于电路基板上的热辐射反射板位于第一空腔下方，热辐射反射板通过将穿透热电堆结构板的残余辐射反射回热电堆结构板，能够进一步避免对应环境信息的流失，提高传感器的测量精度；进一步地，通过在热辐射反射板下方形成热辐射隔离板，热辐射隔离板能够隔绝电路基板产生的热量，避免电路基板的热量传递给热电堆结构板，提高热电堆传感器的测量精度。

为解决上述问题，本发明实施例还提供另一种热电堆传感器的制作方法。

参见图3A，在热电堆结构板20具有热电堆结构一侧形成图形化的牺牲结构410，牺牲结构410在热电堆结构板的投影至少覆盖热辐射感应区20A。

其中，牺牲结构410用于为第一空腔占据空间，使得后续工艺中可以通过去除牺牲结构，形成第一空腔。

牺牲结构410的材料为锗和无定型碳中的至少一种，还可以包括金属、半导体和介电材料中的至少一种。例如为能够与气相刻蚀剂反应形成气体的材料，或者能够在光照或者加热后转换为气体的材料，由此能够降低后续去除牺牲结构的难度，并保证形成的第一空腔的性能。

在本发明实施例中，可以通过牺牲材料沉积、光刻、刻蚀等一系列工艺，在热电堆结构板具有第一互连结构一侧形成牺牲结构。牺牲结构至少覆盖热辐射感应区，用于使后续形成的第一空腔与热辐射感应区相对。

具体在本实施例中，形成图形化的牺牲结构410的流程可以包括：形成完全覆盖热电堆结构板具有热电堆结构一侧的牺牲材料层；去除热辐射感应区外的牺牲材料层，以剩余的牺牲材料层为牺牲结构。其中，牺牲材料层可以通过沉积、生长等工艺形成。去除热辐射感应区外的牺牲材料层，可以采用干法刻蚀或湿法刻蚀工艺，去除热辐射感应区外的牺牲材料层，以剩余的牺牲材料层为牺牲结构。在去除预设区域外的牺牲材料层的过程中，可以通过控制刻蚀时间，控制具体的刻蚀过程，只要将热辐射感应区外的牺牲层完全去除即可。可选的，具体的刻蚀步骤，本发明实施例在此不做具体的限定。

需要说明的是，基于刻蚀工艺的特点，牺牲结构的横截面可以为梯形或倒梯形，在形成的牺牲结构为不完全规则形状的流程中，可以使形成的牺牲结构的最小尺寸处至少覆盖热辐射感应区。

需要进一步说明的是，在基于形成去除热辐射感应区外的牺牲材料层之后，还可以包括：在热电堆结构板上形成与牺牲结构顶面齐平的第四钝化层，从而使得第四钝化层支撑在牺牲结构的侧面，在去除牺牲结构后，可以形成预设的空腔结构，并为后续的工艺提供平整的表面。

在可选实现中，首先可以沉积足够厚的第四钝化材料层，并采用化学机械抛光（CMP）工艺对第四钝化材料层进行顶面平坦化，顶面平坦化后的第四钝化层位于热电堆结构板上，直至第四钝化层与牺牲结构410顶面齐平。

第四钝化层可以将第一导电互连线300a和第二导电互连线300b以及热电堆结构均掩埋在内。第四钝化层的材料参见第一钝化层的材料，这里不再赘述。

在本发明的其他实施例中，形成图形化的牺牲结构还可以通过以下流程实现：形成完全覆盖热电堆结构板具有热电堆结构一侧的第四钝化材料层；去除热辐射感应区的第四钝化材料层，形成牺牲沟槽，以剩余部分的第四钝化材料层作为第四钝化层；形成填充在牺牲沟槽内的牺牲结构。

其中，填充指的是形成在牺牲沟槽内的牺牲结构与第四钝化层齐平。具体的，可以通过沉积、生长等工艺形成填充牺牲沟槽且高出牺牲钝化层的牺牲材料，并进一步采用化学机械抛光（CMP）工艺对该牺牲材料进行顶面平坦化，直至该牺牲材料层与第四钝化层齐平，并以填充在牺牲沟槽中的牺牲材料作为牺牲结构。

参见图3A，在热电堆结构板或电路基板上形成热辐射隔离板701。

热辐射隔离板701用于连接在热电堆结构板20和电路基板之间。

热辐射隔离板701用于对后续形成的第一空腔进行热绝缘，防止电路基板的热量向第一空腔上方的热电堆结构板传导，从而影响器件的精度。

热辐射隔离板701可以完全覆盖热电堆结构板，也可以仅覆盖热辐射感应区20A。

具体的，热辐射隔离板可以形成在热电堆结构具有牺牲结构一侧的表面，也可以形成在电路基板上。

进一步的，可以通过金属沉积、光刻、刻蚀等一系列工艺或者金属剥离（liff-off）工艺，在牺牲结构上形成热辐射隔离板，且热辐射隔离板仅覆盖热辐射感应区。在本发明实施例的一种可选实现中，形成热辐射隔离板的步骤可以具体包括：形成保形覆盖在热电堆结构板具有牺牲结构一侧的隔离材料层；去除部分隔离材料层，使剩余的隔离材料层在热电堆结构板的投影至少覆盖牺牲结构在热电堆结构板的投影，其中，以剩余的隔离材料层为热辐射隔离板。

在本发明的其他实施例中，形成仅覆盖热辐射感应区的热辐射隔离板还可以通过如下流程实现：形成覆盖热电堆结构板具有牺牲结构一侧的第四钝化材料层；去除牺牲结构顶部的第四钝化材料层，形成隔离沟槽，以剩余的第四钝化材料层作为第四钝化层；形成保形覆盖第四钝化层和隔离沟槽的隔离材料层；去除隔离沟槽外的隔离材料层，以剩余的隔离材料层为热辐射隔离板。其中，隔离沟槽的深度与用于形成在隔离沟槽内的层结构的厚度相适应，在隔离沟槽用于形成热辐射隔离板的沟槽，对应的沟槽深度与热辐射隔离板的厚度相适应。在去除隔离沟槽外的隔离材料层时，可以采用化学机械抛光（CMP）工艺去除。

在本发明其他可选的实施例中，热辐射隔离板完全覆盖热电堆结构板具有牺牲结构一侧的表面，可以是形成保形覆盖在热电堆结构板具有牺牲结构一侧的隔离材料层，以隔离材料层为热辐射隔离板。

其中，当热辐射隔离板为金属材料时，可以通过沉积工艺分别形成隔离材料层。当热辐射隔离板为金属硅化物时，隔离材料层的形成步骤包括：先形成硅层，后对硅层进行金属硅化处理。当热辐射隔离板为掺杂的半导体时，隔离材料层的形成步骤包括：先形成半导体层，后对半导体层进行N型和/或P型掺杂。

在本实施例中，热辐射隔离板贴合牺牲结构；在其他可选的实施例中，热辐射隔离板和牺牲结构之间还形成有间隔钝化层。其中，间隔钝化层为保形覆盖在牺牲结构上或牺牲结构和第四钝化层上的一层钝化材料，间隔钝化层的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。

在本发明进一步的可选实施例中，热辐射隔离板还可以形成在电路基板上。

当热辐射隔离板形成在电路基板上，且辐射隔离板仅覆盖电路基板与热辐射感应区相对应的表面。

其他实施例，在电路基板上形成牺牲层和支撑层。电路基板与热电堆结构板键合后，通过释放孔50释放牺牲层（参考图1F），形成第一空腔602。

参考图5A，在电路基板上形成支撑结构，支撑结构包括下而上纵向堆叠的热辐射隔离板701和牺牲结构400，热辐射隔离板和牺牲结构至少覆盖热辐射隔离区。

其中，在支撑结构的形成步骤中，可以先形成热辐射隔离板，再形成牺牲结构。

在本实施例中，支撑结构还包括包围在热辐射隔离板和牺牲结构周围的支撑介质层，支撑介质层的表面为平面，以为后续形成的第一空腔提供支撑，并为后续的键合工艺提供平整的表面。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

一种热电堆传感器，其特征在于，包括沿入射辐射方向依次设置的：

热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；

支撑层；

基板，所述基板、所述热电堆结构板、和所述支撑层之间围成有第一空腔，且所述热电堆结构设置在所述第一空腔的上方。
如权利要求1所述的热电堆传感器，其特征在于，所述第一空腔的底部配置有热学功能板，所述热学功能板包括热辐射反射板和/或热辐射隔离板。
如权利要求1所述的热电堆传感器，其特征在于，还包括：

第一导电互连结构，位于所述热电堆结构的下方，且与所述热电堆结构电性连接。
如权利要求1所述的热电堆传感器，其特征在于，还包括：第一导电互连结构，位于所述热电堆结构的上方，且与所述热电堆结构电性连接。
如权利要求1所述的热电堆传感器，其特征在于，所述热电堆结构板包括由下而上依次堆叠的第一基底、介质层和半导体层，所述热电堆结构形成于所述半导体层中。
根据权利要求2所述的热电堆传感器，其特征在于，所述热学功能板形成在所述第一空腔的底面上，或者，被掩埋在所述第一空腔的底面与所述基板之间。
根据权利要求2所述的热电堆传感器，其特征在于，所述热学功能板包括热辐射反射板和热辐射隔离板，所述热辐射反射板位于所述热辐射隔离板的上方，还包括：

第一钝化层，位于所述热辐射隔离板和热辐射反射板之间。
根据权利要求3所述的热电堆传感器，其特征在于，所述基板中配置有读出电路，所述热电堆传感器还包括布设在所述热辐射感应区的外围的第二导电互连结构，所述读出电路通过所述第二导电互连结构与所述第一导电结构电性连接。
如权利要求3所述的热电堆传感器，其特征在于，所述热电堆结构包括材料不同和/或结构不同的第一热感应微结构和第二热感应微结构。
如权利要求9所述的热电堆传感器，其特征在于，所述第一热感应微结构和第二热感应微结构分别呈线型、阵列型或者梳子型，所述第一热感应结构和所述第二热感应结构并联或串联电连接。
如权利要求9所述的热电堆传感器，其特征在于，所述第一导电互连结构包括第一导电互连线和第二导电互连线，所述第一导电互连线电性连接所述第一热感应微结构，所述第二导电互连线电性连接所述第二热感应微结构。
如权利要求11所述的热电堆传感器，其特征在于，所述第一导电互连结构上还包括钝化层，所述钝化层邻近所述第一空腔且至少覆盖部分所述第一导电互连线和所述第二导电互连线。
根据权利要求1所述的热电堆传感器，其特征在于，还包括封盖，所述封盖配置在所述热电堆结构板背向所述基板的一侧上，所述封盖设有保护槽，所述封盖的保护槽覆盖在所述热电堆结构板的热辐射感应区上，所述保护槽背向所述热电堆结构板的一侧的封盖上还设有辐射穿透窗口，所述辐射穿透窗口至少与所述热电堆结构垂直对齐。
根据权利要求2所述的热电堆传感器，其特征在于，所述第一空腔的底部配置有热辐射反射板，所述热辐射反射板与所述热电堆结构之间的垂直距离为所述辐射的波长的1/4的奇数倍。
根据权利要求2所述的热电堆传感器，其特征在于，所述第一空腔的底部配置有热辐射反射板，所述热辐射反射板的材料包括导电材料和/或光子晶体材料，所述导电材料包括金属、金属硅化物、未掺杂的半导体和掺杂的半导体中的至少一种。
根据权利要求2所述的热电堆传感器，其特征在于，所述第一空腔的底部配置有热辐射隔离板，所述热辐射隔离板的材料包括金属材料。
权利要求13所述的热电堆传感器，其特征在于，所述基板和所述热电堆结构板通过支撑层键合连接，所述封盖和所述热电堆结构板键合连接。
一种热电堆传感器的制作方法，其特征在于，包括：

提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；

提供基板；在所述基板上形成热学功能板，所述热学功能板包括热辐射反射板和/或热辐射隔离板；

在所述热电堆结构板上或者所述基板上形成支撑层，所述支撑层开设有第一沟槽；

将所述基板与所述热电堆结构通过所述支撑层键合，使所述第一沟槽夹设在所述热电堆结构板和所述基板之间，以形成第一空腔，所述第一空腔至少露出所述热辐射感应区，且使所述热学功能板位于所述热电堆结构的下方。
一种热电堆传感器的制作方法，其特征在于，包括：

提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；

提供基板；

在所述热电堆结构板上形成图形化的牺牲结构及与所述牺牲结构顶面齐平的支撑层，在所述牺牲层结构上形成热学功能板，所述热学功能板包括热辐射反射板和/或热辐射隔离板，或，在所述基板上形成热学功能板，所述热学功能板包括热辐射反射板和/或热辐射隔离板，在其上形成图形化的牺牲结构及与所述牺牲结构顶面齐平的支撑层；

将所述基板与所述热电堆结构板键合，使所述牺牲结构夹设在所述热电堆结构板和所述基板之间，所述牺牲结构在所述热电堆结构板的投影至少覆盖所述热辐射感应区，且使所述热辐射反射板和/或所述热辐射隔离板均位于所述热电堆结构的下方；

去除所述牺牲结构，在所述热电堆结构板和基板之间形成由支撑层围成的第一空腔。
一种电子设备，其特征在于，包括权利要求1-17中任一项所述的热电堆传感器。