CN112117368B - 热电堆传感器的制作方法 - Google Patents

Abstract

一种热电堆传感器的制作方法，包括：提供热电堆结构板和基板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区中形成有热电堆结构；在所述热电堆结构板上形成第一互连层，所述第一互连层中至少形成有第一导电互连结构，所述第一导电互连结构电连接所述热电堆结构；在所述热电堆结构板上形成第一空腔，所述第一空腔位于所述第一导电互连结构背向所述热电堆结构板的一侧，且所述第一空腔位于所述热电堆结构上方；形成所述第一空腔后，将所述热电堆结构板键合在所述基板上，使所述第一互连层位于所述热电堆结构的下方。本发明能够在简化工艺流程、降低工艺成本的同时，提高热电堆传感器的测量精度。

Description

热电堆传感器的制作方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种热电堆传感器的制作方法。

背景技术

热电堆(thermal-pile)是一种能将温差和电能相互转化的元件，其由两个或多个热电偶串接组成，各热电偶输出的热电势是互相叠加的，当热电堆的两边出现温差时，会产生电流。热电堆传感器可配置各种透镜和滤波器，从而实现在温度测量(额温枪、耳温枪、食品温度检测等)、气体成份的定性/定量分析、智能家电、灯具开关、医疗设备等多种应用场景中的应用。

然而，现有的热电堆传感器的器件精度有待提。

发明内容

本发明实施例解决的问题是提供一种热电堆传感器的制作方法，在简化工艺流程、降低工艺成本的同时，提高热电堆传感器的测量精度。

为解决上述问题，本发明实施例提供一种热电堆传感器的制作方法，包括：提供热电堆结构板和基板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区中形成有热电堆结构；在所述热电堆结构板上形成第一互连层，所述第一互连层中至少形成有第一导电互连结构，所述第一导电互连结构电连接所述热电堆结构；在所述热电堆结构板上形成第一空腔，所述第一空腔位于所述第一导电互连结构背向所述热电堆结构板的一侧，且所述第一空腔位于所述热电堆结构上方；形成所述第一空腔后，将所述热电堆结构板键合在所述基板上，使所述第一互连层位于所述热电堆结构的下方。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例在热电堆结构板上形成第一互连层，所述第一互连层中至少形成有电连接热电堆结构的第一导电互连结构，并在热电堆结构板上形成第一空腔，所述第一空腔位于所述第一导电互连结构背向所述热电堆结构板的一侧，且所述第一空腔位于所述热电堆结构上方；一方面，在键合后，即可使得第一互连层位于热电堆结构的下方，这有利于简化工艺流程、降低工艺成本，另一方面，所述电堆传感器能够从热电堆结构板背向基板的一侧接收热辐射，这有利于减少第一互连层中的一些结构(例如，第一导电互连结构)对热辐射的吸收和反射，热电堆结构板和基板之间可以通过第一空腔进行热绝缘，以降低热电堆结构接收的热量向第一空腔下方的基板中传导，从而能够提高热电堆传感器的测量精度；综上，本发明实施例能够在简化工艺流程、降低工艺成本的同时，提高热电堆传感器的测量精度。

可选方案中，所述制作方法还包括：在键合之前，在所述基板上形成热辐射反射板，相应的，在键合后，所述热辐射反射板位于所述第一空腔的底部下方，从而使得所述电堆传感器还可以通过所述热辐射反射板将穿透热电堆结构板的残余辐射反射回热电堆结构板，从而进一步提高热电堆传感器的测量精度。

可选方案中，形成第一互连层的步骤中，在键合后，所述热电堆结构和所述热辐射反射板之间的垂直距离为1/4辐射波长的奇数倍，这有利于实现热辐射反射板对穿透热电堆结构板的残余辐射的最大反射能力，从而提高热电堆传感器的测量精度。

可选方案中，所述基板为电路基板，所述电路基板中形成有读出电路结构，在键合后，所述制作方法还包括：在所述热辐射感应区外围的所述热电堆结构板上形成第二导电互连结构，所述第二导电互连结构电连接所述读出电路结构和所述第一导电互连结构；因此，本发明实施例能够在不增加面积的条件下，实现读出电路结构的垂直系统集成，这有利于缩短传感信号到读出电路结构的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化。

附图说明

图1至图10是本发明热电堆传感器的制作方法一实施例中各步骤对应的结构示意图；

图11至图14是本发明热电堆传感器的制作方法另一实施例中各步骤对应的结构示意图。

具体实施方式

由背景技术可知，现有的热电堆传感器的器件精度有待提高。热电堆传感器又称为热电堆红外探测器，传统的热电堆传感器，通过在介质薄膜上淀积多晶硅或金属制作热偶对以感应温度信息，然后通过背面硅各向异性湿法腐蚀的方法在介质薄膜下方形成隔热空腔以增加热阻，并将热偶对电连接至位于热偶对侧边的电路结构上，从而实现感应信号的传输。但该方法形成的器件下方没有基底进行密封，隔热空腔中的热量仍会以一定的形式流失，从而导致热电堆传感器的测量精度不高。

为了解决所述技术问题，本发明实施例在热电堆结构板上形成第一互连层，所述第一互连层中至少形成有电连接热电堆结构的第一导电互连结构，并在热电堆结构板上形成第一空腔，所述第一空腔位于所述第一导电互连结构背向所述热电堆结构板的一侧，且所述第一空腔位于所述热电堆结构上方；一方面，在键合后，即可使得第一互连层位于热电堆结构的下方，这有利于简化工艺流程、降低工艺成本，另一方面，所述电堆传感器能够从热电堆结构板背向基板的一侧接收热辐射，这有利于减少第一互连层中的一些结构(例如，第一导电互连结构)对热辐射的吸收和反射，热电堆结构板和基板之间可以通过第一空腔进行热绝缘，以降低热电堆结构接收的热量向第一空腔下方的基板中传导，从而能够提高热电堆传感器的测量精度；综上，本发明实施例能够在简化工艺流程、降低工艺成本的同时，提高热电堆传感器的测量精度。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图10是本发明热电堆传感器的制作方法一实施例中各步骤对应的结构示意图。

参考图1，提供热电堆结构板20，热电堆结构板20包括热辐射感应区20A，热辐射感应区20A中形成有热电堆结构203。

热电堆结构板20作为感应结构，用于接收热辐射，从而感应温度信息。

本实施例中，热电堆结构203的分布区域为热辐射感应区20A，热辐射感应区20A外围的区域用于后续制作第二互连导电结构。

热电堆结构板20包括半导体衬底(未标示)，半导体衬底用于为热电堆结构203的形成提供工艺平台。

半导体衬底可以选用本领域技术人员所熟知的任意合适的材料，例如，硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等半导体衬底材料。

本实施例中，半导体衬底为绝缘体上硅衬底，包括由下而上依次堆叠的底层半导体层200、绝缘层201和顶层半导体层202。在后续制程中，还会对半导体衬底的背面进行减薄处理，从而减小热电堆传感器的厚度。通过采用绝缘体上硅衬底，便于控制减薄处理的停止位置。

底层半导体层200的材料可以是未掺杂的半导体材料(例如多晶硅或单晶硅等)；绝缘层201的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种；顶层半导体层202的材料可以是未掺杂的半导体材料(例如多晶硅或单晶硅等)、N型掺杂的半导体材料或P型掺杂的半导体材料，顶层半导体层202的形成工艺包括外延工艺或离子注入工艺。

作为一种示例，底层半导体层200和顶层半导体层202的材料为单晶硅，绝缘层201的材料为氧化硅。在其他实施例中，半导体衬底可以为单层结构，底层半导体层和绝缘层均可以被省略。

热电堆结构203包括至少一种热感应微结构，热感应微结构可以是由任意合适的热传导材料形成，例如，热感应微结构的材料包括金属、未掺杂的半导体材料、掺杂的半导体材料和金属硅化物中的至少一种。未掺杂的半导体材料或掺杂的半导体材料均包括硅、锗、砷化镓和磷化铟中的一种或多种，且掺杂的半导体材料中，掺杂离子包含N型离子(例如砷、锗等)或P型离子(例如硼、氟化硼、磷等)。

本实施例中，半导体衬底为绝缘体上硅衬底，相应的，热电堆结构203形成于顶层半导体层202中。

具体地，形成热电堆结构203的步骤包括：提供半导体衬底；对所述半导体衬底的部分区域进行N型离子掺杂和P型离子掺杂中的至少一种，以形成N型掺杂区和P型掺杂区中的至少一种，作为所述热电堆结构203。

本实施例中，对半导体衬底的部分区域进行N型离子掺杂，以形成N型掺杂区，对半导体衬底的部分区域进行P型离子掺杂，以形成P型掺杂区，N型掺杂区和P型掺杂用于作为热电堆结构203。

热电堆结构203中的热感应微结构包括形成在半导体衬底中的N型掺杂区和P型掺杂区，从而使得热电堆结构203的制作与CMOS工艺相兼容，进而简化工艺、降低成本。

相应的，N型掺杂区用于作为第一热感应微结构203a，P型掺杂区用于作为第二热感应微结构203b，热电堆结构203包括材料不同的第一热感应微结构203a和第二热感应微结构203b，第一热感应微结构203a为N型掺杂的单晶硅，第二热感应微结构203b为P型掺杂的单晶硅。

需要说明的是，所述热电堆结构203不仅限于采用掺杂方式形成的结构，也可以为通过其他方法形成的其他结构。

第一热感应微结构203a和第二热感应微结构203b可以分别呈线型(例如，直线或曲线或折线等)，也可以呈阵列型，还可以呈梳子型。

第一热感应微结构203a和第二热感应微结构203b可以具有大致对称的结构，例如，第一热感应微结构203a和第二热感应微结构203b均为直线型结构时，两者具有大致相同的长度，这有利于使得在第一热感应微结构203a和第二热感应微结构203b之间能够产生大致对称的热感应效果，从而有利于提高热电堆传感器的测量精度。

此外，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在所述热电堆结构板20的平面内可以并列排布且没有重叠，也可以有部分区域嵌套，从而至少有部分重叠。作为一种示例，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在热电堆结构板20的平面内有部分重叠，例如，第一热感应微结构203a和第二热感应微结构203b均为梳子型结构，第一热感应微结构203a的一部分梳齿插在第二热感应微结构203b的相应的梳齿缝隙中，从而在不增加热电堆传感器的表面积的同时，可以进一步提高热电堆传感器性能。

本实施例中，第一热感应微结构203a和第二热感应微结构203b均为单层结构。在其他实施例中，第一热感应微结构和第二热感应微结构也可以分别为叠层结构，此时，可以通过向半导体衬底进行多次离子注入来形成，相邻两次离子注入的注入剂量或者注入能量或者掺杂离子类型不同，上下相邻的两层掺杂区的掺杂浓度和掺杂离子类型中的至少一项不同，后续还会在所述热电堆结构板上形成第一互连层，所述第一互连层中至少形成有电连接所述热电堆结构的第一导电互连结构，不同掺杂区之间能通过第一互连层中的第一导电互连结构串联耦合或者并联耦合，从而在不增加热电堆传感器的表面积的同时，可以进一步提高热电堆传感器性能。

需要说明的是，第一热感应微结构203a和第二热感应微结构203b的材料也不仅限定于掺杂的半导体材料。在另一些实施例中，还可以通过金属层的图案化刻蚀、半导体层的图案化刻蚀和半导体层的金属硅化等中的至少一种工艺，在半导体衬底上形成相应的热感应微结构。相应的，热感应微结构的材料还可以是金属、未掺杂的半导体材料和金属硅化物等中的至少一种。

在其他实施例中，热电堆结构也可以仅具有一种热感应微结构，或者，也可以具有至少三种热感应微结构，这些热感应微结构的材料不同，或者结构不同，或者材料和结构均不同，从而形成不同的热感应微结构。热感应微结构的材料包括金属、未掺杂的半导体材料、掺杂的半导体材料和金属硅化物中的至少一种；未掺杂的半导体材料或掺杂的半导体材料包括硅、锗、砷化镓和磷化铟中的至少一种，且掺杂的半导体材料中，掺杂离子包含N型离子或P型离子。

参考图2，在所述热电堆结构板20上形成第一互连层30，第一互连层30中至少形成有电连接热电堆结构203的第一导电互连结构300。

第一互连层30用于实现热电堆结构203与外部电路的电连接。

第一互连层30包括第一钝化层301以及位于第一钝化层301中的第一导电互连结构300。

本实施例中，第一钝化层301将第一导电互连结构300以及热电堆结构203均掩埋在内，以保护热电堆结构203，并实现相邻第一导电互连结构300中的相邻导电互连线之间必要的绝缘隔离。在其他实施例中，第一钝化层也可以仅覆盖部分的第一导电互连结构。

第一钝化层301的材料可以包括二氧化硅、氮化硅和低k介质材料中的至少一种。

第一导电互连结构300能够使得第一热感应微结构203a和第二热感应微结构203b并联或串联电连接。

第一导电互连结构300的材料可以包括金属和金属硅化物中的一种或多种，金属包括铜、钛、铝或钨。

第一互连层30可以通过金属互连工艺形成在热电堆结构板20上。

具体地，第一导电互连结构300可以先通过金属层沉积、光刻、刻蚀等一系列工艺或者金属剥离(lift-off)工艺，形成在热电堆结构板20上。

本实施例中，第一导电互连结构300为单层金属层，有利于降低热电堆传感器的集成厚度，有利于器件微型化。

具体地，形成第一互连层30的步骤包括：先在热电堆结构板20上形成第一导电互连结构300，后在所述热电堆结构板20上沉积足够厚的第一钝化层301，并采用化学机械抛光(CMP)工艺对第一钝化层301进行顶面平坦化，顶面平坦化后的第一钝化层301将第一导电互连结构300掩埋在内，第一钝化层301和第一导电互连结构300构成第一互连层30。

后续将第一互连层30键合在基板上，第一钝化层301的顶面为平坦面，有利于提高键合可靠性。

在其他实施例中，也可以先在所述热电堆结构板上形成第一钝化层，后形成所述第一导电互连结构于所述第一钝化层中。具体地，先在热电堆结构板上沉积第一钝化材料层；然后刻蚀第一钝化材料层，形成暴露出热电堆结构的部分表面的沟槽；之后向沟槽中填充金属导电材料，并对金属导电材料进行平坦化，直至暴露第一钝化材料层的顶面，以形成顶面与第一钝化材料层顶面相齐平的第一导电互连结构；接着在第一导电互连结构和第一钝化材料层上沉积第二钝化材料层，第二钝化材料层和第一钝化材料层构成第一钝化层。

本实施例中，第一导电互连结构300包括第一导电互连线(未标示)和第二导电互连线(未标示)，第一导电互连线电连接第一热感应微结构203a，第二导电互连线电性连接第二热感应微结构203b。

本实施例中，第一导电互连结构300是单层结构，因此，第一导电互连线和第二导电互连线均为一层金属线，第一导电互连线的一端电连接所述第一热感应微结构203a，另一端用于与外部电路实现电连接；同理，第二导电互连线的一端电连接第二热感应微结构203b，另一端用于与外部电路实现电连接。

在其他实施例中，第一导电互连结构也可以是多层金属互连结构，具体根据热感应微结构的分布和连接关系需求，并采用本领域中常规的多层金属互连工艺来形成，第一钝化层在该多层金属互连工艺之前以及在该多层金属互连工艺过程中形成，具体过程在此不再赘述。此时，第一钝化层包括多层堆叠的介电层，例如，包括第一介电层和第二介电层。第一介电层是在热电堆结构形成之后且在第一导电互连结构形成之前形成的，以保护热电堆结构，避免第一导电互连结构的形成工艺对热电堆结构造成不良影响；第二介电层是在第一导电互连结构的形成过程中以及形成第一导电互连结构之后形成的，从而为第一导电互连结构的形成提供工艺平台，并实现第一导电互连结构中相邻导电互连线之间的绝缘隔离以及实现第一导电互连结构的掩埋。

参考图3，提供基板10。

基板10用于实现与热电堆结构板20(如图2所示)的键合。

具体地，后续将热电堆结构板20键合在基板10上，并在热电堆结构板20和基板10之间形成第一空腔，基板10密封第一空腔的底部，从而减小第一空腔中的热量的流失，进而有利于提高热电堆传感器的测量精度。

基板10可以为承载基板(carrier wafer)或电路基板，电路基板为完成FEOL(front end of line，前道制程)工艺和BEOL(back end of line，后道制程)工艺以及晶圆针测的CMOS基板，电路基板中形成有读出电路结构。其中，FEOL工艺和BEOL工艺均为本领域中CMOS集成电路制造的常规制程工艺，晶圆针测为本领域的测试CMOS集成电路性能的常规测试方案，在此均不再赘述。

作为一种示例，基板10为电路基板。后续将热电堆结构板20键合在基板10上后，基板10位于热电堆结构板20的下方，因此能够在不增加面积的条件下，实现读出电路结构的垂直系统集成，有利于缩短传感信号到读出电路结构的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。

基板10包括基底100、形成在基底100中的电子元件以及形成在基底100上的第二互连层103，基底100可以为本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。

基底100中形成有通过CMOS制造工艺形成的相应的电子元件以及位于相邻的电子元件之间的隔离结构101，电子元件包括MOS晶体管102、电阻、二极管、电容和存储器等中的至少一种，MOS晶体管102包括栅极结构102a以及位于栅极结构102a两侧的基底100中的源区102b和漏区102c。其中，MOS晶体管102可以包括PMOS晶体管和NMOS晶体管中的至少一种；隔离结构101可以通过局部场氧化工艺或者浅沟槽隔离(STI)工艺形成；第二互连层103通过BEOL工艺形成，具体包括金属层间介电层(IMD)以及位于金属层间介电层中的读出电路结构104，读出电路结构104通过金属层间介电层实现隔离。

读出电路结构104包括与电子元件的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电连接的多层金属互连结构，多层金属互连结构包括依次层叠的多层金属互连层，相邻金属互连层之间通过金属层间介电层实现隔离，且在局部区域通过位于金属层间介电层中的导电通孔(via)结构实现电连接。第二互连层103中具有暴露出读出电路结构104的部分表面的开口105，以形成用于晶圆针测的针测点。

参考图4，在热电堆结构板20上形成第一空腔106，第一空腔106位于第一导电互连结构300背向热电堆结构板20的一侧，且第一空腔106位于所述热电堆结构203上方。

后续将热电堆结构板20键合在基板10上后，即可使第一空腔106位于热电堆结构板20和基板10之间之间，这有利于简化工艺流程、降低工艺成本。

而且，热电堆结构板20和基板10之间通过第一空腔106进行热绝缘，以降低热电堆结构203接收的热量向第一空腔106下方的基板10中传导，进而提高热电堆传感器的测量精度。

本实施例中，第一空腔106形成在热电堆结构板20上，从而有利于提高第一空腔106和热电堆结构203的对准精度。

具体地，形成第一空腔106的步骤包括：在第一互连层30上形成第二钝化层402；刻蚀所述第二钝化层402，形成第一空腔106。

本实施例中，利用依次进行的钝化材料层的沉积工艺和平坦化工艺，形成具有平坦顶面的第二钝化层402，并通过对第二钝化层402进行刻蚀，形成第一空腔106。刻蚀工艺可以为干法刻蚀工艺，从而提高第一空腔106的形貌质量。

第二钝化层402的顶面为平坦面，为后续键合工艺提供平坦的键合表面。

第二钝化层402的材料包括氧化硅、氮化硅、氮氧化硅、低k介质材料、高k介质材料和金属氮化物中的至少一种。

参考图5，所述制作方法还包括：在所述基板10上形成热辐射反射板107。

后续过将热电堆结构板20键合在基板10上后，热辐射反射板107位于第一空腔106的底部，从而能够通过热辐射反射板107将穿透热电堆结构板20的残余辐射反射回热电堆结构板20，进而进一步提高热电堆传感器的测量精度。

需要说明的是，所述制作方法还包括：在所述基板10上形成第三钝化层108，所述第三钝化层108包围在所述热辐射反射板107周围，且顶面与所述热辐射反射板107的顶面齐平或者将所述热辐射反射板107掩埋在内。

其中，基板10为电路基板，且第二互连层103中具有暴露出读出电路结构104的部分表面的开口105(如图3所示)，因此，第三钝化层108还填充于开口105中。

本实施例中，所述热辐射反射板107被第三钝化层108掩埋在内，从而利用第三钝化层108对热辐射反射板107的上表面进行保护。

具体地，先在基板10上形成第一子钝化层，第一子钝化层的顶面为平面，接着在第一子钝化层上形成热辐射反射板107，随后在热辐射反射板107和第一子钝化层上沉积第二子钝化层，第二子钝化层将热辐射反射板107掩埋在内，第二子钝化层和第一子钝化层构成第三钝化层108。

本实施例中，热辐射反射板107和基板10之间通过第一子钝化层相隔离，从而有利于提高热辐射反射板107和基板10之间的电性绝缘效果。在其他实施例中，根据实际情况，也可以不形成第一子钝化层。

第三钝化层108的材料包括氧化硅、氮化硅、氮氧化硅、低k介质材料、高k介质材料和金属氮化物中的至少一种。作为一种示例，第一子钝化层和第二子钝化层的材料相同。

热辐射反射板107的材料包括导电材料和光子晶体材料中的一种或两种，导电材料包括金属、金属硅化物、未掺杂的半导体材料和掺杂的半导体材料中的至少一种。其中，金属硅化物可以是硅化钛(TiSi)，硅化钨(WSi)或硅化铝(AlSi)等，掺杂的半导体材料可以是掺杂有P型离子或N型离子的多晶硅或非晶硅或硅锗等。

其中，形成所述热辐射反射板107的步骤包括：先沉积相应的材料，后对沉积的材料进行刻蚀处理；或者，先沉积相应的材料，后通过离子掺杂工艺或金属硅化工艺对沉积的材料进行工艺处理，并在所述工艺处理后进行刻蚀处理。

本实施例中，以热辐射反射板107的材料为导电材料为例进行说明。具体地，可以通过金属沉积、光刻、刻蚀等一系列工艺或者金属剥离(lift-off)工艺，在基板10上形成热辐射反射板107。

在另一些实施例中，当热辐射反射板的材料为金属硅化物时，热辐射反射板的形成步骤包括：在基板上方形成硅层(例如，单晶硅层或多晶硅层)；对硅层进行金属硅化处理，形成热辐射反射材料层；刻蚀所述热辐射反射材料层，形成热辐射反射板。

在又一些实施例中，当热辐射反射板的材料为掺杂的半导体材料时，热辐射反射板的形成步骤包括：在基板上方形成半导体材料层；对半导体材料层进行N型离子掺杂和P型离子掺杂中的至少一种掺杂工艺，形成热辐射反射材料层；刻蚀所述热辐射反射材料层，形成热辐射反射板。

参考图6，形成第一空腔106和热辐射反射板107后，将热电堆结构板20键合在基板10上，使第一互连层30位于热电堆结构20的下方。

本实施例中，在键合后，所述热辐射反射板107位于第一空腔106的底部下方，即第一空腔106位于在第一互连层30和热辐射反射板107之间，热电堆结构203位于第一空腔106的上方。

热电堆结构板20和基板10之间通过第一空腔106进行热绝缘，以降低热电堆结构203接收的热量向第一空腔106下方的基板10中传导，从而能够提高热电堆传感器的测量精度。

具体地，通过合适的键合工艺，将第三钝化层108与第二钝化层402键合。

本实施例中，在键合后，即可使得第一互连层30位于热电堆结构203的下方，这有利于简化工艺流程、降低工艺成本。

而且，所形成的电堆传感器能够从热电堆结构板20背向基板10的一侧接收热辐射，这有利于减少所述第一互连层30中的一些结构(例如，第一导电互连结构300)对热辐射的吸收和反射，从而能够提高热电堆传感器的测量精度。

本实施例中，基板10为电路基板，因此，将热电堆结构板20键合在电路基板具有读出电路结构104的一面，从而易于实现读出电路结构104和第一导电互连结构300的电连接。

本实施例中，在键合后，所述热电堆结构203至所述热辐射反射板107之间的垂直距离为1/4入射辐射波长λ的的奇数倍，例如为λ/4、3λ/4、5λ/4等，从而有利于实现热辐射反射板107对穿透热电堆结构板20的残余辐射的最大反射能力，从而提高热电堆传感器的测量精度。

参考图7，在键合后，还包括：对热电堆结构板20背向基板10的表面进行减薄处理。

通过进行减薄处理，以减小热电堆结构板20的厚度，从而有利于降低集成厚度。

本实施例中，减薄处理的步骤包括：去除底层半导体层200(如图6所示)。

热电堆结构板20的半导体衬底为绝缘体上硅衬底，去除底层半导体层200时，能够以绝缘层201的表面作为减薄处理的停止位置。而且，绝缘层201对顶层半导体层202表面起到保护作用，降低顶层半导体层202的表面被氧化的概率。

具体地，根据底层半导体层200的材料，选用合适的去除工艺(例如化学机械研磨、刻蚀或者剥离等工艺)，去除底层半导体层200。

参考图8，所述制作方法还包括：在减薄处理后，在热辐射感应区20A外围的热电堆结构板20上形成电连接读出电路结构104和第一导电互连结构300的第二导电互连结构60。

热电堆结构203接收入射辐射后，通过读出电路结构104进行信息的处理，从而实现温差和电能相互转化。

而且，所述读出电路结构104和第一导电互连结构300通过第二导电互连结构60实现电连接，从而能够在不增加面积的条件下，实现读出电路结构的垂直系统集成，有利于缩短传感信号到读出电路结构的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化。

作为一种示例，第二导电互连结构60的形成工艺包括再布线(RDL)工艺。

具体地，形成第二导电互连结构60的步骤包括：形成贯穿热电堆结构板20、第一互连层30、第二钝化层402和第三钝化层108的第一插塞601，第一插塞601的底端与读出电路结构104电连接；形成贯穿热电堆结构板20的第二插塞603，第二插塞603的底端与第一导电互连结构300电连接；在热电堆结构板20背向基板10的一侧形成互连线602，互连线602连接第一插塞601和第二插塞602的顶端，所述互连线602、第一插塞601和第二插塞602构成第二导电互连结构60。其中，第二插塞603的形成工艺与第一插塞601的形成工艺的执行顺序不限定。

本实施例中，形成第一插塞601的步骤包括：刻蚀开口105(如图3所示)上方的热电堆结构板20、第一互连层30、第二钝化层402和第三钝化层108，形成露出读出电路结构104的部分顶面的第一接触孔(未图示)；在第一接触孔的侧壁上覆盖绝缘介质层，绝缘介质层的底部露出相应的读出电路结构104的部分顶面；形成绝缘介质层后，在第一接触孔中填充金属(例如钨、铜)等导电材料，并通过化学机械研磨等工艺去除覆盖在绝缘层201表面上的多余导电材料，以形成顶面与绝缘层201顶面齐平的第一插塞601。

形成第二插塞603的步骤包括：刻蚀热辐射感应区20A外围的热电堆结构板20，形成露出第一导电互连结构300的部分表面的第二接触孔(未图示)；在第二接触孔的侧壁上覆盖绝缘介质层，绝缘介质层的底部露出相应的第一导电互连结构300的表面；形成绝缘介质层后，在第二接触孔中填充金属(例如钨、铜)等导电材料，并通过化学机械研磨等工艺去除覆盖在绝缘层201表面上的多余导电材料，以形成顶面与绝缘层201顶面齐平的第二插塞603。

绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，绝缘介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高k介质和低k介质等中的至少一种。

本实施例中，形成互连线602的步骤括：在第一插塞601、第二插塞603以及绝缘层201的表面上沉积金属层(例如铝、铜)；对金属层进行光刻和刻蚀，以去除热感应辐射区20A中的金属层，剩余的金属层形成互连线602，互连线602覆盖第一插塞601的顶端和第二插塞603的顶端且将第一插塞601的顶端和第二插塞603的顶端电性连接。

在其他实施例中，当热电堆结构板是基于非导电的材料板形成时，第二插塞和第一插塞中的导电材料的侧壁上可以省略绝缘介质层的包围。

结合参考图8，所述制作方法包括：提供具有第二空腔702的盖板70，将盖板70键合到热电堆结构板20背向基板10一侧的表面，第二空腔702位于盖板70和热电堆结构板20之间，并位于热辐射感应区20A的上方。

具体地，在形成第二导电互连结构60之后，将盖板70键合到热电堆结构板20背向基板10一侧的表面，从而降低形成第二导电互连结构60的工艺难度。

本实施例中，形成盖板70的步骤包括：提供盖板基底700；在盖板基底700上沉积腔体材料层；刻蚀腔体材料层至暴露出盖板基底700的表面，在腔体材料层中形成第二空腔702，剩余腔体材料构成腔体壁701。

盖板基底700的材料可以是本领域技术人员熟知的任意合适的材料，例如为玻璃、塑料或半导体材料等。此时，腔体壁701的材料和盖板基底700的材料不同。在其他实施例中，也可以先提供盖板基底，然后刻蚀部分厚度的盖板基底，在盖板基底中形成第二空腔，此时腔体壁的材料和盖板基底的材料相同。

本实施例中，所述第二空腔702背向所述热电堆结构板20的一侧的盖板70上还设有辐射穿透窗口(图未示)，所述辐射穿透窗口至少与所述热电堆结构203垂直对齐。所述辐射穿透窗口用于透射红外线。

所述辐射穿透窗口的材料包括半导体(例如硅、锗或绝缘体上硅等)和有机滤光材料(例如聚乙烯、聚丙烯等材料)中的一种或两种。

所述辐射穿透窗口的形状可以为矩形、正方形或圆形等规则形状，也可以为其他不规则形状。

需要说明的是，所述制作方法还可以包括：在所述辐射穿透窗口上方设置红外增透膜。

此外，在将盖板70键合到热电堆结构板20背向基板10一侧的表面之前，所述制作方法还包括：形成贯穿所述热电堆结构板20和第一互连层30的腔连接通道(未图示)。

所述腔连接通道连通所述第二空腔702和第一空腔106，从而能够通过所述腔连接通道平衡第二空腔702和第一空腔106的气压，避免热电堆结构板20翘曲等问题。

参考图10，将盖板70键合到热电堆结构板20背向基板10一侧的表面后，还包括：去除部分盖板70，使剩余盖板70暴露出第二导电互连结构60。

具体地，通过激光切割等工艺对盖板基底700的边缘进行切边，暴露出互连线602的表面，从而使得互连线602成为热电堆传感器用于实现外接的接触垫。

图11至图14是本发明热电堆传感器的制作方法另一实施例中各步骤对应的结构示意图。

本发明实施例与第二实施例的相同之处在此不再赘述，本发明实施例与前述实施例的不同之处在于：第一空腔106c形成于第一钝化层301c中。

参考图11，提供热电堆结构板20c，包括热辐射感应区20D，热辐射感应区20D中形成有热电堆结构(未标示)；在热电堆结构板20c上形成第一互连层30c，第一互连层30c中至少形成有电连接热电堆结构(未标示)的第一导电互连结构300c。

本实施例中，热电堆结构板20a包括绝缘体上硅衬底，绝缘体上硅衬底包括由下而上依次堆叠的底层半导体层200a、绝缘层201a和顶层半导体层202a。

本实施例中，第一互连层30a还包括第一钝化层301c，所述第一导电互连结构300c位于第一钝化层301c中。

本实施例中，第一互连层30a中的第一导电互连结构300c为多层金属互连结构，第一导电互连结构300c包括多层金属层以及电性连接相邻两层金属层的导电通孔结构，第一钝化层301c露出最顶层的金属层。此时，第一导电互连结构300c靠近热电堆结构(未标示)的最底层的金属层电连接所述热电堆结构。

第一钝化层301c露出最顶层的金属层，以便于后续实现第一导电互连结构300c和基板中的读出电路结构的键合和电连接。

继续参考图11，刻蚀部分厚度的第一钝化层301c，形成第一空腔106c。

具体地，采用各向异性的干法刻蚀工艺刻蚀第一钝化层301c，以提高第一空腔106c的形貌质量，并有利于精确控制第一空腔106c的深度。

参考图12，提供基板10c；在基板10c上形成热辐射反射板107c。

本实施例中，基板10c为电路基板，包括基底(未标示)、形成在基底中的电子元件以及形成在基底上的第二互连层103c。第二互连层103c包括读出电路结构104c，读出电路结构104c通过金属层间介电层实现隔离。

第二互连层103c中形成有露出读出电路结构104c的部分表面的开口105c，以形成用于晶圆针测的针测点。开口105c露出读出电路结构104c的部分表面，从而为后续实现第一导电互连结构300c和读出电路结构104c的键合和电连接做准备。对基板10c的具体描述，可参考前述实施例中的相关描述，在此不再赘述。

本实施例中，以热辐射反射板107c的材料为导电材料为例进行说明。具体地，可以通过金属沉积、光刻、刻蚀等一系列工艺或者金属剥离(lift-off)工艺，形成热辐射反射板107c。对热辐射反射板107c及其形成工艺的具体描述，可参考前述实施例的相关描述，在此不再赘述。

参考图13，将热电堆结构板20c键合在基板10c上。

本实施例中，基板10c和第一互连层30c键合连接，且第一导电互连结构300c和基板10c中的读出电路结构104c键合并电连接。从而能够进一步降低热电堆传感器的垂直集成厚度。

具体地，热电堆结构(未标示)的最顶层金属层的部分表面和读出电路结构104c的部分表面通过导电胶、导电金属、焊球等导电材料404c键合在一起并电性连接。

作为一种实例，导电材料404c填充在开口105c(如图12所示)中。

参考图14，后续制程还包括：去除底层半导体层200c(如图13所示)；去除底层半导体层200c后，形成第二导电互连结构(未标示)，并键合具有第二空腔702c的封盖70c，且使得封盖70c暴露出第二导电互连结构。

这些步骤的具体过程可参考前述实施例的具体描述，在此不再赘述。

本实施例中，第二导电互连结构包括形成于热感应辐射区20D外围的第一插塞601c。

对第一插塞601c及其形成工艺的具体描述，可参考前述实施例中的相关描述，在此不再赘述。

对本实施例所述形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种热电堆传感器的制作方法，其特征在于，包括：

提供热电堆结构板和基板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区中形成有热电堆结构；

在所述热电堆结构板上形成第一互连层，所述第一互连层包括第一钝化层，所述第一钝化层中至少形成有第一导电互连结构，所述第一导电互连结构电连接所述热电堆结构；

刻蚀部分厚度的所述第一钝化层，在所述热电堆结构板上的所述第一钝化层中形成第一空腔，所述第一空腔位于所述第一导电互连结构背向所述热电堆结构板的一侧，且所述第一空腔位于所述热电堆结构上方；

形成所述第一空腔后，将所述热电堆结构板键合在所述基板上，使所述第一互连层位于所述热电堆结构的下方；

提供具有第二空腔的盖板；

将所述盖板键合到所述热电堆结构板背向所述基板一侧的表面，所述第二空腔位于所述盖板和所述热电堆结构板之间，并位于所述热辐射感应区上方。

2.如权利要求1所述的制作方法，其特征在于，所述提供热电堆结构板的步骤包括：提供半导体衬底；

对所述半导体衬底的部分区域进行N型离子掺杂和P型离子掺杂中的至少一种，以形成N型掺杂区和P型掺杂区中的至少一种，作为所述热电堆结构。

3.如权利要求1所述的制作方法，其特征在于，所述热电堆结构板包括绝缘体上硅衬底，所述绝缘体上硅衬底包括由下而上依次堆叠的底层半导体层、绝缘层和顶层半导体层，所述热电堆结构形成于所述顶层半导体层中；

在键合后，所述制作方法还包括：去除所述底层半导体层。

4.如权利要求1所述的制作方法，其特征在于，所述制作方法还包括：在键合之前，在所述基板上形成热辐射反射板；

在键合后，所述热辐射反射板位于所述第一空腔的底部下方。

5.如权利要求4所述的制作方法，其特征在于，在键合后，所述热电堆结构和所述热辐射反射板之间的垂直距离为1/4辐射波长的奇数倍。

6.如权利要求1所述的制作方法，其特征在于，形成所述第一互连层的步骤包括：先在所述热电堆结构板上形成第一导电互连结构，后形成第一钝化层于所述热电堆结构板上，所述第一钝化层将所述第一导电互连结构掩埋在内；

或者，先在所述热电堆结构板上形成第一钝化层，后在所述第一钝化层中形成第一导电互连结构。

7.如权利要求1所述的制作方法，其特征在于，形成所述第一空腔的步骤包括：在所述第一互连层上形成第二钝化层；刻蚀所述第二钝化层，形成第一空腔。

8.如权利要求4所述的制作方法，其特征在于，形成所述热辐射反射板的步骤包括：先沉积相应的材料，后对沉积的材料进行刻蚀处理；

或者，先沉积相应的材料，后通过离子掺杂工艺或金属硅化工艺对沉积的材料进行工艺处理，并在所述工艺处理后进行刻蚀处理。

9.如权利要求4所述的制作方法，其特征在于，在键合之前，所述制作方法还包括：在所述基板上形成第三钝化层，所述第三钝化层包围在所述热辐射反射板周围，且顶面与所述热辐射反射板的顶面齐平或者将所述热辐射反射板掩埋在内。

10.如权利要求1所述的制作方法，其特征在于，所述基板为承载基板；

或者，所述基板为电路基板，所述电路基板中形成有读出电路结构。

11.如权利要求1所述的制作方法，其特征在于，所述第二空腔背向所述热电堆结构板的一侧的盖板上还设有辐射穿透窗口，所述辐射穿透窗口至少与所述热电堆结构垂直对齐。

12.如权利要求1所述的制作方法，其特征在于，所述基板为电路基板，所述电路基板中形成有读出电路结构；

在键合后，所述制作方法还包括：在所述热辐射感应区外围的所述热电堆结构板上形成第二导电互连结构，所述第二导电互连结构电连接所述读出电路结构和所述第一导电互连结构。

13.如权利要求4所述的制作方法，其特征在于，所述热辐射反射板的材料包括导电材料和光子晶体材料中的一种或两种，所述导电材料包括金属、金属硅化物、未掺杂的半导体和掺杂的半导体中的至少一种。