CN112117373B - 热电堆传感器的制作方法 - Google Patents

热电堆传感器的制作方法 Download PDF

Info

Publication number
CN112117373B
CN112117373B CN202010617271.7A CN202010617271A CN112117373B CN 112117373 B CN112117373 B CN 112117373B CN 202010617271 A CN202010617271 A CN 202010617271A CN 112117373 B CN112117373 B CN 112117373B
Authority
CN
China
Prior art keywords
thermopile
circuit substrate
plug
layer
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010617271.7A
Other languages
English (en)
Other versions
CN112117373A (zh
Inventor
黄河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN202010617271.7A priority Critical patent/CN112117373B/zh
Publication of CN112117373A publication Critical patent/CN112117373A/zh
Priority to PCT/CN2021/103821 priority patent/WO2022002169A1/zh
Application granted granted Critical
Publication of CN112117373B publication Critical patent/CN112117373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0069—Thermal properties, e.g. improve thermal insulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G01J2005/123—Thermoelectric array

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明实施例提供了一种热电堆传感器的制作方法，提供热电堆结构板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区中形成有热电堆结构；提供电路基板，在所述电路基板上形成热辐射隔离板，并形成第一沟槽于覆盖所述电路基板的支撑层，所述热辐射隔离板位于所述第一沟槽的下方；将所述热电堆结构板与所述电路基板键合，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间形成第一空腔，所述热辐射隔离板位于所述热电堆结构的下方。本发明实施例所提供的热电堆传感器的制作方法所得的热电堆传感器可以避免红外辐射的流失，提高测量精度。

Description

热电堆传感器的制作方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种热电堆传感器的制作方法。
背景技术
热电堆传感器(英文名称：transducer/sensor)是一种检测装置，通过将感应到的被测信息按一定规律变换成为对应的信号输出，以实现对信息的检测。典型的热电堆传感器如温度热电堆传感器、压力热电堆传感器、光学热电堆传感器等，不仅促进了传统产业的改造和更新换代，还不断开拓新型工业，成为人们关注的焦点。
随着微电子机械系统(MEMS)技术的迅猛发展，基于MEMS微机械加工技术制作的微型化热电堆传感器以其尺寸小、价格低等优势被广泛应用于测温、气体传感、光学成像等领域。
然而，现有的热电堆传感器的器件精度有待提高。
发明内容
本发明解决的问题是如何提高热电堆传感器的器件精度。
为解决上述问题，本发明实施例提供了一种热电堆传感器的制作方法，包括：
提供热电堆结构板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区中形成有热电堆结构；
提供电路基板，在所述电路基板上形成热辐射隔离板，并形成第一沟槽于覆盖所述电路基板的支撑层，所述热辐射隔离板位于所述第一沟槽的下方；
将所述热电堆结构板与所述电路基板键合，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间形成第一空腔，所述热辐射隔离板位于所述热电堆结构的下方。
与现有技术相比，本发明实施例的技术方案有如下优点：
本发明实施例所提供的热电堆传感器的制作方法中，通过形成第一空腔，可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的电路基板中传导，以进一步避免红外辐射的流失，提高热电堆传感器的测量精度。
本发明实施例所提供的热电堆传感器的制作方法中，于所述第一沟槽的下方形成有热辐射隔离板，所述热辐射隔离板可以将下方的电路基板与上方的热辐射感应区进行热绝缘，防止下方的电路基板所产生的热量对上方的热辐射感应区产生影响，也可以提高热电堆传感器的测量精度。
本发明实施例所提供的热电堆传感器的制作方法中，在所述电路基板与所述热电堆结构板键合后，所述第一空腔下方为电路基板，从而可以避免开放的空腔对应的辐射流失，提高了热电堆传感器的测量精度，还在不增加面积的条件下，实现了器件的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1-图10为本发明实施例所提供的热电堆传感器的制作方法中各步骤对应的结构示意图。
图11为本发明实施例所提供的又一热电堆传感器的结构示意图；
图12为本发明实施例所提供的又一热电堆传感器的结构示意图。
具体实施方式
由背景技术可知，现有的热电堆传感器的器件精度有待提高。
发明人分析认为，热电堆传感器又称为热电堆红外探测器，传统的热电堆传感器，通过在介质薄膜上淀积多晶硅/金属制作热偶对以感应温度信息，然后通过背面硅各向异性湿法腐蚀的制作方法在介质薄膜下方形成隔热空腔以增加热阻，并将热偶对电连接至热偶对侧边形成的电路结构上，从而实现感应信号的传输。但该方法形成的器件下方没有衬底结构，隔热空腔中的热量仍会以一定的形式流失，从而使得热电堆传感器的测量精度不高。
为解决上述问题，本发明实施例提供了一种热电堆传感器的制作方法，包括：
提供热电堆结构板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区中形成有热电堆结构；
提供电路基板，在所述电路基板上形成热辐射隔离板，并形成第一沟槽于覆盖所述电路基板的支撑层，所述热辐射隔离板位于所述第一沟槽的下方；
将所述热电堆结构板与所述电路基板键合，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间形成第一空腔，所述热辐射隔离板位于所述热电堆结构的下方。
本发明实施例所提供的热电堆传感器的制作方法中，通过形形成第一空腔，可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的电路基板中传导，以进一步避免红外辐射的流失，提高热电堆传感器的测量精度。
本发明实施例所提供的热电堆传感器的制作方法中，于所述第一沟槽的下方形成有热辐射隔离板，所述热辐射隔离板可以将下方的电路基板与上方的热辐射感应区进行热绝缘，防止下方的电路基板所产生的热量对上方的热辐射感应区产生影响，也可以提高热电堆传感器的测量精度。
本发明实施例所提供的热电堆传感器的制作方法中，在所述电路基板与所述热电堆结构板键合后，所述第一空腔下方为电路基板，从而可以避免开放的空腔对应的辐射流失，提高了热电堆传感器的测量精度，还在不增加面积的条件下，实现了器件的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1-图10，图1-图10是本发明实施例所提供的热电堆传感器的制作方法中各步骤对应的结构示意图。
如图1所示，提供热电堆结构板20，所述热电堆结构板20具有热辐射感应区20A，所述热辐射感应区20A中形成有热电堆结构。
所述热电堆结构板20可以包括第一基底200，所述热电堆结构形成在第一基底200上。所述第一基底200可以是本领域技术人员熟知的任意合适的衬底材料，例如硅、锗、硅锗、砷化镓、磷化铟等体半导体衬底材料。
所述第一基底200上可以形成有半导体层202和介质层201，半导体层202用于形成热电堆结构，半导体层202的材料可以是未掺杂的半导体层(例如多晶硅或单晶硅等)，或者N型掺杂或P型掺杂的半导体层，半导体层202可以通过外延工艺或者离子注入工艺形成。介质层201用于隔离热电堆结构和第一基底，介质层201的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。
如图1所示，在一种具体实施方式中，第一基底200、介质层201和半导体层202由绝缘体上硅衬底形成，第一基底200为绝缘体上硅衬底的底层单晶硅，介质层201为绝缘体上硅衬底中的二氧化硅，半导体层202为绝缘体上硅衬底的顶层单晶硅。通过对半导体层202中的部分区域进行N型和/或P型离子掺杂注入，以形成至少一种热感应微结构作为热电堆结构。
其中，热电堆结构的分布区域作为热辐射感应区20A，热辐射感应区20A外围的区域用于后续制作第二互连结构。
在一种具体实施方式中，热电堆结构包括材料不同的第一热感应微结构203a和第二热感应微结构203b，第一热感应微结构203a为N型掺杂的单晶硅，第二热感应微结构203b为P型掺杂的单晶硅。第一热感应微结构203a和第二热感应微结构203b可以具有大致对称的结构，从而在第一热感应微结构203a和第二热感应微结构203b之间产生大致对称的热感应效果，提高热电堆传感器的测量精度。
需要说明的是，在一种具体实施方式中，第一热感应微结构203a和第二热感应微结构203b均为单层结构，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，第一热感应微结构203a和第二热感应微结构203b也可以分别为叠层结构，此时，可以通过向半导体层202中进行多次离子注入来形成，相邻两次离子注入的浓度或者能量或者掺杂类型不同。此外，第一热感应微结构203a和第二热感应微结构203b的材料也不仅仅限定于掺杂的半导体，在本发明的其他实施例中，还可以通过金属层的图案化刻蚀、半导体层的图案化刻蚀、半导体层的金属硅化等中的至少一种工艺来在第一基底200上形成相应的热感应微结构，由此使得热感应微结构的材料还可以是金属、未掺杂的半导体、金属硅化物等中的至少一种。
请参考图2，形成第一互连层于所述热电堆结构板上，所述第一互连层中至少形成有第一互连结构，所述第一互连结构电性连接所述热电堆结构，且后续与读出电路电连接。
所述第一互连结构可以通过金属层沉积、光刻、刻蚀等一系列工艺或者金属剥离工艺，在半导体层202上形成第一互连结构，所述第一互连结构可以是单层金属层，以降低热电堆传感器的集成厚度。
所述第一互连结构可以包括与第一热感应微结构203a电性连接的第一互连线300a，以及，与第二热感应微结构203b电性连接的第二互连线300b。
在一种具体实施方式中，所述第一互连结构的材料可以为铜、钛、铝、钨等金属和/或金属硅化物材料的一种或多种。
请参考图3，所述第一互连结构上还可以覆盖有第一隔离层301。所述第一隔离层301用于覆盖所述第一互连线300a和第二互连线300b以及热电堆结构，以避免对应结构被污染或氧化，并实现相邻第一互连结构中的相邻互连线之间必要的绝缘隔离。具体的，可以采用沉积工艺形成所述第一隔离材料层(图中未示出)，并采用化学机械抛光(CMP)工艺对第一隔离材料层进行顶面平坦化，形成所述第一隔离层301。
所述第一隔离层301的材料可以为二氧化硅、氮化硅、氮氧化硅等材料中的一种或多种。
在一种具体实施方式中，还可以贯穿所述热电堆结构板和所述第一互连层形成腔连接通孔，所述腔连接通道贯穿所述热电堆结构板20和所述第一互连层，并连通图10中所示的第二空腔502和所述第一空腔602，由此能够通过腔连接通孔平衡第二空腔502和第一空腔602的气压，避免热电堆结构板20翘曲等问题。
请参考图4，提供电路基板10。
提供的电路基板10可以为完成FEOL制程和BEOL制程以及晶圆针测的CMOS电路基板，其中所述FEOL制程和BEOL制程均为本领域中CMOS集成电路制造的常规制程，所述晶圆针测为本领域的测试CMOS集成电路性能的常规测试方案，在此均不再详细描述。
需要说明的是，所述电路基板10包括热辐射对应区20B(示于图5)，所述热辐射对应区与所述热辐射感应区相对应，含义为所述热辐射对应区20B在所述电路基板10的投影与所述热辐射感应区20A在所述热电堆结构板20的投影相同，所述热辐射对应区20B可以为对应器件结构分布的区域，所述热辐射对应区20B在所述电路基板的投影与热辐射感应区20A在所述热电堆结构板的投影相同，用于在后续键合工艺中，使热辐射感应区20A与所述热辐射对应区20B重合，从而实现热电堆结构板20和电路基板1-的位置对应。
电路基板10可以包括第二基底100、器件结构和与器件结构电连接的读出互连结构104a、104b，其中，器件结构形成在所述第二基底100中，所述读出互连结构104a、104b形成在所述第二基底100上。器件结构和与器件结构电连接的读出互连结构104a、104b可以构成读出电路。
其中，第二基底100可以为本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。第二基底100中已通过CMOS制造工艺形成了相应的器件结构以及位于相邻的器件结构之间的器件隔离结构，器件结构可以包括MOS晶体管、电阻、二极管、电容、存储器等中的至少一种。
在一种具体实施方式中，以器件结构为MOS晶体管为例，其中，MOS晶体管102可以包括栅极102a以及位于栅极102a两侧的源极102b和漏极102c。器件隔离结构101可以是通过局部场氧化工艺或者浅沟槽隔离(STI)工艺形成。读出互连结构104a、104b可以通过与器件结构的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电性连接的多层金属互连结构电连接，从而实现读出互连结构104a、104b与器件结构的电性连接。
其中，所述第二基底100上还形成有层间介质材料层103，从而将相邻金属互连层隔离开。其中，电路基板10的层间介质材料层103还分别暴露出读出互连结构104a、104b的部分表面的开口，以形成用于晶圆针测的第一针测点和第二针测点。层间介质材料层103的材料可以包括二氧化硅、氮化硅、介电常数K低于二氧化硅的低K介质、K高于二氧化硅的高K介质、金属氮化物等中的至少一种。
请继续参考图5，在所述电路基板10上形成热辐射隔离板701，形成第一沟槽600于覆盖所述电路基板的支撑层601，并使热辐射隔离板701位于所述第一沟槽600的下方。
所述热辐射隔离板701的材料为金属。
具体的，可以通过金属沉积、光刻、刻蚀等一系列工艺或者金属剥离工艺形成热辐射隔离板701。
在一种具体实施方式中，形成热辐射隔离板于所述第一沟槽的下方的步骤可以包括：
在所述电路基板上形成支撑层601；
图形化所述支撑层，形成初始沟槽；
填充第一厚度的所述初始沟槽，形成所述热辐射隔离板701，所述热辐射隔离板701位于所述初始沟槽的底部，所述初始沟槽未被填充的部分为所述第一沟槽600。
其中，当所述热辐射隔离板701为金属材料时，可以通过沉积工艺分别形成所述隔离材料层。当所述热辐射隔离板701为金属硅化物时，所述隔离材料层的形成步骤包括：先形成硅层，后对硅层进行金属硅化处。当所述热辐射隔离板701为掺杂的半导体时，所述隔离材料层的形成步骤包括：先形成半导体层，后对半导体层进行N型和/或P型掺杂。
在一种具体实施方式中，可以进一步形成第一钝化层710，所述第一钝化层710至少覆盖所述热辐射隔离板701,从而实现热辐射隔离板701与第一空腔的隔离。具体的，所述填充第一厚度的所述初始沟槽，形成所述热辐射隔离板701的步骤之后，还包括：填充第二厚度的所述初始沟槽，形成第一钝化层710，所述第一钝化层710至少覆盖所述热辐射隔离板701。可以采用沉积工艺形成所述第一钝化材料层。当然，在所述去除所述热辐射对应区20B外的所述隔离材料层的步骤中还包括：去除所述热辐射对应区20B外的第一钝化材料层，形成第一钝化层710。
在一种具体实施方式中，形成热辐射隔离板于所述第一沟槽的下方的步骤还可以包括：
在所述电路基板上形成热辐射隔离板701，所述热辐射隔离板701至少覆盖所述电路基板；
形成支撑层601，所述支撑层601至少覆盖所述热辐射隔离板701露出的部分电路基板；
图形化所述支撑层601，形成与所述热辐射对应区20B对应的所述第一沟槽600。
支撑层601所形成的第一沟槽600的深度小于或等于支撑层601的厚度。可以采用沉积工艺形成支撑材料层(图中未示出)，支撑材料层覆盖所述第一互连线300a和第二互连线300b以及热电堆结构，采用光刻和刻蚀工艺对支撑材料层进行图形化处理，形成第一沟槽600，剩余的支撑材料层形成所述支撑层601。所述支撑层601用于为后续形成第一空腔提供基础，另一方面，所述支撑层601还可以覆盖所述第一互连线300a和第二互连线300b以及热电堆结构，以避免对应结构被污染或氧化，并实现相邻第一互连结构中的相邻互连线之间必要的绝缘隔离。
所述支撑层601的材料可以为二氧化硅、氮化硅、氮氧化硅等材料中的一种或多种。
其中在所述电路基板上形成热辐射隔离板701的步骤可以包括：
形成隔离材料层(未示出)，所述隔离材料层覆盖所述电路基板；
去除所述热辐射对应区20B外的所述隔离材料层，以剩余的隔离材料层为热辐射隔离板701。
在一种具体实施方式中，也可以在热辐射隔离板701上进一步形成第一钝化层710，从而实现热辐射隔离板701和第一空腔602(示于图6中)的隔离。当然，在所述去除所述热辐射对应区20B外的所述隔离材料层的步骤中还包括：去除所述热辐射对应区20B外的第一钝化材料层，形成第一钝化层710。
在另一种具体实施方式中，形成热辐射隔离板701的过程可以包括：在所述电路基板10上形成介质层(未示出)，所述介质层具有开口，所述开口至少对应所述基板的所述热辐射对应区；填充所述开口，形成所述热辐射隔离板701；具体地，填充所述开口形成热辐射隔离板701的步骤中，热辐射隔离板701可以完全填满甚至覆盖所述开口，在另一实施例中，热辐射隔离板701也可以部分填充所述开口。
在另一种具体实施方式中，形成热辐射隔离板70的过程可以包括：形成覆盖所述电路基板10的介质材料层(未示出)；去除所述热辐射对应区20B内的介质材料层，形成开口(未示出)，所述开口至少对应所述基板的所述热辐射对应区，以剩余的介质材料层作为介质层；依次形成保形覆盖所述介质层和所述开口的隔离材料层；去除所述开口外的隔离材料层，以剩余的隔离材料层为热辐射隔离板701。其中，本步骤中，所述开口可以为仅用于形成热辐射隔离板701的开口，对应的开口深度仅与热辐射隔离板701的厚度相适应，也可以小于用于形成热辐射隔离板701的厚度。需要说明的是，在去除开口外的隔离材料层时，可以采用化学机械抛光(CMP)工艺去除。
在一种具体实施方式中，还在形成热辐射隔离板701之后，进一步形成第一钝化层710，从而实现热辐射隔离板701和第一空腔的隔离。具体地，形成热辐射隔离板701，形成至少覆盖所述热辐射隔离板701的第一钝化层710。
本发明实施例中，通过采用刻蚀的工艺在支撑层601的与所述热辐射感应区相对的部分形成第一沟槽600，后续所述热电堆结构板与电路基板键合后，使所述第一沟槽600夹设在所述热电堆结构板和所述电路基板之间形成第一空腔602，不但工艺简单，还可以通过第一空腔602进行热绝缘，防止热电堆结构接收的热量向第一空腔602下方的电路基板中传导，避免开放的第一沟槽600对应的感应信息流失，提高传感器的测量精度。
请参考图6，将所述热电堆结构板与电路基板10键合，使所述第一沟槽600夹设在所述热电堆结构板20和所述电路基板20之间形成第一空腔602，所述热辐射隔离板701位于所述热电堆结构的下方。
将所述电路基板10与所述热电堆结构板键合，使所述第一沟槽600夹设在所述热电堆结构板20和所述电路基板10之间，以形成第一空腔602，并使所述热辐射感应区20A与所述热辐射对应区20B在所述电路基板10上的投影重合，且使所述热辐射隔离板701位于所述热电堆结构的下方。
其中，将所述电路基板10与所述热电堆结构板键合之后，所述第一互连结构可以位于所述热电堆结构的下方，也可以位于所述热电堆结构的上方。
当所述第一互连结构位于所述热电堆结构的下方时，不会对红外辐射形成阻挡，使红外辐射传输至热电堆结构的路径通畅，同时可以减少红外辐射向第一空腔传输，提高器件的测量精度。
为了使所述第一互连结构位于所述热电堆结构的下方，可以将所述热电堆结构板20倒置键合在所述电路基板10上。
在一种具体实施方式中，所述将所述电路基板10与所述热电堆结构板键合的步骤，具体为：将所述热电堆结构板和第一互连层倒置固定在所述电路基板具有所述读出互连结构104a、104b的一侧。
请参考图7，本发明实施例进一步对所述热电堆结构板背离所述电路基板一侧进行减薄处理，去除所述第一基底200。由此可以降低集成厚度，以及，降低后续第二互连结构的制作难度。
具体地，可以根据所述第一基底200的材料，来选用合适的去除工艺(例如化学机械抛光、刻蚀或者剥离等)，去除所述第一基底200。
请参考图8，所述热电堆传感器的制作方法还包括：形成第二互连结构40a、40b，所述第二互连结构40a、40b电性连接所述读出互连结构104a、104b和所述第一互连结构。所述第二互连结构40a、40b用于将所述第一互连结构和所述读出互连结构104a、104b的电信号输出。其中，所述第二互连结构40a、40b形成于所述热辐射感应区20A外围的所述热电堆结构板20上。
具体的，所述第二互连结构40a、40b的结构可以有多种。
在一种具体实施方式中，形成所述第二互连结构40a、40b的步骤可以包括：在所述热电堆结构板背离所述电路基板一侧形成第一互连通孔(未示出)和第二互连通孔(未示出)，所述第一互连通孔暴露所述热电堆结构板的第一互连结构，所述第二互连通孔暴露所述电路基板中的读出互连结构；在所述第一互连通孔和所述第二互连通孔的侧壁上形成绝缘介质层；在所述第一互连通孔中形成第一插塞，在所述第二互连通孔中形成第二插塞；在所述热电堆结构板表面形成插塞互连线，所述插塞互连线连接所述第一插塞和所述第二插塞。
在一种具体实施方式中，所述第二互连结构40a、40b通过重布线工艺形成，其具体包括形成第二插塞401a、401b的工艺、形成第一插塞403a、403b的工艺以及形成互连线402a、402b的工艺。其中，形成第二插塞401a、401b的工艺与形成第一插塞403a、403b的工艺的执行顺序不限定。第二插塞401a、第一插塞403a以及互连线402a组成第二互连结构40a，第二插塞401b、第一插塞403b以及互连线402b组成第二互连结构40b。
形成第一插塞403a、403b的工艺具体包括：首先，刻蚀所述热辐射感应区20A外围的所述热电堆结构板20、第一隔离层301、支撑层601、第二钝化层720以及部分层间介质材料层103，以形成分别暴露出读出互连结构104a、104b的部分顶面的第一接触孔(未图示)；然后，在所述第一接触孔的侧壁上覆盖绝缘介质层，绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，所述绝缘介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质、低K介质等中的至少一种，所述绝缘介质层的底部暴露出相应的读出互连结构104a、104b的部分顶面；接着，在第一接触孔中填充金属(例如钨、铜)等导电材料，并通过化学机械抛光等工艺去除覆盖在介质层201表面上的多余导电材料，以形成顶面与介质层201顶面齐平的第一插塞403a、403b。在一种具体实施方式中，第一插塞403a的底端与读出互连结构104a电性连接。第一插塞403b的底端与读出互连结构104b电性连接。
形成第二插塞401a、401b的工艺具体包括：首先，刻蚀所述热辐射感应区20A外围的所述热电堆结构板20，以形成暴露出第一互连结构的部分表面的第二接触孔(未图示)；然后，在所述第二接触孔的侧壁上覆盖绝缘介质层，绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，所述绝缘介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质、低K介质等中的至少一种，所述绝缘介质层的底部暴露出相应的第一互连结构的表面；接着，在第二接触孔中填充金属(例如钨、铜)等导电材料，并通过化学机械抛光等工艺去除覆盖在介质层201表面上的多余导电材料，以形成顶面与介质层201顶面齐平的第二插塞401a、401b。在一种具体实施方式中，第二插塞401a的底端与第一互连线300a电性连接。第二插塞401b的底端与第二互连线300b电性连接。
形成互连线402a、402b的工艺具体包括：在第一插塞403a、403b、第二插塞401a、401b以及介质层201的表面上沉积金属层；对所述金属层进行光刻和刻蚀，以去除热辐射感应区20A中的金属层，剩余的金属层形成互连线402a、402b，互连线402a覆盖第一插塞403a的顶端和第二插塞401a的顶端且将第一插塞403a的顶端和第二插塞401a的顶端电性连接，互连线402b覆盖第一插塞403b的顶端和第二插塞401b的顶端且将第一插塞403b的顶端和第二插塞401b的顶端电性连接。
需要说明的是，当热电堆结构板20是基于非导电的材料板形成时，第二插塞401a、401b和第一插塞403a、403b中的导电材料的侧壁上可以省略绝缘介质层。
当然，所述第二互连结构的结构还可以有其他形式。
请参考图11，图11为本发明实施例所提供的又一热电堆传感器的结构示意图。如图11所示，所述第二互连结构可以包括设置热辐射感应区20A外围的第三插塞110a、110b和第四插塞，所述第四插塞包括贯穿热电堆结构板20的热电堆第二子插塞(如图11中的400a、400b所示)以及贯穿支撑层601(如图11中的109a、109b所示)的电路基板第二子插塞。
其中所述电路基板第二子插塞109a、109b和第三插塞110a、110b可以在热电堆结构板与电路基板键合之前通过刻蚀、填充形成，所述热电堆第二子插塞400a、400b在键合之后形成，与上文的第一插塞403a、403a形成方法类似，在此不再赘述。
具体地，一第四插塞主要由热电堆第二子插塞400a和电路基板第二子插塞109a组成，另一第四插塞主要由热电堆第二子插塞400b和电路基板第二子插塞109b组成。所述热电堆第二子插塞400a的底端和所述电路基板第二子插塞109a的顶端键合并电性连接，所述热电堆第二子插塞400a的顶端被所述封盖和所述热电堆结构板20暴露出来，所述电路基板第二子插塞109a的底端电性连接读出互连结构104a。所述热电堆第二子插塞400b的底端和所述电路基板第二子插塞109b的顶端键合并电性连接，所述热电堆第二子插塞400b的顶端被所述封盖和所述热电堆结构板20暴露出来，所述电路基板第二子插塞109b的底端电性连接读出互连结构104b。所述第三插塞110a与所述电路基板第二子插塞109a位于同一侧，且贯穿所述支撑层601，所述第三插塞110a顶端与第一互连线300a键合并电性连接，第三插塞110a底端电性连接读出互连结构104a，所述第三插塞110b与所述电路基板第二子插塞109b位于同一侧，且贯穿所述支撑层601，所述第三插塞110a顶端与第二互连线300b键合并电性连接，所述第三插塞110a底端电性连接读出互连结构104b。所述热电堆第二子插塞400a的底面、所述热电堆第二子插塞400b的底面、所述电路基板第二子插塞109a的顶面、所述热电堆第二子插塞109b的顶面以及所述第三插塞110a的顶面、所述第三插塞110a、110b的顶面均与所述支撑层601的顶面齐平。所述热电堆第二子插塞400a、400b的顶面均与所述热电堆结构板20的顶面齐平。
第一互连层的第一互连结构是多层金属互连结构，其第一互连线300a和第二互连线300b分别包括多层金属层以及电性连接相邻两层金属层的导电通孔，此时所述第一互连线300a靠近第一热感应微结构203a的底层结构电性连接所述第一热感应微结构203a，远离第一热感应微结构203a的顶层结构通过所述第三插塞110a电性连接基板10中的读出互连结构104a，所述第二互连线300b靠近第二热感应微结构203b的底层结构电性连接所述第二热感应微结构203b，远离第二热感应微结构203b的顶层结构通过所述第三插塞110b电性连接基板10中的读出互连结构104b。
请参考图12，图12为本发明实施例所提供的又一热电堆传感器的结构示意图，如图12所示，所述第二互连结构还可以包括：第四插塞403a、403b和第三插塞404a、404b。所述第四插塞403a、403b通过接触孔工艺形成，其结构和位置均与图10所示的热电堆传感器中的第一插塞403a、403b相同，在此不再赘述。其中，所述第三插塞404a、404b可以在热电堆结构板与电路基板键合之前通过刻蚀、填充形成。
所述第一互连层的互连结构是多层金属互连结构，其第一互连线300a和第二互连线300b分别包括多层金属层以及电性连接相邻两层金属层的导电通孔，此所述时第一互连线300a靠近第一热感应微结构203a的底层结构电性连接所述第一热感应微结构203a，远离第一热感应微结构203a的顶层结构的部分表面和读出互连结构104a的部分表面通过所述第三插塞404a键合在一起并电性连接。所述第二互连线300b靠近第二热感应微结构203b的底层结构电性连接所述第二热感应微结构203b，远离第二热感应微结构203b的顶层结构的部分表面和读出互连结构104b的部分表面通过所述第三插塞404b键合在一起并电性连接。
当然，如果将所述热电堆结构板20键合在所述电路基板10上后，所述第一互连结构位于所述热电堆结构20的下方时，所述第三插塞可以包括：热电堆第一子插塞，所述热电堆第一子插塞位于所述热电堆结构板朝向所述电路基板的一侧，与所述第一互连结构电性连接；电路基板第一子插塞，与所述第三互连结构电性连接，所述电路基板第一子插塞位于所述电路基板，且贯穿所述支撑结构，待将所述热电堆结构板键合在所述电路基板上之后，所述热电堆第一子插塞与所述电路基板第一子插塞电性连接。可以理解的是，所述热电堆第一子插塞和所述电路基板第一子插塞均在所述热电堆结构板20键合在所述电路基板10上之前形成。所述热电堆第一子插塞的形成方法与电路基板第二子插塞622a、622b的形成方法类似，在此不再赘述。
请参考图9-图10，在形成所述第二互连结构40a、40b之后，还进一步在所述热电堆传感器上设置封盖，以保护所述热电堆传感器的热辐射感应区20A。
具体的，提供具有第二沟槽的封盖；
将所述封盖键合到所述热电堆结构板，且所述第二沟槽夹设在所述封盖和所述热电堆结构板之间形成第二空腔502，且所述第二空腔502与所述第一空腔602对准；
对所述封盖进行切割，至少暴露所述插塞互连线。
所述封盖的所述辐射感应区上方可以形成有辐射穿透窗口。
其中，所述封盖的材料可以为玻璃、塑料、半导体等，通过将所述封盖键合到所述热电堆结构板背离所述电路基板的表面，以覆盖所述热电堆结构板的热辐射感应区20A，并且，基于所述第二沟槽的设置，使所述热电堆结构板的热辐射感应区20A上方为腔体结构，避免了相关材料对热电堆结构板的热辐射感应区的接触，从而避免对热电堆结构板的热辐射感应区20A造成影响。
所述辐射穿透窗口的形状可以根据需要选择设置，例如圆形，矩形等。所述辐射穿透窗口的材料包括半导体(例如硅、绪或环、绝缘体上硅等)或有机滤光材料(例如聚乙烯、聚丙烯等材料)中的一种或两种。
所述辐射穿透窗口上可以设置有红外增透膜。
在一种具体实施方式中，提供具有第二沟槽的封盖的步骤为：提供第三基底，然后在第三基底上沉积腔体材料层，刻蚀所述腔体材料层至暴露出第三基底的表面，在腔体材料层中形成第二沟槽，剩余的腔体材料构成腔体壁501；在另一种具体实施方式中，先提供第三基底，然后刻蚀部分厚度的第三基底，以形成第三基底中形成第二沟槽502，此时腔体壁501的材料和第三基底的材料相同；
然后，将所述封盖键合到所述介质层201上，且所述第二沟槽夹设在所述封盖和所述热电堆结构板之间形成第二空腔502，并与所述第一空腔602对准；第二空腔502的设置，能尽量减少上层结构对入射的热辐射的直接吸收，同时对入射的热辐射进行一定程度地储存，使得热电堆结构最大程度地接收入射的辐射热量，由此可以提高热电堆传感器的性能。
接着，通过激光切割等工艺，对第三基底的边缘进行切边，以暴露出互连线402a、402b的表面，由此使得互连线402a、402b成为热电堆传感器的相应的外接的接触垫。
本发明实施例所提供的热电堆传感器的制作方法中，在所述电路基板与所述第一互连层键合后，所述第一互连结构位于所述热电堆结构的下方。由于所述第一互连结构位于所述热电堆结构的下方，不会阻挡所述热电堆结构吸收红外辐射，从而可以提高热电堆传感器的测量精度。
本发明实施例所提供的热电堆传感器的制作方法中，通过形成夹设在所述第一互连层和所述电路基板之间形成第一空腔，可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的电路基板中传导，以进一步避免红外辐射的流失，提高热电堆传感器的测量精度。
本发明实施例所提供的热电堆传感器的制作方法中，于所述第一沟槽的下方形成有热辐射隔离板，所述热辐射隔离板可以将下方的电路基板与上方的热辐射感应区进行热绝缘，防止下方的电路基板所产生的热量对上方的热辐射感应区产生影响，也可以提高热电堆传感器的测量精度。本发明实施例所提供的热电堆传感器的制作方法中，在所述电路基板与所述第一互连层键合后，所述第一空腔下方为电路基板，从而可以避免开放的空腔对应的辐射流失，提高了热电堆传感器的测量精度，还在不增加面积的条件下，实现了器件的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。
为解决上述问题，本发明实施例还提供一种热电堆传感器。
如图10所示，本发明实施例所提供的热电堆传感器，包括沿入射辐射方向(即图10中从上至下的方向)依次键合的热电堆结构板20和电路基板10。所述热电堆结构板20具有热辐射感应区20A，所述热辐射感应区20A中形成有热电堆结构；所述电路基板10、所述热电堆结构板20、和所述第一互连层之间围成有第一空腔602，且所述热电堆结构设置在所述第一空腔602的上方，所述第一空腔602的底部配置有热辐射隔离板701。
其中，所述热辐射隔离板701的材料是金属。
本发明实施例中，所述热辐射隔离板701上可以形成有第一钝化层710，从而实现热辐射隔离板701和第一空腔602的隔离。
本发明实施例所提供的热电堆传感器中，第一空腔可以进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的电路基板中传导，以进一步避免红外辐射的流失，提高热电堆传感器的测量精度。
本发明实施例所提供的热电堆传感器中，于所述第一沟槽的下方形成有和热辐射隔离板，所述热辐射隔离板，可以将下方的电路基板与上方的热辐射感应区进行热绝缘，防止下方的电路基板所产生的热量对上方的热辐射感应区产生影响，也可以提高热电堆传感器的测量精度。
本发明实施例所提供的热电堆传感器中，第一空腔下方为电路基板，从而可以避免开放的空腔对应的辐射流失，提高了热电堆传感器的测量精度，还在不增加面积的条件下，实现了器件的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。
热电堆结构板20可以选用本领域技术人员所熟知的任意合适的材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等半导体衬底材料。热电堆结构板20中的热电堆结构包括至少一种热感应微结构，所述热感应微结构可以是由任意合适的热传导材料形成，例如热感应微结构的材料包括金属、未掺杂的半导体、掺杂的半导体和金属硅化物中的至少一种，其中，未掺杂的半导体或掺杂的半导体的材料均包括硅、锗、砷化镓或磷化铟中的至少一种，掺杂的半导体的掺杂剂包含N型(例如砷、锗等)或P型(例如硼、氟化硼、磷等)掺杂剂。可选地，热电堆结构板20选用半导体衬底，热电堆结构中的热感应微结构包括形成在半导体衬底中的N型和/或P型掺杂区，由此能够使得热电堆结构的制作与CMOS工艺相兼容，进而简化工艺，降低成本。
在一种具体实施方式中，热电堆结构包括材料不同的第一热感应微结构203a和第二热感应微结构203b，第一热感应微结构203a为N型掺杂的单晶硅，第二热感应微结构203b为P型掺杂的单晶硅。第一热感应微结构203a和第二热感应微结构203b可以具有大致对称的结构，从而在第一热感应微结构203a和第二热感应微结构203b之间产生大致对称的热感应效果，提高热电堆传感器的测量精度。
需要说明的是，在一种具体实施方式中，所述第一热感应微结构203a和第二热感应微结构203b均为单层结构，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，第一热感应微结构203a和第二热感应微结构203b也可以分别为叠层结构。
在一种具体实施方式中，所述热电堆结构板20包括介质层201和半导体层202，介质层201的材料包括二氧化硅、氮化硅等中的至少一种，半导体层202可以是单晶硅或多晶硅，所述热电堆结构包括至少一种形成在半导体层202中的热感应微结构。
在这种具体实施方式中，本发明实施例所提供得热电堆传感器还可以包括第一互连层，所述第一互连层中至少形成有第一互连结构，所述第一互连结构，所述第一互连结构电性连接所述热电堆结构且位于热电堆结构的下方。
所述第一互连结构的材料可以包括铜、钛、铝、钨等金属和/或金属硅化物等。所述第一互连结构包括第一互连线300a和第二互连线300b，所述第一互连线300a电性连接所述第一热感应微结构203a，所述第二互连线300b电性连接所述第二热感应微结构203b。
在一种具体实施方式中，第一互连结构上形成有第一隔离层301，第一隔离层301覆盖第一热感应微结构203a、第二热感应微结构203b、第一互连线300a和第二互连线300b，以保护第一热感应微结构203a、第二热感应微结构203b，并实现相邻第一互连结构中的相邻互连线之间必要的绝缘隔离。
在一种具体实施方式中，所述第一互连结构是单层结构，此时第一互连线300a和第二互连线300b均为一层金属线，第一互连线300a一端电性连接所述第一热感应微结构203a，另一端通过第二互连结构40a电性连接电路基板10的读出电路中的读出互连结构104a，第二互连线300b一端电性连接所述第二热感应微结构203b，另一端通过第二互连结构40b电性连接电路基板10的读出电路中的读出互连结构104b。由此有利于降低热电堆传感器的集成厚度，有利于器件微型化。在本发明的其他实施例中，所述第一互连结构也可以是多层金属互连结构。
在一种具体实施方式中，第一互连结构上形成有支撑层601。支撑层601的第一沟槽600的深度可以小于或者等于支撑层601的厚度。所述支撑层601用于为后续形成第一空腔602提供基础，另一方面，所述支撑层601还可以覆盖所述第一互连线300a和第二互连线300b以及热电堆结构，以避免对应结构被污染或氧化，并实现相邻第一互连结构中的相邻互连线之间必要的绝缘隔离。
电路基板10可以包括第二基底100、器件结构和与器件结构电连接的读出互连结构104a、104b，其中，所述电路基板10形成在所述第二基底中，所述读出互连结构104a、104b形成在所述第二基底100上。
其中，第二基底100可以为本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。第二基底100中已通过CMOS制造工艺形成了相应的器件结构以及位于相邻的器件结构之间的器件隔离结构，器件结构可以包括MOS晶体管、电阻、二极管、电容、存储器等中的至少一种。
在一种具体实施方式中，以器件结构为MOS晶体管为例，其中，MOS晶体管102可以包括栅极102a以及位于栅极102a两侧的源极102b和漏极102c。器件隔离结构101可以是通过局部场氧化工艺或者浅沟槽隔离(STI)工艺形成。读出互连结构104a、104b可以通过与器件结构的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电性连接的多层金属互连结构电连接，从而实现读出互连结构与器件结构的电性连接。其中，所述第二基底100上还形成有层间介质材料层103，从而将相邻金属互连层隔离开。层间介质材料103可以包括二氧化硅、氮化硅、介电常数K低于二氧化硅的低K介质、K高于二氧化硅的高K介质、金属氮化物等中的至少一种。
在一种具体实施方式中，所述电路基板中配置有读出电路，所述的热电堆传感器还包括布设在所述热辐射感应区的外围的第二互连结构，所述读出电路通过所述第二互连结构与所述第一互连结构电性连接。第二互连结构40a、40b为采用同一道重布线工艺形成的重布线结构，并位于热辐射感应区20A外围，由此，可以在实现电路基板10中的读出电路与热电堆结构板20中的热电堆结构的电连接的同时，还可以避免第二互连结构对热辐射的直接吸收，又可以降低热电堆传感器的整体垂直厚度，有利于热电堆传感器的微型化，以及，提高器件性能可靠性。
第二互连结构包括位于所述热电堆结构板内的第一插塞，所述第一插塞连接所述第一互连结构；贯穿所述热电堆结构板且与所述读出电路电性连接的第二插塞；以及，位于所述热电堆结构板上的插塞互连线，所述插塞互连线连接所述第一插塞和所述第二插塞。
具体地，第二互连结构40a包括第二插塞401a、第一插塞403a以及互连线402a，第二互连结构40b包括第二插塞401b、第一插塞403b以及互连线402b，互连线402a、402b形成在所述热电堆结构板20背向所述第一空腔602的一面上，第二插塞401a、401b设置在所述热电堆结构板20中，第二插塞401a的底端与第一互连线300a电性连接，顶端与互连线402a电性连接，第二插塞401b的底端与第二互连线300b电性连接，顶端与互连线402b电性连接，所述第一插塞403a、403b贯穿所述热电堆结构板20和第一互连层30，第一插塞403a的顶端与所述互连线402a电性连接，底端与电路基板10中的读出互连结构104a电性连接；第一插塞403b的顶端与所述互连线402b电性连接，底端与电路基板10中的读出互连结构104b电性连接。
此外，需要说明的是，在一种具体实施方式中，由于热电堆结构板20是基于半导体衬底形成的，因此为了避免第二插塞401a、401b和第一插塞403a、403b与热电堆结构板20之间产生漏电，第二插塞401a、401b和第一插塞403a、403b中的导电材料的侧壁上还包围有绝缘介质层，绝缘介质层的材料包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质和低K介质中的至少一种。在本发明的其他实施例中，当热电堆结构板20是基于非导电的材料板形成时，第二插塞401a、401b和第一插塞403a、403b中的导电材料的侧壁上可以省略绝缘介质层的包围。
当然，所述第二互连结构的结构还可以有其他形式。
请继续参考图11，如图11所示，所述第二互连结构可以包括设置热辐射感应区20A外围的第三插塞110a、110b和第四插塞，所述第四插塞包括贯穿热电堆结构板20的热电堆第二子插塞(如图11中的400a、400b所示)以及贯穿支撑层(如图11中的109a、109b所示)的电路基板第二子插塞。
其中所述器件基板第二子插塞109a、109b和第三插塞110a、110b可以在热电堆结构板与电路基板键合之前通过刻蚀、填充形成，所述热电堆第二子插塞400a、400b在键合之后形成，与上文的第一插塞403a、403a形成方法类似，在此不再赘述。
具体地，一第四插塞主要由热电堆第二子插塞400a和电路基板第二子插塞109a组成，另一第四插塞主要由热电堆第二子插塞400b和电路基板第二子插塞109b组成。所述热电堆第二子插塞400a的底端和所述电路基板第二子插塞109a的顶端键合并电性连接，所述热电堆第二子插塞400a的顶端被所述封盖和所述热电堆结构板20暴露出来，所述电路基板第二子插塞109a的底端电性连接读出互连结构104a。所述热电堆第二子插塞400b的底端和所述电路基板第二子插塞109b的顶端键合并电性连接，所述热电堆第二子插塞400b的顶端被所述封盖和所述热电堆结构板20暴露出来，所述电路基板第二子插塞109b的底端电性连接读出互连结构104b。所述第三插塞110a与所述电路基板第二子插塞109a位于同一侧，且贯穿所述支撑层601，所述第三插塞110a顶端与第一互连线300a键合并电性连接，第三插塞110a底端电性连接读出互连结构104a，所述第三插塞110b与所述电路基板第二子插塞109b位于同一侧，且贯穿所述支撑层601，所述第三插塞110a顶端与第二互连线300b键合并电性连接，所述第三插塞110a底端电性连接读出互连结构104b。所述热电堆第二子插塞400a的底面、所述热电堆第二子插塞400b的底面、所述电路基板第二子插塞109a的顶面、所述热电堆第二子插塞109b的顶面以及所述第三插塞110a的顶面、所述第三插塞110a、110b的顶面均与所述支撑层601的顶面齐平。所述热电堆第二子插塞400a、400b的顶面均与所述热电堆结构板20的顶面齐平。
第一互连层的第一互连结构是多层金属互连结构，其第一互连线300a和第二互连线300b分别包括多层金属层以及电性连接相邻两层金属层的导电通孔，此时所述第一互连线300a靠近第一热感应微结构203a的底层结构电性连接所述第一热感应微结构203a，远离第一热感应微结构203a的顶层结构通过所述第三插塞110a电性连接基板10中的读出互连结构104a，所述第二互连线300b靠近第二热感应微结构203b的底层结构电性连接所述第二热感应微结构203b，远离第二热感应微结构203b的顶层结构通过所述第三插塞110b电性连接基板10中的读出互连结构104b。
请继续参考图12，如图12所示，所述第二互连结构还可以包括：第四插塞403a、403b和第三插塞404a、404b。所述第四插塞403a、403b通过接触孔工艺形成，其结构和位置均与图10所示的热电堆传感器中的第一插塞403a、403b相同，在此不再赘述。其中，所述第三插塞404a、404b可以在热电堆结构板与电路基板键合之前通过刻蚀、填充形成。
所述第一互连层的互连结构是多层金属互连结构，其第一互连线300a和第二互连线300b分别包括多层金属层以及电性连接相邻两层金属层的导电通孔，此所述时第一互连线300a靠近第一热感应微结构203a的底层结构电性连接所述第一热感应微结构203a，远离第一热感应微结构203a的顶层结构的部分表面和读出互连结构104a的部分表面通过所述第三插塞404a键合在一起并电性连接。所述第二互连线300b靠近第二热感应微结构203b的底层结构电性连接所述第二热感应微结构203b，远离第二热感应微结构203b的顶层结构的部分表面和读出互连结构104b的部分表面通过所述第三插塞404b键合在一起并电性连接。
当然，如果将所述热电堆结构板20键合在所述电路基板10上后，所述第一互连结构位于所述热电堆结构20的下方时，所述第三插塞可以包括：热电堆第一子插塞，所述热电堆第一子插塞位于所述热电堆结构板朝向所述电路基板的一侧，与所述第一互连结构电性连接；电路基板第一子插塞，与所述第三互连结构电性连接，所述电路基板第一子插塞位于所述电路基板，且贯穿所述支撑结构，待将所述热电堆结构板键合在所述电路基板上之后，所述热电堆第一子插塞与所述电路基板第一子插塞电性连接。可以理解的是，所述热电堆第一子插塞和所述电路基板第一子插塞均在所述热电堆结构板20键合在所述电路基板10上之前形成。所述热电堆第一子插塞的形成方法与电路基板第二子插塞622a、622b的形成方法类似，在此不再赘述。
在一种具体实施方式中，所述热电堆传感器还包括封盖，所述封盖键合在所述热电堆结构板20背向所述电路基板10的一侧上，所述封盖和所述热电堆结构板20之间夹设有第二空腔502，所述第二空腔502与所述第一空腔602对准。第二空腔502的设置，能尽量减少上层结构对入射的热辐射的直接吸收，同时对入射的热辐射进行一定程度地储存，使得热电堆结构最大程度地接收入射的辐射热量，由此可以提高热电堆传感器的性能。
所述封盖的所述辐射感应区上方的部分形成有辐射穿透窗口。所述辐射穿透窗口的形状可以根据需要选择设置，例如圆形，矩形等。所述辐射穿透窗口上可以设置有红外增透膜。
所述辐射穿透窗口的材料包括半导体(例如硅、绪或环、绝缘体上硅等)或有机滤光材料(例如聚乙烯、聚丙烯等材料)中的一种或两种。
可选实施例中，封盖可以包括第三基底以及形成在第三基底面向热电堆结构板20的一面上的腔体壁501，所述腔体壁501和介质层201围成第二空腔502。第三基底的材料可以是本领域技术人员熟知的任意合适的材料，例如玻璃、塑料、半导体等。所述腔体壁501的材料可以和第三基底相同，也可以与第三基底的材料不同。
可选实施例中，所述热电堆结构板和所述第一互连层开设有腔连接通孔，所述腔连接通孔连通所述第一空腔与所述第二空腔。
需要说明的是，本发明的热电堆传感器并不仅仅限定于上述实施例中的具体结构举例，在本发明的其他实施例中，在实现相同功能的前提下，对上述实施例的热电堆传感器中的相应结构进行变形和省略，由此得到的热电堆传感器同样属于本发明的技术方案的保护范围。
本发明实施例还提供了一种传感器模组，包括所述热电堆传感器。所述传感器模组的测量精度相较于现有的传感器得到了提高。
本发明实施例还提供了一种电子设备，包括至少一个处理器和至少一个所述热电堆传感器，所述热电堆传感器传输传感信号至所述处理器。所述终端还具有至少一种透镜和滤波器以及相关的电子处理器等部件。所述终端可以是额温枪、耳温枪、食品温度检测仪器等温度测量设备，也可以是气体成份的定性/定量分析仪器，还可以是智能家电设备、灯具开关或医疗设备等，还可以是带有热电堆传感器的移动终端，如手机，电脑，平板等，具备测温功能。
在一实施例中，所述电子设备为热成像仪，所述热成像仪的热电堆结构成阵列排布，以便实现对物体的热成像。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种热电堆传感器的制作方法，其特征在于，包括 ：
提供热电堆结构板，所述热电堆结构板包括热辐射感应区，所述热辐射感应区中形成有热电堆结构；
形成第一互连层于所述热电堆结构板上，所述第一互连层中至少形成有第一互连结构，所述第一互连结构电性连接所述热电堆结构，所述第一互连结构的材料为金属和/或金属硅化物；
提供电路基板，在所述电路基板上形成热辐射隔离板，并形成第一沟槽于覆盖所述电路基板的支撑层，所述热辐射隔离板位于所述第一沟槽的下方，所述支撑层覆盖所述热辐射隔离板；
将所述热电堆结构板与所述电路基板键合，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间形成第一空腔，所述热辐射隔离板位于所述热电堆结构的下方；
所述键合的步骤包括：将所述热电堆结构板和第一互连层倒置固定在所述电路基板，使键合后所述第一互连结构位于所述热电堆结构和所述第一空腔之间；
所述电路基板中配置有读出电路，所述热电堆传感器的制作方法还包括：
形成第二互连结构，所述第二互连结构位于所述热辐射感应区外围的所述热电堆结构板上，所述第二互连结构电性连接所述读出电路和所述第一互连结构；
在所述形成所述第二互连结构之后，还包括：
提供具有第二沟槽的封盖；
将所述封盖键合至所述热电堆结构板背离所述电路基板一侧，使所述第二沟槽夹设在所述封盖和所述热电堆结构板之间形成第二空腔，且所述第二空腔至少覆盖所述热辐射感应区；
对所述封盖进行切割，所述封盖的所述辐射感应区上方形成有辐射穿透窗口。
2.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述电路基板包括热辐射对应区，所述热辐射对应区与所述热辐射感应区相对应；
所述在所述电路基板上形成热辐射隔离板，并形成第一沟槽于覆盖所述电路基板的支撑层的步骤包括：
在所述电路基板上形成支撑层；
图形化所述支撑层，形成初始沟槽，所述初始沟槽位于所述热辐射对应区；
填充第一厚度的所述初始沟槽，形成热辐射隔离板，所述热辐射隔离板位于所述初始沟槽的底部，所述初始沟槽未被填充的部分为所述第一沟槽。
3.如权利要求2所述的热电堆传感器的制作方法，其特征在于，还包括：
填充第二厚度的所述初始沟槽，形成第一钝化层，所述第一钝化层至少覆盖所述热辐射隔离板。
4.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述电路基板包括热辐射对应区，所述热辐射对应区与所述热辐射感应区相对应；
所述在所述电路基板上形成热辐射隔离板，并形成第一沟槽于覆盖所述电路基板的支撑层的步骤包括：
在所述电路基板上形成热辐射隔离板，所述热辐射隔离板至少覆盖所述电路基板，所述热辐射隔离板位于所述热辐射对应区；
形成支撑层，所述支撑层至少覆盖所述热辐射隔离板露出的部分电路基板；
图形化所述支撑层，形成所述第一沟槽，所述第一沟槽位于所述热辐射对应区。
5.如权利要求4所述的热电堆传感器的制作方法，其特征在于，所述在所述电路基板上形成热辐射隔离板的步骤包括：
形成隔离材料层，所述隔离材料层至少覆盖所述电路基板；
去除所述热辐射对应区外的所述隔离材料层，以剩余的隔离材料层为热辐射隔离板。
6.如权利要求5所述的热电堆传感器的制作方法，其特征在于，所述去除所述热辐射对应区外的所述隔离材料层之前，还包括：
形成至少覆盖所述隔离材料层的第一钝化材料层；
所述去除所述热辐射对应区外的所述隔离材料层的步骤中还包括：
去除所述热辐射对应区外的第一钝化材料层，形成第一钝化层。
7.如权利要求4所述的热电堆传感器的制作方法，其特征在于，所述在所述电路基板上形成热辐射隔离板的步骤包括：
在所述电路基板上形成介质层，所述介质层具有开口，所述开口至少对应所述基板的所述热辐射对应区；
填充所述开口，形成所述热辐射隔离板。
8.如权利要求7所述的热电堆传感器的制作方法，其特征在于，所述填充所述开口，形成所述热辐射隔离板之后还包括：
填充所述开口，形成第一钝化层，所述第一钝化层至少覆盖所述热辐射隔离板。
9.如权利要求1-8任一项所述的热电堆传感器的制作方法，其特征在于，所述热电堆结构包括至少一种热感应微结构，所述热感应微结构的材料包括金属、未掺杂的半导体、掺杂的半导体和金属硅化物中的至少一种；所述未掺杂的半导体或所述掺杂的半导体的材料包括硅、锗、砷化镓或磷化铟中的至少一种，且所述掺杂的半导体的掺杂剂包含N型或P型掺杂剂。
10.如权利要求9所述的热电堆传感器的制作方法，其特征在于，提供所述热电堆结构板的步骤包括：
提供第一基底，所述第一基底的表面上形成有半导体层；
对所述半导体层的部分区域进行N型和/或P型离子掺杂，以形成N型掺杂区和/或P型掺杂区，作为所述热电堆结构。
11.如权利要求10所述的热电堆传感器的制作方法，其特征在于，所述第一基底为绝缘体上硅衬底，所述半导体层为所述绝缘体上硅衬底的顶层单晶硅。
12.如权利要求1-8任一项所述的热电堆传感器的制作方法，其特征在于，所述热电堆结构板包括第一基底，所述热电堆结构形成在所述第一基底上，在所述将所述热电堆结构板键合在所述电路基板上之后，还包括：去除所述第一基底。
13.如权利要求1-8任一项所述的热电堆传感器的制作方法，其特征在于，所述热辐射隔离板的材料包括金属。
14.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述第二互连结构包括：
第一插塞，所述第一插塞贯穿所述热电堆结构板、所述支撑层，且底端与所述读出电路电性连接；
第二插塞，所述第二插塞的底端与所述第一互连结构电性连接；
插塞互连线，位于所述热电堆结构板上，所述插塞互连线连接所述第一插塞和所述第二插塞。
15.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述第二互连结构包括：
第三插塞，所述第三插塞贯穿所述支撑层，且底端与所述读出电路电性连接；
第四插塞，所述第四插塞贯穿所述热电堆结构板、所述支撑层，且底端与读出电路电性连接。
16.如权利要求15所述的热电堆传感器的制作方法，其特征在于，所述第三插塞包括：
热电堆第一子插塞，所述热电堆第一子插塞位于所述热电堆结构板朝向所述电路基板的一侧，与所述第一互连结构电性连接；
电路基板第一子插塞，与所述读出电路电性连接，所述电路基板第一子插塞位于所述电路基板，且贯穿所述支撑层，待将所述热电堆结构板键合在所述电路基板上之后，所述热电堆第一子插塞与所述电路基板第一子插塞电性连接。
17.如权利要求15所述的热电堆传感器的制作方法，其特征在于，所述第四插塞包括：
热电堆第二子插塞，所述热电堆第二子插塞贯穿所述热电堆结构板，与所述第一互连结构电性连接；
电路基板第二子插塞，与所述读出电路电性连接，所述电路基板第二子插塞位于所述电路基板，且贯穿所述支撑层，待将所述热电堆结构板键合在所述电路基板上之后，所述热电堆第二子插塞与所述电路基板第二子插塞电性连接。
CN202010617271.7A 2020-06-30 2020-06-30 热电堆传感器的制作方法 Active CN112117373B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010617271.7A CN112117373B (zh) 2020-06-30 2020-06-30 热电堆传感器的制作方法
PCT/CN2021/103821 WO2022002169A1 (zh) 2020-06-30 2021-06-30 热电堆传感器及其制作方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010617271.7A CN112117373B (zh) 2020-06-30 2020-06-30 热电堆传感器的制作方法

Publications (2)

Publication Number Publication Date
CN112117373A CN112117373A (zh) 2020-12-22
CN112117373B true CN112117373B (zh) 2023-02-17

Family

ID=73799546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010617271.7A Active CN112117373B (zh) 2020-06-30 2020-06-30 热电堆传感器的制作方法

Country Status (1)

Country Link
CN (1) CN112117373B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022002169A1 (zh) * 2020-06-30 2022-01-06 中芯集成电路（宁波）有限公司上海分公司 热电堆传感器及其制作方法、电子设备
CN113555291A (zh) * 2021-07-16 2021-10-26 芯知微(上海)电子科技有限公司 一种系统级封装方法及封装结构
CN113675327A (zh) * 2021-07-23 2021-11-19 无锡莱斯能特科技有限公司 一种热电堆传感器的制造方法
CN113981874A (zh) * 2021-10-28 2022-01-28 欣鸿昌科技(深圳)有限公司 一种抢险用车载排水设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141444A (zh) * 2009-12-28 2011-08-03 欧姆龙株式会社 红外线传感器及红外线传感器模块
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN103715307A (zh) * 2013-12-31 2014-04-09 烟台睿创微纳技术有限公司 一种非制冷红外探测器及其制备方法
CN108351254A (zh) * 2016-09-02 2018-07-31 索尼半导体解决方案公司 摄像装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228232B2 (ja) * 2005-02-18 2009-02-25 日本電気株式会社 熱型赤外線検出素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141444A (zh) * 2009-12-28 2011-08-03 欧姆龙株式会社 红外线传感器及红外线传感器模块
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN103715307A (zh) * 2013-12-31 2014-04-09 烟台睿创微纳技术有限公司 一种非制冷红外探测器及其制备方法
CN108351254A (zh) * 2016-09-02 2018-07-31 索尼半导体解决方案公司 摄像装置

Also Published As

Publication number Publication date
CN112117373A (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
CN112117373B (zh) 热电堆传感器的制作方法
CN104425531B (zh) 半导体器件及其制造方法
US7482675B2 (en) Probing pads in kerf area for wafer testing
CN112117369B (zh) 热电堆传感器的制作方法
CN102637712B (zh) 半导体装置及其制造方法
US8415622B2 (en) Infrared imaging element
CN112117370B (zh) 热电堆传感器的制作方法
CN112117361B (zh) 热电堆传感器及其制作方法、电子设备
CN112038475B (zh) 热电堆传感器及其制作方法、电子设备
CN112038476B (zh) 热电堆传感器的制作方法
CN112117366B (zh) 热电堆传感器的制作方法
CN112117368B (zh) 热电堆传感器的制作方法
CN112117372B (zh) 热电堆传感器的制作方法
KR20030082371A (ko) 열형 적외선 촬상 소자 및 그 제조 방법
CN112117363B (zh) 热电堆传感器及其制作方法、电子设备
CN112117362B (zh) 热电堆传感器及其制作方法、电子设备
CN112117367B (zh) 热电堆传感器的制作方法
CN113677964B (zh) 热成像传感器的晶圆级真空封装
CN112117364B (zh) 热电堆传感器的制作方法
CN112117371B (zh) 热电堆传感器的制作方法
CN112129418A (zh) 一种红外热堆传感器及其制作方法
CN112117365A (zh) 热电堆传感器的制作方法
CN112117374A (zh) 热电堆传感器的制作方法
CN212539430U (zh) 异质整合的热红外线感测元件及热红外线感测器
WO2022002169A1 (zh) 热电堆传感器及其制作方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant