CN112117363A - 热电堆传感器及其制作方法、电子设备 - Google Patents

热电堆传感器及其制作方法、电子设备 Download PDF

Info

Publication number
CN112117363A
CN112117363A CN202010617274.0A CN202010617274A CN112117363A CN 112117363 A CN112117363 A CN 112117363A CN 202010617274 A CN202010617274 A CN 202010617274A CN 112117363 A CN112117363 A CN 112117363A
Authority
CN
China
Prior art keywords
thermopile
plug
circuit substrate
layer
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010617274.0A
Other languages
English (en)
Other versions
CN112117363B (zh
Inventor
黄河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN202010617274.0A priority Critical patent/CN112117363B/zh
Publication of CN112117363A publication Critical patent/CN112117363A/zh
Priority to PCT/CN2021/103821 priority patent/WO2022002169A1/zh
Application granted granted Critical
Publication of CN112117363B publication Critical patent/CN112117363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L59/00—Thermal insulation in general
    • F16L59/02—Shape or form of insulating materials, with or without coverings integral with the insulating materials
    • F16L59/021—Shape or form of insulating materials, with or without coverings integral with the insulating materials comprising a single piece or sleeve, e.g. split sleeve, two half sleeves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G01J5/14—Electrical features thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/003—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using pyroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction
    • H10N10/817—Structural details of the junction the junction being non-separable, e.g. being cemented, sintered or soldered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/82—Connection of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H10N19/101—Multiple thermocouples connected in a cascade arrangement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J2005/0077—Imaging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G01J2005/123—Thermoelectric array

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明提供一种热电堆传感器及其制作方法、电子设备，热电堆传感器的制作方法包括提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；在所述热电堆结构板上形成支撑层，所述支撑层开设有第一沟槽，所述第一沟槽至少露出所述热辐射感应区；提供电路基板，在所述电路基板上形成热辐射隔离板，将所述电路基板与所述支撑层键合，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间，以形成第一空腔，并使所述热辐射隔离板位于所述热电堆结构的下方，从而能提高热电堆传感器的测量精度。

Description

热电堆传感器及其制作方法、电子设备
技术领域
本发明涉及传感器制造技术领域，尤其涉及一种热电堆传感器及其制作方法、电子设备。
背景技术
热电堆(thermal-pile)是一种能将温差和电能相互转化的元件，其由两个或多个热电偶串接组成，各热电偶输出的热电势是互相叠加的，当热电堆的两边出现温差时，会产生电流。
热电堆传感器可配置各种透镜和滤波器，从而实现在温度测量(额温枪、耳温枪、食品温度检测等)、气体成份的定性/定量分析、智能家电、灯具开关、医疗设备等多种应用场景中的应用。
然而，现有的热电堆传感器的器件精度有待提高。
发明内容
本发明的目的在于提供一种热电堆传感器及其制作方法、电子设备，能够提高测量精度，并有利于微型化。
为了实现上述目的，本发明提供一种热电堆传感器的制作方法，包括以下步骤：
提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；
在所述热电堆结构板上形成支撑层，所述支撑层开设有第一沟槽，所述第一沟槽至少露出所述热辐射感应区；
提供电路基板，在所述电路基板上形成热辐射隔离板；
将所述电路基板与所述支撑层键合，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间，以形成第一空腔，并使所述热辐射隔离板位于所述热电堆结构的下方。
本发明还提供一种热电堆传感器，包括沿入射辐射方向依次设置的：
热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；
支撑层；
电路基板，所述电路基板、所述热电堆结构板、和所述支撑层之间围成有第一空腔，且所述热电堆结构设置在所述第一空腔的上方，所述第一空腔的底部配置有热辐射隔离板。
本发明还提供一种电子设备，包括本发明所述的热电堆传感器。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明实施例所提供的热电堆传感器的形成方法，采用刻蚀的工艺在支撑层的与所述热辐射感应区相对的部分形成第一沟槽，后续将支撑层与电路基板键合后，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间形成第一空腔，不但工艺简单，还可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的电路基板中传导，避免开放的第一沟槽对应的感应信息流失，提高传感器的测量精度，进一步地，由于电路基板直接键合在热电堆结构板的下方，因此，能够在不增加面积的条件下，实现CMOS读出电路的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成；而且，后续将支撑层与电路基板键合后，形成于电路基板上的热辐射隔离板位于第一空腔下方，热辐射隔离板能够隔绝电路基板产生的热量，避免电路基板的热量传递给热电堆结构板，提高热电堆传感器的测量精度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1-图11是本发明实施例所提供的一种热电堆传感器的制造方法中各步骤对应的结构示意图；
图12-图14是本发明另一实施例所提供的一种热电堆传感器的制造方法中各步骤对应的结构示意图；
图15-图17是本发明又一实施例所提供的一种热电堆传感器的制造方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有的热电堆传感器的器件精度有待提高。
经分析，传统的热电堆传感器，通过在介质薄膜上淀积多晶硅/金属制作热偶对以感应温度信息，然后通过背面硅各向异性湿法腐蚀的方法在介质薄膜下方形成隔热空腔以增加热阻，并将热偶对电连接至热偶对侧边形成的电路结构上，从而实现感应信号的传输。但该方法形成的器件下方没有衬底结构，隔热空腔中的热量仍会以一定的形式流失，从而使得热电堆传感器的测量精度不高。
为了解决所述技术问题，本发明实施例提供了一种热电堆传感器及其制作方法，所述方法包括：提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；在所述热电堆结构板上形成支撑层，所述支撑层开设有第一沟槽，所述第一沟槽至少露出所述热辐射感应区；提供电路基板，在所述电路基板上形成热辐射隔离板；将所述电路基板与所述支撑层键合，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间，以形成第一空腔，并使所述热辐射隔离板位于所述热电堆结构的下方。
可见，本发明实施例采用刻蚀的工艺在支撑层的与所述热辐射感应区相对的部分形成第一沟槽，后续将支撑层与电路基板键合后，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间形成第一空腔，不但工艺简单，还可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的电路基板中传导，避免开放的第一沟槽对应的感应信息流失，提高传感器的测量精度，进一步地，由于电路基板直接键合在热电堆结构板的下方，因此，能够在不增加面积的条件下，实现CMOS读出电路的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成；而且，后续将支撑层与电路基板键合后，形成于电路基板上的热辐射隔离板位于第一空腔下方，热辐射隔离板能够隔绝电路基板产生的热量，避免电路基板的热量传递给热电堆结构板，提高热电堆传感器的测量精度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1-图11是本发明实施例所提供的一种传感器的制造方法中各步骤对应的结构示意图。
如图1所示，提供热电堆结构板20，所述热电堆结构板20具有热辐射感应区20A，所述热辐射感应区20A中形成有热电堆结构。
提供的热电堆结构板20可以包括第一基底200，所述热电堆结构形成在所述第一基底200上。第一基底200可以是本领域技术人员熟知的任意合适的衬底材料，例如硅、锗、硅锗、砷化镓、磷化铟等体半导体衬底材料。
其中，所述第一基底200上形成有半导体层202和介质层201，半导体层202用于形成热电堆结构，半导体层202的材料可以是未掺杂的半导体层(例如多晶硅或单晶硅等)，或者N型掺杂或P型掺杂的半导体层，半导体层202可以通过外延工艺或者离子注入工艺形成。介质层201用于隔离热电堆结构和第一基底，介质层201的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。
本实施例中，第一基底200、介质层201和半导体层202由绝缘体上硅衬底形成，第一基底200为绝缘体上硅衬底的底层单晶硅，介质层201为绝缘体上硅衬底中的二氧化硅，半导体层202为绝缘体上硅衬底的顶层单晶硅。通过对半导体层202中的部分区域进行N型和/或P型离子掺杂注入，以形成至少一种热感应微结构作为热电堆结构。
其中，热电堆结构的分布区域作为热辐射感应区20A，热辐射感应区20A外围的区域用于后续制作第二导电互连结构。
本实施例中热电堆结构包括材料不同的第一热感应微结构203a和第二热感应微结构203b，第一热感应微结构203a为N型掺杂的单晶硅，第二热感应微结构203b为P型掺杂的单晶硅。第一热感应微结构203a和第二热感应微结构203b可以分别呈线型(例如直线或曲线或者折线等)，也可以呈阵列型，还可以呈梳子型。第一热感应微结构203a和第二热感应微结构203b可以具有大致对称的结构，从而在第一热感应微结构203a和第二热感应微结构203b之间产生大致对称的热感应效果，提高热电堆传感器的测量精度。
此外，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在热电堆结构板20的平面内可以完全并排且没有重叠，也可以有部分区域嵌套，以至少有部分重叠，可选地，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在热电堆结构板20的平面内有部分重叠，例如第一热感应微结构203a和第二热感应微结构203b均为梳子型结构，第一热感应微结构203a的一部分梳齿插在第二热感应微结构203b的相应的梳齿缝隙中，由此在不增加热电堆传感器的表面积的同时，可以进一步提高热电堆传感器性能。
需要说明的是，本实施例中第一热感应微结构203a和第二热感应微结构203b均为单层结构，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，第一热感应微结构203a和第二热感应微结构203b也可以分别为叠层结构，此时，可以通过向半导体层202中进行多次离子注入来形成，相邻两次离子注入的浓度或者能量或者掺杂类型不同。此外，第一热感应微结构203a和第二热感应微结构203b的材料也不仅仅限定于掺杂的半导体，在本发明的其他实施例中，还可以通过金属层的图案化刻蚀、半导体层的图案化刻蚀、半导体层的金属硅化等中的至少一种工艺来在第一基底200上形成相应的热感应微结构，由此使得热感应微结构的材料还可以是金属、未掺杂的半导体、金属硅化物等中的至少一种。
请参考图2和图3，在所述第一导电互连结构和所述热电堆结构板上形成支撑层601，所述支撑层601开设有第一沟槽600，所述第一沟槽至少露出所述热辐射感应区20A。
具体的，形成支撑层601的步骤可以包括：形成覆盖热电堆结构板的支撑材料层(未示出)，刻蚀所述支撑材料层，在与所述热辐射感应区20A相对的部分形成第一沟槽600，剩余的支撑材料层作为支撑层601。支撑层601的第一沟槽600的深度小于或等于支撑层601的厚度。可以采用沉积工艺形成支撑材料层(图中未示出)，采用光刻和刻蚀工艺对支撑材料层进行图形化处理，形成第一沟槽600，剩余的支撑材料层形成所述支撑层601。所述支撑层601用于为后续形成第一空腔602提供基础。
所述支撑层601的材料可以为二氧化硅、氮化硅、氮氧化硅等材料中的一种或多种。
具体的，可以采用沉积工艺形成所述第一隔离材料层(图中未示出)，并采用化学机械抛光(CMP)工艺对第一隔离材料层进行顶面平坦化，形成所述第一隔离层301。
所述第一隔离层301的材料可以为二氧化硅、氮化硅、氮氧化硅等材料中的一种或多种。当将第一隔离层301作为支撑层601的刻蚀停止层时，所述第一隔离层的材料与所述支撑层601的材料不同。
本发明实施例中，通过采用刻蚀的工艺在支撑层601的与所述热辐射感应区相对的部分形成第一沟槽600，后续将支撑层601与电路基板键合后，使所述第一沟槽600夹设在所述热电堆结构板和所述电路基板之间形成第一空腔602，不但工艺简单，还可以通过第一空腔602进行热绝缘，防止热电堆结构接收的热量向第一空腔602下方的电路基板中传导，避免开放的第一沟槽600对应的感应信息流失，提高传感器的测量精度。
具体地，如图2所示，在所述热电堆结构板上形成支撑层的步骤包括：
在所述热电堆结构板上形成与所述热电堆结构电连接的第一导电互连结构；
在所述第一导电互连结构和所述热电堆结构板上形成支撑层；
将所述电路基板与所述支撑层键合后，所述第一导电互连结构位于所述热电堆结构的下方。其中，所述第一导电互连结构用于在后续与所述读出互连结构电连接。
由于后续将支撑层与电路基板键合后，第一导电互连结构位于热电堆结构的下方，能够避免第一导电互连结构对热辐射的直接吸收。
所述支撑层601还可以覆盖所述第一导电互连线300a和第二导电互连线300b以及热电堆结构，以避免对应结构被污染或氧化，并实现相邻第一导电互连结构中的相邻导电互连线之间必要的绝缘隔离。
需要说明的是，在本发明实施例中，在形成支撑层601前，所述第一导电互连结构上还可以覆盖有第一隔离层301。所述第一隔离层301用于覆盖所述第一导电互连线300a和第二导电互连线300b以及热电堆结构，以避免对应结构被污染或氧化，并实现相邻第一导电互连结构中的相邻导电互连线之间必要的绝缘隔离。同时，在刻蚀支撑层601形成第一沟槽600的过程中，所述第一隔离层301还可以作为刻蚀停止层，避免在刻蚀支撑层601的过程中对第一导电互连结构造成影响。
当然，在另一实施例中，可以直接在第一导电互连结构上形成支撑层601，支撑层601的第一沟槽600的深度小于支撑层601的厚度，从而也能够避免在刻蚀形成第一沟槽600的过程中对第一导电互连结构造成影响。
可以通过金属层沉积、光刻、刻蚀等一系列工艺或者金属剥离(liff-off)工艺，在半导体层202上形成第一导电互连结构，所述第一导电互连结构可以是单层金属层，以降低热电堆传感器的集成厚度。
所述第一导电互连结构可以包括与第一热感应微结构203a电性连接的第一导电互连线300a，以及，与第二热感应微结构203b电性连接的第二导电互连线300b。
在本发明实施例中，所述第一导电互连结构的材料可以为铜、钛、铝、钨等金属和/或金属硅化物材料的一种或多种。
请参考图4，提供电路基板10，所述电路基板10包括热辐射对应区20B，所述热辐射对应区与所述热辐射感应区相对应。具体地，所述热辐射对应区20B在所述电路基板10的投影与所述热辐射感应区20A在所述热电堆结构板10的投影可以相同，在所述电路基板10上形成热辐射隔离板701。
提供的电路基板10可以为完成FEOL(front end of line，前道制程)和BEOL(backend of line，后道制程)工艺以及晶圆针测的CMOS基板，电路基板中形成有电路结构，以处理所述热电堆结构的电信号。其中所述FEOL工艺和BEOL工艺均为本领域中CMOS集成电路制造的常规制程工艺，所述晶圆针测为本领域的测试CMOS集成电路性能的常规测试方案，在此均不再详细描述。
需要说明的是，在本发明实施例中，所述热辐射对应区20B可以为对应器件结构分布的区域，所述热辐射对应区20B在所述电路基板的投影与热辐射感应区20A在所述热电堆结构板的投影相同，用于在后续键合工艺中，使热辐射感应区20A与所述热辐射对应区20B重合，从而实现热电堆基板和电路基板的对位。
如图4所示，电路基板10可以包括第二基底100、器件结构和与器件结构电连接的读出互连结构104a、104b，其中，器件结构形成在所述第二基底100中，所述读出互连结构104a、104b形成在所述第二基底100上。
其中，第二基底100可以为本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。第二基底100中已通过CMOS制造工艺形成了相应的器件结构以及位于相邻的器件结构之间的器件隔离结构，器件结构可以包括MOS晶体管、电阻、二极管、电容、存储器等中的至少一种。
在本发明实施例中，以器件结构为MOS晶体管为例，其中，MOS晶体管102可以包括栅极102a以及位于栅极102a两侧的源极102b和漏极102c。器件隔离结构101可以是通过局部场氧化工艺或者浅沟槽隔离(STI)工艺形成。读出互连结构104a、104b可以通过与器件结构的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电性连接的多层金属互连结构电连接，从而实现读出互连结构104a、104b与器件结构的电性连接。
其中，所述第二基底100上还形成有层间介质材料层103，从而将相邻金属互连层隔离开。其中，电路基板10的层间介质材料层103还分别暴露出读出互连结构104a、104b的部分表面的开口，以形成用于晶圆针测的第一针测点108a和第二针测点108b。层间介质材料层103的材料可以包括二氧化硅、氮化硅、介电常数K低于二氧化硅的低K介质、K高于二氧化硅的高K介质、金属氮化物等中的至少一种。
接着，请参考图5，在所述电路基板10上形成热辐射隔离板701。
所述热辐射隔离板701用于对后续形成的第一空腔602(示于图7中)进行热绝缘，防止热电堆结构接收的红外辐射向第一空腔602下方的电路基板中传导，防止辐射继续下行进入电路基板，避免对电路基板造成损伤。
其中，热辐射隔离板701的材料为金属材料。
具体的，可以通过金属沉积、光刻、刻蚀等一系列工艺或者金属剥离(liff-off)工艺，在层间介质材料层103的表面上形成热辐射隔离板701。在一种可选的示例中，电路基板10包括热辐射对应区20B，所述热辐射对应区20B与所述热辐射感应区20A相对应，形成热辐射隔离板701的过程可以包括：
形成隔离材料层(未示出)，所述隔离材料层覆盖所述电路基板；
去除所述热辐射对应区20B外的所述隔离材料层，以剩余的隔离材料层为热辐射隔离板701。
其中，当所述热辐射隔离板701为金属材料时，可以通过沉积工艺分别形成所述隔离材料层。当所述热辐射隔离板701为金属硅化物时，所述隔离材料层的形成步骤包括：先形成硅层，后对硅层进行金属硅化处理。当所述热辐射隔离板701为掺杂的半导体时，所述隔离材料层的形成步骤包括：先形成半导体层，后对半导体层进行N型和/或P型掺杂。
在本发明实施例中，还在热辐射隔离板701上进一步形成第一钝化层710，以保护热辐射隔离板701。具体的，可以在形成覆盖所述电路基板设有所述读出互连结构一侧的隔离材料层之后，形成完全覆盖所述隔离材料层的第一钝化材料层。可以采用沉积工艺形成所述第一钝化材料层。当然，在所述去除所述热辐射对应区20B外的所述隔离材料层的步骤中还包括：去除所述热辐射对应区20B外的第一钝化材料层，形成第一钝化层710。
当然，为了后续便于将电路基板和支撑层601键合，在一种实施例中，形成热辐射隔离板701之后，将所述电路基板与所述支撑层601键合之前，还包括：
形成第二钝化层720，所述第二钝化层720覆盖所述热辐射隔离板701露出的电路基板。
第二钝化层720为后续将支撑层与电路基板键合提供平面基础，第二钝化层的厚度不做限定，第二钝化层的表面可以与热辐射隔离板701的表面持平或者第二钝化层还覆盖热辐射隔离板701，只要保证第二钝化层的表面为平面即可。
其中，第二钝化层720的材料包括氧化硅、氮化硅、氮氧化硅、低K介质、高K介质、金属氮化物中的至少一种。
需要说明的是，热辐射隔离板701至少覆盖所述电路基板的所述热辐射对应区20B，指的是热辐射隔离板701除了覆盖电路基板的热辐射对应区20B外，还可以覆盖热辐射对应区20B的外围区域。
在另一种可选的示例中，形成热辐射隔离板701的过程可以包括：在所述电路基板10上形成介质层(未示出)，所述介质层具有开口，所述开口至少露出所述热辐射对应区20B；填充所述开口，形成所述热辐射隔离板701；具体地，填充所述开口形成热辐射隔离板701的步骤中，热辐射隔离板701可以完全填满甚至覆盖所述开口，在另一实施例中，热辐射隔离板701也可以部分填充所述开口。
在另一种可选的示例中，形成热辐射隔离板701的过程可以包括：形成覆盖所述电路基板10的介质材料层(未示出)；去除所述热辐射对应区20B内的介质材料层，形成开口(未示出)，以剩余的介质材料层作为介质层；形成保形覆盖所述介质层和所述开口的隔离材料层；去除所述开口外的隔离材料层，以剩余的隔离材料层为热辐射隔离板701。其中，本步骤中，所述开口可以为仅用于形成热辐射隔离板701的开口，对应的开口深度仅与热辐射隔离板701的厚度相适应，也可以小于用于形成热辐射隔离板701的厚度。需要说明的是，在去除开口外的隔离材料层时，可以采用化学机械抛光(CMP)工艺去除。
在本发明实施例中，还在形成热辐射隔离板701之后，进一步形成第一钝化层710，从而实现对热辐射隔离板701的隔离。具体地，形成热辐射隔离板701，形成至少覆盖所述热辐射隔离板701的第一钝化层710。当然，在其他实施例中，热辐射隔离板701顶面也可以不覆盖第一钝化层710，但需要保证热辐射隔离板701两侧的介质层的表面与热辐射隔离板701的表面持平或者高于热辐射隔离板701，以保证后续键合工艺的进行。
接着，将所述电路基板10与所述支撑层601键合，使所述第一沟槽600夹设在所述热电堆结构板20和所述电路基板10之间，以形成第一空腔602，并使所述热辐射感应区20A与所述热辐射对应区20B相对应，且使所述第一导电互连结构和所述热辐射隔离板701均位于所述热电堆结构的下方。
请参考图6，首先，通过合适的键合工艺将电路基板与支撑层601键合，将支撑层601与电路基板键合后，所述第一导电互连结构和所述热辐射隔离板701均位于所述热电堆结构的下方。第一导电互连结构位于热电堆结构的下方不会对红外辐射形成阻挡，使红外辐射传输至热电堆结构的路径通畅，同时可以减少红外辐射向隔离空腔传输，提高热电堆传感器的测量精度，同时能够避免第一导电互连结构对热辐射的直接吸收。
在本发明实施例中，所述将所述电路基板与所述支撑层601键合的步骤，具体为：将所述热电堆结构板倒置固定在所述电路基板具有所述读出互连结构104a、104b的一侧。
参考图7，本发明实施例进一步对所述热电堆结构板背离所述电路基板一侧进行减薄处理，去除所述第一基底200。由此可以降低集成厚度，以及，降低后续第二导电互连结构的制作难度。
具体地，可以根据所述第一基底200的材料，来选用合适的去除工艺(例如化学机械抛光、刻蚀或者剥离等)，去除所述第一基底200。
参考图8，本实施例的热电堆传感器的制作方法还包括：形成第二导电互连结构40a、40b，所述第二导电互连结构40a、40b电性连接所述读出互连结构104a、104b和所述第一导电互连结构。所述第二导电互连结构40a、40b用于将所述第一导电互连结构和所述读出互连结构104a、104b的电信号输出。其中，所述第二导电互连结构40a、40b形成于所述热辐射感应区20A外围的所述热电堆结构板20上。
具体的，形成所述第二导电互连结构40a、40b的步骤可以包括：在所述热电堆结构板背离所述电路基板一侧形成第一互连通孔(未示出)和第二互连通孔(未示出)，所述第一互连通孔暴露所述热电堆结构板的第一导电互连结构，所述第二互连通孔暴露所述电路基板中的读出互连结构；在所述第一互连通孔和所述第二互连通孔的侧壁上形成绝缘介质层；在所述第一互连通孔中形成第一插塞，在所述第二互连通孔中形成第二插塞；在所述热电堆结构板表面形成插塞互连线，所述插塞互连线连接所述第一插塞和所述第二插塞。
作为一种示例，所述第二导电互连结构40a、40b通过重布线工艺形成，其具体包括形成第二插塞401a、401b的工艺、形成第一插塞403a、403b的工艺以及形成插塞互连线402a、402b的工艺。其中，形成第二插塞401a、401b的工艺与形成第一插塞403a、403b的工艺的执行顺序不限定。第二插塞401a、第一插塞403a以及插塞互连线402a组成第二导电互连结构40a，第二插塞401b、第一插塞403b以及插塞互连线402b组成第二导电互连结构40b。
形成第一插塞403a、403b的工艺具体包括：首先，刻蚀所述热辐射感应区20A外围的所述热电堆结构板20、第一隔离层301、支撑层601、第二钝化层720以及部分层间介质材料层103，以形成分别暴露出读出互连结构104a、104b的部分顶面的第一接触孔(未图示)；然后，在所述第一接触孔的侧壁上覆盖绝缘介质层，绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，所述绝缘介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质、低K介质等中的至少一种，所述绝缘介质层的底部暴露出相应的读出互连结构104a、104b的部分顶面；接着，在第一接触孔中填充金属(例如钨、铜)等导电材料，并通过化学机械抛光等工艺去除覆盖在介质层201表面上的多余导电材料，以形成顶面与介质层201顶面齐平的第一插塞403a、403b。本实施例中，第一插塞403a的底端与读出互连结构104a电性连接。第一插塞403b的底端与读出互连结构104b电性连接。
形成第二插塞401a、401b的工艺具体包括：首先，刻蚀所述热辐射感应区20A外围的所述热电堆结构板20，以形成暴露出第一导电互连结构的部分表面的第二接触孔(未图示)；然后，在所述第二接触孔的侧壁上覆盖绝缘介质层，绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，所述绝缘介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质、低K介质等中的至少一种，所述绝缘介质层的底部暴露出相应的第一导电互连结构的表面；接着，在第二接触孔中填充金属(例如钨、铜)等导电材料，并通过化学机械抛光等工艺去除覆盖在介质层201表面上的多余导电材料，以形成顶面与介质层201顶面齐平的第二插塞401a、401b。本实施例中，第二插塞401a的底端与第一导电互连线300a电性连接。第二插塞401b的底端与第二导电互连线300b电性连接。
形成插塞互连线402a、402b的工艺具体包括：在第一插塞403a、403b、第二插塞401a、401b以及介质层201的表面上沉积金属层；对所述金属层进行光刻和刻蚀，以去除热辐射感应区20A中的金属层，剩余的金属层形成插塞互连线402a、402b，插塞互连线402a覆盖第一插塞403a的顶端和第二插塞401a的顶端且将第一插塞403a的顶端和第二插塞401a的顶端电性连接，插塞互连线402b覆盖第一插塞403b的顶端和第二插塞401b的顶端且将第一插塞403b的顶端和第二插塞401b的顶端电性连接。
需要说明的是，当热电堆结构板20是基于非导电的材料板形成时，第二插塞401a、401b和第一插塞403a、403b中的导电材料的侧壁上可以省略绝缘介质层。
请参考图12-图14，在本发明的另一实施例中，所述第二导电互连结构的形成工艺还可以为：在键合所述热电堆结构板和所述电路基板之前，首先在热电堆结构板形成热电堆第二子插塞406a、406b，与所述第一导电互连结构电性连接；且在电路基板上形成电路基板第二子插塞404a、404b，与所述读出电路电性连接；待所述电路基板与所述支撑层键合之后，所述热电堆第二子插塞406a、406b与所述电路基板第二子插塞404a、404b通过导电键合材料电性连接。并进一步在所述热电堆结构板和所述电路基板键合后，形成贯穿热电堆结构板、支撑层且与读出电路电性连接的第一插塞403a、403b，第一插塞403a、403b作为输出端子引出相应的电信号。
请参考图15-图17，在本发明的又一实施例中，还可以进一步在键合所述热电堆结构板和所述电路基板之前，首先在热电堆结构板形成热电堆第一子插塞407a、407b和热电堆第二子插塞406a、406b，所述热电堆第一子插塞407a、407b贯穿所述热电堆结构板20和所述支撑层601，所述热电堆第二子插塞406a、406b与所述第一导电互连结构电性连接；
且在电路基板10上形成与所述读出电路电性连接的电路基板第一子插塞405a、405b和电路基板第二子插塞404a、404b；
待所述电路基板10与所述支撑层601键合之后，将所述热电堆第二子插塞406a、406b与所述电路基板第二子插塞404a、404b通过导电键合材料电性连接，所述热电堆第一子插塞407a、407b与所述电路基板第一子插塞405a、405b通过导电键合材料电性连接。
请继续参考图9-图11，本发明实施例中，在形成所述第二导电互连结构40a、40b之后，还进一步在所述热电堆传感器上设置封盖50，以保护所述热电堆传感器的热辐射感应区20A。
具体的，提供具有保护槽503的封盖50，所述保护槽503背向所述热电堆结构板的一侧的封盖上还设有辐射穿透窗口(图中未示出)，所述辐射穿透窗口至少与所述热电堆结构垂直对齐；
所述辐射穿透窗口用于透射红外线。
所述辐射穿透窗口的材料包括半导体(例如硅、锗或绝缘体上硅等)和有机滤光材料(例如聚乙烯、聚丙烯等材料)中的一种或两种。
所述辐射穿透窗口的形状可以为矩形、正方形或圆形等规则形状，也可以为其他不规则形状。
需要说明的是，所述制作方法还可以包括：在所述辐射穿透窗口上方设置红外增透膜。
将所述封盖50键合到所述热电堆结构板，且所述保护槽503夹设在所述封盖50和所述热电堆结构板之间形成第二空腔502，且所述第二空腔502与所述第一空腔602对准；以及，
对所述封盖50进行切边，以至少暴露出所述第二导电互连结构的部分表面。
其中，所述封盖50的材料可以为玻璃、塑料、半导体等，通过将所述封盖50键合到所述热电堆结构板背离所述电路基板的表面，以覆盖所述热电堆结构板的热辐射感应区20A，并且，基于所述保护槽的设置，使所述热电堆结构板的热辐射感应区20A上方为腔体结构，避免了相关材料对热电堆结构板的热辐射感应区的接触，从而避免对热电堆结构板的热辐射感应区20A造成影响。
作为一种示例，提供具有保护槽503的封盖50的步骤为：提供第三基底500，然后在第三基底500上沉积腔体材料层，刻蚀所述腔体材料层至暴露出第三基底500的表面，以形成在腔体材料层中第二空腔502，剩余的腔体材料构成腔体壁501；作为另一种示例，先提供第三基底500，然后刻蚀部分厚度的第三基底500，以形成第三基底500中形成第二空腔502，此时腔体壁501的材料和第三基底500的材料相同；
然后，将所述封盖50键合到所述介质层201上，且所述保护槽夹设在所述封盖和所述热电堆结构板之间形成第二空腔，并与所述第一空腔602对准；第二空腔的设置，能尽量减少上层结构对入射的热辐射的直接吸收，同时对入射的热辐射进行一定程度地储存，使得热电堆结构最大程度地接收入射的辐射热量，由此可以提高热电堆传感器的性能。
接着，通过激光切割等工艺，对第三基底500的边缘进行切边，以暴露出互连线402a、402b的表面，由此使得互连线402a、402b成为热电堆传感器的相应的外接的接触垫。
本发明实施例所提供的热电堆传感器的制作方法，采用刻蚀的工艺在支撑层的与所述热辐射感应区相对的部分形成第一沟槽，后续将支撑层与电路基板键合后，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间形成第一空腔602，不但工艺简单，还可以通过第一空腔602进行热绝缘，防止热电堆结构接收的热量向第一空腔602下方的电路基板中传导，避免开放的第一沟槽对应的感应信息流失，提高传感器的测量精度，进一步地，由于电路基板直接键合在热电堆结构板的下方，因此，能够在不增加面积的条件下，实现CMOS读出电路的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成；而且，后续将支撑层与电路基板键合后，形成于电路基板上的热辐射隔离板位于第一空腔602下方，热辐射隔离板能够隔绝电路基板产生的热量，避免电路基板的热量传递给热电堆结构板，提高热电堆传感器的测量精度。
为解决上述问题，本发明实施例还提供一种热电堆传感器。
如图11所示，本发明一实施例提供的热电堆传感器，包括沿入射辐射方向(即图11中从上至下的方向)依次设置的热电堆结构板20、第一导电互连结构，支撑层601以及电路基板10。所述热电堆结构板20具有热辐射感应区20A，所述热辐射感应区20A中形成有热电堆结构；所述第一导电互连结构电性连接所述热电堆结构；所述电路基板10、所述热电堆结构板20、和所述支撑层601之间围成有第一空腔602，且所述热电堆结构设置在所述第一空腔602的上方，第一导电互连结构设置于所述第一空腔602的下方，所述第一空腔602的底部配置有热辐射隔离板701。
所述热辐射隔离板701用于对后续形成的隔离空腔进行热绝缘，防止热电堆结构接收的红外辐射向第一空腔602下方的电路基板中传导。
其中，所述热辐射隔离板701的材料是金属材料。
本发明实施例中，所述热辐射隔离板701上方可以形成有第一钝化层710，从而实现对热辐射隔离板701的隔离。利用第一钝化层710对热辐射隔离板701的上表面进行保护。在其他实施例中，热辐射隔离板701上表面可以被第一钝化层710暴露出来。
需要说明的是，热辐射隔离板701至少覆盖热辐射感应区20A，即热辐射隔离板701可以仅覆盖热辐射感应区20A，也可以既覆盖热辐射感应区20A还覆盖热辐射感应区20A的外围。因此，在一种实施例中，当热辐射隔离板701未完全覆盖热辐射感应区20A外围时，通过所述第二钝化层720环绕所述热辐射隔离板701，第二钝化层720提供与支撑层601键合的平面键合基础。
本发明实施例所提供的热电堆传感器，既可以从热电堆结构板20背向电路基板10的一侧接收热辐射，避免电路基板10和第一导电互连结构(例如金属线等)对热辐射的直接吸收，又可以通过第一空腔602进行热绝缘，防止热电堆结构接收的热量向第一空腔602下方的电路基板10中传导，形成于电路基板上的热辐射隔离板位于第一空腔602下方，热辐射隔离板701能够隔绝电路基板10产生的热量，避免电路基板10的热量传递给热电堆结构板20，提高热电堆传感器的测量精度。
所述热电堆结构板20包括由下而上依次堆叠的第一基底200、介质层201和半导体层202，所述热电堆结构形成于所述半导体层202中。第一基底200可以是本领域技术人员熟知的任意合适的衬底材料，例如硅、锗、硅锗、砷化镓、磷化铟等体半导体衬底材料。
其中，所述第一基底200上形成有半导体层202和介质层201，半导体层202用于形成热电堆结构，半导体层202的材料可以是未掺杂的半导体层(例如多晶硅或单晶硅等)，或者N型掺杂或P型掺杂的半导体层，半导体层202可以通过外延工艺或者离子注入工艺形成。介质层201用于隔离热电堆结构和第一基底，介质层201的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。
本实施例中，第一基底200、介质层201和半导体层202由绝缘体上硅衬底形成，第一基底200为绝缘体上硅衬底的底层单晶硅，介质层201为绝缘体上硅衬底中的二氧化硅，半导体层202为绝缘体上硅衬底的顶层单晶硅。通过对半导体层202中的部分区域进行N型和/或P型离子掺杂注入，以形成至少一种热感应微结构作为热电堆结构。
热电堆结构板20可以选用本领域技术人员所熟知的任意合适的材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等半导体衬底材料。热电堆结构板20中的热电堆结构包括至少一种热感应微结构，所述热感应微结构可以是由任意合适的热传导材料形成，例如热感应微结构的材料包括金属、未掺杂的半导体、掺杂的半导体和金属硅化物中的至少一种，其中，未掺杂的半导体或掺杂的半导体的材料均包括硅、锗、砷化镓或磷化铟中的至少一种，掺杂的半导体的掺杂剂包含N型(例如砷、锗等)或P型(例如硼、氟化硼、磷等)掺杂剂。可选地，热电堆结构板20选用半导体衬底，热电堆结构中的热感应微结构包括形成在半导体衬底中的N型和/或P型掺杂区，由此能够使得热电堆结构的制作与CMOS工艺相兼容，进而简化工艺，降低成本。
本实施例中热电堆结构包括材料不同的第一热感应微结构203a和第二热感应微结构203b，第一热感应微结构203a为N型掺杂的单晶硅，第二热感应微结构203b为P型掺杂的单晶硅。第一热感应微结构203a和第二热感应微结构203b可以具有大致对称的结构，从而在第一热感应微结构203a和第二热感应微结构203b之间产生大致对称的热感应效果，提高热电堆传感器的测量精度。
需要说明的是，本实施例中第一热感应微结构203a和第二热感应微结构203b均为单层结构，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，第一热感应微结构203a和第二热感应微结构203b也可以分别为叠层结构。
作为一种示例，所述热电堆结构板20包括介质层201和半导体层202，介质层201的材料包括二氧化硅、氮化硅等中的至少一种，半导体层202可以是单晶硅或多晶硅，所述热电堆结构包括至少一种形成在半导体层202中的热感应微结构。
所述第一导电互连结构的材料可以包括铜、钛、铝、钨等金属和/或金属硅化物等。所述第一导电互连结构包括第一导电互连线300a和第二导电互连线300b，所述第一导电互连线300a电性连接所述第一热感应微结构203a，所述第二导电互连线300b电性连接所述第二热感应微结构203b。
本实施例中，第一导电互连结构上形成有第一隔离层301，第一隔离层301覆盖第一热感应微结构203a、第二热感应微结构203b、第一导电互连线300a和第二导电互连线300b，以保护第一热感应微结构203a、第二热感应微结构203b，并实现相邻第一导电互连结构中的相邻导电互连线之间必要的绝缘隔离。
本实施例中，所述第一导电互连结构是单层结构，此时第一导电互连线300a和第二导电互连线300b均为一层金属线，第一导电互连线300a一端电性连接所述第一热感应微结构203a，另一端通过第二导电互连结构40a电性连接电路基板10的读出电路中的读出互连结构104a，第二导电互连线300b一端电性连接所述第二热感应微结构203b，另一端通过第二导电互连结构40b电性连接电路基板10的读出电路中的读出互连结构104b。由此有利于降低热电堆传感器的集成厚度，有利于器件微型化。在本发明的其他实施例中，所述第一导电互连结构也可以是多层金属互连结构。
本实施例中，第一导电互连结构上形成有支撑层601。支撑层601的第一沟槽600的深度可以小于或者等于支撑层601的厚度。所述支撑层601用于为后续形成第一空腔602提供基础，另一方面，所述支撑层601还可以覆盖所述第一导电互连线300a和第二导电互连线300b以及热电堆结构，以避免对应结构被污染或氧化，并实现相邻第一导电互连结构中的相邻导电互连线之间必要的绝缘隔离。
电路基板10可以包括第二基底100、器件结构和与器件结构电连接的读出互连结构104a、104b，其中，所述电路基板10形成在所述第二基底中，所述读出互连结构104a、104b形成在所述第二基底100上。
其中，第二基底100可以为本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。第二基底100中已通过CMOS制造工艺形成了相应的器件结构以及位于相邻的器件结构之间的器件隔离结构，器件结构可以包括MOS晶体管、电阻、二极管、电容、存储器等中的至少一种。
在本发明实施例中，以器件结构为MOS晶体管为例，其中，MOS晶体管102可以包括栅极102a以及位于栅极102a两侧的源极102b和漏极102c。器件隔离结构101可以是通过局部场氧化工艺或者浅沟槽隔离(STI)工艺形成。读出互连结构104a、104b可以通过与器件结构的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电性连接的多层金属互连结构电连接，从而实现读出互连结构与器件结构的电性连接。其中，所述第二基底100上还形成有层间介质材料层103，从而将相邻金属互连层隔离开。层间介质材料103可以包括二氧化硅、氮化硅、介电常数K低于二氧化硅的低K介质、K高于二氧化硅的高K介质、金属氮化物等中的至少一种。
本实施例中，所述电路基板中配置有读出电路，所述的热电堆传感器还包括布设在所述热辐射感应区的外围的第二导电互连结构40a、40b，所述读出电路通过所述第二导电互连结构40a、40b与所述第一导电互连结构电性连接。第二导电互连结构40a、40b为采用同一道重布线工艺形成的重布线结构，并位于热辐射感应区20A外围，由此，可以在实现电路基板10中的读出电路与热电堆结构板20中的热电堆结构的电连接的同时，还可以避免第二导电互连结构40a、40b对热辐射的直接吸收，又可以降低热电堆传感器的整体垂直厚度，有利于热电堆传感器的微型化，以及，提高器件性能可靠性。
第二导电互连结构包括位于所述热电堆结构板内的第一插塞，所述第一插塞连接所述第一导电互连结构；贯穿所述热电堆结构板且与所述读出电路电性连接的第二插塞；以及，位于所述热电堆结构板上的插塞互连线，所述插塞互连线连接所述第一插塞和所述第二插塞。
具体地，第二导电互连结构40a包括第二插塞401a、第一插塞403a以及互连线402a，第二导电互连结构40b包括第二插塞401b、第一插塞403b以及互连线402b，互连线402a、402b形成在所述热电堆结构板20背向所述第一空腔602的一面上，第二插塞401a、401b设置在所述热电堆结构板20中，第二插塞401a的底端与第一导电互连线300a电性连接，顶端与互连线402a电性连接，第二插塞401b的底端与第二导电互连线300b电性连接，顶端与互连线402b电性连接，所述第一插塞403a、403b贯穿所述热电堆结构板20和第一互连层30，第一插塞403a的顶端与所述互连线402a电性连接，底端与电路基板10中的读出互连结构104a电性连接；第一插塞403b的顶端与所述互连线402b电性连接，底端与电路基板10中的读出互连结构104b电性连接。
此外，需要说明的是，本实施例中由于热电堆结构板20是基于半导体衬底形成的，因此为了避免第二插塞401a、401b和第一插塞403a、403b与热电堆结构板20之间产生漏电，第二插塞401a、401b和第一插塞403a、403b中的导电材料的侧壁上还包围有绝缘介质层，绝缘介质层的材料包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质和低K介质中的至少一种。在本发明的其他实施例中，当热电堆结构板20是基于非导电的材料板形成时，第二插塞401a、401b和第一插塞403a、403b中的导电材料的侧壁上可以省略绝缘介质层的包围。
在本发明另一实施例中，如图14所示，第二导电互连结构可以包括：第一插塞403a、403b，所述第一插塞403a、403b贯穿所述热电堆结构板、所述支撑层，且底端与所述读出电路电性连接；
电路基板第二子插塞404a、404b，与所述读出电路电性连接；
热电堆第二子插塞406a、406b，与所述电路基板第二子插塞404a、404b电性连接且与所述第一导电互连结构电性连接。
在本发明又一实施例中，如图17所示，所述第二导电互连结构还可以包括：
电路基板第一子插塞405a、405b，与所述读出电路电性连接；
电路基板第二子插塞404a、404b，与所述读出电路电性连接；
热电堆第一子插塞404d贯穿所述热电堆结构板和所述支撑层；
热电堆第二子插塞406a、406b，与所述电路基板第二子插塞404a、404b电性连接，且所述热电堆第二子插塞406a、406b与所述第一导电互连结构电性连接。
当然，各个插塞的侧壁也可以包围有绝缘介质层，以防止漏电。具体请参照前文，在此不再赘述。
继续参考图11，本实施例的热电堆传感器还包括封盖50，所述封盖50配置在所述热电堆结构板20背向所述电路基板10的一侧上，所述封盖50设有保护槽503，所述封盖50的保护槽503覆盖在所述热电堆结构板20的热辐射感应区20A上，所述保护槽503背向所述热电堆结构板20的一侧的封盖上还设有辐射穿透窗口(图中未示出)，所述辐射穿透窗口至少与所述热电堆结构垂直对齐。
所述辐射穿透窗口用于透射红外线。在一种具体实施例中，所述辐射穿透窗口上方还可以设置红外增透膜。
所述辐射穿透窗口的材料包括半导体(例如硅、锗或绝缘体上硅等)和有机滤光材料(例如聚乙烯、聚丙烯等材料)中的一种或两种。
所述辐射穿透窗口的形状可以为矩形、正方形或圆形等规则形状，也可以为其他不规则形状。
第二空腔502的设置，能尽量减少上层结构对入射的热辐射的直接吸收，同时对入射的热辐射进行一定程度地储存，使得热电堆结构最大程度地接收入射的辐射热量，由此可以提高热电堆传感器的性能。
可选实施例中，封盖50可以包括第三基底500以及形成在第三基底500面向热电堆结构板20的一面上的腔体壁501，所述腔体壁501和介质层201围成第二空腔502。第三基底500的材料可以是本领域技术人员熟知的任意合适的材料，例如玻璃、塑料、半导体等。所述腔体壁501的材料可以和第三基底500相同，也可以与第三基底500的材料不同。所述第二空腔502背向所述热电堆结构板20的一侧的封盖50上还设有辐射穿透窗口(未图示)，所述辐射穿透窗口至少与所述热电堆结构垂直对齐，所述辐射穿透窗口的材料包括半导体(例如硅、锗或绝缘体上硅等)和/或有机滤光材料(例如聚乙烯、聚丙烯等材料)。
本实施例的热电堆传感器，沿入射辐射方向依次设置热电堆结构板、导电互连结构、支撑层以及电路基板，并在电路基板和热电堆结构板之间夹设第一空腔，且在第一空腔的底部增加热辐射隔离板，结构简单，利用热辐射隔离板能够隔绝电路基板产生的热量，避免电路基板的热量传递给热电堆结构板，提高热电堆传感器的测量精度；进一步地，由于电路基板直接键合在热电堆结构板的下方，因此，能够在不增加面积的条件下，实现CMOS读出电路的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。
需要说明的是，本发明的热电堆传感器并不仅仅限定于上述实施例中的具体结构举例，在本发明的其他实施例中，在实现相同功能的前提下，对上述实施例的热电堆传感器中的相应结构进行变形和省略，由此得到的热电堆传感器同样属于本发明的技术方案的保护范围。
本发明一实施例还提供一种电子设备，该电子设备具有本发明的热电堆传感器，其性能得到改善。所述电子设备还具有至少一种透镜和滤波器以及相关的电子处理器等部件。所述电子设备可以是额温枪、耳温枪、食品温度检测仪器等温度测量设备，也可以是气体成份的定性/定量分析仪器，还可以是智能家电设备、灯具开关或医疗设备等；还可以是带有热电堆传感器的移动终端，如手机，电脑，平板等，具备测温功能；在一实施例中，所述电子设备为热成像仪，所述热成像仪的热电堆结构成阵列排布，以便实现对物体的热成像。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (31)

1.一种热电堆传感器，其特征在于，包括沿入射辐射方向依次设置的：
热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；
支撑层；
电路基板，所述电路基板、所述热电堆结构板、和所述支撑层之间围成有第一空腔，且所述热电堆结构设置在所述第一空腔的上方，所述第一空腔的底部配置有热辐射隔离板。
2.根据权利要求1所述的热电堆传感器，其特征在于，还包括：
第一导电互连结构，所述第一导电互连结构电性连接所述热电堆结构，所述第一导电互连结构设置于所述热电堆结构的下方。
3.根据权利要求1所述的热电堆传感器，其特征在于，所述热电堆结构板包括由下而上依次堆叠的第一基底、介质层和半导体层，所述热电堆结构形成于所述半导体层中。
4.根据权利要求1所述的热电堆传感器，其特征在于，所述热电堆结构包括至少一种热感应微结构，所述热感应微结构的材料包括金属、未掺杂的半导体、掺杂的半导体和金属硅化物中的至少一种；所述未掺杂的半导体或所述掺杂的半导体的材料包括硅、锗、砷化镓或磷化铟中的至少一种，且所述掺杂的半导体的掺杂剂包含N型或P型掺杂剂。
5.根据权利要求1所述的热电堆传感器，其特征在于，所述热辐射隔离板的上表面暴露于所述第一空腔。
6.根据权利要求1所述的热电堆传感器，其特征在于，还包括：
第一钝化层，覆盖所述热辐射隔离板。
7.根据权利要求1所述的热电堆传感器，其特征在于，还包括：
第二钝化层，所述第二钝化层环绕所述热辐射隔离板。
8.根据权利要求2所述的热电堆传感器，其特征在于，所述电路基板中配置有读出电路，所述的热电堆传感器还包括布设在所述热辐射感应区的外围的第二导电互连结构，所述读出电路通过所述第二导电互连结构与所述第一导电互连结构电性连接。
9.根据权利要求8所述的热电堆传感器，其特征在于，所述第二导电互连结构包括位于所述热电堆结构板内的第一插塞，所述第一插塞连接所述第一导电互连结构；
贯穿所述热电堆结构板且与所述读出电路电性连接的第二插塞；以及，位于所述热电堆结构板上的插塞互连线，所述插塞互连线连接所述第一插塞和所述第二插塞。
10.根据权利要求8所述的热电堆传感器，其特征在于，所述第二导电互连结构包括：
第一插塞，所述第一插塞贯穿所述热电堆结构板、所述支撑层，且底端与所述读出电路电性连接；
电路基板第二子插塞，与所述读出电路电性连接；
热电堆第二子插塞，与所述电路基板第二子插塞电性连接且与所述第一导电互连结构电性连接。
11.如权利要求8所述的热电堆传感器，其特征在于，所述第二导电互连结构包括：
电路基板第一子插塞，与所述读出电路电性连接；
电路基板第二子插塞，与所述读出电路电性连接；
热电堆第一子插塞，所述热电堆第一插塞贯穿所述热电堆结构板和所述支撑层；
热电堆第二子插塞，与所述电路基板第二子插塞电性连接，且所述热电堆第二子插塞与所述第一导电互连结构电性连接。
12.根据权利要求8所述的热电堆传感器，其特征在于，还包括封盖，所述封盖配置在所述热电堆结构板背向所述电路基板的一侧上，所述封盖设有保护槽，所述封盖的保护槽覆盖在所述热电堆结构板的热辐射感应区上，所述保护槽背向所述热电堆结构板的一侧的封盖上还设有辐射穿透窗口，所述辐射穿透窗口至少与所述热电堆结构垂直对齐。
13.根据权利要求1-12任一项所述的热电堆传感器，其特征在于，所述热辐射隔离板的材料包括金属材料。
14.一种热电堆传感器的制作方法，其特征在于，包括：
提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；
在所述热电堆结构板上形成支撑层，所述支撑层开设有第一沟槽，所述第一沟槽至少对应所述热辐射感应区；
提供电路基板，在所述电路基板上形成热辐射隔离板；
将所述电路基板与所述支撑层键合，使所述第一沟槽夹设在所述热电堆结构板和所述电路基板之间，以形成第一空腔，并使所述热辐射隔离板位于所述热电堆结构的下方。
15.如权利要求14所述的热电堆传感器的制作方法，其特征在于，所述在所述热电堆结构板上形成支撑层的步骤之前，包括：
在所述热电堆结构板上形成与所述热电堆结构电连接的第一导电互连结构；
所述在所述热电堆结构板上形成支撑层的步骤，包括：
在所述第一导电互连结构和所述热电堆结构板上形成支撑层；
将所述电路基板与所述支撑层键合后，所述第一导电互连结构位于所述热电堆结构的下方。
16.如权利要求14所述的热电堆传感器的制作方法，其特征在于，所述电路基板包括热辐射对应区，所述热辐射对应区与所述热辐射感应区相对应，
所述在所述电路基板上形成热辐射隔离板的步骤包括：
形成隔离材料层，所述隔离材料层覆盖所述电路基板；
去除所述热辐射对应区外的所述隔离材料层，以剩余的隔离材料层为热辐射隔离板。
17.如权利要求16所述的热电堆传感器的制作方法，其特征在于，形成隔离材料层之后，还包括：
形成覆盖所述隔离材料层的第一钝化材料层；
所述去除所述热辐射对应区外的所述隔离材料层的步骤中还包括：去除所述热辐射对应区外的第一钝化材料层，形成第一钝化层。
18.如权利要求14-17任一项所述的热电堆传感器的制作方法，其特征在于，形成热辐射隔离板之后，将所述电路基板与所述支撑层键合之前，还包括：
形成第二钝化层，所述第二钝化层覆盖所述热辐射隔离板露出的电路基板。
19.如权利要求14所述的热电堆传感器的制作方法，其特征在于，在所述电路基板上形成热辐射隔离板的步骤包括：
在所述电路基板上形成介质层，所述介质层具有开口，所述开口至少露出所述基板的所述热辐射对应区；
填充所述开口，形成所述热辐射隔离板。
20.如权利要求14所述的热电堆传感器的制作方法，其特征在于，形成所述热辐射隔离板之后，还包括：
形成第一钝化层，所述第一钝化层至少覆盖所述热辐射隔离板。
21.如权利要求14所述的热电堆传感器的制作方法，其特征在于，提供所述热电堆结构板的步骤包括：
提供第一基底，所述第一基底的表面上形成有半导体层；
对所述半导体层的部分区域进行N型和/或P型离子掺杂，以形成N型掺杂区和/或P型掺杂区，作为所述热电堆结构。
22.如权利要求21所述的热电堆传感器的制作方法，其特征在于，所述第一基底为绝缘体上硅衬底，所述半导体层为所述绝缘体上硅衬底的顶层单晶硅。
23.如权利要求21所述的热电堆传感器的制作方法，其特征在于，在将所述电路基板与所述支撑层键合之后，还包括：去除所述第一基底。
24.如权利要求15所述的热电堆传感器的制作方法，其特征在于，所述电路基板中形成有读出电路，在将所述电路基板与所述支撑层键合之前或之后，所述热电堆传感器的制作方法还包括：
形成第二导电互连结构于所述热辐射感应区外围的所述热电堆结构板上，所述第二导电互连结构电性连接所述读出电路和所述第一导电互连结构。
25.如权利要求24所述的热电堆传感器的制作方法，其特征在于，所述第二导电互连结构，包括：
第一插塞，所述第一插塞贯穿所述热电堆结构板、所述支撑层，且底端与所述读出电路电性连接；
第二插塞，所述第二插塞的底端与所述第一导电互连结构电性连接；
插塞互连线，位于所述热电堆结构板上，所述插塞互连线连接所述第一插塞和所述第二插塞。
26.如权利要求24所述的热电堆传感器的制作方法，其特征在于，所述第二导电互连结构包括：
第一插塞，所述第一插塞贯穿所述热电堆结构板、所述支撑层，且底端与所述读出电路电性连接；
电路基板第二子插塞，与所述读出电路电性连接；
热电堆第二子插塞，与所述第一导电互连结构电性连接，待所述电路基板与所述支撑层键合之后，所述热电堆第二子插塞与所述电路基板第二子插塞电性连接。
27.如权利要求24所述的热电堆传感器的制作方法，其特征在于，所述第二导电互连结构包括：
电路基板第一子插塞，与所述读出电路电性连接；
电路基板第二子插塞，与所述读出电路电性连接；
热电堆第一子插塞，所述热电堆第一插塞贯穿所述热电堆结构板和所述支撑层；
热电堆第二子插塞，所述热电堆第二子插塞与所述第一导电互连结构电性连接；
待所述电路基板与所述支撑层键合之后，所述热电堆第二子插塞与所述电路基板第二子插塞电性连接，所述热电堆第一子插塞与所述电路基板第一子插塞电性连接。
28.如权利要求24所述的热电堆传感器的制作方法，其特征在于，在形成所述第二导电互连结构之后，还包括：
提供具有保护槽的封盖，所述保护槽背向所述热电堆结构板的一侧的封盖上还设有辐射穿透窗口，所述辐射穿透窗口至少与所述热电堆结构垂直对齐；
将所述封盖键合到所述热电堆结构板，且所述保护槽夹设在所述封盖和所述热电堆结构板之间形成第二空腔，且所述第二空腔与所述第一空腔对准；以及，对所述封盖进行切边，以至少暴露出所述第二导电互连结构的部分表面。
29.如权利要求14-17任一项所述的热电堆传感器的制作方法，其特征在于，所述热辐射隔离板的材料包括金属材料。
30.一种电子设备，其特征在于，包括权利要求1-13中任一项所述的热电堆传感器。
31.如权利要求30所述的电子设备，其特征在于，所述电子设备为热成像仪，所述热成像仪的热电堆结构成阵列排布。
CN202010617274.0A 2020-06-30 2020-06-30 热电堆传感器及其制作方法、电子设备 Active CN112117363B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010617274.0A CN112117363B (zh) 2020-06-30 2020-06-30 热电堆传感器及其制作方法、电子设备
PCT/CN2021/103821 WO2022002169A1 (zh) 2020-06-30 2021-06-30 热电堆传感器及其制作方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010617274.0A CN112117363B (zh) 2020-06-30 2020-06-30 热电堆传感器及其制作方法、电子设备

Publications (2)

Publication Number Publication Date
CN112117363A true CN112117363A (zh) 2020-12-22
CN112117363B CN112117363B (zh) 2022-12-02

Family

ID=73799509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010617274.0A Active CN112117363B (zh) 2020-06-30 2020-06-30 热电堆传感器及其制作方法、电子设备

Country Status (1)

Country Link
CN (1) CN112117363B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022002169A1 (zh) * 2020-06-30 2022-01-06 中芯集成电路（宁波）有限公司上海分公司 热电堆传感器及其制作方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186339A1 (en) * 2005-02-18 2006-08-24 Nec Corporation Thermal-type infrared detection element
CN102141444A (zh) * 2009-12-28 2011-08-03 欧姆龙株式会社 红外线传感器及红外线传感器模块
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN108351254A (zh) * 2016-09-02 2018-07-31 索尼半导体解决方案公司 摄像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186339A1 (en) * 2005-02-18 2006-08-24 Nec Corporation Thermal-type infrared detection element
CN102141444A (zh) * 2009-12-28 2011-08-03 欧姆龙株式会社 红外线传感器及红外线传感器模块
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN108351254A (zh) * 2016-09-02 2018-07-31 索尼半导体解决方案公司 摄像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022002169A1 (zh) * 2020-06-30 2022-01-06 中芯集成电路（宁波）有限公司上海分公司 热电堆传感器及其制作方法、电子设备

Also Published As

Publication number Publication date
CN112117363B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN112117373B (zh) 热电堆传感器的制作方法
CN112117369B (zh) 热电堆传感器的制作方法
US20120008934A1 (en) Camera module and method of manufacturing the same
US9726547B2 (en) Microbolometer devices in CMOS and BiCMOS technologies
CN112117361B (zh) 热电堆传感器及其制作方法、电子设备
CN112117372B (zh) 热电堆传感器的制作方法
CN112117370B (zh) 热电堆传感器的制作方法
CN112038475B (zh) 热电堆传感器及其制作方法、电子设备
CN112117368B (zh) 热电堆传感器的制作方法
CN112117363B (zh) 热电堆传感器及其制作方法、电子设备
CN112117366B (zh) 热电堆传感器的制作方法
CN112038476B (zh) 热电堆传感器的制作方法
CN112117362B (zh) 热电堆传感器及其制作方法、电子设备
EP3540775B1 (en) Imaging device, method of manufacturing the same, and apparatus
CN113677964A (zh) 热成像传感器的晶圆级真空封装
JP6267676B2 (ja) 光センサおよびその製造方法
CN112117367B (zh) 热电堆传感器的制作方法
CN112117371B (zh) 热电堆传感器的制作方法
CN112117364B (zh) 热电堆传感器的制作方法
CN112117365A (zh) 热电堆传感器的制作方法
CN112117374A (zh) 热电堆传感器的制作方法
CN212539430U (zh) 异质整合的热红外线感测元件及热红外线感测器
WO2022002169A1 (zh) 热电堆传感器及其制作方法、电子设备
CN114122245A (zh) 热电堆传感器的制作方法
CN114156401A (zh) 热电堆传感器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant