CN113677964A - 热成像传感器的晶圆级真空封装 - Google Patents

Abstract

在MEMS区嵌入微机电系统(MEMS)组件的互补金属氧化物半导体(CMOS)器件。所述MEMS组件例如是红外(IR)热传感器。所述器件封装有CMOS兼容的IR透明封盖，以使用晶圆级真空封装技术将所述器件气密密封。

Description

热成像传感器的晶圆级真空封装

相关申请的交叉引用

本申请要求2019年4月2日提交的美国临时申请号62,827,861的权益。本申请交叉引用2020年3月5日提交的序列号16/809,561的美国专利申请，其是共同待决的2019年7月21日提交的序列号16/517,653的美国专利申请的部分继续申请，序列号16/517,653的美国专利申请是美国专利申请序列号15/647,284的继续申请，标题为可扩展的基于热电的红外探测器，现为美国专利号10,403,674，于2017年7月12日提交。本申请还交叉引用了2018年12月18日提交的美国专利申请序列号16/224,782，其是美国专利申请序列号15/653,558的分案申请，标题为具有高CMOS集成度的基于热电的红外探测器，于2017年7月19日提交，现为美国专利号10,199,424。本申请进一步交叉引用了同一天提交的PCT国际申请，标题为基于热电的红外探测器的单片后互补金属氧化物半导体集成，于2020年4月1日提交，其要求享有2019年4月1日提交的美国临时申请62,827,205的权益。该申请进一步交叉引用了同一天提交的PCT国际申请，标题为互补金属氧化物半导体和MEMS传感器的异质集成，于2020年4月1日提交，其要求享有2019年4月1日提交的美国临时申请号62,827,207的权益。所有这些申请的公开内容均以引用方式全文并入本文，以用于所有目的。

背景技术

由于众多应用需求的增加，对非制冷红外(IR)探测器的需求持续增长。这些应用仅举几例，包括空调系统，手机，自动驾驶汽车，物联网(IoT)，消防和交通安全。此外，预计在不久的将来，非制冷红外探测器将有更多应用。

常规的非制冷红外探测器已经使用微测辐射热计实现了。但是，微测辐射热计需要用于校准的机械组件。例如，微测辐射热计需要机械快门来进行偏移校正。微测辐射热计所需的机械组件会增加制造复杂性。这种复杂性增加了成本。对于微测辐射热计的机械部件的需求也使得难以生产小型或紧凑的装置。另外，常规的IR探测器采用笨重的光学模块组件来聚焦以增加图像清晰度或分辨率。这种庞大的光学模块组件使得红外探测器在紧凑或移动应用中不可行。

此外，常规的红外检测器的制造限于效率低，成本高以及劳动强度大的芯片级封装。例如，晶片上的IR器件必须在芯片级器件密封之前被分割。

本公开针对允许晶片级真空封装的成本效益高且紧凑的IR探测器。

发明内容

本公开的实施例总体上涉及器件以及形成这种器件的方法。具体地，实施例涉及嵌入有MEMS组件或传感器的CMOS器件。所述MEMS组件例如可以是IR传感器。

在一个实施例中，一种器件包括衬底，其中所述衬底设置有具有CMOS组件的CMOS区和具有MEMS组件的MEMS区，其中，具有用于互连CMOS组件的互连件的BE电介质设置在衬底上CMOS和MEMS区上方。所述器件进一步包括位于BE电介质上衬底键合区的衬底密封环，所述盖键合区围绕所述MEMS区和CMOS区。所述器件还包括封盖，其中，所述封盖包括围绕所述封盖外围的盖键合区，所述盖键合区包括封盖密封环。并且其中所述盖密封环和衬底密封环形成封盖键合以将封盖键合到所述衬底上，所述封盖封装所述MEMS区和CMOS区，其中所述封盖在所述MEMS区上方形成盖腔，所述盖腔为真空腔。

在一个实施例中，一种用于形成器件的方法包括：提供衬底，其中，所述衬底设置有具有CMOS组件的CMOS区和具有MEMS组件的MEMS区，其中具有用于互连CMOS组件的互连件的BE电介质设置在衬底上CMOS和MEMS区上方。所述方法还包括在BE电介质上衬底键合区形成衬底密封环，所述盖键合区围绕MEMS区和CMOS区。所述方法包括提供封盖，其中，所述封盖包括围绕封盖外围的盖键合区，所述盖键合区包括封盖密封环；以及键合所述盖密封环和衬底密封环以封装所述MEMS区和CMOS区，其中所述封盖在所述MEMS区上方形成盖腔。

通过参考以下描述和附图，此处公开的实施例的这些和其他优点和特征将变得显而易见。此外，应当理解，此处各种实施例的特征不是互相排斥的，并且可以各种组合和排列存在。

附图说明

所述附图结合在说明书中并形成说明书的一部分，示出了本公开的优选实施例，并与说明书一起用于解释本公开的各种实施例的原理，其中相同标记表示相同部分。

图1示出了半导体晶片的俯视图；

图2a-f示出了封装器件的一个实施例的简化截面图；

图3a-d示出了所述器件的其他实施例的简化截面图和俯视图；

图3e-h示出了用于封装所述器件的封盖的替代实施例；

图4a-d示出了用于IR传感器的热电堆结构的各种示例性实施例的俯视图和截面图；

图4e示出了2x3传感器阵列的示例性布局；

图5示出了封装之前的器件的示例性实施例；

图6a-h示出了用于形成盖晶片的示例性流程的简化截面图；

图7a-c示出了用于形成盖晶片的另一示例性流程的简化截面图；和

图8a-c示出了用于封装器件的示例性流程的简化截面图。

具体实施方式

实施例总体上涉及器件，例如，嵌入有微机电系统(MEMS)模块的半导体器件或集成电路(IC)。所述IC例如是互补金属氧化物半导体(CMOS)器件。至于MEMS模块，其可包括一个或多个基于热电的红外(IR)探测器。所述MEMS探测器与CMOS工艺兼容。所述器件可以结合到产品中，例如热成像仪。例如，器件可包括多个MEMS传感器，所述多个MEMS传感器可设置为形成用于热成像仪的传感器阵列。所述传感器可用于其他类型的应用，例如单像素或线阵列温度或运动传感器。

所述器件的制造可涉及在衬底上形成特征构成电路组件，例如晶体管，电阻器，电容器和MEMS传感器，作为前道工序(FEOL)处理的一部分。作为后道工序(BEOL)处理的一部分，形成互连件以互连组件，使器件能够执行期望的功能。此外，所述方法还包括提供红外透明盖，用于使用晶圆级封装技术将器件气密密封。

为形成所述特征，例如CMOS电路组件，传感器，互连件和封盖，将层重复沉积在衬底上，并根据期望使用光刻技术进行图案化。例如，通过使用包含期望图案的掩模版用曝光源对光刻胶层进行曝光来对晶片进行图案化。曝光之后，光刻胶层被显影，将掩模版的图案转移到光刻胶层上。这形成光刻胶刻蚀掩膜。使用刻蚀掩膜执行刻蚀以复制下方晶片上的图案，可以包括一层或多层，具体取决于工艺阶段。在器件的形成中，许多掩模版可用于不同的图案化工艺。此外，可以在晶片上平行形成多个器件。所述器件用封盖气密密封。所述器件被晶圆级密封。例如，用盖晶片密封晶片器件，平行地密封器件，形成具有器件晶片和盖晶片的晶片堆叠。所述晶片堆叠被处理以分割所述封装器件。

图1示出了半导体晶片101的一个实施例的简化平面图。半导体晶片例如可以是硅晶片。所述晶片可以是轻掺杂的p型晶片。其他类型的晶片，例如绝缘体上硅(SOI)或硅锗晶片，以及掺杂有其他类型的掺杂剂或掺杂剂浓度的晶片，也可用。

所述晶片包括在其上形成器件115的有源表面111。可以在晶片上平行形成多个器件。所述器件，例如沿着第一(x)方向排成行，并且沿着第二(y)方向排成列。具有处理后的封盖的盖晶片键合至具有器件的晶片，从而晶圆级平行封装器件。在进行键合以形成晶片堆叠之前，分别处理盖晶片和具有器件的晶片。然后，对具有器件晶片和盖晶片的晶片堆叠进行处理，以将所述器件分割成单个封装的芯片。例如，对所述晶片堆叠部分划片以暴露键合焊盘。随后进行完整划片，以将所述器件分割为单个封装的芯片。

图2a-f示出了封装有盖晶片250的各种实施例的器件200的一个实施例的简化截面图。所述器件例如是嵌入有MEMS模块的CMOS器件。在一个实施例中，所述器件是嵌入有至少一个基于热电的IR传感器或探测器的CMOS器件。在一些实施例中，所述器件的MEMS模块包括多个基于热电的IR传感器。所述多个传感器可配置为形成传感器或探测器阵列。例如，所述器件可以是IR成像仪，其中每个传感器可以是红外图像的一个像素。其他类型的MEMS结构或应用也可以。例如，所述器件可以与晶片上的其他器件平行地形成并随后被分割。

所述器件包括衬底201。如图1所示，所述衬底例如可以是所述晶片的一部分，在所述晶片上形成器件并将其分割成单个裸片。共同元件可能不会描述或详细描述。所述衬底可以是半导体衬底，例如硅衬底，其是晶片的一部分。所述衬底可以是轻掺杂的p型硅衬底。其他类型的衬底或晶片也可以。

在一个实施例中，所述衬底包括第一和第二器件区204和206。第一区是CMOS区，而第二区是MEMS区。在一个实施例中，CMOS区围绕MEMS区。其上键合有封盖250的CMOS区的键合区围绕MEMS区的一个或多个侧面。如图所示，所述MEMS区朝向所述器件的一侧设置。例如，所述键合区围绕所述MEMS区的三侧。CMOS和MEMS区的其他构造也可以。

所述CMOS区包括CMOS组件，例如第一和第二极性类型晶体管。其他类型的CMOS组件(例如晶体管，电阻器和二极管)也可以被包括在CMOS区。在器件阱中形成晶体管。所述晶体管包括源极/漏极(S/D)区之间的阱表面上的栅极。对于第一极性类型晶体管，器件阱是第二极性类型阱，而S/D区是第一极性类型S/D区。对于第二极性类型晶体管，器件阱是第一极性类型阱，而S/D区是第二极性类型S/D区。所述CMOS区可以包括各种类型的晶体管，例如高压，中压和低压晶体管。

关于所述MEMS区206，其包括MEMS组件。在一个实施例中，所述MEMS组件可以是具有多个传感器232的传感器阵列230。传感器可以设置在MEMS区的MEMS器件区内。例如，每个传感器可以位于其各自的MEMS器件区中。传感器可以布置成矩阵。例如，传感器阵列包括M行和N列MEMS传感器，形成M×N阵列。典型的阵列大小可以是例如32x32阵列或80x64阵列。其他阵列大小也可以。阵列的大小可以取决于，例如期望的图像分辨率。在某些情况下，阵列可以是一排传感器，例如M x 1或1x N阵列。为MEMS区提供单个MEMS传感器也可以。传感器可以对应于图像的像素阵列的像素。另外，传感器阵列还可包括与一个或多个盲像素对应的一个或多个盲传感器。盲像素，例如，用于校准目的。

所述CMOS组件可设置为模拟或数字电路，例如选择开关，行和列解码器以及读出电路。也可以包括其他CMOS组件。所述CMOS组件设置为感测并生成传感器上的电信号，并将其转换为对用户有意义的输出。例如，所述CMOS组件设置为读出阵列的每个像素。一旦读出传感器的全部阵列，就可以重建图像。所述图像，例如是与阵列的传感器相对应的一帧。

可以提供隔离区以隔离所述CMOS组件。例如，提供隔离区以隔离晶体管以及所述CMOS和MEMS区。另外，可以提供隔离区以用于其他目的。所述隔离区可以是场氧化物(FOX)隔离区。其他类型的隔离区，例如浅沟槽隔离(STI)区，也可以。

在一个实施例中，所述MEMS传感器是基于热电的IR传感器。MEMS传感器包括下部传感器腔236。在一个实施例中，所述下部传感器腔设置在衬底中，形成衬底腔。例如，所述下部传感器腔可以是通过刻蚀衬底形成的沟槽。如图所示，每个传感器包括其各自的下部传感器腔。例如，所述MEMS区包括用于所述传感器阵列的多个传感器的多个下部传感器腔，其由衬底形成的腔壁231隔开。传感器和下部传感器腔的其他构造也可以。

所述衬底腔包括由衬底限定的腔侧壁和底部。在所述衬底表面上方设置下部传感器腔也可以。所述传感器腔可具有正方形或矩形的覆盖区或形状。其他形状的下部传感器腔也可以。至于所述下部传感器腔的顶部，其由电介质层234限定。所述电介质层覆盖所述下部传感器腔。在一个实施例中，所述电介质层覆盖传感器或探测器阵列的传感器的下部传感器腔。例如，所述电介质层覆盖传感器阵列中传感器的所有传感器腔。所述电介质层可以是氧化硅层。其他类型的电介质层，例如氮化硅也可以。例如，所述电介质层可以是具有多个电介质层的介电堆叠。所述电介质层用作MEMS结构的膜。

反射器240设置在下部器件腔的底部。所述反射器设置为反射红外(IR)辐射。所述反射器可以由导电材料形成。在一个实施例中，所述反射器是导电金属硅化物反射器。所述金属硅化物反射器可以是硅化钛(TiSi_x)，硅化钨(WSi_x)或硅化铝(AlSi_x)反射器。反射IR辐射的其他类型的金属硅化物反射器也可以。例如，所述反射器可以是导电掺杂的反射器层。所述掺杂的反射器层可以是掺杂的硅层，例如掺杂的多晶硅层。所述掺杂的反射器层可重掺杂p型或n型掺杂剂。例如，所述掺杂的反射器层的掺杂剂浓度可为约10²¹个掺杂剂/cm³。掺杂区表面的导电特性归因于所施加掺杂剂的高浓度，从而使得入射的IR辐射能够被反射。在其他实施例中，所述反射器可以是非导电反射器，例如光子晶体反射器。例如，通过刻蚀下部器件腔的表面来形成光子晶体层。所述光子晶体层可以包括设置为反射入射的IR辐射的光栅图案。例如，可以从光子晶体层的表面刻蚀出深度不同的不同光栅图案，以调节反射的IR辐射的波长和特性。其他类型的反射器也可以。

可以提供保护衬垫(未示出)。所述保护衬垫，在一个实施例中，衬在下部传感器腔的侧壁和底部，覆盖所述反射器。所述保护衬垫用于保护反射器和下部器件腔的侧壁免受后续工艺影响。例如，所述保护衬垫用于保护反射器免受刻蚀剂(例如XeF₂或SF₆气体)的腐蚀，所述刻蚀剂在释放工艺中用于形成下部器件腔。所述保护衬垫可以是电介质保护衬垫。在一个实施例中，所述保护衬垫是氧化硅衬垫。也可以采用与CMOS兼容并且对释放工艺中使用的刻蚀剂具有选择性的其他类型的衬垫，包括非电介质衬垫。所述衬垫还应该是不吸收红外的衬垫。优选地，所述衬垫是红外透明的且不吸收红外。所述保护衬垫，例如可以小于200nm厚。在释放工艺中足以保护腔侧壁和反射器的其他厚度的保护衬垫也可以。

MEMS结构238设置在电介质层234上，所述电介质层234限定下部传感器腔的顶部。电介质衬垫可以衬在所述电介质层。在这种情况下，所述MEMS结构设置在电介质衬垫上。所述MEMS结构可以是IR传感器。在一个实施例中，所述MEMS结构是用作热电IR传感器或探测器的热电堆线结构。所述热电堆线结构可以类似于例如在USSN 16/517,653，USSN 10,403,674，USSN 16/224,782和USSN 10,199,424中描述的那些，出于所有目的，都已通过引用并入本文。其他类型的MEMS结构或传感器，包括非IR传感器，例如谐振器或压力传感器，也可以设置在传感器区。

在一个实施例中，热电堆线结构包括掺杂的热电材料。在一个实施例中，热电线结构包括掺杂的多晶硅。在高温下稳定的其他类型的热电材料也可用作热电线结构。例如，其他热电材料可以包括硅锗(SiGe)，氮化镓(GaN)或2D材料，例如石墨烯，黑磷或硫化钼。所述热电材料可以是掺杂的热电材料。所述线结构的图案可以是蛇形或弯曲的线图案。

在一个实施例中，所述热电堆线结构包括N个线单元，其中N≥1。例如，热电堆线结构可包括1个(N＝1)或多(N＞1)个线单元。线单元包括掺杂有第一和第二热电堆掺杂剂的第一和第二线段。所述第一热电掺杂剂是第一极性类型掺杂剂，所述第二热电堆掺杂剂是第二极性类型掺杂剂。所述第一和第二极性类型掺杂剂是相反极性类型的掺杂剂。例如，第一极性类型是p型，第二极性类型是n型。第一和第二段优选地具有大致对称的长度。例如，第一段和第二段的长度大致相同。这在段之间产生大致对称的散热。在某些情况下，所述段的长度可以为彼此的±20％。这在段之间产生可接受的散热差异。所述线段的掺杂可以例如被集成到p型和n型晶体管的S/D掺杂工艺中。可替代地，可以采用单独的掺杂工艺来形成所述掺杂的线段。

在所述线结构包括单个线单元的情况下，所述线单元的段设置在单个线层上。例如，所述线单元的第一和第二线段设置在相同线层电介质层上方。在不同线层设置第一和第二线段用于形成堆叠式线单元也可以。

在一个实施例中，金属接触件耦合第一和第二线段。所述金属接触件可以设置在第一和第二线段的交界处。在一个实施例中，金属接触件应该是高温接触件。例如，接触件可以维持后续工艺温度。高温金属接触件，例如可以是钛(Ti)或铝(Al)合金接触件。其他类型的高温金属也可用于形成接触件。为形成金属接触件，可以在衬底上方设置接触电介质层。所述接触电介质层，例如覆盖CMOS和MEMS区，从而覆盖CMOS和MEMS组件。在所述线段的交界处形成接触开口。所述接触电介质层衬有金属接触层，对其图案化以形成所述金属接触件。第一热电端子设置在所述线结构的第一端，第二热电端子设置在所述线结构的第二端。所述端子可以是线结构的一部分。

在所述线结构包括多线单元线结构(N＞1)的情况下，多线单元结构的线单元可以是堆叠式线单元。提供多线单元结构的线单元为非堆叠式线单元也可以。多线单元线结构的线单元串联耦合。提供多个线单元形成传感器可在不增加表面积的情况下提高传感器性能。在一个实施例中，所述多线结构包括第一和第二堆叠式线单元(N＝2)。为线结构提供其他数量的线单元也可以。例如，线结构可以具有1-4(N＝1-4)个线单元。优选地，线结构具有2N个线单元，其中N＝1-2。多线单元线结构的其他设置，包括线单元的数量，也可以。

在一个实施例中，所述第一堆叠式线单元和第二堆叠式线单元在传感器区内的电介质层上彼此相邻地布置。堆叠式线单元包括设置在第一线层的第一段和设置在第二线层的第二段。第一和第二线层可由电介质层分隔开。例如，线单元的第二线段重叠在线单元的第一线段上方，并由线层间电介质层分隔开。接触件将第一线层的第一线段连接至第二线层的第二线段。

如上所述，第一和第二线单元串联耦合。例如，第一线单元的第二端子可耦接至第二线单元的第一端子，而第一线单元的第一端子用作多线单元线结构的第一端子且第二线单元的第二端子用作多线单元线结构的第二端子。例如，具有2个线单元的线结构可以串联连接以形成n-p-n-p线结构。

多线单元线结构的线单元优选具有相似的设计。例如，线结构具有相似的图案，具有相似的线段长度，其允许相同切口穿过电介质层至牺牲层以使得释放工艺更简单。线单元的其他构造也可以。

在多晶硅线结构的情况下，其可由用于形成栅电极的多晶硅层之一形成。例如，所述CMOS工艺可以包括用于栅电极的栅电极层，还可用作多晶硅线结构。在所述CMOS工艺包括多于一个多晶硅栅电极层的情况下，可优选较薄的多晶硅栅电极层用作多晶硅线结构。在另一个实施例中，可以采用单独的层作为线结构。当堆叠多个线结构时，不同的堆叠结构优选具有相同的材料和厚度。提供不同厚度的线结构也可以。例如，可以改变厚度来调节电阻，并且可以使用更薄的多晶硅线结构通过灵敏度的提高来改善热隔离。在所述工艺中可以包括附加的线结构层以用作所述堆叠的线结构。

可以在所述线结构上方设置吸收器层(未示出)。所述吸收器层例如设置为吸收入射的IR辐射。在一个实施例中，所述吸收器层设置在线结构的中央部分。所述吸收器层热耦合至所述线结构的中心。所述吸收器层可以是氮化钛(TiN)层。其他类型的吸收器层也可以。例如，吸收器层可以是镍铬(NiCr)层或掺杂的硅层。在一个实施例中，吸收器设置成吸收大部分入射的IR辐射。例如，吸收器可以设置为吸收大于85％的波长为8–14μm的入射IR辐射。提供任何其他设置也可以。在其他实施例中，吸收器设置为吸收波长为2–5μm的入射辐射。例如，使用干涉式吸收器的另一谐波。在一个实施例中，吸收器设置为吸收＞50％的波长为2-5μm的入射辐射。

在一个实施例中，传感器保护层(未示出)设置在吸收器层上方。传感器保护层用于保护传感器免受后续刻蚀工艺的影响。例如，保护层用于保护线结构和吸收器层不受用于形成下部器件腔的刻蚀剂(例如XeF2或SF6气体)的影响。在一个实施例中，保护层为氧化硅层。对IR辐射透明且对用于形成下部器件腔的刻蚀剂具有选择性的其他类型的层也可以。

释放开口239设置在电介质层234和上方的其他层中，例如传感器之间的电介质层，吸收层和保护层，以能够在释放工艺中去除衬底腔中下部传感器腔的牺牲材料。在一个实施例中，下部传感器腔具有一选定深度，该深度用于通过反射器最佳地反射IR辐射的期望波长。在一个实施例中，腔的深度足以确保吸收器与反射器之间的1/4波长光学距离。例如，用于检测波长为8–12μm的IR辐射的光学距离大约为2–3μm。其他距离也可以，具体取决于要检测的波长。例如，通过减小或增加光学距离，可以分别检测具有较小或较大波长的IR辐射。光学距离被定义为IR辐射波拥有穿过多个层的光路的距离。

层间电介质(ILD)层225可以设置在衬底上CMOS和MEMS区上方，覆盖CMOS和MEMS组件。所述接触电介质层，例如是氧化硅层。其他类型的电介质层或电介质层的组合也可以。

金属接触件设置在ILD层，用于连接MEMS传感器的线段。可以通过在ILD层刻蚀沟槽开口并在其上衬上金属层来形成接触件。图案化金属层以形成接触件。诸如氧化硅的电介质衬垫可以设置在金属接触件上方。电介质衬垫填充接触件上方的沟槽开口，并衬在CMOS和MEMS区上方的ILD层。衬垫层的表面可以是平坦的。例如，衬垫层可以是自平坦化的电介质层。可替代地，可以执行平坦化工艺以与接触件形成平坦的衬垫表面。

导电接触插塞，例如钨插塞，提供在ILD层中，并且耦合到衬底和MOS组件上的接触区。例如，接触插塞耦合到CMOS组件的S/D区和栅极，以及耦合到用于偏置阱和衬底的阱抽头。接触插塞耦合到MEMS区中的MEMS组件的接触区，例如通过线结构的第一和第二热电堆端子。为其他类型的接触区提供接触插塞也是可用的。接触插塞，例如通过镶嵌工艺形成。电介质衬垫用于保护金属接触件，同时在CMOS区中形成接触插塞。电介质衬垫，例如，可以视为ILD层的一部分。例如，ILD层可以是ILD层的下部，而衬垫可以是ILD层的上部。

在ILD层上方的衬底上设置后道工序(BEOL)电介质226。例如，BEOL电介质覆盖CMOS和MEMS区。BEOL电介质可以包括由BEOL电介质层形成的多个金属间电介质(IMD)层。例如，BEOL电介质可以包括y个IMD层，其中y为2–8。也可以使用其他数量的IMD层(包括1)，具体取决于设计和CMOS工艺。

IMD层可以包括通孔电介质层和金属电介质层。取决于设计和工艺方法，可以由一个或多个电介质层形成IMD层的通孔电介质层和金属电介质层。通孔电介质层可以设置在金属电介质层之上。将金属电介质层设置在通孔电介质层上方也是可以的。例如，第一通孔层布置在第一金属层M1之上。另一金属层(Mx)可以设置在第一通孔层(Vx)上方。例如，在3个IMD层的情况下，x可以是1到3。金属电介质层包括金属线，而通孔电介质层包括通孔接触件。第一金属层M1设置在ILD层上方。BEOL电介质层的其他配置也可用。

金属线和通孔接触件可以使用镶嵌技术形成，例如单或双镶嵌工艺。在单个镶嵌工艺的情况下，接触件和金属线在单独的工艺中形成。在双镶嵌工艺的情况下，金属线和接触件在同一工艺中形成。在一些实施例中，可以通过镶嵌和反应离子刻蚀(RIE)工艺的组合来形成IMD层。例如，金属线可以通过RIE工艺形成，而接触件通过单镶嵌工艺形成。在RIE工艺的情况下，使用刻蚀掩膜通过RIE形成金属层并对其进行图案化以形成金属线。应该理解，可以使用不同的技术，或技术或工艺的组合来形成BEOL电介质的不同IMD层。例如，第一IMD层可以使用镶嵌工艺形成接触件以及使用RIE工艺形成金属线，中间IMD层可以使用双镶嵌工艺形成。可替代地，可以通过镶嵌和RIE工艺的组合来形成IMD层。形成IMD层的其他设置也是可用的。

至于BEOL电介质的顶部金属层，其可以用作具有焊盘金属线的焊盘层。焊盘线可以通过镶嵌或RIE工艺形成。在焊盘线或馈通线292上方形成钝化层227。在钝化层中形成焊盘开口以暴露焊盘线。用于形成焊盘层的其他方法也是可用的。

ILD和IMD层可以被平坦化以在CMOS区和MEMS区上方形成平坦的顶表面。例如，在衬底上执行CMP。其他平坦化技术，例如用于填充间隙或平坦化衬底表面的旋涂玻璃(SOG)，也是可用的。结构上方ILD和IMD层的总厚度可能在100–400nm之间。为结构上方的IMD层提供任何其他厚度以定义用于后续标准CMOS工艺的通孔深度也可以。

如所讨论的，钝化层227设置在顶部金属层上方。钝化层可以是单层或具有多个钝化层的钝化堆叠，例如氧化硅层和氮化硅层的组合。如所讨论的，顶部IMD层的顶部金属层可以用作焊盘层。键合开口229设置在盖的外围中，以暴露下方的键合焊盘。例如，焊盘是焊盘线的一部分。键合焊盘提供外部通道以访问器件的内部组件。例如，可以经由键合焊盘来提供输入，输出和功率信号。键合焊盘设置在器件的外围，例如盖的外围之外。如图所示，键合焊盘设置在器件一侧，该侧是与传感器区相对的一侧。键合焊盘也可设置在器件的一个或多个其他侧。

如图所示，BEOL电介质层包括金属层M1和M2。金属层M1是底部金属层，金属层M2是顶部金属层。提供其他数量的金属层也是可以的。金属层的数量可以取决于所采用的CMOS工艺。通常，使用单镶嵌工艺形成ILD层的接触件。例如，形成接触件以耦合到组件的各个端子。接触件可以接触S/D区，晶体管的栅极，阱接触和传感器的端子。可以使用单镶嵌或RIE工艺来形成第一IMD层的第一金属层。至于下一通孔层的接触件和下一金属层的金属线，它们可以通过双镶嵌工艺形成。顶部接触层可以通过单镶嵌工艺形成，并且顶部金属层可以通过RIE工艺形成。在某些情况下，可以通过过度填充通孔开口并图案化多余的金属形成顶部金属以形成顶部金属线和焊盘。用于形成IMD层的各个接触件和金属线的工艺的其他配置也是可用的。

在一个实施例中，去除位于MEMS区上方衬底上的电介质材料，从而形成开口265以暴露传感器阵列。例如，去除MEMS区上方的ILD，BEOL电介质和钝化层(统称为BE电介质或BE电介质层)。BE电介质中的开口，例如形成BE腔。在一个实施例中，将MEMS区上方的BE电介质图案化以设置在腔壁上方，从而在衬底腔上方形成单独的BE腔。BE腔可以是矩形腔。如图所示，BE腔包括垂直侧壁。提供具有非垂直侧壁的BE腔也是可用的。BE腔形成上部传感器腔的下部。BE腔的其他配置也是可用的。

封盖250键合在衬底上，封装MEMS区。所述封盖，例如，结合到衬底以在MEMS区上方形成真空。在一个实施例中，封盖是盖晶片，使用晶圆级真空包装(WVLP)技术将其键合到衬底。在一个实施例中，封盖对红外辐射是透明的。例如，封盖能够将红外辐射传输到传感器。封盖可以是具有高电阻的轻掺杂衬底。这样的衬底可以包括浮区(FZ)，磁性czochralski(M-Cz)或高级磁性czochralski(AM-Cz)衬底或晶片。具有低杂质浓度和高电阻的其他类型的晶片也可以用于形成封盖。在一个实施例中，封盖是双面抛光的晶片。例如，封盖在晶片的正面和背面都被抛光。这提供了具有更平坦表面的较薄晶片，以更好地透射红外辐射。

在一个实施例中，封盖完全覆盖MEMS区206。如图所示，封盖也覆盖CMOS区204。例如，封盖覆盖键合区内的CMOS区。在一个实施例中，封盖保留CMOS区的外围部分未被覆盖用于键合开口229。键合开口暴露出键合焊盘，用于提供到器件的外部连接。例如，封盖保留器件一侧的外围部分暴露。保留器件多于一侧的外围部分暴露也可以。

在一个实施例中，封盖包括抗反射区260。抗反射区促进红外辐射穿过封盖的透射。在一个实施例中，抗反射区设置在MEMS区上方。例如，抗反射区设置在传感器阵列上方的封盖上。在一个实施例中，抗反射区包括在封盖的内(底)表面252上的底表面图案262以及在封盖的外(顶)表面251上的顶表面图案264。或者，可以仅在封盖的底表面或顶表面上提供表面图案。可以基于目标IR波长和目的来定制顶表面图案的形状，尺寸和深度。例如，通过改变表面图案的设计，可以增加具有目标IR波长的光的透射率。可替代地，可以将IR光聚焦到一个或多个目标位置上，例如透镜，或者可以滤出具有特定波长的光。至于底表面图案，它可以类似于顶表面图案。例如，底表面图案可以设计为减小反射率，聚焦光或滤出具有特定波长的光。例如，可以采用蛾眼光栅图案或结构来促进红外辐射的透射。具有光子晶体或使用超材料滤波器的图案可以用于光滤波目的。

顶表面和底表面的表面图案可以起到相同的作用。在其他情况下，顶表面和底表面上的图案可用于不同目的。例如，可以定制顶表面图案以聚焦光，而定制底表面图案可以滤出具有特定或期望波长的光。例如，在IR传感器的情况下，可以滤除波长不是4.62μm的光。可以通过例如使用抗蚀剂或硬掩膜在盖表面上进行反应性离子刻蚀来制造表面图案。用于形成表面图案的其他技术也是可用的。

在另一个实施例中，抗反射区包括设置在封盖的顶表面和底表面上的抗反射涂层。例如，抗反射区可以包括抗反射涂层而不是表面图案。在封盖的顶表面或底表面上提供涂层也可以。抗反射区的不同表面上的抗反射涂层可以配置为具有不同的反射指数。用于抗反射涂层的材料可以是硫化锌(ZnS)或锗(Ge)。提供用于抗反射涂层的任何其他材料也可用。防反射涂层可以沉积在盖的一个或多个表面上并且被图案化以保留在抗反射区中。

在一个实施例中，吸气剂268设置在封盖的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂，例如可以是锆合金，钛(Ti)，镍(Ni)，铝(Al)，钡(Ba)或镁(Mg)。也可以使用其他类型的吸气剂材料，例如包括铈(Ce)或镧(La)的稀土元素。吸气剂有助于维持真空，提高可靠性。在一个实施例中，吸气剂设置在MEMS区206和封盖的抗反射区260的外部。

在一个实施例中，采用密封环282以有助于将封盖键合至衬底。例如，密封环有助于将封盖键合到BE电介质。密封环例如包括盖密封环282b和器件密封环282a。盖密封环形成在盖键合区上，而器件密封环形成在BE电介质上的BE键合区204上。封盖和器件密封环配对，将封盖键合至器件。在一个实施例中，密封环(盖密封环或器件密封环)包括具有多层的密封堆叠。密封堆叠可包括金属堆叠，电介质堆叠或金属/电介质堆叠的组合。例如，密封堆叠可以包括金基金属，例如金(Au)或金锡(AuSn)，铝(Al)，铜(Cu)，银(Ag)，钛(Ti)，锗(Ge)，锡(Sn)，氮化钛(TiN)，二氧化硅，氮化硅或其组合。为密封堆叠提供其他材料和结构也是有用的。

封盖和衬底可以使用热压键合来结键合。其他键合技术，例如共晶键合，也是可用的。在一个实施例中，可利用高温键合。例如，可以在高达450oC的温度下执行键合工艺。这在封盖和器件之间产生了更牢固和更可靠的键合界面。

当封盖键合到衬底时，形成盖腔253，其将MEMS区206封装在盖键合区内。在一个实施例中，封盖气密密封MEMS区。腔的容积，例如可以由密封环的高度限定。此外，抗反射区和传感器之间的期望距离可以由密封环的高度确定。

参照图2a，封盖包括平坦的或基本平坦的内表面和外表面。可以理解的是，抗反射区可以包括光栅或蛾眼图案，从而使其基本上是平坦的。但是，平坦包括平坦和基本平坦。这样，抗反射区之间的体积和距离由密封环的高度确定。

在另一个实施例中，如图2b所示，封盖包括在其内表面上的盖凹部256。盖凹部，例如设置在抗反射区260外部的封盖的底表面上。盖凹部可以具有正方形或矩形的覆盖区或形状。盖凹部的其他形状也是可用的。取决于盖晶片的厚度，盖凹部的深度可以在10、20、30、100至500μm的范围内。具有比500um深的盖凹部也可以。在一个实施例中，盖凹部改善了盖腔内的整体真空度。例如，盖凹部增加了在盖和MEMS区中的传感器之间的盖腔的总体积。在将盖晶片键合到器件衬底之后，较大的体积改善了整体真空度。这样，可以从器件捕获更好的成像质量。

在一个实施例中，吸气剂268设置在盖凹部的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂例如可以是锆合金，钛(Ti)，镍(Ni)，铝(Al)，钡(Ba)或镁(Mg)。也可以使用其他类型的吸气剂材料，例如包括铈(Ce)或镧(La)的稀土元素。吸气剂有助于维持真空，提高可靠性。

在又一个实施例中，如图2c所示，提供封盖。封盖类似于图2b中所示的封盖，除了盖凹部256设置在MEMS区206上方。例如，抗反射区260设置在封盖中，该封盖包围MEMS区上方的盖凹部。在盖凹部中设置抗反射区260使得抗反射区与传感器之间的距离能够由盖凹部的深度另外控制，该深度与密封环的高度无关。吸气剂268可以设置在封盖的凹部之外的封盖的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂有助于维持真空，提高可靠性。

在另一个实施例中，如图2d所示，提供封盖250。封盖加工成包括盖凹部256。盖凹部，例如设置在具有盖密封环282b的封盖的盖键合区的内部。例如，盖键合区形成围绕盖凹部的盖的内表面的外围。对于给定的密封环高度，盖凹部增加了整个盖腔的容积。此外，可以通过在不增加密封环高度的情况下增加盖凹部的深度来增加整个盖腔的深度。吸气剂268可以设置在MEMS区206上方抗反射区260外部的盖凹部的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂有助于维持真空，提高可靠性。

如图2e所示，提供具有浅和深盖凹部256和257的封盖250。类似于图2d的盖凹部，浅盖凹部被具有盖密封环282b的封盖的盖键合区围绕。另外，深盖凹部设置在封盖的抗反射区260的外部。深凹部增加了盖腔253的体积。吸气剂268可以设置在抗反射区260外部的深凹部的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂有助于维持真空，提高可靠性。

在另一个实施例中，如图2f所示，提供封盖250。该封盖类似于图2e的封盖，除了深盖凹部257设置在MEMS区206上方。吸气剂268可以设置在抗反射区260之外的浅盖凹部256的内表面上。吸气剂吸收封装的器件内的水分和脱气。吸气剂有助于维持真空，提高可靠性。

图3a-b分别示出了器件的另一实施例的简化截面图和俯视图。图3c-d示出了器件的其他实施例的简化截面图。该器件类似于图2a-f中描述的那些。共同元件可能不描述或不详细描述。

参照图3a，封盖250结合到具有CMOS区204和MEMS区206的器件。MEMS区可以是矩形区，其在其两个相邻侧上被CMOS区围绕。具有密封环282的键合区围绕CMOS和MEMS区。如图所示，键合区是围绕CMOS和MEMS区的矩形区。密封环有助于将封盖250键合到例如器件的BEOL电介质，从而封装MEMS区。封盖还封装CMOS区。在一个实施例中，封盖保留CMOS区的外围部分未被覆盖用于键合开口229。键合开口暴露出键合焊盘，用于提供到器件的外部连接。例如，封盖保留器件一侧的外围部分暴露在外。保留器件多于一侧的外围部分暴露在外也可以。

在一个实施例中，封盖类似于图2a中所描述的。例如，封盖包括平坦的或基本平坦的顶(外)和底(内)顶表面。在一个实施例中，封盖包括设置在MEMS区外部的支撑柱或支柱290。例如，支撑柱位于CMOS区中。支撑柱用于防止或减少盖在键合工艺中的弯曲，弯曲可能导致封盖接触BEOL电介质，从而损坏其中的互连件。支撑柱对于大型传感器裸片是特别有用的应用，因为它们更容易受到此问题的影响。

在一个实施例中，支撑柱配置为充当间隔件以在晶圆级真空包装(WLVP)期间提供机械支撑。例如，在键合工艺中，支撑柱或支柱应在器件晶片和盖晶片之间保持恒定的空间。另外，支撑柱应构造成允许气体分子在MEMS和CMOS区之间自由流动，以被设置在非MEMS区中的封盖的内表面上的吸气剂层268吸收。如图3b(顶视图)所示，支撑柱设置在CMOS区中大约与MEMS区的交界处，从而将盖腔分成两个区域。分隔相邻支撑柱的空间使气体能够在盖腔的两个区域之间流动。

如图所示，支撑柱是矩形柱。提供具有其他形状的柱也可以。支撑柱的尺寸可以是约10μm×10μm，20μm×20μm，50μm×50μm或100μm×100μm。也可以提供具有其他尺寸的支撑柱。尽管图3b中的图示示例性地示出了在MEMS区的交界附近的CMOS区沿一条线布置的3个支撑柱，但是其他数量的支撑柱或支撑柱的布置也是可用的。支撑柱的数量可以取决于例如盖腔的尺寸和支撑柱的尺寸。支撑柱应设置在MEMS区的外部，以避免在键合工艺中干扰传感器的操作或损坏传感器。

支撑柱可以包括各种类型的材料。例如，支撑柱可以包括电介质，金属，陶瓷或其组合。也可以采用其他材料来形成支撑柱。优选地，如果使用的材料形成在器件晶片上，则应为后CMOS兼容的。但是，如果支撑柱形成在盖晶片上，则后CMOS兼容性不是问题。还应理解，支撑柱的盖部分可以形成在盖晶片上，并且支撑柱的器件部分可以在器件晶片上的BEOL电介质上。与密封环不同，支柱的盖部分和器件部分不需要形成键合。这样，它们可以由在WLVP期间不形成键合的不同类型的材料形成。

在一些实施例中，支撑柱可以形成在器件晶片或盖晶片上。尽管这可能会导致间隙，但仍然足够防止在WLVP期间盖晶片接触器件晶片。例如，支撑柱的盖部分应具有足够的高度以防止盖晶片在WLVP期间接触器件晶片。

在其他实施例中，支撑柱的盖和器件部分在与盖和器件晶片上形成密封环的相同工艺中形成。在这种情况下，支撑柱的盖和器件部分与盖和器件晶片上的盖和器件密封环相同。例如，类似于WLVP期间的密封环，支撑柱部分形成键合。在一些实施例中，可使用形成密封环的相同工艺在盖晶片或器件晶片上形成支撑柱部分。

在一个实施例中，如图3a所示，支撑柱290的盖部分形成在封盖上。在器件晶片上没有形成器件柱部分，在盖柱部分和器件晶片之间留有间隙。盖柱部分可以是使用与形成密封环分开的工艺形成的电介质柱部分。其他类型的盖柱部分也是可用的。在其他实施例中，盖柱部分可以在与盖密封环相同的工艺中形成。

在其他实施例中，如图3c-d所示，支撑柱包括盖柱部分和器件柱部分。柱部分在与密封环相同的工艺中形成。例如，在与盖密封环相同的工艺中形成盖柱部分。器件柱部分在与器件密封环相同的工艺中形成。例如，盖密封环的各个层形成在盖晶片上并且被图案化以形成盖密封环和盖柱部。同样，在器件晶片上形成器件密封环的各个层并对其进行图案化，以形成器件密封环和器件柱部分。

如图3d所示，盖密封环和盖柱部分包括基座284。该基座例如是电介质基座，例如氧化硅。还可以提供其他类型的基座，在其上形成盖密封环和盖柱部分。应当理解，可以在诸如盖晶片或器件晶片的晶片之一中提供图3a-d所示的晶片。

各种构造的支撑柱可以与其他类型的盖一起应用。例如，支撑柱的各种构造可以应用于图2b-f中描述的盖。例如，盖可具有平坦的内表面和外表面，包括在抗反射区或非抗反射区中的盖凹部，浅和深盖凹部，其中深盖凹部可位于抗反射区或非抗反射区，抗反射区中的一个或两个盖表面上的表面图案，抗反射区中的一个或两个盖表面上的抗反射涂层，或抗反射区中的其中一个盖表面上具有抗反射涂层，并且抗反射区的另一个盖表面上具有表面图案的组合。

图3e-g示出了用于封装器件的封盖的替代实施例。如图3e-f所示，封盖250包括浅盖凹部256，主深盖凹部257a和第二深盖凹部257b。第二深盖凹部例如具有与主盖凹部相同或大约相同的深度。对于浅盖凹部，其深度比深盖凹部的深度浅。第二深凹部设置在围绕MEMS区206和CMOS区204的盖键合区280的外部。如图所示，键合区将浅凹部分成主浅盖凹部和第二浅盖凹部。第二盖凹部设置在键合区之外，而主浅盖凹部位于键合区内。在一些实施例中，封盖仅包括主深盖凹部和第二深盖凹部。例如，不提供浅盖凹部。

在图3e中，主深盖凹部257a设置在MEMS区上方并且包括抗反射区260。抗反射区示出为包括顶盖表面上的表面图案。例如，抗反射区包括一个表面图案。在底表面而不是顶表面上提供表面图案也可以。没有表面图案的表面可以设置有抗反射涂层。在其他实施例中，顶表面和底表面均包括表面图案。在又一替代实施例中，可以在抗反射区中的一个或两个盖表面上提供抗反射涂层。吸气剂层268设置在深盖凹部之外的封盖的内表面上。例如，吸气剂层设置在键合区内的主浅盖腔上。在WLVP之后，通过切割去除如虚线所示的键合区之外的盖部分，以暴露下方器件晶片上的键合焊盘。

如图3f所示，键合区280内的浅盖凹部设置在MEMS区206上方，并且包括抗反射区260，而主深盖凹部257a设置在非MEMS区(例如，CMOS区)上方。抗反射区包括例如顶盖表面和底盖表面上的表面图案。抗反射区的其他构造也是可用的。例如，抗反射区可以包括在其中一个盖表面(例如，顶部)上的表面图案，在另一个(例如，底部)盖表面上具有或不具有抗反射涂层，或在一个或两个盖面上的抗反射涂层。吸气剂层268设置在主深盖凹部的内盖表面上。在WLVP之后，通过切割去除如虚线所示的键合区之外的盖部分，以暴露下方器件晶片上的键合焊盘。

图3g-h示出了盖250，其类似于图3e-f，其包括浅盖凹部256，主深盖凹部257a和第二深盖凹部257b。盖配置有支撑柱290，如图3a-d中所述。共同元件可能不描述或不详细描述。第二深盖凹部设置在围绕MEMS区206和CMOS区204的盖键合区280的外部。如图所示，键合区将浅凹部分为主浅盖凹部和第二浅盖凹部。第二盖凹部设置在键合区之外，而主浅盖凹部位于键合区内。在一些实施例中，盖仅包括主深盖凹部和第二深盖凹部。例如，不提供浅盖凹部。

在图3g中，深盖凹部257a设置在MEMS区206上方并且包括抗反射区260。吸气剂层268设置在深盖凹部外部的盖的内表面上。例如，吸气剂层设置在键合区内的浅盖腔上。盖柱部分设置在MEMS区的外部。如图所示，盖柱部分290与盖密封环282b相同。例如，盖柱部分和盖密封环在相同工艺中形成。如图3a-d所示，在不同工艺中使用不同的材料形成盖柱部分和盖密封环也可以。在WLVP之后，通过切割去除如虚线所示的键合区之外的盖部分，以暴露下方器件晶片上的键合焊盘。

如图3h所示，键合区内的浅盖凹部设置在MEMS区206上方，并且包括抗反射区260，而主深盖凹部设置在非MEMS区(例如，CMOS区)上方。盖柱部分设置在MEMS区的外部。如图所示，盖柱部分290与盖密封环282b相同。例如，盖柱部分和盖密封环在相同工艺中形成。如图3a-d所示，在不同工艺中使用不同的材料形成盖柱部分和盖密封环也是可用的。在WLVP之后，通过切割去除如虚线所示的键合区之外的盖部分，以暴露下方器件晶片上的键合焊盘。

图4a示出了MEMS传感器或结构450的实施例的简化俯视图，图4b示出了沿A-A’，B-B’和C-C’的MEMS结构的各种截面图。俯视图不包括保护层。MEMS结构是线结构。线结构是用作热电IR传感器或探测器的热电堆。线结构设置在限定下部器件腔顶部的膜或电介质层上。在一个实施例中，线结构包括具有弯曲形状并占据膜表面的单个线单元(N＝1)。

在一个实施例中，线单元包括多晶硅。其他类型的线单元也可用。例如，可以采用在高温下稳定的热电材料来形成线结构。这样的材料可以例如包括SiGe，GaN和2D材料，例如石墨烯，黑磷或硫化钼。

线单元包括第一和第二线段420和440。第一端451是第一线段的一部分，而第二端452是第二线段的一部分。在一个实施例中，第一端和第二端可以用作热电堆的冷结。第一线结构端子454布置在第一端，第二线结构端子456布置在第二端。所述端子例如是线结构的线单元的一部分。所述端子用作MEMS结构或传感器的端子。

在一个实施例中，第一线段掺杂有第一极性类型的掺杂剂，第二线段掺杂有第二极性类型的掺杂剂。例如，第一线段重掺杂有第一极性类型的掺杂剂，第二线段重掺杂有第二极性类型的掺杂剂。第一极性类型可以是p型，第二极性类型可以是n型。提供n型的第一极性类型和p型的第二极性类型也可以。掺杂可以集成到形成S/D区和阱接触的注入中。与形成S/D区和阱接触的注入分开掺杂线段也是可以的。

可以使用掩膜和刻蚀技术来图案化线结构。例如，将光刻胶设置在线结构层上。光刻胶可以由曝光源通过包含期望的线结构图案的掩模版曝光。显影后，将掩模版的图案转移到光刻胶上以形成刻蚀掩膜。采用刻蚀以使用刻蚀掩膜图案化线结构层以形成线结构。刻蚀掩膜例如可以是光刻胶掩膜。刻蚀例如是各向异性刻蚀，例如反应离子蚀刻(RIE)。其他刻蚀工艺也可用。在一个实施例中，刻蚀形成具有第一和第二线段的线结构。可替代地，线结构可以是具有例如第一和第二段的非连续线结构。所述第一段和第二段可以通过金属接触件电连接。如果将线结构集成到栅电极层中，则可以将用于图案化栅极的掩膜用于图案化线结构。可替代地，可以使用分开的掩膜和刻蚀工艺来图案化栅极和线结构。

如图所示，线段是彼此的镜像。这将产生大约相同长度的线段。通过为线段提供曲折设计，可以有效地使用传感器区，同时提供具有所需电阻的线结构。例如，线结构的电阻约为5–50kΩ。其他电阻也可用。

为了掺杂第一和第二线段，可以使用分开注入。例如，使用第一注入掩膜的第一注入物用于掺杂第一线段，并且使用第二注入掩膜的第二注入物用于掺杂第二线段。在将线段的掺杂集成到S/D注入中的情况下，注入掩膜可以是用于p型和n型S/D注入的那些。

线电介质层458覆盖线结构，填充间隙。线电介质层为热电堆膜提供机械支撑。线电介质层可以是自平坦化电介质层，例如旋涂玻璃(SOG)。其他类型的自平坦电介质材料也是可用的。电介质层的顶表面可能比线结构的顶部高100-400nm。在线结构的顶部上提供具有其他厚度的电介质层也是可用的。

提供接触件466以电耦合第一和第二段。接触件例如是金属接触件，例如钛(Ti)或铝(Al)。其他类型的接触件也可用。为了形成接触件，在电介质层中形成接触开口，以暴露第一段和第二段的接合点附近的线结构。在衬底上形成金属层并对其进行图案化，使接触件耦合第一段和第二段。金属层例如可以是通过溅射，电镀或蒸发形成的钛(Ti)或铝(Al)。其他类型的金属层或形成技术也是可用的。在其他实施例中，接触件可以通过镶嵌技术形成。例如，在电介质层中形成通孔开口。形成导电层，填充通孔开口并覆盖电介质层。执行诸如CMP的平坦化工艺以在通孔开口中形成金属接触件，从而连接线结构的第一和第二段。

吸收层453形成在衬底上，覆盖电介质层。可以使用刻蚀和掩膜工艺来图案化吸收器层。图案化的吸收器层用作线结构上方的吸收器。在一个实施例中，吸收层被图案化，覆盖线结构的中央部分和接触件，而使中央部分外部的支腿部分暴露。吸收器层例如吸收IR辐射。吸收器层可以是TiN或NiCr层。吸收器层例如可以通过溅射形成。其他类型的吸收器层也是可用的。在一个实施例中，吸收器配置成吸收大部分IR辐射。例如，吸收器可以配置为吸收大于85％的8-14μm波长的IR辐射。吸收其他波长也是可以的。如图所示，吸收器层设置在接触件上方。吸收器用作热电堆的热结。第一线结构的第一端451和第二线结构的第二端452用作热电堆的冷结。未被吸收器覆盖的线结构的支腿部分在热结和冷结之间提供热隔离。

可以提供保护层459。保护层例如覆盖MEMS结构。保护层保护MEMS结构免受后续工艺影响。该保护层例如是通过CVD形成的氧化硅层。其他类型的保护层也可用。保护层可以是在第一金属层M1下方的金属接触件上方的电介质层。金属层和保护层的其他构造也可以。

在一个实施例中，保护层形成设置在BEOL电介质层下方的ILD层的第一接触层的上部。对形成腔顶部的保护层，线电介质层和膜进行图案化，以形成开口455，从而将支腿与线结构的中央部分分开。开口提供通向腔的通道。这使得能够去除腔内的牺牲填充物，从而释放线结构。在一个实施例中，可以对BEOL电介质中的其中一个金属层进行图案化以用作线结构释放刻蚀掩膜，以对各个层进行图案化以形成开口455释放线结构。例如，金属层可以是M1或M2。其他金属层也可以用作释放刻蚀工艺的刻蚀掩膜。

图4c示出了MEMS结构450的另一实施例的俯视图，图4d示出了基于图4c的MEMS结构的俯视图的MEMS结构的截面图。横截面图沿A-A'，B-B'和C-C'表示。MEMS结构是形成用作热电IR传感器的热电堆的线结构。俯视图不包括保护线结构的保护层。线结构与图4a-4b中描述的相似。共同元件可能不描述或不详细描述。线结构布置在构成腔的膜上。

与图4a-4b相比，线结构具有更多的曲折或弯曲，以增加占据膜表面的段的长度。这增加了线结构的电阻。以增加长度或调整段的长度以实现期望的电阻的线段的其他设计也是可用的。

在一个实施例中，MEMS结构是具有N个线单元的多线单元线结构，所述N个线单元串联耦合以形成热电IR传感器。如图所示，MEMS结构包括第一和第二线单元4501和4502(例如，N＝2)。为多线单元线结构提供其他数量的线单元也可以。例如，多线单位线结构可以具有2-4(N＝2-4)行单位。在一个实施例中，多线单元线结构包括偶数个线单位，例如N＝2M，其中M是整数。优选地，M等于1-2(N＝2和4)。为多线单元线结构提供奇数个线单元也可以。其他数量的线单元也可以。

如所讨论的，所示的线结构包括第一和第二线单元。在一个实施例中，多线单元线结构的线单元是堆叠式线单元。第一堆叠线单元和第二堆叠线单元可以在传感器区内的电介质层上彼此相邻地布置。如图所示，传感器区的中心用作第一和第二线单元4501和4502的第一和第二接触件4661和4662的接触区。在接触区的线单元被电介质层4581-2分开。

堆叠式线单元包括设置在第一线层471中的第一段(4201或4202)和设置在第二线层472中的第二线段(4401或4402)。第一线层和第二线层可以由第一电介质层4581隔开。例如，第二线层中线单元的第二线段覆盖在第一线层中线单元的第一线段上。线单元的第一和第二线段被第一线层间电介质层4581隔开。线段的间隙被第一和第二线层间电介质层4581-2填充。

接触件(4661或4662)将第一线层中的第一线段连接到第二线层中的第二线段。第一和第二接触件形成在第一和第二线层间电介质层中。例如，将接触件设置在接触通孔中。例如，用于线单元的接触通孔可以与第一和第二线段重叠，从而暴露它们。诸如Ti或Al的接触件衬在该接触通孔内，连接暴露的第一和第二线段。

在一个实施例中，线单元的第一线段掺杂有第一极性类型的掺杂剂，并且线单元的第二线段掺杂有第二极性类型的掺杂剂。例如，第一层中线单元的第一段掺杂有第一极性类型的掺杂剂，而第二层中线单元的第二段掺杂有第二极性类型的掺杂剂。第一极性类型可以是n型，第二极性类型可以是p型。掺杂线段的其他配置也是可用的。

如图所示，第一线单元具有第一端和第二端4511、4521，该第一端和第二端4511和4521位于传感器区的对角线上，与第二线单元的第一端和第二端4512和4522相对。每个线单元从相对的对角向接触区弯曲。线单元的其他配置或曲折图案也是可用的。例如，第一堆叠线单元可以占据传感器区的大约一半，而第二堆叠线单元可以占据传感器区的另一半。

第一和第二吸收器层4571和4572设置在第二线电介质层4582上方的衬底上。如图所示，这些层覆盖传感器区的中央部分，包括第一和第二接触件的接触区。例如，第一吸收器覆盖传感器区的中央部分和第一线单元的第一接触区，第二吸收器覆盖传感器区的中央部分和第二接触区。由于第一和第二吸收器层是导电的，所以它们是不同的吸收器层。

吸收器层例如吸收IR辐射。吸收器层可以是TiN或NiCr层。其他类型的吸收器层也是可用的。在一个实施例中，吸收器配置成吸收大部分IR辐射。例如，吸收器可以配置为吸收大于85％的8-14μm波长的IR辐射。吸收其他波长也是可以的。如图所示，吸收器层设置在接触件上方。吸收器用作热电堆的热结。线单元的第一线段的第一端4511-2和线单元的第二线段的第二端4521-2用作热电堆的冷结。未被吸收器覆盖的线段的支腿部分在热结和冷结之间提供热隔离。

形成堆叠式线结构的工艺可以包括，例如在衬底上形成第一线段层，包括在传感器膜电介质层上方和腔上方的传感器区中。在一个实施例中，通过CVD在衬底上形成多晶硅层。对第一线段层进行图案化以形成第一和第二线单元的不同的第一线段4201和4202。可以使用诸如抗蚀剂掩膜和RIE的掩膜和刻蚀技术来实现图案化。第一段可以掺杂有第一极性类型的掺杂剂，例如n型掺杂剂。可以使用注入掩膜通过选择性地注入第一极性类型的掺杂剂来实现对段的掺杂。第一线层间电介质层7581可以形成在衬底上。第一层间电介质层衬在传感器膜层的线段和表面上。例如，第一层间电介质层在不填充线段之间的间隙的情况下衬在线段上。第一层间电介质层可以是通过CVD形成的氧化硅层。提供SOG电介质层也是可用的。

通过CVD在第一线层间电介质层上形成诸如多晶硅的第二线段层，并使用掩膜和刻蚀技术对其进行图案化以形成第一和第二线单元的不同的第二线段4401和4402。第二线段例如覆盖第一线段并且被第一线层间电介质层隔开。第二线段掺杂有第二极性类型的掺杂剂，例如p型掺杂剂。可以使用注入掩膜通过注入第二极性类型的掺杂剂来掺杂第二线段。

在衬底上形成第二线层间电介质衬垫4582。在一个实施例中，第二线层间电介质层可以是SOG层，其填充间隙并在第二线段上方形成平坦的顶表面。在接触区中的线层间电介质层中形成第一接触通孔和第二接触通孔。第一接触通孔暴露第一线单元的第一和第二段，第二接触通孔暴露第二线单元的第一和第二段。接触通孔可以通过掩膜和刻蚀技术形成。诸如Ti或Al的接触层沉积在衬底上。其他类型的金属接触层也是可用的。例如，接触层可以通过溅射沉积并且衬在第二线层间电介质层上和接触通孔内。在一个实施例中，接触层衬在接触通孔内而不填充它们。通过掩膜和刻蚀技术对接触层进行图案化，以形成第一和第二线单元的第一和第二接触件4661和4662。在其他实施例中，可以形成金属接触件，填充通孔开口。可以执行诸如CMP的抛光工艺以去除多余的金属材料，在接触通孔中保留接触件。

吸收器层形成在衬底上，覆盖第二线层间电介质层和接触件。吸收器层例如是通过溅射形成的导电层。使用掩膜和刻蚀技术，图案化吸收器层，以在传感器区的中央部分形成不同的第一吸收器层4571和第二吸收器层4572。在接触件衬在通孔内而不填充通孔的情况下，吸收器层可以用来在接触件上方填充接触通孔。

可以提供保护层459。保护层例如覆盖MEMS结构。保护层保护MEMS结构免受后续工艺的影响。该保护层例如是通过CVD形成的氧化硅层。其他类型的保护层也可用。

对形成腔顶部的保护层，线电介质层和膜进行图案化，以形成开口455，从而将支腿与线结构的中央部分分开。例如，执行图案化工艺以释放线结构的线单元。开口提供通向腔的通道。这使得能够去除腔中的牺牲填充物，从而释放线结构。在一个实施例中，图案化工艺的掩膜可以由BEOL电介质的金属层提供。例如，该掩膜可以由BEOL电介质的M1或M2提供。在其他实施例中，掩膜可以是图案化的抗蚀剂掩膜。

如所讨论的，第一和第二线单元4501和4502串联耦合。在一个实施例中，第一线单元的第二端4521耦接至第二线单元的第一端4512。可以通过耦合至第一线单元的第二端和第二线单元的第一端的线层间电介质层中的通孔接触件来促进线单元中的串联连接。可以在BEOL电介质层中(例如在M1中)提供金属线以连接通孔接触件。提供线单元的串联连接的其他配置也是可用的。

如所描述的，线单元的线段设置在相同的线层并且掺杂有相同的掺杂剂类型。这允许使用单个注入工艺(例如，使用单个注入掩膜的相同注入工艺)来掺杂线单元的线段。在替代实施例中，相同线层中线单元的线段可以掺杂有相反极性的掺杂剂。在这种情况下，通过分开的注入工艺(例如，使用不同注入掩膜的不同注入工艺)来掺杂线段。这样，在相同的线层提供具有相同掺杂类型的线单元的线段减少了使用另外的注入掩膜的需要。用于线单元的线段的其他配置也是可用的。

如所描述的，MEMS结构包括堆叠并串联耦合的2个线单元。堆叠其他数量的串联耦合的线单元也是可用的。优选地，堆叠式线单元的线结构具有类似的设计。但是，可以理解，这不是必需的。另外，线单元或结构可以具有除图4a-4d中描述的之外的布局。

图4e示出了传感器阵列404。传感器阵列包括多个传感器单元410。传感器单元包括耦合至MEMS结构的开关，所述MEMS结构例如图4a-4d中所描述的一个或多个线结构。共同元件可能不描述或不详细描述。

传感器单元配置为形成具有Y行和Z列的阵列。传感器单元对应于传感器阵列的像素。传感器单元通过行线(RLm)在行方向上耦合，并且通过列线(CLn)在列方向上耦合。传感器单元可以对应于像素。此外，公共线(Coms)也用于耦合每列中的传感器单元。例如，传感器的每一列耦合到各自的Com(例如，Com1，Com2或Com3)。如图所示，该阵列包括一个2x 3的阵列(M＝2和N＝3)。例如，传感器单元以2行(RL1和RL2)和3列(CL1，CL2和CL3)布置。其他大小的阵列也可以。例如，传感器阵列可以是32x 32或80x 62阵列。

传感器阵列的像素可以包括以矩阵形式布置在衬底上的多个传感器。例如，每个像素可以包括传感器区和CMOS开关或连接区。传感器区设置在例如衬底的传感器阵列区中。例如，传感器阵列区包括对应于传感器像素的多个传感器区。

在一个实施例中，传感器单元的MEMS结构的第一端子耦合到开关495，而第二端子耦合到公共线(Com)。如图所示，传感器单元的每一列耦合到各自的Com(例如，Com1，Com2和Com3)。开关可以是具有第一和第二S/D端子以及栅极或控制端子的晶体管。例如，开关的第一S/D端子耦合至MEMS结构的第一端子，并且第二S/D端子耦合至CL。RL耦合到开关的栅极或控制端子。在一个实施例中，传感器单元的n型端子耦合至Com，并且传感器单元的p型端子耦合至CL。将传感器单元耦合到CL和Com的其他配置也可用。可以选择一个RL以选择一行传感器单元。激活CL以选择一列传感器单元。所选单元是所选RL和CL的交集。CMOS组件和传感器像素之间的互连可以通过BEOL电介质的ILD和IMD层实现。

在一个实施例中，传感器阵列配置为读出一行传感器单元或像素。例如，一次读出阵列的一行像素。在一个实施例中，选择阵列的RL。这将选择一行像素。然后选择CL，从而使得所选择的RL的像素被读出。在一个实施例中，阵列配置为从第一行到最后一行一次读出一行像素。读出的信息存储在存储器中。读出所有像素或扫描完所有行后，将生成成像仪的图像或帧。例如，可以重建存储在存储器中的从像素读出的信息以形成图像。

在图4e中的2×3阵列的情况下，扫描像素以形成图像可以包括选择RL1(第一行)以选择耦合至RL1的像素。在选择RL1之后，选择CL1，CL2和CL3，从而使得耦合至RL1的像素被读出。耦合至RL1的像素的信息被存储在存储器中。选择下一行或第二行RL2以选择RL2的像素。在选择RL2之后，选择CL1，CL2和CL3，从而使得耦合至RL2的像素被读出。耦合至RL2的像素的信息被存储在存储器中。由于RL2是阵列的最后一行，因此像素信息被重建以形成成像仪的的图像或帧。通过重复感测，读出和重建过程，可以收集许多帧。例如，图像或帧是时间相关的。可以采用选择逻辑和输出逻辑组件来选择用于输出包含的信息的单元。逻辑组件可以是CMOS晶体管或器件的CMOS区中的组件。可以包括其他逻辑组件，包括存储器和重构逻辑组件，以存储和重构信息以形成一个图像或多个图像。在一个实施例中，存储器和重构逻辑组件可以是片外逻辑。提供这些逻辑组件作为片上逻辑组件或片上或片外组件的组合也是可用的。

图5示出了在用盖晶片封装之前的器件500的实施例的简化截面图。该器件例如类似于图2a-f中描述的器件200。共同元件可能不描述或不详细描述。

提供衬底501。衬底例如可以是半导体衬底，例如硅衬底。其他类型的衬底或晶片也是可用的。例如，衬底可以是硅锗，锗，砷化镓或诸如绝缘体上硅(SOI)的绝缘体上晶体(COI)衬底。衬底可以是掺杂的衬底。例如，可以用p型掺杂剂轻掺杂衬底。为衬底提供其他类型的掺杂剂或掺杂剂浓度以及未掺杂的衬底也是可用的。

如图所示，衬底具有第一和第二器件区504和506。第一区是CMOS区，而第二区是MEMS区。CMOS区配置为包括CMOS组件，而MEMS区配置为包括一个或多个MEMS组件。如图所示，CMOS区包括CMOS器件区。CMOS器件区可以包括用于具有不同极性类型的MOS晶体管的CMOS器件区，例如，第一和第二极性类型的晶体管。提供其他数量的CMOS器件区或其他类型的晶体管也是可用的。在一个实施例中，CMOS区围绕MEMS区。其上键合盖的CMOS区的键合区围绕MEMS区的一侧或多侧。

关于MEMS区，如图所示，其包括多个MEMS器件区530。MEMS器件区处理为包括MEMS结构或传感器510。在一个实施例中，MEMS结构是IR传感器，如已经描述的。其他类型的IR传感器或MEMS结构也是可用的。为MEMS区提供其他数量的MEMS器件区也是可以的。例如，MEMS区可以包括具有M行和N列MEMS传感器的传感器阵列。典型的阵列大小可以是例如32x32阵列或80x64阵列。其他阵列大小也可用。阵列的尺寸可以取决于例如期望的图像分辨率。在某些情况下，阵列可以是一排传感器，例如M x 1或1x N阵列。为MEMS区提供单个MEMS传感器也可以。传感器可以对应于图像的像素阵列的像素。另外，传感器阵列还可包括与一个或多个盲像素相对应的一个或多个盲传感器。所述盲像素，例如，用于校准目的。

处理衬底以形成用于MEMS器件区的下部器件腔。例如，在每个MEMS器件区在衬底中形成下部器件腔512。可以使用掩膜和刻蚀工艺通过刻蚀衬底来形成器件腔。掩膜和刻蚀工艺可以采用刻蚀衬底，使用具有对应于下部器件腔的开口的图案化掩膜。该掩膜可以是硬掩膜，例如氧化硅掩膜，或者是软掩膜，例如光刻胶掩膜。刻蚀例如是各向异性刻蚀，例如反应离子刻蚀(RIE)，其刻蚀衬底以形成下部器件腔。

如图所示，IR反射器514形成在下部器件腔的底部。例如，多个IR反射器形成在下部器件腔的底部上。反射器可以是导电反射器，例如，金属硅化物反射器或掺杂的反射器层。金属硅化物反射器可以是硅化钛(TiSix)，硅化钨(WSix)或硅化铝(AlSix)反射器。可以注入任何n型或p型掺杂剂以产生掺杂的反射器。可替代地，可以在腔的底部提供诸如光子晶体反射器的非导电反射器。非导电反射器可以包括配置为反射入射的IR辐射并且可以经由刻蚀工艺形成的光栅图案。使用其他技术形成其他类型的反射器也是可用的。

在形成反射器之后，通过例如化学气相沉积(CVD)在衬底上形成反射器保护衬垫(未示出)。保护衬垫衬在衬底以及第一和第二下部器件腔的侧面和底部，覆盖第一和第二反射器。例如，保护衬垫用于保护反射器免受刻蚀剂(例如XeF2)的腐蚀，该刻蚀剂在释放工艺中用于形成下部器件腔。在一个实施例中，保护衬垫是氧化硅衬垫。也可以使用其他类型的保护衬垫。

牺牲层覆盖衬底并填充下部器件腔。可以选择性地去除牺牲层而不损坏保护衬垫。在一个实施例中，牺牲层是非晶硅层。其他类型的牺牲材料也可以用作牺牲层。可以通过CVD形成牺牲层，并通过诸如化学机械抛光(CMP)的平坦化工艺去除过量的牺牲材料。CMP还在衬底和腔内的牺牲层上形成平坦的顶表面。其他类型的平坦化工艺也是可用的。例如，使用一个或多个掩膜的回蚀工艺也是可用的。

电介质层516形成在衬底上。电介质可以是氧化硅层。也可以形成其他类型的电介质层。对电介质层进行图案化，使其保留在MEMS区上方。例如，电介质层覆盖下部器件腔，在处理CMOS区时保护MEMS区。电介质层还限定了下部器件腔的顶部，并且用作MEMS传感器的膜或膜的至少一部分。电介质层可以通过CVD形成并且可以使用掩膜和刻蚀工艺图案化。

对于CMOS区，在衬底上执行前道工序(FEOL)处理。例如，形成不同极性类型的晶体管。晶体管可以形成为包括器件阱，栅极以及源极/漏极(S/D)区。其他类型的组件也可用于形成晶体管。采用诸如离子注入和通过诸如光刻胶注入掩膜的掩膜图案化之类的技术来形成晶体管。CMOS区还可以包括形成在S/D区，栅极和阱接触上的金属硅化物接触件。可将诸如Ti，W或Al的金属层沉积在衬底上并进行退火，以引起金属和硅之间的反应以形成金属硅化物接触件。通过例如湿法刻蚀去除未反应的金属，留下金属硅化物接触件。

隔离区可以形成在衬底上以隔离衬底的不同区和/或提供用于阱接触区。隔离区例如是场氧化物(FOX)隔离区。可以使用氮化物掩膜通过对衬底进行选择性热氧化来形成FOX区。其他类型的隔离区也可用。例如，隔离区可以是浅沟槽隔离(STI)区，其包括填充有诸如氧化硅的介电材料的沟槽。

在一个实施例中，MEMS结构与CMOS区处理的同时形成。例如，对栅电极层进行图案化以在晶体管区形成栅极并在MEMS器件区中形成MEMS结构中。MEMS结构可以配置为在传感器阵列中形成多个IR传感器。MEMS结构可以是用作热电传感器的热电堆结构，如图4a-e中所示。其他类型的MEMS结构也是可用的。

在形成MEMS结构的过程中，可以在MEMS区上方形成一个或多个电介质层并且对其进行图案化以用作膜518。一个或多个附加层可以是该过程的一部分或有意添加。如图所示，可以对电介质层图案化以形成用于每个MEMS器件区的单独的膜。膜的其他构造也是可用的。例如，该膜是用于MEMS器件区的连续膜。

在一个实施例中，用以形成S/D区的注入也用以形成MEMS结构的线结构的掺杂段。例如，形成p型S/D区的p型注入也形成线结构的p型段，而形成n型S/D区的n型注入也形成线结构的n型段。使用与用于形成S/D区的那些分开的注入来形成线结构的掺杂段也是可用的。

在替代实施例中，以单独的工艺形成MEMS结构。例如，可以在形成栅极之前或之后形成MEMS结构。加工MEMS区时，使用硬掩膜层(例如电介质层)来保护CMOS区。在这种情况下，在衬底上形成MEMS结构层并图案化以形成线结构。MEMS结构层可以是多晶硅。其他类型的MEMS结构层也是可用的。例如，MEMS结构层可以是硅锗(SiGe)，氮化镓(GaN)或诸如石墨烯，黑磷或硫化钼的2D材料。

在其他实施例中，如先前所讨论的，可以在MEMS区中形成堆叠式线单元。形成堆叠式线单元可以与以形成CMOS组件的工艺(CMOS工艺)分开。部分或完全结合用于形成堆叠式线单元的CMOS工艺也是可用的。例如，这可能取决于所采用的CMOS工艺。形成CMOS组件和MEMS结构的其他配置也是可用的。

如图所示，在衬底上方形成ILD层520并覆盖CMOS和MEMS区。在一个实施例中，ILD层可以包括第一和第二电介质层。所述层可以通过CVD形成随后通过抛光工艺以形成平坦表面。第一电介质层用作ILD层的第一通孔或接触层的一部分，并且可以包括接触插塞。例如，诸如钨塞之类的导电接触插塞耦合至诸如S/D区，栅极和阱接触的CMOS和MEMS区中的各种端子。提供用于耦合线结构的第一段和第二段的热电偶接触插塞也是可用的。诸如钛(Ti)或铝(Al)的金属可以用于形成接触层。其他类型的接触插塞也可用。接触插塞例如通过单镶嵌技术形成。使用其他技术形成接触插塞也可以。

在第一和第二电介质层之间沉积吸收器。例如，吸收器层覆盖电介质层和热电偶。在一个实施例中，吸收器层是TiN或NiCr吸收器层。其他类型的吸收器层也是可用的。吸收器层可以通过例如溅射形成。吸收器层可以使用其他技术形成。在一个实施例中，例如，调节吸收器的厚度以形成具有约377Ohm/sq的薄层电阻的层。为吸收器提供任何其他厚度和薄层电阻也是可用的。图案化吸收器层以在MEMS区中的热电堆结构上形成吸收器。图案化吸收器可以通过掩膜和刻蚀技术来实现。

在一个实施例中，在ILD层上形成具有IMD层的BEOL电介质526。IMD层包括通孔电介质层和金属电介质层。随后在第一金属层上方形成第一IMD层以及附加的IMD层。可以为BEOL电介质提供任意数量的IMD层。如图所示，BEOL电介质包括金属层M1和M2。金属层M1是底部金属层，金属层M2是顶部金属层。如所讨论的，通孔电介质层包括通孔接触件，而金属电介质层包括金属线。金属线和通孔形成器件的互连。

在一个实施例中，将BEOL电介质图案化以在MEMS器件区中形成BE腔560以暴露传感器阵列。例如，去除MEMS区上方的ILD，BEOL电介质层和钝化层(统称为BE电介质或BE电介质层)。BE电介质中的开口例如形成BE腔。在一个实施例中，将MEMS区上方的BE电介质层图案化以设置在腔壁上，从而在衬底腔上方形成单独的BE腔。BE腔可以是矩形腔。如图所示，BE腔包括垂直侧壁。提供具有非垂直侧壁的BE腔也是可用的。BE腔形成上部传感器腔的下部。BE腔的其他配置也是可用的。

最上方的金属层包括键合焊盘，并用作焊盘层。钝化层528形成在最上方的金属或焊盘层之上。钝化层可以是单层或具有多个钝化层的钝化堆叠。例如，钝化堆叠可以包括氧化硅和氮化硅层。其他类型的钝化层也可用。钝化层可以通过CVD形成。键合开口570设置在盖的外围以暴露下方的键合焊盘。例如，焊盘是焊盘线的一部分。可以在钝化层上执行刻蚀工艺以暴露键合焊盘。键合焊盘提供外部通道访问器件的内部组件。例如，可以经由键合焊盘来提供输入，输出和功率信号。键合焊盘设置在器件的外围，例如在盖的外围之外。如图所示，键合焊盘设置在器件一侧，该侧是传感器区的相对侧。键合焊盘也可设置在器件的一个或多个其他侧。

在衬底上方形成底部或器件密封环550，并设置在器件的外围或器件键合区。具有器件密封环550的器件键合区围绕CMOS和MEMS区。如图所示，键合区是围绕CMOS和MEMS区的矩形区域。例如，器件密封环形成为围绕器件。

器件密封环有助于将器件晶片键合至另一个密封环，例如盖密封环，位于盖晶片上从而使器件晶片被盖气密密封。在一个实施例中，MEMS区被盖完全覆盖。CMOS区也被盖覆盖，除了外围部分未被覆盖以用于键合开口。键合开口暴露出键合焊盘，用于提供到器件的外部连接。例如，盖使器件一侧的外围部分暴露。使器件的多于一侧的外围部分暴露也是可以的。在一个实施例中，器件密封环是包括多个器件密封层的堆叠式器件密封环。如图所示，提供了2个器件密封层。其他数量的器件密封层也可用。

在衬底上沉积第一器件密封层552，覆盖钝化层。例如，器件密封环的第一器件密封层设置在钝化层上方，以形成器件密封环的最底层。可以通过例如溅射和使用掩膜和刻蚀工艺的图案化来形成第一器件密封层。其他技术也是可用的。可以采用重复多轮的沉积和通过例如剥离工艺图案化用于形成随后的层以产生密封环的第一层。第一器件密封层可包括使用相同或不同材料的一个或多个器件密封层。器件密封层可以是金属，金属合金，陶瓷或电介质层。例如，诸如铝，金，铜，银，钛，锗或锡的金属或金属合金可用于形成第一金属或金属合金层。提供二氧化硅，氮化硅，氮化钛，铂或钨以形成堆叠式密封环的第一电介质层也是可用的。

如图所示，第一器件密封层形成平坦的顶表面。第一器件密封层被图案化以保持围绕器件晶片的器件键合区，同时暴露一部分钝化层。器件键合区有助于将盖键合至器件晶片。例如，将器件键合区对准并与盖晶片相应的盖键合区配合，以将封盖键合至器件。键合区完全包围MEMS区。除了外围部分未被覆盖以用于键合开口，CMOS区也被键合区包围。

器件密封环的第二器件密封层554形成在第一器件密封层上方。例如，第二器件密封层形成器件密封环的最上层。在键合过程中，第二器件密封层与盖晶片上的另一个密封环(盖密封环)直接接触。例如，在键合期间，器件密封环的第二器件密封层(最高层)与盖密封环的第二盖密封层(最底层)相匹配。第二器件密封层的第一器件密封层沉积在第一器件密封层的最后一层上，覆盖第一器件密封层和衬底。可以采用剥离工艺来形成第二器件密封层的第一器件密封层。提供其他技术也可用。在一个实施例中，第二器件密封层的器件密封层可以是金属，金属合金或电介质层。例如，诸如铝，金，铜，银，钛，锗或锡的金属或金属合金可用于形成第一金属或金属合金层。提供二氧化硅，氮化硅，氮化钛，铂或钨以形成第二层的电介质层也是可用的。

在一个实施例中，第二器件密封层可包括一层或多层。可以使用与第一密封器件层类似的方法来形成第二器件密封层的后续层。图案化第二器件密封层使密封层的一部分围绕器件键合区。例如，器件密封环的第一和第二层在器件键合区周围形成堆叠式密封环，该键合区将器件晶片键合到盖上。

在一个实施例中，具有器件柱部分的支撑柱(未示出)设置在CMOS区中的电介质层上。在一个实施例中，器件柱部分设置在MEMS区的外部。例如，支撑柱的器件柱部分位于CMOS区中。支撑柱用于防止或减少盖在键合工艺中的弯曲，弯曲可能导致盖接触BEOL电介质，从而损坏其中的互连。支撑柱的器件柱部分(未示出)也可以在形成器件密封环的相同工艺中形成。在这种情况下，器件柱部分与器件晶片上的器件密封环相同。例如，类似于WLVP期间的密封环，支撑柱的部分形成键合。与密封环不同，在一些实施例中，支撑柱的器件部分不需要形成键合。这样，它们可以由在WLVP期间不形成键合的不同类型的材料形成。在其他实施例中，也可以提供不具有器件柱部分的器件晶片。

图6a-h示出了用于形成盖晶片600的工艺的实施例的简化截面图。例如，盖晶片类似于图2a-f和3a-h中所描述的盖。共同元件可能不描述或不详细描述。

参照图6a，提供了衬底602。衬底例如可以是晶片的一部分，在该晶片上形成有与另一晶片上的各个器件相对应的盖。具有已处理的盖的盖晶片与具有所述器件的另一个晶片键合，平行地晶圆级封装所述器件，并分割成单个裸片。

衬底可以是对红外辐射透明的衬底。例如，盖由能够将红外辐射透射到传感器的衬底形成。具有高电阻的轻掺杂衬底或晶片可用于形成盖。这样的衬底可以包括浮区(FZ)，磁性czochralski(M-Cz)或高级磁性czochralski(AM-Cz)衬底或晶片。具有低杂质浓度和高电阻的其他类型的晶片也是可用的。在一个实施例中，盖是双面抛光的晶片。例如，盖在晶片的正面和背面都被抛光。这提供了具有更平坦表面的较薄晶片，以更好地透射红外辐射。

如图所示，封盖600具有吸气剂区604，抗反射区606和盖键合区608。盖键合区在盖封装之后围绕器件晶片的CMOS和MEMS区。抗反射区606促进红外辐射穿过盖的透射。如图所示，顶表面图案610在抗反射区处设置在盖的外(顶)表面612上。在一个实施例中，盖晶片上的顶表面图案设置为与器件晶片上相应的MEMS区对准。

可以采用掩膜和刻蚀工艺来形成顶表面图案。掩膜和刻蚀工艺可以包括使用具有对应于指定图案的开口的图案化掩膜来刻蚀衬底。该掩膜可以是硬掩膜，例如氧化硅掩膜，或者是软掩膜，例如光刻胶掩膜。刻蚀例如是各向异性刻蚀，例如反应离子刻蚀(RIE)，其在盖晶片的顶表面刻蚀衬底以形成表面图案。形成表面图案的其他技术也可用。

可以基于目标IR波长和目的来定制顶表面图案的形状，尺寸和深度。例如，通过改变表面图案的设计，可以增加具有目标IR波长的光的透射率。可替代地，可以将IR光聚焦到一个或多个目标位置上，例如透镜，或者可以滤出具有特定波长的光。这样，封盖的顶部可以被定制以提供特定的功能。可替代地，也可以提供没有顶表面图案的盖晶片，用于随后的下游处理。

在图6b中，掩膜622沉积在盖衬底的内(底)表面620上方。掩膜形成为围绕衬底并覆盖抗反射区。该掩膜可以是硬掩膜，例如氧化硅掩膜，或软掩膜，例如光刻胶掩膜。硬掩膜可防止衬底反应并在刻蚀过程中保护衬底。

盖密封环628的第一盖密封层624在盖衬底内(底)表面的硬掩膜上设置并图案化。在一个实施例中，盖密封环是堆叠式盖密封环，并且第一盖密封层形成为堆叠式盖密封环的最上层。第一盖密封层可以包括使用相同或不同材料的一个或多个层。第一盖密封层的盖密封层可以是金属，金属合金或电介质层。例如，诸如铝，金，铜，银，钛，锗或锡的金属或金属合金可用于形成第一金属或金属合金层。提供二氧化硅或氮化硅以形成堆叠式密封环的第一电介质层也是有用的。可以通过例如溅射和使用掩膜和刻蚀工艺的图案化来形成第一盖密封层。可替代地，可以采用重复多轮的沉积和通过例如剥离工艺的图案化来形成后续层以产生第一盖密封层。如图所示，第一盖密封层在衬底上形成平坦的底表面。

在一个实施例中，如图所示，第一盖密封层被图案化为保持围绕盖晶片。例如，图案化暴露出覆盖抗反射区606和吸气剂区604的硬掩膜。剩余的第一盖密封层限定盖晶片的盖键合区，有助于将封盖键合到器件晶片。例如，封盖的盖键合区与器件600相应的器件键合区对准并配合，以将封盖键合到器件。

参照图6c，在封盖的内表面620上形成底表面图案630。在一个实施例中，盖晶片上的底表面图案设置成与器件晶片上的相应MEMS区对准。如图所示，覆盖抗反射区的掩膜以及衬底被刻蚀掉以形成表面图案。提供其他技术以形成表面图案也是可用的。

在一个实施例中，底表面图案630与顶表面图案610相同。因此，顶表面和底表面上的图案可以起到相同的作用。提供不同于顶表面图案的图案的其他底表面图案也是可用的。例如，可以定制顶表面图案以聚焦光，而定制底表面图案以滤出具有特定或期望波长的光。例如，在IR传感器的情况下，可以滤除波长不是4.62μm的光。在这种情况下，可以定制封盖，以便单个封盖可以起到多种作用。在另一个实施例中，仅封盖的顶表面或底表面被处理以形成表面图案。例如，可以提供仅具有顶表面图案的盖晶片以用于后续下游处理。或者，使用处理为仅包括底表面图案的盖晶片用于进一步处理。

在另一个实施例中，抗反射区包括设置在盖的顶部612和底部620表面的抗反射涂层。例如，抗反射区可以包括抗反射涂层而不是表面图案。在盖的顶表面或底表面上提供涂层也是可用的。抗反射区的不同表面上的抗反射涂层可以配置为具有不同的反射指数。用于抗反射涂层的材料可以是硫化锌(ZnS)或锗(Ge)。提供用于抗反射涂层的任何其他材料也是可用的。抗反射涂层可以沉积在盖的一个或多个表面上并且被图案化以保留在抗反射区中。

在形成底部光栅之后，在图6d中继续盖底表面的处理以去除覆盖抗反射和吸气剂区的硬掩膜622。例如，在第一盖密封层下方的剩余硬掩膜未被去除。可以使用第一湿法刻蚀来去除硬掩膜。

盖密封环628的第二盖密封层640形成在第一盖密封层上方。例如，第二盖密封层形成盖密封环的最底层。在键合工艺中，第二盖密封层与器件晶片上的另一个密封环(器件密封环)直接接触。例如，在键合期间，器件密封环的第二器件密封层(最顶层)与盖密封环的第二盖密封层(最底层)相匹配。

第二盖密封层的第一盖密封层沉积在第一盖密封层的最后一层上，覆盖第一盖密封层和衬底。可以采用CVD和剥离工艺来形成第二盖密封层的第一盖密封层。提供其他技术也可用。在一个实施例中，盖密封环的第二盖密封层的层可以是金属，金属合金或电介质层。例如，诸如铝，金，铜，银，钛，锗或锡的金属或金属合金可用于形成第一金属或金属合金层。提供二氧化硅，氮化硅，氮化钛，铂或钨以形成第二层的电介质层也是可用的。

在一个实施例中，第二盖密封层可包括一层或多层。可以使用与第一盖密封层相似的方法来形成第二盖密封层的后续层。第二盖密封层的图案化使密封层的一部分围绕盖晶片。例如，盖密封环的第一盖密封层和第二盖密封层在盖键合区处形成堆叠式盖密封环，该盖键合区将盖键合至器件晶片。

在一个实施例中，盖晶片的内表面也被处理以在抗反射区之外形成支撑柱或支柱(未示出)。例如，在通过WVLP键合之后，支撑柱位于CMOS区上方或内部。支撑柱用于防止或减少封盖在键合工艺中的弯曲，这可能导致盖接触BEOL电介质，从而损坏其中的互连件。在一个实施例中，支撑柱配置为充当间隔物以在晶圆级真空封装(WLVP)期间提供机械支撑。

在一个实施例中，支撑柱为矩形柱。提供具有其他形状的柱也是可用的。支撑柱的尺寸可以是约10μm×10μm，20μm×20μm，50μm×50μm或100μm×100μm。也可以提供具有其他尺寸的支撑柱。支撑柱可以包括各种类型的材料。例如，支撑柱可以包括电介质，金属，陶瓷或其组合。也可以采用其他材料来形成支撑柱。

在一些实施例中，支撑柱可以形成在器件晶片或盖晶片上。尽管这可能会导致间隙，但仍然足够防止在WLVP期间盖晶片与器件晶片接触。例如，支撑柱的盖部分应具有足够的高度以防止盖晶片在WLVP期间接触器件晶片。在这种情况下，在盖晶片上形成密封环的相同工艺中形成支撑柱的盖部分。在这种情况下，支撑柱的盖部分与盖晶片上的盖密封环相同。例如，在WLVP期间，支撑柱的盖部分形成键合，类似于密封环。在其他实施例中，与密封环不同，支撑柱的盖部分不需要形成键合。这样，它们可以由在WLVP期间不形成键合的不同类型的材料形成。

在一个实施例中，盖密封环和盖柱部分可以包括基座。(未显示)。该基座类似于图3a-h中所描述的那样。基座例如是电介质基座，例如氧化硅。还可以提供其他类型的基座，在其上形成盖密封环和盖柱部分。

然后，处理衬底的内表面620以形成盖凹部。在一个实施例中，如图6e所示，盖凹部包括主盖凹部和第二盖凹部。主盖凹部650形成在盖键合区内的抗反射区606的外部，而第二盖凹部651位于盖键合区的外部。主盖凹部配置为在器件晶片上的相应CMOS区上方对准。

根据盖晶片的厚度，盖凹部的深度可以在10、20、30、100至500μm的范围内。具有比500um深的盖凹部也是可用的。在一个实施例中，盖凹部改善了盖腔内部的整体真空度。例如，盖凹部增加了盖和MEMS区的传感器之间的盖腔的总体积。在将盖晶片键合到器件衬底之后，较大的体积改善了整体真空度。这样，可以从器件捕获更好的成像质量。

可以采用掩膜和刻蚀工艺。例如，使用具有对应于盖凹部的开口的图案化掩膜在晶片的内表面上刻蚀衬底。该掩膜可以是硬掩膜，例如氧化硅掩膜，或者是软掩膜，例如光刻胶掩膜。刻蚀例如是干法刻蚀。或者，可使用利用诸如KOH的刻蚀剂的第一湿法刻蚀来实现刻蚀。

在图6f中，吸气剂660沉积在衬底上并且被图案化以衬在盖凹部的内表面。吸气剂例如可以是锆(Zr)合金，钛(Ti)，镍(Ni)，铝(Al)，钡(Ba)或镁(Mg)。吸气剂在封装的器件内吸收水分和脱气，从而有利于维持整个盖腔中真空的完整性，从而提高可靠性。如图所示，吸气剂层可以被图案化以仅覆盖吸气剂区604主盖凹部650的内底表面。用于吸气剂的其他各种图案也是可用的。可以采用剥离工艺来形成吸气剂。

在一个实施例中，在图6g中，代替在抗反射区606之外形成主盖凹部，而在抗反射区606中形成主盖凹部650。在一个实施例中，抗反射区中主盖凹部的内(底)表面处理为包括底表面图案630。底表面图案可以与图2a-f，6a和6c中描述的相同。在抗反射区中提供不具有底表面图案的主盖凹部也是可用的。然后布置吸气剂660并对其进行图案化，以使其衬在抗反射区606外的吸气剂区604的盖的内表面。或者，如图6h所示，在盖键合区内形成主盖凹部650。抗反射区的主盖凹部的内(底部)表面可以或可以不处理成包括底表面图案630。然后，布置吸气剂660并图案化以衬在抗反射区606外的吸气剂区604的盖凹部的内表面。

图7a-b示出了用于形成盖晶片600的工艺的替代实施例的简化截面图。例如，盖晶片类似于图2a-f，3a-b和6a-h中所描述的封盖。共同元件可能不描述或不详细描述。

参照图7a，盖晶片700制备有吸气剂区604，抗反射区606和盖键合区608。如图所示，盖包括盖密封环628，盖密封环628设置为围绕盖键合区的盖晶片外围。顶表面图案610设置抗反射区的盖的外(顶)表面612上。在一个实施例中，盖晶片上的顶表面图案设置为与器件晶片上相应的MEMS区对准。用于形成顶表面图案和盖密封环的工艺可以与图6a-c中所采用和描述的相似。在一个实施例中，可以提供没有顶表面图案的盖晶片以用于进一步处理。例如，盖密封环的形成始于没有顶表面图案的盖晶片上。

在盖密封环的第一盖密封层沉积和图案化之后，对盖晶片的内(底)表面进行处理以形成浅盖凹部710。例如，采用掩膜来保护盖键合区的盖密封层。可以在盖晶片的内表面上执行第一刻蚀工艺，以在不受掩膜保护的盖键合区之内和之外形成浅盖凹部710。吸气剂层730在吸气剂区604的浅盖凹部710的内表面上沉积并通过剥离工艺图案化。

在图7b中，第二盖密封层740形成在第一盖密封层之上。用于形成第一和第二盖层的工艺与图6b和d中所描述的相似。例如，可以采用剥离工艺来形成盖密封层。然后在浅凹部的内表面上进行第二刻蚀，以形成主深盖凹部和第二深盖凹部。例如，主深盖凹部720设置在盖键合区内的抗反射区606中，而第二深盖凹部721设置在盖键合区之外。例如，使用掩膜来保护吸气剂区604以及盖键合区。然后刻蚀掉未被掩膜覆盖的浅盖凹部的内表面，以形成深盖凹部720和721。在这种情况下，浅盖凹部710保留在吸气剂区604。掩膜和刻蚀工艺，例如干法或湿法刻蚀，可用于第一和第二刻蚀。如图所示，底表面图案725设置在主深盖凹部720的内表面上。在抗反射区606提供不具有底表面图案的主深盖凹部也可采用。

在另一个实施例中，在图7c中，保护抗反射区的浅盖凹部的内表面免受第二刻蚀期间使用的刻蚀剂的腐蚀。例如，使用掩膜来保护抗反射区606。然后，刻蚀掉未被掩膜覆盖的浅盖凹部的内表面，以在盖键合区内的抗反射区之外形成主深盖凹部720，并在盖键合区外部形成第二深盖凹部721。在这种情况下，浅盖凹部710保留在抗反射区506。在浅盖凹部710的内表面提供底表面图案725。也可在抗反射区提供没有底表面图案的浅盖凹部。

图8a-c示出了用于将盖晶片820键合到器件晶片810的工艺的实施例的简化截面图。例如，盖晶片和器件晶片与图2a-f，3a-b，5和6a-h和7a-c中所描述的相似。共同元件可能不描述或不详细描述。

参照图8a，盖晶片820配置为在器件晶片810上方形成封盖。例如，器件晶片的MEMS区814封装在封盖内。封盖还覆盖CMOS区812。例如，在键合工艺期间，盖晶片的盖覆盖区890保持器件晶片中的键合开口880受到保护。在完成键合之后，执行部分切割以暴露未被键合焊盘覆盖的CMOS区的外围区。

封盖和器件晶片的键合区的密封环860和862配置为在键合工艺中对准和配合，从而将CMOS和MEMS区气密密封在盖内。如图所示，封盖的抗反射区874直接设置在MEMS区814上方。红外辐射透射通过抗反射区，并被下方的传感器阵列捕获。在一个实施例中，抗反射区的表面图案还可有助于提供聚光功能。这允许传感器阵列产生高质量和更清晰的图像。

如图所示，盖晶片的盖凹部872直接设置在器件晶片的CMOS区812上方。在一个实施例中，盖凹部增加了盖腔的腔容积，这改善了盖腔内的整体真空度。例如，具有增加的长度，宽度和深度的更大的盖容积，在将盖晶片键合到器件衬底上之后改善了整体真空度。在其他实施例中，提供具有如图2a-h和3a-b中所述的不同封盖构造的盖晶片也是可用的。例如，盖凹部可以直接设置在MEMS区上方，或者在CMOS和MEMS区之间共享。或者，可以在CMOS区和MEMS区上方分别设置深度不同的不同盖凹部。在其他实施例中，为盖晶片提供支撑柱以保持键合晶片堆叠之间的距离也是可用的。也可以使用具有带有支撑柱的密封环。

吸气剂876设置在盖凹部的内表面。吸气剂吸收封装的器件内的水分和脱气，从而有助于保持腔中真空的完整性，提高可靠性。这样，可以从器件捕获更好的成像质量。

密封环之间的键合完成了图8b中的封盖到器件晶片的气密密封。例如，封盖820上的盖密封环862键合到器件晶片810上的器件密封环860。封盖可以晶圆级键合(晶圆级封装)。例如，在切割晶片之前键合封盖以暴露键合焊盘并分离器件。在一个实施例中，可使用热压键合将盖键合至器件晶片。用于将封盖键合至器件晶片的其他技术，例如形成热压键合或低共熔键合，也是可用的。在一个实施例中，可利用高温键合。例如，可以在高达450oC的温度下执行键合工艺。这在封盖和器件之间产生了更牢固和更可靠的键合界面。

在图8c中，执行焊盘覆盖区890的盖晶片的部分切割，以暴露未被键合焊盘覆盖的CMOS区的外围区。焊盘可提供外部通道访问器件的内部组件。例如，可以经由焊盘提供输入，输出和功率信号。焊盘通过焊盘线或馈通线882耦合到器件的内部组件。在一个实施例中，馈通线是形成器件的互连的多晶硅线，金属层或硅衬底的一部分。未被覆盖的焊盘用于提供测试和引线键合的目的。

在不脱离其精神或基本特征的情况下，本公开可以以其他特定形式来体现。因此，前述实施例在所有方面都应被认为是说明性的，而不是限制本文所述的发明。因此，本发明的范围由所附权利要求书而不是前述说明书来指示，并且落入权利要求书的等同含义和范围内的所有改变均旨在包含在其中。

Claims (11)

1.一种器件，包括：

衬底，其中，所述衬底设置有具有CMOS组件的CMOS区和具有MEMS组件的MEMS区，其中具有用于互连CMOS组件的互连件的BE电介质设置在所述衬底上CMOS和MEMS区上方；

位于所述BE电介质上衬底键合区的衬底密封环，所述盖键合区围绕所述MEMS区和所述CMOS区；

封盖，其中所述封盖包括围绕在封盖外围的盖键合区，所述盖键合区包括盖密封环；以及

其中所述盖密封环和所述衬底密封环形成封盖键合以将封盖键合到衬底上，所述封盖封装MEMS区和CMOS区，其中所述封盖在所述MEMS区上方形成盖腔，所述盖腔是真空腔。

2.根据权利要求1所述的器件，其中，所述MEMS组件包括热电红外(IR)传感器阵列。

3.根据权利要求1-2中任一项所述的器件，其包括位于所述BE电介质中的键合开口，所述键合开口暴露出位于所述衬底密封环外部的所述BE电介质外围部分的键合焊盘。

4.根据权利要求1-3中任一项所述的器件，其中，所述封盖包括设置在所述MEMS区上方的抗反射区，所述抗反射区促进IR光的透射。

5.根据权利要求1-4中任一项所述的器件，其中，所述抗反射区设置为聚焦IR光，降低反射率和/或滤出具有不期望的波长的光。

6.根据权利要求1-5中任一项所述的器件，其中：

所述封盖的抗反射区的顶盖表面或底盖表面中的其中一个以及另一个包括表面图案，抗反射涂层或两者都不包括，其中，至少其中一个底盖表面的顶盖表面包括表面图案或抗反射涂层，或两者都不包括。

7.根据权利要求1-6中任一项所述的器件，其中，顶盖表面和底盖表面是平坦表面。

8.根据权利要求1-6中任一项所述的器件，其中，所述底盖表面包括凹部，其中：

所述凹部设置在所述CMOS区上方，非凹陷区设置在包括所述抗反射区的MEMS区上方；或者

所述凹部设置在包括所述抗反射区的MEMS区上方，并且所述非凹陷区设置在所述CMOS区上方。

9.根据权利要求1-6中任一项所述的器件，其中，所述抗反射区包括位于顶盖表面或底盖表面其中一个表面上的至少一个表面图案。

10.根据权利要求1-8中任一项所述的器件，包括设置在所述CMOS区上方的支撑柱，以提供机械支撑，以防止在键合期间所述封盖接触衬底。

11.一种形成器件的方法，包括：

提供衬底，其中，所述衬底设置有具有CMOS组件的CMOS区和具有MEMS组件的MEMS区，其中，具有用于互连所述CMOS组件的互连件的BE电介质设置在所述衬底上CMOS和MEMS区上方；

在所述BE电介质上的衬底键合区形成衬底密封环，所述盖键合区围绕所述MEMS区和所述CMOS区；

提供封盖，其中，所述封盖包括围绕所述封盖外围的盖键合区，所述盖键合区包括盖密封环；以及

键合所述盖密封环和所述衬底密封环，以封装所述MEMS区和CMOS区，其中所述封盖在所述MEMS区上方形成盖腔。

Images