CN112038476A - 热电堆传感器的制作方法 - Google Patents

热电堆传感器的制作方法 Download PDF

Info

Publication number
CN112038476A
CN112038476A CN202010622619.1A CN202010622619A CN112038476A CN 112038476 A CN112038476 A CN 112038476A CN 202010622619 A CN202010622619 A CN 202010622619A CN 112038476 A CN112038476 A CN 112038476A
Authority
CN
China
Prior art keywords
layer
thermopile
substrate
interconnect
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010622619.1A
Other languages
English (en)
Other versions
CN112038476B (zh
Inventor
黄河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN202010622619.1A priority Critical patent/CN112038476B/zh
Publication of CN112038476A publication Critical patent/CN112038476A/zh
Priority to PCT/CN2021/103821 priority patent/WO2022002169A1/zh
Application granted granted Critical
Publication of CN112038476B publication Critical patent/CN112038476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0069—Thermal properties, e.g. improve thermal insulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G01J2005/123—Thermoelectric array

Abstract

本发明提供一种热电堆传感器的制作方法,通过在具有热电堆结构的热电堆结构板上依次形成第一互连层和支撑材料层，且第一互连层中形成有第一导电互连结构，所述支撑材料层中形成有用于制作第一空腔的图形化牺牲结构，由此在将基板和支撑材料层键合后，可以通过释放孔工艺将图形化牺牲结构去除来形成第一空腔，并将第一互连层置于热电堆结构板下方，进而既能简化工艺，降低成本，又可以避免第一互连层对热辐射的直接吸收。

Description

热电堆传感器的制作方法
技术领域
本发明涉及传感器制造技术领域，尤其涉及一种热电堆传感器的制作方法。
背景技术
热电堆(thermal-pile)是一种能将温差和电能相互转化的元件，其由两个或多个热电偶串接组成，各热电偶输出的热电势是互相叠加的，当热电堆的两边出现温差时，会产生电流。热电堆传感器可配置各种透镜和滤波器，从而实现在温度测量(额温枪、耳温枪、食品温度检测等)、气体成份的定性/定量分析、智能家电、灯具开关、医疗设备等多种应用场景中的应用。
目前的热电堆传感器的制作方法，工艺复杂，制造成本高。
发明内容
本发明的目的在于提供一种热电堆传感器的制作方法，能够简化工艺，并降低成本。
为了实现上述目的，本发明提供一种热电堆传感器的制作方法，包括：
提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；
形成第一互连层于所述热电堆结构板上，所述第一互连层中至少形成有第一导电互连结构，所述第一导电互连结构电性连接所述热电堆结构；
在所述第一互连层上形成支撑材料层以及位于所述支撑材料层中的图形化牺牲结构；
提供基板，将所述基板与所述支撑材料层键合；
形成至少一个释放孔，所述释放孔贯穿所述热电堆结构板和所述第一互连层并暴露出所述图形化牺牲结构；
通过所述释放孔去除所述图形化牺牲结构，以形成第一空腔。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
1、通过在具有热电堆结构的热电堆结构板上依次形成第一互连层和支撑材料层，且第一互连层中形成有第一导电互连结构，所述支撑材料层中形成有用于制作第一空腔的图形化牺牲结构，由此在将基板和支撑材料层键合后，可以通过释放孔将图形化牺牲结构去除来形成第一空腔，并将第一互连层置于热电堆结构板下方，进而既能简化工艺，降低成本，又可以避免第一互连层对热辐射的直接吸收。
2、由于基板直接键合在热电堆结构板的下方，因此，能够在不增加面积的条件下，实现CMOS读出电路的垂直系统集成，有利于缩短传感信号到读出电路的互连长度、信号损失和噪声，且有利于热电堆传感器的微型化；此外，还有利于进一步延展到制作主动热成像传感器阵列与CMOS读出像素阵列及外围电路的3D系统集成。
3、在将基板和支撑材料层之前，还在支撑材料层或基板上制作出热辐射反射板，进而在将基板和支撑材料层键合后并形成第一空腔后，能够使得辐射反射板位于第一空腔底部，由此，既可以从热电堆结构板背向基板的一侧接收热辐射，避免基板和第一互连层中的一些结构(例如金属线等)对热辐射的直接吸收，又可以通过第一空腔进行热绝缘，防止热电堆结构接收的热量向第一空腔下方的基板中传导，还可以通过热辐射反射板将穿透热电堆结构板的残余辐射反射回热电堆结构板，从而能提高热电堆传感器的测量精度。
4、将热辐射反射板的上表面与所述热电堆结构板中的热电堆结构之间的垂直距离限定到约为辐射的波长的1/4的奇数倍，由此能够实现热辐射反射板对穿透热电堆结构板的残余辐射的最大反射能力。
5、可以选用半导体衬底来作为热电堆结构板，并将半导体衬底中形成的N型和/或P型掺杂区作为热电堆结构，由此能够使得热电堆结构的制作与CMOS工艺相兼容，进而简化工艺，降低成本。
6、在将所述基板与所述支撑材料层键合之前和/或之后，还形成第二导电互连结构于所述热辐射感应区外围的所述热电堆结构板上，第一互连层中的第一导电互连结构和基板中的读出电路通过该第二导电互连结构电性连接，由此，既可以避免第二导电互连结构对热辐射的直接吸收，又可以降低热电堆传感器的整体垂直厚度，有利于热电堆传感器的微型化，以及，提高器件性能可靠性。
7、还在热电堆结构板上方设置第二空腔，以尽量减少上层结构对入射的热辐射的直接吸收，同时对入射的热辐射进行一定程度地储存，使得热电堆结构最大程度地接收入射的辐射热量。
附图说明
图1为本发明一实施例的热电堆传感器的制作方法流程图。
图2A～图2K为本发明一实施例的热电堆传感器的制作方法中的器件剖面结构示意图。
图3A～图3C为本发明另一实施例的热电堆传感器的制作方法中的器件剖面结构示意图。
图4A～图4C为本发明又一实施例的热电堆传感器的制作方法中的器件剖面结构示意图。
图5A～图5C为本发明再一实施例的热电堆传感器的制作方法中的器件剖面结构示意图。
其中，附图标记如下：
10-基板(例如为已完成FEOL和BEOL工艺的CMOS衬底)，100-第二基底，101-器件隔离结构，102-MOS晶体管，102a-栅极，102b-源极，102c-漏极，103-第二互连层，104a、104b-读出互连结构，105a、105b、105c、105d-开口，106-第三钝化层，107-热辐射反射板；
20-热电堆结构板(例如绝缘体上硅衬底)，20A-热辐射感应区，200-第一基底，201-介质层，202-半导体层，203a-第一热感应微结构，203b-第二热感应微结构，D-热辐射反射板上表面与热电堆结构的垂直距离；
30-第一互连层，300a-第一导电互连线，300b-第二导电互连线，301-第一钝化层；
40-支撑材料层，400-图形化牺牲结构，401-热辐射反射板，402-第二钝化层，403-第一空腔；
50-释放孔；
60a、60b-第二导电互连结构，601a、601b-第一插塞，602a、602b-互连线，603a、603b-第二插塞，604a、604b-第三插塞，605a、605b、605c、605d-导电键合材料；
70-封盖，700-第三基底，701-腔体壁，702-第二空腔。
具体实施方式
以下结合附图和具体实施例对本发明的技术方案作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。本文中“和/或”的含义是二者兼具或二选一。
请参考图1，本发明一实施例提供一种热电堆传感器的制作方法，包括以下步骤：
S1，提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；
S2，形成第一互连层于所述热电堆结构板上，所述第一互连层中至少形成有第一导电互连结构，所述第一导电互连结构电性连接所述热电堆结构；
S3，在所述第一互连层上形成支撑材料层以及位于所述支撑材料层中的图形化牺牲结构、热辐射反射板；
S4，提供基板，将所述基板与所述支撑材料层键合；
S5，形成至少一个释放孔，所述释放孔贯穿所述热电堆结构板和所述第一互连层并暴露出所述图形化牺牲结构；
S6，通过所述释放孔去除所述图形化牺牲结构，以形成第一空腔。
请参考图2A，在步骤S1中，首先，提供第一基底200，第一基底200可以本领域技术人员熟知的任意合适的衬底材料，例如硅、锗、硅锗、砷化镓、磷化铟等体半导体衬底材料，所述第一基底200上形成有介质层201和半导体层202，介质层201的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种，半导体层202的材料可以是未掺杂的半导体层(例如多晶硅或单晶硅等)，或者N型掺杂或P型掺杂的半导体层，半导体层202可以通过外延工艺或者离子注入工艺形成。本实施例中，第一基底200、介质层201和半导体层202由绝缘体上硅衬底形成，第一基底200为绝缘体上硅衬底的底层单晶硅，介质层201为绝缘体上硅衬底中的二氧化硅，半导体层202为绝缘体上硅衬底的顶层单晶硅。然后，对半导体层202中的部分区域进行N型和/或P型离子掺杂注入，以形成至少一种热感应微结构作为热电堆结构。其中，N型掺杂的浓度范围为1×1013～1×1017/cm3，P型掺杂的浓度范围1×1013～1×1017/cm3，热电堆结构的分布区域形成热辐射感应区20A，热辐射感应区20A外围的区域用于后续制作第二互连导电结构。由此提供了热电堆结构板20。
本实施例中，在步骤S1中形成的热电堆结构包括材料不同的第一热感应微结构203a和第二热感应微结构203b，第一热感应微结构203a为N型掺杂的单晶硅，第二热感应微结构203b为P型掺杂的单晶硅。第一热感应微结构203a和第二热感应微结构203b可以分别呈线型(例如直线或曲线或者折线等)，也可以呈阵列型，还可以呈梳子型。第一热感应微结构203a和第二热感应微结构203b可以具有大致对称的结构，例如第一热感应微结构203a和第二热感应微结构203b均为直线型结构时，两者具有大致相同的长度，由此，可以使得在第一热感应微结构203a和第二热感应微结构203b之间能产生大致对称的热感应效果，由此可以提高热电堆传感器的测量精度。
此外，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在热电堆结构板20的平面内可以完全并排且没有重叠，也可以有部分区域嵌套，以至少有部分重叠，优选地，第一热感应微结构203a的整体分布区域和第二热感应微结构203b的整体分布区域在热电堆结构板20的平面内有部分重叠，例如第一热感应微结构203a和第二热感应微结构203b均为梳子型结构，第一热感应微结构203a的一部分梳齿插在第二热感应微结构203b的相应的梳齿缝隙中，由此在不增加热电堆传感器的表面积的同时，可以进一步提高热电堆传感器性能。
需要说明的是，本实施例中第一热感应微结构203a和第二热感应微结构203b均为单层结构，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，第一热感应微结构203a和第二热感应微结构203b也可以分别为叠层结构，此时，可以通过向半导体层202中进行多次离子注入来形成，相邻两次离子注入的浓度或者能量或者掺杂类型不同，上下相邻的两层掺杂区的掺杂浓度和/或掺杂类型不同，且上下相邻和/或左右相邻的掺杂区能通过第一互连层中的第一导电互连结构串联耦合或者并联耦合，由此在不增加热电堆传感器的表面积的同时，可以进一步提高热电堆传感器性能。此外，第一热感应微结构203a和第二热感应微结构203b的材料也不仅仅限定于掺杂的半导体，在本发明的其他实施例中，还可以通过金属层的图案化刻蚀、半导体层的图案化刻蚀、半导体层的金属硅化等中的至少一种工艺来在第一基底200上形成相应的热感应微结构，由此使得热感应微结构的材料还可以是金属、未掺杂的半导体、金属硅化物等中的至少一种。当然在本发明的其他实施例中，热电堆结构可以仅具有一种热感应微结构，或者，也可以具有至少三种热感应微结构，这些热感应微结构因材料不同和/或结构不同而不同。所述热感应微结构的材料包括金属、未掺杂的半导体、掺杂的半导体和金属硅化物中的至少一种；所述未掺杂的半导体或所述掺杂的半导体的材料包括硅、锗、砷化镓或磷化铟中的至少一种，且所述掺杂的半导体的掺杂剂包含N型或P型掺杂剂。在本发明的其他实施例中，第一基底200和介质层201均可以被省略。
可选地，当所述热电堆传感器用于制作热成像仪时，热电堆结构中至少有一种热感应微结构呈阵列型排布，也可以说是，这种热感应微结构呈阵列型。
请参考图2B，在步骤S2中，可以先通过金属层沉积、光刻、刻蚀等一系列工艺或者金属剥离(liff-off)工艺，在半导体层202上形成第一导电互连结构，所述第一导电互连结构可以是单层金属层，以有利于降低热电堆传感器的集成厚度，有利于器件微型化，所述第一导电互连结构包括与第一热感应微结构203a电性连接的第一导电互连线300a，以及，与第二热感应微结构203b电性连接的第二导电互连线300b。然后，沉积足够厚的第一钝化层301，并采用化学机械抛光(CMP)工艺对第一钝化层301进行顶面平坦化，顶面平坦化后的所述第一钝化层301将所述第一导电互连线300a和第二导电互连线300b以及热电堆结构均掩埋在内。第一钝化层301和第一互连线300a、300b组成第一互连层30。
在本发明的其他实施例中，在步骤S2中，也可以先沉积第一层钝化材料(未图示)于半导体层202上，然后刻蚀第一层钝化材料来形成暴露出热电堆结构部分表面的沟槽，之后向沟槽中填充金属导电材料，并进一步对填充的金属导电材料的顶面进行平坦化，直至暴露第一层钝化材料的顶面，以形成顶面与第一层钝化材料的顶面齐平的第一导电互连结构(即第一导电互连线300a和第二导电互连线300b)，然后在第一导电互连结构和第一层钝化材料的顶面上沉积第二层钝化材料(未图示)，以形成第一钝化层301。第一钝化层301和第一导电互连结构组成第一互连层30。
可选地，所述第一导电互连结构的材料可以包括铜、钛、铝、钨等金属和/或金属硅化物等。第一钝化层301的材料可以包括二氧化硅、氮化硅和低K介质中的至少一种。
需要说明的是，本发明的第一导电互连结构并不仅仅限定于单层结构，也可以是多层金属互连结构，其具体根据热感应微结构的分布和连接关系需求，并采用本领域中常规的多层金属互连工艺来形成，第一钝化层301在该多层金属互连工艺之前以及在该多层金属互连工艺过程中形成，具体过程在此不再赘述。此时，第一钝化层301通常为多层介电材料层叠而成的结构，例如包括第一部分和第二部分，第一部分是在热电堆结构形成之后且在第一导电互连结构形成之前形成的，以保护第一热感应微结构203a、第二热感应微结构203b等热电堆结构，避免第一导电互连结构形成工艺对热电堆结构造成不良影响，第二部分是在第一导电互连结构形成过程中以及形成第一导电互连结构之后形成的，由此给第一导电互连结构提供成型平台，并实现第一导电互连结构中相邻结构之间的绝缘隔离以及实现第一导电互连结构的掩埋。
请参考图2C和2D，在步骤S3中，首先，通过可以先通过牺牲材料沉积、光刻、刻蚀等一系列工艺，在第一钝化层301的表面上形成图形化牺牲结构400，所述图形化牺牲结构400与热辐射感应区20A对准。然后，沉积足够厚的第三层钝化材料(未图示)，并采用化学机械抛光(CMP)工艺对该第三层钝化材料进行顶面平坦化，顶面平坦化后的所述第三层钝化材料可以将所述图形化牺牲结构400及其暴露出第一钝化层301均掩埋在内，或者，顶面平坦化后的所述第三层钝化材料的顶面可以与图形化牺牲结构400的顶面齐平。接着，可以通过金属沉积、光刻、刻蚀等一系列工艺或者金属剥离(liff-off)工艺，在第三层钝化材料的表面上形成热辐射反射板401。之后，再沉积一层足够厚的第四层钝化材料(未图示)，并采用化学机械抛光(CMP)工艺对第四层钝化材料进行顶面平坦化，顶面平坦化后的所述第四层钝化材料可以将所述热辐射反射板401掩埋在内，或者，顶面平坦化后的所述第四层钝化材料的顶面可以与热辐射反射板401的顶面齐平，以为后续的键合工艺提供平坦的键合表面。此时，第四层钝化材料和第三层钝化材料组成第二钝化层402，且第二钝化层402、热辐射反射板401和图形化牺牲结构400组成支撑材料层40。其中，可选地，第二钝化层402的材料包括氧化硅、氮化硅、氮氧化硅、低K介质、高K介质、金属氮化物中的至少一种。所述图形化牺牲结构400的材料不同于第二钝化层402和热辐射反射板401，可以包括金属、半导体、无定型碳和介电材料中的至少一种，例如为能够与气相刻蚀剂反应形成气体的材料，或者能够在光照或者加热后转换为气体的材料，由此能够降低后续去除图形化牺牲结构的难度，并保证形成的第一空腔的性能。
可选地，所述热辐射反射板401的底面与所述热电堆结构203a/203b顶面之间的垂直距离(如图2K中D所示)约为入射辐射的波长λ的1/4的奇数倍，例如约为λ/4、3λ/4、5λ/4等等。由此能够实现热辐射反射板401对穿透热电堆结构板20的残余辐射的最大反射能力。
需要说明的是，本发明的技术方案中在第一钝化层301上形成图形化牺牲结构400和热辐射反射板401的工艺并不仅仅限于上述举例，在本发明的其他实施例中，在步骤S3中，还可以先在第一钝化层301上覆盖第三钝化材料，然后刻蚀第三钝化材料形成牺牲沟槽(未图示)，之后在所述牺牲沟槽中填充牺牲材料，以形成所述图形化牺牲结构400。在步骤S3中，还可以采用包括导电材料和/或光子晶体材料的材料来制作热辐射反射板401，所述导电材料包括金属、金属硅化物、未掺杂的半导体和掺杂的半导体中的至少一种，金属硅化物可以是硅化钛(TiSi)，硅化钨(WSi)或硅化铝(AlSi)等，未掺杂的半导体例如是多晶硅层或非晶硅层或硅锗层等，掺杂的半导体例如是掺杂有P型或N型掺杂剂的多晶硅层或非晶硅层或硅锗层等。例如，当所述热辐射反射板401为金属硅化物时，所述热辐射反射板401的形成步骤包括：先在第三钝化材料和图形化牺牲结构400上形成图案化的硅层，后对图案化的硅层进行金属硅化处理，以形成热辐射反射板401；当所述热辐射反射板401为掺杂的半导体时，所述热辐射反射板401的形成步骤包括：先在第三钝化材料和图形化牺牲结构400上形成半导体层，后对半导体层进行N型和/或P型掺杂，之后图案化半导体层，以形成热辐射反射板401。
请参考图2E，在步骤S4中，首先，提供基板10，所述基板10为完成FEOL(front endof line，前道制程)工艺和BEOL(back end of line，后道制程)工艺以及晶圆针测的CMOS基板，其中所述FEOL工艺和BEOL工艺均为本领域中CMOS集成电路制造的常规制程工艺，所述晶圆针测为本领域的测试CMOS集成电路性能的常规测试方案，在此均不再详细描述。基板10具有第二基底100、形成在第二基底100中的电子元件以及形成在第二基底100上的第二互连层103，第二基底100可以为本领域技术人员熟知的任意合适的半导体衬底材料，例如硅、绝缘体上硅、锗、硅锗、砷化镓、磷化铟等。第二基底100中已通过CMOS制造工艺形成了相应的电子元件以及位于相邻的电子元件之间的器件隔离结构101，电子元件包括MOS晶体管102、电阻、二极管、电容、存储器等中的至少一种，MOS晶体管102通常包括栅极102a以及位于栅极102a两侧的第二基底100中的源极102b和漏极102c。第二基底100中的MOS晶体管102可以包括PMOS晶体管和/或NMOS晶体管。器件隔离结构101可以是通过局部场氧化工艺或者浅沟槽隔离(STI)工艺形成。第二互连层103通过BEOL工艺形成，具体包括层间介质材料以及通过该层间介质材料隔离和覆盖的读出互连结构104a、104b。读出互连结构104a、104b可以包括与电子元件的相应端子直接电性接触的底部接触插塞以及与底部接触插塞电性连接的多层金属互连结构，该多层金属互连结构包括依次层叠的多层金属互连层，相邻金属互连层之间通过层间介质材料103隔离开，且在局部区域通过层间介质材料103中的导电通孔(via)实现电性连接。基板10的第二互连层103中具有分别暴露出读出互连结构104a、104b的部分表面的开口105a、105b，以形成用于晶圆针测的针测点。
请参考图2F和2G，在步骤S4中，接着，通过合适的键合工艺将第二互连层103与支撑材料层40键合，键合后，热电堆结构板20位于基板10的上方且图形化牺牲结构400夹在第二互连层103与第一互连层30之间，热辐射反射板401夹在图形化牺牲结构400和第二互连层103之间。然后，根据所述第一基底200的材料，来选用合适的去除工艺(例如化学机械抛光、刻蚀或者剥离等)，去除所述第一基底200。由此可以降低集成厚度，以及，降低后续释放孔以及第二导电互连结构的制作难度。
请参考图2H，在步骤S5中，通过激光钻孔或者刻蚀工艺，从热电堆结构板20背向基板10的一面打孔，至暴露出图形化牺牲结构400的表面，以形成至少一个释放孔50。
请参考图2H，在步骤S6中，向释放孔50中通入刻蚀剂，可以是气相刻蚀剂，也可以是液体刻蚀剂，以去除图形化牺牲结构400，从而形成第一空腔403。可选地，可以进一步向释放孔50中通入清洗剂、干燥剂等，以清洗和干燥第一空腔403的表面。其中清洗剂可以是去离子水或者氮气或者惰性气体，干燥剂可以是异丙醇气体等。
请参考图2I，本实施例的热电堆传感器的制作方法，在形成第一空腔403之后，还包括：形成第二导电互连结构60a、60b于所述热辐射感应区20A外围的所述热电堆结构板20上，所述第二导电互连结构60a、60b与所述读出电路和所述第一导电互连结构电性连接。
作为一种示例，所述第二导电互连结构60a、60b通过重布线工艺形成，其具体包括形成第一插塞601a、601b的工艺、形成第二插塞603a、603b的工艺以及形成互连线602a、602b的工艺。其中，形成第二插塞603a、603b的工艺与形成第一插塞601a、601b的工艺的执行顺序不限定。第二插塞603a、第一插塞601a以及互连线602a组成第二导电互连结构60a，第二插塞603b、第一插塞601b以及互连线602b组成第二导电互连结构60b。
形成第一插塞601a、601b的工艺具体包括：首先，刻蚀所述热辐射感应区20A外围的所述热电堆结构板20、第一互连层30以及第二钝化层402和部分第二互连层103，以形成分别暴露出读出互连结构104a、104b的部分顶面的第一接触孔(未图示)；然后，在所述第一接触孔的侧壁上覆盖绝缘介质层，绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，所述绝缘介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质、低K介质等中的至少一种，所述绝缘介质层的底部暴露出相应的读出互连结构104a、104b的部分顶面；接着，在第一接触孔中填充金属(例如钨、铜)等导电材料，并通过化学机械抛光等工艺去除覆盖在介质层201表面上的多余导电材料，以形成顶面与介质层201顶面齐平的第一插塞601a、601b。本实施例中，第一插塞601a的底端与读出互连结构104a电性连接。第一插塞601b的底端与读出互连结构104b电性连接。
形成第二插塞603a、603b的工艺具体包括：首先，刻蚀所述热辐射感应区20A外围的所述热电堆结构板20，以形成暴露出第一导电互连结构的部分表面的第二接触孔(未图示)；然后，在所述第二接触孔的侧壁上覆盖绝缘介质层，绝缘介质层用于使得后续填充的导电材料与热电堆结构板20绝缘隔离，所述绝缘介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、金属氮化物、高K介质、低K介质等中的至少一种，所述绝缘介质层的底部暴露出相应的第一导电互连结构的表面；接着，在第二接触孔中填充金属(例如钨、铜)等导电材料，并通过化学机械抛光等工艺去除覆盖在介质层201表面上的多余导电材料，以形成顶面与介质层201顶面齐平的第二插塞603a、603b。本实施例中，第二插塞603a的底端与第一导电互连线300a电性连接。第二插塞603b的底端与第二导电互连线300b电性连接。
形成互连线602a、602b的工艺具体包括：首先在第一插塞601a、601b、第二插塞603a、603b以及介质层201的表面上沉积金属层(例如铝、铜)；然后对所述金属层进行光刻和刻蚀，以去除热感应辐射区20A中的金属层，剩余的金属层形成互连线602a、602b，互连线602a覆盖第一插塞601a的顶端和第二插塞603a的顶端且将第一插塞601a的顶端和第二插塞603a的顶端电性连接，互连线602b覆盖第一插塞601b的顶端和第二插塞603b的顶端且将第一插塞601b的顶端和第二插塞603b的顶端电性连接。
需要说明的是，当热电堆结构板20是基于非导电的材料板形成时，第二插塞603a、603b和第一插塞601a、601b中的导电材料的侧壁上可以省略绝缘介质层的包围。此外，第二导电互连结构60a、60b的形成工艺也不仅仅限定于在步骤S6形成第一空腔之后进行，也可以是在去除第一基底200之后且在形成释放孔50之前进行。
请参考图2J～图2K，在形成所述第二导电互连结构60a、60b和第一空腔403之后，本实施例的热电堆传感器的制作方法还包括：
首先，请参考图2J，提供具有第二空腔702的封盖70，作为一种示例，先提供第三基底700，第三基底700的材料可以是本领域技术人员熟知的任意合适的材料，例如玻璃、塑料、半导体等，然后在第三基底700上沉积腔体材料层，刻蚀所述腔体材料层至暴露出第三基底700的表面，以形成在腔体材料层中第二空腔702，剩余的腔体材料构成腔体壁701，此时腔体壁701的材料和第三基底700的材料不同；作为另一种示例，先提供第三基底700，然后刻蚀部分厚度的第三基底700，以形成第三基底700中形成第二空腔702，此时腔体壁701的材料和第三基底700的材料相同；
然后，请参考图2K，将所述封盖70键合到所述介质层201上，且所述第二空腔702夹设在所述第三基底700和所述介质层201之间，并与所述第一空腔403对准；
接着，通过激光切割等工艺，对第三基底700的边缘进行切边，以暴露出互连线602a、602b的表面，由此使得互连线602a、602b成为热电堆传感器的相应的外接的接触垫。
此时，释放孔50作为腔连接通道，能连通所述第二空腔702和所述第一空腔403，由此平衡第二空腔702和第一空腔403的气压，避免热电堆结构板20翘曲等问题。
上述实施例的热电堆传感器的制作方法，仅仅作为本发明的热电堆传感器的制作方法的一种示例，并不说明本发明的热电堆传感器的制作方法仅限于上述实施例。在本发明的其他实施例中，还可以采用不同的热辐射反射板的制作工艺和/或第二导电互连结构的制作工艺(例如省略互连线602a、402b的制作)，这同样也在本发明的热电堆传感器的制作方法的技术方案保护范围内。
请结合图1和图3A～图3C，本发明的另一实施例的热电堆传感器的制作方法，包括以下过程：
首先，请参考图3A，执行步骤S1和步骤S2，以形成热电堆结构板20和第一互连层30，具体过程可参考上文所述，在此不再赘述。热电堆结构板20具有热辐射感应区20A，热辐射感应区20A中具有至少一种热感应微结构，第一互连层30具有第一钝化层301以及位于第一钝化层301中的第一导电互连线300a、第二导电互连线300b。
然后，请继续参考图3A，执行步骤S3，在所述第一互连层30上形成支撑材料层40以及位于所述支撑材料层40中的图形化牺牲结构400，该步骤中，仅在第一互连层30上形成第二钝化层402和图形化牺牲结构400，第二钝化层402将图形化牺牲结构400掩埋在内，或者，第二钝化层402的顶面与图形化牺牲结构400的顶面齐平。步骤S3的具体过程可参考上文所述，在此不再赘述。
接着，请参考图3B和图3C，执行步骤S4，首先，提供基板10，基板10具有第二基底100和第二互连层103，第二基底100中有MOS管102等电子元件，第二互连层103中形成有读出互连结构104a和104b。然后，在基板10的第二互连层103上形成热辐射反射板107，且在所述基板10上形成热辐射反射板107之前和/或之后，还在所述基板10上形成第三钝化层106，所述第三钝化层106包围在所述热辐射反射板107周围，且顶面与所述热辐射反射板107的顶面齐平，或者，第三钝化层106将所述热辐射反射板107掩埋在内。其中，热辐射反射板107和第三钝化层106的形成工艺可以参考上文中关于图2D中的热辐射反射板401和第二钝化层402的形成工艺的描述，在此不再赘述。接着，将所述第三钝化层106与所述支撑材料层40键合。
之后请继续参考图3C，执行步骤S5和S6，以形成至少一个释放孔50，并通过释放孔50去除图形化牺牲结构400，以形成第一空腔403。接着，形成第二导电互连结构60a、60b，并进一步键合具有第二空腔702的封盖70，且使得封盖70暴露出第二导电互连结构60a、60b的互连线602a、602b。这些步骤的具体过程可参考上文所述，在此不再赘述。
请结合图1和图4A～图4C，本发明的又一实施例的热电堆传感器的制作方法，包括以下过程：
首先，请参考图4A，执行步骤S1～步骤S3，以形成热电堆结构板20、第一互连层30和支撑材料层40，具体过程可参考上文所述，在此不再赘述。热电堆结构板20具有热辐射感应区20A，热辐射感应区20A中具有至少一种热感应微结构，第一互连层30具有第一钝化层301以及位于第一钝化层301中的第一导电互连线300a、第二导电互连线300b，支撑材料层40具有第二钝化层402以及位于第二钝化层402中的图形化牺牲结构400、热辐射反射板401。
然后，请继续参考图4A，在执行步骤S3之前，先通过接触孔刻蚀、材料沉积以及顶部平坦化等工艺形成第一插塞601a、601b和第三插塞604a、604b，第一插塞601a、601b和第三插塞604a、604b均位于图形化牺牲结构400的外围，所述第一插塞601a、601b分别贯穿支撑材料层40、所述第一互连层30、半导体层202以及介质层301，且底部均与第一基底200的顶面接触，第三插塞604a贯穿支撑材料层40且底部与第一导电互连线300a的顶面接触，第三插塞604b贯穿支撑材料层40且底部与第二导电互连线300b的顶面接触，第一插塞601a、601b和第三插塞604a、604b的顶面均与第二钝化层402的顶面齐平，第一插塞601a、601b的底面均与介质层201的底面齐平。
接着，请参考图4B和图4C，执行步骤S4，首先，提供基板10，基板10具有第二基底100和第二互连层103，第二基底100中有MOS管102等电子元件，第二互连层103中形成有读出互连结构104a和104b，第二互连层103中还形成有开口105a～105d，且开口105a、105b可以是晶圆针测点，开口105a和开口105c分别暴露出部分读出导电互连结构104a，开口105b和开口105d分别暴露出部分读出导电互连结构104b。然后，将第二互连层103与支撑材料层40键合，其中，第一插塞601a与开口105a对准并通过开口105a中的导电键合材料605c与所暴露出的读出导电互连结构104a键合在一起并电性连接，第一插塞601b与开口105b对准并通过开口105b中的导电键合材料605d与读出导电互连结构104b键合在一起并电性连接，第三插塞604a与开口105c对准并通过开口105c中的导电键合材料605a与读出导电互连结构104a键合在一起并电性连接，第三插塞604b与开口105d对准并通过开口105d中的导电键合材料605b与读出导电互连结构104b键合在一起并电性连接。之后去除第二基底200，以暴露出第一插塞601a、601b背向基板10的表面。
然后，请参考图4C，执行步骤S5和S6，以形成至少一个释放孔50，并通过释放孔50去除图形化牺牲结构400以形成第一空腔403。接着，键合具有第二空腔702的封盖70，且对封盖70进行切边，以使得封盖70暴露出第一插塞601a、601b背向基板10的表面。这些步骤的具体过程可参考上文所述，在此不再赘述。
请结合图1和图5A～图5C，本发明的再一实施例的热电堆传感器的制作方法，包括以下过程：
首先，请参考图5A，执行步骤S1～步骤S3，以形成热电堆结构板20、第一互连层30和支撑材料层40，具体过程可参考上文所述，在此不再赘述。热电堆结构板20具有热辐射感应区20A，热辐射感应区20A中具有至少一种热感应微结构，第一互连层30具有第一钝化层301以及位于第一钝化层301中的第一导电互连线300a、第二导电互连线300b，支撑材料层40具有第二钝化层402以及位于第二钝化层402中的图形化牺牲结构400、热辐射反射板401。
然后，请继续参考图5A，在执行步骤S3之前，先通过接触孔刻蚀、材料沉积以及顶部平坦化等工艺形成第三插塞604a、604b，第三插塞604a、604b，均位于图形化牺牲结构400的外围，且第三插塞604a贯穿支撑材料层40且底部与第一导电互连线300a的顶面接触，第三插塞604b贯穿支撑材料层40且底部与第二导电互连线300b的顶面接触。第三插塞604a、604b的顶面均与第二钝化层402的顶面齐平。
接着，请参考图5B和图5C，执行步骤S4，首先，提供基板10，基板10具有第二基底100和第二互连层103，第二基底100中有MOS管102等电子元件，第二互连层103中形成有读出互连结构104a和104b，第二互连层103中还形成有开口105c、105d，且开口105c、105d可以是晶圆针测点，开口105c暴露出部分读出导电互连结构104a，开口105d暴露出部分读出导电互连结构104b。然后，将第二互连层103与支撑材料层40键合，其中，第三插塞604a与开口105c对准并通过开口105c中的导电键合材料605a与读出导电互连结构104a键合在一起并电性连接，第三插塞604b与开口105d对准并通过开口105d中的导电键合材料605b与读出导电互连结构104b键合在一起并电性连接。之后去除第二基底200。
然后，请参考图5C，执行步骤S5和S6，以形成至少一个释放孔50，并通过释放孔50去除图形化牺牲结构400以形成第一空腔403。接着，通过接触孔刻蚀、填充、顶部化学机械抛光工艺形成第一插塞601a、601b，所述第一插塞601a贯穿热电堆结构板20、第一互连层30以及支撑材料层40，且底部与基板10中的读出互连结构104a的顶面电性接触，所述第一插塞601b贯穿热电堆结构板20、第一互连层30以及支撑材料层40，且底部与基板10中的读出互连结构104b的顶面电性接触。然后，键合具有第二空腔702的封盖70，且使得封盖70暴露出第一插塞601a、601b背向基板10的表面。这些步骤的具体过程可参考上文所述，在此不再赘述。
需要说明的是，上述各实施例中，基板10中均设有读出电路，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，基板10中也可以不设置读出电路，热电堆结构板20中的热感应微结构通过例如图2K中的第二导电互连结构60a、60b上焊接相应的外部引线，以与外部的读出电路电性连接。
综上所述，本发明的热电堆传感器的制作方法，通过在具有热电堆结构的热电堆结构板上依次形成第一互连层和支撑材料层，且第一互连层中形成有第一导电互连结构，所述支撑材料层中形成有用于制作第一空腔的图形化牺牲结构，由此在将基板和支撑材料层键合后，可以通过释放孔将图形化牺牲结构去除来形成第一空腔，并将第一互连层置于热电堆结构板下方，进而既能简化工艺，降低成本，又可以避免第一互连层对热辐射的直接吸收。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (23)

1.一种热电堆传感器的制作方法，其特征在于，包括：
提供热电堆结构板，所述热电堆结构板具有热辐射感应区，所述热辐射感应区中形成有热电堆结构；
形成第一互连层于所述热电堆结构板上，所述第一互连层中至少形成有第一导电互连结构，所述第一导电互连结构电性连接所述热电堆结构；
在所述第一互连层上形成支撑材料层以及位于所述支撑材料层中的图形化牺牲结构；
提供基板，将所述基板与所述支撑材料层键合；
形成至少一个释放孔，所述释放孔贯穿所述热电堆结构板和所述第一互连层并暴露出所述图形化牺牲结构；
通过所述释放孔去除所述图形化牺牲结构，以形成第一空腔。
2.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述热电堆结构包括至少一种热感应微结构，所述热感应微结构的材料包括金属、未掺杂的半导体、掺杂的半导体和金属硅化物中的至少一种；所述未掺杂的半导体或所述掺杂的半导体的材料包括硅、锗、砷化镓或磷化铟中的至少一种，且所述掺杂的半导体的掺杂剂包含N型或P型掺杂剂。
3.如权利要求2所述的热电堆传感器的制作方法，其特征在于，当制作的热电堆传感器用于热成像仪时，所述热感应微结构呈阵列型分布。
4.如权利要求1所述的热电堆传感器的制作方法，其特征在于，提供形成有所述热电堆结构的所述热电堆结构板的步骤包括：
提供第一基底，所述第一基底的表面上形成有半导体层；
对所述半导体层的部分区域进行N型和/或P型离子掺杂，以形成N型掺杂区和/或P型掺杂区，作为所述热电堆结构。
5.如权利要求4所述的热电堆传感器的制作方法，其特征在于，所述第一基底为绝缘体上硅衬底，所述半导体层为所述绝缘体上硅衬底的顶层单晶硅。
6.如权利要求4所述的热电堆传感器的制作方法，其特征在于，在将所述基板与所述第一互连层键合之后，还包括：去除所述第一基底。
7.如权利要求1所述的热电堆传感器的制作方法，其特征在于，形成具有所述第一导电互连结构的第一互连层于所述热电堆结构板上的步骤包括：
先形成所述第一导电互连结构于所述热电堆结构板上，后形成第一钝化层于所述热电堆结构板上，所述第一钝化层将所述第一导电互连结构掩埋在内；
或者，先形成第一钝化层于所述热电堆结构板上，后形成所述第一导电互连结构于所述第一钝化层中。
8.如权利要求1所述的热电堆传感器的制作方法，其特征在于，在所述第一互连层上形成支撑材料层以及位于所述支撑材料层中的图形化牺牲结构的步骤包括：先形成所述图形化牺牲结构于所述第一互连层上，后覆盖第二钝化层于所述图形化牺牲结构和第一互连层上；或者，先形成具有牺牲沟槽的第二钝化层于所述第一互连层上，后在所述牺牲沟槽中填充牺牲材料，以形成所述图形化牺牲结构。
9.如权利要求8所述的热电堆传感器的制作方法，其特征在于，所述第二钝化层具有平坦的顶面；所述图形化牺牲结构的顶面与所述第二钝化层的顶面齐平，或者，被所述第二钝化层掩埋在内。
10.如权利要求1～9中任一项所述的热电堆传感器的制作方法，其特征在于，所述图形化牺牲结构的材料包括金属、半导体、无定型碳和介电材料中的至少一种。
11.如权利要求1所述的热电堆传感器的制作方法，其特征在于，在将所述基板与支撑材料层键合之前，还包括：形成位于所述支撑材料层中的热辐射反射板，所述热辐射反射板位于所述图形化牺牲结构上方；或者，在所述基板上形成热辐射反射板。
12.如权利要求11所述的热电堆传感器的制作方法，其特征在于，所述热辐射反射板的材料包括:导电材料和/或光子晶体材料，所述导电材料包括金属、金属硅化物、未掺杂的半导体和掺杂的半导体中的至少一种。
13.如权利要求11所述的热电堆传感器的制作方法，其特征在于，所述热辐射反射板的形成步骤包括：先沉积相应的材料，后对沉积的材料进行包括刻蚀、离子掺杂及金属硅化处理中的至少一种工艺处理。
14.如权利要求11所述的热电堆传感器的制作方法，其特征在于，所述热辐射反射板上表面与所述热电堆结构的垂直距离为所述辐射的波长的1/4的奇数倍。
15.如权利要求11所述的热电堆传感器的制作方法，其特征在于，在所述基板上形成热辐射反射板之前和/或之后，还在所述基板上形成第三钝化层，所述第三钝化层包围在所述热辐射反射板周围，且顶面与所述热辐射反射板的顶面齐平或者将所述热辐射反射板掩埋在内。
16.如权利要求1所述的热电堆传感器的制作方法，其特征在于，所述基板中配置有读出电路，在将所述基板与所述第一互连层键合之前和/或之后，所述热电堆传感器的制作方法还包括：形成第二导电互连结构于所述热辐射感应区外围的所述热电堆结构板上，所述第二导电互连结构与所述读出电路和所述第一导电互连结构电性连接。
17.如权利要求16所述的热电堆传感器的制作方法，其特征在于，所述第二导电互连结构包括第一插塞，所述第一插塞贯穿所述热电堆结构板、所述第一互连层和所述支撑材料层，且底端与所述读出电路电性连接。
18.根据权利要求17所述的热电堆传感器，其特征在于，所述第二导电互连结构还包括第二插塞以及互连线，所述第一插塞、第二插塞在顶端通过所述互连线电性连接，所述第二插塞的底端与所述第一导电互连结构电性连接。
19.根据权利要求17所述的热电堆传感器的制作方法，其特征在于，所述第二导电互连结构还包括第三插塞，所述第三插塞的底端与所述读出电路电性连接，所述第三插塞的顶端与所述第一导电互连结构电性连接。
20.如权利要求16所述的热电堆传感器的制作方法，其特征在于，在形成所述第一空腔之后，还包括：
提供具有第二空腔的封盖；
将所述封盖键合到所述热电堆结构板，且所述第二空腔夹设在所述封盖和所述热电堆结构板之间，并与所述第一空腔对准；以及，
对所述封盖进行切边，以至少暴露出所述第二导电互连结构的部分表面。
21.根据权利要求20所述的热电堆传感器的制作方法，其特征在于，所述第二空腔通过所述释放孔与所述第一空腔连通。
22.根据权利要求20所述的热电堆传感器的制作方法，其特征在于，所述第二空腔背向所述热电堆结构板的一侧的封盖上还设有辐射穿透窗口，所述辐射穿透窗口至少与所述热电堆结构垂直对齐。
23.根据权利要求22所述的热电堆传感器的制作方法，其特征在于，所述辐射穿透窗口的材料包括半导体和/或有机滤光材料。
CN202010622619.1A 2020-06-30 2020-06-30 热电堆传感器的制作方法 Active CN112038476B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010622619.1A CN112038476B (zh) 2020-06-30 2020-06-30 热电堆传感器的制作方法
PCT/CN2021/103821 WO2022002169A1 (zh) 2020-06-30 2021-06-30 热电堆传感器及其制作方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010622619.1A CN112038476B (zh) 2020-06-30 2020-06-30 热电堆传感器的制作方法

Publications (2)

Publication Number Publication Date
CN112038476A true CN112038476A (zh) 2020-12-04
CN112038476B CN112038476B (zh) 2023-01-06

Family

ID=73579796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010622619.1A Active CN112038476B (zh) 2020-06-30 2020-06-30 热电堆传感器的制作方法

Country Status (1)

Country Link
CN (1) CN112038476B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210223111A1 (en) * 2020-01-21 2021-07-22 Vorwerk & Co. Interholding Gmbh Supply Unit for Generating Electric Energy, Kitchen Utensil as well as Kitchen System
WO2022002169A1 (zh) * 2020-06-30 2022-01-06 中芯集成电路（宁波）有限公司上海分公司 热电堆传感器及其制作方法、电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141444A (zh) * 2009-12-28 2011-08-03 欧姆龙株式会社 红外线传感器及红外线传感器模块
CN102180441A (zh) * 2011-04-01 2011-09-14 上海丽恒光微电子科技有限公司 微机电装置及其制作方法
CN102583220A (zh) * 2012-03-29 2012-07-18 江苏物联网研究发展中心 一种晶圆级真空封装的红外探测器及其制作方法
CN102798471A (zh) * 2011-10-19 2012-11-28 清华大学 一种红外探测器及其制备方法
CN107697881A (zh) * 2017-06-27 2018-02-16 上海集成电路研发中心有限公司 一种红外传感器结构及其制备方法
CN108351254A (zh) * 2016-09-02 2018-07-31 索尼半导体解决方案公司 摄像装置
CN110044494A (zh) * 2019-03-22 2019-07-23 清华大学 一种热辐射探测器阵列及其制造方法
US20200203417A1 (en) * 2017-07-12 2020-06-25 Meridian Innovation Pte Ltd Cmos cap for mems devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141444A (zh) * 2009-12-28 2011-08-03 欧姆龙株式会社 红外线传感器及红外线传感器模块
CN102180441A (zh) * 2011-04-01 2011-09-14 上海丽恒光微电子科技有限公司 微机电装置及其制作方法
CN102798471A (zh) * 2011-10-19 2012-11-28 清华大学 一种红外探测器及其制备方法
CN102583220A (zh) * 2012-03-29 2012-07-18 江苏物联网研究发展中心 一种晶圆级真空封装的红外探测器及其制作方法
CN108351254A (zh) * 2016-09-02 2018-07-31 索尼半导体解决方案公司 摄像装置
CN107697881A (zh) * 2017-06-27 2018-02-16 上海集成电路研发中心有限公司 一种红外传感器结构及其制备方法
US20200203417A1 (en) * 2017-07-12 2020-06-25 Meridian Innovation Pte Ltd Cmos cap for mems devices
CN110044494A (zh) * 2019-03-22 2019-07-23 清华大学 一种热辐射探测器阵列及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210223111A1 (en) * 2020-01-21 2021-07-22 Vorwerk & Co. Interholding Gmbh Supply Unit for Generating Electric Energy, Kitchen Utensil as well as Kitchen System
US11747211B2 (en) * 2020-01-21 2023-09-05 Vorwerk & Co. Interholding Gmbh Supply unit for generating electric energy, kitchen utensil as well as kitchen system
WO2022002169A1 (zh) * 2020-06-30 2022-01-06 中芯集成电路（宁波）有限公司上海分公司 热电堆传感器及其制作方法、电子设备

Also Published As

Publication number Publication date
CN112038476B (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
CN109052306B (zh) 可扩展的热电式红外探测器
CN108975263B (zh) 具有高cmos集成的热电式红外探测器
CN112117373B (zh) 热电堆传感器的制作方法
US8519515B2 (en) TSV structure and method for forming the same
CN112117369B (zh) 热电堆传感器的制作方法
US7932602B2 (en) Metal sealed wafer level CSP
KR101918609B1 (ko) 집적회로 소자
CN112038476B (zh) 热电堆传感器的制作方法
US9726547B2 (en) Microbolometer devices in CMOS and BiCMOS technologies
KR20130053338A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자
CN112117361B (zh) 热电堆传感器及其制作方法、电子设备
CN112038475B (zh) 热电堆传感器及其制作方法、电子设备
CN112117366B (zh) 热电堆传感器的制作方法
CN112117370B (zh) 热电堆传感器的制作方法
CN112117368B (zh) 热电堆传感器的制作方法
CN112117371B (zh) 热电堆传感器的制作方法
CN112117364B (zh) 热电堆传感器的制作方法
CN112117372B (zh) 热电堆传感器的制作方法
CN112117362B (zh) 热电堆传感器及其制作方法、电子设备
CN112117363B (zh) 热电堆传感器及其制作方法、电子设备
CN112117367B (zh) 热电堆传感器的制作方法
CN112117374A (zh) 热电堆传感器的制作方法
CN112117365A (zh) 热电堆传感器的制作方法
CN212539430U (zh) 异质整合的热红外线感测元件及热红外线感测器
WO2022002169A1 (zh) 热电堆传感器及其制作方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant