JP2018037689A - バック・メタルを有する基板をダイシングするための方法 - Google Patents

バック・メタルを有する基板をダイシングするための方法 Download PDF

Info

Publication number
JP2018037689A
JP2018037689A JP2017230543A JP2017230543A JP2018037689A JP 2018037689 A JP2018037689 A JP 2018037689A JP 2017230543 A JP2017230543 A JP 2017230543A JP 2017230543 A JP2017230543 A JP 2017230543A JP 2018037689 A JP2018037689 A JP 2018037689A
Authority
JP
Japan
Prior art keywords
substrate
fluid
fluid jet
wafer
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017230543A
Other languages
English (en)
Other versions
JP6556813B2 (ja
Inventor
ファルヴォ、ピーター
Falvo Peter
マルティネス、リンネル
Martinez Linnell
− ヴォラード、デイビッド ペイズ
Pays-Volard David
− ヴォラード、デイビッド ペイズ
ゴールディン、リッチ
Gauldin Rich
ウェスターマン、ラッセル
Russell Westerman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plasma Therm LLC
Original Assignee
Plasma Therm LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plasma Therm LLC filed Critical Plasma Therm LLC
Publication of JP2018037689A publication Critical patent/JP2018037689A/ja
Application granted granted Critical
Publication of JP6556813B2 publication Critical patent/JP6556813B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)

Abstract

【課題】バック・メタルを有する基板をダイシングするための方法を提供する。
【解決手段】本方法は、第１の表面及び第２の表面を有する基板を用意するステップであり、第２の表面が第１の表面に対して反対側であり、マスク層が基板の第１の表面の上にあり、金属層が基板の第２の表面の上にある、基板を用意するステップと、基板の第２の表面上の金属層を露出させるためにマスク層を介して基板の第１の表面をダイシングするステップと、金属層がダイシング・ステップによって露出された後で、基板の第２の表面上の金属層に複数の流体ジェットから流体を当てるステップとを含む。
【選択図】図３ａ

Description

本発明は、２０１２年９月２８日に出願したＭｅｔｈｏｄ ｆｏｒ Ｄｉｃｉｎｇ ａ Ｓｕｂｓｔｒａｔｅ ｗｉｔｈ Ｂａｃｋ Ｍｅｔａｌという名称の共同所有の米国特許仮出願番号第６１／７０７，４６４号の優先権を主張し且つ関連し、この仮特許出願は、参照により本明細書中に取り込まれる。
本発明は、半導体ウェハ処理に関し、特に、半導体ウェハを複数の個々のダイスへとダイシングするための方法及び装置に関する。
ダイオード、トランジスタ、等などの半導体ダイは、一般に、大面積ウェハに同時に処理される（形成される）。このようなウェハを、単結晶シリコン、又はシリコン等などの適切な基板上の窒化ガリウムなどの他の材料から作ることができる。
半導体素子を製造するためにこれらの基板を処理する際に、プラズマ・エッチング装置が広く使用されている。このような装置は、典型的に、費用効率が高い製造するために必要な大きなエッチ速度を確実にするために使用される誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密度プラズマ源を備えた真空チャンバを含む。処理中に発生した熱を取り除くために、ウェハ（基板）を、典型的に冷却した支持部に固定する。冷却ガス（典型的にはヘリウム）を基板と支持部との間に保って、熱除去のための熱伝導経路を設ける。下向きの力を基板の上側に加える機械的固定機構を使用することができる、けれどもこれは固定具と基板との間の接触のために汚染を生じることがある。より頻繁には、固定力を与えるために、静電チャック（ＥＳＣ：ｅｌｅｃｔｒｏｓｔａｔｉｃ ｃｈｕｃｋ）を使用する。
処理ステップが終わった後で、ウェハを個片化して、ウェハからダイを分離する。この「ダイシング」、分離作業又は個片化作業を、一般に、ウェハ内のダイ間の「ストリート」を通るソーイングによって行う。裏側又は表側上の金属層を含むウェハが完成した後で、例えば、ストリートに沿ってウェハをソーイングすることによってウェハのダイを個片化することは、時間がかかり費用がかかるプロセスであることがある。さらに、個片化プロセスは、ダイの側面を含むダイの一部に損傷を与えることがある。
潜在的な損傷のために、集積回路への損傷を防止するために、追加の間隔がウェハ上のダイス間に必要であり、例えば、チップ及びクラックが、実際の集積回路から適切な距離のところに留まり、その結果、欠陥が回路性能又は信頼性を害することはない。間隔必要条件の結果として、それほど多くのダイスを、標準的な大きさのウェハ上に作ることができず、そうでなければ回路用に使用することができるウェハ領域を無駄にする。ソーの使用は、半導体ウェハ上の面積の損失を悪化させる。ソーのブレードは、ほぼ１５ミクロン厚である。したがって、ソーによって作られる切断部の周囲のクラッキング及び他の損傷が集積回路を傷つけないことを保証するために、ほぼ１００から５００ミクロンの分離を、ダイスの各々の回路間に典型的には維持する。さらにその上、切断の後で、ソーイング・プロセスからもたらされる粒子及び他の汚染を取り除くために、ダイスは、十分な洗浄を必要とする。
ソーイング及びスクライビングの欠点を克服するための努力の中で、ダイ個片化の代替形態として、化学エッチングが検討されてきている。化学エッチングによってダイを分離する２つの方法は、ウェット・エッチング及びプラズマ・エッチングである。ウェット化学エッチング技術は、エッチ・マスクを、ウェハの少なくとも一方の側、いくつかの実施例では、ウェハの両側の上に形成することを必要とする。エッチ・マスクは、基板のどの場所をエッチするかを規定し、集積回路をエッチャントから保護する。一旦、マスクを所定の位置に配置すると、シリコン基板のケースでは水酸化カリウムなどのウェット・エッチャントの中にウェハを浸漬する。ウェット・エッチャントは、ダイス間から基板材料を除去し、その結果、ダイスが互いに分離される。シリコン基板のケースでは、ウェット・エッチ技術は、１時間当たり約３０ミクロンの速度でシリコンを除去することができる。このように、約２００ミクロンの厚さまで薄くしたウェハでさえ、ダイシング・プロセスを終わらせるために約７時間を必要とするであろう。さらにその上、ウェット・エッチで形成したトレンチが実質的に垂直な側壁を持たない、トレンチが比較的広い、及び深い垂直方向のトレンチを実現するために、半導体ウェハはある特定の結晶方位を有することだけが可能であるなどの、ウェット・エッチ技術に対する良く知られた欠点がある。加えて、ＧａＮなどのいくつかの材料は、製造プロセスにおいて経済的に実行できる十分に大きな速度でウェット・エッチすることが困難であることがある。したがって、ダイス間のより小さな分離間隔を使用して半導体ウェハをダイシングするため、及び高速ダイシング・プロセスのための方法及び装置に関する本技術における必要性がある。
最近、プラズマ・エッチング技術が、ダイを分離し且つこれらの限界のうちのいくつかを克服するための手段として提案されてきている。デバイス製造の後で、基板を適切なマスク材料でマスクして、ダイ間に開口領域を残す。ダイ間に露出した基板材料をエッチする反応性ガス・プラズマを使用して、マスクした基板を次に処理する。基板のプラズマ・エッチングを、基板を部分的に又は完全に貫通して行うことができる。部分プラズマ・エッチのケースでは、引き続くへき開ステップによってダイを分離して、分離した個別のダイを残す。プラズマ・エッチング技術は、機械的ダイシングに対して多くの利点を提供する：
１）破壊及びチッピングが減少する、
２）ダイ間のカーフ又はストリート寸法を２０ミクロンよりもはるかに小さく減少させることが可能である、
３）ダイの数が増えても、処理時間は著しくは増加しない、
４）処理時間は、薄いウェハに対して減少する、及び
５）ダイの幾何学的形態は、直線で囲まれた形式に限定されない。
裏側メタライゼーションを有するウェハに関して、ダイの個片化はさらに複雑である。バック・メタル・ウェハ・ダイシングを、遅いソー速度によって従来のソーイング技術を用いて行うことが可能であり、より頻繁なブレード交換を必要とする。バック・メタル・ダイシングは、プラズマ・エッチング技術にとってのより大きな難題を意味する。プラズマ・エッチング・システムは、材料に依存し、その結果、シリコン、ガリウムヒ素、及びサファイアのような半導体材料を貫いてエッチすることができるシステムは、典型的には、金属又は金属合金−特に、バック・メタル・スタックにおいて典型的に使用される金属（例えば、金、銀、銅、及びニッケル）を貫いてエッチングすることができない。これゆえ、ダイシングのためにウェハをエッチすることが可能なプラズマ・システムは、金属又は金属合金をエッチするために十分に適していないことがあり、したがって、第２のエッチング・ツールを必要とすることがある。バック・メタル・ドライ・エッチングに対してさらに複雑さを加えることとして、金属を貫通するプラズマ・エッチングは、典型的には、プロセス・ウィンドウが非常に狭く、新たに個片化したダイの側面上へエッチした金属がスパッタリングされる可能性があり、これが最終的にデバイス性能又は信頼性を損なうという問題を伴う。さらにその上、ストリート領域をプラズマ・エッチングする前にバック・メタルをエッチすることが、可能であることがある。この手法が、個片化したダイの壁への金属副生成物の再堆積を回避する一方で、ウェハの裏面上にアライメントされたマスク・パターンを必要とする追加のエッチ・ステップを提示する。
先行技術のいずれも、本発明に付随する利点を提供しない。
これゆえ、先行技術素子の不適切さを克服する改善、及びプラズマ・エッチング装置を使用する半導体基板のダイシングの進歩に顕著に寄与する改善を提供することが、本発明の目的である。
本発明のもう１つの目的は、バック・メタルを有する基板をダイシングするための方法を提供することであって、本方法は：第１の表面及び第２の表面を有する基板を用意するステップであり、前記第２の表面が前記第１の表面に対して反対側であり、マスク層が基板の前記第１の表面の上にあり、薄膜層が基板の前記第２の表面の上にある、用意するステップと；基板の前記第２の表面上の前記薄膜層を露出させるために、前記マスク層を介して基板の前記第１の表面をダイシングするステップと；前記薄膜層がダイシング・ステップによって露出された後で、基板の前記第２の表面上の前記薄膜層に流体ジェットから流体を当てるステップとを含む。
本発明のさらにもう１つの目的は、バック・メタルを有する基板をダイシングするための方法を提供することであって、本方法は：壁を有するプロセス・チャンバを用意するステップと；プロセス・チャンバの壁に隣接してプラズマ源を設けるステップと；プロセス・チャンバ内に基板支持部を設けるステップと；第１の表面及び第２の表面を有する基板を用意するステップであり、前記第２の表面が前記第１の表面に対して反対側であり、マスク層が基板の前記第１の表面の上にあり、薄膜層が基板の前記第２の表面の上にある、用意するステップと；前記基板支持部の上へと基板を設置するステップと；プラズマ源を使用してプラズマを発生させるステップと；発生したプラズマを使用して前記マスク層を介して基板の前記第１の表面をエッチングするステップであり、エッチング・ステップが基板の前記第２の表面上の前記薄膜層を露出させる、エッチングするステップと；前記薄膜層がエッチング・ステップによって露出された後で、基板の前記第２の表面上の前記薄膜層に流体ジェットから流体を当てるステップとを含む。
本発明のさらにもう１つの目的は、基板をダイシングするための方法を提供することであって、本方法は：壁を有するプロセス・チャンバを用意するステップと；プロセス・チャンバの壁に隣接してプラズマ源を設けるステップと；プロセス・チャンバ内に被加工物支持部を設けるステップと；第１の表面及び第２の表面を有する基板を用意するステップであり、前記第２の表面が前記第１の表面に対して反対側であり、マスク層が基板の前記第１の表面の上にあり、薄膜層が基板の前記第２の表面の上にある、用意するステップと；前記被加工物支持部の上へと被加工物を設置するステップであり、前記被加工物が支持膜、フレーム及び基板を有する、設置するステップと；プラズマ源を使用してプラズマを発生させるステップと；発生したプラズマを使用して前記マスク層を介して基板の前記第１の表面をエッチングするステップであり、エッチング・ステップが基板の前記第２の表面上の前記薄膜層を露出させる、エッチングするステップと；前記薄膜層がエッチング・ステップによって露出された後で、基板の前記第２の表面上の前記薄膜層に流体ジェットから流体を当てるステップとを含む。
上記は、本発明の関係する目的のうちのいくつかを概説している。これらの目的は、意図した発明のさらに卓越した構成及び用途のうちのいくつかの単に例示であると解釈すべきである。別の方法で開示した発明を応用することによって、又は開示の範囲内で本発明を変形することによって、多くの他の有益な結果を得ることが可能である。したがって、添付した図面とともに特許請求の範囲によって規定される本発明の範囲に加えて、本発明の概要及び好ましい実施例の詳細な説明を参照することによって、本発明の他の目的及びより十分な理解を得ることができる。
本発明は、半導体基板のプラズマ・ダイシングを可能にするプラズマ処理装置を説明する。素子製造及びウェハ・シンニングの後で、回路構成要素を保護し、ダイ間に保護されていない領域を残す従来のマスキング技術を使用して、基板の表側（回路側）をマスクする。基板を、堅固なフレーム内に支持された薄いテープの上にマウントする。基板／テープ／フレーム・アセンブリは、真空処理チャンバ中へと搬送され、反応性ガス・プラズマに曝される、ここでは、ダイ間の保護されていない領域がエッチ除去される。このプロセス中には、フレーム及びテープは、反応性ガス・プラズマによる損傷から保護される。プラズマを使用して基板のディープ・シリコン・エッチングを完了した後で、基板上のバック・メタルを分離するために、流体ジェットを使用する。
本発明のもう１つの特徴は、バック・メタルを有する基板をダイシングするための方法を提供することであり、本方法は、下記のステップを含む。第１の表面及び第２の表面を有する基板を用意し、ここでは、第２の表面が第１の表面に対して反対側である。マスク層が基板の第１の表面の上に設けられ、薄膜層が基板の第２の表面の上に設けられる。薄膜層は、ほぼ１から５ミクロン厚とすることが可能な金属層をさらに含むことが可能である。基板の第１の表面は、基板の第２の表面上の薄膜層を露出させるためにマスク層を介してダイシングされる。プラズマ・ディープ・シリコン・エッチ・プロセスを、ダイシングを完了させるために利用することが可能である。薄膜層をダイシング・ステップによって露出させた後で、流体ジェットからの流体を、基板の第２の表面上の薄膜層に当てる。流体ジェットからの流体を、基板のある領域上に投与することが可能であり、ここでは、領域は、基板上のストリート幅よりも大きい。流体ジェットからの流体は、あるジェット直径を有し、ここでは、ジェット直径は、基板上のダイ直径よりも大きい。流体ジェットを、薄膜層に流体を当てる間中、パルス化することが可能である。流体ジェットからの流体を、薄膜層に流体を当てる間中、非対称に投与することが可能である。流体ジェットからの流体は、液体をさらに含むことが可能である。流体ジェットからの流体は、水をさらに含むことが可能である。流体ジェットからの流体は、固体をさらに含むことが可能である。流体ジェットからの流体は、ガスをさらに含むことが可能である。流体ジェットからの流体は、液体をさらに含むことが可能である。流体ジェットからの流体は、固体をさらに含むことが可能である。流体ジェットは、薄膜層に流体を当てる間に、薄膜層の一部を除去することが可能である。エッチング・ステップは、薄膜層の一部を残すことが可能である。エッチング・ステップは、薄膜層に対して選択的であることが可能である。本方法は、第１の表面から薄膜層を露出させるステップをさらに含むことが可能である。
本発明のさらにもう１つの特徴は、バック・メタルを有する基板をダイシングするための方法を提供することであり、本方法は、下記のステップを含む。壁を有するプロセス・チャンバを用意する。プロセス・チャンバの壁に隣接するプラズマ源を設ける。プロセス・チャンバ内に基板支持部を設ける。第１の表面及び第２の表面を有する基板を用意し、ここでは、第２の表面は、第１の表面に対して反対側である。マスク層を基板の第１の表面の上に設ける。薄膜層を基板の第２の表面の上に設ける。基板を基板支持部の上へと設置する。プラズマを、プラズマ源を使用して発生させる。基板の第１の表面を、発生したプラズマを使用してマスク層を介してエッチングする。エッチング・ステップは、基板の第２の表面上の薄膜層を露出させる。薄膜層をエッチング・ステップによって露出させた後で、流体ジェットからの流体を、基板の第２の表面上の薄膜層に当てる。流体ジェットを、薄膜層に流体を当てる間中、パルス化することが可能である。流体ジェットからの流体を、薄膜層に流体を当てる間中、非対称に投与することが可能である。流体ジェットからの流体は、液体をさらに含むことが可能である。エッチング・ステップは、薄膜層の一部を残すことが可能である。エッチング・ステップは、薄膜層に対して選択的であることが可能である。本方法は、第１の表面から薄膜層を露出させるステップをさらに含むことが可能である。
本発明のさらにもう１つの特徴は、基板をダイシングするための方法を提供することであり、本方法は、下記のステップを含む。壁を有するプロセス・チャンバを用意する。プロセス・チャンバの壁に隣接するプラズマ源を設ける。プロセス・チャンバ内に被加工物支持部を設ける。第１の表面及び第２の表面を有する基板を用意し、ここでは、第２の表面が第１の表面に対して反対側である。マスク層を基板の第１の表面の上に設け、薄膜層を基板の第２の表面の上に設ける。被加工物を被加工物支持部の上へと設置し、ここでは、被加工物は、支持膜、フレーム及び基板を有する。プラズマを、プラズマ源を使用して発生させる。基板の第１の表面を、発生したプラズマを使用してマスク層を介してエッチングする。エッチング・ステップは、基板の第２の表面上の薄膜層を露出させる。薄膜層をエッチング・ステップによって露出させた後で、流体を、基板の第２の表面上の薄膜層に流体ジェットから当てる。流体ジェットを、薄膜層に流体を当てる間中、パルス化することが可能である。流体ジェットからの流体を、薄膜層に流体を当てる間中、非対称に投与することが可能である。流体ジェットからの流体は、液体をさらに含むことが可能である。エッチング・ステップは、薄膜層の一部を残すことが可能である。エッチング・ステップは、薄膜層に対して選択的であることが可能である。本方法は、第１の表面から薄膜層を露出させるステップをさらに含むことが可能である。
下記の本発明の詳細な説明をより良く理解でき、その結果、技術に対するこの寄与をより十分に認識することが可能であるように、上記は、本発明のより適切であり且つ重要な特徴をむしろ幅広く概説している。本発明の特許請求の範囲の主題を形成する本発明のさらなる特徴を、本明細書において後で記述するであろう。開示した概念及び具体的な実施例を、本発明と同じ目的を実行するために別の構造に変形する又は設計するための基礎として容易に利用することができることを当業者なら認識するはずである。このような等価な構成が、別記の特許請求の範囲に記載した本発明の精神及び範囲から逸脱しないことを当業者ならやはり理解するであろう。
基板の表側の上のストリートによって分離された個々の素子を図示する半導体基板の上から下を見た図である。 基板の裏側の上のバック・メタル層を図示する半導体基板の上から下を見た図である。 ストリートによって分離された個々の素子を図示するバック・メタルを有する半導体基板の断面図である。 バック・メタル層まで貫通してエッチされる基板を含み、ストリートによって分離された個々の素子を図示するバック・メタルを有する半導体基板の断面図である。 半導体基板が本発明の実施例に従って前もってダイシングされている半導体上のバック・メタルに当てられる流体ジェットの断面図である。 半導体基板が本発明の実施例に従って前もってダイシングされている半導体上のバック・メタルに当てられる流体ジェットの断面図である。 ダイの個片化を完成させるためにプラズマ・ダイシングした基板のバック・メタルへの流体ジェットに対する方法の流れ図である。
同様の参照符号は、図面中のいくつかの図を通して同様の要素を参照する。
ウェハのダイを個片化する方法をここで説明する。シリコン素子は、典型的には、シリコン・ウェハの上に製造される。多数のダイが、典型的には、１つのウェハの上に存在する。これらのダイを、様々なサイズ及び形状とすることが可能である。同じウェハ内に異なるタイプのダイを有することが可能である。使うことができる素子を作るために、個々のダイを、ウェハから分離しなければならない。これを実現するために、ウェハの非機能領域を、素子間に故意に残す。これらの領域は、ストリート領域又はカーフとして知られる。これらのストリート領域は、典型的にはダイ個片化プロセス中に除去される。この材料除去を、ソーイング、レーザ切断（ステルス及びアブレーション）、並びにプラズマ・エッチングを含む数多くの方法で実現することが可能である。
半導体素子製造における一般的な方法は、通常、限定しないが、アルミニウム、銀、金、銅、ニッケル、及び／又はチタンから作られる金属合金を用いてウェハの裏をコーティングすることである。バック・メタルの目的は、ダイ同士及び／又は製品を作成するためにパッケージにダイをはんだ付けするための導電性層を設けることである。このコーティングを、典型的には、プラズマ気相堆積、スパッタリング及び／又は電子線蒸着を介して行う。バック・メタル・メッキ・ステップは、通常、すべてのマイクロ・マシニングに先立って行われる。典型的なバック・メタル厚さは、通常、１から１０ミクロンの間である。
図１ａに示したように、個々の素子１２０を有する半導体基板（ウェハ）１１０は、基板１１０の表側上のストリート１２５により分離される。ウェハ１１０を、シリコン、ガリウムヒ素、炭化ケイ素、等などの任意の所望の材料のものとすることが可能である。任意の数の別々の素子１２０を、ウェハ１１０の一部として形成することが可能である。一旦、表側回路が完成すると、基板の上へのバック・メタル堆積に先立って、基板１１０を薄くしてもよい。図１ｂは、基板１１０の裏側上にバック・メタル層１３０を有する半導体基板１１０を示す。
マスク層を、ウェハの第１の側（表側）に沿って堆積し、マスクの一部を除去して、マスク堆積物を残し、このようにしてエッチ・ウィンドウとしてウェハの上面を露出させる。例えば、照射によって又は化学的手段によって、溶解することが可能な又はその接着効果を無効にすることが可能なタイプの接着性物質層を、ウェハの上表面にキャリア層を接着するために使用してもよい。キャリア層を、ウェハの他の表面にグラインディング・ステップ又はポリシング・ステップを実行する間ウェハのダイとともに固定する堅固なプレートとしてもよい。ウェハをキャリア層により物理的に支持した又は強化した状態で、ウェハの第２の側又は底面又は裏面は、裏をグラインディングされ、平面に研磨される。キャリア層を、依然として所定の場所に設置し、ウェハを固定した又は強化した状態で、バック・メタル、等をウェハの底面の上に堆積してもよい。
バック・メタル堆積物を、典型的には、ウェハの第２の（裏）側−表側回路の反対側の上に堆積する。バック・メタルを有し回路を含む薄くした基板を製造するために本分野において知られた多くのプロセスの流れがある。回路製造ステップ、シンニング・ステップ、及びメタライゼーション・ステップの順番は、素子用途及び基板製造ストラテジの明細に応じて変わることがある。
一旦、表側回路を製造し、バック・メタル堆積を終了すると、基板は、ウェハ・ダイシング（ダイ個片化）の準備が整う。典型的には、基板は、ダイシング作業の間中、支持される。この支持を、本技術において知られたように、堅固なキャリア、又は堅固なフレーム（例えば、ダイシング・フレーム）によって支持された柔軟な膜（例えば、ダイシング・テープ）の形式にすることが可能である。この個片化を、ソーイング及びブレーキングを含む機械的手段、レーザ・アブレーション及びステルス・ダイシングを含む光学的手段、又はプラズマ・ダイシングを含む化学的手段を介して実現してもよい。Ｐｌａｓｍａ Ｔｈｅｒｍ ＬＬＣにより開発された、高速プラズマ・ダイシングの最近の方法は、現在では、図２ａに示したように、ダイシング・テープ上にマウントしたウェハ１１０を貫通して完全にエッチすることが可能である。マイクロ・ダイス個片化（ＭＤＳ：ｍｉｃｒｏ ｄｉｃｅ ｓｉｎｇｕｌａｔｉｏｎ）として知られるこの高速プラズマ・ダイシングは、高速スイッチング・ディープ・シリコン・エッチ・プロセスである。結果は、平滑なカーフ端部を維持するダイ個片化法であり、狭いカーフ、壁角度の制御、及び高いスループットの付加的な利点を伴う。一旦、ダイを個片化すると、本技術において知られたダイ個片化のいずれかの現在の方法と丁度同じようにピック・アンド・プレイス・ツールのために、ダイシング・テープを伸長する。プラズマ・ダイシング・プロセスを半導体製造へと同化させるために、ウェハを、業界標準ウェハ・フレーム及びウェハ・テープ上でダイシングする。プラズマ・ダイシング作業がダイ間の基板材料を有利に除去するとはいえ、図２ｂに示したようなダイを接続し残存する裏側メタライゼーション１３０を除去することは、プラズマにとって困難であることがある。
下記は、ピック・アンド・プレイスなどの標準バックエンド半導体パッケージング・システムへと統合することを依然として可能にしながら、ダイ個片化プロセスを終了させるために、厚さほぼ２５０ミクロン以下のパターンを形成したシリコン・ウェハ１１０のディープ・シリコン・エッチ・プラズマ・ダイシングの後に残る１から１０ミクロン厚のバック・メタル層１３０を選択的に除去する方法を説明する。方法が上手くいくように、バック・メタル１３０は、各ダイの上に残らなければならず、下流の作業と両立しなければならない、一方で、ダイ間の金属は分離され及び／又は除去されなければならない。
プラズマ・ダイシング・プロセスの後でバック・メタル１３０を分離するため及び／又は除去するための鍵は、図３ａ及び図３ｂに示したように、指定された時間の間、マウントされたウェハ１１０の全体にわたり所与の圧力で流体ジェット３４０から流れる流体３２０を供給することである。具体的に、一旦、マウントしたウェハ１１０をプラズマ・ダイシング・ツールから取り外すと、ウェハを新しいウェハ・テープ及びフレーム上へと裏返し、その結果、ダイが接着され、バック・メタル１３０が露出する。カーフを除去するために十分に大きな圧力であるが、ウェハ・テープからダイを外すには不十分な強さの圧力で露出したバック・メタル１３０の上へと、流体３２０を流体ジェット３４０から次に投与する。すべてのカーフがバック・メタル１３０を取り除かれると、ウェハ１１０は、伸長される準備ができ、次にダイスがパッケージングされる。この溶液に関する制御変数は、流体タイプ、流体の圧力／流量、流れパターン、試料までの高さ、流れ角度、カーフ・パターンに対する供給パターン、供給速度、流体又は試料の温度、及び曝露時間である。
上記の実例は、プラズマ・ダイシングしたウェハを反転し、ダイシング・テープに再び貼り付け、その結果、ウェハのバック・メタル側を露出させるプロセスを説明する。本発明の一実施例によるプロセスの一般的な流れ図を図４に示す。数多くの異なるハードウェア構成において本発明を実行することが可能であることに留意することは重要である。一代替実施例では、ウェハは、基板の第１の表面内の貫通開口部から基板のストリート領域内の薄膜に当てられる流体によるポスト・プラズマ・エッチでテープ・キャリアの上に留めてもよい。この構成では、基板支持部が弾力的（例えば、非剛体）であることが好ましい。
さらにもう１つの構成では、ダイシング・プロセスが基板材料のかなりの量を除去した後で、ウェハを基板支持部にマウントし、保持することが可能である。基板支持部を剛体とすることができる。圧力に基づく（真空）手段、接着手段、又は静電手段を含む数多くの方法を使用して、基板を支持体に保持することが可能である。基板の第２の側が流体ジェットに曝される状態で、基板をマウントすることが可能である。
ディープ・シリコン・エッチ・プロセスの後でウェハを反転し、そして次にバック・メタルの全体にわたり流体を流すツールの上に設置することを、プロセスが必要とする可能性が最も高い。一旦、バック・メタルを選択的に分離し及び／又は除去すると、個片化したダイを、次に伸長することが可能であり、下流のパッケージング作業フローへと送ることが可能である。
少なくとも１つの素子を、素子領域及びストリート領域を含むウェハの上に製造する。集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）、微小電気機械システム（ＭＥＭＳ：Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍｓ）素子、光学素子、等などの半導体素子の多くの素子タイプがあり得る。異なる素子タイプを支持するウェハ・タイプを、半導体（例えば、Ｓｉ、Ｇｅ、等）、化合物半導体（例えば、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＳｉＣ、等）、絶縁体（例えば、石英、パイレックス（登録商標）、等）、又は導体（例えば、金属、等）とすることができる。
個々のダイの分離を可能にするために、ストリート領域を除去する又は破断する。分離されたダイは、機能素子又は個々の素子としてパッケージングされる若しくは大きな素子を形成するために他のダイと集積される大きな素子の一部になるであろう。
第１の表面（裏）に対して反対側の第２の表面（表）を有する基板は、第２の表面上に薄膜を含む。薄膜を、複合積層物とすることが可能であり、金属（例えば、Ａｕ、Ａｇ、Ａｌ、又はＣｕ）を含むことができる。基板の第２の表面上の薄膜のカバレッジは、第１の表面上のストリート領域の一部に対応する（例えば、基板の第２の表面上の薄膜は、基板の表（第１の）表面上に規定されるようなストリート領域とある程度の重なりを有する）。薄膜を、ほぼ２０ミクロン厚未満、好ましくは１から５ミクロン厚とすることが可能である。第１の側から、ウェハのストリート領域から材料を除去するエッチ・プロセスを、化学エッチング（例えば、ボッシュ（Ｂｏｓｃｈ）プロセスを使用するプラズマ・エッチング）とすることが可能である。或いは、ストリート領域から材料を除去するエッチ・プロセスは、レーザの使用によることが可能である。プラズマ・エッチングは、傾斜した形体、垂直な形体又はレトログレード（例えば、アンダーカット）プロファイルを有する形体をもたらすことが可能である。化学エッチング・プロセスは、ハロゲン含有エッチャントを含むことが可能である。エッチ・プロセスは、薄膜：基板選択性＞１０：１、選択性＞１００：１又は１０００：１で薄膜に対して選択的であることがある。エッチ選択性を、膜エッチ速度の基板エッチ速度に対する比率とすることが可能である。基板除去プロセスは、ストリート領域に重なる薄膜の少なくとも一部を残す。エッチング・プロセスは、基板の第１の表面から薄膜の一部を露出させることが可能である。薄膜は、ストリート領域の少なくともある一部又はすべてにおいて基板によって支持されなくてもよい。
基板を、基板支持部の上に保持することが可能である。基板支持部は、ダイシング・テープなどの接着性物質を含むことが可能である。基板支持部は、静電チャック及び／又は真空チャックを有することが可能である。基板支持部は、基板の第１の側（表）と接触する。流体ジェットから投与される流体を薄膜の一部に当てる、そこでは、流体ジェットから投与される流体の流体圧力を、薄膜の最大の引張強度よりも大きくすることが可能である。流体ジェットから投与される流体の流体圧力を、基板に対する薄膜の接着強度よりも小さくすることが可能である。
ウェハが流体ジェットから投与される流体に曝されるときに、ウェハを、ダイ側を上に又はダイ側を下にすることが可能である。ウェハは、ダイ側を上にしてマイクロ・ダイス個片化ツールを出る。ダイ側を下にすることは、ストリート内の基板材料の除去と薄膜に流体ジェットを当てることとの間で基板を反転させることを必要とすることがある。
流体ジェットからの流体は、膜を損傷する又は除去するであろう力を薄膜上へと与える。流体ジェットから投与される流体のタイプは、圧縮された空気、窒素、アルゴン、又は脱イオン水であり得る。流体ジェットから投与される流体の流体圧力を、カーフの最大の引張応力よりも大きくすることが可能である。薄膜の最大の引張応力は、材料組成、カーフ幅、及び薄膜（例えば、バック・メタル）の厚さに基づく。流体ジェットから投与される流体の圧力が大き過ぎる場合には、流体ジェットは個片化したダイに損傷を与えることがある。この損傷は、基板支持部（例えば、ダイシング・テープ）から個片化したダイを取り外す形を出現させることがある。或いは、損傷は、最終素子から薄膜の一部を取り除く形を出現させることがある。流体ジェットから投与される流体の流れパターンを、真っ直ぐな円柱形、平坦な扇形、円錐形、又は四角形を含む広い範囲の幾何学的形状から選択することが可能であり、この形は、流体ジェット上の流体ノズルに依存する。流体がウェハに対して流体ジェットのノズルから外に出る高さは、ウェハに加えられる流体の圧力を直接的に増加させる又は減少させる。典型的に、流体ジェットは、ウェハ表面から２５ｃｍ未満で外に出る。好ましい実施例では、流体ジェットは、ウェハ表面から３ｃｍ未満の高さで外に出る。スプレイ・パターンが放射状に広がる流体ジェット構成では、流体がウェハに対して流体ジェットのノズルから外に出る高さは、個々の流体ジェットから外に出た流体によって影響を受けるであろうウェハ上の表面積の大きさをやはり調節する。圧力と流体ジェットから投与される流体の曝露との間のバランスは、基板上のバック・メタルを効果的に分離するために必要である。
流体ジェットは、ほとんど１つの分散角（例えば、単一方向に近いストリーム）で又は流体速度及び方向の分布を含むパターン（例えば、円錐形若しくは扇形のノズル）で流体を外に出すことが可能である。流体ジェットのノズルを傾けることが可能であり、その結果、流体ジェットからの流体の流れを、基板上のカーフ・クリアリングのために最適化することが可能である。ウェハ全体にわたる流体ジェットからの流体流れパターンの供給速度を、基板上のカーフ・クリアリングために最適化することが可能である。流体ジェットから投与される流体を、基板上の最適化したカーフ・クリアリングに対して、流体の温度及び流体へのバック・メタルの曝露時間に関して最適化することが可能である。
流体ジェットから投与された流体を、薄膜に当てる。一実施例では、流体を基板の第２の表面に投与する。流体ジェットから投与される流体を第２の表面に当てる際に、投与される流体ジェット寸法を：
１．基板上のストリート幅よりも大きくする、
２．基板上の１つのダイ寸法よりも大きくする、
３．基板上の少なくとも１つのダイの一部をカバーする、又は
４．基板の寸法よりも小さくする
ことが可能である。
流体ジェットから投与される流体を基板の第２の表面に当てる際に、基板を流体ジェットに対して動かすことが可能である。流体ジェットを、基板に対して動かすことが可能であり、動きを共平面的又は非共平面的にすることができる。流体ジェット及び基板を、流体ジェットから投与される流体を基板に当てる間中、両者とも相互に動かすことが可能である。
流体ジェットから投与された流体を基板の表面に当てる際に、流体ジェットから投与される流体を、不連続にする及び／又はパルス化することが可能である。流体ジェットから投与される流体をパルス化することを、流体ジェットから投与される流体のジェット圧力及び／又は流量に基づいて変えることが可能である。
流体ジェットから投与される流体を基板の第２の表面に当てる際に、流体ジェットから投与される流体を、
１．少なくとも一次元において対称、
２．円錐形−中空及び／若しくは中空でない円錐、
３．扇形、
４．少なくとも一次元において非対称、又は
５．直線状のカーテンとすることが可能なカーテン、
の形状にすることが可能である。
流体ジェットを、複数の個別の流体ジェットから構成することが可能である。流体ジェットを、直線アレイとして配置することが可能なジェットのアレイから構成することが可能である。アレイを、規則的な又は不規則な間隔とすることが可能な二次元アレイとすることが可能である。ジェットのアレイの面積は、基板面積よりも大きくても、小さくてもよい。ジェットのアレイを、基板に対して動かすことが可能であり、直線的に及び／又は回転させて動かすことが可能である。基板を、ジェットのアレイに対して動かすことができ、直線的に及び／又は回転させて動かしてもよい。
流体ジェットから投与される流体を基板の第２の表面に当てる際に、流体ジェットから投与される流体を、垂直に近い入射で又は別の所定の入射角で基板の第２の表面に衝突させてもよい。流体ジェットから投与される流体を、実質的に単一方向としてもよい。流体ジェットから投与される流体を基板の第２の表面に当てる際に、流体ジェットから投与される流体を、複数の角度で基板に衝突させてもよい。流体が流体ジェットから基板の第２の表面へ投与される角度を、調節可能にしてもよい。流体が流体ジェットから基板の第２の表面へ投与される角度を、基板の表面に対して可動してもよい。基板を、流体ジェットの流体ノズルに対して可動してもよい。基板及び流体ジェットの流体ノズルの両者を、相互に可動してもよい。流体が流体ジェットから基板の第２の表面に投与される角度を、時間とともに変えてもよい。
薄膜が分離されたウェハの領域に流体ジェットが衝突する一実施例では、分離したダイの上に衝突する流体の角度は、垂直入射からほぼ４５度未満であることが好ましい。角度のこの制限は、流体ジェットからの圧力が、流体ジェット作業中に基板支持部から分離したダイを取り外させる（例えば、垂直から外れた角度で、流体ジェットは、個片化したダイのダイシング・テープへの接着力を失わせ、紛失させることがある）可能性を減少させる。
流体が基板の表面に対して流体ジェットのノズルから投与される高さを、調節可能にしてもよい。流体がウェハの表面に対して流体ジェットのノズルから投与される高さを、薄膜個片化プロセスの間中、一定に保つことが可能である。流体がウェハの表面に対して流体ジェットのノズルから投与される高さを、バック・メタル・プロセスの間に、変えることが可能である。
流体ジェットから投与される流体の温度を、制御することが可能である。流体ジェットから投与される流体は、液体（例えば、水）、固体及び／又はガス（例えば、窒素）を含むことが可能である。流体ジェットから投与される流体は、液滴を含むことが可能である。液滴を、直径でほぼ１ｍｍ未満とすることが可能である。液滴を、直径で１００ミクロン未満とすることが可能である。流体ジェットから投与される流体は、液体中にガス気泡を含むことが可能である。流体ジェットから投与される流体は、非混和性液体、表面活性剤及び／又は耐腐食性添加剤を含有することが可能である。流体ジェットから投与される流体を、エアロゾルとすることが可能である。
流体ジェットから投与されたままの流体ジェット・エネルギー束は、薄膜を損傷するのに十分であることがある。流体ジェットから投与されたままの流体ジェット・エネルギー束は、薄膜の一部を除去することが可能である。流体ジェットから投与されたままの流体ジェット・エネルギー束は、薄膜の一部に損傷を与えることが可能である。
薄膜分離幅を、基板上のダイシング幅によって規定してもよい。基板上の膜分離寸法は、ストリート領域よりも小さい。基板上の膜分離寸法を、ストリート領域に等しくしてもよい。ダイ領域内での最小の膜分離若しくは損傷が生じることがある、又はダイ領域内で膜分離が生じないことがある。ダイ領域において生じる可能性のある全ての膜損傷は、素子性能を悪くしない。
上記の方法がプラズマ・エッチ個片化と伴に流体ジェット技術を説明するが、流体ジェット法は、ダイを接続する薄膜を残して実質的にすべてのウェハ材料を除去するすべての個片化技術と両立することに留意することは重要である。本方法は、特に、ダイ間の基板によって実質的に支持されていない薄膜を残すダイシング技術での使用と関連する。
本開示は、別記の特許請求の範囲に包含されるもの、並びに上記の記述に包含されるものを含む。本発明をある程度の詳細な事項を有する好ましい形態で説明してきているが、好ましい形態の本開示が単に実例として行われてきており、構成の詳細並びに部品の組合せ及び配置における数多くの変更が、本発明の精神及び範囲から逸脱することなく言及され得ることが理解される。

Claims (16)

  1. バック・メタルを有する基板をダイシングするための方法であって、
    第１の表面及び第２の表面を有する前記基板を用意するステップであり、前記第２の表面が前記第１の表面に対して反対側であり、マスク層が前記基板の前記第１の表面の上にあり、金属層が前記基板の前記第２の表面の上にある、前記基板を用意するステップと、
    前記基板の前記第２の表面上の前記金属層を露出させるために前記マスク層を介して前記基板の前記第１の表面をダイシングするステップと、
    前記金属層が前記ダイシング・ステップによって露出された後で、前記基板の前記第２の表面上の前記金属層に複数の流体ジェットから流体を当てるステップと、
    を含む方法。
  2. 前記金属層が、ほぼ１から５ミクロン厚である、請求項１に記載の方法。
  3. 前記複数の流体ジェットからの前記流体が、流体幅で、前記基板上に投与され、前記流体幅が前記基板上のストリート幅よりも大きい、請求項１に記載の方法。
  4. 前記複数の流体ジェットからの前記流体が、あるジェット直径を有し、前記ジェット直径が前記金属層上のダイ直径よりも大きい、請求項１に記載の方法。
  5. 前記流体ジェットが、前記金属層に前記流体を前記当てる間中、パルス化される、請求項１に記載の方法。
  6. 前記流体ジェットからの前記流体が、前記金属層に前記流体を前記当てる間中、ファンの形状に投与される、請求項１に記載の方法。
  7. 前記複数の流体ジェットは、線形アレイに配置されている、請求項１に記載の方法。
  8. 前記線形アレイは、不規則的に感覚の空いた二次元アレイである、請求項７に記載の方法。
  9. 前記線形アレイは、規則的に間隔の空いた二次元アレイである、請求項７に記載の方法。
  10. 前記複数の流体ジェットからの前記流体は、流体ジェット領域で投与され、前記流体ジェット領域は、基板領域よりも大きい、請求項１に記載の方法。
  11. 前記複数の流体ジェットからの前記流体は、流体ジェット領域で投与され、前記流体ジェット領域は、基板領域よりも小さい、請求項１に記載の方法。
  12. 前記基板に対して前記複数の流体ジェットを移動させるステップを更に含む、請求項１に記載の方法。
  13. 前記複数の流体ジェットに対して前記基板を移動させるステップを更に含む、請求項１に記載の方法。
  14. 少なくとも１つの方向に対照的に前記複数の流体から前記流体を投与するステップを更に含む、請求項１に記載の方法。
  15. 少なくとも１つの方向に非対称的に前記複数の流体ジェットから前記流体を投与するステップを更に含む、請求項１に記載の方法。
  16. 前記第１の表面から前記金属層を露出させるステップをさらに含む、請求項１に記載の方法。
JP2017230543A 2012-09-28 2017-11-30 バック・メタルを有する基板をダイシングするための方法 Active JP6556813B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261707464P 2012-09-28 2012-09-28
US61/707,464 2012-09-28
US14/034,164 2013-09-23
US14/034,164 US9368404B2 (en) 2012-09-28 2013-09-23 Method for dicing a substrate with back metal

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015534622A Division JP6254599B2 (ja) 2012-09-28 2013-09-25 バック・メタルを有する基板をダイシングするための方法

Publications (2)

Publication Number Publication Date
JP2018037689A true JP2018037689A (ja) 2018-03-08
JP6556813B2 JP6556813B2 (ja) 2019-08-07

Family

ID=50385597

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015534622A Active JP6254599B2 (ja) 2012-09-28 2013-09-25 バック・メタルを有する基板をダイシングするための方法
JP2017230543A Active JP6556813B2 (ja) 2012-09-28 2017-11-30 バック・メタルを有する基板をダイシングするための方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015534622A Active JP6254599B2 (ja) 2012-09-28 2013-09-25 バック・メタルを有する基板をダイシングするための方法

Country Status (6)

Country Link
US (2) US9368404B2 (ja)
EP (1) EP2901476B1 (ja)
JP (2) JP6254599B2 (ja)
CN (1) CN104737285B (ja)
TW (1) TWI600080B (ja)
WO (1) WO2014052445A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9034733B2 (en) 2012-08-20 2015-05-19 Semiconductor Components Industries, Llc Semiconductor die singulation method
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
CN105609555B (zh) * 2014-11-14 2019-06-14 株式会社东芝 装置的制造方法
JP6370720B2 (ja) * 2014-11-14 2018-08-08 株式会社東芝 デバイスの製造方法
JP6325421B2 (ja) * 2014-11-14 2018-05-16 株式会社東芝 デバイスの製造方法
JP2016134433A (ja) * 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
US9337098B1 (en) 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
GB201708927D0 (en) 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
CN109004069B (zh) * 2017-06-21 2020-10-27 佛山市国星半导体技术有限公司 一种金属衬底led芯片的制作方法
DE102017113949A1 (de) * 2017-06-23 2018-12-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
JP7104558B2 (ja) * 2018-05-23 2022-07-21 株式会社ディスコ 被加工物の加工方法
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
CN108899303B (zh) * 2018-07-09 2021-01-26 扬州乾照光电有限公司 一种led芯片及其切割方法
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
JP7128064B2 (ja) * 2018-09-03 2022-08-30 株式会社ディスコ 被加工物の加工方法
US10818551B2 (en) * 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
KR20210104742A (ko) 2019-01-14 2021-08-25 인벤사스 본딩 테크놀로지스 인코포레이티드 접합 구조체
US10796963B2 (en) * 2019-01-25 2020-10-06 Semiconductor Components Industries, Llc Backside metal patterning die singulation systems and related methods
US10964596B2 (en) 2019-01-25 2021-03-30 Semiconductor Components Industries, Llc Backside metal patterning die singulation system and related methods
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
EP4345872A1 (en) * 2022-09-28 2024-04-03 Nexperia B.V. A method of singulation of dies from a wafer

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143049A (en) * 1979-04-24 1980-11-08 Nec Home Electronics Ltd Manufacture of semiconductor element
JP2001284292A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2004214262A (ja) * 2002-12-27 2004-07-29 Oputo System:Kk ウエハの割断方法及び装置
JP2004259938A (ja) * 2003-02-26 2004-09-16 Disco Abrasive Syst Ltd ウォータージェット加工方法および加工装置
JP2005230921A (ja) * 2004-02-17 2005-09-02 Disco Abrasive Syst Ltd ウォータージェット加工装置
JP2008103648A (ja) * 2006-10-23 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置の製造装置および半導体装置の製造方法
US20090042366A1 (en) * 2007-08-07 2009-02-12 Grivna Gordon M Semiconductor die singulation method
JP2010507234A (ja) * 2006-10-11 2010-03-04 セミエルイーディーズ オプトエレクトロニクス カンパニー リミテッド ダイ分離法
US20100120230A1 (en) * 2007-08-07 2010-05-13 Grivna Gordon M Semiconductor die singulation method
JP2011101062A (ja) * 2011-02-21 2011-05-19 Canon Inc 薄膜半導体装置の製造方法
US20120168714A1 (en) * 2011-01-03 2012-07-05 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (vled) die and method of fabrication
US20140051232A1 (en) * 2012-08-20 2014-02-20 William F. Burghout Semiconductor die singulation method

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156775A (ja) * 1984-12-28 1986-07-16 Teijin Ltd 非晶質シリコン太陽電池の分割加工方法
US4729971A (en) 1987-03-31 1988-03-08 Microwave Semiconductor Corporation Semiconductor wafer dicing techniques
US5401690A (en) 1993-07-08 1995-03-28 Goodark Electronic Corp. Method for making circular diode chips through glass passivation
US7121925B2 (en) * 2000-03-31 2006-10-17 Toyoda Gosei Co., Ltd. Method for dicing semiconductor wafer into chips
US6521513B1 (en) * 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
US7153186B2 (en) 2002-09-13 2006-12-26 Towa Intercon Technology, Inc. Jet singulation
US6743699B1 (en) 2003-01-21 2004-06-01 Micron Technology, Inc. Method of fabricating semiconductor components
US7005317B2 (en) 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation
US6982211B2 (en) 2003-12-02 2006-01-03 Disco Corporation Water jet processing method
US20060043534A1 (en) 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US8124454B1 (en) * 2005-10-11 2012-02-28 SemiLEDs Optoelectronics Co., Ltd. Die separation
US7452739B2 (en) 2006-03-09 2008-11-18 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
JP4721968B2 (ja) * 2006-07-06 2011-07-13 株式会社ディスコ スピンナ洗浄装置
EP2122670A4 (en) 2006-08-07 2013-05-15 Semi Photonics Co Ltd METHOD FOR DISCONNECTING SEMICONDUCTOR CHIPS
JP2008284635A (ja) 2007-05-16 2008-11-27 Disco Abrasive Syst Ltd ウォータジェット加工方法
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
DE102007041885B4 (de) 2007-09-04 2009-12-24 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
US7951688B2 (en) 2007-10-01 2011-05-31 Fairchild Semiconductor Corporation Method and structure for dividing a substrate into individual devices
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7655539B2 (en) 2008-04-16 2010-02-02 Fairchild Semiconductor Corporation Dice by grind for back surface metallized dies
JP5180661B2 (ja) * 2008-04-18 2013-04-10 株式会社ディスコ スピンナ洗浄装置および加工装置
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP5568824B2 (ja) 2010-07-30 2014-08-13 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101751046B1 (ko) 2011-02-01 2017-06-26 삼성전자 주식회사 웨이퍼 다이싱 프레스 및 그의 반도체 웨이퍼 다이싱 시스템
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143049A (en) * 1979-04-24 1980-11-08 Nec Home Electronics Ltd Manufacture of semiconductor element
JP2001284292A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2004214262A (ja) * 2002-12-27 2004-07-29 Oputo System:Kk ウエハの割断方法及び装置
JP2004259938A (ja) * 2003-02-26 2004-09-16 Disco Abrasive Syst Ltd ウォータージェット加工方法および加工装置
JP2005230921A (ja) * 2004-02-17 2005-09-02 Disco Abrasive Syst Ltd ウォータージェット加工装置
JP2010507234A (ja) * 2006-10-11 2010-03-04 セミエルイーディーズ オプトエレクトロニクス カンパニー リミテッド ダイ分離法
JP2008103648A (ja) * 2006-10-23 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置の製造装置および半導体装置の製造方法
US20090042366A1 (en) * 2007-08-07 2009-02-12 Grivna Gordon M Semiconductor die singulation method
US20100120230A1 (en) * 2007-08-07 2010-05-13 Grivna Gordon M Semiconductor die singulation method
US20120168714A1 (en) * 2011-01-03 2012-07-05 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (vled) die and method of fabrication
JP2011101062A (ja) * 2011-02-21 2011-05-19 Canon Inc 薄膜半導体装置の製造方法
US20140051232A1 (en) * 2012-08-20 2014-02-20 William F. Burghout Semiconductor die singulation method

Also Published As

Publication number Publication date
JP6556813B2 (ja) 2019-08-07
US9368404B2 (en) 2016-06-14
US20140094018A1 (en) 2014-04-03
JP2015532532A (ja) 2015-11-09
CN104737285A (zh) 2015-06-24
US20160254189A1 (en) 2016-09-01
CN104737285B (zh) 2017-08-29
WO2014052445A1 (en) 2014-04-03
EP2901476B1 (en) 2018-07-25
US10497621B2 (en) 2019-12-03
JP6254599B2 (ja) 2017-12-27
US20180254215A9 (en) 2018-09-06
TWI600080B (zh) 2017-09-21
EP2901476A1 (en) 2015-08-05
TW201421576A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
JP6556813B2 (ja) バック・メタルを有する基板をダイシングするための方法
JP6360477B2 (ja) ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス
EP2956959B1 (en) Method for plasma dicing a semi-conductor wafer
EP2686877B1 (en) Method for plasma dicing a semi-conductor wafer
US9484210B2 (en) Semiconductor die singulation method
EP2724366A2 (en) Etching a laser-cut semiconductor before dicing a die attach film (daf) or other material layer
US20200335398A1 (en) Packaged dies with metal outer layers extending from die back sides toward die front sides
US9490103B2 (en) Separation of chips on a substrate
EP3803964B1 (en) Method for dicing die attach film
CN111489965A (zh) 部分背面金属移除切割系统及相关方法
van Borkulo et al. A more than moore enabling wafer dicing technology
US11024542B2 (en) Manufacturing method of device chip
JP2018018980A (ja) デバイスウエーハの加工方法
Van Borkulo et al. Enabling technology in thin wafer dicing
Westerman et al. Plasma dicing: current state & future trends
JP6684183B2 (ja) デバイスウエーハの加工方法
CN111312658A (zh) 晶片的加工方法
CN111490006A (zh) 背面金属可移除的管芯分割系统及相关方法
Zull et al. Plasma Dicing of thin-film LEDs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190710

R150 Certificate of patent or registration of utility model

Ref document number: 6556813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250