JP2018037631A - メモリデバイスの製造方法 - Google Patents

メモリデバイスの製造方法 Download PDF

Info

Publication number
JP2018037631A
JP2018037631A JP2017024270A JP2017024270A JP2018037631A JP 2018037631 A JP2018037631 A JP 2018037631A JP 2017024270 A JP2017024270 A JP 2017024270A JP 2017024270 A JP2017024270 A JP 2017024270A JP 2018037631 A JP2018037631 A JP 2018037631A
Authority
JP
Japan
Prior art keywords
dielectric layer
substrate
region
layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017024270A
Other languages
English (en)
Other versions
JP6302107B2 (ja
Inventor
俊旭 陳
Shunkyoku Chin
俊旭 陳
旭棋 卓
Hsu Chi Cho
旭棋 卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of JP2018037631A publication Critical patent/JP2018037631A/ja
Application granted granted Critical
Publication of JP6302107B2 publication Critical patent/JP6302107B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】フローティングゲート及び接点の抵抗を低減し、得られる製品の性能、信頼性及び歩留まりを更に高めるために、バッファ酸化層を形成することなくメモリデバイスを製造する方法を提供する。
【解決手段】メモリデバイスを製造する方法が提供される。本方法では、第１ゲート誘電体層が第１領域内の基板上に形成される。第２ゲート誘電体層が第２及び第３領域内の基板上に形成される。第１導電層が基板上に形成される。第１誘電体層が直接第１導電層上に形成される。第２領域内の第１誘電体層の一部分、第１導電層の一部分、及び第２ゲート誘電体層の一部分が除去される。第３導電層及び第２ゲート誘電体層が第２領域内の基板上に順次に形成される。第３導電層及び第２誘電体層が基板上に順次に形成される。絶縁分離構造が基板内に形成される。ここで、絶縁分離構造は第２の誘電体層を貫通し、基板内にまで延在する。
【選択図】図１Ｋ

Description

本発明は半導体デバイスを製造する方法に関し、より詳しくはメモリデバイスの製造方法に関する。
科学技術の進歩に伴い、半導体デバイスのコストを低減するとともに製造ステップを簡略化するために同じチップ上のセル領域及び周辺領域内にコンポーネントを集積するのが主流になってきている。トリプルゲート酸化層製造方法は同じチップ上のセル領域及び周辺領域内にコンポーネントを集積する方法の一つである。
しかしながら、従来のトリプルゲート酸化層製造方法では、バッファ酸化層がフローティングゲート間に残存しやすく、フローティングゲートの抵抗値の増加をまねく。続いてフローティングゲート上の接点の抵抗値も増加する可能性があり、得られる製品の性能、信頼性及び歩留まりが悪化し得る。
本発明の目的は、フローティングゲート及び接点の抵抗を低減し、得られる製品の性能、信頼性及び歩留まりを更に高めるために、バッファ酸化層を形成することなくメモリデバイスを製造する方法を提供することにある。
本明細書で与えられるメモリデバイスを製造する方法はバッファ酸化層を形成するステップを含まないため、製造プロセスを簡略化することができ、製造コストを低減することができる。
本発明の一実施形態では、メモリデバイスを製造する方法は下記のステップを含む。第１領域と第２領域と第３領域に分割された基板が用意される。第１ゲート誘電体層が第１領域内の基板上に形成される。第２ゲート誘電体層が第２及び第３領域内の基板上に形成される。第１導電層が基板上に形成される。第１誘電体層が直接第１導電層上に形成される。第２領域内の基板の表面を部分的に露出させるために、第２領域内の第１誘電体層の一部分、第１導電層の一部分、及び第２ゲート誘電体層の一部分が部分的に除去される。第３ゲート誘電体層及び第２導電層が第２領域内の基板上に順次に形成される。第３導電層及び第２誘電体層が基板上に順次に形成される。絶縁分離構造が基板内に形成される。ここで、絶縁分離構造は第２の誘電体層を貫通し、基板内にまで延在する。
上述したように、本明細書で与えられるメモリデバイスの製造方法では、コンポーネントを同じチップ上のセル領域及び周辺領域内に集積するためにトリプルゲート酸化層製造プロセスが実行される。このトリプルゲート酸化層製造プロセスは、フローティングゲート間にバッファ酸化層が残存する問題を回避するために、バッファ酸化層を形成するステップを含まない。本明細書で与えられるメモリデバイスの製造方法を適用することによって、得られる製品の性能、信頼性及び歩留まりを高めることができる。その上、従来の方法に比べて、本明細書で与えられるメモリデバイスの製造方法はバッファ酸化層を形成するステップを含まないため、製造プロセスを簡略化でき、製造コストを低減できる。
本発明の上記の特徴及び利点をより分かりやすくするために、いくつかの実施形態を添付図面を参照して以下に詳細に説明する。
添付図面は本発明の更なる理解を与えるために本明細書に組み込まれ、本明細書の一部分を構成する。図面は本発明の模範的な実施形態を示し、詳細な説明とともに本発明の原理を説明するのに役立つ。
図１Ａ−１Ｋは本発明の第１の実施形態によるメモリデバイスの製造方法を示す概略断面図である。 図２Ａ−２Ｋは本発明の第２の実施形態によるメモリデバイスの製造方法を示す概略断面図である。 本発明の第１の実施形態によるメモリデバイスの製造方法を示すフローチャートである。 本発明の第２の実施形態によるメモリデバイスの製造方法を示すフローチャートである。
以下の実施形態において、第１導電型がＮ型であれば、第２導電型はＰ型であり、第１導電型がＰ型であれば、第２導電型はＮ型である。例えば、本実施形態において、第１導電型はＮ型であり、第２導電型はＰ型である。例えば、Ｐ型ドーパントはホウ素であり、Ｎ型ドーパントはリン又はヒ素である。
図１Ａ及び図３につき説明すると、基板４００を準備するためにステップ１０１が実行される。基板４００は、例えばＳｉ，Ｇｅ，ＳｉＧｅ，ＧａＰ，ＧａＡｓ，ＳｉＣ，ＳｉＧｅＣ，ＩｎＡｓ及びＩｎＰからなる群から選ばれる少なくとも一つの材料を含み得る。本発明の一実施形態では、基板４００はＳＯＩ基板であってもよい。基板４００はセル領域５００（例えば、第３領域）及び周辺領域６００を有する。具体的にいうと、周辺領域６００は、高電圧デバイス領域６１０（例えば、第１領域）と、低電圧デバイス領域６２０（例えば、第２領域）を含む。
本発明の一実施形態によれば、基板４００はセル領域５００内に、第１導電型の深いウェル４１０、第２導電型の第１ウェル４２０、第１導電型の第２高電圧ウェル４４０を含み得る。基板４００は高電圧デバイス領域６１０内に、第２導電型の第１高電圧ウェル４３０を含み得る。基板４００は低電圧デバイス領域６２０内に、第１導電型の第１低電圧ウェル４５０と第２導電型の第２低電圧ウェル４６０を含み得る。他の実施形態では、例えば基板４００はセル領域５００、高電圧デバイス領域６１０、低電圧デバイス領域６２０内に、異なる導電型のウェル及びそれらの組み合わせを含んでもよい。
具体的には、深いウェル４１０はセル領域５００内の基板４００内に位置し得る。深いウェル４１０は、パターン化マスク層を形成し、イオン注入プロセスを実行することによって形成し得る。例えば、一実施形態では、深いウェル４１０に注入されるドーパントはリン又はヒ素であり、ドーパントドーズは１×１０１０／ｃｍ２〜１×１０１４／ｃｍ２であり、注入エネルギーは１０００ｋｅＶ〜４０００ｋｅＶである。
第１ウェル４２０は深いウェル４１０の上に位置し、パターン化マスク層を形成し、イオン注入プロセスを実行することによって形成し得る。例えば、一実施形態では、第１ウェル４２０に注入されるドーパントはホウ素であり、ドーパントドーズは１×１０１０／ｃｍ２〜１×１０１４／ｃｍ２であり、注入エネルギーは１０ｋｅＶ〜１０００ｋｅＶである。
第２高電圧ウェル４４０は第２導電型の２つの第２高電圧ウェル４４２及び４４４を含んでよい。２つの第２高電圧ウェル４４２及び４４４は深いウェル４１０及び第１ウェル４２０の両側にそれぞれ位置する。即ち、深いウェル４１０及び第１ウェル４２０は２つの第２高電圧ウェル４４２及び４４４の間に位置する。第２高電圧ウェル４４２及び４４４は、パターン化マスク層を形成し、イオン注入プロセスを実行することによって形成し得る。一実施形態では、第２高電圧ウェルウェル４４２及び４４４に注入されるドーパントはリン又はヒ素であり、ドーパントドーズは１×１０１０／ｃｍ２〜１×１０１４／ｃｍ２であり、注入エネルギーは１０ｋｅＶ〜２０００ｋｅＶである。
第１高電圧ウェル４３０は高電圧デバイス領域６１０内の基板４００内に位置する。第１高電圧ウェル４３０は、パターン化マスク層を形成し、イオン注入プロセスを実行することによって形成し得る。例えば、一実施形態では、第１高電圧ウェル４３０に注入されるドーパントはホウ素であり、ドーパントドーズは１×１０１０／ｃｍ２〜１×１０１４／ｃｍ２であり、注入エネルギーは１０ｋｅＶ〜１０００ｋｅＶである。
第１低電圧ウェル４５０は低電圧デバイス領域６２０内の基板４００内に位置する。第１低電圧ウェル４５０は、パターン化マスク層を形成し、イオン注入プロセスを実行することによって形成し得る。例えば、一実施形態では、第１低電圧ウェル４５０に注入されるドーパントはリン又はヒ素であり、ドーパントドーズは１×１０１０／ｃｍ２〜１×１０１４／ｃｍ２であり、注入エネルギーは１ｋｅＶ〜１０００ｋｅＶである。
第２低電圧ウェル４６０は第１高電圧ウェル４３０と第１低電圧ウェル４５０の間に位置する。第２低電圧ウェル４６０は、パターン化マスク層を形成し、イオン注入プロセスを実行することによって形成し得る。例えば、一実施形態では、第２低電圧ウェル４６０に注入されるドーパントはホウ素であり、ドーパントドーズは１×１０１０／ｃｍ２〜１×１０１４／ｃｍ２であり、注入エネルギーは１ｋｅＶ〜１０００ｋｅＶである。
図１Ａ及び図３に示すように、高電圧デバイス領域６１０内の基板４００上に高電圧ゲート誘電体層５１０（例えば第１ゲート誘電体層）を形成するためにステップＳ１０２が実行される。高電圧ゲート誘電体層５１０は、例えば酸化シリコン層、酸窒化シリコン層又は窒化シリコン層としてもよく、高電圧ゲート誘電体層５１０を形成する方法はシリコンの局部酸化法を実行するステップを含み得る。本発明の一実施形態では、高電圧ゲート誘電体層５１０の厚さは３０ｎｍ〜７０ｎｍである。
ステップＳ１０２において、トンネル誘電体層５２０（例えば第２ゲート誘電体層）がセル領域５００及び低電圧デバイス領域６２０内の基板４００の上に形成される。トンネル誘電体層５２０は、例えば酸化シリコン層、酸窒化シリコン層又は窒化シリコン層としてもよく、トンネル誘電体層５２０を形成する方法は、化学気相堆積法、in-situ気相成長法、低圧フリーラジカル酸化法、又は炉酸化法としてもよい。本発明の一実施形態では、トンネル誘電体層５２０の厚さは５ｎｍ〜９ｎｍである。
次に、基板４００の上に第１導電層５３０を形成するためにステップＳ１０３が実行される。第１導電層５３０は、例えばドープポリシリコン層、アンドープポリシリコン層、又はその組み合わせとしてもよく、第１導電層５３０を形成する方法は、化学気相堆積法、低圧化学気相堆積法、又は炉酸化法としてもよい。本発明の一実施形態では、第１導電層５３０は１０ｎｍ〜４０ｎｍである。
ステップＳ１０３において、第１誘電体層５５０が第１導電層５３０の上に直接形成される。特に、第１誘電体層５５０及び第１導電層５３０は互いに直接接触し、第１誘電体層５５０と第２導電層５３０の間に酸化層は存在しない。本発明の一実施形態によれば、第１誘電体層５５０は窒化シリコン層とし、第１誘電体層５５０を形成する方法は化学気相堆積法とし得る。本発明の一実施形態では、第１誘電体層５５０の厚さは１０ｎｍ〜４０ｎｍである。第１誘電体層５５０の小さい厚さのために、第１誘電体層５５０に由来する応力インパクトは無視できる。
図１Ｂを参照すると、パターン化マスク層４７０が基板４００上に形成される。パターン化マスク層４７０は炭素又はフォトレジスト材料を含み得る。パターン化マスク層４７０は低電圧デバイス領域６２０内の第１誘電体層５５０を部分的に露出する。
図１Ｃ及び図３を参照すると、ステップＳ１０４において、低電圧デバイス領域６２０内の第１誘電体層５５０の一部分及び第１導電層５３０の一部分を順次に除去してトンネル誘電体層５２０の表面を露出させるためにエッチングプロセスが実行される。パターン化マスク層４７０はその後除去される。本発明の一実施形態では、パターン化マスク層４７０を除去する方法は、パターン化マスク層４７０を高密度プラズマでアッシングし、その後ウェット洗浄を実行するステップを含み得る。
図１Ｄ及び図３を参照すると、ステップＳ１０４において、低電圧デバイス領域６２０内のトンネル誘電体層５２０の一部分を除去するためにウェットエッチングプロセスが実行される。本発明の一実施形態では、ウェットエッチングプロセスで使用するエッチャントは、例えばフッ化水素酸、フッ化水素酸蒸気、硝酸及びフッ化水素酸を含有する混合溶液、熱リン酸（１５０℃〜２００℃）、又は硫酸及びフッ化水素酸を含有する混合溶液を含み得る。具体的に言うと、前記ウェットエッチングプロセスにおいて、第１導電層５３０の一部分及び第１導電層５３０の下のトンネル誘電体層５２０の一部分が、残存する第１導電層５３０の側面及び残存するトンネル誘電体層５２０の側面でエッチングされて、凹部Ｒ１が形成され得る。
図１Ｅ及び図３を参照すると、低電圧ゲート誘電体層５６０（例えば第３ゲート誘電体層）を基板４００上に形成するためにステップ１０４が実行される。低電圧ゲート誘電体層５６０は第１誘電体層５５０の表面及び低電圧デバイス領域６２０内の基板４００の上面の一部分を覆う。即ち、低電圧ゲート誘電体層５６０は残存する第１導電層５３０の側面及び残存するトンネル誘電体層５２０の側面を覆わない。本発明の一実施形態では、低電圧ゲート誘電体層５６０は例えば酸化シリコン層、酸窒化シリコン層又は窒化シリコン層であってもよく、低電圧ゲート誘電体層５６０を形成する方法は、化学気相堆積法、in-situ気相成長法、低圧ラジカル酸化法、又は炉酸化法であってもよい。本発明の一実施形態では、低電圧誘電体層５６０の厚さは２ｎｍ〜９ｎｍである。
図１Ｅ、図１Ｆ及び図３を参照すると、ステップＳ１０４において、第２導電層５７０が基板４００の上に形成される。詳しく言えば、第２導電層５７０は低電圧ゲート誘電体層５６０の表面、残存する第１導電層５３０の側面及び残存するトンネル誘電体層５２０の側面を覆う。即ち、第２導電層５７０は低電圧ゲート誘電体層５６０の表面上にコンフォーマルに形成され、凹部Ｒ１を埋める。本発明の一実施形態によれば、第２導電層５７０は、例えばドープポリシリコン層、アンドープポリシリコン層、又はその組み合わせを含んでもよく、第２導電層５７０を形成する方法は、化学気相堆積法、低圧化学気相堆積法、又は炉酸化法であってもよい。本発明の一実施形態では、第２導電層５７０は１０ｎｍ〜４０ｎｍである。
図１Ｇ及び図３を参照すると、パターン化マスク層４８０が基板４００上に形成される。パターン化マスク層４８０は炭素又はフォトレジスト材料を含み得る。本発明の一実施形態では、パターン化マスク層４８０は隣接する第２導電層５７０と距離Ｄ１だけ離間される。距離Ｄ１は例えば１００ｎｍ〜３００ｎｍである。
図１Ｇ、図１Ｈ及び図３を参照すると、ステップＳ１０５において、セル領域５００及び高電圧デバイス領域６１０内の第２導電層５７０、低電圧ゲート誘電体層５６０及び第１誘電体層５５０を順次に除去して第１導電層５３０の表面を露出させるためにエッチングプロセスが実行される。このエッチングプロセス中に、低電圧ゲート誘電体層５６０の表面にコンフォーマルに形成された第２導電層５７０を完全に除去するために、パターン化マスク層４８０により覆われていない第１低電圧ウェル４５０（即ち基板４００）の一部分がエッチング損失のために除去される。従って、溝Ｒ２が第１低電圧ウェル４５０の一部分に形成される。この時点で、第１導電層５３０の側面、トンネル誘電体層５２０の側面、第１低電圧ウェル４５０の上面及び溝Ｒ２は相まって階段状開口部４８５を形成する。パターン化マスク層４８０はその後除去される。本発明の一実施形態では、パターン化マスク層４８０を除去する方法は、パターン化マスク層４８０を高密度プラズマでアッシングし、その後ウェット洗浄を実行するステップを含み得る。
図１Ｉ及び図３を参照すると、第３導電層５８０及び第２誘電体層５９０を基板４００上に順次に形成して階段状開口部４８５を埋めるためにステップＳ１０６が実行される。第３導電層５８０は、例えばドープポリシリコン層、アンドープポリシリコン層、又はその組み合わせを含んでもよく、第３導電層５８０を形成する方法は、化学気相堆積法、低圧化学気相堆積法、又は炉酸化法であってもよい。本発明の一実施形態では、第３導電層５８０は５０ｎｍ〜１５０ｎｍである。第２誘電体層５９０は例えば酸化シリコン層、酸窒化シリコン層又は窒化シリコン層であってもよく、第２誘電体層５９０を形成する方法は、化学気相堆積法、物理気相堆積法、熱酸化法、又は炉酸化法であってもよい。本発明の一実施形態では、第２誘電体層５９０の厚さは１０ｎｍ〜１００ｎｍである。
図１Ｉ、図１Ｊ及び図３を参照すると、基板４００に複数のトレンチ１９を形成するためにステップＳ１０７が実行され、トレンチ１９は第２誘電体層５９を貫通して基板４００にまで達する。詳しく言えば、トレンチ１９は基板４００内に、セル領域５００、高電圧デバイス領域６１０及び低電圧デバイス領域６２０の周囲に形成される。セル領域５００と高電圧デバイス領域６１０との間のトレンチを例にとり説明する。本発明の一実施形態では、トレンチ１９を形成するために、パターンマスク層（図示せず）が基板４００上に形成され、基板４００の一部分並びに第２誘電体層５９０の一部分、第３導電層５８０の一部分、第１導電層５３０の一部分、高電圧ゲート誘電体層５１０の一部分、トンネル誘電体層５２０の一部分及び低電圧ゲート誘電体層５６０の一部分が除去される。
図１Ｊ、図１Ｋ及び図３に示されるように、分離構造４９０がトレンチ１９内に形成される。具体的に言うと、分離材料層（例えば、高密度プラズマ酸化層又はスピンオンガラス）がトレンチ１９を満たすように基板４００上に形成される。基板４００上の分離材料層は基板４００上の第２誘電体層５９０を露出させるために化学機械研磨によって平坦化される。その後、メモリアレイがセル領域４００内に形成される。図１Ｋに示す分離構造４９０の上面と第２誘電体層５９０の上面は同一平面ではないが、本発明に対する限定と解釈すべきではない。別の実施形態では、分離構造４９０の上面は例えば第２誘電体層５９０の上面と同一平面にしてもよい。
図２Ａ、図４、図１Ａ及び図３を参照すると、第２の実施形態で与えられるメモリデバイスの製造プロセスは第１の実施形態で与えられるメモリデバイスの製造方法に類似する。即ち、ステップＳ１０１はステップＳ２０１に類似し、ステップＳ１０２はステップＳ２０２に類似し、ステップＳ１０３はステップＳ２０３に類似する。これらの類似のステップは以前の段落で説明されているため、これ以上の説明は以後省略する。これらの２つの実施形態の差異は以下で説明される。第１の実施形態では、ステップＳ１０２に示されるように、トンネル誘電体層５２０が低電圧デバイス領域６２０（即ち、第２領域）及びセル領域５００内の基板４００上に形成され、第２の実施形態では、ステップＳ２０２に示されるように、低電圧ゲート誘電体層５６０が低電圧デバイス領域６２０（即ち、第２領域）及びセル領域５００内の基板４００上に形成される。
図２Ｂを参照すると、パターン化マスク層４７０が基板４００上に形成される。パターン化マスク層４７０は、例えば炭素又はフォトレジスト材料を含み得る。パターン化マスク層４７０はセル領域５００及び低電圧デバイス領域６２０内の第１誘電体層５５０の表面を部分的に露出させる。
図２Ｃ及び図４を参照すると、ステップＳ２０４において、セル領域５００及び低電圧デバイス領域６２０内の第１誘電体層５５０の一部分及び第１導電層５３０の一部分を順次に除去して低電圧ゲート誘電体層５６０（即ち、第２ゲート誘電体層）の表面を露出させるためにエッチングプロセスが実行される。その後パターン化マスク層４７０は除去される。
図２Ｄ及び図４を参照すると、ステップＳ２０４において、セル領域５００内の低電圧ゲート誘電体層５６０を除去するためにウェットエッチングプロセスが実行される。前記ウェットエッチングプロセスにおいて、第１導電層５３０の一部分及び第１導電層５３０の下部の低電圧ゲート誘電体層５６０の一部分が残存する第１導電層５３０の側面及び残存する低電圧ゲート誘電体層５６０の側面で除去されるために凹部Ｒ３が形成され得る。
図２Ｅ及び図４に示すように、基板４００上にトンネル誘電体層５２０（即ち、第３ゲート誘電体層）を形成するためにステップＳ２０４が実行される。トンネル誘電体層５２０は第１誘電体層５５０の表面及び基板４００の上面の一部分を覆う。即ち、トンネル誘電体層５２０は残存する第１導電層５３０の側面を覆わない。
図２Ｅ，図２Ｆ及び図４を参照すると、ステップＳ２０４において、第２導電層５７０が基板４００上に形成される。具体的には、第２導電層５７０はトンネル誘電体層５２０の表面及び残存する第１導電層５３０の側面を覆う。即ち、第２導電層５７０はトンネル誘電体層５２０の表面にコンフォーマルに形成され、凹部Ｒ３を埋める。
図２Ｇを参照すると、パターン化マスク層４８０が基板４００上に形成される。詳しく言うと、パターン化マスク層４８０はセル領域５００及び低電圧デバイス領域６２０内の第２導電層５７０の表面を部分的に覆う。本発明の一実施形態によれば、パターン化マスク層４８０は隣接する第２導電層５７０と距離Ｄ２だけ離間される。距離Ｄ２は例えば１００ｎｍ〜３００ｎｍとし得る。
図２Ｇ、図２Ｈ及び図４を参照すると、ステップＳ２０５において、パターン化マスク層４８０で覆われてない第２導電層５７０、トンネル誘電体層５２０及び第１誘電体層５５０を順次に除去して第１導電層５３０の表面を露出させるためにエッチングプロセスが実行される。このエッチングプロセス中に、第１導電層５３０の側面にコンフォーマルに形成された第２導電層５７０を完全に除去するために、パターン化マスク層４８０で覆われてない第１ウェル４２０の一部分、第１低電圧ウェル４５０の一部分及び第２低電圧ウェル４６０（即ち、基板４００）の一部分がエッチング損失のために除去される。従って、一つの溝Ｒ４が第１ウェル４２０に形成され、別の溝Ｒ４が第１低電圧ウェル４５０内に形成される。この時点において、第２導電層５７０の一側壁、トンネル誘電体層５２０の一側壁、第１ウェル４２０の表面及び一つの溝Ｒ４が相まって階段状の開口部４８５ａを構成し、第２導電層５７０の別の側壁、トンネル誘電体層５２０の別の側壁、第１低電圧ウェル４５０の表面及び別の溝Ｒ４が相まって階段状の開口部４８５ｂを構成する。その後パターン化マスク層４８０は除去される。
図２Ｉ及び図４を参照すると、基板４００上に第３導電層５８０及び第２誘電体層５９０を順次に形成して開口４８５ａ及び４８５ｂを完全に埋めるためにステップＳ２０６が実行される。
図２Ｊ及び図４を参照すると、基板４００に複数のトレンチ１９を形成するためにステップＳ２０７が実行され、トレンチ１９は第２誘電体層５９０を貫通して基板４００にまで達する。具体的には、トレンチ１９は基板４００内に、セル領域５００、高電圧デバイス領域６１０及び低電圧デバイス領域６２０の周囲に形成される。
図２Ｋ及び図４を参照すると、ステップＳ２０７において、分離構造４９０がトレンチ１９内に形成される。分離構造４９０は基板４００内にセル領域５００、高電圧デバイス領域６１０及び低電圧デバイス領域６２０の周囲に形成され、セル領域５００、高電圧デバイス領域６１０及び低電圧デバイス領域６２０内のコンポーネントを電気的に絶縁するように構成され得る。その後メモリアレイがセル領域５００に形成される。
本明細書で与えられるメモリデバイスを製造する方法はバッファ酸化層を形成するステップを含まないことに注意されたい。従って、本実施形態によれば、第１導電層５３０と第３導電層５８０（即ち、フローティングゲート）の間の残留バッファ層の問題を回避することができる。その一方で、製造プロセスを簡略化することができ、生産コストを低減することができる。
更に、第２の実施形態で与えられるメモリデバイスの製造方法によれば、高電圧ゲート誘電体層５１０が形成された後に低電圧ゲート誘電体層５６０が形成される（即ち、ステップＳ２０２）。その後、トンネル誘電体層５２０がステップＳ２０４において形成される。トンネル誘電体層５２０は高電圧ゲート誘電体層５１０及び低電圧ゲート誘電体層５６０が形成された後に形成されるため、トンネル誘電体層５２０の表面の品質は複数のフォトリトグラフィ及びエッチングプロセスによって低減されず、製品の信頼性を向上させることができる。
更に、本明細書で与えられるメモリデバイスの製造方法における製造ステップの実行順序は本発明において制限されない。例えば、本明細書で与えられるメモリデバイスの製造方法では、高電圧ゲート誘電体層５１０は低電圧ゲート誘電体層５６０を形成する前に形成し、その後トンネル誘電体層５２０を形成してもよく、或いは高電圧ゲート誘電体層５１０を最初に形成し、その後でトンネル誘電体層５２０を形成し、その後低電圧ゲート誘電体層５６０を形成してもよい。
要するに、本明細書で与えられるメモリデバイスの製造方法では、同じチップ上のセル領域及び周辺領域内にコンポーネントを集積するためにトリプルゲート酸化層製造プロセスが実行される。トリプルゲート酸化層製造プロセスは、フローティングゲート間の残留バッファ層の問題を回避するためにバッファ酸化層を形成するステップを含まない。本明細書で与えられるメモリデバイスの製造方法を利用することによって、フローティングゲート及び接点の抵抗を低減することができ、得られる製品の性能、信頼性及び歩留まりを高めることができる。更に、従来の方法に比べて、本明細書で与えられるメモリデバイスの製造方法はバッファ酸化層を形成するステップを含まず、よって製造プロセスを簡略化することができ、製造コストを低減することができる。
本開示のメモリデバイスの製造方法では、同じチップ上のセル領域及び周辺領域内にコンポーネントを集積するためにトリプルゲートオキサイド製造プロセスが実行される。トリプルゲートオキサイド製造プロセスは、フローティングゲート間の残留バッファ層の問題を回避するためにバッファ酸化層を形成するステップを含まない。本開示のメモリデバイスの製造方法を利用することによって、フローティングゲート及び接点の抵抗を低減することができ、得られる製品の性能、信頼性及び歩留まりを高めることができる。結果として、本開示のメモリデバイスはＭＰ３プレーヤ、スマートフォン、タブレットコンピュータ、携帯情報端末（ＰＤＡ）などの様々な電子機器に使用することができる。
１９ トレンチ
４００ 基板
４１０ 深いウェル
４２０ 第１ウェル
４３０ 第１高電圧ウェル
４４０，４４２，４４４ 第２高電圧ウェル
４５０ 第１低電圧ウェル
４６０ 第２低電圧ウェル
４７０，４８０ マスク層
４８５，４８５ａ，４８５ｂ 階段状開口
４９０ 分離構造
５００ セル領域
５１０ 高電圧ゲート誘電体層
５２０ トンネル誘電体層
５３０ 第１導電層
５５０ 第１誘電体層
５６０ 低電圧ゲート誘電体層
５７０ 第２導電層
５８０ 第３導電層
５９０ 第２誘電体層
６００ 周辺領域
６１０ 高電圧デバイス領域
６２０ 低電圧デバイス領域
Ｄ１，Ｄ２ 距離
Ｒ１，Ｒ３ 凹部
Ｒ２，Ｒ４ 溝
Ｓ１０１−Ｓ１０７，Ｓ２０１−Ｓ２０７ ステップ

Claims (10)

  1. メモリデバイスを製造する方法であって、前記方法は、
    第１領域と第２領域と第３領域に分割された基板を準備するステップと、
    前記第１領域内の前記基板上に第１ゲート誘電体層を形成するステップと、
    前記第２領域及び前記第３領域内の前記基板上に第２ゲート誘電体層を形成するステップと、
    前記基板上に第１導電層を形成するステップと、
    前記第１導電層上に直接第１誘電体層を形成するステップと、
    前記第２領域内の前記基板の表面を部分的に露出させるために、前記第２領域内の前記第１誘電体層の一部分、前記第１導電層の一部分及び前記第２ゲート誘電体層の一部分を除去するステップと、
    前記第２領域内の前記基板上に第３ゲート誘電体層及び第２導電層を順次に形成するステップと、
    前記基板上に第３導電層及び第２誘電体層を順次に形成するステップと、
    前記基板内に、前記第２誘電体層を貫通して基板にまで達する複数の分離構造を形成するステップと、
    を備える方法。
  2. 前記第１導電層は前記第１誘電体層に直接接触している、請求項１記載の方法。
  3. 前記第３ゲート誘電体層及び前記第２導電層を形成するステップにおいて、溝が前記第２領域内の前記基板に同時に形成され、前記分離構造の一つを形成する方法は、トレンチを形成するために前記溝の上部の前記第２誘電体層及び前記第３導電層のみならず前記溝の周囲の前記基板及び前記第１導電層も除去するステップと前記トレンチを分離材料層で満たすステップとを含む、請求項１又は２記載の方法。
  4. 前記第３領域内の前記第２ゲート誘電体層はトンネル誘電体層である、請求項１−３の何れかに記載の方法。
  5. 前記第２領域内の前記第１誘電体層の一部分、前記第１導電層の一部分及び前記第２ゲート誘電体層の一部分を除去するステップは、
    前記第３領域内の前記基板の表面を部分的に露出させるために、前記第３領域内の前記第１誘電体層の一部分、前記第１導電層の一部分及び前記第２ゲート誘電体層の一部分を除去するステップを更に含む、
    請求項１又は２記載の方法。
  6. 前記第２領域内の前記基板上に前記第３ゲート誘電体層及び前記第２導電層を順次に形成するステップは、
    前記第３領域内の前記基板上に前記第３ゲート誘電体層及び前記第２導電層を順次に形成するステップを更に含み、前記第３領域内の前記第３ゲート誘電体層はトンネル誘電体層である、
    請求項５記載の方法。
  7. 前記第２領域及び前記第３領域内の前記基板上に前記第３ゲート誘電体層及び前記第２導電層を順次に形成するステップにおいて、一つの溝が前記第２領域内の前記基板に同時に形成されるとともに、別の溝が前記第３領域内の前記基板に同時に形成され、前記分離構造の一つを形成する方法は、２つのトレンチを形成するために前記溝の上部の前記第２誘電体層及び前記第３導電層のみならず前記溝の周囲の前記基板及び前記第１導電層も除去するステップと前記トレンチを分離材料層で満たすステップとを含む、請求項６記載の方法。
  8. 前記第１ゲート誘電体層を形成する前に、
    第１導電型の深いウェルを前記第３領域内の前記基板内に形成するステップと、
    第２導電型の第１ウェルを前記深いウェル上に形成するステップと、
    前記第１導電型の２つの高電圧ウェルを前記深いウェルの両側にそれぞれ形成するステップと、
    を更に備える、請求項１−７のいずれかに記載の方法。
  9. 前記第１ゲート誘電体層の厚さ、前記第２ゲート誘電体層の厚さ及び前記第３ゲート誘電体層の厚さは互いに異なる、請求項１−８のいずれかに記載の方法。
  10. 前記第１ゲート誘電体層の厚さは１０ｎｍ〜４０ｎｍである、請求項１−９のいずれかに記載の方法。
JP2017024270A 2016-08-30 2017-02-13 メモリデバイスの製造方法 Active JP6302107B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610764693.0A CN107799528B (zh) 2016-08-30 2016-08-30 存储元件的制造方法
CN201610764693.0 2016-08-30

Publications (2)

Publication Number Publication Date
JP2018037631A true JP2018037631A (ja) 2018-03-08
JP6302107B2 JP6302107B2 (ja) 2018-03-28

Family

ID=61240638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017024270A Active JP6302107B2 (ja) 2016-08-30 2017-02-13 メモリデバイスの製造方法

Country Status (4)

Country Link
US (1) US10157930B2 (ja)
JP (1) JP6302107B2 (ja)
KR (1) KR101989921B1 (ja)
CN (1) CN107799528B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108520877A (zh) * 2018-04-09 2018-09-11 上海华虹宏力半导体制造有限公司 闪存单元及半导体结构的制备方法
US10868185B2 (en) * 2018-11-27 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
CN111725213B (zh) * 2019-03-18 2023-06-02 华邦电子股份有限公司 半导体存储元件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046062A (ja) * 2001-07-30 2003-02-14 Toshiba Corp 半導体メモリ装置の製造方法
JP2003168749A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 不揮発性半導体記憶装置及びその製造方法
JP2005064185A (ja) * 2003-08-11 2005-03-10 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2005150676A (ja) * 2003-11-19 2005-06-09 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2005236083A (ja) * 2004-02-20 2005-09-02 Toshiba Corp 半導体装置の製造方法
JP2006229014A (ja) * 2005-02-18 2006-08-31 Renesas Technology Corp 半導体装置の製造方法
US20070077703A1 (en) * 2004-05-20 2007-04-05 Samsung Electronics Co., Ltd. Semiconductor devices having improved gate insulating layers and related methods of fabricating such devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399443B1 (en) * 2001-05-07 2002-06-04 Chartered Semiconductor Manufacturing Ltd Method for manufacturing dual voltage flash integrated circuit
KR100406177B1 (ko) * 2001-11-23 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR100578656B1 (ko) * 2003-06-30 2006-05-11 에스티마이크로일렉트로닉스 엔.브이. 플래시 메모리 소자의 플로팅 게이트 형성방법
KR20050022075A (ko) * 2003-08-26 2005-03-07 삼성전자주식회사 고전압게이트절연막과 트랜치소자분리막을 갖는플래시메모리소자의 제조방법
CN1309053C (zh) * 2004-03-26 2007-04-04 力晶半导体股份有限公司 闪速存储器的制造方法
KR100562153B1 (ko) * 2004-07-23 2006-03-17 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100669103B1 (ko) * 2005-06-28 2007-01-15 삼성전자주식회사 플래시 메모리 장치의 제조 방법
KR100684886B1 (ko) * 2005-11-03 2007-02-20 삼성전자주식회사 플래시 기억 장치 및 그 제조 방법
CN102420099B (zh) * 2011-06-15 2013-10-09 上海华力微电子有限公司 一种监测由于湿法刻蚀造成有源区损伤的测试方法
US9368606B2 (en) * 2012-12-14 2016-06-14 Cypress Semiconductor Corporation Memory first process flow and device
KR102037847B1 (ko) * 2013-01-02 2019-10-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI502627B (zh) * 2013-06-03 2015-10-01 Winbond Electronics Corp 溝槽之製造方法
TWI539559B (zh) 2014-03-26 2016-06-21 華邦電子股份有限公司 記憶元件及其製造方法
CN104952806B (zh) * 2014-03-26 2018-01-05 华邦电子股份有限公司 存储元件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046062A (ja) * 2001-07-30 2003-02-14 Toshiba Corp 半導体メモリ装置の製造方法
JP2003168749A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 不揮発性半導体記憶装置及びその製造方法
JP2005064185A (ja) * 2003-08-11 2005-03-10 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2005150676A (ja) * 2003-11-19 2005-06-09 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2005236083A (ja) * 2004-02-20 2005-09-02 Toshiba Corp 半導体装置の製造方法
US20070077703A1 (en) * 2004-05-20 2007-04-05 Samsung Electronics Co., Ltd. Semiconductor devices having improved gate insulating layers and related methods of fabricating such devices
JP2006229014A (ja) * 2005-02-18 2006-08-31 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20180025134A (ko) 2018-03-08
KR101989921B1 (ko) 2019-06-17
US20180061848A1 (en) 2018-03-01
US10157930B2 (en) 2018-12-18
CN107799528A (zh) 2018-03-13
CN107799528B (zh) 2020-07-17
JP6302107B2 (ja) 2018-03-28

Similar Documents

Publication Publication Date Title
US9087856B2 (en) Semiconductor device with buried bit line and method for fabricating the same
US9087870B2 (en) Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
US11532726B2 (en) VDMOS device and manufacturing method therefor
JP2007194259A (ja) 半導体装置及びその製造方法
CN107785426B (zh) 一种半导体器件及其制造方法
CN108231670A (zh) 半导体元件及其制作方法
JP6302107B2 (ja) メモリデバイスの製造方法
CN113192890A (zh) 半导体器件的制造方法
KR20130022954A (ko) 반도체 장치의 비트라인 및 그의 제조 방법
CN105633021A (zh) 半导体元件的制造方法
US8785274B2 (en) Method for manufacturing semiconductor device
CN107482010B (zh) 一种半导体器件及其制作方法、电子装置
TWI539559B (zh) 記憶元件及其製造方法
TWI612641B (zh) 記憶元件的製造方法
CN102623390B (zh) 制作具有本地接点的半导体装置的方法
TWI756018B (zh) 半導體元件及半導體方法
JP2013008845A (ja) 半導体装置およびその製造方法
CN108281423A (zh) 制作半导体元件的方法
KR100843869B1 (ko) 반도체 소자의 제조 방법
JP5356658B2 (ja) 半導体構造、半導体製造方法（ｈｏｔ（ハイブリッド配向技術）基板の半導体キャパシタ）
KR100859222B1 (ko) 반도체 소자의 제조방법
KR20100039572A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180301

R150 Certificate of patent or registration of utility model

Ref document number: 6302107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250